TWI663648B - 用於電漿切割的接近接觸蓋環 - Google Patents

用於電漿切割的接近接觸蓋環 Download PDF

Info

Publication number
TWI663648B
TWI663648B TW104128461A TW104128461A TWI663648B TW I663648 B TWI663648 B TW I663648B TW 104128461 A TW104128461 A TW 104128461A TW 104128461 A TW104128461 A TW 104128461A TW I663648 B TWI663648 B TW I663648B
Authority
TW
Taiwan
Prior art keywords
substrate
cover ring
carrier
inclined surface
semiconductor wafer
Prior art date
Application number
TW104128461A
Other languages
English (en)
Other versions
TW201612974A (en
Inventor
霍登詹姆士Ｍ
雷奈亞歷山大Ｎ
庫默亞傑
伊爾亞帕爾納
奧義艾倫喜若西
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201612974A publication Critical patent/TW201612974A/zh
Application granted granted Critical
Publication of TWI663648B publication Critical patent/TWI663648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

敘述用於切割半導體晶圓的方法與載體，每一晶圓具有複數個積體電路。在一範例中，用於在蝕刻處理期間保護載體與基板組件的一種蓋環包括內部開孔，內部開孔具有直徑係小於載體與基板組件的基板的直徑。外部框體圍繞內部開孔。外部框體具有斜面係用於容納載體與基板組件的基板的最外部分。

Description

用於電漿切割的接近接觸蓋環
本發明的實施例係關於半導體處理的領域，且具體地，係關於用於切割半導體晶圓的方法與載體，每一晶圓具有複數個積體電路在其上。
在半導體晶圓處理中，積體電路係形成於晶圓(也稱為基板)上，晶圓包含矽或其他半導體材料。通常，半導電、導電或絕緣的各種材料層係用於形成積體電路。使用各種熟知的處理來摻雜、沉積與蝕刻這些材料，以形成積體電路。每一晶圓被處理，以形成大量包含積體電路的個別區域，熟知為晶粒。
積體電路形成處理之後，「切割」晶圓，以將個別的晶粒彼此分離，來用於封裝或用於使用在較大電路內的未封裝形式中。用於晶圓切割的兩個主要技術為劃線與鋸切。關於劃線，鑽石尖端的劃線器沿著預先形成的刻劃線而移動橫越晶圓表面。這些刻劃線沿著晶粒之間的空間延伸。這些空間通常稱為「切割道(street)」。鑽石劃線器沿著切割道形成淺刻痕於晶圓表面中。當施加壓力時(例如，利用滾軸)，晶圓沿著刻劃線分開。晶圓的破裂係遵循晶圓基板的晶格結構。劃線可用於厚度為大約 10密爾(千分之一英寸)或更小的晶圓。對於較厚的晶圓，目前用於切割的較佳方法為鋸切。
關於鋸切，以每分鐘高旋轉度旋轉之鑽石尖端的鋸子來接觸晶圓表面並且沿著切割道鋸切晶圓。晶圓係安裝在支撐構件上，例如伸長跨越膜框的黏著膜，且將鋸子重複施加於垂直和水平的切割道兩者。劃線或鋸切的一個問題是：晶片與鑿槽可能沿著晶粒的切斷邊緣形成。另外，裂紋可能形成並且從晶粒的邊緣行進至基板中，且使得積體電路失效。碎裂與破裂特別是關於劃線的問題，因為方形或矩形的晶粒僅有一側可劃線於晶體結構的<110>方向中。因此，晶粒的另一側的裂開會導致鋸齒狀的分離線。因為碎裂與破裂，晶圓上的晶粒之間需要額外的間距，以防止損傷積體電路，例如，缺口與裂痕係維持在離實際的積體電路的一段距離處。因為間距的需求，並沒有那麼多晶粒可以形成於標準尺寸的晶圓上，且可用於電路之晶圓面積係浪費掉了。使用鋸子則惡化了半導體晶圓上的面積的浪費。鋸子的刀片係大約15微米厚。因此，為了確保鋸子所形成的切口周圍的破裂與其他損傷不會傷害積體電路，每一晶粒的電路通常必須分隔三至五百微米。此外，在切割後，每一晶粒需要實質的清洗，以移除產生自鋸切處理的粒子與其他污染物。
也已經使用電漿切割，但是電漿切割可能也有局限性。例如，妨礙電漿切割的實施的一個限制可能是成本。用於圖案化光阻的標準光微影操作可能導致實施成本 過高。可能妨礙電漿切割的實施的另一個限制可能是：電漿處理在沿著切割道的切割中常會遭遇到金屬(例如，銅)，這可能產生生產問題或產量限制。
本發明的實施例包括用於切割半導體晶圓的方法與設備。
在一實施例中，用於在蝕刻處理期間保護載體與基板組件的一種蓋環包括：內部開孔，內部開孔具有直徑係小於載體與基板組件的基板的直徑。外部框體圍繞內部開孔。外部框體具有斜面係用於容納載體與基板組件的基板的最外部分。
在另一實施例中，半導體晶圓具有前表面，前表面具有複數個積體電路在其上，一種切割半導體晶圓的方法包括：提供半導體晶圓於基板載體上，半導體晶圓具有圖案化遮罩，圖案化遮罩覆蓋積體電路並且具有刻劃線在積體電路之間。該方法也包括：定位蓋環於半導體晶圓與基板載體之上。蓋環具有內部開孔，內部開孔具有直徑係小於半導體晶圓的直徑。蓋環也具有外部框體，外部框體圍繞內部開孔。外部框體具有斜面係用於容納半導體晶圓的最外部分。該方法也包括：通過刻劃線來電漿蝕刻半導體晶圓，以單分積體電路。
在另一實施例中，一種電漿蝕刻腔室包括基板處理區域，基板處理區域用於支撐載體與基板組件。電漿蝕刻腔室也包括蓋環，蓋環係可移動地定位於基板處理區 域之上。蓋環係用於在蝕刻處理期間保護載體與基板組件。蓋環包括內部開孔，內部開孔具有直徑係小於載體與基板組件的基板的直徑。蓋環也包括外部框體，外部框體圍繞內部開孔，外部框體具有斜面係用於在蝕刻處理期間容納載體與基板組件的基板的最外部分。
100‧‧‧半導體晶圓
102‧‧‧區域
104、106‧‧‧切割道
200‧‧‧遮罩
202、204‧‧‧間隙
206‧‧‧區域
300‧‧‧基板載體
302‧‧‧襯背膠帶或切割膠帶
304‧‧‧膠帶環或膠帶框
306‧‧‧晶圓或基板
400‧‧‧基板載體
402‧‧‧襯背或切割膠帶
404‧‧‧膠帶環或框
406‧‧‧晶圓或基板
408‧‧‧基板支座
410‧‧‧接近接觸蓋環
412‧‧‧外部框體
412b‧‧‧外部框體輪廓
412c‧‧‧外部框體輪廓
414‧‧‧內部開孔
416‧‧‧斜面
416b‧‧‧斜面
416c‧‧‧斜面
418‧‧‧懸垂表面
418b‧‧‧懸垂表面
418c‧‧‧懸垂表面
420‧‧‧周邊表面
420b‧‧‧周邊表面
420c‧‧‧周邊表面
422‧‧‧膠帶至框體的接觸
424‧‧‧基板至框體的接觸
426‧‧‧位置
502‧‧‧突伸的傾斜表面
504‧‧‧凹入的傾斜表面
506‧‧‧光捕捉區域
600‧‧‧接近接觸蓋環
602‧‧‧部分
604‧‧‧開孔
606‧‧‧部分
700‧‧‧蝕刻反應器
702‧‧‧腔室
704‧‧‧端效器
706‧‧‧基板或晶圓載體
708‧‧‧感應式耦合電漿源
710‧‧‧節流閥
712‧‧‧渦輪分子泵
714‧‧‧陰極組件
715‧‧‧接近接觸蓋環組件
716‧‧‧致動器
718‧‧‧接近接觸蓋環致動器
800‧‧‧流程圖
802、804、806、808‧‧‧操作
902‧‧‧遮罩
904‧‧‧半導體晶圓或基板
906‧‧‧積體電路
907‧‧‧切割道
908‧‧‧圖案化遮罩
910‧‧‧間隙
912‧‧‧溝槽
914‧‧‧基板載體
916‧‧‧晶粒附接薄膜
918‧‧‧晶粒附接薄膜部分
1000‧‧‧處理工具
1002‧‧‧工廠介面
1004‧‧‧裝載閘
1006‧‧‧叢集工具
1008‧‧‧電漿蝕刻腔室
1010‧‧‧雷射劃線設備
1012‧‧‧沉積腔室
1014‧‧‧乾式/濕式製程站
1100‧‧‧電腦系統
1102‧‧‧處理器
1104‧‧‧主要記憶體
1106‧‧‧靜態記憶體
1108‧‧‧網路介面裝置
1110‧‧‧視訊顯示單元
1112‧‧‧輸入裝置
1114‧‧‧游標控制裝置
1116‧‧‧信號產生裝置
1118‧‧‧輔助記憶體
1120‧‧‧網路
1122‧‧‧軟體
1126‧‧‧處理邏輯
1130‧‧‧匯流排
1132‧‧‧機器可存取儲存媒介
1304‧‧‧單晶矽基板或晶圓
D1‧‧‧上直徑
D2‧‧‧下直徑
W1‧‧‧上寬度
W2‧‧‧下凹入寬度
第1圖根據本發明的實施例，例示要切割的半導體晶圓的頂部平面圖。
第2圖根據本發明的實施例，例示要切割的半導體晶圓的頂部平面圖，該半導體晶圓具有切割遮罩形成於其上。
第3A圖與第3B圖分別例示由傳統的基板載體支撐的半導體基板的橫剖面視圖與對應的平面視圖。
第4A圖根據本發明的實施例，例示位於基板載體之上的接近接觸蓋環的橫剖面視圖。
第4B圖根據本發明的實施例，例示第4A圖的接近接觸蓋環在降低至第4A圖的基板載體上時之橫剖面視圖。
第4C圖根據本發明的實施例，例示第4B圖的組件的平面視圖。
第5圖根據本發明的實施例，例示用於接近接觸蓋環的幾何形狀的範例性選項的橫剖面視圖。
第6A圖例示另一接近接觸蓋環在降低至基板載體上時之橫剖面視圖，且第6B圖根據本發明的實施例，例示第6A圖的組件的平面視圖。
第7圖根據本發明的實施例，例示蝕刻反應器的橫剖面視圖。
第8圖根據本發明的實施例，為流程圖，表示切割半導體晶圓的方法中的操作，半導體晶圓包括複數個積體電路。
第9A圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第8圖的流程圖的操作802。
第9B圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第8圖的流程圖的操作804。
第9C圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於第8圖的流程圖的操作806與808。
第10圖根據本發明的實施例，例示用於雷射與電漿切割晶圓或基板的工具布局的方塊圖。
第11圖根據本發明的實施例，例示範例性電腦系統的方塊圖。
敘述用於切割半導體晶圓的方法與載體，每一晶圓具有複數個積體電路在其上。在下面的敘述中，提出多種特定細節，例如用於薄晶圓的基板載體、劃線與電漿蝕刻條件以及材料體系，以提供本發明的實施例的徹底瞭解。本領域中熟習技藝者將輕易得知，沒有這些特定細節也可實施本發明的實施例。在其他實例中，熟知的態樣(例如，積體電路製造)並未詳細敘述，以避免不必要地模糊本發明的實施例。另外，將瞭解到，圖式中繪示的各種實施例係例示的圖示，且不需要依尺寸繪製。
本文所述的一或更多個實施例係關於用於電漿切割應用的接近接觸蓋環。一或更多個實施例可體現在半導體積體電路生產期間所使用的電漿切割處理硬體中。
提供文章脈絡，在積體電路裝置已經形成在半導體基板(例如300mm的矽晶圓)上之後，個別的裝置必須藉由熟知為單分(singulation)或簡稱為「切割(dicing)」的處理來從半導體基板分離，其中晶圓在被拾取來進行後續的處理並且封裝成產品之前，「切割」成稱為「晶片」的個別裝置。存在各種方法來將基板切割成晶片，包括劃線與斷裂、機械鋸切、雷射切割、與電漿切割。本文所述的實施例可特別適合於電漿切割處理。
提供更多的文章脈絡，在電漿切割期間，具有已經完成的裝置在頂側上、已經薄化、且選擇性地有金屬施加至底側之基板藉由施加至切割膠帶的黏著劑而固定至切割膠帶。切割膠帶固定於金屬或塑膠的切割環。切割 環圍繞晶圓的周界來支撐膠帶。切割環與晶圓兩者從相同側附接至切割膠帶。在切割處理已經完成之後，切割膠帶繼續在晶片從半導體基板切割的地方支撐已切割的晶片。切割框然後傳送至可從膠帶拾取個別晶粒的設備。為了促進易於晶粒拾取之安全輸送，通常使用「UV釋放式切割膠帶」，其中當曝露至紫外(UV)光時，黏著至晶粒之膠帶黏著劑的黏性會降低。通常，在切割之後，拾取機器就在晶粒拾取之前會僅曝光要拾取的晶粒之下的UV釋放式切割膠帶的部分。曝光可固化UV釋放式切割膠帶，使得當機器從膠帶拾取晶粒時，僅有很小的黏著力，且用最小的損傷可能性來升舉晶粒。
但是，針對電漿切割的目的，使用UV釋放式膠帶可能會引起問題，因為切割電漿是能夠固化UV釋放式黏著劑的紫外光的天然來源。晶粒(特別是基板的周邊處的晶粒)可能因此可自由移動而移動至電漿蝕刻腔室內，導致切割處理的災難式失敗，包括所有裝置的總損失與電漿腔室的髒汙。本文所述的一或更多個實施例的優點可提供上述問題的解決方案，其中使用傳統的UV釋放式膠帶實際上會有顯著的缺點。
在最一般的文章脈絡中，本文所述的實施例特別適於單分方法，單分方法包括用於單分的至少一電漿蝕刻處理。在一個此種實施例中，單分由電漿蝕刻處理來主導(若非藉由電漿蝕刻處理來完全達成)。但是，在另一實施例中，混合式晶圓或基板切割處理(包括初始的雷射 劃線與隨後的電漿蝕刻)係實施來用於晶粒單分。雷射劃線處理可用於乾淨地移除遮罩層、有機與無機介電質層、與裝置層。然後在晶圓或基板的曝光或局部蝕刻時，雷射蝕刻處理可終止。切割處理的電漿蝕刻部分可然後用來蝕刻通過晶圓或基板塊，例如通過單塊結晶矽，以產生晶粒或晶片單分或切割。在一實施例中，至少在單分處理的蝕刻部分期間，晶圓或基板由基板載體來支撐並且由接近接觸蓋環來保護。
因此，根據本發明的實施例，雷射劃線與電漿蝕刻的組合係用於切割半導體晶圓成為個別或單分的積體電路。在一實施例中，毫微微秒型(femtosecond-based)雷射劃線係使用作為實質上(若非全然)非熱的處理。例如，毫微微秒型雷射劃線可局部化成沒有或微乎其微的熱損傷區。在一實施例中，本文的方法係用於單分具有超低介電常數薄膜的積體電路。關於傳統的切割，鋸子會需要慢下來，以配合此種低介電常數薄膜。另外，在切割之前，現在通常將半導體晶圓薄化。因此，在一實施例中，利用毫微微秒型雷射的部分晶圓劃線與遮罩圖案化的組合，後續再進行電漿蝕刻處理，現在係可實用的。在一實施例中，利用雷射來直接寫入可以消除對於光阻層的光微影圖案化操作之需求，且可以用很少的成本實施。在一實施例中，直通穿孔型(through-viatype)矽蝕刻係用於在電漿蝕刻環境中完成切割處理。針對例示的目的，第1圖根據本發明的實 施例，例示要切割的半導體晶圓的頂部平面圖。第2圖根據本發明的實施例，例示要切割的半導體晶圓的頂部平面圖，該半導體晶圓具有切割遮罩形成於其上。
參見第1圖，半導體晶圓100具有複數個區域102，複數個區域102包括積體電路。區域102由垂直的切割道104與水平的切割道106分隔。切割道104與106為半導體晶圓不含有積體電路的區域，且切割道104與106係設計作為晶圓將沿著被切割的位置。本發明的一些實施例包括使用結合雷射劃線與電漿蝕刻技術沿著切割道而切割溝槽通過半導體晶圓，使得晶粒分離成個別的晶片或晶粒。因為雷射劃線與電漿蝕刻處理兩者係無關於晶體結構定向，將被切割的半導體晶圓的晶體結構可為非物質的，以達成通過晶圓的垂直溝槽。
參見第2圖，半導體晶圓100具有遮罩200係沉積於半導體晶圓100上。在一實施例中，遮罩係以傳統的方式沉積，以達到大約4-10微米厚的層。在一實施例中，遮罩200與一部分的半導體晶圓100係利用雷射劃線處理來圖案化，以界定半導體晶圓100將被切割之沿著切割道104與106的位置(例如，間隙202與204)。半導體晶圓100的積體電路區域由遮罩200覆蓋且保護。遮罩200的區域206係定位成使得在後續的蝕刻處理期間，積體電路不會被蝕刻處理所劣化。水平的間隙204與垂直的間隙202係形成於區域206之間，以界定在蝕刻處理期間將被蝕刻來最後分割半導體晶圓100的區域。根據本發明 的實施例，半導體晶圓100在雷射劃線及/或電漿蝕刻處理的一者或兩者期間由晶圓載體支撐。
如同上述，半導體基板可藉由UV釋放式切割膠帶而固定至切割框。第3A圖與第3B圖分別例示由傳統的基板載體支撐的半導體基板的橫剖面視圖與對應的平面視圖。
參見第3A圖與第3B圖，基板載體300包括一層襯背或切割膠帶302係由膠帶環或膠帶框304圍繞。晶圓或基板306由基板載體300的切割膠帶302支撐。基板載體300的組件可藉由基板支座308來支撐基板載體300(包括晶圓或基板306)而受到處理，如同第3A圖中繪示的。
再次參見第3A圖與第3B圖，切割膠帶302的頂側(晶圓或基板側)為黏的，因為UV固化黏著劑的存在。UV固化黏著劑輕輕地固持晶圓或基板306在定位，允許晶圓或基板306的輸送與切割。
再次參見第3A圖與第3B圖，若膠帶框(切割環)、膠帶、與基板曝露至切割電漿，來自切割電漿的紫外線(UV)輻射很可能導致膠帶上的黏著劑固化且鬆開。因此，基板邊緣然後會開始鬆開，取決於基板的厚度，這會導致數種現象的一或更多者：基板中的拉伸或壓縮應力，以及目前已經切割的晶圓深度發生鬆開。例如，在基板的頂膜(例如，上裝置與鈍化層)中的淨拉伸應力的狀況之下，基板的周邊邊緣會從膠帶升起。可預期UV光將 繼續對新升起的基板之下的黏著劑進行曝光，直到基板周邊的大部分從切割膠帶分離。另外，一旦單分已經完成，個別的晶粒將鬆開，並且甚至可能在腔室中四處移動，這會導致災難式的故障。
根據本發明的實施例，將保護性蓋環引入至電漿處理腔室中，作為電漿切割腔室的部分。作為一範例，第4A圖根據本發明的實施例，例示位於基板載體之上的接近接觸蓋環的橫剖面視圖。
參見第4A圖，基板載體400(例如相關於第3A圖與第3B圖所敘述的載體)係用於支撐晶圓或基板406。基板載體400包括襯背或切割膠帶402層係由膠帶環或框404所圍繞。晶圓或基板406由基板載體400的切割膠帶402支撐。基板載體400的組件可藉由基板支座408來支撐基板載體400(包括晶圓或基板406)而受到處理，如同第4A圖中繪示的。
再次參見第4A圖，如同第3A圖的實例，在一實施例中，切割膠帶402的頂側(晶圓或基板側)為黏的，因為UV固化黏著劑的存在。UV固化黏著劑輕輕地固持晶圓或基板406在定位，允許晶圓或基板406的輸送與切割。將瞭解到，在其他實施例中，可使用並非UV可固化的切割膠帶來取代UV可固化切割膠帶。
基板支座408可為夾盤，例如氦冷卻的靜電夾盤或被動式機械夾盤。因此，在一實施例中，第4A圖的基板、載體與支撐組件包括樣品基板406，樣品基板406 藉由UV釋放式切割膠帶402而固定至切割框404並且固持在支座408上。在具體的實施例中，晶圓或基板406係直接附接至切割膠帶402。但是，在另一具體實施例中，晶圓或基板406係藉由插入的晶粒附接薄膜而附接至切割膠帶402。
再次參見第4A圖，接近接觸蓋環410係定位在晶圓或基板406與載體400組件之上。如同從橫剖面視圖所見，接近接觸蓋環410包括外部框體412與內部開孔414。在一個此種實施例中，外部框體412為環形框體，且內部開孔414為圓形開孔。在具體的實施例中，從橫剖面來看，框體具有上寬度(W1)與下凹入寬度(W2)(從內部開孔414凹入)。接近接觸蓋環410的產生形狀可敘述為包括斜面416，斜面416具有懸垂表面418與周邊表面420。因此，在一具體實施例中，內部開孔414具有上直徑(D1)，上直徑(D1)小於下直徑(D2)，如同第4A圖所繪示的。在一實施例中，外部框體412包括不銹鋼或耐熱的材料。
在準備電漿處理時，接近接觸蓋環可降低至由基板支座所支撐的切割框組件上。例如，第4B圖根據本發明的實施例，例示第4A圖的接近接觸蓋環在降低至第4A圖的基板載體上時之橫剖面視圖。
參見第4B圖，接近接觸蓋環410降低至載體400與晶圓或基板406組件上。如同所繪示的，在一實施例中，接近蓋環410降低，以最終提供外部框體412接觸 於切割膠帶402(膠帶至框體的接觸422)。也如同所繪示的，在一實施例中，接近蓋環410的降低提供斜面416的懸垂表面418接觸於晶圓或基板406的上表面(基板至框體的接觸424)。雖然未繪示，在一實施例中，接近蓋環410的降低提供斜面416的周邊表面420接觸於晶圓或基板406的周邊表面(亦即，在位置426處，位置426本身可敘述為晶圓或基板406的斜面邊緣)。此外，雖然未繪示，在一實施例中，接近蓋環410的降低提供膠帶環或框404接觸於接近蓋環410及/或由接近蓋環410覆蓋。
將瞭解到，在一實施例中，接近蓋環410可僅實際接觸於切割膠帶402(亦即，膠帶至框體的接觸422)、晶圓或基板406的上表面(亦即，基板至框體的接觸424)、晶圓或基板406的周邊表面(亦即，在位置426處)、或者膠帶環或框404之一者。但是，在其他實施例中，接近蓋環410係實際接觸於切割膠帶402(亦即，膠帶至框體的接觸422)、晶圓或基板406的上表面(亦即，基板至框體的接觸424)、晶圓或基板406的周邊表面(亦即，在位置426處)、或者膠帶環或框404之二或更多者、以及可能全部都接觸。在並未實際接觸的位置中，接近蓋環410係敘述為接近那些位置。
或許更一般來說，接近蓋環410一旦降低，可敘述為緊密接近以及可能接觸於(1)基板前表面，(2)在周邊處之基板的斜面區域，(3)釋放式切割膠帶(可 為UV釋放式切割膠帶)，或(4)基板載體的框。在一實施例中，在電漿處理之前，接近接觸蓋環410降低至基板載體400與晶圓或基板406組件上，以在電漿處理期間保護膠帶402的黏著劑免於電漿產生的紫外線輻射。此外，在一實施例中，當接觸於基板或基板斜面時，接近接觸蓋環410可作用來維持切割膠帶與基板邊緣周圍的基板之間的明確接觸。將瞭解到，在敘述將接近接觸蓋環410帶至與載體組件一起時所提及的「被降低」或「降低」係相對的，且實際上可表示：升高載體400/基板406組件朝向接近接觸蓋環410，或者升高載體400/基板406組件朝向接近接觸蓋環410以及降低接近接觸蓋環410朝向載體400/基板406組件兩者。
第4C圖根據本發明的實施例，例示第4B圖的組件的平面視圖。參見第4C圖，從上往下的觀點來看，晶圓或基板406的一部分由接近接觸蓋環410覆蓋。在一個此種實施例中，晶圓或基板406的最外面0.5-1.5毫米係在晶圓或基板406的圓周周圍被覆蓋。被覆蓋的部分可稱為晶圓或基板406的排除區域，因為此區域不使用作為晶粒區域。
與第4B圖的例示一致，在第4C圖中，從上往下的觀點來看，切割膠帶402的一部分曝露出。但是，在其他實施例中，接近接觸蓋環410覆蓋切割膠帶402的全部。在又其他實施例中，為了保護載體膠帶及/或框，在 電漿處理期間，額外的遮蔽環可與接近接觸蓋環410聯合使用。
因此，在一實施例中，用於在蝕刻處理期間保護載體400與基板406組件的蓋環410包括內部開孔414，內部開孔414具有直徑(D 1)係小於載體400與基板406組件的基板406的直徑。外部框體412圍繞內部開孔414。外部框體412具有斜面416係用於容納載體400與基板406組件的基板406的最外部分。
再次參見接近接觸蓋環410的外部框體412的橫剖面視圖，針對下斜面區域所繪示的輪廓並不限於此。例如，第5圖根據本發明的實施例，例示用於接近接觸蓋環的幾何形狀的範例性選項的橫剖面視圖。
參見第5圖的部分(a)，作為參考，繪示第4A圖與第4B圖的外部框體412的輪廓。如同第5圖所示，外部框體412輪廓412包括斜面416，斜面416具有懸垂表面418(水平的)與周邊表面420(垂直的)。在一實施例中，輪廓(a)為簡單的輪廓，允許接觸於基板頂表面、膠帶、或兩者。
在另一實施例中，參見第5圖的部分(b)，外部框體輪廓412b包括斜面416b。斜面416b具有水平的懸垂表面418b與垂直的周邊表面420b係藉由突伸的傾斜表面502來接合。在一實施例中，輪廓(b)允許接觸於基板頂表面、膠帶、與基板斜面區域的任一者或全部。
在又另一實施例中，參見第5圖的部分(c)，外部框體輪廓412c包括斜面416c。斜面416c具有水平的懸垂表面418c與垂直的周邊表面420c係藉由凹入的傾斜表面504來接合。將瞭解到，其他幾何形狀可適合於接近接觸蓋環的外部框體輪廓。在一實施例中，輪廓(c)允許接觸於基板頂表面、膠帶表面、或兩者，且輪廓(c)具有額外增加的光捕捉區域506。在光捕捉區域506中，蓋環之下滲出的光可被捕捉，並且透過光捕捉區域506內的多次反射而消失。
在任何情況中，在一實施例中，接近接觸蓋環的外部框體包括不銹鋼。但是，在另一實施例中，接近接觸蓋環的外部框體包括耐熱塑膠。在後一個實施例的具體範例中，外部框體可包括聚苯硫醚(PPS,polyphenylene sulfide)。在一實施例中，接近接觸蓋環包括UV輻射實質上(若非全然)無法透射的材料。亦即，接近接觸蓋環會阻擋入射在其上的實質上所有的UV輻射。
如同上述，接近接觸蓋環的尺寸可設計成延伸超過基板載體框的一部分或全部，以提供在電漿處理期間對於基板載體框與膠帶的進一步保護。作為範例，第6A圖例示另一接近接觸蓋環在降低至基板載體上時之橫剖面視圖，且第6B圖根據本發明的實施例，例示第6A圖的組件的平面視圖。
參見第6A圖與第6B圖，相關於第4A圖至第4C圖所述的基板載體400/基板406組件係繪示為具有接近接觸蓋環600降低至其上。接近接觸蓋環600具有部分606係覆蓋晶圓或基板406的最外區域，而其中的開孔604曝露晶圓或基板406的其餘部分。接近接觸蓋環600的另一部分602覆蓋基板載體400的膠帶框404。雖然僅一般地繪示，在一實施例中，部分606可包括具有斜面的特徵，如同相關於第5圖中所述的。
再次參見第6A圖與第6B圖，使用時，接近接觸蓋環600係帶至緊密接近或接觸於邊緣排除區域中的晶圓或基板406。接近接觸蓋環600也繪示為對於否則會曝露於晶圓或基板406與切割膠帶框404之間的切割膠帶402提供保護。在一實施例中，該配置允許用於保護膠帶免於UV曝光，而且同時提供額外的熱保護給基板載體400的切割膠帶402與框404。
根據本發明的一或更多個實施例，接近接觸蓋環在電漿處理期間相對於基板載體組件的接近或實際接觸的範圍係藉由利用準確位置控制的驅動機構來控制。例如，在一實施例中，使用具有編碼器與線性導引器的伺服馬達來提供此種控制。在一實施例中，晶圓與接近接觸蓋環之間的距離係作為電漿處理的部分因素，並且在任何位置都受到控制，從零間距(接觸)至數百微米的間距。
在本實施例的一態樣中，蝕刻反應器係配置來調節由基板載體支撐並且由接近接觸蓋環保護的晶圓或 基板的蝕刻。例如，根據本發明的實施例，例示蝕刻反應器的橫剖面視圖。
參見第7圖，蝕刻反應器700包括腔室702。端效器704係包括來轉移基板載體706至與自腔室702。感應式耦合電漿(ICP,inductively coupled plasma)源708定位在腔室702的上部中。腔室702另外配備有節流閥710與渦輪分子泵712。蝕刻反應器700也包括陰極組件714。
接近接觸蓋環組件715係包括於容納基板或晶圓載體706的區域之上。在一實施例中，接近接觸蓋環組件715包括膠帶框升舉件。在一實施例中，接近接觸蓋環組件715為或包括相關於第4A圖至第4C圖、第5圖、第6A圖與第6B圖所述的接近接觸蓋環。接近接觸蓋環致動器718可包括來用於移動接近接觸環蓋。在一個此種實施例中，接近接觸蓋環致動器718移動耦接於膠帶框升舉件與接近接觸蓋環的單一升舉箍。也可包括其他致動器，例如，用於移動基板載體升舉機構的致動器716。在又其他實施例中，為了保護載體膠帶及/或框，在電漿處理期間，額外的遮蔽環可與接近接觸蓋環組件715聯合使用。
在一實施例中，端效器704為機器人葉片，尺寸係設計成用於處理基板載體。在一個此種實施例中，機器人端效器704在次大氣壓(真空)之下在轉移至與自蝕刻反應器的期間支撐膜框組件(例如，上述的基板載體400)。端效器704包括特徵來利用重力輔助而在X-Y-Z 軸中支撐基板載體。端效器704也包括特徵來相對於處理工具的圓形特徵(例如，雙極型靜電夾盤中心，或圓形矽晶圓的中心)而校準與置中端效器。
在另一態樣中，第8圖根據本發明的實施例，為流程圖800，表示切割半導體晶圓的方法中的操作，半導體晶圓包括複數個積體電路。第9A圖至第9C圖根據本發明的實施例，例示包括複數個積體電路的半導體晶圓在執行切割半導體晶圓的方法的期間之橫剖面視圖，對應於流程圖800的操作。
參見流程圖800的選擇性操作802與對應的第9A圖，遮罩902形成於半導體晶圓或基板904之上。遮罩902包括一層來覆蓋與保護形成於半導體晶圓904的表面上的積體電路906。遮罩902也覆蓋形成於每一積體電路906之間的插入的切割道907。半導體晶圓或基板904由基板載體914(僅繪示基板載體914的膠帶部分)支撐，例如，上述的基板載體400。在一實施例中，基板載體914包括一層襯背膠帶(襯背膠帶的一部分在第9A圖中繪示為914)，由膠帶環或框圍繞(未圖示)。在一個此種實施例中，半導體晶圓或基板904設置在晶粒附接薄膜916上，晶粒附接薄膜916設置在基板載體914上，如同第9A圖所示。
根據本發明的實施例，形成遮罩902包括形成例如(但不限於)光阻層或I-線圖案層的層。例如，聚合體層(例如，光阻層)可包括適合使用在光微影處理中的 材料。在一實施例中，光阻層包括正光阻材料，例如(但不限於)248奈米(nm)光阻、193nm光阻、157nm光阻、極紫外(EUV)光阻、或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施例中，光阻層包括負光阻材料，例如(但不限於)聚順異戊二烯與聚乙烯基肉桂。
在另一實施例中，遮罩902為水溶性遮罩層。在一實施例中，水溶性遮罩層係輕易可溶解於水媒介中。例如，在一實施例中，水溶性遮罩層包括可溶於鹼性溶液、酸性溶液、或去離子水之一或更多者中的材料。在一實施例中，水溶性遮罩層在曝露於加熱處理時維持其水溶性，例如大約攝氏50-160度的範圍之加熱。例如，在一實施例中，水溶性遮罩層在曝露於雷射與電漿蝕刻單分處理中所用的腔室狀況之後，仍可溶於水溶液中。在一實施例中，水溶性遮罩層包括材料，例如(但不限於)聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亞胺、或聚環氧乙烷。在一具體實施例中，水溶性遮罩層具有在水溶液中的蝕刻速度大約為每分鐘1-15微米的範圍中，且更具體地，大約為每分鐘1.3微米。
在另一實施例中，遮罩902為UV可固化遮罩層。在一實施例中，該遮罩層具有對於UV光的易感性，UV光可以減少UV可固化層的黏著性達至少大約80%。在一個此種實施例中，UV層包括聚氯乙烯或丙烯酸類的材料。在一實施例中，UV可固化層包括材料或材料堆疊係具有黏著特性會在曝露至UV光時弱化。在一實施例 中，UV可固化黏著薄膜對於大約365nm的UV光具有敏感性。在一個此種實施例中，此敏感性促成使用LED光來執行固化。
在一實施例中，半導體晶圓或基板904包括適於承受製造處理的材料，且在該材料上可合適地設置半導體處理層。例如，在一實施例中，半導體晶圓或基板904包括IV族類型的材料，例如(但不限於)結晶矽、鍺、或矽/鍺。在一具體實施例中，提供半導體晶圓904包括提供單晶矽基板。在一特定實施例中，單晶矽基板摻雜有雜質原子。在另一實施例中，半導體晶圓或基板904包括III-V材料，像是例如用於發光二極體(LED)製造中的III-V材料基板。
在一實施例中，半導體晶圓或基板904具有大約300微米或更小的厚度。例如，在一實施例中，塊狀單晶矽基板在固定至晶粒附接薄膜916之前從背側薄化。該薄化可藉由背側研磨處理來執行。在一實施例中，塊狀單晶矽基板薄化至大約50-300微米的厚度範圍。重要的是注意到，在一實施例中，該薄化係在雷射燒蝕與電漿蝕刻切割處理之前執行。在一實施例中，晶粒附接薄膜916(或者可以接合薄化的或薄的晶圓或基板至基板載體914之任何合適的替代物)具有大約20微米的厚度。
在一實施例中，半導體晶圓或基板904已經在其上或其中設置半導體裝置陣列，作為積體電路906的部分。此種半導體裝置的範例包括(但不限於)製造於矽基 板中且封裝於介電質層中的記憶體裝置或互補金氧半導體(CMOS)電晶體。複數個金屬互連可形成於該等裝置或電晶體之上且在圍繞的介電質層中，且複數個金屬互連可用於電耦接該等裝置或電晶體，以形成積體電路906。構成切割道907的材料可相似或相同於用於形成積體電路906的那些材料。例如，切割道907可包括介電質材料層、半導體材料層、與金屬化層。在一實施例中，一或更多個切割道907包括測試裝置，測試裝置類似於積體電路906的實際裝置。
參見流程圖800的選擇性操作804與對應的第9B圖，遮罩902係利用雷射劃線處理來圖案化，以提供具有間隙910的圖案化遮罩908，曝露積體電路906之間的半導體晶圓或基板904的區域。在一個此種實施例中，雷射劃線處理為毫微微秒型雷射劃線處理。雷射劃線處理係用於移除原本形成於積體電路906之間的切割道907的材料。根據本發明的實施例，利用雷射劃線處理來圖案化該遮罩902包括：形成溝槽912部分進入積體電路906之間的半導體晶圓904的區域中，如同第9B圖繪示的。
在一實施例中，利用雷射劃線處理來圖案化該遮罩902包括使用具有毫微微秒範圍的脈衝寬度之雷射。具體地，具有波長在可見光頻譜以及紫外光(UV)與紅外光(IR)範圍(總共為寬頻光頻譜)的雷射可用於提供毫微微秒型雷射，亦即，具有脈衝寬度在毫微微秒 (10-15秒)級數的雷射。在一實施例中，燒蝕並非(或實質上並非)波長相關的，且因此適於複雜的薄膜，例如遮罩902、切割道907以及可能還有半導體晶圓或基板904的部分之薄膜。藉由使用具有脈衝寬度在毫微微秒範圍的雷射，熱損傷問題係減輕或消除了。損傷的減輕或消除可能係因為缺少低能量再耦合(如同微微秒型雷射燒蝕所見的)或缺少熱平衡(如同奈秒型雷射燒蝕所見的)。
雷射參數選擇(例如，脈衝寬度)對於發展出成功的雷射劃線與切割處理來最少化碎裂、微裂痕與失去層疊而達到乾淨的雷射劃線切痕係關鍵的。雷射劃線切痕越乾淨，則可執行來用於最終的晶粒單分之蝕刻處理越平順。在半導體裝置晶圓中，不同材料類型(例如，導體、絕緣體、半導體)與厚度的許多功能層通常設置於其上。此種材料可包括(但不限於)有機材料(例如，聚合體)、金屬、或無機介電質(例如，二氧化矽與氮化矽)。
相反的，若選擇並非最佳的雷射參數，在包括二或更多層非有機介電質、有機介電質、半導體、或金屬之堆疊結構中，雷射燒蝕處理會導致失去層疊的問題。例如，雷射穿過高帶隙能量介電質(例如，具有大約9eV帶隙的二氧化矽)而沒有可量測到的吸收。但是，雷射能量會吸收於下面的金屬或矽層中，導致金屬或矽層的顯著蒸發。該蒸發會產生高壓，以升離上面的二氧化矽介電質層，且可能導致層與層之間嚴重的失去層疊與微破裂。在一實施例中，雖然微微秒型雷射照射處理在複雜的堆疊中 會導致微破裂與失去層疊，毫微微秒型雷射照射處理已經證明不會導致相同材料堆疊的微破裂或失去層疊。
為了可以直接燒蝕介電質層，會需要發生介電質材料的離子化，使得藉由強力地吸收光子使介電質材料的行為類似於導電材料。該吸收可阻擋大多數的雷射能量在最終燒蝕介電質層之前不會穿透至下面的矽或金屬層。在一實施例中，當雷射強度足夠高來啟始光子離子化並且影響非有機介電質材料的離子化時，非有機介電質的離子化係可行的。
根據本發明的實施例，藉由通常導致各種材料的非線性交互作用之高峰值強度(輻照度)來特徵化合適的毫微微秒型雷射處理。在一個此種實施例中，毫微微秒雷射源具有脈衝寬度大約在10毫微微秒至500毫微微秒的範圍，但是較佳地在100毫微微秒至400毫微微秒的範圍。在一實施例中，毫微微秒雷射源具有波長大約在1570奈米至200奈米的範圍，但是較佳地在540奈米至250奈米的範圍。在一實施例中，雷射與對應的光學系統提供在工作表面處的焦點大約在3微米至15微米的範圍，但是較佳地大約在5微米至10微米的範圍。
在工作表面處的空間光束分布可為單一模式(高斯(Gaussian))或具有形狀為帽頂的分布。在一實施例中，雷射源具有脈衝重複率大約在200kHz至10MHz的範圍，但是較佳地大約在500kHz至5MHz的範圍。在一實施例中，雷射源傳送在工作表面處的脈衝能量 大約在0.5uJ至100uJ的範圍，但是較佳地大約在1uJ至5uJ的範圍。在一實施例中，雷射劃線處理沿著工件表面以大約500mm/sec至5m/sec的範圍的速度行進，但是較佳地大約600mm/sec至2m/sec的範圍。
劃線處理可僅運行單次通過，或多次通過，但是在一實施例中，較佳地1-2次通過。在一實施例中，工件中的劃線深度大約在5微米至50微米的深度範圍，較佳地大約在10微米至20微米的深度範圍。雷射可在給定脈衝重複率的單脈衝串中或脈衝突波串中施加。在一實施例中，產生的雷射束的截口寬度大約在2微米至15微米的範圍，但是在矽晶圓劃線/切割中較佳地大約在6微米至10微米的範圍(在裝置/矽介面處所量測)。
選擇雷射參數可有益處與優點，例如提供足夠高的雷射強度，以達成非有機介電質(例如，二氧化矽)的離子化並且最少化在直接燒蝕非有機介電質之前由下層損傷所導致的碎裂與失去層疊。另外，可選擇參數，以提供工業應用上重要的處理產量，具有準確控制的燒蝕寬度(例如，截口寬度)與深度。如同上述，毫微微秒型雷射遠遠較適合於提供此種優點，相較於微微秒型與奈秒型雷射燒蝕處理來說。但是，即使在毫微微秒型雷射燒蝕的頻譜中，某些波長可提供比其他波長更佳的性能。例如，在一實施例中，具有波長較靠近或在UV範圍中的毫微微秒型雷射處理可提供較乾淨的燒蝕處理，相較於具有波長較靠近或在IR範圍中的毫微微秒型雷射處理來說。在具 體的此種實施例中，適於半導體晶圓或基板劃線的毫微微秒型雷射處理係基於具有波長大約小於或等於540奈米的雷射。在特定的此種實施例中，使用具有波長大約小於或等於540奈米、脈衝大約小於或等於400毫微微秒的雷射。但是，在替代的實施例中，使用雙雷射波長(例如，IR雷射與UV雷射的組合)。
參見流程圖800的操作806，半導體晶圓或基板904的一部分覆蓋有接近接觸蓋環，例如，以在電漿蝕刻期間保護基板載體914的膠帶與膠帶框及/或以固定半導體晶圓或基板904。在一實施例中，接近接觸蓋環使半導體晶圓或基板904的一部分曝露出(但非全部)，如同上面相關於第4C圖與第6B圖所述的。在一實施例中，接近接觸蓋環相同或相似於相關於第4A圖至第4C圖、第5圖、第6A圖與第6B圖所述的接近接觸蓋環的一或更多者。在又其他實施例中，為了保護載體膠帶及/或框，在電漿處理期間，額外的遮蔽環可與接近接觸蓋環聯合使用。
參見流程圖800的操作808與對應的第9C圖，半導體晶圓或基板904然後係通過圖案化遮罩908中的間隙910來蝕刻，以單分該等積體電路906。根據本發明的實施例，蝕刻半導體晶圓904包括蝕刻來延伸利用雷射劃線處理所形成的溝槽912，且最終蝕刻完全通過半導體晶圓或基板904，如同第9C圖所示。
在一實施例中，蝕刻半導體晶圓或基板904包括使用電漿蝕刻處理。在一實施例中，使用直通矽穿孔(through-silicon via)類型的蝕刻處理。例如，在一具體實施例中，半導體晶圓或基板904的材料的蝕刻速度大於每分鐘25微米。超高密度電漿源可用於晶粒單分處理的電漿蝕刻部分。適於執行此種電漿蝕刻處理的處理腔室的範例為可從美國加州的桑尼維爾(Sunnyvale)的應用材料公司取得的Applied Centura® SilviaTM Etch系統。Applied Centura® SilviaTM Etch系統結合電容性與電感性RF耦合，這賦予對於離子密度與離子能量遠遠較高的獨立控制，相較於僅有電容性耦合所可能賦予的(即使有磁性增強所提供的改良)。此結合可促成離子密度無關於離子能量，以達到較高密度的電漿而沒有高(可能損傷的)DC偏壓位準，即使在非常低的壓力時。這導致超寬的處理窗。但是，可使用可以蝕刻矽的任何電漿蝕刻腔室。在一範例實施例中，使用深矽蝕刻、以大於傳統矽蝕刻速度大約40%的蝕刻速度來蝕刻單晶矽基板或晶圓1304，同時維持實質上準確的外形控制與事實上無扇形的側壁。在一具體實施例中，使用直通矽穿孔類型的蝕刻處理。該蝕刻處理係基於產生自反應氣體的電漿(反應氣體通常為氟類氣體，例如SF6、C4F8、CHF3、XeF2)，或者可以以較快的蝕刻速度來蝕刻矽的任何其他反應物氣體。但是，在一實施例中，使用了包括扇形外形的形成之博世(Bosch)處理。
在一實施例中，單分可另外包括晶粒附接薄膜916的圖案化。在一實施例中，晶粒附接薄膜916藉由例如(但不限於)雷射燒蝕、乾式(電漿)蝕刻或濕式蝕刻的技術來圖案化。在一實施例中，晶粒附接薄膜916的圖案化的順序係在單分處理的雷射劃線與電漿蝕刻部分之後，以提供晶粒附接薄膜部分918，如同第9C圖所示。在一實施例中，在單分處理的雷射劃線與電漿蝕刻部分之後，移除圖案化遮罩908，也如同第9C圖所示。圖案化遮罩908可在晶粒附接薄膜916的圖案化之前、期間、或之後移除。在一實施例中，當半導體晶圓或基板904由基板載體914支撐且由接近接觸蓋環保護時，蝕刻半導體晶圓或基板904。在一實施例中，當晶粒附接薄膜916設置於基板載體914上時，且當半導體晶圓或基板904由接近接觸蓋環保護時，晶粒附接薄膜916也進行圖案化。
因此，再次參見流程圖800與第9A圖至第9C圖，藉由最初雷射燒蝕通過遮罩、通過晶圓切割道(包括金屬化層)、以及部分進入矽基板，可執行晶圓切割。雷射脈衝寬度可選擇在毫微微秒範圍中。藉由後續直通矽的深電漿蝕刻，之後可完成晶粒單分。在一實施例中，接近接觸蓋環係在切割處理的蝕刻部分期間實施。另外，可執行晶粒附接薄膜的曝露部分的移除，以提供已單分的積體電路，每一積體電路具有一部分的晶粒附接薄膜在其上。個別的積體電路(包括晶粒附接薄膜部分)可之後從基板載體914移除，如同第9C圖所示。在一實施例中，已單 分的積體電路從基板載體914移除來用於封裝。在一個此種實施例中，圖案化的晶粒附接薄膜918係保留於每一積體電路的背側上並且包括於最後的封裝中。但是，在另一實施例中，圖案化的晶粒附接薄膜914係在單分處理之後或期間移除。
單一處理工具可配置來執行混合式雷射燒蝕與電漿蝕刻單分處理中的許多或所有操作。例如，第10圖根據本發明的實施例，例示用於雷射與電漿切割晶圓或基板的工具布局的方塊圖。
參見第10圖，處理工具1000包括工廠介面1002(FI,factory interface)，工廠介面1002具有複數個裝載閘1004耦接於其。叢集工具1006耦接於工廠介面1002。叢集工具1006包括一或更多個電漿蝕刻腔室，例如電漿蝕刻腔室1008。雷射劃線設備1010也耦接於工廠介面1002。處理工具1000的整體佔地面積在一實施例中可為大約3500毫米(3.5公尺)乘大約3800毫米(3.8公尺)，如同第10圖所示。
在一實施例中，一或更多個電漿蝕刻腔室1008係配置來通過圖案化遮罩中的間隙來蝕刻晶圓或基板，以單分複數個積體電路。在一個此種實施例中，一或更多個電漿蝕刻腔室1008係配置來執行深矽蝕刻處理。在一具體實施例中，一或更多個電漿蝕刻腔室1008為可從美國加州的桑尼維爾(Sunnyvale)的應用材料公司取得的Applied Centura® SilviaTM Etch系統。該 蝕刻腔室可特別設計來用於深矽蝕刻，深矽蝕刻用於產生單晶矽基板或晶圓中或上容納的單分積體電路。在一實施例中，高密度電漿源係包括於電漿蝕刻腔室1008中，以促成高矽蝕刻速度。在一實施例中，多於一個的蝕刻腔室係包括於處理工具1000的叢集工具1006部分中，以促成單分或切割處理的高製造產量。根據本發明的實施例，至少一蝕刻腔室808係配備有接近接觸蓋環，例如相關於第4A圖至第4C圖、第5圖、第6A圖與第6B圖所上述的接近接觸蓋環。
在一實施例中，雷射劃線設備1010容納毫微微秒型雷射。毫微微秒型雷射可適於執行混合式雷射與蝕刻單分處理的雷射燒蝕部分，例如上述的雷射燒蝕處理。在一實施例中，可移動台也包括於雷射劃線設備1000中，可移動台係配置來相對於毫微微秒型雷射移動晶圓或基板(或其載體)。在一具體實施例中，毫微微秒型雷射也可移動。雷射劃線設備1010的整體佔地面積在一實施例中可為大約2240毫米乘大約1270毫米，如同第10圖所示。
工廠介面1002可為合適的大氣埠口，以介接於具有雷射劃線設備1010的外部製造設備以及叢集工具1006之間。工廠介面1002可包括具有手臂或葉片的機器人，用於從儲存單元(例如，前開孔統一槽)轉移晶圓(或其載體)進叢集工具1006或雷射劃線設備1010、或兩者中。
叢集工具1006可包括其他腔室，適於執行單分方法中的功能。例如，在一實施例中，取代額外的蝕刻腔室，係包括有沉積腔室1012。沉積腔室1012可配置來在雷射劃線晶圓或基板之前，遮罩沉積於晶圓或基板的裝置層上或之上。在一個此種實施例中，沉積腔室1012適於沉積水溶性遮罩層。在另一實施例中，取代額外的蝕刻腔室，係包括有乾式/濕式製程站1014。在晶圓或基板的雷射劃線與電漿蝕刻單分處理之後，乾式/濕式製程站可適於清洗殘留物與碎片，或者適於移除水溶性遮罩。在一實施例中，量測站也包括作為處理工具1000的元件。
共同參見第7圖與第10圖，在一實施例中，單分處理可容納於尺寸可以接收基板載體的系統中，例如基板載體400。在一個此種實施例中，系統(例如系統700或1000)可容納晶圓框，而不會影響尺寸設計來容納不被基板載體支撐的基板或晶圓之系統的佔地面積。在一實施例中，此種處理系統的尺寸係設計成容納直徑300毫米的晶圓或基板。相同的系統可容納大約380毫米寬度乘380毫米長度的晶圓載體，如同第3B圖、第4C圖與第6B圖所示。但是，將瞭解到，系統可設計來處理450毫米的晶圓或基板，或更具體地，450毫米的晶圓或基板載體。
本發明的實施例可提供作為電腦程式產品或軟體，電腦程式產品或軟體可包括機器可讀取媒介，機器可讀取媒介上儲存有指令，指令可用於編程電腦系統(或其他電子裝置)，以執行根據本發明的實施例之處理。在 一實施例中，電腦系統耦接於相關於第7圖所述的處理工具700或相關於第10圖所述的處理工具1000。機器可讀取媒介包括用於以機器(例如，電腦)可讀取的形式儲存或傳送資訊的任何機構。例如，機器可讀取(例如，電腦可讀取)媒介包括機器(例如，電腦)可讀取儲存媒介(例如，唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒介、光學儲存媒介、快閃記憶體裝置等)、機器(例如，電腦)可讀取傳輸媒介(電性、光學、聲學或其他形式的傳輸信號(例如，紅外線信號、數位信號等))等。
第11圖例示以電腦系統1100的範例形式之機器的概略圖示，電腦系統1100內可執行指令集，以導致機器執行本文所述的任何一或更多個方法(例如，端點偵測)。在替代的實施例中，機器可連接(例如，網接)至區域網路(LAN)、內部網路、外部網路、或網際網路中的其他機器。該機器可操作有客戶端-伺服器網路環境中的伺服器或客戶端機器的性能，或者作為點對點(或分散式)網路環境中的點機器。該機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、手機、網頁瀏覽器、伺服器、網路路由器、交換器或橋接器、或可以執行指令集(連續地或其他)的任何機器，指令集指定該機器要採取的作動。另外，雖然僅例示單一機器，用語「機器」也應視為包括任何機器(例如，電腦) 集，機器集個別或聯合地執行指令集(或多個指令集)，以執行本文所述的任何一或更多個方法。
範例電腦系統1100包括處理器1102、主要記憶體1104(例如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)、例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、靜態記憶體1106(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)、與輔助記憶體1118(例如，資料儲存裝置)，這些元件透過匯流排1130而彼此通訊。
處理器1102代表一或更多個通用目的處理裝置，例如微處理器、中央處理單元、或類似者。更具體地，處理器1102可為複雜指令集運算(CISC,complex instruction set computing)微處理器、精簡指令集運算(RISC,reduced instruction set computing)微處理器、超長指令字(VLIW,very long instruction word)微處理器、實行其他指令集的處理器、或實行指令集的組合的處理器。處理器1102也可為一或更多個專用目的處理裝置，例如特殊應用積體電路(ASIC)、現場可編程閘陣列(FPGA)、數位信號處理器(DSP)、網路處理器、或類似者。處理器1102係配置來執行處理邏輯1126，處理邏輯1126用於執行本文所述的操作。
電腦系統1100可另外包括網路介面裝置1108。電腦系統1100也可包括視訊顯示單元1110(例 如，液晶顯示器(LCD)、發光二極體顯示器(LED)、或陰極射線管(CRT))、文字數位的輸入裝置1112(例如，鍵盤)、游標控制裝置1114(例如，滑鼠)、與信號產生裝置1116(例如，揚聲器)。
輔助記憶體1118可包括機器可存取儲存媒介(或更具體地，電腦可讀取儲存媒介)1132，機器可存取儲存媒介上儲存有一或更多個指令集(例如，軟體1122)，該一或更多個指令集實行本文所述的任何一或更多個方法或功能。軟體1122也可在它由電腦系統1100執行的期間暫存(全部或至少部分)在主要記憶體1104及/或處理器1102內，主要記憶體1104與處理器1102也構成機器可讀取儲存媒介。軟體1122可另外透過網路介面裝置1108在網路1120上傳送或接收。
雖然機器可存取儲存媒介1132在範例實施例中係繪示為單一媒介，用語「機器可讀取儲存媒介」應視為包括儲存一或更多個指令集的單一媒介或多個媒介(例如，集中式或分散式資料庫，及/或相關的快取與伺服器)。用語「機器可讀取儲存媒介」也應視為包括：可以儲存或編碼指令集來由機器執行並且導致該機器執行本發明的任何一或更多個方法之任何媒介。用語「機器可讀取儲存媒介」因此應視為包括(但不限於)：固態記憶體、以及光學與磁性媒介。
根據本發明的實施例，機器可存取儲存媒介具有指令儲存於其上，指令導致資料處理系統執行一種切割 半導體晶圓的方法(該半導體晶圓具有複數個積體電路在其上或其中)。
因此，已經敘述：用於切割半導體晶圓的方法與載體，每一晶圓具有複數個積體電路。

Claims (13)

  1. 一種蓋環，用於在一蝕刻處理期間保護一載體與基板組件，該蓋環包括：一內部開孔，該內部開孔具有一直徑係小於該載體與基板組件的一基板的該直徑；及一外部框體，該外部框體圍繞該內部開孔，該外部框體具有一斜面係用於容納該載體與基板組件的該基板的一最外部分，其中該斜面包括一懸垂表面、一周邊表面與一凹入傾斜表面，該凹入傾斜表面接合該懸垂表面與該周邊表面，及其中該凹入傾斜表面用於提供該外部框體的一光捕捉區域。
  2. 如請求項1所述之蓋環，其中該斜面的該懸垂表面係用於接觸該載體與基板組件的該基板的該最外部分的一上表面。
  3. 如請求項1所述之蓋環，其中該斜面的該周邊表面係用於接觸該載體與基板組件的該基板的該最外部分的一周邊表面。
  4. 如請求項1所述之蓋環，其中該外部框體包括紫外線輻射實質上無法透射的一材料。
  5. 如請求項1所述之蓋環，其中該外部框體包括不銹鋼。
  6. 如請求項1所述之蓋環，其中該外部框體包括一耐熱塑膠。
  7. 一種切割一半導體晶圓的方法，該半導體晶圓包括一前表面，該前表面具有複數個積體電路在其上，該方法包括：提供該半導體晶圓於一基板載體上，該半導體晶圓具有一圖案化遮罩，該圖案化遮罩覆蓋該等積體電路並且具有刻劃線在該等積體電路之間；定位一蓋環於該半導體晶圓與基板載體之上，該蓋環包括一內部開孔，該內部開孔具有一直徑係小於該半導體晶圓的該直徑，且該蓋環具有一外部框體，該外部框體圍繞該內部開孔，該外部框體具有一斜面係用於容納該半導體晶圓的一最外部分，其中該斜面包括一懸垂表面、一周邊表面與一凹入傾斜表面，該凹入傾斜表面接合該懸垂表面與該周邊表面，及其中該凹入傾斜表面用於提供該外部框體的一光捕捉區域；及通過該等刻劃線來電漿蝕刻該半導體晶圓，以單分該等積體電路。
  8. 如請求項7所述之方法，其中該蓋環保護該基板載體的一切割膠帶的一部分免於在該電漿蝕刻期間產生的紫外線輻射。
  9. 如請求項7所述之方法，其中該蓋環在該電漿蝕刻期間抑制該基板載體的一切割膠帶的紫外線固化。
  10. 如請求項7所述之方法，進一步包括：雷射劃線一遮罩層，以提供該圖案化遮罩，該圖案化遮罩覆蓋該等積體電路並且具有刻劃線在該等積體電路之間。
  11. 一種電漿蝕刻腔室，包括：一基板處理區域，該基板處理區域用於支撐一載體與基板組件；及一蓋環，該蓋環係可移動地定位於該基板處理區域之上，該蓋環係用於在一蝕刻處理期間保護該載體與基板組件，其中該蓋環包括：一內部開孔，該內部開孔具有一直徑係小於該載體與基板組件的一基板的該直徑；及一外部框體，該外部框體圍繞該內部開孔，該外部框體具有一斜面係用於在該蝕刻處理期間容納該載體與基板組件的該基板的一最外部分，其中該斜面包括一懸垂表面、一周邊表面與一凹入傾斜表面，該凹入傾斜表面接合該懸垂表面與該周邊表面，及其中該凹入傾斜表面用於提供該外部框體的一光捕捉區域。
  12. 如請求項11所述之電漿蝕刻腔室，其中該斜面的該懸垂表面係用於接觸該載體與基板組件的該基板的該最外部分的一上表面，且其中該斜面的該周邊表面係用於接觸該載體與基板組件的該基板的該最外部分的一周邊表面。
  13. 如請求項11所述之電漿蝕刻腔室，其中該蓋環的該外部框體包括紫外線輻射實質上無法透射的一材料。
TW104128461A 2014-09-19 2015-08-28 用於電漿切割的接近接觸蓋環 TWI663648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/491,856 US11195756B2 (en) 2014-09-19 2014-09-19 Proximity contact cover ring for plasma dicing
US14/491,856 2014-09-19

Publications (2)

Publication Number Publication Date
TW201612974A TW201612974A (en) 2016-04-01
TWI663648B true TWI663648B (zh) 2019-06-21

Family

ID=55526430

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108116517A TWI686865B (zh) 2014-09-19 2015-08-28 用於電漿切割的接近接觸蓋環
TW104128461A TWI663648B (zh) 2014-09-19 2015-08-28 用於電漿切割的接近接觸蓋環

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108116517A TWI686865B (zh) 2014-09-19 2015-08-28 用於電漿切割的接近接觸蓋環

Country Status (7)

Country Link
US (1) US11195756B2 (zh)
EP (1) EP3195350A4 (zh)
JP (1) JP6676042B2 (zh)
KR (1) KR102477122B1 (zh)
CN (1) CN107078015B (zh)
TW (2) TWI686865B (zh)
WO (1) WO2016043938A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
US9793129B2 (en) * 2015-05-20 2017-10-17 Infineon Technologies Ag Segmented edge protection shield
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
JP6807558B2 (ja) * 2016-11-08 2021-01-06 パナソニックＩｐマネジメント株式会社 プラズマ処理方法およびプラズマ処理装置
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
JP2019096812A (ja) * 2017-11-27 2019-06-20 株式会社ディスコ 被加工物の加工方法
CN108231633B (zh) * 2018-01-31 2020-04-17 江苏长电科技股份有限公司 用于引线框架的蚀刻保护治具及引线框架的蚀刻方法
CN108597990B (zh) * 2018-05-29 2020-10-27 苏州因知成新能源有限公司 一种半导体晶圆前处理工艺
TWI776026B (zh) * 2018-06-04 2022-09-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
KR102133279B1 (ko) * 2018-06-20 2020-07-13 주식회사 엘지화학 회절 격자 도광판용 몰드의 제조방법 및 회절 격자 도광판의 제조방법
WO2020036694A1 (en) * 2018-08-16 2020-02-20 Applied Materials, Inc. Photomask laser etch
KR102077975B1 (ko) * 2019-10-15 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 플라즈마 처리 장치
GB201918333D0 (en) 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
CN113130284B (zh) * 2019-12-31 2023-01-24 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
US11721583B2 (en) * 2020-08-10 2023-08-08 Applied Materials, Inc. Mainframe-less wafer transfer platform with linear transfer system for wafer processing modules
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
CN113178378B (zh) * 2021-04-29 2024-05-17 北京北方华创微电子装备有限公司 反应腔室及半导体工艺设备
CN113634544B (zh) * 2021-08-16 2022-09-16 湖北三维半导体集成创新中心有限责任公司 晶圆清洗机构
CN114434327A (zh) * 2021-12-20 2022-05-06 彩虹显示器件股份有限公司 一种轻薄型耐火材料异形曲面磨削加工装置及方法
WO2024091528A1 (en) * 2022-10-25 2024-05-02 Applied Materials, Inc. Metallic shield for stable tape-frame substrate processing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414398A (en) * 2003-01-29 2004-08-01 Taiwan Semiconductor Mfg Wafer clamp ring having removable pad and its manufacturing method
TW201250814A (en) * 2011-06-15 2012-12-16 Applied Materials Inc Hybrid laser and plasma etch wafer dicing using substrate carrier
US20140017900A1 (en) * 2011-03-29 2014-01-16 Tokyo Electron Limited Plasma etching apparatus and plasma etching method
TW201428814A (zh) * 2013-01-04 2014-07-16 Psk Inc 基板處理裝置及其方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
US4339528A (en) 1981-05-19 1982-07-13 Rca Corporation Etching method using a hardened PVA stencil
US4684437A (en) 1985-10-31 1987-08-04 International Business Machines Corporation Selective metal etching in metal/polymer structures
EP0343502A3 (en) * 1988-05-23 1991-04-17 Lam Research Corporation Method and system for clamping semiconductor wafers
KR100215338B1 (ko) 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
US5316278A (en) * 1992-09-18 1994-05-31 Applied Materials, Inc. Clamping ring apparatus for processing semiconductor wafers
JPH06204323A (ja) * 1992-10-27 1994-07-22 Applied Materials Inc ウェハプロセスチャンバ内のドーム状加熱ペディスタルのためのクランプリング
US5691794A (en) 1993-02-01 1997-11-25 Canon Kabushiki Kaisha Liquid crystal display device
US5326725A (en) * 1993-03-11 1994-07-05 Applied Materials, Inc. Clamping ring and susceptor therefor
US5439524A (en) * 1993-04-05 1995-08-08 Vlsi Technology, Inc. Plasma processing apparatus
US6123864A (en) * 1993-06-02 2000-09-26 Applied Materials, Inc. Etch chamber
US5405491A (en) * 1994-03-04 1995-04-11 Motorola Inc. Plasma etching process
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
DE69725245T2 (de) 1996-08-01 2004-08-12 Surface Technoloy Systems Plc Verfahren zur Ätzung von Substraten
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6030513A (en) * 1997-12-05 2000-02-29 Applied Materials, Inc. Full face mask for capacitance-voltage measurements
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
US6168668B1 (en) 1998-11-25 2001-01-02 Applied Materials, Inc. Shadow ring and guide for supporting the shadow ring in a chamber
US6123804A (en) * 1999-02-22 2000-09-26 Applied Materials, Inc. Sectional clamp ring
US6162336A (en) * 1999-07-12 2000-12-19 Chartered Semiconductor Manufacturing Ltd. Clamping ring design to reduce wafer sticking problem in metal deposition
JP2001044144A (ja) 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6300593B1 (en) 1999-12-07 2001-10-09 First Solar, Llc Apparatus and method for laser scribing a coated substrate
KR100830128B1 (ko) 2000-01-10 2008-05-20 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 초단 펄스 폭을 가진 레이저 펄스의 버스트로 메모리링크를 처리하기 위한 레이저 시스템 및 방법
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
WO2001074529A2 (en) 2000-03-30 2001-10-11 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
DE10196418B4 (de) 2000-07-12 2010-07-22 Electro Scientific Industries, Inc., Portland Lasersystem zum Bearbeiten von Verbindungen eines IC-Bauelements, Verfahren zum Bearbeiten von Verbindungen eines IC-Bauelements und Verfahren zum Ausrichten eines Laserbearbeitungsstrahls auf eine Verbindung eines IC-Bauelements
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4219628B2 (ja) * 2001-07-27 2009-02-04 東京エレクトロン株式会社 プラズマ処理装置および基板載置台
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
AU2003246348A1 (en) 2002-02-25 2003-09-09 Disco Corporation Method for dividing semiconductor wafer
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
ATE316691T1 (de) 2002-04-19 2006-02-15 Xsil Technology Ltd Laser-behandlung
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP2004146727A (ja) * 2002-10-28 2004-05-20 Tokyo Seimitsu Co Ltd ウェーハの搬送方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
EP1575081A1 (en) * 2002-10-28 2005-09-14 Tokyo Seimitsu Co.,Ltd. Expansion method and device
KR100912003B1 (ko) * 2003-01-06 2009-08-14 주식회사 코미코 웨이퍼 주변을 보호하는 반도체 장비용 정전척
US20040157457A1 (en) 2003-02-12 2004-08-12 Songlin Xu Methods of using polymer films to form micro-structures
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
US7087452B2 (en) 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
KR20040102632A (ko) * 2003-05-28 2004-12-08 삼성전자주식회사 건식식각설비
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7507638B2 (en) 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2006024676A (ja) * 2004-07-07 2006-01-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4018088B2 (ja) 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
US20060088984A1 (en) 2004-10-21 2006-04-27 Intel Corporation Laser ablation method
US20060086898A1 (en) 2004-10-26 2006-04-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus of making highly repetitive micro-pattern using laser writer
US20060146910A1 (en) 2004-11-23 2006-07-06 Manoochehr Koochesfahani Method and apparatus for simultaneous velocity and temperature measurements in fluid flow
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
JP5205012B2 (ja) 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US7824146B2 (en) * 2007-09-07 2010-11-02 Advanced Technology Development Facility Automated systems and methods for adapting semiconductor fabrication tools to process wafers of different diameters
JP4858395B2 (ja) 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP2009260272A (ja) 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
US20100013036A1 (en) 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US10227695B2 (en) 2009-12-31 2019-03-12 Applied Materials, Inc. Shadow ring for modifying wafer edge and bevel deposition
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US20120083129A1 (en) * 2010-10-05 2012-04-05 Skyworks Solutions, Inc. Apparatus and methods for focusing plasma
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US10170277B2 (en) * 2011-05-31 2019-01-01 Applied Materials, Inc. Apparatus and methods for dry etch with edge, side and back protection
TWI476831B (en) 2012-03-28 2015-03-11 Tgl tio2/sio2/nitride dry etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
JP5906429B2 (ja) 2013-02-21 2016-04-20 パナソニックＩｐマネジメント株式会社 プラズマ処理装置及びプラズマ処理方法
US8912075B1 (en) * 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
CN105439524A (zh) * 2015-11-06 2016-03-30 刘学生 一种用于儿童房间墙面装饰的无染料硅藻土功能型壁材

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414398A (en) * 2003-01-29 2004-08-01 Taiwan Semiconductor Mfg Wafer clamp ring having removable pad and its manufacturing method
US20140017900A1 (en) * 2011-03-29 2014-01-16 Tokyo Electron Limited Plasma etching apparatus and plasma etching method
TW201250814A (en) * 2011-06-15 2012-12-16 Applied Materials Inc Hybrid laser and plasma etch wafer dicing using substrate carrier
TW201428814A (zh) * 2013-01-04 2014-07-16 Psk Inc 基板處理裝置及其方法

Also Published As

Publication number Publication date
JP2017529702A (ja) 2017-10-05
TW201933482A (zh) 2019-08-16
EP3195350A4 (en) 2018-05-23
US11195756B2 (en) 2021-12-07
JP6676042B2 (ja) 2020-04-08
CN107078015B (zh) 2019-06-07
US20160086852A1 (en) 2016-03-24
TW201612974A (en) 2016-04-01
CN107078015A (zh) 2017-08-18
EP3195350A1 (en) 2017-07-26
KR102477122B1 (ko) 2022-12-13
WO2016043938A1 (en) 2016-03-24
KR20170056650A (ko) 2017-05-23
TWI686865B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
TWI663648B (zh) 用於電漿切割的接近接觸蓋環
US9218992B2 (en) Hybrid laser and plasma etch wafer dicing using substrate carrier
JP6422484B2 (ja) ウエハの裏側及び表側からのウエハダイシング
JP6516470B2 (ja) 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
KR102149409B1 (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US9269604B2 (en) Wafer edge warp suppression for thin wafer supported by tape frame
JP6527517B2 (ja) ウエハをダイシングする方法及びそのためのキャリア
US9293304B2 (en) Plasma thermal shield for heat dissipation in plasma chamber
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
JP2023052102A (ja) ウエハダイシングプロセスにおけるパーティクル汚染の軽減
US20150170955A1 (en) Actively-cooled shadow ring for heat dissipation in plasma chamber
US9196498B1 (en) Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9478455B1 (en) Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
WO2014126785A2 (en) Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch