CN106920791B - 半导体发光装置及半导体发光装置的制造方法 - Google Patents
半导体发光装置及半导体发光装置的制造方法 Download PDFInfo
- Publication number
- CN106920791B CN106920791B CN201611182279.5A CN201611182279A CN106920791B CN 106920791 B CN106920791 B CN 106920791B CN 201611182279 A CN201611182279 A CN 201611182279A CN 106920791 B CN106920791 B CN 106920791B
- Authority
- CN
- China
- Prior art keywords
- light emitting
- emitting elements
- wiring pattern
- emitting element
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000013543 active substance Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 230000005496 eutectics Effects 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 230000009974 thixotropic effect Effects 0.000 claims description 3
- 239000012190 activator Substances 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 48
- 230000004907 flux Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 229920002050 silicone resin Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供半导体发光装置及半导体发光装置的制造方法,使发光元件的安装精度提高,使半导体发光装置的可靠性提高。本发明提供的半导体发光装置(1)具有:基板(11),在该基板设有配线图案;多个发光元件(14),它们在该基板上以相等间隔排列,通过接合层(13)与所述配线图案(12)电连接;以及多个突起(16),它们排列在露出于所述发光元件之间的间隙(15)中的所述配线图案上,抑制所述发光元件的错位。
Description
技术领域
本发明涉及在基板上安装有多个发光元件的半导体发光装置。
背景技术
已知有在基板上安装有多个发光元件的半导体发光装置。
例如,在形成有图案电极的基板上形成接合层后,将在接合层产生的氧化膜去除并涂覆助熔剂,以便使发光元件粘接在接合层上。然后,以相等间隔配置矩形状的发光元件,对这些发光元件实施加热处理使接合层熔融并固化,由此制造这样的半导体发光装置。
例如,在专利文献1公开了如下的半导体发光装置,以使形成于基板的接合层和图案接触的方式放置发光元件,通过加热处理使接合层熔融,然后使固化,由此安装多个发光元件。并且,在专利文献1中记载了在制造半导体发光装置时,预先涂覆助熔剂后在基板安装发光元件,以便提高对图案电极的润湿性。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2011-40425号公报
发明内容
发明要解决的问题
在将多个发光元件隔开微小的间隔排列安装而成的半导体发光装置中,根据用途要求精细的配光图案的控制。因此,需要将各个发光元件高精度对位,并且发光元件之间的间隔固定。
但是,在上述的半导体发光装置的例子中,在加热处理中,助熔剂的粘度有可能随着接合层的熔融而降低并漏出到发光元件的四周,并流入发光元件和发光元件的间隙中。在助熔剂流入发光元件之间时,由于流入发光元件之间的助熔剂的界面张力,发光元件彼此被拉近,发光元件产生错位。因此,不能保持多个发光元件之间的间隔均匀,发光元件的安装精度降低。在使用安装精度降低的多个发光元件的情况下,有可能对进行精密的配光图案控制产生阻碍。
本发明正是鉴于上述情况而完成的,其目的在于,提高发光元件的安装精度,进而提高半导体发光装置的可靠性。
用于解决问题的手段
本发明的一个方式提供半导体发光装置,该半导体发光装置具有:基板,在该基板设有配线图案;多个发光元件,它们在该基板上以相等间隔排列,经由接合层与所述配线图案电连接;以及多个突起,它们排列在露出于所述发光元件之间的间隙中的所述配线图案上,抑制所述发光元件的错位。
并且,本发明的另一个方式提供半导体发光装置的制造方法,该制造方法包括以下步骤:在形成于基板的配线图案上,与多个发光元件的安装区域对应地形成用于以相等间隔排列所述发光元件的多个接合层;在露出于所述接合层之间的间隙中的所述配线图案上形成多个突起;在所述接合层涂覆活性剂;在涂覆了所述活性剂的所述接合层上配置所述发光元件;使所述接合层熔融而固化,使所述发光元件与所述接合层接合。
发明效果
根据本发明,能够提高发光元件的安装精度,进而提高半导体发光装置的可靠性。
附图说明
图1示出本发明的半导体发光装置的概略结构,(A)是俯视图,(B)是(A)的A-A截面图,(C)是(A)中的R1区域的放大图,(D)是(B)中的R2区域的放大图。
图2是说明本发明的半导体发光装置的制造方法的图,(A)是俯视图,(B)是(A)的B-B截面图。
图3是说明本发明的半导体发光装置的制造方法的图,(A)是俯视图,(B)是(A)的C-C截面图,(C)是(A)中的R3区域的放大图,(D)是(B)中的R4区域的放大图。
图4是说明本发明的半导体发光装置的制造方法的图,(A)是俯视图,(B)是(A)的D-D截面图。
图5是说明本发明的半导体发光装置的制造方法的图,(A)是俯视图,(B)是(A)的E-E截面图。
图6是说明本发明的半导体发光装置的制造方法的图,(A)是俯视图,(B)是(A)的F-F截面图,(C)是(A)中的R5区域的放大图,(D)是(B)中的R6区域的放大图。
图7是示出在本发明的半导体发光装置中被配置在配线图案上的突起的配置例、即锯齿状排列的例子的说明图。
图8是示出在本发明的半导体发光装置中被配置在配线图案上的突起呈锯齿状配置的例子的说明图,示出了在突起的大小没有偏差时、(A)发光元件的安装偏差为最小值(-2.0μm)的情况、(B)没有安装偏差的情况、(C)安装偏差为最大值(+2.0μm)的情况时的例子。
图9是在本发明的半导体发光装置中被配置在配线图案上的发光元件由于加热处理而偏离安装位置的情况的说明图。
图10是示出在本发明的半导体发光装置中被配置在配线图案上的突起呈锯齿状配置的例子的说明图,示出了在突起的大小为偏差的最大值时、(A)发光元件的安装偏差为最小值(-2.0μm)的情况、(B)没有安装偏差的情况、(C)安装偏差为最大值(+2.0μm)的情况时的例子。
图11是在本发明的半导体发光装置中被配置在配线图案上的发光元件由于加热处理而偏离安装位置的情况的说明图。
图12是示出在本发明的半导体发光装置中被配置在配线图案上的突起应用其它材料的例子的说明图。
图13是示出在本发明的半导体发光装置中被配置在配线图案上的突起应用其它材料的例子的说明图。
图14是示出在本发明的半导体发光装置中被配置在配线图案上的突起的另一配置例、即排列成一列的例子的说明图。
图15是示出在本发明的半导体发光装置中被配置在配线图案上的突起的另一配置例、即排列成一列的例子的说明图。
图16是示出在本发明的半导体发光装置中被配置在配线图案上的突起被配置成一列的例子的说明图,示出了在突起的大小没有偏差时、(A)发光元件的安装偏差为最小值(-2.0μm)的情况、(B)没有安装偏差的情况、(C)安装偏差为最大值(+2.0μm)的情况时的例子。
图17是在本发明的半导体发光装置中被配置在配线图案上的发光元件由于加热处理而偏离安装位置的情况的说明图。
图18是示出在本发明的半导体发光装置中被配置在配线图案上的突起被配置成一列的配置例的说明图,示出了在突起的大小为偏差的最小值时、(A)发光元件的安装偏差为最小值(-2.0μm)的情况、(B)没有安装偏差的情况、(C)安装偏差为最大值(+2.0μm)的情况时的例子。
图19是在本发明的半导体发光装置中被配置在配线图案上的发光元件由于加热处理而偏离安装位置的情况的说明图。
标号说明
1半导体发光装置;11基板;12配线图案;13接合层;14发光元件;15间隙;16突起;17活性剂(助熔剂)。
具体实施方式
下面,参照附图说明本发明的一实施方式。另外,在下面的附图中,为了容易理解及提高视觉观察性,即使是截面图也适当省略了影线。并且,在下面的说明中,即使是不同的实施方式和变形例,也对相同的结构标注相同的标号,并省略其说明。
对本发明的半导体发光装置的一实施方式进行说明。
如图1所示,半导体发光装置1具有:基板11;配线图案12,其设于基板11上;接合层13,其形成于配线图案12上;发光元件14,其通过活性剂(后述)设于接合层13上;以及多个突起16,它们排列在露出于发光元件14之间的间隙15中的配线图案12上。
基板11在本实施方式中是由陶瓷材料形成的板状体,更具体地讲是应用了由氮化铝形成的板状的基板。另外,基板一般由玻璃环氧、树脂、陶瓷等绝缘性材料、或者绝缘性材料和金属材料的复合材料等形成。优选基板利用耐热性及耐候性高的陶瓷或者热固化性树脂。
配线图案12主要作为发光元件14的安装图案及对发光元件14供给电源用的电流环流图案而形成于基板11的表面。作为配线图案,能够使用Al、Ni、Cu、Ag、Au等导电性材料,在本实施方式中,配线图案12使用由Au构成的Au图案。
接合层13形成于配线图案12上。接合层13将配线图案12和发光元件14接合,将发光元件14粘着在基板11上,将发光元件14和配线图案12电连接。因此,接合层13形成于基板11上的发光元件14的安装区域中。
在本实施方式中,与发光元件14的安装面积一致的俯视观察呈矩形状的由AuSn膜构成的接合层13,按照以相等间隔排列多个的方式蒸镀在配线图案12上。
在制造半导体发光装置时,在接合层13涂覆活性剂,发光元件14经由该活性剂粘着在对应的部位的接合层13上。即,在半导体发光装置的制造过程中,活性剂将形成于接合层13的氧化膜去除,并且作为接合层13的熔融前的发光元件14和接合层13的粘接剂发挥作用。在本实施方式中,活性剂使用助熔剂17。助熔剂17特别优选在作为接合层的AuSn膜的共晶温度区域(290~320℃)中能够得到稳定的接合性、润湿性良好、共晶接合后的空隙发生率较小的助熔剂。
发光元件14如图1所示俯视观察呈矩形状,沿发光元件14的短边方向以相等间隔排列多个地安装在基板11上。另外,在图1中为了便于说明而简化了附图,示出了排列4个发光元件14的例子,但发光元件14的数量不限于此,能够适当变更。
在本实施方式中,将发光元件14的间隙15设为发光元件14的短边的长度的大约6%,发光元件14以狭小间距进行安装。具体而言,例如隔开41μm的间隙排列安装短边的长度为550~750μm的发光元件。
突起16排列在露出于接合层13之间的间隙即发光元件14之间的间隙15中的配线图案12上。在本实施方式中,突起1是Au凸块,如图1(C)所示,沿着发光元件14之间的间隙15的中心线呈锯齿状(之字状)排列。
这样构成的半导体发光装置1按照由如下所述的步骤构成的制造方法进行制造。
如图2所示,在基板11上形成配线图案12,在配线图案12上与多个发光元件14的安装区域对应地形成以相等间隔排列发光元件14用的多个接合层13。即,形成为以相等间隔排列与发光元件14的安装面积一致的俯视观察呈矩形状的由AuSn膜构成的多个接合层13,配线图案12从接合层13之间的间隙中露出。
然后,如图3所示,在露出于接合层13之间的间隙中的配线图案12上形成多个突起16。例如,使用直径12.7μm的金线通过键合(bonding)将直径约21μm、高度约30μm的Au凸块排列成锯齿状。即,由凸块键(bump bond)而形成突起16。另外,关于突起16的大小的详细情况在后面进行说明。此时,优选考虑发光元件14的安装偏差(±2μm)、凸块的偏差(±4.0μm)及似然度(0~12.0μm)决定Au凸块的键合位置。
如图4所示,在接合层13上涂覆作为活性剂的助熔剂17。使用规定的分配器对于一个接合层13以相等间隔在三处涂覆助熔剂17,使得涂覆后的助熔剂直径达到直径0.4μm~0.5μm。
如图5所示,在涂覆了作为活性剂的助熔剂17的各接合层13上放置发光元件14,以将发光元件14放置在基板11上的状态投入共晶炉中进行加热。由此,作为接合层13的AuSn膜熔融并固化,发光元件14的背面和接合层13被共晶接合。
在接合层13熔融时,助熔剂17的粘度降低并沿着接合层的与发光元件的接触表面整体流动,其残渣从发光元件14的四周漏出而流出到配线图案上(参照图6)。即,如图6(C)及图6(D)的左侧图到右侧图所示,在进行共晶时,助熔剂17随着时间的经过逐渐溶出而流入配线图案中。
作为突起16的多个Au凸块呈锯齿状排列在配线图案12上,因而Au凸块之间成为助熔剂的逃逸场所(流路),助熔剂17流入Au凸块之间。
最后,在发光元件14被接合在基板11的配线图案12上后,通过清洗将助熔剂17的残渣去除,由此制造了半导体发光装置(参照图1)。
在此,对呈锯齿状排列的突起的大小进行说明。
如上所述,考虑到发光元件14的安装位置的偏差为±2.0μm、作为突起的Au凸块的大小的偏差为±4.0μm,优选Au凸块的键合位置是从间隙的中心到Au凸块的中心位置的距离为7μm(参照图7)。在考虑到发光元件的安装偏差、Au凸块的偏差时,间隙的距离及Au凸块的大小例如如下所述。
图8示出了在以Au凸块的大小没有偏差(Au凸块直径21μm)、从间隙的中心到Au凸块的中心的距离达到7μm的方式键合Au凸块的情况下,发光元件14的安装位置产生偏差的例子。
如图8(A)所示,在发光元件14的安装偏差为最小值(-2.0μm)的情况下,发光元件之间的间隙达到39μm。
如图8(B)所示,在没有安装偏差的情况下,发光元件之间的间隙达到41μm。如图8(C)所示,在安装偏差为最大值(+2.0μm)的情况下,发光元件之间的间隙达到43μm。
无论在图8(A)~(C)的哪种情况下,助熔剂17都有可能由于加热处理而流入,使得发光元件偏离安装位置,如发光元件彼此被拉近等。但是,即使是发光元件移动而偏离的情况下,发光元件也与Au凸块抵接,Au凸块作为限制发光元件的移动的挡块发挥作用,因而发光元件之间的间隙不会低于35μm(参照图9)。
图10示出了在以Au凸块的大小存在最大值的偏差(偏差4μm、Au凸块直径25μm)、从间隙的中心到Au凸块的中心的距离达到7μm的方式键合Au凸块的情况下,发光元件14的安装位置产生偏差的例子。
如图10(A)所示,在发光元件14的安装偏差为最小值(-2.0μm)的情况下,发光元件之间的间隙达到39μm。
如图10(B)所示,在没有安装偏差的情况下,发光元件之间的间隙达到41μm。如图10(C)所示,在安装偏差为最大值(+2.0μm)的情况下,发光元件之间的间隙达到43μm。
无论在图10(A)~(C)的哪种情况下,助熔剂17都有可能由于加热处理而流入,使得发光元件偏离安装位置。但是,即使是发光元件移动的情况下,发光元件也与Au凸块抵接,Au凸块限制发光元件的移动,因而发光元件之间的间隙不会低于39μm(参照图11)。
这样,根据本实施方式的半导体发光装置,在基板上形成配线图案,在配线图案上形成多个接合层。由于在基板上与以相等间隔排列的发光元件的安装区域对应地形成多个接合层,因而在接合层之间产生间隙,在该间隙中露出配线图案。
在此,在从间隙露出的配线图案上形成多个突起,在接合层上涂覆活性剂,在被涂覆了活性剂的接合层上配置发光元件。即,在使活性剂介于接合层与发光元件之间、并且以相等间隔对位配置发光元件的状态下,对它们实施加热处理。由此,利用活性剂将接合层表面的氧化膜去除,接合层熔融,发光元件和接合层被接合,接合层固化,由此发光元件被牢靠地固定。
此时,伴随着接合层通过加热而熔融,活性剂(助熔剂17)的粘度降低而流动到接合层的与发光元件的接触面整体上,其残渣从发光元件的四周漏出而流出到配线图案上。由于在配线图案上排列有突起,因而突起之间成为作为活性剂的逃逸场所的流路,所流出的活性剂流入突起之间,因而不会无秩序地扩散。因此,能够降低因扩散在配线图案上的活性剂的界面张力而导致的影响,能够抑制发光元件彼此的拉近等发光元件的错位。
并且,即使是发光元件由于扩散到突起之间的活性剂的微小的界面张力而移动的情况下,由于突起作为挡块发挥作用,因而在发光元件产生的错位也是有限的。因此,能够提高发光元件的安装精度,进而能够提高半导体发光装置的可靠性。
在上述的实施方式中,对突起16是Au凸块的例子进行了说明,但也能够利用例如抗蚀剂或高粘度触变树脂(例如含有黑色填料的黑色的硅酮树脂)形成突起。
如图12所示,在利用抗蚀剂形成突起16的情况下,例如使用具有耐热性的抗蚀剂将间隙方向的直径约21μm、高度约10μm以上的突起排列成锯齿状。抗蚀剂位置是考虑发光元件14的安装偏差、抗蚀剂的偏差及似然度决定的。
并且,在如图13所示利用高粘度触变树脂例如黑色的树脂形成突起16的情况下,例如使用具有约10μm的内径的通用的超精密喷嘴涂覆含有黑填料的硅酮树脂使达到直径21μm来形成突起。优选考虑发光元件14的安装偏差、硅酮树脂的涂覆的偏差及似然度来决定含有黑填料的硅酮树脂的涂覆位置。
(变形例)
在上述的实施方式中说明了将突起16排列成锯齿状的例子。关于突起的排列不限于上述的实施方式,也能够如图14、图15所示将突起排列成一列。
作为一例,说明将作为突起的Au凸块排列成一列时的发光元件间隙及Au凸块的大小。为了配置成一列,优选以使Au凸块的中心位于间隙的中心线上的方式进行键合。
如上所述,在考虑到Au凸块发光元件14的安装偏差为±2.0μm、作为突起的Au凸块的偏差为±4.0μm时,间隙的距离及Au凸块的大小例如如下所述。
图16示出在以Au凸块的大小没有偏差(Au凸块直径35μm)、Au凸块的中心位于间隙的中心线上的方式进行键合的情况下,发光元件14的安装位置产生偏差的例子。
如图16(A)所示,在发光元件14的安装偏差为最小值(-2.0μm)的情况下,发光元件之间的间隙达到39μm。
如图16(B)所示,在没有安装偏差的情况下,发光元件之间的间隙达到41μm。如图16(C)所示,在安装偏差为最大值(+2.0μm)的情况下,发光元件之间的间隙达到43μm。
无论在图16(A)~(C)的哪种情况下,助熔剂17都有可能由于加热处理而流入,使得发光元件偏离安装位置。但是,即使是发光元件移动时,发光元件也与Au凸块抵接,Au凸块限制发光元件的移动,因而发光元件之间的间隙不会低于Au凸块的直径35μm(参照图17)。
图18示出在以Au凸块的大小的偏差为最小值(偏差-4.0μm、Au凸块直径31μm)、Au凸块的中心位于间隙的中心线上的方式进行键合的情况下,发光元件14的安装位置产生偏差的例子。
如图18(A)所示,在发光元件14的安装偏差为最小值(-2.0μm)的情况下,发光元件之间的间隙达到39μm。
如图18(B)所示,在没有安装偏差的情况下,发光元件之间的间隙达到41μm。如图18(C)所示,在安装偏差为最大值(+2.0μm)的情况下,发光元件之间的间隙达到43μm。
无论在图18(A)~(C)的哪种情况下,助熔剂17都有可能由于加热处理而流入,使得发光元件偏离安装位置。但是,即使是发光元件移动时,发光元件也与Au凸块抵接,Au凸块限制发光元件的移动,因而发光元件之间的间隙不会低于Au凸块的直径31μm(参照图19)。
Claims (6)
1.一种半导体发光装置,该半导体发光装置具有:
基板,在该基板上设有配线图案;
多个发光元件,它们呈矩形状,在该基板上以规定的间隔排列,经由AuSn接合层与所述配线图案电连接;以及
多个突起,它们排列在露出于所述发光元件之间的间隙中的所述配线图案上,形成如下流路,该流路供在使用涂覆了活性剂的AuSn接合层将所述发光元件接合于所述配线图案时流出的所述活性剂流入,
所述基板由陶瓷或者热固化树脂形成,
所述AuSn接合层形成于所述配线图案上的发光元件的安装区域,且与所述发光元件的安装面积一致,在俯视观察时呈矩形状,以沿所述发光元件的短边方向设置有相等间隔的所述间隙的方式排列有多个,
所述多个突起以隔开供所述活性剂流入的间隔的方式配置在所述多个发光元件的长边之间的间隙的中心线上,所述突起的高度为10μm以上,
所述突起的最靠所述发光元件的长边的边缘与所述发光元件的长边之间的距离为2.0μm至4μm。
2.根据权利要求1所述的半导体发光装置,其中,
所述配线图案使用了Al、Ni、Cu、Ag、Au中的任意的导电性材料。
3.根据权利要求1所述的半导体发光装置,其中,
所述突起由抗蚀剂构成。
4.根据权利要求1所述的半导体发光装置,其中,
所述突起由高粘度触变树脂构成。
5.一种半导体发光装置的制造方法,该制造方法包括以下步骤:
在形成于基板的配线图案上,为了与多个发光元件的安装区域对应地以相等间隔排列所述发光元件,将与所述发光元件的安装面积一致的在俯视观察时呈矩形状的AuSn接合层以沿所述发光元件的短边方向设置有相等间隔的间隙的方式排列多个而形成在所述安装区域;
在露出于所述AuSn接合层之间的间隙中的所述配线图案上且所述多个发光元件的长边之间的间隙的中心线上隔开间隔而形成多个高度为10μm以上的突起;
在所述AuSn接合层上涂覆活性剂;
在涂覆了所述活性剂的所述AuSn接合层上分别配置所述发光元件;以及
对所述AuSn接合层进行加热而使之熔融,通过该加热而流出的所述活性剂流入到多个所述突起之间,在该状态下使所述AuSn接合层固化,由此,通过AuSn共晶接合使使所述发光元件与所述AuSn接合层接合,
所述基板由陶瓷或者热固化树脂形成。
6.根据权利要求5所述的半导体发光装置的制造方法,其中,
所述配线图案使用了Al、Ni、Cu、Ag、Au中的任意的导电性材料,
在形成所述突起的步骤中,以使所述突起的最靠所述发光元件的长边的边缘与所述发光元件的长边之间的距离为2.0μm至4μm的方式形成所述突起。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015248460A JP6654036B2 (ja) | 2015-12-21 | 2015-12-21 | 半導体発光装置及び半導体発光装置の製造方法 |
JP2015-248460 | 2015-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106920791A CN106920791A (zh) | 2017-07-04 |
CN106920791B true CN106920791B (zh) | 2021-12-28 |
Family
ID=59232009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611182279.5A Active CN106920791B (zh) | 2015-12-21 | 2016-12-20 | 半导体发光装置及半导体发光装置的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6654036B2 (zh) |
CN (1) | CN106920791B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022315A (ja) * | 1996-07-04 | 1998-01-23 | Hitachi Ltd | 電子回路の形成方法 |
JPH10321651A (ja) * | 1997-05-19 | 1998-12-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH11174264A (ja) * | 1997-12-12 | 1999-07-02 | Teruki Nobuyoshi | 光学台、光配線基板、光電子配線基板、光電子集積装置、及び光モジュール |
CN101584041A (zh) * | 2006-12-04 | 2009-11-18 | 夏普株式会社 | 半导体装置 |
CN101859006A (zh) * | 2009-04-06 | 2010-10-13 | 日东电工株式会社 | 光电混合组件的制造方法和由该方法获得的光电混合组件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03231478A (ja) * | 1990-02-06 | 1991-10-15 | Kyocera Corp | 発光素子または受光素子のアレイ、そのアレイを用いる印画または読取りのための装置、およびそのアレイの製造方法 |
JPH08162674A (ja) * | 1994-12-01 | 1996-06-21 | Kyocera Corp | 画像装置 |
JP2001085817A (ja) * | 1999-09-09 | 2001-03-30 | Yaskawa Electric Corp | プリント配線基板 |
JP2009069694A (ja) * | 2007-09-14 | 2009-04-02 | Sharp Corp | 撮像装置およびその製造方法 |
JP4888473B2 (ja) * | 2008-11-20 | 2012-02-29 | ソニー株式会社 | 実装基板 |
US7880287B1 (en) * | 2009-08-07 | 2011-02-01 | Triquint Semiconductor, Inc. | Stud bumps for die alignment |
-
2015
- 2015-12-21 JP JP2015248460A patent/JP6654036B2/ja active Active
-
2016
- 2016-12-20 CN CN201611182279.5A patent/CN106920791B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022315A (ja) * | 1996-07-04 | 1998-01-23 | Hitachi Ltd | 電子回路の形成方法 |
JPH10321651A (ja) * | 1997-05-19 | 1998-12-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH11174264A (ja) * | 1997-12-12 | 1999-07-02 | Teruki Nobuyoshi | 光学台、光配線基板、光電子配線基板、光電子集積装置、及び光モジュール |
CN101584041A (zh) * | 2006-12-04 | 2009-11-18 | 夏普株式会社 | 半导体装置 |
CN101859006A (zh) * | 2009-04-06 | 2010-10-13 | 日东电工株式会社 | 光电混合组件的制造方法和由该方法获得的光电混合组件 |
Also Published As
Publication number | Publication date |
---|---|
CN106920791A (zh) | 2017-07-04 |
JP2017117826A (ja) | 2017-06-29 |
JP6654036B2 (ja) | 2020-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100336329B1 (ko) | 반도체장치의제조방법 | |
US9184119B2 (en) | Lead frame with abutment surface | |
CN101904230B (zh) | 焊料球的无助熔剂微穿孔方法和所得的装置 | |
KR100296202B1 (ko) | 발광표시소자 | |
EP0684644A1 (en) | Method for manufacturing bump leaded film carrier type semiconductor device | |
KR20080013865A (ko) | 반도체 장치, 기판 및 반도체 장치의 제조 방법 | |
EP2228843B1 (en) | Light emitting device package | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
CN106920791B (zh) | 半导体发光装置及半导体发光装置的制造方法 | |
WO2010134230A1 (ja) | 半導体装置及びその製造方法 | |
US8598692B2 (en) | Semiconductor device and method for manufacturing same | |
JPH10112476A (ja) | 半導体装置の製造方法 | |
NL2022617B1 (en) | Semiconductor device | |
KR20220159422A (ko) | Smt 부품의 드리프팅 방지용 배리어 | |
JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
CN108022909B (zh) | 在电子芯片与载体衬底之间形成电连接的方法和电子器件 | |
JP2013251350A (ja) | 電子部品の実装構造体およびその製造方法 | |
JP2008103450A (ja) | モジュールの製造方法 | |
US9595488B2 (en) | Semiconductor device | |
JP2008277594A (ja) | 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム | |
JP7202869B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2020235350A1 (ja) | 半導体発光装置 | |
JP2018137305A (ja) | 電子装置及び電子装置の製造方法 | |
JP2010219327A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |