KR100296202B1 - 발광표시소자 - Google Patents

발광표시소자 Download PDF

Info

Publication number
KR100296202B1
KR100296202B1 KR1019970082674A KR19970082674A KR100296202B1 KR 100296202 B1 KR100296202 B1 KR 100296202B1 KR 1019970082674 A KR1019970082674 A KR 1019970082674A KR 19970082674 A KR19970082674 A KR 19970082674A KR 100296202 B1 KR100296202 B1 KR 100296202B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting display
display device
electrode
wiring board
Prior art date
Application number
KR1019970082674A
Other languages
English (en)
Other versions
KR19980064844A (ko
Inventor
기요히사 오오타
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19980064844A publication Critical patent/KR19980064844A/ko
Application granted granted Critical
Publication of KR100296202B1 publication Critical patent/KR100296202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Devices (AREA)

Abstract

PN접합면(42)이 유닛기판(45)에 수직인 상태로 LED칩(41)이 수평상태로 장착된다. 상기 LED칩(41)의 결정면의 측면은 상기 유닛기판(45)의 표면에 대해 거리를 갖도록 오목하게 되거나, 또는 자외선 경화형 수지로 형성되는 도전막(52)에 의해 전체적으로 피복되어, LED칩이 상기 유닛기판(45)의 배선패턴(46, 47)과 접촉하는 경우에도, 단락과 같은 전기사고가 발생되지 않는다. 상기 LED칩(41)에 대한 전기적 접속은, PN접합면에 대해 수직 방향으로 양면에 제공된 후막전극(53, 54)과, 유닛기판(45)상의 배선패턴(46, 47)을, 도전성 페이스트(56, 57)를 통해 전기적으로 접속함으로써 행해진다. 횡치형의 LED칩(41)을, 고정확도의 위치결정을 요하지 않고 유닛기판(45)에 다수 탑재할 수 있어, 매트릭스 표시에 의한 회상표시유닛 등을 용이하게 제조할 수 있다.

Description

발광표시소자
본 발명은 칩의 PN접속면이 기판과 수직인 상태로 전기 배선 기판에 설치된 발광표시소자, 이 발광표시소자를 전기 배선 기판에 접속하는 방법 및 그 발광표시 소자를 제조하기 위한 방법에 관한 것이다.
발광 다이오드(이하, "LED"라함)와 같은 발광 표시소자가 개별 소자로서 사용될 지라도, 복수 개의 소자를 매트릭스 형태로 배치하여 도트 매트릭스 표시 유닛을 형성할 목적으로 많이 사용되고 있다. 이와 같은 용도로서는 열차 내와 택시내의 교통기관용 디스플레이, 휴대전화기의 문자 표시부 및 버튼 백라이트, 제어장치용 디스플레이, 혹은 오락기용 디스플레이가 있다.
도트 매트릭스 표시 유닛에 LED 칩을 탑재하는 방법에 관한 전형적인 선행 기술에서는, PN 접합면에 평행한 2개의 표면에 형성된 전극을 갖는 LED 칩의 전극 중 하나를 도트 매트릭스 표시 유닛의 전기 배선 기판에 다이 본딩하여 직접 접합한 후, 칩 표면에 타방의 전극과 전기 배선 기판 간의 전기적 접속을 와이어 본딩에 의해 행하고 있다. 이와 같은 LED 칩의 탑재 방법에서는 하나의 전극만이 전기 배선 기판에 설치되고 PN 접합면이 전기 배선 기판과 평행하게 되고 그리고 또 다른 전극이 전기 배선 기판의 표면으로부터 떨어져 있기 때문에, 와이어 본딩에 의해 전기적 접속을 행할 필요가 있다. 이 탑재 방법의 결점은 LED 칩 간의 간격을 이용하여 와이어 본딩을 할 필요가 있기 때문에 각 칩의 간격을 좁힐 수 없고, 적어도 약 2㎜의 간격이 필요하고 도트 매트릭스 표시 유닛으로서 더욱 정밀한 표시를 할 수 없다는 것이다.
이러한 결점을 해결하기 위해서, 도20a, 20b 및 20c에서 나타낸 바와 같이, 박막 전극(3, 4)에 의해서 LED 칩(1)의 PN 접합면(2)을 전기 배선 기판에 수직으로 설치하는 방법이 개발되었다. 여기서, 본 명세서에서는, PN접합면이 전기 배선 기판에 평행하게 설치되는 상기 방식을 수직 설치 방식이라 부르고, PN 접합면(2)이 도20A, 20B 및 20C에서 나타낸 바와 같이 나타낸 배선 기판에 수직으로 설치되는 방식을 수평 설치방식이라 부른다. LED 칩(1)에서, 박막 전극(3,4)은 PN 접합면(2)과 수직 방향으로 그의 양 단부에 제공되고 전기 배선 기판인 유닛 기판(5)의 표면에 형성된 배선 패턴(6,7)에 전기적으로 접속된다. 이러한 접속을 할 때에, 먼저 LED 칩(1)의 측면을 접착제(8)로 유닛 기판(5)에 고정하고 양측에 배치된 박막 전극을 배선 패턴(6,7)에 각각 전기적으로 접속시킨다.
도20a는 LED 칩(1)을 유닛 기판(5)에 설치하기 위한 정확도가 좋은 경우를 나타낸다. 그러나, 도20b에서 나타낸 바와 같이, LED 칩(1)을 유닛 기판(5)에 설치하기 위한 정확도가 나쁜 경우에 결정면(10)이 LED 칩(1)의 측면에 노출되고 PN 접합면(2)의 측단부가 노출된 상태이기 때문에 PN 접합면(2)이 배선 패턴(6)에 의해 전기적으로 단락될 위험이 있다. 도20c는 LED 칩(1)이 박막 전극(4)을 저면에 배열하는 방식으로 수직으로 위치한 상태를 나타낸다. PN 접합면(2)은 P층이 N층 보다 더 얇게 되도록 형성되기 때문에, PN 접합면(2)은 박막 전극(3,4)중에서 타박막 전극, 이를테면 박막 전극(3)에 더 가까운 위치로 배열시킨다. 박막 전극(3)의 두께는 약 수1/10μm(수1000Å)이고 금(Au) 전극으로 만들어 진다.
LED 칩을 전기 배선 기판에 수평으로 설치하는 종전의 기술은 일본 특허 공고 JP-B2 56-44591 (1981), 및 일본 특허 공개 JP-A 54-22186 (1979), JP-A 57-49284 (1982), JP-A 6-177435 (1994), JP-A 6-326365 (1994), JP-A 7-283439(1995), 8-172219 (1996) 및 JP-A 9-51122 (1997)에 기술되어 있다.
JP-B2 56-44591(1981)에서는, 전기 배선 기판 상의 LED 칩 탑재 위치에 전기 절연 접착제를 도포한 상태에서, LED 칩의 측면과 양쪽 전극의 각 부분을 전기 절연 접착제에 의해 서로 조정시킨다. LED1 칩의 다른 쪽 전극과 나타낸 배선 기판상의 배선 패턴은 도전성 접착제나 솔더 합금에 의해 서로 접속된다. LED 칩의 PN 접합부는 노출된 상태이다.
JP-A 54-22186(1979)에서는, 솔더를 전기 배선 기판에 도포하여 솔더 층을 형성한다. LED 칩의 전극은 솔더 친화성이 있는 금속으로 되어 있고, 광투과성 공간을 남기도록 형성되어 있다. 전기 배선 기판 상의 칩 탑재 위치에 LED 칩을 설치하여 가열할 때, 솔더가 용융되어 전기 배선 기판과 LED 칩의 전극 간을 접속시킨다. LED 칩의 PN 접합부는 노출된 상태이다.
JP-A 57-49284(1982)에서는, 전기 배선 기판 상의 전극 접속부들 사이에 전기 절연 기판에 전기 절연 접착제를 도포한 상태에서 LED 칩의 일 측면을 임시로 접속하도록 본딩한 후, LED 칩의 전극과 전기 배선 기판 상의 배선패턴을 솔더 합금에 의해 접속한다. LED 칩의 PN 접합부는 노출된 상태이다.
JP-A 6-177435(1994)에서는, 전기 배선 기판 상에 부착된 테이프에 창을 열어 LED 칩의 탑재 위치를 결정한 상태에서, 가열 용융형 도전 물질을 LED 칩의 양측에서 전극 상에 형성하고, 도전 물질을 열로 녹이므로 LED 칩의 전극과 전기 배선 기판 상의 배선 패턴을 전기적으로 접속시킨다. LED 칩의 PN 접합부는 노출된 상태이다.
JP-A 6-326365(1994)에서는, 양 전극을 포함하는 LED 칩의 측면에 전기 절연 코팅을 도포한다. PN 접합면이 노출된 상태가 아닐지라도 전기 절연 코팅이 전극의 측단면에 부착되므로 배선 패턴에 대해 전기 접속의 문제가 발생할 위험이 있다. JP-A 8-172219(1996)에서는, 복수 개의 PN 접합면을 포함하는 다색 LED는 도전성 접착제와 금속 브레이징재를 사용하여 전기 배선 기판에 전기적으로 접속된다. 이들 종래의 기술에서는 PN 접합면의 측단부가 노출된 상태이다. 따라서, PN 접합면이 정확도 나쁘게 전기 배선 기판에 설치되면 PN 접합면이 상기한 바와 같이 배선 패턴에 의해 전기적으로 단락될 위험이 있다.
도21a 및 21B는 JP-A 7-283439(1995) 및 JP-A 9-51122(1997)에서와 동일한 형태와 LED칩의 탑재 방법을 나타낸다. 도21a에 단면도, 도21b에 사시도로서 나타낸 LED 칩(11)은 PN 접합면의 주위를 포함하는 측면의 일부가 타의 결정 부분에 대해 가라앉은 요부를 갖고, 절연막(12)이 형성되어 있는 구조를 갖는다. PN 접합면에 평행한 박막 전극의 양측에는 후막전극(13,14)이 각각 형성되고, 도전성 페이스트(16,17)에 의해 유닛 기판(5) 상에 형성되는 배선 패턴(6,7)에 각각 전기적으로 접속된다. 도전성 페이스트(16,17)는 열 경화성이다.
도 22a, 22b 및 22C는 도 21a 및 22b에 도시한 형태의 LED칩(11)이 유닛 배선 기판(5)에 장착된 상태를 나타낸다. 도 22a는 LED칩(11)의 장착 정확도가 양호한 경우이고 도 22b는 LED칩(11)의 장착 정확도가 불량한 경우를 나타낸다. 장착 정확도가 불량하더라도, PN 접합면의 주위에 전기절연막(12)이 형성되기 때문에, 단락이나 누설과 같은 전기 사고가 일어나지 않는다. 도 22C는 복수의 LED칩(11)이 유닛기판(5)에 장착된 상태를 나타낸다. 이 복수의 LED칩(11)은 도전성 페이스트(16,17)에 의해 유닛기판(5)에 고정된 상태로 히터(20)에 의해 하부 몰드(21)에 장착되고, 각 LED칩(11)은 상부로 부터 고무층(23)을 통해 상부 몰드(22)에 의해 가압된다. 따라서, 각 LED칩(11)의 후막 전극(13,14)은 유닛기판(5)상의 배선패턴(6,7)과 밀착되어, 상기 배선패턴(6,7)상에 부착된 도전성 페이스가 경화된다. 그 결과, 상기 후막 전극(13,14)과 배선패턴(6,7)간의 전기적 접속이 유지되는 상태에서, LED칩(11)은 도전성 페이스트(16,17)에 의해 유닛기판(5)에 고정된다.
도 23은 도 22a, 22b 및 22c에 도시한 바와 같이, 그의 측면에 부분 절연막(12)을 갖는 LED칩(11)의 제조공정을 나타낸다. 단계 s1은 확산 등에 의해 기판상에 P층(31) 및 N층(32)을 형성하고, 상기 P층(31)과 N층(32)간의 경계에 PN 접합면(2)을 형성하고, 일방 및 타방 표면에 전극층(33) 및 전극층(4)을 각각 형성하는 상태를 나타낸다. 상기 전극층(33,4)는 금(Au) 또는 금베릴륨(AuBe)과 같은 금속의 증착에 의해 형성된다. 단계 s2에서, P층(31)측에 제공된 P 전극을 포토에칭에 의해 제조한다. 단계 s3에서, 웨이퍼(30)의 일면에 전체적으로 형성된 전극층(33)에 레지스트층(34)을 형성하고, 유리마스크에 따라 노광후, 현상액 및 린스로 상기 레지스트층(34)을 처리하고, 상기 P 전극의 포토에칭을 행하며, 단자전극(3)을 각각 남긴채로 상기 전극층(33)을 제거한다. 단계 s4에서, 다시 단자전극(3)상에 레지스트층(35)를 도포하고, 단자전극(3)의 주변을 보호하는 상태로 남기도록 포토에칭을 행한다. 단계 s5에서, 웨이퍼(30)의 일방 표면측으로 부터 단자전극들(3)간의 일부를 절삭하는 하프 다이싱을 행한다. 웨이퍼(30)의 타방 표면측에는 접착테이프를 부착한다. 일방 표면측으로 부터의 블레이드의 커팅은 전체를 완전히 분리하지 않고, 다이싱의 잔류부를 예컨대 110μm 남기도록 절단한다. 다음, 웨이퍼(3O)의 타방 표면으로 부터 접착시트를 제거하고, 황산(H2SO4) 및 과산화수소(H2O2)등의 혼합용액으로 에칭을 행한다.
다음, 단계 s6에서, 보호용 레지스트를 박리한다. 레지스트의 박리를 위해, OMR박리액을 사용한다. 다음, 단계 s7에서, 단계 s5의 하프다이싱으로 형성한 절단부분에 수지층(37)을 형성하도록, 에폭시와 아크릴을 혼합한 수지를 도포한다.
단계 s8에서, Ag페이스트전극(38)을 웨이퍼(30)의 양면에 형성하고, 단계 s9에서 개별 LED칩(11)으로 분리하는 풀다이싱을 행한다. 이 풀다이싱시에는, 웨이퍼(30)의 타방 표면측을 접착시트에 부착하고, 각 LED칩(11)을 완전히 분리한다.
도 20a, 20b, 20c, 21a 및 21b에 보인 LED칩(1,11)에 있어서, 상기 측면은 결정면(11)으로서 전부 또는 일부 노출하고 있기 때문에, 유닛기판(5) 등으로의 탑재시에 칩 장착 위치가 어긋나면, 결정면(10)으로서 노출되어 있는 부분이 유닛기판(5) 상의 배선패턴(6,7)과 접촉할 염려가 있다. 이와 같은 접촉이 발생되면, LED칩(1,11)의 발광에 기여하는 "PN접합면(2)"에 전류가 흐르지 않게 되기 때문에, 칩의 휘도 저하나 칩이 점등되지 않는 문제가 발생한다. 도 21a 및 21b에 보인 바와 같이, 절연막(12)이 PN접합면(2)의 주위를 피복하고 있는 형태의 LED칩(11)의 경우에도, 칩 탑재위치의 시프트량이 소정 한계를 초과하면, 결정면(10)의 노출부분이 단위기판(5)상의 배선패턴(6,7)과 접촉하게 되어, 도 20a, 20b 및 20c의 LED칩(1)과 동일하게 칩의 휘도 저하나 칩이 점등되지 않는 문제가 발생한다. 따라서, 칩의 탑재 정확도의 불균일을 고려하면, 아직 완전한 칩구조라고는 말할 수 없다.
제1a도는 본 발명의 일 실시예인 LED 칩(41)의 실장상태를 나타낸 단면도이다.
제1b도는 제1a도의 LED 칩(41)의 외관 형상을 나타낸 사시도이다.
제2도는 제1도의 LED 칩(41)을 제조하는 공정중 LED 웨이퍼(60)를 준비하는 상태를 간략히 나타낸 단면도이다.
제3도는 제2도의 LED 웨이퍼(60)를 접착 시트(61)에 부착한 상태를 나타낸 단면도이다.
제4도는 제3도에서 접착 시트(61)에 부착한 LED 웨이퍼(60)를 완전히 다이싱(dicing)한 상태를 나타낸 단면도이다.
제5도는 제4도에서 접착 시트(sheet)(61)를 연신시킴으로써 LED 칩(41) 간의 간격을 확대한 상태를 나타낸 단면도이다.
제6a도는 전기 절연용 수지를 도포하는 공정중 도포 직전의 상태를 간략히 나타낸 단면도이다.
제6b도는 전기 절연용 수지를 도포하는 공정중 도포하고 있는 상태를 간략히 나타낸 단면도이다.
제7a도는 전기 절연용 수지를 선택적으로 노광하여 경화시키는 공정을 간략히 나낸 단면도이다.
제7b도는 전기 절연용 수지를 경화시킨 후, 미경화 부분을 제거하는 공정을 간략히 나타낸 단면도.
제8a도는 Ag 페이스트를 도포하는 공정중 도포 직전의 상태를 간략히 나타낸 단면도.
제8b도는 Ag 페이스트를 도포하는 공정중 한 표면에 도포하고 있는 상태를 간략히 나타낸 단면도.
제8c도는 Ag 페이스트를 도포하는 공정중 다른 표면에 도포하고 있는 상태를 간략히 나타낸 단면도.
제9도는 LED칩(41)을 최종적으로 분리하는 다이싱 공정을 간략히 나타낸 단면도.
제10도는 유닛 기판(45)에 다이싱한 LED 칩(41)을 수평으로 탑재한 상태를 간략히 나타낸 단면도.
제11a도는 제6a도, 6b도에 나타낸 바와 같은 전기 절연용 수지의 도포 공정중 워크가 고정된 상태를 나타낸 단면도.
제11b도는 제6a, 6b도에 나타낸 바와 같은 전기 절연용 수지의 도포 공정중 워크상에 마스크를 고정한 상태를 나타낸 단면도.
제11c는 제6a, 6b도에 나타낸 바와 같은 전기 절연용 수지의 도포 공정중 마스크상에 UV수지를 도포한 상태를 나타낸 단면도.
제11d는 제6a, 6b도에 나타낸 바와 같은 전기 절연용 수지의 도포 공정중 마스크를 제거한 상태를 나타낸 단면도.
제12도는 본 발명의 또 다른 실시예에 따른 LED 칩(81)의 실장상태를 나타낸 단면도.
제13도는 본 발명의 또 다른 실시예에 따른 LED 칩(91)의 실장상태를 나타낸 단면도.
제14도는 제13도의 LED 칩(91)을 이방 도전성 수지 접착제(94,95)를 사용하여 접속한 상태를 나타낸 단면도.
제15도는 단자 전극(92)과 배선 패턴(46) 사이의 간격 부근의 상태를 개략적으로 나타낸 단면도.
제16도는 본 발명의 또 다른 실시예에 따른 LED 칩(96)의 개략적인 구조를 나타낸 단면도.
제17도는 본 발명의 또 다른 실시예에 따른 LED 칩(101)의 개략적인 구조를 나타낸 단면도.
제18도는 본 발명의 또 다른 실시예에 따른 LED 칩(111)의 개략적인 구조를 나타낸 단면도.
제19도는 본 발명의 또 다른 실시예에 따른 LED 칩(121)의 개략적인 구조를 나타낸 측면도.
제20a도는 종래의 LED 칩(1)의 실장 상태를 나타낸 단면도.
제20b도는 종래의 LED 칩(1)의 실장 상태로서 장착 정확도가 나쁜 경우를 나타낸 단면도.
제20c도는 종래의 LED 칩(1)의 외관을 나타낸 사시도.
제21a도는 종래의 LED 칩(11) 측면의 일부에 전기 절연막이 형성되어 있는 경우의 실장상태를 나타낸 단면도.
제21b도는 측면의 일부에 전기 절연막이 형성되어 있는 경우에 종래의 LED칩(11)의 외관을 단면도.
제22a는 제21도에서 LED 칩(11)의 실장상태를 나타낸 단면도.
제22b도는 제21도에서 LED 칩(11)을 실장할 때 위치 변경에 의한 영향을 나타낸 단면도.
제22c도는 압착 가열에 의한 복수의 LED 칩(11)의 실장 과정을 간략히 나타낸 단면도.
제23도는 제21도에서 LED 칩(11)의 제조 공정을 나타낸 공정 흐름도.
본 발명의 목적은, PN접합면을 기판에 수직하게 장착되는 발광표시소자로서, 장착위치의 어긋남에 의해 발광표시소자의 결정측면이 원하지 않는 다른 부분에 접촉하여, 발광휘도의 저하나 점등되지 않는 등의 문제가 발생할 가능성이 없는 발광표시소자와 그의 전기배선기판으로의 접속방법 및 그의 제조방법을 제공하는 것이 표시소자와 그의 전기배선기판으로의 접속방법 및 그의 제조방법을 제공하는 것이다.
본 발명은, 웨이퍼형태의 반도체재료로 제조되고, 전기배선기판에 대해 PN접합면이 수직으로 되도록 장착되는 발광표시소자로서, PN접합면에 수직한 방향으로 그의 양단에 형성되는 단자 전극을 구비하고, 상기 단자 전극이 전기배선 기판상에 간극을 두어 제공되는 접속 전극에 접합되는 발광표시소자로서, 상기 단자 전극들간의 발광표시소자의 측면이 상기 배선기판에 대향하고, 적어도 상기 측면의 전체에 전기절연성 피막이 형성되어 있는 것을 특징으로 하는 발광표시소자를 제공한다.
본 발명에 의하면, 단자 전극이 배선기판상에 장착된 발광표시소자의 PN접합면에 수직방향의 양단에 각각 형성되어, PN접합면이 배선기판에 대해 수직으로 된다. 배선기판상에는, 간격을 두어 접속전극이 제공되고, 단자전극이 각각 전기적으로 접합된다. 발광표시소자의 단자 전극간의 일측면은, 배선기판에 대향하고, 적어도 그의 측면 전체에는, 전기절연성 피막이 형성되기 때문에, 배선기판으로의 장착 정확도가 불량하고, 위치의 시프트량이 크게 되어도, PN접합면의 측단부가 패턴 등의 다른 부분에 접촉할 염려가 없어, 휘도저하나 점등불능의 문제의 발생을 방지할 수 있다.
이상과 같이 본 발명에 의하면, 반도체표시소자의 측면중, 배선기판상에 장착될때에 대향하는 측의 측면에는, 전기절연성 피막이 형성되기 때문에, 장치위치가 어긋나도 결정면이 배선패턴 등에 접촉할 염려가 없어, PN접합면의 단락 등에 기인하는 휘도저하나 점등불능의 문제의 발생을 방지할 수 있다. 기판에 탑재시의탑재위치의 정확도가 별로 좋지 않더라도, 전기적접속을 양호하게 행할 수 있기 때문에, 발광표시소자 칩의 다이본드 장치 등의 장착 정확도를 향상시킬 필요가 없어, 저렴한 장치에 의해 고속으로 칩의 탑재가 가능해진다.
또한, 일단 발광표시소자의 칩을 탑재한 후, 제거하여 다시 새로운 발광표시소자의 칩을 장착하는 리페어(repair) 작업을 행할 필요가 없게 되어, 다수의 발광표시소자를 장착할 필요가 있는 화상표시 유닛 등의 제조를 높은 생산성으로 행할 수 있다.
또한, 본 발명에 있어서, 상기 전기절연성 피막이 자외선 경화형 수지로 형성되는 것이 바람직하다.
본 발명에 의하면, 전기절연성 피막을 자외선 경화형 수지로 형성하기 때문에, 선택적으로 자외선을 조사함으로써 전기절연성 피막을 효율적으로 형성할 수 있다. 자외선 경화형의 수지를 사용하기 때문에, 경화부분과 비경화부분의 선택의 용이하고, 가열한 필요도 없어 절연피막을 용이하게 형성할 수 있다.
본 발명에 있어서, 상기 전기절연성 피막은, 상기 PN 접합면으로 부터의 출사광에 대해 투명하고, 또한 에폭시수지 및 페놀수지를 포함하는 유기재료, 또는 산화규소 및 산화알루미늄을 포함하는 무기재료중에서 선택되는 물질인 것이 바람직하다.
본 발명에 의하면, PN 접합면의 측단부를 피복하는 전기절연성의 피막을 투명하게 함으로써, PN 접합면에서 발생하는 광을 그대로 출사할 수 있다.
본 발명에 의하면, 전기절연성의 피막을 투명하게 함으로써, PN 접합면에서 발생하는 광을, 파장을 변화시키거나 강도를 약하게 하지 않고, 그대로 출사시킬수 있다.
또한, 본 발명에 있어서, 상기 반도체재료는, Ⅲ-V족 화합물반도체, Ⅱ-VI족 화합물반도체 또는 탄화규소중에서 선택되는 물질인 것이 바람직하다.
본 발명에 의하면, 통상적으로 가시발광하는 화합물반도체로 부터 선택되는 반도체재료를 사용하여, 발광효율이 높은 발광표시소자를 얻을수 있다.
본 발명에 의하면, 반도체재료를 통상적으로 가시발광하는 화합물반도체로부터 선택하여 발광표시소자를 형성하기 때문에, 발광효율이 높은 발광표시소자를 얻을수 있다.
또한, 본 발명에 있어서, 상기 단자전극은, 금속박막과, 도전성 브레이징재 또는 도전성 수지접착제의 조합에 의해 형성되는 것이 바람직하다.
본 발명에 의하면, 발광표시소자의 P형 또는 N형의 반도체층 단면의 전극과 금속박막간을 도전성 브레이징재 또는 도전성 수지접착제로 도통시켜, 금속박막으로 외부에 대한 전기적 접속을 행할 수 있다.
본 발명에 의하면, 발광표시소자의 P형 또는 N형의 반도체층 단면의 전극과 외부간을 도전성 브레이징재 또는 도전성 수지접착제와, 금속박막으로 전기적으로 접속할 수 있다.
또한, 본 발명에 있어서, 상기 단자전극은, 금속박막과, 이방도전성 수지접착제의 조합에 의해 형성되는 것이 바람직하다.
본 발명에 의하면, 발광표시소자의 P형 또는 N형의 반도체층 단면의 전극과 금속박막간을 이방도전성 수지접착제로 도통시켜, 금속박막으로 외부에 대한 전기적 접속을 행할 수 있다.
본 발명에 의하면, 발광표시소자의 P형 또는 N형의 반도체층 단면의 전극과 외부간을 이방도전성 수지접착제와 금속박막간에서 전기적으로 접속할 수 있다.
또한, 본 발명에 있어서, 상기 단자전극은, PN접합면에 수직한 방향의 양단에서, 그의 표면이 상기 전기배선 기판의 표면에 대해 수직으로 되도록 형성되는 것이 바람직하다.
본 발명에 의하면, 단자전극의 측단면은 배선기판의 표면과 평행하게 되기 때문에, 단자전극과 배선기판상의 접속전극의 접촉면적을 넓게할 수 있다. 단자전극의 측단면이 접속전극과 평행하지 않으면, 접촉부가 선으로 되어, 접촉면적이 좁게된다. 접촉면적이 넓으면, 도통이 용이하게 되고, 전기저항을 적게할 수 있다.
본 발명에 의하면, 발광표시소자의 단자전극과 배선기판상의 접속전극의 접촉면적을 넓게할 수 있어, 도통이 용이하게 되고, 전기저항을 적게할 수 있다.
또한, 본 발명에 있어서, 상기 단자전극은, 발광표시소자의 각 단의 적어도 일부에 광투광성 공간을 남기도록 형성되는 것이 바람직하다.
본 발명에 의하면, 단자전극은 광투광성을 갖고 있지 않으나, 전체 면에 형성되는 것이 아니고, 적어도 일부에 광투광성 공간을 남기도록 형성된다. 광투광성 공간을 통해, 반도체 결정으로 부터 발광하는 광이 취출되어, 발광강도를 높일 수 있다.
본 발명에 의하면, 단자전극은 적어도 일부에 광투광성 공간을 남기도록 형성되기 때문에, 반도체 결정으로 부터 발광하는 광을 취출할 수 있어, 발광강도를 높일수 있다.
또한, 본 발명에 있어서, 상기 전기배선 기판에 대향하는 측면에, PN접합면의 측단부가 단자전극의 측단면으로 부티 오목하도록 단차가 형성되는 것이 바람직하다.
본 발명에 의하면, 나타낸 배선 기판에 대향하는 발광표시소자의 측면에 단차가 형성되기 때문에, 발광표시소자를 전기배선 기판에 장착시, 전기배선 기판상의 접속전극과 PN접합면의 측단부간에 간격을 둘수 있다. 이에 따라, 장착 정확도가 불량하여도, PN접합면과 접속전극의 단락을 방지할 수 있다.
본 발명에 의하면, 발광표시소자의 측면에 형성되는 단차에 의해, 발광표시소자를 전기배선 기판에 장착하는 정확도가 불량하여도, PN접합면과 접속전극의 단락을 방지할 수 있다.
또한, 본 발명에 있어서, 상기 전기절연성 피막은, 상기 단차가 형성되는 측면에, 그의 표면이 상기 양단의 단자전극의 측단면과 동일한 평면으로 되도록 형성되는 것이 바람직하다.
본 발명에 의하면, 발광표시소자를 전기배선 기판에 장착시, 전기절연성 피막의 표면과 단자전극의 측단면이 동일한 평면으로 되고, 적어도 전기절연성 피막이 단자전극의 측단부보다 외방으로 돌출하지 않기 때문에, 단자전극과 접속전극을 확실히 접촉시켜 도통시킬수 있다.
본 발명에 의하면, 전기절연성 피막의 표면과 단자전극의 측단부가 동일한 평면에 있기 때문에, 단자전극과 접속전극을 확실히 접촉시켜 도통시킬수 있다.
또한, 본 발명은, 웨이퍼형태의 반도체재료로 제조되고, 전기배선기판에 대해, PN접합면이 수직으로 되도록 장착되는 발광표시소자로서, PN접합면에 수직한방향의 양단에 형성되는 단자 전극을 구비하고, 상기 단자 전극이 전기배선 기판상에 간극을 두어 제공되는 접속 전극에 접합되는 발광표시소자에 있어서,
상기 전기배선 기판에 대향하는 발광표시소자의 측면에, PN접합면의 측단부가 단자전극의 측단면으로 부터 오목하도록 단차가 형성되는 것을 특징으로 하는 발광표시 소자이다.
본 발명에 의하면, 전기배선기판에 대향하는 발광표시소자의 측면에는 단차가 형성되기 때문에, 발광표시소자를 전기배선기판에 장착시, 전기배선기판상의 전극과 PN접합면의 측단부간에 간격을 둘수 있다. 이에 따라, 장착 정확도가 불량해도, PN접합면과 접속전극간의 단락을 방지할 수 있다.
본 발명에 의하면, 발광표시소자의 측면에 형성되는 단차에 의해, 발광표시소자를 전기배선기판에 장착하는 정확도가 불량해도, PN접합면과 접속전극간의 단락을 방지할 수 있다.
또한, 본 발명에서, 상기 단차가 형성되는 측면에, 전기절연성 피막의 표면이 상기 양단에 형성된 단자전극의 측단면과 동일한 평면으로 되도록 형성되는 것이 바람직하다.
본 발명에 의하면, 발광표시소자를 전기배선기판에 장착시, 전기절연성 피막의 표면과 단자전극의 측단면이 동일한 평면으로 되고, 적어도 전기절연성 피막이 단자전극의 측단면보다 외방으로 돌출하지 않기 때문에, 단자전극과 접속전극을 확실히 접촉시켜 도통시킬수 있다.
본 발명에 의하면, 전기절연성 피막의 표면과 단자전극의 측단부가 등일 평면에 있기 때문에, 단자전극과 접속전극을 확실히 접촉시켜 도통시킬수 있다.
또한, 본 발명은, 웨이퍼형태의 반도체재료로 제조되고, 전기배선기판에 대해 PN접합면이 수직으로 되도록 장착되는 발광표시소자로서, PN접합면에 수직한 방향의 양단에 형성되는 단자 전극을 구비하고, 상기 단자 전극이 전기배선 기판상에 간극을 두어 제공되는 접속 전극에 접합되며, 상기 단자 전극들간의 발광표시소자의 측면이 상기 배선기판에 대향하고, 적어도 상기 측면의 전체에 전기절연성 피막이 형성되어 있거나 또는, 상기 전기배선 기판에 대향하는 측면에, PN접합면의 측단부가 단자전극의 측단면으로 부터 오목하도록 단차가 형성되는 발광표시소자를 배선기판에 접속하기 위한 방법으로서, 이방도전성 수지접착제를 사용하여 상기 배선기판의 접속전극에 상기 발광표시소자의 단자전극을 접속하는 것을 특징으로 하는 발광표시소자의 전기배선기판에 대한 접속방법이다.
본 발명에 의하면, 전기배선기판의 접속전극상에 이방도전성 수지접착제를 접착시키고, 그 위에 발광표시소자의 단자전극을 접합시킬때, 가열 및 가압을 행한다. 이방도전성 수지접착제는, 발광표시소자의 단자전극의 측단면과 전기배선기판의 접속전극간에서만 도통하고, 다른 부분은 비도통으로 되기 때문에, PN접합면간의 단락을 방지하여 확실한 전기적 접속을 행할 수 있다.
본 발명에 의하면, 이방도전성 수지접착제가, 발광표시소자의 단자전극의 측단면과 전기배선기판의 접속전극간에서만 도통하고, 다른 부분은 비도통으로 되기 때문에, PN접합면간의 단락을 방지하여 확실한 전기적 접속을 행할 수 있다.
또한, 본 발명에서, 상기 발광표시소자의 단자전극을, 상기 전기배선기판의 접속전극에, 상기 단차보다도 최대직경이 작은 입자만을 도전성 성분으로서 포함하는 이방도전성 수지접착제를 사용하여 접속하는 것이 바람직하다.
본 발명에 의하면, 이방도전성 수지의 도전성 성분으로서의 입자가 PN접합면의 측단부 근방에 유지되더라도, 입자의 최대직경이 단차보다 작기 때문에, PN접합면간의 교락(bridgee)이 일어나지 않아, 확실히 단자전극과 접속전극간의 전기적 접속을 행할 수 있다.
본 발명에 따르면, 이방도전성 수지의 도전성 성분으로서의 입자가 PN접합면의 측단부 근방에 유지되더라도, 입자의 최대 직경이 단차보다 작기 때문에, PN접합면간의 교락이 일어나지 않아, 확실히 단자전극과 접속전극간의 전기적 접속을 행할 수 있다.
또한, 본 발명에서, 상기 발광표시소자의 단자전극을, 상기 전기배선기판의 접속전극에, 도전성 브레이징재료 또는 도전성 수지접착제를 사용하여 접속하는 것이 바람직하다.
본 발명에 따르면, 전기배선기판의 접속전극상에, 발광표시소자의 단자전극으로 예컨대 임시로 고정할때, 도전성 브레이징(brazing) 재료 또는 도전성의 수지접착제를 전기적으로 접속한다. 도전성을 갖는 브레이징재료나 수지접착제는, 이방도전성 수지접착제 등에 비해 저렴하여, 발광표시소자를 전기배선기판상에 실장시 요하는 비용을 절감할 수 있다.
본 발명에 의하면, 전기배선기판의 접속전극과 발광표시소자의 단자전극을, 도전성의 브레이징 재료 또는 도전성의 수지접착제를 전기적으로 접속하여, 이방도전성 수지접착제 등을 사용하는 경우보다 비용을 절감할 수 있다.
또한, 본 발명은, 전기배선기판에 대해 PN접합면이 수직으로 되도록 전기 배선 기판상에 장착되는 발광표시소자로서, PN접합면에 수직한 방향의 양단에 형성되는 단자 전극을 구비하고, 상기 단자 전극이 전기배선 기판상에 간극을 두어 제공되는 접속 전극에 접합되는 발광표시소자의 제조방법으로서, 반도체 웨이퍼 내에, 상기 반도체 웨이퍼의 표면에 대해 평행한 PN접합면을 형성하고, 상기 반도체 웨이퍼의 표면중 일방에 상기 발광표시소자의 각각에 대응하는 단자전극을 형성하고, 상기 표면의 타방의 전체에 전극층을 형성하는 웨이퍼 제조 공정;
상기 반도체 웨이퍼의 타방 표면측을 접착시트로 접착하고, 각각의 발광표시 소자간에 반도체 웨이퍼를 절단하여 개별 발광표시소자의 칩으로 분리하고, 접착시트를 연신시켜 발광표시소자 칩간의 간격을 확대하는 소자 분리 공정;
상기 발광표시소자 칩간의 간격에 상기 일방 표면측으로 부터 전기절연용 수지를 도포하고, 그 전기절연용 수지를 경화시키는 절연 공정;
상기 일방 표면측의 단자전극 표면으로 부터, 경화된 전기절연용 수지를 제거하여 단자전극 표면을 노출시키는 절연 제거 공정;
상기 일방 표면측으로 부터 도전성 페이스트를 도포하고, 상기 접착 시트를 박리한 후 상기 타방 표면측에 도전성 페이스를 도포하고, 양 표면에 도포한 도전성 페이스를 열경화시켜 후막전극을 형성하는 전극 형성 공정; 및
상기 각 발광 표시소자 칩간을, 상기 경화된 전기절연용 수지를 상기 칩상에 남기도록 절단하여, 측면 전체에 전기절연용 수지층을 갖는 개별 발광표시소자 칩으로 분리하는 공정을 포함하는 것을 특징으로 하는 발광표시소자의 제조방법이다.
본 발명에 의하면, 웨이퍼 제조공정에서 제조된 반도체 웨이퍼를, 소자분리 공정에서, 접착시트에 부착된 후에 발광표시소자의 칩마다 분리하고, 접착시트를 연신시켜 발광표시칩간의 간격을 확대한 후, 절연공정에서 전기절연용 수지를 도포하여 경화시키기 때문에, 발광표시소자의 칩간에 충분한 간격을 둔 상태로 절연피막을 형성할 수 있다. 칩간의 간격이 충분하기 때문에 두꺼운 절연피막을 형성할 수 있어, 칩분리공정에서 절단시에 발광표시칩의 주위에 절연피막을 남길수 있다.
본 발명에 의하면, 전기절연용 수지를, 반도체 웨이퍼를 발광표시소자의 칩마다 분리하여 칩간의 간격을 확대한 후에 도포하여 경화시키기 때문에, 경화된 전기절연용 수지를 절삭하여 분리한 후에, 발광표시소자의 측면에 경화된 절연용 수지층을 충분히 남길수 있다.
또한, 본 발명에서, 상기 절연 공정에서 도포되는 전기절연용 수지는 자외선 경화형인 것이 바람직하다.
본 발명에 의하면, 절연용수지로서 자외선 경학형 수지를 사용하기 때문에, 경화시키고자 하는 부분만 자외선을 조사하고, 미경화부분을 용이하게 제거할 수 있다.
본 발명에 의하면, 전기절연용수지로서 자외선 경화형 수지를 사용하기 때문에, 자외선의 조사를 선택적으로 행하여 나타낸 전기 절연용 피막으로서 경화시키는 부분을 용이하게 선택할 수 있다.
또한, 본 발명에서, 상기 절연 공정에서는, 상기 전기절연용 수지를 스퀴지(squeegee)를 사용하여 도포하는 것이 바람직하다.
본 발명에 의하면, 전기절연용 수지를 스퀴지를 사용하여 도포하기 때문에, 필요한 두께로 균일한 도포를 행할 수 있다.
본 발명에 의하면, 전기절연용 수지를 도포할때 스퀴지를 사용하기 때문에, 도포하는 두께를 정확히 관리하고, 효율적으로 전기절연용 피막을 형성할 수 있다.
또한, 본 발명에서, 상기 전극 형성 공정에서, 상기 도전성 페이스트를 스퀴지를 사용하여 도포하는 것이 바람직하다.
본 발명에 의하면, 전기절연용 수지를 도전성 페이스트를 스퀴지(squeegee)를 사용하여 도포하기 때문에, 반도체 표시소자에 후막전극으로 되는 도전성 페이스트를 균일하게 도포할 수 있다.
본 발명에 의하면, 도전성 페이스트를 도포할때 스퀴지를 사용하기 때문에, 발광표시소자의 양측에 형성하는 후막 전극의 두께를 용이하게 조정할 수 있다.
본 발명의 기타 또 다른 목적, 특징 및 장점은 첨부 도면을 참고로 한 상세한 설명으로부터 더 분명해 질 것이다.
도1은 기판에 탑재된 본 발명의 실시예에 따른 LED 칩(41)의 외관 및 형상을 나타낸다. 도1a는 PN 접합면(42)이 수직인 수평 상태의 기판에 LED 칩이 탑재된 상태를 나타낸다. 박막 전극(43,44)은 P극 및 N극으로서 LED 칩(41)의 PN 접합면(42)과 수직 방향으로 양측에 각각 형성된다. LED 칩(41)은 PN 접합면(42)이 수직으로 되도록 유닛 기판(45)에 탑재된다. 전기적 접속을 위한 접속 전극에 해당하는 배선 패턴(46,47)은 유닛 기판(45)상에 형성된다.
LED 칩(41)의 측면인 결정면(50)은 전체적으로 형성되는 무색 또는 유색 투명 전기 절연막(52)으로 피복된다. 전기 절연막(52)은 PN 접합면(42)에 더 가까운 면까지 길게 연장되는 방식의 전기 절연 피복물로서 형성된다. 박막 전극(43)은 LED 칩(41)의 단면 보다도 작게 상기 표면 단부에 형성된다. 다른 쪽 단면 상의 박막 전극(44)은 LED 칩(41)의 모든 단면을 피복하도록 형성된다. 후막 전극(53,54)은 단자 전극으로서 각 박막 전극(43,44)의 양 측에 각각 형성된다. 후막 전극(53,54)은, 이를테면 CT 225K(도시바 화학회사 제)와 같은 은(Ag) 페이스트를 열경화시켜 형성된다. 도1B는 LED 칩(41)을 세운 상태의 외관을 나타낸다.
도1a에서 나타낸 바와 같이, 본 실시예에 다른 LED 칩(41)에서는 LED 칩(41)의 측면이 전기 절연막(52)에 의해 전체가 피복되고 결정면(50)은 노출되지 않기 때문에, 유닛 기판(45)에 탑재되는 LED 칩(41)을 탑재할 때의 탑재 위치가 바뀔지라도, 배선 패턴(46,47)과 후막 전극(53,54) 사이의 전기 접속이 도전 페이스트(56,57)에 의해 유지되는 한, LED 칩(41)의 조도 감소와 점등되지 않는 것과 같은 문제가 생기지 않는다.
도2내지5, 6a, 6b, 7a, 7b, 8a, 8b, 8c, 9 및 10은 도1a 및 1b에 나타낸 LED 칩(41)을 제조하기 위한 공정 단계를 나타낸다. 먼저, 도2에 나타낸 바와 같이, 이를테면 250μm 두께의 LED 웨이퍼(60)를 제조한다. LED 웨이퍼 내에, N형 기판상에 N층을 에피택셜(epitaxial)성장시키고, 다시 N층에 P층을 에피택셜 성장시켜 PN 접합면을 형성한다. LED 웨이퍼의 일 면에 박막 전극(43)을 발광 표시 소자 마다 독립적으로 형성하고, 박막 전극(44)은 LED 웨이퍼의 타면 전체에 형성된다. 이들 박막 전극(43,44)은 약 0.2μm의 두께를 갖는 금(Au) 및 은(Ag)과 같은 금속박막으로 형성되어 있다.
이 경우에, LED 웨이퍼(60)의 재료로서 갈륨인(GaP) 및 갈륨비소(GaAs)와 같은 Ⅲ-V족 화합물의 반도체가 사용된다. LED 웨이퍼(60)를 형성하는 반도체 재료는 Ⅲ-V족 화합물 반도체뿐만 아니라 Ⅱ-VI족 화합물 반도체나 탄화규소(SiC)와 같은 반도체 중에서 선택되는 것이 바람직하다. 그 이유는 수많은 이들 화합물 반도체가 발광하고 재료를 변경함으로써 발광 색상을 변경시킬 수 있기 때문이다.
전기 절연막(52)이 에폭시 수지, 페놀 수지 및 아크릴 수지와 같은 유기 재료와 실리콘 산화물(SiO2)과 알루미늄 산화물(Al2O3)과 같은 무기 재료로 이루어지고 또 PN 접합면(42)으로 부터의 발광에 대한 투명 재료로 이루어지는 것이 바람직하다. 이는 빛의 이용 효율이 저하되지 않기 때문이다.
그 다음, 도3에서 나다낸 바와 같이 LED 웨이퍼(60)는 타방의 표면 단부상의 접착 시트(61)에 부착된다. 접착 시트(61)는 염화비닐 막으로 제조되고 그의 접착강도는 약 150g/25㎜이다. 그 다음, 도4에 나타낸 바와 같이, 접착 시트(61)에 부착된 LED 웨이퍼(60)는 LED 칩(41)마다 완전히 다이스 절단된다. 다이싱 장치의 블레이드 두께는 약40μm이고 다이싱 폭은 절단 쉬프트로 인해 50μm로 된다. 다이싱 피치는 300μm이고 다이싱 후 LED 칩(41)의 폭은 250μm이다. 그 다음, 도5에 나타낸 바와 같이 접착 시트(61)는 41내지100μm 사이의 거리를 확장하도록 연장된다.
도6a, 6b 및 6c는 자외선 경화형 UV 수지(62)가 LED 칩(41)들 사이의 거리가 확장된 후 도포된 것을 나타낸다. 도6a에 나타낸 도포 전에 UV 수지(62)가 접착시트(61)상에 임시 탑재되고, 도포기의 스퀴지(63)가 접착 시트(61)의 표면과 평행하게 이동되고, 도6b에 나타낸 바와 같이, UV 수지(62)가 LED 칩(41)의 박막 전극(43)의 표면으로부터 약 10μm를 피복하는 방식으로 도포가 행해진다. UV수지로서는 이를테면 스미토모 긴조꾸 코잔 가부시기가이샤 사제인 UV-80D를 이용한다.
도7a 및 7b는 포토마스크(64)를 사용하여 도포된 UV 수지(62)를 자외선(65)에 의해 선택적으로 경화시킨 상태를 나타낸다. UV 수지(62)는 LED 칩(41)의 각각에서 경화되지 않도록 포토마스크(64)에 의해 차폐되므로 UV 수지(62)는 LED 칩(41)들 사이에서만 경화된다. 자외선(65)이 노출되면, 전기 절연 수지의 UV 수지(62)는 자외선(65)이 조사되는 부분에서 고체로 되고, 자외선(65)이 조사되지 않는 부분에서는 액체 상태를 유지한다.
도7b는 미경화된 UV 수지(62)가 유기 용매, 이를테면 아세톤에 의해 제거되고, 경화된 UV 수지(62)가 전기 절연막(52)으로서 남아있는 상태를 나타낸다. 미경화UV 수지(62)가 아세톤에 의해 세정되어 제거된 부분에서 박막 전극(43)은 다시 노출된다.
도8a, 8b 및 8c는 노출된 박막 전극(43) 상에 Ag 페이스트를 도포하는 공정을 나타낸다. 도8a에 나타낸 바와 같이, Ag 페이스트(66)는 접착 시트(61)에 놓이고, 도포기의 스퀴지(63)는 접착 시트(61)의 표면과 평행하게 이동되고, 도8b에 나타낸 바와같이, Ag 페이스트(66)는 약 50μm의 두께로 도포된다. Ag 페이스트는 접착 시트(61)가 제거되는 타방의 표면 단부에 도8C에서 처럼 도포된다. Ag 페이스트(66)가 도포되는 50μm의 두께는 도포기의 스퀴지(63)의 높이를 조절함으로써 조절될 수 있다. 150℃에서 2시간 동안 가열함으로써 Ag 페이스트(66)을 양측에 도포한 후, 이를테면 후막 전극(53, 54)을 얻을 수 있다.
도9는 각 LED 칩(41)사이의 후막 전극(53, 54)과 전기 절연막(52)이 다이싱 장치에 의해 완전히 다이스 절단된 상태를 나타낸다. 다이싱 장치로 완전히 다이싱 절단 하기 전에 접착 시트(67)를 타방의 표면 단부에 다시 부착한다. LED 칩(41)이 다이싱 장치에 의해 50μm의 다이싱 폭으로 완전히 다이스 절단될 때, LED칩(41)은 두께 25μm의 전기 절연막(52)이 각 LED 칩(41) 상에 형성되는 상태로 완성된다. 상기 다이싱 결과, 칩 크기는 0.30㎜ x 0.30㎜로 된다.
도 10은 도9에서 완성된 LED 칩(41)이 칩을 탑재하기 위한 유닛 기판(45)에 실장한 상태를 나타낸다. 열 경화형 도전 페이스트(56,57)는 배선 패턴(46,47)에 부착되고, LED 칩(41)은 도전 페이스트(56,57)에 탑재된다. 칩을 탑재한 후, LED칩(41)은 도전 수지 접착제인 도전 페이스트(56,57)를 열 경화함으로써 유닛 기판(45)에 고정된다.
실시예에 따라서, UV 수지(62)가 도4에서 처럼 완전히 다이스 절단된 후 도 6a, 6b, 7a 및 7b에 나타낸 바와 같이 LED 칩(41)들 사이의 간격에 도포되기 때문에, LED 칩(41)의 측면 전체가 전기 절언막(52)으로 피복될 수 있다. 도23에 나타낸 종래의 LED 칩의 제조방법에서는, 하프 다이싱이 단계s5에서 나타낸 바와 같이 실시된 후 전기 절연막이 단계s7에서 처럼 형성되기 때문에, 절연막(12)은 LED 칩(11)의 측면 전체에 걸쳐 형성될 수 없다. 왜냐하면, 단계 s5에서 완전한 다이싱이 실시될 때 LED 칩(11)이 분리되기 때문이다. 본 실시예에서는 도3에 나타낸 바와 같이, 접착 시트(61)가 LED 웨이퍼(60)에 미리 부착되기 때문에, LED 웨이퍼(60)의 완전한 다이싱이 도4에서 실시될 수 있다.
또한, 본 실시예에서는 도5에 나타낸 바와 같이, 완전한 다이싱 후, 확대 칩들 사이의 간격을 넓히기 위해 확대를 실시한다. 도9에 나타낸 완전한 다이싱에서, 인접 LED 칩(41)들 사이에 요구되는 폭이 100μm일지라도, 도4의 다이싱에서 간격은 50μm이다. 도5의 확대를 실시함으로써, LED 칩(41)들 사이의 간격은 50μm 내지 100μm의 범위로 확대된다. 다시 말해서, 본 실시예에 따른 제조 공정에서는 도4와 도6a를 비교해 보면 알 수 있는 바와 같이 이러한 확대 공정이 실시될 수 있기 때문에, 다이싱 폭이 좁혀질 수 있어 LED 웨이퍼(60)는 효과적으로 사용될 수 있다. LED 칩(41)의 장착 방향이 구별될 수 있을 때에는, 전기 절연막(52)은 유닛기판(45)과 접촉하는 측면에만 형성될 수 있거나; 또는 전기 절연막(52)의 모든 표면에 형성한 후 상기 유닛과의 접촉 부분보다 타 부분에 대해 제거될 수 있다.
도11a, 11b, 11c 및 11d는 도6a 및 6b에 나타낸 전기 절연 수지의 도포 공정을 더욱 상세히 나타낸 것이다. 도11a에 나타낸 바와 같이, 도6a에 나타낸 상태의 워크(70)가 도포기의 베이스(71)에 고정된다. 그 다음, 도11b에 나타낸 바와 같이, 워크(70)의 표면 보다 약간 더 작은 개구부를 갖는 마스크(72)는 워크(70)상에 고정되고 UV 수지(62)는 마스크(72)상에 장착된다. 스퀴지(63)의 블레이드 단부 높이는 베이스(71)의 표면으로 부터 높이 X가 되도록 조절되고, 스퀴지(63)은 도 11C에 나타낸 바와 같이 베이스(71)의 표면과 평행하게 이동된다. 따라서, UV 수지(62)는 일정한 두께로 워크(70)상에 도포될 수 있다. 도11d에 나타낸 바와 같이, 마스크(72)가 워크(70)의 표면으로 부터 제거되면, UV 수지(62)는 베이스(71)의 표면으로부터 높이 X에서 워크(70)의 표면에 도포될 수 있다. 도8a, 8b 및 8c에 나타낸 바와 같은 Ag 페이스트(66)의 도포는 동일한 방법으로 실시될 수 있다.
도12는 본 발명의 또 다른 실시예에 따라 LED 칩(81)으로서 솔더 등과 같은 도전 브레이징 재료(84,85)를 사용함으로써 PN 접합면(42)과 수직 방향으로 양 측에 단자 전극(82,83)에 대해 배선 패턴(46,47)의 전기 접속이 이루어진 상태를 나타낸다. 솔더로 접속하는 경우에도 전기 절연막(52)이 형성되는 한, 전기 단락과 같은 문제를 방지할 수 있다. 도전성 브레이징 재료(84,85)와 도1a 및 도1b에 나타낸 도전 페이스트(56,57)와 같은 도전성 수지 접착제는 후술하는 이방 도전성 수지 접착제 보다 싸기 때문에 LED 칩(41,81)은 저렴한 비용으로 유닛 기판(45)에 기계적으로 장착 및 전기적으로 접속될 수 있다.
도13은 본 발명의 또 다른 실시예로서 LED 칩(91)의 단자 전극(92,93)이 LED칩(91)자체의 단면보다 더 크도록 형성되어 유닛 기판(45)의 표면과 PN 접합면(42)간의 거리D를 갖는 공간을 형성하는 단차가 유닛 기판(45)상에 장착될 때에 제공되는 상태를 나타낸다. 유닛 기판(45)상에 장착되는 상태에서, PN 접합면(42)의 하단부가 단자 전극(92,93)의 타 단부보다 더 높은 위치에 배치된다. 이러한 공간이 PN 접합면(42)의 측단부와 유닛 기판(45)사이에, 즉 결정면(50)과 유닛 기판(45)사이에 존재할 때, PN 접합면(42)은 유닛 기판(45)상의 배선 패턴과 접촉되지않아 단락을 일으키므로 양호한 전기 절연 상태가 유지될 수 있다.
도14는 도13에 나타낸 LED 칩(91)이 이방 도전성 수지 접착제(94,95)에 의해 배선 패턴(46,47)과 전기적으로 접속된 상태를 나타낸다. 미경화 이방 도전성 수지 접착제(94,95)는 유닛 기판(45)의 배선 패턴(46,47)에 도포되고, LED 칩(91)이 장착된 후 미경화 이방 도전성 수지 접착제(94,95)는 가압 및 가열된다. 가압 압력은 이를테면 2∼20 kgf/㎝2이다. 이방도전성 수지 접착제(94,95)로서는, 이를테면 "MORFIT TG-9000R"(HIGHSOL COMPANY제)나 이와 동등한 제품을 사용할 수 있다.
이방 도전성 수지 접착제(94,95)에는 액상의 투광성 에폭시 수지에 수 내지 수 10 중량%의 도전성 조립자(coarse particles)가 배합되어 있다. 도전성 조립자의 직경은 약 10μm이하이다.
도15는 도14에서 가압을 하는 효과로서 단자 전극(92)과 배선 패턴(46)사이의 간격 근처에서 이방 도전성 수지 접착제(94)의 내부를 나타낸다. 도전성 성분으로서 이방 도전성 수지 접착제(94)에 포함된 금속과 같은 도전 재료의 입자는 가압되지 않을 때 분산된 상태로 존재한다. 수지 자체가 전기 절연성이기 때문에, 수지는 입자(97)가 분산될 때 도전 특성을 갖지 않는다. 가압된 부분은 입자(96)자신이 도전 특성을 가지려 하고 입자(96)와 단자 전극(92)의 측단면이나 배선 패턴(46)은 서로 접촉된다. 압력이 단자 전극(92)의 측단면과 배선 패턴(46)의 표면사이의 부분에만 적용되기 때문에, 타 부분에서의 이방 도전성 수지 접착제(94)는 전기 절연 특성을 유지한다. 마찬가지로 타 단자 전극(93) 및 배선 패턴(47) 단부에 압력이 적용된다. 수지가 가열 경화될 때, LED 칩(91)은 유닛 기판(45)에 고정되어 견고한 장착이 이루어질 수 있다.
이 경우에, 입자(96)의 직경d는 LED 칩(91)의 결정면(50)과 유닛 기판(45)의 표면 사이의 거리D보다 더 작도록 고정되는 것이 바람직하다. 이와 같이 함으로써, 입자(96)가 PN 접합면(42)근처 부분에 들어갈 때에도 PN 접합면(42)을 전기적으로 연결시킬 위험이 없으므로 PN 접합면(42)의 전기 절연 특성이 잘 유지될 수 있다. 또한, 도12 내지 15에 나타낸 실시예에서 단자 전극(82,83;92,93)은 도1a 및 1b에 나타낸 후막 전극(53,54)이거나 도2에 나타낸 박막 전극(43,44)일 때, 동일한 방식으로 접속이 이루어질 수 있다.
도16은 븐 발명의 또 다른 실시예에 따른 LED 칩(97)이다. LED 칩(97)은 도 13 내지 15의 실시예에 따라 LED 칩(91)의 결정면(50)의 표면을 피복함으로써 형성된다. 따라서, PN 접합면(42)의 전기절연 특성은 더 확고히 유지될 수 있다. 전기 절연막(52)의 표면이 단자 전극(92,93)의 측단면과 동일한 표면이 되도록 형성되기 때문에, 전기 절연막(52)을 형성하는 적어도 전기 절연 피복물이 단자 전극(92,93)의 측단면에 돌출하지 않으므로, 배선 패턴(46,47)과 단자 전극(92,93)은 LED 칩(97)이 유닛 기판(45)에 장착될 때 서로 직접 접촉된다.
도17은 본 발명의 또 다른 실시예에 따른 LED 칩(101)으로서 단자 전극(102,103)이 금속 박막(104,105)과 도전성 브레이징 재료 또는 도전성 수지 접착제(106,107)로 형성된 상태를 나타낸다. 웨이퍼 상태로 형성된 금속 박막 전극(43,44)과 금속 박막(104,105) 간의 접속은 이방 도전성 수지 접착제가 사용되는 경우 보다 더 싼 비용으로 도전성 브레이징 재료나 도전성 수지 접착제(106,107)에 의해 가능해진다.
도18은 본 발명의 또 다른 실시예에 따라 단자 전극(112,113)이 금속 박막(104,105) 및 이방 이방 도전성 수지 접착제(116,117)에 의해 형성되어 있는 상태를 나타낸다. 웨이퍼 상으로 형성된 금속 박막 전극(43,44)과 금속 박막(104,105)간의 접속은 이방 이방 도전성 수지 접착제(116,117)를 사용함으로써 확고히 이루어질 수 있다.
도19는 본 발명의 또 다른 실시예에 따른 LED 칩(121)으로서 적어도 하나의 단자 전극(122)이 광투과성 공간(123)을 잔류하여 형성하고 있는 상태를 나타낸다.
본 실시예에서는 PN 접합면과 평행한 결정의 전체 면에 단자 전극(122)이 형성되지 않고 부분적으로 형성된다. 단자 전극(122)이 형성되어 있지 않은 부분은 광투과성 공간(123)으로 되고, 반도체 결정이 노출된다. LED 칩(121)으로 부터의 출력 광도는 광투과성 공간(123)으로 부터 나오는 빛을 이용함으로서 증가된다. 광투과성 공간(123)의 형상은 이를테먼 일본 특허 공개 소54-22186(1979)의 선행기술과 마찬가지로 여러 가지의 것을 사용할 수 있다.
또한, 각 실시예에서 후막 전극(53,54)과 단자전극(82,83; 92,93; 102,103; 112,113; 122)의 표면은 전기 배선기판의 표면에 대해 수직 방향으로 되도록 설치하는 것이 바람직하다. 왜냐하면, 후막 전극(53,54)과 단자전극(82,83; 92,93; 102,103; 112,113; 122) 등의 측단면은 표면과 수직으로 다이싱되어 형성되므로, 배선 패턴(46,47) 등의 배선 패턴과 평행으로 되기 때문이다. 만일, 측단면과 패턴이 비평행이라면, 면접촉을 할 수 없고 선접촉으로 되어 접촉면적이 작아진다. 접촉면적이 클수록 도통이 더 쉽게되고, 전기저항을 작게할 수 있다.
본 발명은 그 정신 또는 주요한 특징을 벗어나지 않고, 그 밖의 여러 형태로 실시할 수 있다. 따라서, 상술한 실시예는 어떠한 점에서는 간단한 예시에 지나지 않고 본 발명의 범위는 특허청구의 범위에 나타낸 것이고, 명세서 본문에는 어떠한 구속도 없다.
더욱이, 특허청구범위의 균등 범위에 속하는 변형과 변경은 모든 본 발명의 범위내에 있는 것이다.
이상과 같이 본 발명에 의하면, 반도체표시소자의 측면중, 배선기판상에 장착될때에 대향하는 측의 측면에는, 전기절연성 피막이 형성되기 때문에, 장치위치가 어긋나도 결정면이 배선패턴 등에 접촉할 염려가 없어, PN접합면의 단락 등에 기인하는 휘도저하나 점등불능의 문제의 발생을 방지할 수 있다. 기판에 탑재시의탑재위치의 정확도가 별로 좋지 않더라도, 전기적접속을 양호하게 행할 수 있기 때문에, 발광표시소자 칩의 다이본드 장치 등의 장착 정확도를 향상시킬 필요가 없어, 저렴한 장치에 의해 고속으로 칩의 탑재가 가능해진다.

Claims (17)

  1. 반도체재료를 포함하고, PN 접합면이 배선기판에 수직이 되도록 배선기판에 장착되며, 상기 PN 접합면에 평행한 양단의 각각에 형성된 단자전극을 더 포함하고, 상기 단자전극은 상기 배선기판에 제공된 접속전극에 접속되는 발광표시소자로서,
    상기 발광표시소자의 측면이 상기 배선기판에 대향하고, 전기 절연용 피막이 상기 발광표시소자의 상기 측면부의 전부가 아닌 일부를 피복하도록 형성되고, 피복된 측면부의 일부가 상기 단자전극사이의 상기 측면부의 전부분을 포함하고,
    상기 전기 절연용 피막이 자외선 경화성 수지로 형성되는 발광표시소자.
  2. 제 1항에 있어서, 상기 반도체재료는 Ⅲ-V족 화합물반도체, Ⅱ-VI족 화합물반도체 또는 탄화규소중에서 선택되는 물질인 발광표시소자.
  3. 제 2항에 있어서, 상기 단자전극은 금속박막과 도전성 브레이징(brazing)재 또는 도전성 수지접착제의 조합에 의해 형성되는 발광표시소자.
  4. 제 2항에 있어서, 상기 단자전극은 금속박막과 이방성의 도전성 수지접착제의 조합에 의해 형성되는 발광표시소자.
  5. 제 2항에 있어서, 상기 단자전극은 상기 발광표시소자의 각 단의 적어도 일부에 광투광성 공간을 남기도록 형성되는 발광표시소자.
  6. 제 2항에 있어서, 상기 PN 접합면의 측단부가 단자전극의 측단면으로부터 오목(recess)하도록 단차가 상기 배선기판에 대향하는 측면에 형성되는 발광표시소자.
  7. 제 6항에 있어서, 상기 전기 절연성 피막은, 상기 전기 절연성 피막의 표면이 상기 양단에 형성된 단자전극의 측단면과 동일한 평면에 배치되도록 상기 전기 절연성 피막은 상기 단차가 형성되는 상기 측면에 형성되는 발광표시소자.
  8. 반도체재료를 포함하고, PN 접합면이 배선기판에 수직이 되도록 배선기판에 장착되며, 상기 PN 접합면에 평행한 양단의 각각에 형성된 단자전극을 더 포함하고, 상기 단자전극은 상기 배선기판에 제공된 접속전극에 접속되는 발광표시소자로서,
    상기 발광 표시소자의 측면이 상기 배선기판에 대향하고, 전기 절연용 피막이 상기 발광표시소자의 상기 측면부의 전부가 아닌 일부를 피복하도록 형성되고, 피복된 상기 측면부의 상기 일부가 상기 단자전극사이의 상기 측면부의 전부분을 포함하고,
    상기 전기 절연용 피막이 상기 PN 접합부로부터 출사광에 대해 투명하며 에폭시 수지와 페놀 수지를 포함하는 유기재료중에서 선택된 물질로 구성되는 발광표시소자.
  9. 제 8항에 있어서, 상기 PN 접합면에 평행인 상기 단자전극의 표면이 상기 배선기판의 표면에 대해 수직으로 되도록 상기 단자전극이 형성되는 발광표시소자.
  10. PN 접합을 갖는 반도체 소자, 상기 PN 접합에 평행하게 상기 반도체 소자의 양면에 형성된 전극, 및 상기 반도체 소자의 측면을 피복하고 상기 전극의 각각의 측면의 적어도 일부를 미피복된 상태로 남겨두도록 상기 표시소자의 측면의 적어도 하나에 형성된 절연막을 포함하는 표시소자; 및
    그의 표면에 형성된 배선층을 갖는 절연기판을 포함하는 발광 표시 소자로서,
    상기 반도체 소자의 상기 PN 접합이 상기 절연 기판의 표면에 수직이고 상기 전극의 미피복 부분이 상기 배선 레벨의 각 부분을 향하도록 상기 표시소자가 상기 절연 기판의 표면에 배열되고,
    상기 절연막이 자외선 경화성 수지를 포함하는 발광표시소자.
  11. PN 접합을 갖는 반도체 소자, 상기 PN 접합에 평행하게 상기 반도체 소자의 앙면에 형성된 전극, 및 상기 반도체 소자의 측면을 피복하며 상기 전극의 각각의 측면의 적어도 일부를 미피복 상태로 남겨두도록 표시소자의 상기 측면의 적어도 하나에 형성된 절연막을 포함하는 표시소자; 및
    절연기판의 표면에 형성된 배선층을 갖는 절연기판을 포함하는 발광 표시 소자로서,
    상기 반도체 소자의 상기 PN 접합이 상기 절연 기판의 표면에 수직이고 상기 전극의 미피복 부분이 상기 배선 레벨의 각 부분을 향하도록 상기 표시소자가 상기 절연 기판의 표면에 배열되고,
    상기 절연막이 유기재료인 발광표시소자.
  12. 제 11항에 있어서, 상기 전극 각각은 박막 전극막과 후막 전극막을 포함하는 발광표시소자.
  13. 제 11항에 있어서, 상기 반도체재료는 Ⅲ-V족 화합물, Ⅱ-VI족 화합물 또는 탄화규소를 포함하는 발광표시소자.
  14. 제 11항에 있어서, 도전성 접착제는 상기 전극의 상기 미피복 부분을 상기 배선층에 연결하는 발광표시소자.
  15. 제 11항에 있어서, 상기 전극이 도전성 브레이징재를 통해 상기 배선층에 전기적으로 접속되어 있는 발광표시소자.
  16. 제 11항에 있어서, 상기 절연막이 상기 표시소자의 양측면에 형성되는 발광표시소자.
  17. 제 11항에 있어서, 상기 전극의 적어도 하나는 그 안에 형성된 광투광성 개구를 가지는 발광표시소자.
KR1019970082674A 1996-12-27 1997-12-27 발광표시소자 KR100296202B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8-351374 1996-12-27
JP35137496 1996-12-27
JP9-292958 1997-10-24
JP29295897A JP3337405B2 (ja) 1996-12-27 1997-10-24 発光表示素子およびその電気配線基板への接続方法ならびに製造方法

Publications (2)

Publication Number Publication Date
KR19980064844A KR19980064844A (ko) 1998-10-07
KR100296202B1 true KR100296202B1 (ko) 2001-10-25

Family

ID=26559192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082674A KR100296202B1 (ko) 1996-12-27 1997-12-27 발광표시소자

Country Status (6)

Country Link
US (1) US6018167A (ko)
JP (1) JP3337405B2 (ko)
KR (1) KR100296202B1 (ko)
CN (1) CN1155113C (ko)
DE (1) DE19757850A1 (ko)
TW (1) TW377520B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027241A (ko) * 2009-04-17 2012-03-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고강도의 투명 ｏｌｅｄ 디바이스
US10818647B2 (en) 2016-07-11 2020-10-27 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3343071B2 (ja) * 1998-03-03 2002-11-11 富士写真フイルム株式会社 撮像素子の実装方法
US6392778B1 (en) 1999-03-17 2002-05-21 Koninklijke Philips Electronics N.V. Opto-electronic element
CN1189951C (zh) * 2000-04-24 2005-02-16 罗姆股份有限公司 侧发射型半导体光发射器件及其制造方法
US6952025B2 (en) 2000-06-08 2005-10-04 Showa Denko K.K. Semiconductor light-emitting device
JP2002093202A (ja) * 2000-09-13 2002-03-29 Ryoden Trading Co Ltd 面発光バックライト装置の製造方法及び面発光バックライト装置
JP3930710B2 (ja) * 2000-09-13 2007-06-13 シチズン電子株式会社 チップ型発光ダイオード及びその製造方法
US6630203B2 (en) 2001-06-15 2003-10-07 Nanopierce Technologies, Inc. Electroless process for the preparation of particle enhanced electric contact surfaces
EP1328373A2 (en) * 2000-10-24 2003-07-23 Nanopierce Technologies Inc. Method and materials for printing particle-enhanced electrical contacts
US20020079505A1 (en) * 2000-12-21 2002-06-27 Stefan Becker Semiconductor light unit and method for production of the same
WO2002067017A2 (en) * 2001-01-22 2002-08-29 Nanopierce Technologies, Inc. Optical device module and method of fabrication
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
DE10228446A1 (de) * 2002-06-26 2004-01-15 Hella Kg Hueck & Co. Anordnung mit elektrischen Bauteilen
TW200509329A (en) * 2003-08-26 2005-03-01 Yung-Shu Yang LED package material and process
DE10339982B4 (de) * 2003-08-29 2009-10-08 Osram Opto Semiconductors Gmbh Verfahren zum Aufbringen einer Antireflexschicht auf eine Mehrzahl von strahlungsemittierenden Halbleiterchips
DE102004052688B4 (de) * 2004-10-29 2007-06-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip sowie optoelektronisches Bauteil mit solch einem Lumineszenzdiodenchip
CN100452452C (zh) * 2005-05-17 2009-01-14 财团法人工业技术研究院 备有发光二极管的翻转侧置结构的发光装置
DE102005041064B4 (de) * 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN101361411A (zh) * 2006-01-20 2009-02-04 富士通株式会社 芯片部件的安装构造、安装方法以及电子装置
US7847306B2 (en) * 2006-10-23 2010-12-07 Hong Kong Applied Science and Technology Research Insitute Company, Ltd. Light emitting diode device, method of fabrication and use thereof
KR100845089B1 (ko) * 2007-02-08 2008-07-09 충북대학교 산학협력단 발광다이오드의 인캡슐레이션 방법
DE102007009351A1 (de) * 2007-02-23 2008-08-28 Noctron Holding S.A. Leuchtmittel
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007035896A1 (de) * 2007-07-31 2009-02-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und optoelektronisches Bauelement
CN101499504B (zh) * 2008-01-28 2012-10-10 晶元光电股份有限公司 发光元件的封装结构
DE102008025318A1 (de) * 2008-05-27 2009-12-10 Setrinx S.A.R.L. Leuchtchip und Leuchtvorrichtung mit einem solchen
DE102008031930B4 (de) * 2008-07-08 2014-09-25 Rüdiger Lanz Beleuchtungsvorrichtung mit Mikro-Linsenarray
JP5262533B2 (ja) * 2008-09-30 2013-08-14 豊田合成株式会社 半導体装置の製造方法
CN101969093A (zh) * 2010-08-16 2011-02-09 中微光电子(潍坊)有限公司 一种led器件
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5537446B2 (ja) * 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
CN102299120A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299119A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299122A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299118A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299121A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
JP5928468B2 (ja) * 2011-08-08 2016-06-01 旭硝子株式会社 ガラスセラミックス体、発光素子搭載用基板、および発光装置
DE102013202910A1 (de) 2013-02-22 2014-09-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
CN104409583A (zh) * 2014-12-25 2015-03-11 湘能华磊光电股份有限公司 一种半导体芯片的制造方法
CN105140374A (zh) * 2015-08-13 2015-12-09 山东浪潮华光光电子股份有限公司 一种免打线led封装结构及其制备方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016114277B4 (de) 2016-08-02 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Lichtemittierendes Bauteil
DE102016122810A1 (de) * 2016-11-25 2018-05-30 Osram Opto Semiconductors Gmbh Bauteil mit einem lichtemittierenden halbleiterchip
EP3396725B1 (en) * 2017-04-25 2021-01-13 Nichia Corporation Light emitting device and method of manufacturing same
CN107895756A (zh) * 2017-10-17 2018-04-10 丽智电子(昆山)有限公司 一种发光二极管器件
KR102540894B1 (ko) * 2018-07-05 2023-06-09 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749284A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of light-emitting display device
JPH077185A (ja) * 1993-06-15 1995-01-10 Stanley Electric Co Ltd Ｌｅｄ発光ユニット

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310862Y2 (ko) * 1972-12-28 1978-03-23
JPS52137279A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Semiconductor device for optical coupling
US4143385A (en) * 1976-09-30 1979-03-06 Hitachi, Ltd. Photocoupler
JPS5422186A (en) * 1977-07-20 1979-02-19 Matsushita Electric Ind Co Ltd Light emitting diode device
JPS5644591A (en) * 1979-09-20 1981-04-23 Shinobu Akima Pipe body for heat exchanger
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
US5265792A (en) * 1992-08-20 1993-11-30 Hewlett-Packard Company Light source and technique for mounting light emitting diodes
JP3022049B2 (ja) * 1993-05-14 2000-03-15 シャープ株式会社 チップ部品型の発光ダイオードの実装方法
US5440575A (en) * 1994-04-06 1995-08-08 At&T Corp. Article comprising a semiconductor laser with stble facet coating
JP3299839B2 (ja) * 1994-04-08 2002-07-08 シャープ株式会社 半導体発光素子の製造方法
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP3195720B2 (ja) * 1994-12-20 2001-08-06 シャープ株式会社 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
US5861636A (en) * 1995-04-11 1999-01-19 Nec Corporation Surface emitting visible light emiting diode having ring-shaped electrode
JP3129944B2 (ja) * 1995-08-10 2001-01-31 シャープ株式会社 半導体発光素子およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749284A (en) * 1980-09-09 1982-03-23 Matsushita Electric Ind Co Ltd Manufacture of light-emitting display device
JPH077185A (ja) * 1993-06-15 1995-01-10 Stanley Electric Co Ltd Ｌｅｄ発光ユニット

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120027241A (ko) * 2009-04-17 2012-03-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고강도의 투명 ｏｌｅｄ 디바이스
KR101636703B1 (ko) * 2009-04-17 2016-07-07 코닌클리케 필립스 엔.브이. 고강도의 투명 ｏｌｅｄ 디바이스
US10818647B2 (en) 2016-07-11 2020-10-27 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure
US11462526B2 (en) 2016-07-11 2022-10-04 Samsung Display Co., Ltd. Pixel structure with improved alignment, and display apparatus including the pixel structure

Also Published As

Publication number Publication date
JPH10242533A (ja) 1998-09-11
CN1155113C (zh) 2004-06-23
TW377520B (en) 1999-12-21
JP3337405B2 (ja) 2002-10-21
US6018167A (en) 2000-01-25
CN1189702A (zh) 1998-08-05
KR19980064844A (ko) 1998-10-07
DE19757850A1 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR100296202B1 (ko) 발광표시소자
US7683539B2 (en) Light emitting device package and method for manufacturing the same
US7317211B2 (en) Light-emitting device, light-emitting apparatus, image display apparatus, method of manufacturing light-emitting device, and method of manufacturing image display apparatus
US6995029B2 (en) Fabricating surface mountable semiconductor components with leadframe strips
US8581291B2 (en) Semiconductor device and method for manufacturing the same
US8610161B2 (en) Light emitting diode optical emitter with transparent electrical connectors
CN112713142A (zh) 发光显示单元及显示装置
US9972753B2 (en) Wavelength converting light-emitting devices and methods of making the same
KR101681343B1 (ko) 램프 제조 방법
CN101027785A (zh) 包括包含透明硅氧烷和磷光体的可图案化的膜的半导体发光器件及其制造方法
JP2000183405A (ja) 発光装置及びその製造方法
US9490184B2 (en) Light emitting device and manufacturing method thereof
KR20110000730A (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
KR101135740B1 (ko) 발광 광원 및 그 제조 방법
KR101360324B1 (ko) 반도체 소자 구조물을 제조하는 방법
US10608146B2 (en) Production of radiation-emitting components
US10217731B2 (en) Method of producing optoelectronic modules and an assembly having a module
JP2011091204A (ja) Ｌｅｄ光源装置の製造方法
JPS5965490A (ja) 半導体発光素子アレイの製造方法
JPH11307816A (ja) チップ型半導体のパッケージ構造および製造方法
JP2004039938A (ja) チップ状電子部品、その実装構造、その中間基板、及びこれらの製造方法、並びにチップ状電子部品の検査方法
JP3308857B2 (ja) Ｌｅｄチップの製造方法
JP2001284660A (ja) 表示装置及びその製造方法
JP2024049863A (ja) 発光装置用基板及び発光装置並びにそれらの製造方法
KR20140026164A (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee