JP3129944B2 - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JP3129944B2 JP3129944B2 JP20419795A JP20419795A JP3129944B2 JP 3129944 B2 JP3129944 B2 JP 3129944B2 JP 20419795 A JP20419795 A JP 20419795A JP 20419795 A JP20419795 A JP 20419795A JP 3129944 B2 JP3129944 B2 JP 3129944B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- emitting device
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置の発光単
位として採択し得る超小型の半導体発光素子及びその製
造方法に関する。
位として採択し得る超小型の半導体発光素子及びその製
造方法に関する。
【０００２】
【従来の技術】従来の半導体発光素子について図１０及
び図１１を参照して説明する。図１０は従来例による半
導体発光素子の斜視図、図１１（ａ）及び（ｂ）はこの
半導体発光素子の基板搭載状態を説明するための断面図
である。
び図１１を参照して説明する。図１０は従来例による半
導体発光素子の斜視図、図１１（ａ）及び（ｂ）はこの
半導体発光素子の基板搭載状態を説明するための断面図
である。
【０００３】図１０に示す半導体発光素子１００は、Ｇ
ａＰやＧａＡｓ等からなるＮ型の半導体層１０１上に、
同じくＧａＰやＧａＡｓ等からなるＰ型の半導体層１０
２が積層形成され、ＰＮ接合面１０３に平行な両端面の
全面にＡｇやＡｕ等よりなる金属薄膜が順次積層されＮ
電極層１０４とＰ電極層１０５が形成されている。
ａＰやＧａＡｓ等からなるＮ型の半導体層１０１上に、
同じくＧａＰやＧａＡｓ等からなるＰ型の半導体層１０
２が積層形成され、ＰＮ接合面１０３に平行な両端面の
全面にＡｇやＡｕ等よりなる金属薄膜が順次積層されＮ
電極層１０４とＰ電極層１０５が形成されている。
【０００４】ところで、図１０のような半導体発光素子
１００を基板等に実装する場合には下記のような問題点
があった。まず、基板への実装について説明すると、図
１１に示すように、半導体発光素子１００の位置ずれを
防ぐ目的で、予め絶縁基板１０６（またはリードフレー
ム等）の電極部分１０７、１０８の間に絶縁性接着剤１
０９を塗布する。次に、電極部分１０７、１０８上に、
例えばインジウム等の金属系からなる導電性のろう材ま
たはＡｇ−エポキシ樹脂の導電性樹脂接着剤１１０を予
め塗布し、半導体発光素子１００のＮ・Ｐ両電極層１０
４、１０５を各々絶縁基板またリードフレーム等の電極
部分１０７、１０８上に設置後、硬化形成する。
１００を基板等に実装する場合には下記のような問題点
があった。まず、基板への実装について説明すると、図
１１に示すように、半導体発光素子１００の位置ずれを
防ぐ目的で、予め絶縁基板１０６（またはリードフレー
ム等）の電極部分１０７、１０８の間に絶縁性接着剤１
０９を塗布する。次に、電極部分１０７、１０８上に、
例えばインジウム等の金属系からなる導電性のろう材ま
たはＡｇ−エポキシ樹脂の導電性樹脂接着剤１１０を予
め塗布し、半導体発光素子１００のＮ・Ｐ両電極層１０
４、１０５を各々絶縁基板またリードフレーム等の電極
部分１０７、１０８上に設置後、硬化形成する。
【０００５】なお、図１１（ａ）は、絶縁基板又はリー
ドフレーム等の電極部分の間隔Ｌを半導体発光素子のＰ
・Ｎ両電極層の間隔よりも狭くとった場合の実装状態、
図１１（ｂ）は間隔Ｌを半導体発光素子のＰ・Ｎ両電極
層の間隔よりも広くとった場合の実装状態を示してい
る。
ドフレーム等の電極部分の間隔Ｌを半導体発光素子のＰ
・Ｎ両電極層の間隔よりも狭くとった場合の実装状態、
図１１（ｂ）は間隔Ｌを半導体発光素子のＰ・Ｎ両電極
層の間隔よりも広くとった場合の実装状態を示してい
る。
【０００６】ところで、上記半導体発光素子の基板搭載
の際には、図１１に示すように、ＰＮ接合面が露出する
端面には、外部との物理的接触により外傷や欠損等が発
生し易く信頼性が低い等の問題点があった。
の際には、図１１に示すように、ＰＮ接合面が露出する
端面には、外部との物理的接触により外傷や欠損等が発
生し易く信頼性が低い等の問題点があった。
【０００７】上記問題を解消する構造が、特願平６−７
０６６４号（平成６年４月８日出願）に提案されてい
る。図１２及び図１３はこの構造を示す図で、図１２は
斜視図、図１３（ａ）乃至（ｃ）はそれぞれ、図１２の
Ｃ−Ｃ’断面図、上面図及び下面図である。この構造
は、図１２及び図１３に示すように、ＰＮ接合面及びそ
の近傍が、周囲の端面よりも凹状に低く形成され樹脂１
１１が充填されたもので、これによって上記問題を回避
するものである。
０６６４号（平成６年４月８日出願）に提案されてい
る。図１２及び図１３はこの構造を示す図で、図１２は
斜視図、図１３（ａ）乃至（ｃ）はそれぞれ、図１２の
Ｃ−Ｃ’断面図、上面図及び下面図である。この構造
は、図１２及び図１３に示すように、ＰＮ接合面及びそ
の近傍が、周囲の端面よりも凹状に低く形成され樹脂１
１１が充填されたもので、これによって上記問題を回避
するものである。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
特願平６−７０６６４号の構造において、下記のような
問題が発生することが確認された。即ち、雰囲気温度の
大きな変化の繰り返しによって、図１４（ａ）のＸ部及
び図１４（ｂ）のＹ部に示すように、半導体発光素子に
破損が生じる可能性がある。具体的には、０℃（３０
分）と８０℃（３０分）で１サイクルの雰囲気温度を１
０サイクル以上繰り返す環境試験においてこの破損が確
認された。図１４（ａ）は半導体内部にクラックが発生
する場合であり、図１４（ｂ）は電極層が剥離する場合
である。
特願平６−７０６６４号の構造において、下記のような
問題が発生することが確認された。即ち、雰囲気温度の
大きな変化の繰り返しによって、図１４（ａ）のＸ部及
び図１４（ｂ）のＹ部に示すように、半導体発光素子に
破損が生じる可能性がある。具体的には、０℃（３０
分）と８０℃（３０分）で１サイクルの雰囲気温度を１
０サイクル以上繰り返す環境試験においてこの破損が確
認された。図１４（ａ）は半導体内部にクラックが発生
する場合であり、図１４（ｂ）は電極層が剥離する場合
である。
【０００９】そこで、本発明の目的は、上記のような大
きな温度変化の繰り返しに対しても、破損等の生じない
高信頼性の半導体発光素子を提供することにある。
きな温度変化の繰り返しに対しても、破損等の生じない
高信頼性の半導体発光素子を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の半導体発光素子は、第１導電型の
半導体層と第２導電型の半導体層とが積層形成されると
ともに、前記両半導体層の各端面に電極層が各々形成さ
れ、前記両電極層が外部基板に対して垂直方向となるよ
う基板に接続固定される半導体発光素子において、前記
電極層と半導体層間に軟粘性の絶縁性樹脂を介した絶縁
部と接触部とを設け、温度変化に起因する熱応力によっ
て生じる前記半導体層のクラックや前記電極層の半導体
層からの剥離を防止するように、前記電極層と半導体層
間に軟粘性の絶縁性樹脂を介した絶縁部を設けるととも
に、前記電極層及び半導体層間の接触部の面積を限定し
てなることを特徴とする。
に、請求項１に記載の半導体発光素子は、第１導電型の
半導体層と第２導電型の半導体層とが積層形成されると
ともに、前記両半導体層の各端面に電極層が各々形成さ
れ、前記両電極層が外部基板に対して垂直方向となるよ
う基板に接続固定される半導体発光素子において、前記
電極層と半導体層間に軟粘性の絶縁性樹脂を介した絶縁
部と接触部とを設け、温度変化に起因する熱応力によっ
て生じる前記半導体層のクラックや前記電極層の半導体
層からの剥離を防止するように、前記電極層と半導体層
間に軟粘性の絶縁性樹脂を介した絶縁部を設けるととも
に、前記電極層及び半導体層間の接触部の面積を限定し
てなることを特徴とする。
【００１１】請求項２に記載の半導体発光素子として
は、上記両半導体層の接合部近傍の外周に凹状の段差が
設けられ、該段差部に上記軟粘性の絶縁性樹脂が充填さ
れてなることを特徴とする。
は、上記両半導体層の接合部近傍の外周に凹状の段差が
設けられ、該段差部に上記軟粘性の絶縁性樹脂が充填さ
れてなることを特徴とする。
【００１２】請求項３に記載の半導体発光素子として
は、上記両半導体層の各端面側近傍の外周に凹状の段差
が設けられ、該段差部に上記軟粘性の絶縁性樹脂が充填
されてなることを特徴とする。
は、上記両半導体層の各端面側近傍の外周に凹状の段差
が設けられ、該段差部に上記軟粘性の絶縁性樹脂が充填
されてなることを特徴とする。
【００１３】請求項４に記載の半導体発光素子として
は、前記軟粘性の絶縁性樹脂の軟質を鉛筆硬度で４Ｈ以
下とするとともに、前記電極層と半導体層間の接触部の
接触面積を０．０９ｍｍ2以下としてなることを特徴と
する。
は、前記軟粘性の絶縁性樹脂の軟質を鉛筆硬度で４Ｈ以
下とするとともに、前記電極層と半導体層間の接触部の
接触面積を０．０９ｍｍ2以下としてなることを特徴と
する。
【００１４】請求項５に記載の半導体発光素子の製造方
法としては、第１半導体層に第２半導体層を積層形成し
た後に、前記第２半導体層表面側から前記両半導体層の
接合面を越えるまで素子毎に分割するための溝を形成す
るハーフダイスを施す工程と、エッチング液によって前
記溝部のクラック除去を行う工程と、前記両半導体層の
表裏に軟粘性の絶縁性樹脂を塗布した後、前記溝部近傍
以外の前記絶縁性樹脂を除去する工程と、その後両半導
体層の表裏に電極となる金属層を形成する工程と、前記
溝部に沿って各素子毎にフルダイスを行う工程とを含む
ことを特徴とする。
法としては、第１半導体層に第２半導体層を積層形成し
た後に、前記第２半導体層表面側から前記両半導体層の
接合面を越えるまで素子毎に分割するための溝を形成す
るハーフダイスを施す工程と、エッチング液によって前
記溝部のクラック除去を行う工程と、前記両半導体層の
表裏に軟粘性の絶縁性樹脂を塗布した後、前記溝部近傍
以外の前記絶縁性樹脂を除去する工程と、その後両半導
体層の表裏に電極となる金属層を形成する工程と、前記
溝部に沿って各素子毎にフルダイスを行う工程とを含む
ことを特徴とする。
【００１５】請求項６に記載の半導体発光素子の製造方
法としては、第１半導体層に第２半導体層を積層形成し
た後に、前記第２半導体層表面側から前記両半導体層の
接合面を越えるまで素子毎に分割するための第１の溝を
形成するハーフダイスを施すとともに、前記半導体層の
裏面側より前記第１の溝に対向する箇所に第２の溝をハ
ーフダイスによって形成する工程と、エッチング液によ
って前記両溝部のクラック除去を行う工程と、前記両半
導体層の表裏に軟粘性の絶縁性樹脂を塗布した後、前記
両溝部近傍以外の前記絶縁性樹脂を除去する工程と、そ
の後両半導体層の表裏に電極となる金属層を形成する工
程と、前記両溝部に沿って各素子毎にフルダイスを行う
工程とを含むことを特徴とする。
法としては、第１半導体層に第２半導体層を積層形成し
た後に、前記第２半導体層表面側から前記両半導体層の
接合面を越えるまで素子毎に分割するための第１の溝を
形成するハーフダイスを施すとともに、前記半導体層の
裏面側より前記第１の溝に対向する箇所に第２の溝をハ
ーフダイスによって形成する工程と、エッチング液によ
って前記両溝部のクラック除去を行う工程と、前記両半
導体層の表裏に軟粘性の絶縁性樹脂を塗布した後、前記
両溝部近傍以外の前記絶縁性樹脂を除去する工程と、そ
の後両半導体層の表裏に電極となる金属層を形成する工
程と、前記両溝部に沿って各素子毎にフルダイスを行う
工程とを含むことを特徴とする。
【００１６】本発明によれば、電極層と半導体層間に軟
粘性の絶縁性樹脂を介した接触部を設けているので熱応
力を吸収し易い。加えて、接触部の面積を小さく限定し
ているので熱応力がかかりにくい。従って、従来発生し
ていた温度変化に起因する熱応力によって生じる半導体
層のクラックや電極層の半導体層からの剥離を防止する
ことができる。
粘性の絶縁性樹脂を介した接触部を設けているので熱応
力を吸収し易い。加えて、接触部の面積を小さく限定し
ているので熱応力がかかりにくい。従って、従来発生し
ていた温度変化に起因する熱応力によって生じる半導体
層のクラックや電極層の半導体層からの剥離を防止する
ことができる。
【００１７】また、請求項３のように、両半導体層の各
端面側近傍の外周に設けられた凹状の段差部の両方に軟
粘性の絶縁性樹脂が充填される構造の素子の製造工程に
おいては、凹状の両段差部を形成するハーフダイス時に
クラックのエッチング除去を行うので、半導体層の表裏
両方において剥離等の原因となるクラックを無くすこと
ができ、高信頼性の半導体発光素子を提供できる。
端面側近傍の外周に設けられた凹状の段差部の両方に軟
粘性の絶縁性樹脂が充填される構造の素子の製造工程に
おいては、凹状の両段差部を形成するハーフダイス時に
クラックのエッチング除去を行うので、半導体層の表裏
両方において剥離等の原因となるクラックを無くすこと
ができ、高信頼性の半導体発光素子を提供できる。
【００１８】
【発明の実施の形態】本発明の第１の実施例について、
図１乃至図３を参照して説明する。図１は本実施例によ
る半導体発光素子の斜視図、図２（ａ）乃至（ｃ）はそ
れぞれ、図１のＡ−Ａ’断面図、上面図及び下面図、図
３は本実施例の素子の基板搭載状態を示す断面図であ
る。
図１乃至図３を参照して説明する。図１は本実施例によ
る半導体発光素子の斜視図、図２（ａ）乃至（ｃ）はそ
れぞれ、図１のＡ−Ａ’断面図、上面図及び下面図、図
３は本実施例の素子の基板搭載状態を示す断面図であ
る。
【００１９】図１乃至図３に示すように、本実施例の半
導体発光素子は、Ｎ型半導体層１の上にＰ型半導体層２
が積層形成されており、それぞれの端面にＮ電極層３及
びＰ電極層４（いづれもＡｇエポキシ層）が形成されて
いる。また、ＰＮ接合面５の外周面はＮ型半導体層１の
外周面より段差６をもって低く形成されているが、この
構造は、特願平６−７０６６４号と同様の目的、即ちＰ
Ｎ接合面が外部との物理的接触により外傷や欠損するこ
とのないようにするための構造である。
導体発光素子は、Ｎ型半導体層１の上にＰ型半導体層２
が積層形成されており、それぞれの端面にＮ電極層３及
びＰ電極層４（いづれもＡｇエポキシ層）が形成されて
いる。また、ＰＮ接合面５の外周面はＮ型半導体層１の
外周面より段差６をもって低く形成されているが、この
構造は、特願平６−７０６６４号と同様の目的、即ちＰ
Ｎ接合面が外部との物理的接触により外傷や欠損するこ
とのないようにするための構造である。
【００２０】そして、本実施例においては、Ｐ電極層４
はＰ型半導体層２の端面全面に対してではなく、その中
央部に部分的に接続されている。一方、Ｎ電極層３も同
様にＮ型半導体層１の端面全面に対してではなく、その
中央部に部分的に接続されている。上記各電極層３、４
の半導体層への接続部となる薄膜の電極部の厚みは数百
Å〜数μｍ、その外側の厚膜部の厚みは２０〜１５０μ
ｍである。上記の各薄膜電極部の接続面積は、いづれも
０．０９ｍｍ2（３００μｍ角）以下としている。
はＰ型半導体層２の端面全面に対してではなく、その中
央部に部分的に接続されている。一方、Ｎ電極層３も同
様にＮ型半導体層１の端面全面に対してではなく、その
中央部に部分的に接続されている。上記各電極層３、４
の半導体層への接続部となる薄膜の電極部の厚みは数百
Å〜数μｍ、その外側の厚膜部の厚みは２０〜１５０μ
ｍである。上記の各薄膜電極部の接続面積は、いづれも
０．０９ｍｍ2（３００μｍ角）以下としている。
【００２１】また、本実施例においては、ＰＮ接合面５
周囲の段差６の部分及びＮ型半導体層１−Ｎ電極層３間
の隙間（絶縁部）８のそれぞれに、絶縁性樹脂７、７’
（以下、７で代表する）を被覆している。この絶縁性樹
脂７の外周面は、素子を基板やリードフレームに搭載す
る必要上、ＰＮ接合面５の垂直な端面と面一となるよう
に形成している（要するに、樹脂が外方に突出しないよ
うにしている）。絶縁性樹脂７の材料としては、半導体
発光素子の出射光に対して透明であり、且つ軟質の樹脂
（鉛筆硬度で４Ｈ以下）を使用する。この材料として
は、例えば、エポキシ系樹脂、フェノール系樹脂、アク
リル樹脂を使用することができる。より具体的な組成例
としては主成分として、 ビスフェノールＡ型エポキシアクリルレート／１０〜５
０重量部 メチルメタクリレート／１０〜５０重量部 シリカ微粒子／〜５０重量部 変性尿素樹脂／１〜５重量部 等を使用する。また、７’の材料に関しては、必ずしも
透明である必要はない。
周囲の段差６の部分及びＮ型半導体層１−Ｎ電極層３間
の隙間（絶縁部）８のそれぞれに、絶縁性樹脂７、７’
（以下、７で代表する）を被覆している。この絶縁性樹
脂７の外周面は、素子を基板やリードフレームに搭載す
る必要上、ＰＮ接合面５の垂直な端面と面一となるよう
に形成している（要するに、樹脂が外方に突出しないよ
うにしている）。絶縁性樹脂７の材料としては、半導体
発光素子の出射光に対して透明であり、且つ軟質の樹脂
（鉛筆硬度で４Ｈ以下）を使用する。この材料として
は、例えば、エポキシ系樹脂、フェノール系樹脂、アク
リル樹脂を使用することができる。より具体的な組成例
としては主成分として、 ビスフェノールＡ型エポキシアクリルレート／１０〜５
０重量部 メチルメタクリレート／１０〜５０重量部 シリカ微粒子／〜５０重量部 変性尿素樹脂／１〜５重量部 等を使用する。また、７’の材料に関しては、必ずしも
透明である必要はない。
【００２２】なお、９、１０はそれぞれＮ型半導体層１
及びＰ型半導体層２の端面全面にそれぞれ形成された金
属薄膜である。
及びＰ型半導体層２の端面全面にそれぞれ形成された金
属薄膜である。
【００２３】上記構造によって、大きな温度変化の繰り
返しに対しても、破損等の生じない高信頼性の半導体発
光素子を実現できるが、その理論的な根拠について以下
説明する。
返しに対しても、破損等の生じない高信頼性の半導体発
光素子を実現できるが、その理論的な根拠について以下
説明する。
【００２４】まず、従来構造における破損等は、熱応力
によるものと考えられる。一般に、線膨張係数の異なる
２つの物質Ａ，Ｂが接合され一体化された構造物の場
合、その構造物固有の一定温度に於いてのみＡ，Ｂ間に
相互応力は発生しない。しかし、その温度以外では、温
度が離れれば離れる程、また、線膨張係数の差異が大き
ければ大きいほど、応力は増大する。
によるものと考えられる。一般に、線膨張係数の異なる
２つの物質Ａ，Ｂが接合され一体化された構造物の場
合、その構造物固有の一定温度に於いてのみＡ，Ｂ間に
相互応力は発生しない。しかし、その温度以外では、温
度が離れれば離れる程、また、線膨張係数の差異が大き
ければ大きいほど、応力は増大する。
【００２５】図４に示すバイメタル構造の界面における
熱応力（圧縮応力または引っ張り応力）の大きさＦ0は
２次元モデルでは、 Ｆ0＝Ｌ0・(αA−αB)・ＧA・ＧB・△Ｔ／（ＧA＋ＧB） となる。
熱応力（圧縮応力または引っ張り応力）の大きさＦ0は
２次元モデルでは、 Ｆ0＝Ｌ0・(αA−αB)・ＧA・ＧB・△Ｔ／（ＧA＋ＧB） となる。
【００２６】ここで、各パラメータは次の通りである。
【００２７】Ｌ0；熱平衡温度（Ｆ＝０となる温度）で
の界面長 αA、αB；物質Ａ、Ｂそれぞれの線膨張係数 ＧA、ＧB；物質Ａ、Ｂそれぞれの弾性率 △Ｔ；熱平衡温度からの温度差 従って、熱応力Ｆは、上記各パラメータを適宜選択する
ように調整すれば良い。また、熱応力Ｆ0は物質Ａ，Ｂ
の界面（図中、０のポイント）で最大値となり、界面か
ら離れるに従って（図中、Ａ1、Ｂ1の方向）減少する。
の界面長 αA、αB；物質Ａ、Ｂそれぞれの線膨張係数 ＧA、ＧB；物質Ａ、Ｂそれぞれの弾性率 △Ｔ；熱平衡温度からの温度差 従って、熱応力Ｆは、上記各パラメータを適宜選択する
ように調整すれば良い。また、熱応力Ｆ0は物質Ａ，Ｂ
の界面（図中、０のポイント）で最大値となり、界面か
ら離れるに従って（図中、Ａ1、Ｂ1の方向）減少する。
【００２８】ところで、実際には線膨張係数を小さくす
るよう半導体材料や電極材料を選択するのは困難である
ので、本実施例では、Ｌ0（上記実施例では半導体層と
厚膜電極の界面（１−３間、２−４間）の界面長）を小
さくし、ＧB（上記実施例では絶縁性樹脂７、７’の弾
性率）を低くしている。
るよう半導体材料や電極材料を選択するのは困難である
ので、本実施例では、Ｌ0（上記実施例では半導体層と
厚膜電極の界面（１−３間、２−４間）の界面長）を小
さくし、ＧB（上記実施例では絶縁性樹脂７、７’の弾
性率）を低くしている。
【００２９】つまり、上述のように、１）電極層と半導
体層との接続面である薄膜電極の面積を０．０９ｍｍ2
以下（望ましくは０．０４ｍｍ2）にするとともに、
２）電極層と半導体層との間において設けられる絶縁性
材料として軟質の樹脂（鉛筆硬度で４Ｈ以下）を選択し
ている。
体層との接続面である薄膜電極の面積を０．０９ｍｍ2
以下（望ましくは０．０４ｍｍ2）にするとともに、
２）電極層と半導体層との間において設けられる絶縁性
材料として軟質の樹脂（鉛筆硬度で４Ｈ以下）を選択し
ている。
【００３０】次に、上記半導体発光素子の製造方法につ
いて説明する。図５（ａ）乃至（ｅ）は上述の半導体発
光素子の製造工程図である。まず、図５（ａ）に示すよ
うに、III−Ｖ族化合物半導体、II−VI族化合物半導体
あるいはＳｉＣ等の半導体材料よりなるＮ型の半導体層
１上に、同じくIII−Ｖ族化合物半導体、II−VI族化合
物半導体あるいはＳｉＣ等の半導体材料よりなるＰ型の
半導体層２を積層形成（厚膜：約２００乃至３００μ
ｍ、ＰＮ接合面５はＰ型半導体層表面より約数μｍ〜数
十μｍ）した後、ＰＮ接合面５に平行な両端面の全面上
に例えばＡｇやＡｕ等よりなる金属薄膜９、１０を積層
形成（膜厚：約３μｍ）する。
いて説明する。図５（ａ）乃至（ｅ）は上述の半導体発
光素子の製造工程図である。まず、図５（ａ）に示すよ
うに、III−Ｖ族化合物半導体、II−VI族化合物半導体
あるいはＳｉＣ等の半導体材料よりなるＮ型の半導体層
１上に、同じくIII−Ｖ族化合物半導体、II−VI族化合
物半導体あるいはＳｉＣ等の半導体材料よりなるＰ型の
半導体層２を積層形成（厚膜：約２００乃至３００μ
ｍ、ＰＮ接合面５はＰ型半導体層表面より約数μｍ〜数
十μｍ）した後、ＰＮ接合面５に平行な両端面の全面上
に例えばＡｇやＡｕ等よりなる金属薄膜９、１０を積層
形成（膜厚：約３μｍ）する。
【００３１】次に、ウェハー状態のＰ型半導体２の表面
より、ＰＮ接合面５を越えてＮ型半導体層１に至るまで
の深さに、例えばダイヤモンドブレード等を用いて複数
の垂直に交差する２種類の平行な溝部６’を形成する。
この溝幅は約５０乃至８０μｍであり、深さはＰ型半導
体層２側の表面より約５０乃至１５０μｍ、また隣り合
う溝部間のピッチは約２００乃至５００μｍである。な
お、これらの寸法は最終的に得られる個々の半導体発光
素子の外形寸法や量産性等を考慮して適宜設定する。
より、ＰＮ接合面５を越えてＮ型半導体層１に至るまで
の深さに、例えばダイヤモンドブレード等を用いて複数
の垂直に交差する２種類の平行な溝部６’を形成する。
この溝幅は約５０乃至８０μｍであり、深さはＰ型半導
体層２側の表面より約５０乃至１５０μｍ、また隣り合
う溝部間のピッチは約２００乃至５００μｍである。な
お、これらの寸法は最終的に得られる個々の半導体発光
素子の外形寸法や量産性等を考慮して適宜設定する。
【００３２】これらの複数に交差する２種類の平行な溝
部６’により、Ｐ型半導体層２側の表面は見かけ上、多
数の四角柱が林立する形状を呈する。ここで、一方の溝
部６’のピッチと、これに垂直に交差する溝部６’との
ピッチは必ずしも同一でなくてもよい。
部６’により、Ｐ型半導体層２側の表面は見かけ上、多
数の四角柱が林立する形状を呈する。ここで、一方の溝
部６’のピッチと、これに垂直に交差する溝部６’との
ピッチは必ずしも同一でなくてもよい。
【００３３】上記複数に交差する２種類の平行な溝部
６’の表面には、微細なクラックが多数発生しており、
これらのクラックは半導体発光素子の性能に悪影響を及
ぼすことが経験的に知られている。従って、図５（ｂ）
に示すように、例えばＨ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：
１：１組成のエッチング液等で、溝部６’中の表面に化
学処理を施して微細なクラックの除去を行う。
６’の表面には、微細なクラックが多数発生しており、
これらのクラックは半導体発光素子の性能に悪影響を及
ぼすことが経験的に知られている。従って、図５（ｂ）
に示すように、例えばＨ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝３：
１：１組成のエッチング液等で、溝部６’中の表面に化
学処理を施して微細なクラックの除去を行う。
【００３４】次に、図５（ｃ）に示すように、溝部６’
とその周囲及び溝部６’に対向するＮ型半導体層の反対
面側を樹脂７，７’で被覆する。この樹脂被覆方法とし
ては、まず、光硬化性樹脂をＰＮ半導体層の両端面に塗
布する。次に、フォトマスクによって、溝部６’とその
周囲、これに対向するＮ型半導体層１の反対面側を露光
（硬化または仮硬化）する。この露光はＵＶ照射によっ
て行う。照射条件として、例えば、使用ランプは８０〜
１６０Ｗ／ｃｍ2、照射距離は１００〜２００ｍｍ、照
射時間は１０〜３０秒である。そして、不要部分を専用
溶剤（現像液、例えばアセトン、メタノール等）で除去
する。ここで予め、樹脂７または７’によって被覆され
ない各素子のＰＮ半導体層の端面の面積が０．０９ｍｍ
2を越えないように設計しておく。
とその周囲及び溝部６’に対向するＮ型半導体層の反対
面側を樹脂７，７’で被覆する。この樹脂被覆方法とし
ては、まず、光硬化性樹脂をＰＮ半導体層の両端面に塗
布する。次に、フォトマスクによって、溝部６’とその
周囲、これに対向するＮ型半導体層１の反対面側を露光
（硬化または仮硬化）する。この露光はＵＶ照射によっ
て行う。照射条件として、例えば、使用ランプは８０〜
１６０Ｗ／ｃｍ2、照射距離は１００〜２００ｍｍ、照
射時間は１０〜３０秒である。そして、不要部分を専用
溶剤（現像液、例えばアセトン、メタノール等）で除去
する。ここで予め、樹脂７または７’によって被覆され
ない各素子のＰＮ半導体層の端面の面積が０．０９ｍｍ
2を越えないように設計しておく。
【００３５】次に図５（ｄ）に示すように、半導体層の
Ｎ層側及びＰ層側の両面それぞれに電極となる厚膜金属
層３’、４’を各々形成する。
Ｎ層側及びＰ層側の両面それぞれに電極となる厚膜金属
層３’、４’を各々形成する。
【００３６】最後に、図５（ｅ）に示すように、溝部
６’に沿って各素子毎に分割するようにしてダイシング
（フルダイス）して、図１及び図２に示した半導体発光
素子を得る。
６’に沿って各素子毎に分割するようにしてダイシング
（フルダイス）して、図１及び図２に示した半導体発光
素子を得る。
【００３７】本発明の他の実施例について、図６及び図
７を参照して説明する。図６は本実施例による半導体発
光素子の斜視図、図７（ａ）乃至（ｃ）はそれぞれ、図
６のＢ−Ｂ’断面図、上面図及び下面図である。図１及
び図２に示した実施例と同一機能部分には、同一記号を
付している。ここでは、異なる点についてのみ説明す
る。
７を参照して説明する。図６は本実施例による半導体発
光素子の斜視図、図７（ａ）乃至（ｃ）はそれぞれ、図
６のＢ−Ｂ’断面図、上面図及び下面図である。図１及
び図２に示した実施例と同一機能部分には、同一記号を
付している。ここでは、異なる点についてのみ説明す
る。
【００３８】この実施例は図１乃至図３（以下、図１で
代表する）でなお、発生する可能性のある問題を解消す
るものである。即ち、図１の構造においては、図５
（ａ）に示すようなハーフダイス工程において発生する
Ｐ型半導体層２側のハーフダイス端面の切削傷が、図５
（ｂ）のエッチング液によるクラック除去工程によって
取り除かれているが、一方、図５（ｅ）のフルダイス工
程によって発生し得るＮ型半導体層１の端面と金属層３
間近傍で生じ得る切削傷については処理されていない。
従って、従来構造よりは改善されているものの、なお、
熱応力がこの部分に加わり易いという問題点がある。図
６及び図７に示した構造はこの問題を解消するものであ
る。
代表する）でなお、発生する可能性のある問題を解消す
るものである。即ち、図１の構造においては、図５
（ａ）に示すようなハーフダイス工程において発生する
Ｐ型半導体層２側のハーフダイス端面の切削傷が、図５
（ｂ）のエッチング液によるクラック除去工程によって
取り除かれているが、一方、図５（ｅ）のフルダイス工
程によって発生し得るＮ型半導体層１の端面と金属層３
間近傍で生じ得る切削傷については処理されていない。
従って、従来構造よりは改善されているものの、なお、
熱応力がこの部分に加わり易いという問題点がある。図
６及び図７に示した構造はこの問題を解消するものであ
る。
【００３９】図１に示した実施例と異なる点は、Ｎ型半
導体層１の端面近傍の外周にＰ型半導体層２の端面近傍
と同様の段差１１を設け、この段差１１にも絶縁性樹脂
７’を充填した点にある。つまり、Ｎ型半導体層１とＰ
型半導体層２の両端面近傍部が対称的に形成されている
点にある。この構造を実現するに当たっては、図８
（ａ）乃至（ｅ）に示す製造工程より明らかなように、
ハーフダイスをＰＮ両側より行い（ａ工程；ｅ工程のフ
ルダイスによって段差となる溝部１１’を形成する）、
かつその後でエッチング液によるクラック除去を行う
（ｂ工程）ために、両溝部６’，１１’ともにクラック
除去され、上記した図１での問題点はない。
導体層１の端面近傍の外周にＰ型半導体層２の端面近傍
と同様の段差１１を設け、この段差１１にも絶縁性樹脂
７’を充填した点にある。つまり、Ｎ型半導体層１とＰ
型半導体層２の両端面近傍部が対称的に形成されている
点にある。この構造を実現するに当たっては、図８
（ａ）乃至（ｅ）に示す製造工程より明らかなように、
ハーフダイスをＰＮ両側より行い（ａ工程；ｅ工程のフ
ルダイスによって段差となる溝部１１’を形成する）、
かつその後でエッチング液によるクラック除去を行う
（ｂ工程）ために、両溝部６’，１１’ともにクラック
除去され、上記した図１での問題点はない。
【００４０】図９は本発明のさらに他の実施例である。
この構造の場合、Ｎ型半導体層１とＮ側電極３との接触
面積は若干大きくなるものの、図４及び図５の構造と同
様、ハーフダイスをＰＮ両半導体層の両端面より行い、
その後でエッチング液によるクラック除去を行う工程を
とることにより実現できるので、図６及び図７の実施例
と同様、図１の構造で起こり得る問題点はない。
この構造の場合、Ｎ型半導体層１とＮ側電極３との接触
面積は若干大きくなるものの、図４及び図５の構造と同
様、ハーフダイスをＰＮ両半導体層の両端面より行い、
その後でエッチング液によるクラック除去を行う工程を
とることにより実現できるので、図６及び図７の実施例
と同様、図１の構造で起こり得る問題点はない。
【００４１】なお、上記図１乃至図９で示した実施例で
は、電極部と半導体層の接触面を連続的に広がる平面と
しているが、他に接触面積の広さを制限する構造として
例えば、メッシュ状の接触面や複数の帯状の接触面も考
えられる。
は、電極部と半導体層の接触面を連続的に広がる平面と
しているが、他に接触面積の広さを制限する構造として
例えば、メッシュ状の接触面や複数の帯状の接触面も考
えられる。
【００４２】
【発明の効果】以上説明したように、本発明による半導
体発光素子においては、電極層と半導体層間に軟粘性の
絶縁性樹脂を介した接触部を設けているので熱応力を吸
収し易い。加えて、接触部の面積を小さく限定している
ので熱応力がかかりにくい。従って、従来発生していた
温度変化に起因する熱応力によって生じる半導体層のク
ラックや電極層の半導体層からの剥離を防止することが
でき、高信頼性の半導体発光素子を実現できる。
体発光素子においては、電極層と半導体層間に軟粘性の
絶縁性樹脂を介した接触部を設けているので熱応力を吸
収し易い。加えて、接触部の面積を小さく限定している
ので熱応力がかかりにくい。従って、従来発生していた
温度変化に起因する熱応力によって生じる半導体層のク
ラックや電極層の半導体層からの剥離を防止することが
でき、高信頼性の半導体発光素子を実現できる。
【図１】本発明の一実施例による半導体発光素子の斜視
図である。
図である。
【図２】（ａ）乃至（ｃ）はそれぞれ、図１の半導体発
光素子のＡ−Ａ’断面図、上面図及び下面図である。
光素子のＡ−Ａ’断面図、上面図及び下面図である。
【図３】図１の素子の基板搭載状態を示す断面図であ
る。
る。
【図４】本発明の効果を説明するための図である。
【図５】（ａ）乃至（ｅ）は本発明の一実施例による半
導体発光素子の製造工程図である。
導体発光素子の製造工程図である。
【図６】本発明の他の実施例による半導体発光素子の斜
視図である。
視図である。
【図７】（ａ）乃至（ｃ）はそれぞれ、図６の半導体発
光素子のＢ−Ｂ’断面図、上面図及び下面図である。
光素子のＢ−Ｂ’断面図、上面図及び下面図である。
【図８】（ａ）乃至（ｅ）は本発明の他の実施例による
半導体発光素子の製造工程図である。
半導体発光素子の製造工程図である。
【図９】本発明のさらに他の実施例による半導体発光素
子の縦断面図である。
子の縦断面図である。
【図１０】従来例による半導体発光素子の斜視図であ
る。
る。
【図１１】（ａ）及び（ｂ）はそれぞれ、図１０の半導
体発光素子の基板搭載状態を示す断面図である。
体発光素子の基板搭載状態を示す断面図である。
【図１２】他の従来例による半導体発光素子の斜視図で
ある。
ある。
【図１３】（ａ）乃至（ｃ）はそれぞれ、図１２の半導
体発光素子のＣ−Ｃ’断面図、上面図及び下面図であ
る。
体発光素子のＣ−Ｃ’断面図、上面図及び下面図であ
る。
【図１４】（ａ）及び（ｂ）はそれぞれ、図１２の半導
体発光素子の問題点を説明するための断面図である。
体発光素子の問題点を説明するための断面図である。
１ Ｎ型半導体基板（第１導電型） ２ Ｐ型半導体基板（第２導電型） ３ Ｎ型電極層 ４ Ｐ型電極層 ６、１１ 段差 ７、７’ 軟粘性の絶縁性樹脂
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50 H01L 31/02 - 31/024
Claims (6)
- 【請求項１】 第１導電型の半導体層と第２導電型の半
導体層とが積層形成されるとともに、前記両半導体層の
各端面に電極層が各々形成され、前記両電極層が外部基
板に対して垂直方向となるよう基板に接続固定される半
導体発光素子において、 温度変化に起因する熱応力によって生じる前記半導体層
のクラックや前記電極層の半導体層からの剥離を防止す
るように、前記電極層と半導体層間に軟粘性の絶縁性樹
脂を介した絶縁部を設けるとともに、前記電極層及び半
導体層間の接触部の面積を限定してなることを特徴とす
る半導体発光素子。 - 【請求項２】 請求項１に記載の半導体発光素子におい
て、両半導体層の接合部近傍の外周に凹状の段差が設け
られ、該段差部に上記軟粘性の絶縁性樹脂が充填されて
なることを特徴とする半導体発光素子。 - 【請求項３】 請求項１に記載の半導体発光素子におい
て、前記両半導体層の各端面側近傍の外周に凹状の段差
が設けられ、該段差部に上記軟粘性の絶縁性樹脂が充填
されてなることを特徴とする半導体発光素子。 - 【請求項４】 請求項１乃至３のいづれかに記載の半導
体発光素子において、前記軟粘性の絶縁性樹脂の軟質を
鉛筆硬度で４Ｈ以下とするとともに、前記電極層と半導
体層間の接触部の接触面積を０．０９ｍｍ2以下として
なることを特徴とする半導体発光素子。 - 【請求項５】 第１半導体層に第２半導体層を積層形成
した後に、前記第２半導体層表面側から前記両半導体層
の接合面を越えるまで素子毎に分割するための溝を形成
するハーフダイスを施す工程と、エッチング液によって
前記溝部のクラック除去を行う工程と、前記両半導体層
の表裏に軟粘性の絶縁性樹脂を塗布した後、前記溝部近
傍以外の前記絶縁性樹脂を除去する工程と、その後両半
導体層の表裏に電極となる金属層を形成する工程と、前
記溝部に沿って各素子毎にフルダイスを行う工程とを含
むことを特徴とする半導体発光素子の製造方法。 - 【請求項６】 第１半導体層に第２半導体層を積層形成
した後に、前記第２半導体層表面側から前記両半導体層
の接合面を越えるまで素子毎に分割するための第１の溝
を形成するハーフダイスを施すとともに、前記半導体層
の裏面側より前記第１の溝に対向する箇所に第２の溝を
ハーフダイスによって形成する工程と、エッチング液に
よって前記両溝部のクラック除去を行う工程と、前記両
半導体層の表裏に軟粘性の絶縁性樹脂を塗布した後、前
記両溝部近傍以外の前記絶縁性樹脂を除去する工程と、
その後両半導体層の表裏に電極となる金属層を形成する
工程と、前記両溝部に沿って各素子毎にフルダイスを行
う工程とを含むことを特徴とする半導体発光素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20419795A JP3129944B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体発光素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20419795A JP3129944B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体発光素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951122A JPH0951122A (ja) | 1997-02-18 |
| JP3129944B2 true JP3129944B2 (ja) | 2001-01-31 |
Family
ID=16486445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20419795A Expired - Fee Related JP3129944B2 (ja) | 1995-08-10 | 1995-08-10 | 半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129944B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444635U (ja) * | 1990-08-21 | 1992-04-15 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3337405B2 (ja) * | 1996-12-27 | 2002-10-21 | シャープ株式会社 | 発光表示素子およびその電気配線基板への接続方法ならびに製造方法 |
-
1995
- 1995-08-10 JP JP20419795A patent/JP3129944B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444635U (ja) * | 1990-08-21 | 1992-04-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951122A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190157498A1 (en) | Light emitting device and method of forming the same | |
| JP5590837B2 (ja) | 機能性領域の移設方法 | |
| JP2004179622A (ja) | 半導体装置の製造方法 | |
| JP2011522427A (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| JP2010052086A (ja) | 半導体装置及びその製造方法 | |
| TWI221027B (en) | Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component | |
| US20060071318A1 (en) | Methods for manufacturing semiconductor device, semiconductor device and metal mold | |
| TW201530825A (zh) | 使不同形狀或不同尺寸發光二極體晶粒設置於次基座中之方法 | |
| TW201532303A (zh) | 應力誘導裁切半導體裝置之方法 | |
| US20200403130A1 (en) | Method for transferring light-emitting structures | |
| JP3129944B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2010129870A (ja) | 半導体発光装置及びその製造方法 | |
| US20110269269A1 (en) | Laser ablation alternative to low cost leadframe process | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
| WO2007046656A1 (en) | Method of producing light emitting diode having vertical structure | |
| US10854474B2 (en) | Pre-cut plating lines on lead frames and laminate substrates for saw singulation | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JP5631179B2 (ja) | 半導体装置の製造方法 | |
| JP2004158739A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2003149649A (ja) | スペーサー、画像表示装置、間隔保持方法、素子の転写方法、及び素子の配列方法 | |
| JP3299839B2 (ja) | 半導体発光素子の製造方法 | |
| JP2000101141A (ja) | 半導体発光素子及びその製造方法 | |
| JP4987632B2 (ja) | 半導体素子の製造方法、サブマウントの製造方法及び電子部品 | |
| JP3308870B2 (ja) | Ｌｅｄチップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |