CN101584041A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101584041A
CN101584041A CNA2007800446913A CN200780044691A CN101584041A CN 101584041 A CN101584041 A CN 101584041A CN A2007800446913 A CNA2007800446913 A CN A2007800446913A CN 200780044691 A CN200780044691 A CN 200780044691A CN 101584041 A CN101584041 A CN 101584041A
Authority
CN
China
Prior art keywords
substrate
mentioned
projected electrode
projected
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800446913A
Other languages
English (en)
Other versions
CN101584041B (zh
Inventor
中川智克
加藤达也
久户濑智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101584041A publication Critical patent/CN101584041A/zh
Application granted granted Critical
Publication of CN101584041B publication Critical patent/CN101584041B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种不受凸点配置的限制、能够缩小芯片尺寸、降低成本的半导体装置，具备中介基板(3)和半导体元件(2)，中介基板(3)由硅构成并被安装在膜基板上，半导体元件(2)用于驱动液晶并被安装在中介基板(3)上，在中介基板(3)的与半导体元件(2)相对的一侧形成有多个基板突起电极(5a)、(5b)、(5c)，半导体元件(2)具有多个分别与各基板突起电极(5a)、(5b)、(5c)进行键合的元件突起电极(4a)、(4b)、(4c)，多个元件突起电极(4a)、(4b)、(4c)被配置在半导体元件(2)的整个面上。

Description

半导体装置
技术领域
本发明涉及一种具备中介基板(interposer substrate)和半导体元件的半导体装置，其中，上述中介基板由硅等半导体材料构成并被安装在膜基板(film substrate)上，上述半导体元件用于驱动液晶并被安装在上述中介基板上。
背景技术
组装在集成电路(IC)中的晶体管的数量逐年增多，在集成电路的内部构成的电路数也越来越多。近年来，液晶面板趋于高精细化，显示像素增加，驱动电路也相应增加。由于所需的驱动电路增加，就需要增加在液晶面板中安装的液晶驱动器的数量，或者，增加由一个液晶驱动器所搭载的驱动电路的个数。近些年，为了不使安装在液晶面板中的液晶驱动器数增加，多选择后者，即，增加由液晶驱动器所搭载的驱动电路的个数。
集成电路芯片尺寸越小，其批量生产的效率就越高，越能够降低芯片成本。因此，就具有多输出的驱动器而言，为了缩小芯片尺寸，就需要进行焊垫的细间距化。另外，随着集成电路芯片的焊垫的细间距化，作为驱动器封装的膜的内部引线(连接液晶驱动器和膜的配线)也有必要进行细间距化。
图8是表示现有的半导体装置91的结构的示意剖面图。半导体装置91具备印刷基板80。印刷基板80形成有孔85。在印刷基板80的表面形成有配线图案84。
半导体装置91具备中介基板93。在中介基板93的与印刷基板80的表面的配线图案84相对的位置设有多个由金构成的突起电极82。中介基板93通过突起电极82和配线图案84安装在印刷基板80上。
在中介基板93的与印刷基板80的表面的孔85相对的位置设有多个由金构成的基板突起电极95。
半导体元件92设于印刷基板80的孔85中。在半导体元件92的与中介基板93相对的表面的外缘部设有多个由金构成的元件突起电极94。半导体元件92通过元件突起电极94和基板突起电极95安装在中介基板93上。在半导体元件92和印刷基板80之间，以及在中介基板93和印刷基板80及半导体元件92之间，以密封树脂86进行密封。
专利文献1：日本国专利申请公开特开2004-193161号公报，公开日：2004年7月8日。
发明内容
但是，根据上述现有结构，用于在中介基板93上安装半导体元件92的元件突起电极94位于该半导体元件92的表面的外缘部，因此，由于该元件突起电极94的配置限制，无法缩小半导体元件92的尺寸，难以实现成本降低。
本发明是鉴于上述问题而进行开发的，其目的在于实现一种不受凸点配置的制约的、能够缩小芯片尺寸并降低成本的半导体装置。
为了解决上述课题，本发明的半导体装置包括中介基板和半导体元件，其中，上述中介基板由硅构成并被安装在膜基板上，上述半导体元件用于驱动显示元件并被安装在上述中介基板上，在上述中介基板的与上述半导体元件相对的一侧形成有多个基板突起电极，上述半导体元件具有多个分别与各基板突起电极键合的元件突起电极，该半导体装置的特征在于：上述多个元件突起电极被配置在上述半导体元件的整个面上。
根据上述特征，由于上述多个元件突起电极被配置在上述半导体元件的整个面上，因此，能够提高基板突起电极的配置自由度，其中，该基板突起电极用于导出来自中介基板的配线图案的信号。这样，能够克服凸点的配置限制，从而能够缩小芯片尺寸、降低成本。
本发明的半导体装置优选的是：上述多个元件突起电极被配置为锯齿状。
根据上述结构，由于多个元件突起电极呈锯齿状排列配置，因此，能够均匀分散作用在多个元件突起电极和多个基板突起电极之间的各键合部上的应力，从而能够提高键合部的可靠性。
本发明的半导体装置优选的是：上述多个元件突起电极被配置为线对称。
根据上述结构，由于多个元件突起电极被配置为线对称，因此，能够均匀分散作用在元件突起电极和基板突起电极之间的各键合部上的应力，从而能够提高键合部的可靠性。
本发明的半导体装置优选的是：对上述多个元件突起电极进行配置，使得在将上述半导体元件或上述中介基板旋转180度后并与上述基板突起电极键合时，键合的突起电极的个数减少。
根据上述结构，在将半导体元件从中介基板上剥离以确认元件突起电极和基板突起电极之间的键合状态时，可通过人为地有意降低半导体元件和中介基板之间的键合强度，从而较容易地对键合状态进行确认。
本发明的半导体装置优选的是：在上述多个元件突起电极的外侧，设有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件假凸点；在上述多个基板突起电极的外侧，设有与上述元件假凸点进行键合的基板假凸点。
根据上述结构，能够对最容易由于应力作用而发生剥离的外侧凸点实施保护。
本发明的半导体装置优选的是：在上述多个元件突起电极的内侧，设有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件内侧假凸点；在上述多个基板突起电极的内侧，设有与上述元件内侧假凸点进行键合的基板内侧假凸点。
根据上述结构，能够对内侧凸点实施保护，该内侧凸点由于密封树脂侵入、热膨胀等因素，容易在应力作用下发生剥离。
本发明的半导体装置优选的是：在上述多个元件突起电极的两侧，形成有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件假凸点；形成有配线图案，在上述多个元件突起电极的一侧形成的元件假凸点和在另一侧形成的元件假凸点借助于上述配线图案实现电连接。
根据上述结构，在多个元件突起电极的一侧形成的元件假凸点和在另一侧形成的元件假凸点借助于配线图案实现电连接，通过对该配线图案的配线电阻值进行检测，能够对元件突起电极和基板突起电极之间的键合状态进行模拟确认。
本发明的半导体装置优选的是：上述半导体元件设有非安装突起电极，并且，在该非安装突起电极和上述中介基板之间有缝隙。
根据上述结构，红外激光在透过中介基板后照射非安装突起电极，对其反射光进行检测，从而能够确认元件突起电极和基板突起电极的尺寸和高度。
本发明的半导体装置优选的是：在金属配线图案的一部分区域中配置有上述非安装突起电极，该金属配线图案形成在上述半导体元件上。
根据上述结构，通过检测由配置在金属配线图案的一部分区域中的非安装突起电极所反射的激光和由金属配线图案中的其他区域所反射的激光，能够很容易地对元件突起电极和基板突起电极的尺寸、高度进行确认。
如上所述，在本发明的半导体装置中，由于在半导体元件的整个面上对多个元件突起电极进行配置，因此，能够提高基板突起电极的配置自由度，其中，该基板突起电极用于导出来自中介基板的配线图案的信号。这样，能够克服凸点的配置限制，从而能够缩小芯片尺寸、降低成本。
附图说明
图1是表示实施方式的半导体装置的结构的剖面图。
图2是表示上述半导体装置的半导体元件和中介基板的安装面的结构的平面图，(a)表示半导体元件的安装面的结构，(b)表示中介基板的安装面的结构。
图3是表示上述半导体元件的元件突起电极和上述中介基板的基板突起电极的配置的平面图，(a)表示元件突起电极的配置，(b)表示基板突起电极的配置。
图4是表示上述中介基板的其他基板突起电极以及用于将上述中介基板安装至膜基板而设在上述中介基板上的突起电极的配置的平面图，(a)表示其他基板突起电极的配置，(b)表示突起电极的配置。
图5是用于说明在进行180度旋转时键合凸点数减少的情况的图。
图6是用于说明上述半导体元件的非安装突起电极和上述中介基板的金属禁止区域的平面图，(a)用于说明非安装突起电极，(b)用于说明金属禁止区域。
图7是表示上述非安装突起电极的配置的平面图。
图8是表示现有的半导体装置的结构的示意剖面图。
<标号说明>
1    半导体装置
2    半导体元件
3    中介基板
4a、4b、4c  元件突起电极
5a、5b、5c  基板突起电极
6a    元件假凸点(dummy bump)
6b    基板假凸点
7a    元件内侧假凸点
7b    基板内侧假凸点
8a    非安装突起电极
8b    非安装突起电极
10    膜基板
11    假凸点
12    突起电极
13    金属禁止区域
14    配线图案
15    孔
16    密封树脂
具体实施方式
以下，根据图1至图7来说明本发明的一实施方式。图1是表示本实施方式的半导体装置1的结构的示意剖面图。半导体装置1具备膜基板10。膜基板10上有孔15。在膜基板10的表面形成了配线图案14。
半导体装置1设有中介基板3。在中介基板3的与膜基板10的表面上的配线图案14相对的位置上设有多个由金构成的突起电极12。
图2的(a)是表示半导体装置1的半导体元件2的安装面的结构的平面图，图2的(b)是表示半导体装置1的中介基板3的安装面的结构的平面图。
沿着长方形的中介基板3的安装面的4个边缘，分别设有多个突起电极12。在沿着各边而设的多个突起电极12的两侧，分别设有假凸点11。中介基板3通过突起电极12和配线图案14安装在膜基板10上。
在中介基板3的与膜基板10的表面上的孔15相对的位置上，设有多个由金构成的长方形的基板突起电极5a、5b、5c。
在中介基板3的安装面上，从其一个短边向另一个短边配置有3列呈锯齿状分布的基板突起电极5a。在各列基板突起电极5a的两侧，设有基板假凸点6b。
在中介基板3的安装面上，从其一个短边向中央位置配置有3列呈锯齿状分布的基板突起电极5b，并且，从其另一个短边向中央位置也配置有3列呈锯齿状分布的基板突起电极5b。在从上述安装面的一个短边向中央位置配置的基板突起电极5b的靠近该短边的一侧设有基板假凸点6b。并且，在从其另一个短边向中央位置配置的基板突起电极5b的靠近该短边的一侧也设有基板假凸点6b。在从上述安装面的一个短边向中央位置配置的基板突起电极5b的靠近该中央位置的一侧设有基板内侧假凸点7b。并且，在从其另一个短边向中央位置配置的基板突起电极5b的靠近该中央位置的一侧也设有基板内侧假凸点7b。基板突起电极5a、5b用于接受半导体元件2所输出的信号，并向膜基板10的配线图案14提供该信号。
在中介基板3的安装面上，设有多个排列成一列的基板突起电极5c，该基板突起电极5c用于提供向半导体元件2输入的信号。在排列成一列的基板突起电极5c的两侧，设有基板假凸点6b。
半导体元件2设在膜基板10的孔15中。在半导体元件2的与中介基板3相对的整个表面上设有多个由金构成的元件突起电极4a、4b、4c。
元件突起电极4a、4b用于向中介基板3提供从半导体元件2输出的信号，元件突起电极4c用于向半导体元件2输入来自中介基板3的信号。从半导体元件2的安装面的一个短边向另一个短边配置有3列元件突起电极4a。在元件突起电极4a的两侧设有元件假凸点6a。从安装面的两个短边分别向中央位置配置有3列元件突起电极4b。在元件突起电极4b的靠近上述短边的一侧设有元件假凸点6a，在元件突起电极4b的靠近上述中央位置的一侧设有元件内侧假凸点7a。在元件突起电极4c的两侧设有元件假凸点6a。
半导体元件2通过元件突起电极4a、4b、4c，元件假凸点6a，元件内侧假凸点7a，基板突起电极5a、5b、5c，元件假凸点6b，元件内侧假凸点7b安装在中介基板3上。在半导体元件2和膜基板10之间，以及在中介基板3和膜基板10及半导体元件2之间，以密封树脂16进行密封。
图3的(a)是表示半导体元件2的元件突起电极4a的配置的平面图，图3的(b)是表示中介基板3的基板突起电极5a的配置的平面图。各元件突起电极4a例如是纵向长度75μm、横向长度45μm的长方形，在同一列中，相邻的元件突起电极4a之间的间隔为30μm，另外，在相邻的列，相邻的元件突起电极4a之间在纵向上的间隔为30μm，并且，在相邻的列，相邻的元件突起电极4a之间在横向上相互重叠部分的宽度为7.5μm。各基板突起电极5a例如是纵向长度60μm、横向长度30μm的长方形，在同一列中，相邻的基板突起电极5a之间的间隔为45μm，另外，在相邻的列，相邻的基板突起电极5a之间在纵向上的间隔是45μm，并且，在相邻的列，相邻的基板突起电极5a之间在横向上的间隔为7.5μm。
图4的(a)是表示中介基板3上的基板突起电极5c的配置的平面图，图4的(b)是表示为了在膜基板10上安装中介基板3而设在上述中介基板3上的突起电极12的配置的平面图。各基板突起电极5c例如是纵向长度75μm、横向长度25μm的长方形，相邻的基板突起电极5c之间的间隔是15μm或25μm。各突起电极12例如是纵向长度60μm、横向长度20μm的长方形，相邻的突起电极12之间的间隔是15μm。
由于元件突起电极4a、4b、4c配置在半导体元件2的整个面上，因此，能够通过中介基板3的配线图案进行信号导出，提高凸点的配置自由度，并能够克服凸点的配置限制，从而能够缩小芯片尺寸、降低成本。
另外，由于元件突起电极4a、4b呈锯齿状排列，因此，能够均匀分散作用在元件突起电极和基板突起电极之间的键合部上的应力。
此外，元件突起电极4a、4b、4c周期性地配置在半导体元件2的整个安装面上，如图5所示，线对称地配置元件突起电极4a、4b、4c，在将半导体元件2或中介基板3旋转180度后与基板突起电极5a、5b、5c进行键合时，如黑色长方形所示，键合的突起电极的个数减少。因此，在将半导体元件2从中介基板3上剥离以确认键合状态时，由于半导体元件2和中介基板3之间的键合强度被有意地降低，所以，能够较容易地从中介基板3上剥离半导体元件2从而可很容易地对键合状态进行确认。此外，对元件突起电极4a、4b、4c进行配置，只要在将中介基板3和半导体元件2横向或纵向上错开并对其进行键合时可减少键合凸点的个数即可。
在半导体元件2的靠近短边的外侧呈列状配置有对半导体元件2的动作不发生作用的元件假凸点6a，在元件突起电极4c的两侧设有元件假凸点6a，在元件突起电极4b的内侧设有元件内侧假凸点7a。因此，能够保护在应力作用下容易发生剥离的端部凸点。
半导体元件2的安装面的一端的元件假凸点6a和另一端的元件假凸点6a通过配线图案实现互连。通过对该配线图案的配线电阻值进行检测，能够对元件突起电极4a、4b、4c和基板突起电极5a、5b、5c之间的键合状态进行模拟确认。
图6的(a)是用于说明半导体元件2的非安装突起电极8a的平面图。图6的(b)是用于说明中介基板3的金属禁止区域13的平面图。
在一个元件突起电极4c和另外一个元件突起电极4c之间设有非安装突起电极8a。在中介基板3的与非安装突起电极8a相对的位置设有禁止形成金属配线的、纵向长度105μm、横向长度90μm的金属禁止区域13。在元件突起电极4a、4b、4c和基板突起电极5a、5b、5c已实现键合的状态下，非安装突起电极8a和中介基板3之间有缝隙。
图7是表示非安装突起电极8a的配置的平面图。在元件突起电极4c之间的区域内，对一个芯片设置一个非安装突起电极8a。非安装突起电极8a例如是纵向长度75μm、横向长度45μm的呈长方形的框状，各边框的宽度为10μm。非安装突起电极8a设在金属配线图案9之上。非安装突起电极8a和金属配线图案9的3个边分别相距5μm，与其余的一个边相距20μm。以垂直于半导体元件2的表面的方向进行观察，金属禁止区域13覆盖金属配线图案9，并且金属禁止区域13的各边与所对应的金属配线图案9的各边分别相距10μm。
在中介基板3上的突起电极12和半导体元件2之间，且在基板突起电极5a的列的延长线位置上设有非安装突起电极8b。中介基板3的短边至半导体元件2的短边的距离UN和非安装突起电极8b至中介基板3的短边的距离NCB之间满足NCB＝UN-30μm的关系。焊垫设计与图3的(b)所示的基板突起电极5a的焊垫设计相同。
在中介基板3上的突起电极12和半导体元件2之间设有非安装突起电极8c。非安装突起电极8c的中心至中介基板3的短边的距离HNB和距离UN之间满足HNB＝UN-42.5μm的关系。对非安装突起电极8c的焊垫进行设计，使得MR(金属配线)65μm四方形、SR(Silox)35μm四方形、B(Au凸点尺寸)55μm四方形的中心一致。在图7中，在SR的四方形内金属和凸点直接接触，在SR的四方形外，金属配线和凸点之间设有绝缘层。
如图7所示，配置非安装突起电极8a，并在金属配线图案9上设置偏差区域(offset area)(宽度为20μm的区域)。红外激光在透过由硅构成的中介基板3后照射半导体元件2。这样，可通过检测非安装电极8a反射的激光和金属配线图案9的偏差区域(宽度为20μm的区域)反射的激光来确认焊垫的尺寸和高度。
本发明并不限于上述实施方式，可在本发明的技术方案的范围内进行各种变更。即，通过组合在技术方案范围内适当变更的技术手段所获得的实施方式也包括在本发明的技术范围内。例如，各元件突起电极和各基板突起电极可以为正方形。
工业可利用性
本发明能够应用于包括中介基板和半导体元件的半导体装置，上述中介基板由硅构成并被安装在膜基板上，上述半导体元件用于驱动液晶并被安装在上述中介基板上。

Claims (9)

1.一种半导体装置，包括中介基板和半导体元件，其中，上述中介基板由硅构成并被安装在膜基板上，上述半导体元件用于驱动显示元件并被安装在上述中介基板上，在上述中介基板的与上述半导体元件相对的一侧形成有多个基板突起电极，上述半导体元件具有多个分别与各基板突起电极键合的元件突起电极，该半导体装置的特征在于：
上述多个元件突起电极被配置在上述半导体元件的整个面上。
2.根据权利要求1所述的半导体装置，其特征在于：
上述多个元件突起电极被配置为锯齿状。
3.根据权利要求1所述的半导体装置，其特征在于：
上述多个元件突起电极被配置为线对称。
4.根据权利要求1所述的半导体装置，其特征在于：
对上述多个元件突起电极进行配置，使得在将上述半导体元件或上述中介基板旋转180度后并与上述基板突起电极键合时键合的突起电极的个数减少。
5.根据权利要求1所述的半导体装置，其特征在于：
在上述多个元件突起电极的外侧，设有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件假凸点；
在上述多个基板突起电极的外侧，设有与上述元件假凸点进行键合的基板假凸点。
6.根据权利要求1所述的半导体装置，其特征在于：
在上述多个元件突起电极的内侧，设有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件内侧假凸点；
在上述多个基板突起电极的内侧，设有与上述元件内侧假凸点进行键合的基板内侧假凸点。
7.根据权利要求1所述的半导体装置，其特征在于：
在上述多个元件突起电极的两侧，形成有用于对上述元件突起电极和上述基板突起电极的键合实施保护的元件假凸点；
形成有配线图案，在上述多个元件突起电极的一侧形成的元件假凸点和在另一侧形成的元件假凸点借助于上述配线图案实现电连接。
8.根据权利要求1所述的半导体装置，其特征在于：
上述半导体元件设有非安装突起电极，并且，在该非安装突起电极和上述中介基板之间有缝隙。
9.根据权利要求1所述的半导体装置，其特征在于：
在金属配线图案的一部分区域中配置有上述非安装突起电极，该金属配线图案形成在上述半导体元件上。
CN2007800446913A 2006-12-04 2007-11-27 半导体装置 Expired - Fee Related CN101584041B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP327480/2006 2006-12-04
JP2006327480A JP4116055B2 (ja) 2006-12-04 2006-12-04 半導体装置
PCT/JP2007/072826 WO2008069044A1 (ja) 2006-12-04 2007-11-27 半導体装置

Publications (2)

Publication Number Publication Date
CN101584041A true CN101584041A (zh) 2009-11-18
CN101584041B CN101584041B (zh) 2011-05-04

Family

ID=39491947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800446913A Expired - Fee Related CN101584041B (zh) 2006-12-04 2007-11-27 半导体装置

Country Status (5)

Country Link
US (1) US20090302464A1 (zh)
JP (1) JP4116055B2 (zh)
CN (1) CN101584041B (zh)
TW (1) TW200832642A (zh)
WO (1) WO2008069044A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920791A (zh) * 2015-12-21 2017-07-04 斯坦雷电气株式会社 半导体发光装置及半导体发光装置的制造方法
CN109216308A (zh) * 2017-07-03 2019-01-15 南茂科技股份有限公司 凸块工艺与覆晶结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4219953B2 (ja) * 2006-12-11 2009-02-04 シャープ株式会社 Ｉｃチップ実装パッケージ、およびその製造方法
JP2010177563A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 表示駆動用半導体装置
BRPI1012742A2 (pt) * 2009-06-16 2019-09-24 Sharp Kk "chip semicondutor módulo de cristal líquido e estrutura de montagem do chip semicondutor"
JP5445167B2 (ja) * 2010-01-25 2014-03-19 パナソニック株式会社 半導体装置及びその製造方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP2015198122A (ja) * 2014-03-31 2015-11-09 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
JPS6286744A (ja) * 1985-10-11 1987-04-21 Sharp Corp Ｌｓｉチツプ
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JPS6471140A (en) * 1987-09-11 1989-03-16 Oki Electric Ind Co Ltd Semiconductor device
JPH0513667A (ja) * 1991-07-04 1993-01-22 Fujitsu Ltd 半導体装置
JP3325317B2 (ja) * 1992-11-30 2002-09-17 京セラ株式会社 Ｃｏｇ方式の液晶モジュールに用いる半導体装置
JP2795262B2 (ja) * 1996-05-23 1998-09-10 日本電気株式会社 フリップチップ接合部検査装置
JPH11126792A (ja) * 1997-10-22 1999-05-11 Seiko Epson Corp フェースダウン用多出力ドライバの電極位置，フェースダウン用ｉｃの電極位置，配線基板およびディスプレイモジュール
JP3718039B2 (ja) * 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
JPH11297751A (ja) * 1998-04-16 1999-10-29 Citizen Watch Co Ltd 半導体装置
DE19861113C2 (de) * 1998-06-30 2000-11-02 Micronas Intermetall Gmbh Anordnung mit einer Substratplatte und einem Chip
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
US6137167A (en) * 1998-11-24 2000-10-24 Micron Technology, Inc. Multichip module with built in repeaters and method
JP2001142090A (ja) * 1999-11-11 2001-05-25 Hitachi Ltd 液晶表示装置
US6281041B1 (en) * 1999-11-30 2001-08-28 Aptos Corporation Process to make a tall solder ball by placing a eutectic solder ball on top of a high lead solder ball
US6396116B1 (en) * 2000-02-25 2002-05-28 Agilent Technologies, Inc. Integrated circuit packaging for optical sensor devices
US20020093106A1 (en) * 2001-01-17 2002-07-18 Ashok Krishnamoorthy Bonding pad for flip-chip fabrication
US6531782B1 (en) * 2001-06-19 2003-03-11 Cypress Semiconductor Corp. Method of placing die to minimize die-to-die routing complexity on a substrate
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP2003303852A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
US6919642B2 (en) * 2002-07-05 2005-07-19 Industrial Technology Research Institute Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US6747331B2 (en) * 2002-07-17 2004-06-08 International Business Machines Corporation Method and packaging structure for optimizing warpage of flip chip organic packages
US6960830B2 (en) * 2002-10-31 2005-11-01 Rohm Co., Ltd. Semiconductor integrated circuit device with dummy bumps
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
JP3967263B2 (ja) * 2002-12-26 2007-08-29 セイコーインスツル株式会社 半導体装置及び表示装置
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4651367B2 (ja) * 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US7102240B2 (en) * 2004-06-11 2006-09-05 Samsung Electro-Mechanics Co., Ltd. Embedded integrated circuit packaging structure
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US8164187B2 (en) * 2004-12-14 2012-04-24 Taiwan Tft Lcd Association Flip chip device and manufacturing method thereof
US20060125111A1 (en) * 2004-12-14 2006-06-15 Wen-Chih Chen Flip chip device
US20060267197A1 (en) * 2004-12-14 2006-11-30 Taiwan Tft Lcd Association Integrated circuit device
JP2006339316A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920791A (zh) * 2015-12-21 2017-07-04 斯坦雷电气株式会社 半导体发光装置及半导体发光装置的制造方法
CN106920791B (zh) * 2015-12-21 2021-12-28 斯坦雷电气株式会社 半导体发光装置及半导体发光装置的制造方法
CN109216308A (zh) * 2017-07-03 2019-01-15 南茂科技股份有限公司 凸块工艺与覆晶结构
CN109216308B (zh) * 2017-07-03 2020-06-30 南茂科技股份有限公司 凸块工艺与覆晶结构

Also Published As

Publication number Publication date
JP4116055B2 (ja) 2008-07-09
WO2008069044A1 (ja) 2008-06-12
US20090302464A1 (en) 2009-12-10
CN101584041B (zh) 2011-05-04
TW200832642A (en) 2008-08-01
JP2008141069A (ja) 2008-06-19

Similar Documents

Publication Publication Date Title
CN101584041B (zh) 半导体装置
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
CN100552929C (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
EP3112931B1 (en) Display device
US5737053A (en) Wire substrate having branch lines perpendicular to the main lines in which the branch lines connect to driving circuits on a display device
CN113257121B (zh) 一种显示装置及其制作方法和拼接显示装置
KR20100105935A (ko) 정전기 방지 패턴을 가지는 표시 패널
CN106461474B (zh) 力检测器
JP5043517B2 (ja) 液晶表示装置及び液晶表示パネル
CN103472600A (zh) 线路基板及包含其的显示面板
TW309650B (zh)
JP3580207B2 (ja) 表示装置
JP2009115940A (ja) 液晶パネル
US8659145B2 (en) Semiconductor device
KR19990081110A (ko) Cog 실장용 액정표시장치의 정전기 방지 장치
KR100244184B1 (ko) 액정표시장치
KR100457482B1 (ko) 테이프캐리어패키지
KR100844630B1 (ko) 반도체 장치
CN100452374C (zh) 半导体装置
KR20060004320A (ko) 신호전송필름 및 이를 갖는 표시장치
JP4770237B2 (ja) 端子接合構造及び表示装置
JPH08248432A (ja) 表示パネルの実装構造
KR100537876B1 (ko) 액정 표시 장치용 패널
KR100637058B1 (ko) 액정표시장치
KR100471783B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20131127