KR100537876B1

KR100537876B1 - 액정 표시 장치용 패널

Info

Publication number: KR100537876B1
Application number: KR1019980030588A
Authority: KR
Inventors: 허재호
Original assignee: 삼성전자주식회사
Priority date: 1998-07-29
Filing date: 1998-07-29
Publication date: 2006-05-22
Also published as: KR20000009915A

Abstract

본 발명에 따른 COG 방식의 액정 표시 장치용 패널은 공통 전극이 형성되어 있는 컬러 필터 기판과 박막 트랜지스터 기판이 마주하고 있으며, 표시 영역에는 다수의 게이트선과 다수의 데이터선이 가로 방향과 세로 방향으로 각각 형성되어 있다. 또한, 두 기판이 마주하는 기판의 가장자리에서 외부에 노출되어 있는 게이트선 및 데이터선의 끝 부분은 게이트선 및 데이터선과 연결되어 있는 버퍼 금속층과 절연막을 사이에 두고 중첩되어 있다. 이러한 구조에서는 게이트선 및 데이터선의 끝 부분과 버퍼 금속층은 모두 게이트선 및 데이터선과 연결되어 있으므로 이들 사이에는 등 전위 영역이 형성된다. 이때, 두 기판이 마주하는 가장자리에 수분이 침투하여 게이트선 및 데이터선이 공통 전극과 단락되어 부식이 진행되더라도 등 전위 영역에서는 부식의 원인이 되는 이온들의 이동이 진행되지 않으므로 버퍼 금속층과 중첩되어 있는 게이트선 및 데이터선의 끝 부분에서는 더 이상 부식이 진행되지 않는다. 이때, 등 전극 영역을 확장하기 위하여 버퍼 금속층과 이와 중첩되어 있는 배선의 끝 부분 사이에 규소층을 더 추가할 수도 있다.

Description

액정 표시 장치용 패널

본 발명은 액정 표시 장치용 패널에 관한 것으로서, 더욱 상세하게는, 공통 전극을 투명한 도전 물질인 ITO(indium tin oxide)로 형성하는 액정 표시 장치용 패널에 관한 것이다.

액정 표시 장치의 개발에 있어서, 신뢰성을 저하시키는 요인으로는 두 기판으로 이루어진 액정 패널의 가장자리에서부터 발생하기 시작하여 안쪽의 표시 영역으로 확산되는 배선의 부식 현상을 들 수 있다. 이러한 배선의 부식 현상은 서로 다른 기판에 각각 형성된 노출된 금속 배선과 공통 전극이 외부로부터 침투한 수분을 통하여 단락되면서 전류가 흐르게 되어 발생한다. 따라서, 부식 현상은 액정 패널에서 두 기판이 마주하는 동시에 노출된 금속 배선이 존재하고 수분 침투가 가능한 부분에서 빈번하게 발생한다.

현재, 액정 표시 장치는, 구동 집적 회로를 연결하는 방법으로 TAB 방식과 COG(chip on glass) 방식이 있으며, 제조 공정시 발생하는 정전기를 방전시키기 위하여 다수의 배선을 연결시키는 단락선을 가진다. 여기서, TAP 방식에서는 두 기판이 마주하는 부분에서 배선이 노출되지 않도록 형성할 수 있어 부식 현상을 방지할 수 있으며, 배선과 연결된 다수의 패드로 이루어진 패드부는 노출되어 있더라도 두 기판이 마주하지 않기 때문에 부식 현상은 발생하지 않는다. 그러나, COG 방식의 경우에는 두 기판이 마주하는 부분에서 노출된 금속 배선이 존재하게 된다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

도1 및 도 2는 종래의 기술에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이다.

도 1은 박막 트랜지스터 기판(1)과 컬러 필터 기판(2)을 정렬한 상태를 도시한 도면이고, 도 2는 액정 표시 장치에 적합하도록 도 1의 절단선(17)을 통하여 일부를 절단한 상태이다.

도 1 및 도 2에서 보는 바와 같이, 종래의 액정 표시 장치용 패널은 컬러 필터 기판(2)과 컬러 필터 기판(2)에 의해 노출된 박막 트랜지스터 기판(1)이 포개져 있다. 포개진 두 기판(1, 2) 중앙의 표시 영역(A)에는 다수의 게이트선(3)과 다수의 데이터선(4)이 서로 교차하면서 행렬 형태로 화소를 정의하고 있다. 표시 영역(A)의 둘레에는 다수의 게이트선(3) 및 데이터선(4)과 전기적으로 연결되어 있는 두 개의 제1 정전 방지용 배선(7, 8)이 형성되어 있으며, 정전 방지용 링(7) 밖의 둘레에는 봉인재(9)가 형성되어 있다. 노출된 박막 트랜지스터 기판(1)의 우측 및 하부에는 게이트선(3) 및 데이터선(4)의 한 쪽 끝 부분이 연장되어 있으며, 각각 게이트 및 데이터 구동 집적 회로가 실장되는 게이트 및 데이터 실장부(5, 6)가 형성되어 있다. 또한, 노출된 박막 트랜지스터 기판(1)의 둘레에는 다수의 게이트선(3) 및 데이터선(4)의 다른 쪽 끝 부분과 직접 연결되어 있는 제2 정전 방지용 배선(18)이 형성되어 있다.

그러나 이러한 종래의 기술에 따른 액정 표시 장치용 패널에서는 도 2에서 보는 바와 같이 절단선(17)을 통하여 박막 트랜지스터 기판(1)의 일부를 절단하면, 두 기판(1, 2)이 마주하는 위치에서 게이트선(3) 및 데이터선(4)의 끝 부분이 노출되며, 이 부분에서는 수분이 침투하여 배선의 부식 현상이 발생하는 문제점을 가지고 있다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 배선이 부식되는 것을 방지하는 것이다.

본 발명에서는 이러한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 패널에는 두 기판 사이에서 외부에 노출되어 있는 게이트선 및 데이터선의 끝 부분과 절연막을 사이에 두고 중첩되어 있으며 게이트선 및 데이터선과 연결되어 있는 버퍼 금속층이 형성되어 있다.

여기서, 버퍼 금속층은 외부로 노출되지 않도록 형성하는 것이 바람직하다. 또한, 버퍼 금속층과 게이트선 및 데이터선 사이의 간격을 넓히기 위하여 규소층을 추가로 형성할 수도 있다.

이러한 본 발명에 따른 액정 표시 장치용 패널에서는 게이트선 및 데이터선의 끝 부분이 노출되어 부식이 진행하더라도, 버퍼 금속층과 게이트선 및 데이터선의 끝 부분 사이는 등 전위가 형성되어 부식의 원인이 되는 이온이 이동하지 못하게 되어 부식이 진행되지 않는다.

그러면 첨부한 도면을 참고로 하여 본 발명에 따른 액정 표시 장치용 패널의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도 3 및 도 4는 본 발명의 실시예에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 평면도이다.

도 3은 본 발명의 실시예에 따른 박막 트랜지스터 기판(100)과 컬러 필터 기판(200)을 정렬한 상태를 도시한 도면이고, 도 4는 액정 표시 장치에 적합하도록 도 1의 절단선(170)을 통하여 박막 트랜지스터 기판(100)의 일부를 절단한 상태이다.

도 3 및 도 4에서 보는 바와 같이, 본 발명에 따른 COG 방식의 액정 표시 장치용 패널은 종래의 구조와 유사하게 투명한 도전 물질인 ITO로 이루어진 공통 전극이 전면에 형성되어 있는 컬러 필터 기판(200)과 스위칭 소자인 박막 트랜지스터(도시하지 않음)가 형성되어 있는 박막 트랜지스터 기판(100)이 포개져 있다. 여기서, 공통 전극은 컬러 필터 기판(200) 전면에 형성되어 평면도에는 나타나지 않지만 이후에 단면도를 통하여 설명하기로 한다. 표시 영역(A)에는 다수의 게이트선(300)과 다수의 데이터선(400)이 가로 방향과 세로 방향으로 각각 형성되어 있으며, 이들이 서로 교차하면서 행렬 형태의 화소를 정의하고 있다. 표시 영역(A)의 둘레에는 다수의 게이트선(300) 및 데이터선(400)과 다이오드 또는 트랜지스터를 통하여 전기적으로 연결되어 있는 제1 정전기 방지용 배선(700, 800)이 링의 모양으로 형성되어 있다. 제1 정전기 방지용 배선(700)과 컬러 필터 기판(200) 의 경계선 사이 둘레에는 두 기판(100, 200) 사이에 주입되어 있는 액정 물질을 봉인하는 봉인재(900)가 링의 모양으로 형성되어 있다. 노출된 박막 트랜지스터 기판(100)의 우측 및 하부에는 각각 게이트 구동 집적 회로 및 데이터 구동 집적 회로가 실장되는 게이트 실장부(500) 및 데이터 실장부(600)가 각각 형성되어 있다.

하지만, 게이트선(300) 및 데이터선(400)의 끝 부분(310, 410)은 게이트선(300) 및 데이터선(400)과 부식 방지용 패턴(120, 140)을 통하여 각각 연결되어 있다. 노출된 박막 트랜지스터 기판(100)의 둘레에는 게이트선(300) 및 데이터선(400)의 끝 부분(310, 410)과 직접 연결되어 있으며, 정전기를 방전시키기 위한 제2 정전기 방지용 배선(180)이 형성되어 있다.

이러한 본 발명에 따른 액정 표시 장치용 패널에서는, 앞에서 설명한 바와 같이, 각각의 게이트선(300) 및 데이터선(400)은 제1 정전기 방지용 배선(700, 800) 및 제2 정전기 방지용 배선(180)을 통하여 모두 전기적으로 연결되어 있으므로 FAB 공정 진행시 발생하는 정전기는 모든 배선을 통하여 방전되므로 배선(300, 400) 및 이들이 교차하는 부분에 형성되어 있는 박막 트랜지스터(도시하지 않음)는 손상되지 않는다.

도 4에서 보는 바와 같이, 절단선(170)을 통하여 박막 트랜지스터 기판(100)의 일부를 절단하면, 제2 정전기 방지용 배선(180)과 이와 연결되어 있는 게이트선(300) 및 데이터선(400)의 끝 부분(310, 410)의 일부가 제거되며, 게이트선(300) 및 데이터선(400)의 끝 부분(310, 410)의 나머지 일부(B)는 남게되어 종래의 기술과 유사하게 외부로 노출된다.

이때, 두 기판(100, 200) 사이에 수분이 침투하여 공통 전극과 게이트선(300) 및 데이터선(400)이 서로 단락되면, 게이트선(300) 및 데이터선(400)의 끝 부분(310, 410)에서 부식이 진행되지만, 부식 방지용 패턴(120, 140)이 형성되어 있는 부분에서는 더 이상 부식이 진행되지 않는다. 이에 대하여 상세하게 설명하기로 한다. 여기서는 게이트선의 끝 부분에서 진행되는 부식 현상을 하나의 예로 설명하며, 부식 방지용 패턴(120, 140)은 ITO막과 버퍼 금속층을 포함한다.

도 5는 도 4에서 V 부분의 부식 방지용 패턴을 상세하게 도시한 상세도이고, 도 6은 도 5에서 VI-VI 선을 따라 잘라 도시한 단면도이다. 여기서, 봉인재(900, 도 4참조)에 대한 설명은 생략하였다.

도 5 및 도 6에서 보는 바와 같이, 투명한 하부 절연 기판(100) 위에 게이트선(300) 및 게이트선(300)의 끝 부분(310)이 형성되어 있으며, 게이트 절연막(101)이 이들(300, 310)을 덮고 있다. 게이트 절연막(101)의 상부에는 게이트선(300)의 끝 부분(310)과 중첩되어 있는 버퍼 금속층(500)이 형성되어 있다. 또한, 게이트 절연막(101) 상부에는 버퍼 금속층(500)을 덮고 있으며, 버퍼 금속층(500) 및 게이트 절연막(101)과 함께 게이트선(300)을 각각 노출시키는 접촉 구멍(112)을 가지는 보호막(102)이 형성되어 있다. 보호막(102) 위에는 접촉 구멍(102)을 통하여 버퍼 금속층(500)과 게이트선(300)과 연결되어 있는 ITO막(141)이 형성되어 있다.

여기서, 버퍼 금속층(500)은 외부로 노출되지 않도록 형성하며, 데이터선(400)과 ITO막(141)이 다른 층에 형성한 경우이지만, 보호막의 하부에 ITO막을 형성할 수 있다.

이때, ITO막(141)은 봉인재(900, 도 4 참조)와 중첩하도록 형성하는 것이 바람직하다.

한편, 하부 절연 기판(100)과 마주하는 상부 절연 기판(200)에는 공통 전극(210)이 형성되어 있다.

이러한 액정 패널에서 버퍼 금속층(500)과 게이트선(300)의 끝 부분(310)은 ITO막(141)을 통하여 연결되어 있으므로 동일한 전압이 인가되며, 이들 사이에는 등 전위 영역이 형성된다. 이러한 등 전위 영역의 높이를 늘리기 위하여 규소층을 삽입할 수도 있다.

이때, 전류를 통하여 발생하는 부식은 서로 다른 도전 물질 사이에 전위차로 인하여 발생하며, 이온들은 이동을 통한 화학 반응에 의해 진행된다. 그러므로 이온들의 이동을 멈추게 하면, 화학 반응은 진행되지 않으며 부식도 진행하지 않는다. 따라서, 본 발명에서는 버퍼 금속층(500)과 게이트선(300)의 끝 부분(310) 사이에서는 이온들의 이동이 멈추도록 하기 위하여 등 전위 영역을 형성한 것이다.

결국, 본 발명에 따른 액정 패널에서 두 기판(100, 200) 사이에 수분이 침투하여 공통 전극(210)과 게이트선(300)이 서로 단락되어 게이트선(300)의 끝 부분(310)에서 부식이 진행되더라도 등 전위 영역이 형성되는 버퍼 금속층(500)의 하부에서는 부식 현상이 멈추게 된다.

물론, 부식 방지용 패턴(120, 도 4 참조)도 유사한 구조를 형성하여 부식 현상을 멈추게 된다.

이렇게 등 전위 영역을 형성하여 부식의 진행을 멈추게 하는 방법은 다른 반도체 장치에서도 적용할 수 있다.

이상에서와 같이, 본 발명에 따른 COG용 액정 표시 장치용 패널에서는 게이트선 및 데이터선의 끝 부분과 중첩하는 버퍼 금속층을 추가하여 등 전위 영역을 형성함으로써 게이트선 및 데이터선의 끝 부분에서부터 표시 영역 쪽으로 진행되는 배선의 부식을 방지할 수 있다.

도1 및 도 2는 종래의 기술에 따른 COG(chip on glass) 방식의 액정 표시 장치용 패널의 구조를 도시한 배치도이고,

도 3 및 도 4는 본 발명에 따른 COG 방식의 액정 표시 장치용 패널의 구조를 도시한 배치도이고,

도 5는 도 4에서 V 부분을 상세하게 도시한 배치도이고,

도 6은 도 5에서 VI-VI 선을 따라 잘라 도시한 단면도이다.

Claims

공통 전극이 형성되어 있는 제1 기판,

상기 제1 기판과 마주하는 제2 기판,

상기 제2 기판에 한 방향으로 형성되어 있는 데이터선,

상기 제2 기판에 형성되어 있으며, 표시 영역에서 상기 데이터선과 교차하는 게이트선, 그리고

상기 제1 및 제2 기판이 마주하는 가장자리에서 일부 노출되어 있는 상기 게이트 및 상기 데이터선의 끝 부분과 절연막을 사이에 두고 중첩되어 있으며, 게이트선 및 데이터선과 접촉 구멍을 통하여 연결되어 있는 버퍼 금속층을 포함하는 액정 표시 장치용 패널.
제1항에서, 상기 끝 부분은 상기 제2 기판 위에 형성되어 있는 액정 표시 장치용 패널.
제2항에서, 상기 버퍼 금속층을 덮는 보호막을 더 포함하며,

상기 보호막에는 상기 절연막과 함께 상기 버퍼 금속층과 상기 게이트선 및 데이터선을 노출시키는 접촉 구멍이 형성되어 있으며,

상기 접촉 구멍을 통하여 상기 버퍼 금속층과 상기 게이트선 및 데이터선과 연결되어 있는 ITO막을 더 포함하는 액정 표시 장치용 패널.
제3항에서, 상기 버퍼 금속층과 상기 끝 부분 사이에 규소층을 더 포함하는 액정 표시 장치용 패널.
제4항에서, 상기 버퍼 금속층과 상기 두 기판의 가장자리에서 상기 보호막에 덮여 있어 외부로 노출되지 않는 액정 표시 장치용 패널.