CN103887170B - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN103887170B
CN103887170B CN201310683152.1A CN201310683152A CN103887170B CN 103887170 B CN103887170 B CN 103887170B CN 201310683152 A CN201310683152 A CN 201310683152A CN 103887170 B CN103887170 B CN 103887170B
Authority
CN
China
Prior art keywords
substrate
etching
semiconductor device
back side
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310683152.1A
Other languages
English (en)
Other versions
CN103887170A (zh
Inventor
吉成正敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103887170A publication Critical patent/CN103887170A/zh
Application granted granted Critical
Publication of CN103887170B publication Critical patent/CN103887170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

本发明提供一种半导体装置的制造方法以及通过该制造方法制造而成的半导体装置。该半导体制造方法可以可靠地清除伴随半导体基板的蚀刻而附着于半导体基板的非意图的杂质，并能够精致地设计半导体基板的杂质的浓度分布。在半导体装置的制造方法中，包含：在基板的表面形成包含对在基板的厚度方向流通的电流进行控制的有源元件的第1半导体区域的工序；研磨基板的背面的工序；利用包含磷的药液蚀刻研磨后的基板的背面的第1蚀刻工序；用蚀刻速率比第1蚀刻低的蚀刻方法蚀刻第1蚀刻后的背面的第2蚀刻工序；以及从第2蚀刻后的基板的背面注入杂质，从而形成上述电流流通的第2半导体区域的工序。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及半导体装置的制造方法及半导体装置。
背景技术
在IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）、MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属-氧化层-半导体-场效晶体管）、二极管等在半导体晶片（基板）的厚度方向流通电流的电力用半导体装置，即在半导体基板的背面具有电极的电力用半导体装置中，无法忽略由半导体基板的厚度本身所产生的电阻成分。为此，需要对半导体基板进行薄化加工，使半导体基板的厚度更薄，以避免由半导体基板的厚度引起的半导体装置的导通特性或关断特性的恶化等。
专利文献1公开有如下的技术事项，即、在IGBT等电力用半导体装置中的上述半导体基板的薄化加工中，针对形成有表面构造的半导体基板的背面通过背磨（Backgrinding）等进行了机械式研磨之后，为了清除在机械式研磨中产生的加工形变，进行湿式蚀刻等化学式研磨。
另外，专利文献2公开有如下的技术事项，即、使用氢氟酸、硝酸、硫酸、以及磷酸的混合药液，作为通过湿式蚀刻来研磨形成有表面构造的硅基板的背面时的药液。
并且，专利文献3公开有如下的技术事项，即、在沟槽栅型的IGBT 的制造方法中，向形成有表面构造的半导体基板的背面注入硼后，通过实施激光退火来将注入的硼活化。
专利文献1：日本特开2012-174956号公报
专利文献2：日本特开2011-151350号公报
专利文献3：日本特开2011-204716号公报
如上述那样，在现有技术中，分别部分地公开有如下的技术事项，即、背面研磨形成表面构造后的半导体基板的技术事项；为了清除受到背面研磨引起的损伤的层而对背面进行湿式蚀刻的技术事项；以及用于将注入背面的杂质活化的激光退火的技术事项。
专利文献1公开的背面研磨是用于将半导体基板低电阻化的薄化加工中的基本技术。另外，背面湿式蚀刻清除由背磨等机械式研磨所产生的半导体基板的损伤层，例如，是用于防止薄化加工后的半导体基板在运输作业中的破裂而所需的技术事项。
另外，在专利文献2公开的湿式蚀刻的混合药液中，通过利用硝酸（HNO3）使硅基板氧化、利用氢氟酸（HF）清除硅氧化物来进行蚀刻。而且，混合药液中的磷酸（H3PO4）具有使硅基板的凹凸自我整合地（各向异性地）减少的效果，有助于增加硅基板的强度。
换言之，磷酸滞留于在机械式研磨等中产生的凹凸的凹部，使凹部的蚀刻速率（蚀刻速度）降低，与凸部的蚀刻速率之间产生差，从而能够成为平坦的镜面精加工。
而且，在通过蒸镀、溅射来形成背面金属电极的基础上，镜面精加工后的硅基板的背面成为理想的状态。
并且，因为专利文献3公开的通过激光退火进行的被注入离子的杂质的活化，能够形成局部的杂质区域，并且能够精致地控制其浓度分布，所以，在使用于半导体装置的高性能化的浓度分布易于设计方面是重要的技术事项。
上述各文献部分地公开的背面研磨、湿式蚀刻、以及激光退火的各工序，是在IGBT等在半导体基板的厚度方向流通电流的电力用半导体装置中，解决薄化加工半导体基板方面的各课题的工序。即、薄化加工半导体基板，使其低电阻化、针对强度因薄化而降低的半导体基板实施对策、以及使用于高性能化的浓度分布易于设计。
因此，在现有技术中，背面研磨、湿式蚀刻、以及激光退火的一系列工序在半导体基板的薄化处理中，成为基本的工序。
然而，对于IGBT，需要减少关断时的开关损耗（以下，有时记作“Eoff”。）这样的进一步的技术的提高。所谓关断时的开关损耗是指，在断开栅极电压的瞬间，由流过IGBT的发射极-集电极间的电流所引起的损耗。
图1是表示Vce（饱和）-Eoff特性与集电极浓度的关系的示意图。此处，Vce（饱和）是饱和区域中的集电极-发射极间的电压。如该图所示，若降低集电极浓度，则虽然Vce（饱和）上升，但Eoff呈降低的趋势。认为这是因为若降低集电极浓度，则虽然与Vce（饱和）的上升呈调整的关系，但产生少数载流子容易脱离的效果，这有助于Eoff的减少。
这样，为了减少Eoff，需要降低IGBT的集电极区域的杂质浓度，特别是在下一代的IGBT中，将P型集电极的P+集电极浓度降低至5×1017原子/cm3左右是必须的。
另一方面，如上述那样，磷酸作为半导体基板的薄化加工中的湿式蚀刻的药液而成为不可或缺的成分。然而，在背面湿式蚀刻结束的阶段，蚀刻药液中含有的磷残留于半导体基板的表面。
若该磷在通常的DI（纯水）清洗中未被完全清除，在该磷残留的状态下在下一个工序中通过激光退火进行杂质的活化，则该磷作为Ｎ型杂质被活化。因此，P型集电极的浓度分布与设计值偏离，成为使半导体装置的特性恶化的重要因素。
图2是作为实际的例子，表示通过SIMS（Secondary Ion-microprobe MassSpectrometer：二次离子质量分析）来分析利用氢氟酸、硝酸、以及磷酸的混合药液湿式蚀刻硅基板并将其纯水冲洗清洗后实施激光退火处理而得的样品的结果的图。
在该图所示的例子中，从湿式蚀刻后的硅基板的背面到约0.4μm的深度，检测出约2×1017原子/cm3的浓度的非意图的磷。
该情况表示，首先在湿式蚀刻工序中，药液中含有的磷附着在硅基板的背面，然后，在湿式蚀刻之后的纯水冲洗清洗中，没有完全清除在湿式蚀刻工序中附着于硅基板的背面的残留磷。而且，表示附着并残留在硅基板背面的磷通过之后的激光退火处理扩散至0.4μm的深度。
该约2×1017原子/cm3的磷浓度也相当于P型集电极的目标杂质（例如，硼11B+）浓度亦即5×1017原子/cm3的40%。
因为这样地扩散至硅基板内的磷作为Ｎ型杂质发挥作用，所以，例如作为针对IGBT的P型集电极中的P型杂质的反掺杂而发挥作用，促使 IGBT的P型集电极的浓度的变动，成为精致地设计杂质浓度的障碍，进而妨碍Eoff的减少。
因此，如何可靠地清除在湿式蚀刻时附着的磷成为IGBT的进一步的特性提高的方面的课题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于，提供一种能够可靠地清除伴随半导体基板的蚀刻而附着于半导体基板的非意图的杂质，并能够精致地设计半导体基板的杂质的浓度分布的半导体装置的制造方法、及由该制造方法制造而成的半导体装置。
为了实现上述目的，技术方案1所述的半导体装置的制造方法，包含：在基板的表面形成包含对在上述基板的厚度方向流通的电流进行控制的有源元件的第1半导体区域的工序；研磨上述基板的背面的工序；利用包含磷的药液蚀刻研磨后的上述基板的背面的第1蚀刻工序；用蚀刻速率比上述第1蚀刻低的蚀刻方法蚀刻第1蚀刻后的背面的第2蚀刻工序；以及从上述第2蚀刻后的上述基板的背面注入杂质，从而形成所述电流流通的第2半导体区域的工序。
另一方面，为了实现上述目的，技术方案7所述的半导体装置，包含：基板；第1半导体区域，其形成于上述基板的表面，包含控制在上述基板的厚度方向流通的电流的有源元件；注入区域，其是以在规定的距离的位置具有每单位体积的浓度的峰值部分的方式从上述基板的背面注入磷的区域；以及第2半导体区域，其是在上述注入区域与上述基板的背面之间注入规定的导电型的杂质并形成为规定的厚度且上述电流流通的区域，其中，上述第2半导体区域中的每单位体积的磷的浓度是上述第2半导体区域中的每单位体积的上述规定的导电型的杂质的浓度的1/10以下。
另外，为了实现上述目的，技术方案12所述的半导体装置，包含：基板；第1半导体区域，其形成于上述基板的表面，包含控制在上述基板的厚度方向流通的电流的有源元件；注入区域，其是以规定的距离的位置具有每单位体积的浓度的峰值部分的方式从上述基板的背面注入磷的区域；以及第2半导体区域，其是在上述注入区域与上述基板的背面之间注入规定的导电型的杂质而形成的上述电流流通的区域，其中，上述第2半导体区域中的每单位体积的磷的浓度是上述注入区域的峰值的每单位体积的磷的浓度的1/5以下，并且上述第2半导体区域中的每单位体积的上述规定的导电型的杂质的浓度是5×1017原子/cm3以下。
根据本发明，能够提供一种可以可靠地清除伴随半导体基板的蚀刻而附着于半导体基板的非意图的杂质，并可以精致地设计半导体基板的杂质的浓度分布的半导体装置的制造方法、及由通过该制造方法制造而成的半导体装置。
附图说明
图1是表示IGBT的Vce（饱和）-Eoff特性与集电极浓度的关系的一个例子的图。
图2是背面湿式蚀刻后的磷浓度的一个例子的图。
图3是表示实施方式所涉及的半导体装置的一个例子的纵剖视图。
图4是用于说明实施方式所涉及的半导体装置的制造工序的一个例子的流程图。
图5（a）～图5（d）是用于说明实施方式所涉及的半导体装置的制造工序的一个例子的纵剖视图。
图6是表示实施例1所涉及的半导体装置的磷浓度的图。
图7是表示实施例2所涉及的半导体装置的杂质的浓度的图。
符号说明
10…半导体装置；12…表面金属电极；13…保护膜；16…中间膜； 18…Ｎ型发射极层；20…P型沟道层；22…栅极氧化膜；24…沟槽栅极； 26…N型基板；28…缓冲层；30…P型集电极层；32…背面金属电极。
具体实施方式
图3示出本实施方式的半导体装置10的纵剖视图。半导体装置10 是作为半导体装置的一个例子的沟槽栅极构造的IGBT，具备控制在基板的厚度方向流通的电流的有源区域（绝缘栅构造），其中，该有源区域包含沟槽栅极24、栅极氧化膜22、N型发射极层18、P型沟道层20、中间膜16、表面金属电极12、以及保护膜13。另外，在该有源区域的下部具备N型基板26、缓冲层（场阑层：FS层）28、P型集电极层30、以及背面金属电极32。作为一个例子，Ｎ型基板26使用硅基板。
在半导体装置10中，通过向沟槽栅极24施加电压来经由P型沟道层20从N型发射极层18向N型基板26（作为漂移层发挥作用）注入电子，从P型集电极层30向N型基板26注入空穴。由此，在N型基板26中发生电导调制效应，电阻大幅度减少，从而能够流通大电流。此时，缓冲层28具有阻挡在N型基板26中扩展的耗尽层的功能。
本实施方式的半导体装置10的目的在于，能够可靠地清除伴随N 型基板26的蚀刻而附着于N型基板26的非意图的杂质，并能够精致地设计P型集电极层30的杂质的浓度分布。
接下来，使用图4以及图5，对本实施方式所涉及的半导体装置的制造方法进行说明。
在图4中，首先，在工序400中，在硅基板的表面形成上述有源区域。
接下来，在工序402中，机械式研磨硅基板的背面。该研磨例如能够使用横切式的研磨机来进行。
接下来，在工序404中，湿式蚀刻研磨后的硅基板的背面。此时的蚀刻药液例如能够使用包含氢氟酸、硝酸、以及磷酸的混合药液。该混合药液中的各酸的作用与上述作用相同。
接下来，在工序406中，使用氢氟酸清洗实施了上述湿式蚀刻后的硅基板的背面。
接下来，在工序408中，针对硅基板的背面进行SC-1清洗。图5 （a）示出此时的基板的剖面。
此处，所谓SC-1清洗是指使用包含氨水以及双氧水的清洗液进行的清洗，清洗方法如下，即、首先利用双氧水氧化硅基板的表面，接下来利用碱性的氨蚀刻其硅氧化物，并通过剥离法清除附着于硅氧化物的各种颗粒。
工序406的使用氢氟酸进行的清洗以及工序408的SC-1清洗是清除湿式蚀刻带来的磷污染的工序。使用氢氟酸进行的清洗以及SC-1清洗均是利用抑制蚀刻速率的所谓的光蚀刻，来维持通过工序404的湿式蚀刻而得到的硅基板背面的平坦性，并清除附着于硅基板背面的磷的清洗。
此外，使用氢氟酸进行的清洗以及SC-1清洗，即使仅使用一种清洗也能够得到很好的效果，所以未必需要实施两种清洗，也可以根据能够允许的残留磷的浓度，仅实施其中一种清洗。并且，使用氢氟酸进行的清洗与SC-1清洗也无需按该顺序进行，也可以在SC-1清洗之后进行使用氢氟酸的清洗。
接下来，在工序410，从SC-1清洗之后的硅基板的背面，以数百keV的加速能量来离子注入磷（31P+），从而形成缓冲层（场阑层）28 （图5（b））。缓冲层28形成为在Ｎ型基板26的内部具有磷浓度的峰值，即、示意地讲，例如在图5（b）中的标注‘n+’的附近具有峰值。
接下来，在工序412中，从硅基板的背面，以数十keV的加速能量来离子注入硼（11B+），形成P型集电极层30（图5（c））。
接下来，在工序414中，为了活化在工序412中离子注入的硼而对该硼进行激光退火处理。
接下来，在工序416中，在硅基板的背面形成背面金属电极32，从而本实施方式的半导体装置（IGBT）10完成（图5（d））。
之后进行切割等，适当地分离成个别的半导体装置10的芯片。
（实施例1）
使用硅基板制作如下四个样品，实施激光退火之后进行SIMS分析以评价磷浓度。用于评价的硅基板的背面研磨后的厚度约100μm。
(样品1）：对背面研磨后的硅基板进行现有的湿式蚀刻处理（即、进行图4的制造工序的工序404）。作为硅蚀刻药液，是氢氟酸：硝酸：硫酸：磷酸：水＝10%：30%：20%：20%：20%（体积比）的混合药液，其蚀刻速率约为20μm/分。另外，将蚀刻时间设为1分，将硅基板研磨到约80μm。湿式蚀刻后的纯水冲洗清洗时间约为60秒。
（样品2）：对实施了上述现有的湿式蚀刻处理后的硅基板进行120 秒的纯水冲洗清洗（即、以以往的两倍的时间进行纯水冲洗清洗）。
（样品3）：对上述现有的湿式蚀刻处理后的硅基板实施使用氢氟酸（0.3%）进行的清洗。使用该氢氟酸的氧化膜蚀刻的蚀刻速率约是 0.002μm/分，蚀刻时间为1分。
（样品4）：对上述现有的湿式蚀刻后的硅基板实施使用氢氟酸（0.3%）进行的清洗以及SC-1清洗。SC-1清洗的药液的混合比为氨水（NH4OH）：双氧水（H2O2）：水（H2O）＝1：1：10（体积比），该硅的蚀刻速率约为0.5nm/分，蚀刻时间为1分。此外，使用氢氟酸（0.3%）的氧化膜蚀刻的蚀刻速率、以及蚀刻时间与样品3相同。
图6示出对于上述四个样品的SIMS分析的结果。该图中，（a）是对应样品1的磷浓度，（b）是对应样品2的磷浓度，（c）是对应样品3 的磷浓度，并且（d）是对应样品4的磷浓度。
首先，在图6中的（a）所示的使用现有的湿式蚀刻处理的样品1中，从蚀刻面到深度0.4μm，存在1017原子/cm3程度的浓度的磷。
另外，在图6中的（b）所示的将湿式蚀刻后的纯水冲洗清洗时间设为两倍的样品2中，虽然能看出比起样品1有微量的磷浓度的降低，但是没有大的差别。因此，认为仅以纯水冲洗清洗几乎无法清除磷。
接下来，在图6中的（c）所示的追加了使用氢氟酸进行的清洗的样品3 中，磷浓度成为1015原子/cm3程度，从而看出大幅度的磷的降低，确认了使用氢氟酸的清除残留磷的效果。然而，还未达到完全地清除磷。
接下来，在图6中的（d）所示的实施使用氢氟酸进行的清洗以及SC-1 清洗的样品4中，磷浓度的测定值成为SIMS的磷检测极限亦即1014原子/cm3程度，可知磷几乎已被完全地清除。
由以上的评价结果可知，使用包含磷的药液进行湿式蚀刻后，若进行使用氢氟酸的清洗以及SC-1清洗，则能够几乎完全地清除残留磷。另外，也可知以使用氢氟酸进行的清洗以及SC-1清洗的任意一种方法，都能清除相当数量的残留磷。
（实施例2）
接下来，制作实际的IGBT的样本，评价其杂质浓度。
首先，在硅基板的表面形成控制在基板的厚度方向流通的电流的有源区域之后进行背面研磨，在上述样品4相当的处理，即在通常的湿式蚀刻处理后，实施使用氢氟酸进行的清洗处理以及SC-1清洗处理。硅基板的厚度、蚀刻药液、蚀刻速率、以及蚀刻时间等条件与样品4相同。
而且，从样品4相当的处理完成的硅基板的背面，以600keV的加速能量来离子注入磷（31P+），从而形成缓冲层（场阑层）28（图4的工序410）。缓冲层28的厚度约为1.5μm。
接下来，从硅基板的背面，再以30keV的加速能量来离子注入硼（11B+），形成P型集电极层30（图4的工序412）。P型集电极层30 的厚度约为0.2μm。
之后，针对注入的硼实施激光退火处理（图4的工序414）。
图7示出如上述那样得到的样本的SIMS分析的结果。
从图7可以明显看出，本样本的磷浓度（在该图中以‘P’所示的图）呈现在深度约0.7μm的位置具有峰值约1×1017原子/cm3的几乎为目标的接近正态分布的分布，能够确认使用氢氟酸进行的清洗以及SC-1 清洗所带来的磷的清除效果。另外，在P型集电极层30的厚度（约 0.4μm）的范围内的磷浓度呈现1×1016原子/cm3～2×1016原子/cm3左右的值，可知被抑制在缓冲层28内的峰值1×1017原子/cm3的1/5左右。
根据实施例1的结果，在仅进行了不实施使用氢氟酸进行的清洗以及SC-1清洗的双方的现有的湿式蚀刻的上述样品1中，从进行了湿式蚀刻的背面到0.4μm的深度存在2×1017原子/cm3左右的磷。这也是相当于在下一代IGBT中成为目标的P型集电极的杂质浓度5×1017原子 /cm3的40%的浓度。像这样的大量的磷的残留促使IGBT的P型集电极的杂质浓度的变动，例如，成为使Eoff的值较大地变动的重要因素。
在本样本中，如图7所示，将上述P型集电极层30的硼的浓度（该图中以‘B’所示的图）设为3×1017原子/cm3前后。因此，可知P型集电极层30内的磷的浓度为P型集电极内的P型杂质亦即硼的浓度的 1/10左右。像这样如果有一位左右的差距，则P型集电极层30内的磷对于P型集电极层内的P型杂质（硼）产生的影响很小，可以精致地进行P型集电极层30的杂质的浓度设计。
通过以上的说明可以明显看出，根据本实施方式所涉及的半导体装置10，能够提供一种可以可靠地清除伴随半导体基板的蚀刻而附着于半导体基板的非意图的杂质，可以精致地设计半导体基板的杂质的浓度分布的半导体装置的制造方法、以及通过该制造方法制造而成的半导体装置。
此外，优选在硅基板背面的湿式蚀刻后进行使用氢氟酸的清洗以及 SC-1清洗进行的磷的清除，但也可以在激光退火前进行，这两种方式都可以。
另外，在上述实施方式中，作为P型集电极的P型杂质，以硼为例进行了说明，但是并不局限于此，也可以使用Ga（钙）等其他的P型杂质。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包含：
在基板的表面形成包含对在所述基板的厚度方向流通的电流进行控制的有源元件的第1半导体区域的工序；
研磨所述基板的背面的工序；
利用包含磷的药液蚀刻研磨后的所述基板的背面的第1蚀刻工序；
用蚀刻速率比所述第1蚀刻低的蚀刻方法蚀刻第1蚀刻后的背面的第2蚀刻工序；以及
从所述第2蚀刻后的所述基板的背面注入杂质，从而形成所述电流流通的第2半导体区域的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述第1蚀刻工序的药液是包含氢氟酸、硝酸、以及磷酸的混合液。
3.根据权利要求1或者2所述的半导体装置的制造方法，其特征在于，
所述第2蚀刻工序是使用氢氟酸进行的清洗以及SC-1清洗中的至少一种清洗。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还包含将从所述基板的背面注入的杂质活化的工序。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述活化是基于激光退火的活化。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还包含在所述第2半导体区域上形成背面电极的工序。
CN201310683152.1A 2012-12-21 2013-12-13 半导体装置的制造方法及半导体装置 Active CN103887170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-280071 2012-12-21
JP2012280071A JP6265594B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
CN103887170A CN103887170A (zh) 2014-06-25
CN103887170B true CN103887170B (zh) 2019-03-08

Family

ID=50956008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310683152.1A Active CN103887170B (zh) 2012-12-21 2013-12-13 半导体装置的制造方法及半导体装置

Country Status (3)

Country Link
US (5) US9034708B2 (zh)
JP (1) JP6265594B2 (zh)
CN (1) CN103887170B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN104465324A (zh) * 2014-11-28 2015-03-25 上海芯亮电子科技有限公司 分离式元件的制造方法
US10439062B2 (en) * 2016-09-09 2019-10-08 Infineon Technologies Ag Metallization layers for semiconductor devices and methods of forming thereof
JP6833038B2 (ja) * 2017-07-19 2021-02-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
CN111640661B (zh) * 2019-03-01 2024-01-30 东京毅力科创株式会社 基板处理方法、基板处理装置以及存储介质
JP7375340B2 (ja) * 2019-06-12 2023-11-08 サンケン電気株式会社 半導体装置
CN110746119B (zh) * 2019-11-19 2022-02-08 成都西偌帕斯光电科技有限责任公司 用于镜头保护片的蚀刻装置和基于该装置的蚀刻方法
CN113130305B (zh) * 2021-03-03 2023-03-24 哈尔滨工业大学 一种碳化硅单晶表面微结构的构建方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668037A (zh) * 2009-11-06 2012-09-12 株式会社日立制作所 半导体器件的制造方法
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410395A (en) * 1982-05-10 1983-10-18 Fairchild Camera & Instrument Corporation Method of removing bulk impurities from semiconductor wafers
US4824489A (en) * 1988-02-02 1989-04-25 Sera Solar Corporation Ultra-thin solar cell and method
US5605602A (en) * 1994-09-08 1997-02-25 Advanced Micro Devices, Inc. Method and device for removing a thin film from a wafer backside surface
US5739067A (en) * 1995-12-07 1998-04-14 Advanced Micro Devices, Inc. Method for forming active devices on and in exposed surfaces of both sides of a silicon wafer
JP3488772B2 (ja) * 1996-01-16 2004-01-19 三菱電機株式会社 半導体装置
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
KR100351042B1 (ko) * 2000-04-04 2002-09-05 페어차일드코리아반도체 주식회사 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법
JP4750933B2 (ja) * 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
JP3885598B2 (ja) * 2001-02-09 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6777747B2 (en) * 2002-01-18 2004-08-17 Fairchild Semiconductor Corporation Thick buffer region design to improve IGBT self-clamped inductive switching (SCIS) energy density and device manufacturability
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP2004247593A (ja) * 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7041561B2 (en) * 2004-03-31 2006-05-09 Agere Systems Inc. Enhanced substrate contact for a semiconductor device
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP5087272B2 (ja) * 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
CN100587966C (zh) * 2005-03-03 2010-02-03 富士电机控股株式会社 半导体器件及其制造方法
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
JP4817291B2 (ja) * 2005-10-25 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体ウェハの製造方法
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
KR100873894B1 (ko) * 2007-06-29 2008-12-15 삼성전자주식회사 반도체 장치의 제조 방법
KR20100084563A (ko) * 2007-12-21 2010-07-26 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
KR101198289B1 (ko) * 2008-03-31 2012-11-07 미쓰비시덴키 가부시키가이샤 반도체장치
US8048807B2 (en) * 2008-09-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for thinning a substrate
US8222118B2 (en) * 2008-12-15 2012-07-17 Intel Corporation Wafer backside grinding with stress relief
DE102009011622B4 (de) * 2009-03-04 2018-10-25 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2010283294A (ja) * 2009-06-08 2010-12-16 Sumco Corp 半導体デバイスの製造方法及びグラインダー装置
DE102009038941B4 (de) * 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP2011086828A (ja) * 2009-10-16 2011-04-28 Sumco Corp 半導体装置およびその製造方法
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
DE112011100451T5 (de) * 2010-02-04 2013-04-04 Fuji Electric Co., Ltd Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung
JP2011166034A (ja) 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
JP5600985B2 (ja) 2010-03-24 2014-10-08 三菱電機株式会社 電力半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5732790B2 (ja) * 2010-09-14 2015-06-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8865567B2 (en) * 2010-09-22 2014-10-21 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
US20120149145A1 (en) * 2010-12-10 2012-06-14 United Microelectronics Corp. Method for manufacturing image sensor
JP5621621B2 (ja) * 2011-01-24 2014-11-12 三菱電機株式会社 半導体装置と半導体装置の製造方法
JP5599342B2 (ja) 2011-02-23 2014-10-01 三菱電機株式会社 半導体装置の製造方法
US8361893B2 (en) * 2011-03-30 2013-01-29 Infineon Technologies Ag Semiconductor device and substrate with chalcogen doped region
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR20120140411A (ko) * 2011-06-21 2012-12-31 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
US8486814B2 (en) * 2011-07-21 2013-07-16 International Business Machines Corporation Wafer backside defectivity clean-up utilizing selective removal of substrate material
US9478646B2 (en) * 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
US9190503B2 (en) * 2011-09-28 2015-11-17 Toyota Jidosha Kabushiki Kaisha IGBT and method of manufacturing the same
CN103918078B (zh) * 2011-11-09 2016-09-14 丰田自动车株式会社 半导体装置及其制造方法
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
US9349847B2 (en) * 2011-12-15 2016-05-24 Hitachi, Ltd. Semiconductor device and power converter
KR101982737B1 (ko) * 2012-03-30 2019-05-27 후지 덴키 가부시키가이샤 반도체 장치의 제조방법
EP2793268B1 (en) * 2012-03-30 2020-06-03 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device
JP6284314B2 (ja) * 2012-08-21 2018-02-28 ローム株式会社 半導体装置
US9911838B2 (en) * 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
JP2015056532A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668037A (zh) * 2009-11-06 2012-09-12 株式会社日立制作所 半导体器件的制造方法
CN102832223A (zh) * 2012-09-06 2012-12-19 豪威科技(上海)有限公司 晶圆减薄方法

Also Published As

Publication number Publication date
US9034708B2 (en) 2015-05-19
US20160225874A1 (en) 2016-08-04
JP2014123681A (ja) 2014-07-03
US9853122B2 (en) 2017-12-26
US9337294B2 (en) 2016-05-10
US10811512B2 (en) 2020-10-20
CN103887170A (zh) 2014-06-25
US10224412B2 (en) 2019-03-05
US20150221741A1 (en) 2015-08-06
JP6265594B2 (ja) 2018-01-24
US20140175620A1 (en) 2014-06-26
US20190172925A1 (en) 2019-06-06
US20180097083A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN103887170B (zh) 半导体装置的制造方法及半导体装置
CN105874607B (zh) 半导体装置以及半导体装置的制造方法
CN107004723B (zh) 半导体装置及半导体装置的制造方法
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
CN101305470B (zh) 半导体器件及其制造方法
US8124533B2 (en) Method of manufacturing power semiconductor device
CN102254820B (zh) 半导体器件的制造方法
CN109075213A (zh) 半导体装置
CN104485328A (zh) 带有igbt单元和去饱和沟道结构的半导体器件
CN101983431A (zh) 半导体装置
CN106128946A (zh) 半导体装置及半导体装置的制造方法
JP5261324B2 (ja) 半導体装置とその製造方法
US20070026577A1 (en) High voltage non punch through IGBT for switch mode power supplies
CN109994383A (zh) 半导体器件和用于形成半导体器件的方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN102842501A (zh) 一种高压快速恢复二极管制造方法
CN116705859B (zh) 碳化硅金属氧化物半导体场效应晶体管结构及其制备方法
CN103247538A (zh) 一种集成肖特基分裂栅型沟槽功率mos器件
CN105895679A (zh) 一种绝缘栅双极晶体管的结构和制造方法
CN115295613B (zh) 一种快恢复二极管结构及其制造方法
GB2561390A (en) Silicon carbide transistor
CN107403727A (zh) 一种快恢复二极管的制造方法及快恢复二极管
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
CN110021658A (zh) 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法
US20240096934A1 (en) Semiconductor device with gate structure and current spread region

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant