CN103782377B - 焊接补救方法以及利用该方法的半导体器件 - Google Patents

焊接补救方法以及利用该方法的半导体器件 Download PDF

Info

Publication number
CN103782377B
CN103782377B CN201280043608.1A CN201280043608A CN103782377B CN 103782377 B CN103782377 B CN 103782377B CN 201280043608 A CN201280043608 A CN 201280043608A CN 103782377 B CN103782377 B CN 103782377B
Authority
CN
China
Prior art keywords
interconnection
flat
encapsulation object
soldered ball
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280043608.1A
Other languages
English (en)
Other versions
CN103782377A (zh
Inventor
M·W·施瓦茨
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103782377A publication Critical patent/CN103782377A/zh
Application granted granted Critical
Publication of CN103782377B publication Critical patent/CN103782377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一种半导体器件，该半导体器件包括具有第一侧和第二侧的基板，所述第二侧具有针对至少一个半导体元件的安装位置，并且所述第一侧具有电连接至所述第二侧上的各位置的多个位置。在所述各位置处提供了多个导电互连，所述多个导电互连各自具有附连在该位置处的第一端和与基板隔开的第二端，并且包封物部分地包封所述多个互连并具有位于第一平面的表面。这些第二端位于第一平面的与基板第一侧相对的那侧上，包封物中的环形空间包围这多个导电互连中的每一个，并且该环形空间具有位于第一平面和基板第一侧之间的底部。还有一种用于制作这样的半导体器件的方法。

Description

焊接补救方法以及利用该方法的半导体器件
技术领域
本申请涉及焊接补救方法，并涉及具有由该方法形成的结构的半导体器件，更具体而言，本申请涉及部分地包封基板上的各个电互连（这些互连可以是焊球）并在这些互连周围形成环形区域，而同时保留这些互连被部分地包封的焊接补救方法，并涉及由该方法形成的半导体器件。
背景
晶片级封装是在切割晶片以分割各个管芯（die）之前用重分布层预先封装这些管芯的安排。这使得能够使用复杂的半导体加工技术来形成较小的电互连（诸如，焊球）阵列。此外，晶片级封装是同时封装多个管芯由此降低成本并增加产量的高效过程。
常规的晶片级封装包括在半导体器件与该半导体器件被安装在其上的基板之间的电互连（在下文中称为“焊球”，但其他类型的互连也可被使用），这些电互连一般十分小，因此可能够受损。热循环以及连接到这些焊球的各结构的不同热膨胀系数进一步向这些连接施压，并可能最终导致故障。
增加焊球与基板之间的结合强度的一个方法涉及在焊球阵列的周围形成材料层（该材料层可包括例如类似环氧树脂的模塑物料），以至少部分地包封这些焊球，而同时保留每一焊球的一部分被暴露，以供随后与另一电触点连接。图10示出了这样的一种用于焊球包封的常规办法，在该办法中，基板1000具有与之连接的多个焊球1002，这些焊球是用包封物1004按保留这些焊球1002的端部1006从该包封物突出的方式来部分地覆盖的。
尽管该办法在某些状况下加强了焊球与这些焊球所安装到的半导体器件之间的连接，但已发现在其他状况下，该办法可能无法提供相同程度的加强。首先，模塑材料的热膨胀可能向各焊球与基板之间的连接施压。同样，已发现，在将焊球加热以允许结合的回流焊工艺期间，焊球不会以与它们在没有被包封时一样的方式坍塌。在存在包封物的情况下发生的类型的焊球坍塌有时导致使经回流焊的焊球的有些部分被削弱，和/或创建可能更容易发生故障的应力集中点。因此，将期望获得常规焊球包封的好处，而同时避免前述问题。
概述
本发明的各示例性实施例涉及半导体器件和用于制作半导体器件的方法。
第一方面包括一种形成半导体器件的方法，该方法包括：提供具有顶侧和底侧的基板，所述顶侧具有针对至少一个半导体元件的安装位置，所述底侧具有与所述顶侧上的各位置电连接的多个位置。该方法还包括在所述底侧上的所述多个位置处形成多个导电互连，并用包封物至少部分地包封所述多个互连，而非完全包封所述互连。该方法还包括移除所述包封物的与所述互连中的每一个互连相邻的部分，以暴露所述互连的一些之前被包封的部分，而保留所述互连的与所述底侧相邻的各部分被所述包封物所包封。
另一方面包括一种形成半导体器件的方法，该方法包括：提供具有位于第一平面的平坦第一侧的基板，在所述第一侧上形成多个导电互连，用包封物至少部分地包封所述多个互连，而非完全包封所述互连，以及在所述包封物中在所述互连周围形成环形区域，所述环形区域具有平行于或位于所述第一平面的平底。
其他方面包括一种半导体器件，该半导体器件包括：具有第一侧和第二侧的基板，以及在所述基板的所述第一侧上的多个导电互连，所述多个导电互连各自具有附连至所述基板的第一端和与所述基板隔开的第二端。包封物部分地包封所述多个互连并具有位于第一平面的表面，并且所述这些第二端位于所述第一平面的与所述基板第一侧相对的那侧上。在所述包封物中提供了围绕所述多个导电互连中的每一个导电互连的环形空间，且所述环形空间具有平行于所述第一侧的平底。
又一方面包括一种半导体器件，所述半导体器件包括具有第一侧和第二侧的基板，所述第二侧包括针对至少一个半导体元件的安装位置，并且所述第一侧具有电连接至所述第二侧上的各位置的多个位置。在所述各位置处提供有多个导电互连，所述多个导电互连各自具有附连在该位置处的第一端和与基板隔开的第二端。包封物部分地包封所述多个互连并具有位于第一平面的表面，并且所述这些第二端位于所述第一平面的与所述基板第一侧相对的那侧上。在所述包封物中提供了围绕所述多个导电互连中的每一个导电互连的环形空间，所述环形空间具有位于所述第一平面与所述基板第一侧之间的底部。
另一方面包括一种形成半导体器件的方法，该方法包括提供具有顶侧和底侧的基板，所述顶侧具有针对至少一个半导体元件的安装位置，所述底侧具有电连接至所述顶侧上的各位置的多个位置。该方法还包括用于在所述底侧上的所述多个位置处形成多个导电互连的步骤，用于用包封物至少部分地包封所述多个互连，而非完全包封所述互连的步骤，以及用于将所述包封物的与所述互连中的每一个互连相邻的部分移除，以暴露所述互连的之前被包封的一些部分，而保留所述互连的与所述底侧相邻的各部分被所述包封物包封的步骤。
另一方面包括一种形成半导体器件的方法，该方法包括提供具有位于第一平面的平坦第一侧的基板，以及用于在所述第一侧上形成多个导电互连的步骤，用于用包封物至少部分地包封所述多个互连，而非完全包封所述互连的步骤，和用于在所述包封物中在所述互连周围形成环形区域的步骤，所述环形区域具有平行于或位于所述第一平面的平底。
其他方面包括一种半导体器件，该半导体器件包括：具有第一侧和第二侧的基板机构，以及在所述基板的所述第一侧上的多个导电互连机构，所述多个导电互连机构各自具有附连至所述基板机构的第一端和与所述基板机构隔开的第二端。该器件还包括：包封物布局，所述包封物布局部分地包封所述多个互连机构并具有位于第一平面的表面，所述这些第二端位于所述第一平面的与所述基板机构第一侧相对的那侧上；以及在所述包封物中的围绕所述多个导电互连机构中的每一个导电互连机构的环形空间布局，所述环形空间布局具有平行于所述第一侧的平底。
另一方面包括一种半导体器件，所述半导体器件包括具有第一侧和第二侧的基板机构，所述第二侧包括针对至少一个半导体元件的安装布局，并且所述第一侧具有电连接至所述第二侧上的各位置的多个位置。该器件包括：在所述各位置处的导电互连机构，这些导电互连机构各自具有附连在该位置处的第一端以及与所述基板机构隔开的第二端；以及包封物布局，所述包封物布局部分地包封所述互连机构并具有位于第一平面的表面，所述这些第二端位于所述第一平面的与所述基板第一侧相对的那侧上。在所述包封物布局中提供了围绕所述多个互连机构中的每一个互连机构的环形空间布局，所述环形空间布局具有位于所述第一平面与所述基板第一侧之间的底部。
附图简述
给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。
图1是器件的第一生产阶段的示意性侧立面视图，该阶段包括安装在基板上的半导体元件以及附连至该基板的多个焊球。
图2是器件的第二生产阶段的示意性侧立面视图，在该阶段中，已将包封物层施加于基板的在图1的生产阶段的焊球周围的地方。
图3是在已将包封物的一部分从图2的生产阶段的焊球周围移除了以后，器件的第三生产阶段的示意性侧立面视图。
图4是图3中的区域IV的细节视图。
图5是图3的结构附连到一表面的示意性侧立面视图。
图6是根据另一实施例的与图3的区域IV相对应的区域的细节视图。
图7是根据另一实施例的与图3的区域IV相对应的区域的细节视图。
图8是解说根据一个实施例的方法的流程图。
图9是解说根据另一实施例的方法的流程图。
图10是具有多个经部分包封的焊球的常规半导体基板的透视图。
图11是安装在基板的顶表面上并被包封物所部分围绕的常规焊球的剖面侧立面视图。
详细描述
本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、要素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、组件和/或其群组的存在或添加。
现参考图1，基板100具有第一表面即顶表面102和第二表面即底表面104，并可包括例如常规的印刷电路板、硅、陶瓷或柔性板。半导体元件106被安装在顶表面102上的安装位置108处，并通过迹线112和通孔114电连接到底表面104上的导电焊盘110。导电互连116可以包括焊球，并且下文可一般化地被称为焊球，这些导电互连116各自具有以常规方式连接至导电焊盘110之一的第一端118，以及与第一端118径向相对的第二端120。可选地，还可以提供重分布层（未示出）或其他层（未示出）。
图2示出了在已将包封物层200以围绕焊球116的方式施加于底表面104而同时保留焊球116的第二端120通过包封物的外表面202暴露之后的基板100。（这与将焊球完全包封在基板的顶表面上并随后移除包封物的一部分的某些常规工艺形成对比。图11示出了基板1100，其中焊球1104连接到该基板1104并被包封物1102完全覆盖，该包封物的一部分随后被移除。）
图3和图4示出了在已从每一个焊球116周围移除了环形区域300之后的图2的器件，其中此移除可以由包括激光消融或机械工艺等的各种方法来执行。将包封物从焊球116的大致一半上移除，一直到焊球的直径位于与底表面104平行的平面302的水平。每一环形区域300包括平底304和从该平底304延伸到包封物的外表面202的侧壁306。这些环形区域的创建减少了由包封物的热胀冷缩向焊球116及其与导电焊盘110的连接所施加的应力。在替换实施例中，平底304可以位于平面302和底表面104之间（如图6所示），或者平面302与包封物200的外表面202之间（如图7所示）。
图5示出了图3的器件被安装在具有多个电触点502的表面500上。基板100的焊球116被放置在电触点502上，并使用回流焊工艺来结合到电触点502，该回流焊工艺可包括对着基板100的顶表面102施加压力。
图8解说了一种方法，该方法包括：提供具有顶侧和底侧的基板的框800，所述顶侧具有针对至少一个半导体元件的安装位置，所述底侧具有电连接至所述顶侧上的各位置的多个位置；在所述底侧的所述多个位置处形成多个导电互连的框802；用包封物至少部分地包封所述多个互连，而非完全包封所述互连的框804；移除所述包封物的与所述互连中的每一个互连相邻的部分，以暴露所述互连的之前被包封的一些部分，而同时保留所述互连的与所述底侧相邻的各部分被所述包封物所包封的框806；以及可选地在移除所述包封物的一部分之后清洗所述互连的框808。
图9解说了一种方法，该方法包括：提供具有平坦第一侧的基板的框900；在所述第一侧上形成多个导电互连的框902；用包封物至少部分地包封所述多个互连，而非完全包封所述互连的框904；在所述包封物中在所述互连周围形成环形区域的框906，所述环形区域具有平行于或位于所述平面的平底；以及可选地在移除所述包封物的一部分之后清洗所述互连的框908。
基板100和经包封的焊球116可用于各种环境，诸如但不限于机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、固定位置数据单元或计算机。
尽管前面的公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (31)

1.一种形成半导体器件的方法，包括：
提供具有顶侧和底侧的基板，所述顶侧具有针对至少一个半导体元件的安装位置，所述底侧具有电连接至所述顶侧上的各位置的多个位置；
在所述底侧上的所述多个位置处形成多个导电互连；
用包封物部分地包封所述多个导电互连，而非完全包封所述互连；以及
移除所述包封物的与所述互连中的每一个互连相邻的一部分，以暴露所述互连的之前被包封的部分，而保留所述互连的与所述底侧相邻的部分被所述包封物所包封。
2.如权利要求1所述的方法，其特征在于，所述移除是通过激光消融来进行的。
3.如权利要求1所述的方法，其特征在于，所述互连是焊球，并且其中所述焊球中的至少一个焊球的直径位于与所述底侧平行的平面中。
4.如权利要求3所述的方法，其中移除所述包封物的一部分包括将所述包封物移除到所述平面的水平。
5.如权利要求3所述的方法，其特征在于，移除所述包封物的一部分包括在所述包封物中在所述焊球中的至少一个焊球周围形成环形区域，所述环形区域具有平行于或位于所述平面的平底。
6.如权利要求3所述的方法，其特征在于，移除所述包封物的一部分包括在所述包封物中在所述焊球中的所述至少一个焊球周围形成环形区域，该区域具有平行于或位于所述平面的平底以及与所述焊球中的所述至少一个焊球隔开并以钝角从所述平底延伸的侧壁。
7.如权利要求1所述的方法，其特征在于，还包括：
在移除所述包封物的一部分之后，对所述互连进行清洗。
8.如权利要求1所述的方法，其特征在于，
所述移除是通过激光消融来进行的，其中所述互连是焊球，并且所述焊球中的至少一个焊球的直径位于与所述底侧平行的平面中，以及
其中移除所述包封物的一部分包括在所述包封物中在所述焊球中的所述至少一个周围形成环形区域，该环形区域具有平行于或位于所述平面的平底以及与所述焊球中的所述至少一个焊球隔开并以钝角从所述平底延伸的侧壁。
9.一种形成半导体器件的方法，包括：
提供具有位于第一平面的平坦第一侧的基板；
在所述平坦第一侧上形成多个导电互连；
用包封物部分地包封所述多个导电互连，而非完全包封所述互连；以及
在所述包封物中在所述互连周围形成环形区域，所述环形区域具有平行于或位于所述第一平面的平底，
其中所述多个导电互连中的每一个的一部分被保留在所述包封物中的球形开口中。
10.如权利要求9所述的方法，其特征在于，所述环形区域包括以钝角从所述平底延伸出的侧壁。
11.如权利要求9所述的方法，其特征在于，包括将半导体元件安装在所述基板的与所述平坦第一侧相对的第二侧上。
12.如权利要求9所述的方法，其特征在于，所述互连包括焊球，所述焊球具有位于与所述第一平面平行的第二平面中的直径，并且其中所述平底平行于或位于所述第二平面。
13.如权利要求9所述的方法，其特征在于，所述形成包括激光消融，并且所述环形区域包括以钝角从所述平底延伸出的侧壁。
14.如权利要求12所述的方法，其特征在于，
包括将半导体元件安装在所述基板的与所述平坦第一侧相对的第二侧上；以及
对着一表面按压所述焊球，
其中所述互连包括焊球，所述焊球具有位于与所述第一平面平行的第二平面中的直径，并且其中所述平底平行于或位于所述第二平面，
其中，所述形成包括通过激光消融来移除，以及
其中所述环形区域包括以钝角从所述平底延伸出的侧壁。
15.一种半导体器件，包括：
具有顶表面和底表面的基板；
在所述基板的底表面上的多个导电互连，所述多个导电互连各自具有附连到所述基板的第一端和与所述基板隔开的第二端；
包封物，所述包封物部分地包封所述多个导电互连，并具有位于第一平面的外表面，所述第二端位于所述第一平面的与所述基板底表面相对的一侧上；以及
在所述包封物中的围绕所述多个导电互连中的每一个导电互连的环形区域，所述环形区域具有平行于所述底表面的平底，
其中所述多个导电互连中的每一个的一部分被保留在所述包封物中的球形开口中。
16.如权利要求15所述的半导体器件，其特征在于，
所述顶表面包括安装位置，且所述底表面具有电连接至所述顶表面的各位置的多个位置，半导体元件被安装在所述安装位置处，以及
其中所述多个导电互连被安装在所述多个位置处。
17.如权利要求15所述的半导体器件，其特征在于，所述环形区域包括以钝角从所述平底延伸出的侧壁。
18.如权利要求15所述的半导体器件，其特征在于，所述多个导电互连包括焊球，所述焊球各自具有位于平行于或包括所述平底的第二平面中的直径。
19.如权利要求15所述的半导体器件，其特征在于，还包括其中集成了所述半导体器件的设备，所述设备选自包括以下的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
20.一种半导体器件，包括：
具有顶表面和底表面的基板，所述顶表面包括针对至少一个半导体元件的安装位置，且底表面具有电连接至所述顶表面上的各位置的多个导电焊盘；
在所述导电焊盘处的多个导电互连，所述多个导电互连各自具有附连在所述导电焊盘处的第一端和与所述基板隔开的第二端；
包封物，所述包封物部分地包封所述多个导电互连，并且具有位于第一平面的外表面，所述第二端位于所述第一平面的与所述基板底表面相对的一侧上；以及
在所述包封物中的围绕所述多个导电互连中的每一个导电互连的环形区域，所述环形区域具有位于所述第一平面与所述基板底表面之间的平底，
其中所述多个导电互连中的每一个的一部分被保留在所述包封物中的球形开口中。
21.如权利要求20所述的半导体器件，其特征在于，所述互连包括焊球，所述焊球各自具有位于与所述底表面平行的第二平面中的直径，并且其中所述平底位于所述第一平面处。
22.如权利要求20所述的半导体器件，其特征在于，所述平底包括平行于所述第一平面的平壁。
23.如权利要求22所述的半导体器件，其特征在于，包括从所述平底延伸到所述第一平面的侧壁。
24.如权利要求20所述的半导体器件，其特征在于，还包括其中集成了所述半导体器件的设备，所述设备选自包括以下的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。
25.一种形成半导体器件的方法，包括：
提供具有顶侧和底侧的基板，所述顶侧具有针对至少一个半导体元件的安装位置，所述底侧具有电连接至所述顶侧上的各位置的多个位置；
用于在所述底侧上的所述多个位置处形成多个导电互连的步骤；
用于用包封物部分地包封所述多个导电互连，而非完全包封所述导电互连的步骤；以及
用于移除所述包封物的与所述导电互连中的每一个导电互连相邻的一部分以暴露所述导电互连的之前被包封的部分，而保留所述导电互连的与所述底侧相邻的各部分被所述包封物所包封的步骤。
26.如权利要求25所述的方法，其特征在于，所述用于移除的步骤包括激光消融。
27.如权利要求25所述的方法，其特征在于，所述用于移除所述包封物的一部分的步骤包括在所述包封物中在焊球中的所述至少一个焊球周围形成环形区域，所述环形区域具有平行于所述底侧的平底。
28.如权利要求25所述的方法，其特征在于，还包括用于在移除所述包封物的所述部分之后对所述互连进行清洗的步骤。
29.一种形成半导体器件的方法，包括：
提供具有位于第一平面的平坦第一侧的基板；
用于在所述平坦第一侧上形成多个导电互连的步骤；
用于用包封物部分地包封所述多个导电互连，而非完全包封所述导电互连的步骤；以及
用于在所述包封物中在所述导电互连周围形成环形区域的步骤，所述环形区域具有平行于或位于所述第一平面的平底，
其中所述多个导电互连中的每一个的一部分被保留在所述包封物中的球形开口中。
30.如权利要求29所述的方法，其特征在于，包括用于将半导体元件安装在所述基板的与所述平坦第一侧相对的第二侧上的步骤。
31.如权利要求29所述的方法，其特征在于，所述用于形成的步骤包括激光消融，并且其中所述环形区域包括以钝角从所述平底延伸出的侧壁。
CN201280043608.1A 2011-09-09 2012-09-10 焊接补救方法以及利用该方法的半导体器件 Active CN103782377B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/228,925 2011-09-09
US13/228,925 US8461676B2 (en) 2011-09-09 2011-09-09 Soldering relief method and semiconductor device employing same
PCT/US2012/054491 WO2013036948A1 (en) 2011-09-09 2012-09-10 Soldering relief method and semiconductor device employing same

Publications (2)

Publication Number Publication Date
CN103782377A CN103782377A (zh) 2014-05-07
CN103782377B true CN103782377B (zh) 2017-05-03

Family

ID=46981087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043608.1A Active CN103782377B (zh) 2011-09-09 2012-09-10 焊接补救方法以及利用该方法的半导体器件

Country Status (7)

Country Link
US (2) US8461676B2 (zh)
EP (1) EP2754169B1 (zh)
JP (1) JP5905104B2 (zh)
KR (1) KR101610349B1 (zh)
CN (1) CN103782377B (zh)
BR (1) BR112014005202A2 (zh)
WO (1) WO2013036948A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
TWI624016B (zh) * 2017-08-16 2018-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20210375814A1 (en) * 2017-12-06 2021-12-02 Anhui Yunta Electronic Technologies Co., Ltd. Integrated circuit module structure and method for manufacturing same
TWI839179B (zh) * 2018-01-15 2024-04-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US10861779B2 (en) 2018-06-22 2020-12-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an electrical contact with a high-melting-point part and method of manufacturing the same
US10950529B2 (en) 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package
US20230091182A1 (en) * 2021-09-22 2023-03-23 Qualcomm Incorporated Package comprising an integrated device with a back side metal layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
WO2011102929A2 (en) * 2010-02-16 2011-08-25 International Business Machines Corporation Direct ims (injection molded solder) without a mask for formaing solder bumps on substrates

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JP3137322B2 (ja) * 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP2825083B2 (ja) 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JPH10125720A (ja) 1996-10-17 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6137164A (en) 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2000058709A (ja) 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2000150557A (ja) 1998-11-13 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6462421B1 (en) 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP4087080B2 (ja) 2001-05-17 2008-05-14 株式会社日立製作所 配線基板の製造方法およびマルチップモジュールの製造方法
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP3418385B2 (ja) 2001-08-10 2003-06-23 沖電気工業株式会社 半導体集積回路パッケージの形成方法およびその製造方法
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
TW544784B (en) 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
US6798057B2 (en) 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP2004240233A (ja) 2003-02-07 2004-08-26 Tamura Kaken Co Ltd ソルダーレジスト組成物、回路基板及びその製造方法
US6815254B2 (en) 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP3879853B2 (ja) 2003-10-10 2007-02-14 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7205177B2 (en) 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7187068B2 (en) 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
KR100639702B1 (ko) 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
FR2893764B1 (fr) 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
JP4929784B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4171499B2 (ja) 2006-04-10 2008-10-22 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20080116574A1 (en) 2006-11-17 2008-05-22 Powertech Technology Inc. BGA package with encapsulation on bottom of substrate
US7656031B2 (en) 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US8409920B2 (en) 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
KR20080102022A (ko) 2007-05-17 2008-11-24 삼성전자주식회사 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지
KR100876083B1 (ko) 2007-06-18 2008-12-26 삼성전자주식회사 반도체 칩 패키지 및 이를 포함하는 반도체 패키지
KR101387706B1 (ko) 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP5394625B2 (ja) 2007-10-05 2014-01-22 新光電気工業株式会社 配線基板及びその製造方法
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7901987B2 (en) 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
JP5179920B2 (ja) * 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US7871861B2 (en) 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
US7871862B2 (en) 2008-09-08 2011-01-18 Stats Chippac Ltd. Ball grid array package stacking system
JP2010147153A (ja) 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
JP5425584B2 (ja) 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8436255B2 (en) 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
KR101680082B1 (ko) * 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
WO2011102929A2 (en) * 2010-02-16 2011-08-25 International Business Machines Corporation Direct ims (injection molded solder) without a mask for formaing solder bumps on substrates

Also Published As

Publication number Publication date
JP2014528166A (ja) 2014-10-23
WO2013036948A1 (en) 2013-03-14
KR20140059297A (ko) 2014-05-15
JP5905104B2 (ja) 2016-04-20
US8841168B2 (en) 2014-09-23
BR112014005202A2 (pt) 2017-03-21
US8461676B2 (en) 2013-06-11
US20130244384A1 (en) 2013-09-19
CN103782377A (zh) 2014-05-07
EP2754169B1 (en) 2019-11-27
KR101610349B1 (ko) 2016-04-08
EP2754169A1 (en) 2014-07-16
US20130062746A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN103782377B (zh) 焊接补救方法以及利用该方法的半导体器件
US11626388B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
KR100772604B1 (ko) 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스
US7525186B2 (en) Stack package having guard ring which insulates through-via interconnection plug and method for manufacturing the same
US7842597B2 (en) Chip package, chip packaging, chip carrier and process thereof
CN100470793C (zh) 半导体器件和制造半导体器件的方法
CN103930988B (zh) 低cte插入体
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP4844391B2 (ja) 半導体装置並びに配線基板及びその製造方法
CN102034780B (zh) 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
CN101101900A (zh) 管芯配置及制造方法
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
TWI581378B (zh) 半導體基板
TW201903991A (zh) 半導體裝置
JP4844392B2 (ja) 半導体装置及び配線基板
KR101095055B1 (ko) 반도체 소자의 제조 방법
CN101578702A (zh) 具有铝外壳的封装集成电路器件
US20070296082A1 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
JP4844735B2 (ja) 半導体装置の製造方法
TWM303585U (en) Application structure for using wafer to manufacture circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant