JP2014528166A - はんだ付け緩和方法およびそれを使用した半導体デバイス - Google Patents

はんだ付け緩和方法およびそれを使用した半導体デバイス Download PDF

Info

Publication number
JP2014528166A
JP2014528166A JP2014529953A JP2014529953A JP2014528166A JP 2014528166 A JP2014528166 A JP 2014528166A JP 2014529953 A JP2014529953 A JP 2014529953A JP 2014529953 A JP2014529953 A JP 2014529953A JP 2014528166 A JP2014528166 A JP 2014528166A
Authority
JP
Japan
Prior art keywords
encapsulant
substrate
plane
semiconductor device
flat bottom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014529953A
Other languages
English (en)
Other versions
JP5905104B2 (ja
Inventor
マーク・ウェンデル・シュヴァルツ
ジアンウェン・シュウ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2014528166A publication Critical patent/JP2014528166A/ja
Application granted granted Critical
Publication of JP5905104B2 publication Critical patent/JP5905104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

半導体デバイスは、第１の側および第２の側を有する基板を含むが、第２の側は、少なくとも１つの半導体素子用のマウント場所を有し、第１の側は、第２の側の場所に電気的に接続された複数の場所を有する。複数の導電性相互接続部材は、場所にアタッチされた第１の端部と、基板から離間した第２の端部とを各々が有する場所に提供され、封入材は、複数の相互接続部材を部分的に封入し、第１の面内にある表面を有する。第２の端部は、基板の第１の側とは反対の第１の面の側に配置され、封入材の環状スペースは、複数の導電性相互接続部材の各々を囲み、この環状スペースは、第１の面と、基板の第１の側との間に配置された底部を有する。また、そのような半導体デバイスを作成するための方法。

Description

本出願は、はんだ付け緩和方法、およびその方法によって形成された構造物を有する半導体デバイスに関し、より詳細には、はんだボールであり得る、基板上の電気的相互接続部材を部分的に封入し、部分的に封入された相互接続部材を残しながら相互接続部材の周りに環状領域を形成するはんだ付け緩和方法、およびその方法によって形成された半導体デバイスに関する。
ウエハレベルのパッケージングは、ダイをダイシングするためにウエハを切断する前に個々のダイが再分配層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）で事前にパッケージングされる構成である。これは、高度な半導体プロセス技法の使用により、はんだボールなどの電気的相互接続部材の比較的小さいアレイを形成するのを可能にする。加えて、ウエハレベルのパッケージングは、複数のダイを同時にパッケージングする効率的なプロセスであり、それにより、コストを低減させ、スループットを増大させる。
従来のウエハレベルのパッケージングは、半導体デバイスと、一般に極めて小さく、したがってダメージを受ける可能性がある半導体デバイスがマウントされた基板との間に電気的相互接続部材（以下で「はんだボール」と呼ばれるが、他のタイプの相互接続部材を使用することもできる）を含む。さらに、熱循環およびはんだボールに接続された構造物の異なる熱膨張係数により、これらの接続部に応力が加えられ、最終的に破損につながる可能性がある。
はんだボールと基板との間の結合力を増大させる１つの方法は、別の電気接点への後続の接続のために露出した各はんだボールの一部を残しながらはんだボールを少なくとも部分的に封入するために、はんだボールのアレイの周りに、たとえば、エポキシ状の成形コンパウンドを含み得る材料の層を形成するステップを含む。図１０は、封入材１００４から突起するはんだボール１００２の端部１００６を残す方法で封入材１００４により部分的に覆われた、基板１０００に接続された複数のはんだボール１００２を基板１０００が有する、はんだボール封入の従来の手法を示す。
この手法は、はんだボールと、いくつかの条件下ではんだボールがマウントされた半導体デバイスとの間の接続部を補強するが、他の条件下では、同じ補強度を提供することができないことがわかっている。最初に、成形材料の熱膨張は、はんだボールと基板との間の接続部に応力を加える可能性がある。また、結合を可能にするようにはんだボールを加熱するリフロープロセス中は、はんだボールは、はんだボールが封入されないときに崩壊するのと同じようには崩壊しないことがわかっている。封入材の存在下で起こる、このタイプのはんだボール崩壊は、時々、リフローされたはんだボールの弱体化した部分をもたらし、および／またはより破損しやすい可能性がある応力集中点を作り出す。したがって、上述の問題点を回避しながら、従来のはんだボール封入の利点を獲得するのが望ましいであろう。
本発明の例示的な実施形態は、半導体デバイスおよびそれらを作成するための方法に関する。
第１の態様は、少なくとも１つの半導体素子用のマウント場所を有する上側と、上側の場所に電気的に接続された複数の場所を有する下側とを有する基板を提供するステップを含む、半導体デバイスを形成する方法を含む。また、本方法は、下側の複数の場所に複数の導電性相互接続部材を形成するステップと、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するステップとを含む。また、本方法は、封入材により封入された下側に隣接する相互接続部材の一部を残しながら相互接続部材のすでに封入された部分を露出させるために相互接続部材の各々に隣接する封入材の一部を除去するステップを含む。
別の態様は、第１の面内にある平坦な第１の側を有する基板を提供するステップと、第１の側に複数の導電性相互接続部材を形成するステップと、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するステップと、第１の面に平行であるか、または第１の面内にある平坦な底部を有する相互接続部材の周りの封入材に環状領域を形成するステップとを含む、半導体デバイスを形成する方法を含む。
さらなる態様は、第１の側および第２の側を有する基板と、基板にアタッチされた第１の端部および基板から離間した第２の端部を各々が有する、基板の第１の側の複数の導電性相互接続部材とを含む半導体デバイスを含む。封入材は、複数の相互接続部材を部分的に封入し、第１の面内にある表面を有し、第２の端部は、基板の第１の側とは反対の第１の面の側に配置される。複数の導電性相互接続部材の各々を囲む封入材に環状スペースが提供され、この環状スペースは、第１の側に平行な平坦な底部を有する。
さらに別の態様は、第１の側および第２の側を有する基板を含む半導体デバイスを含むが、第２の側は、少なくとも１つの半導体素子用のマウント場所を含み、第１の側は、第２の側の場所に電気的に接続された複数の場所を有する。複数の導電性相互接続部材は、場所にアタッチされた第１の端部と、基板から離間した第２の端部とを各々が有する場所に提供される。封入材は、複数の相互接続部材を部分的に封入し、第１の面内にある表面を有し、第２の端部は、基板の第１の側とは反対の第１の面の側に配置される。複数の導電性相互接続部材の各々を囲む封入材に環状スペースが提供され、この環状スペースは、第１の面と、基板の第１の側との間に配置された底部を有する。
別の態様は、少なくとも１つの半導体素子用のマウント場所を有する上側と、上側の場所に電気的に接続された複数の場所を有する下側とを有する基板を提供するステップを含む、半導体デバイスを形成する方法を含む。また、本方法は、下側の複数の場所に複数の導電性相互接続部材を形成するためのステップと、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するためのステップと、封入材により封入された下側に隣接する相互接続部材の一部を残しながら相互接続部材のすでに封入された部分を露出させるために相互接続部材の各々に隣接する封入材の一部を除去するためのステップとを含む。
追加の態様は、第１の面内にある平坦な第１の側を有する基板を提供するステップと、第１の側に複数の導電性相互接続部材を形成するためのステップと、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するためのステップと、第１の面に平行であるか、または第１の面内にある平坦な底部を有する相互接続部材の周りの封入材に環状領域を形成するためのステップとを含む、半導体デバイスを形成する方法を含む。
さらなる態様は、第１の側および第２の側を有する基板機構体と、基板機構体にアタッチされた第１の端部および基板機構体から離間した第２の端部を各々が有する、基板の第１の側の複数の導電性相互接続機構体とを含む半導体デバイスを含む。また、デバイスは、複数の相互接続機構体を部分的に封入し、第１の面内にある表面を有する封入材構成部と、基板機構体の第１の側とは反対の第１の面の側に配置された第２の端部と、複数の導電性相互接続機構体の各々を囲み、第１の側に平行な平坦な底部を有する、封入材内の環状スペース構成部とを含む。
別の態様は、第１の側および第２の側を有する基板機構体を含む半導体デバイスを含むが、第２の側は、少なくとも１つの半導体素子用のマウント構成部を含み、第１の側は、第２の側の場所に電気的に接続された複数の場所を有する。本デバイスは、場所にアタッチされた第１の端部および基板機構体から離間した第２の端部を各々が有する場所の導電性相互接続機構体と、相互接続機構体を部分的に封入し、第１の面内にある表面を有する封入材構成部とを含み、第２の端部は、基板の第１の側とは反対の第１の面の側に配置される。複数の相互接続機構体の各々を囲む封入材構成部に環状スペース構成部が提供され、この環状スペース構成部は、第１の面と、基板の第１の側との間に配置された底部を有する。
添付の図面は、本発明の実施形態の説明を助けるために提示され、実施形態の限定ではなく、実施形態の例示のためのみに提供される。
基板上にマウントされた半導体素子および基板にアタッチされた複数のはんだボールを含む、デバイスの第１の製作段階の概略側面図である。 封入材の層が図１の製作段階のはんだボールの周りの基板に付加された、デバイスの第２の製作段階の概略側面図である。 封入材の一部が図２の製作段階のはんだボールの周りから除去された後の、デバイスの第３の製作段階の概略側面図である。 図３の領域ＩＶの詳細図である。 表面にアタッチされた、図３の構造物の概略側面図である。 別の実施形態による、図３の領域ＩＶに対応する領域の詳細図である。 別の実施形態による、図３の領域ＩＶに対応する領域の詳細図である。 一実施形態による方法を示すフローチャートである。 別の実施形態による方法を示すフローチャートである。 複数の部分的に封入されたはんだボールを有する従来の半導体基板の斜視図である。 基板の上面上にマウントされ、封入材によって部分的に囲まれた従来のはんだボールの部分側面図である。
本発明の特定の実施形態を対象とする以下の説明および関連する図面で、本発明の態様を開示する。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に記載されないか、または省略される。
「例示的な」という語は、「例、実例、または具体例としての役割を果たすこと」を意味するように本明細書において用いられている。「例示的な」として本明細書で説明する任意の実施形態は、必ずしも他の実施形態よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で使用される用語は、特定の実施形態の説明のみを目的とするものであり、本発明の実施形態を限定するものではない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用されると、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つもしくは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことが理解されよう。
次に図１を参照すると、基板１００は、第１の面すなわち上面１０２および第２の面すなわち底面１０４を有し、たとえば、従来のプリント回路板、シリコン、セラミック、またはフレックスボードを含み得る。半導体素子１０６は、上面１０２上のマウント場所１０８にマウントされ、配線導体１１２およびビア１１４によって底面１０４上の導電パッド１１０に電気的に接続される。はんだボールを含む可能性があり、以下で全体的にはんだボールと呼ばれ得る導電性相互接続部材１１６は各々、従来の方法で導電パッド１１０のうちの１つに接続された第１の端部１１８と、第１の端部１１８とは正反対の第２の端部１２０とを有する。場合によっては、再分配層（図示せず）または他の層（図示せず）も提供され得る。
図２は、封入材の外面２０２を貫いて露出したはんだボール１１６の第２の端部１２０を残しながらはんだボール１１６を囲む方法で底面１０４に封入材２００の層が付加された後の基板１００を示す。（これは、基板の上面上ではんだボールを完全に封入し、次いで封入材の一部を除去するいくつかの従来のプロセスと対照的である。図１１は、はんだボール１１０４が接続され、封入材１１０２によって完全に覆われ、次いで封入材１１０２の一部が除去された、基板１１００を示す。）
図３および図４は、レーザーアブレーションまたは機械的プロセスを含む様々な方法によって除去が行われ得るはんだボール１１６の各々の周りから環状領域３００が除去された後の、図２のデバイスを示す。封入材は、はんだボールの直径が底面１０４に平行な平面３０２内にあるレベルまで、はんだボール１１６のほぼ半分から除去される。各環状領域３００は、平坦な底部３０４と、平坦な底部３０４から封入材の外面２０２まで延びる側壁３０６とを含む。これらの環状領域の作成により、封入材の熱的伸縮により、はんだボール１１６、およびはんだボール１１６の導電パッド１１０との接続部に加えられる応力が低減される。代替実施形態では、平坦な底部３０４は、図６に示されるように、平面３０２と底面１０４との間に配置されるか、または図７に示されるように、平面３０２と封入材２００の外面２０２との間に配置され得る。
図５は、複数の電気接点５０２を有する表面５００上にマウントされた、図３のデバイスを示す。基板１００のはんだボール１１６は、電気接点５０２上に配置され、基板１００の上面１０２に対して圧力をかけることを含み得るリフロープロセスを使用して電気接点５０２に結合される。
図８は、少なくとも１つの半導体素子用のマウント場所を有する上側と、上側の場所に電気的に接続された複数の場所を有する下側とを有する基板を提供するブロック８００と、下側の複数の場所に複数の導電性相互接続部材を形成するブロック８０２と、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するブロック８０４と、封入材により封入された下側に隣接する相互接続部材の一部を残しながら相互接続部材のすでに封入された部分を露出させるために相互接続部材の各々に隣接する封入材の一部を除去するブロック８０６と、場合により、封入材の一部を除去した後、相互接続部材を洗浄するブロック８０８とを含む方法を示す。
図９は、平坦な第１の側を有する基板を提供するブロック９００と、第１の側に複数の導電性相互接続部材を形成するブロック９０２と、相互接続部材を完全に封入することなく封入材により複数の相互接続部材を少なくとも部分的に封入するブロック９０４と、平面に平行であるか、または平面内にある平坦な底部を有する相互接続部材の周りの封入材に環状領域を形成するブロック９０６と、場合により、封入材の一部を除去した後、相互接続部材を洗浄するブロック９０８とを含む方法を示す。
基板１００および封入されたはんだボール１１６は、限定はしないが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、またはコンピュータなどの様々な環境に使用され得る。
上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび／または動作は、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
１００ 基板
１０２ 基板の第１の面
１０４ 基板の第２の面
１０６ 半導体素子
１０８ マウント場所
１１０ 導電パッド
１１２ 配線導体
１１４ ビア
１１６ 導電性相互接続部材
１１８ 導電性相互接続部材の第１の端部
１２０ 導電性相互接続部材の第２の端部
２００ 封入材
２０２ 封入材の外面
３００ 環状領域
３０２ 第２の面に平行な平面
３０４ 平坦な底部
３０６ 側壁
５００ 複数の電気接点を有する表面
５０２ 電気接点
１０００ 基板
１００２ はんだボール
１００４ 封入材
１００６ はんだボールの端部
１１００ 基板
１１０２ 封入材
１１０４ はんだボール

Claims (38)

  1. 半導体デバイスを形成する方法であって、
    少なくとも１つの半導体素子用のマウント場所を有する上側と、前記上側の場所に電気的に接続された複数の場所を有する下側とを有する基板を提供するステップと、
    前記下側の前記複数の場所に複数の導電性相互接続部材を形成するステップと、
    前記相互接続部材を完全に封入することなく封入材により前記複数の導電性相互接続部材を少なくとも部分的に封入するステップと、
    前記封入材により封入された前記下側に隣接する前記相互接続部材の一部を残しながら前記相互接続部材のすでに封入された部分を露出させるために前記相互接続部材の各々に隣接する前記封入材の一部を除去するステップと
    を含む、方法。
  2. 前記除去するステップは、レーザーアブレーションによって実行される、請求項１に記載の方法。
  3. 前記相互接続部材は、はんだボールであり、前記はんだボールの少なくとも１つの直径は、前記下側に平行な平面内にある、請求項１に記載の方法。
  4. 前記封入材の一部を除去するステップは、前記封入材を前記平面のレベルまで除去するステップを含む、請求項３に記載の方法。
  5. 前記封入材の一部を除去するステップは、前記はんだボールの前記少なくとも１つの周りの前記封入材に環状領域を形成するステップを含み、前記環状領域は、前記平面に平行であるか、または前記平面内にある平坦な底部を有する、請求項３に記載の方法。
  6. 前記封入材の一部を除去するステップは、前記はんだボールの前記少なくとも１つの周りの前記封入材に環状領域を形成するステップを含み、前記領域は、前記平面に平行であるか、または前記平面内にある平坦な底部と、前記はんだボールのうちの前記少なくとも１つから離間し、前記平坦な底部から鈍角で延びる側壁とを有する、請求項３に記載の方法。
  7. 前記封入材の一部を除去した後に前記相互接続部材を洗浄するステップ
    をさらに含む、請求項１に記載の方法。
  8. 前記除去するステップは、レーザーアブレーションによって実行され、
    前記相互接続部材は、はんだボールであり、前記はんだボールの少なくとも１つの直径は、前記下側に平行な平面内にあり、
    前記封入材の一部を除去するステップは、前記はんだボールの前記少なくとも１つの周りの前記封入材に環状領域を形成するステップを含み、前記環状領域は、前記平面に平行であるか、または前記平面内にある平坦な底部と、前記はんだボールのうちの前記少なくとも１つから離間し、前記平坦な底部から鈍角で延びる側壁とを有する、
    請求項１に記載の方法。
  9. 半導体デバイスを形成する方法であって、
    第１の面内にある平坦な第１の側を有する基板を提供するステップと、
    前記平坦な第１の側に複数の導電性相互接続部材を形成するステップと、
    前記相互接続部材を完全に封入することなく封入材により前記複数の導電性相互接続部材を少なくとも部分的に封入するステップと、
    前記第１の面に平行であるか、または前記第１の面内にある平坦な底部を有する、前記相互接続部材の周りの前記封入材に環状領域を形成するステップと
    を含む、方法。
  10. 前記環状領域は、鈍角で前記平坦な底部から離れて延びる側壁を含む、請求項９に記載の方法。
  11. 前記平坦な第１の側と反対側の、前記基板の第２の側に半導体素子をマウントするステップを含む、請求項９に記載の方法。
  12. 前記相互接続部材は、前記第１の面に平行な第２の面内にある直径を有するはんだボールを含み、前記平坦な底部は、前記第２の面に平行であるか、または前記第２の面内にある、請求項９に記載の方法。
  13. 前記形成するステップは、レーザーアブレーションを含み、前記環状領域は、鈍角で前記平坦な底部から離れて延びる側壁を含む、請求項９に記載の方法。
  14. 前記平坦な第１の側と反対側の、前記基板の第２の側に半導体素子をマウントするステップと、
    表面に対して前記はんだボールを押すステップと
    を含み、
    前記相互接続部材は、前記第１の面に平行な第２の面内にある直径を有するはんだボールを含み、前記平坦な底部は、前記第２の面に平行であるか、または前記第２の面内にあり、
    前記形成するステップは、レーザーアブレーションにより除去するステップを含み、
    前記環状領域は、鈍角で前記平坦な底部から離れて延びる側壁を含む、
    請求項９に記載の方法。
  15. 上面および底面を有する基板と、
    前記基板にアタッチされた第１の端部と、前記基板から離間した第２の端部とを各々が有する前記基板の前記底面上の複数の導電性相互接続部材と、
    前記複数の導電性相互接続部材を部分的に封入し、第１の面内にある外面を有する封入材であって、前記第２の端部は、前記基板の底面とは反対の前記第１の面の側に配置される、封入材と、
    前記複数の導電性相互接続部材の各々を囲む前記封入材の環状領域であって、前記底面に平行な平坦な底部を有する環状領域と
    を含む、半導体デバイス。
  16. 前記上面は、マウント場所を含み、前記底面は、前記上面上の場所に電気的に接続された複数の場所を有し、半導体素子が前記マウント場所にマウントされ、
    前記複数の導電性相互接続部材は、前記複数の場所にマウントされる、
    請求項１５に記載の半導体デバイス。
  17. 前記環状領域は、鈍角で前記平坦な底部から離れて突起する側壁を含む、請求項１５に記載の半導体デバイス。
  18. 前記複数の導電性相互接続部材は、前記平坦な底部に平行であるか、または前記平坦な底部を含む第２の面内にある直径を各々が有するはんだボールを含む、請求項１５に記載の半導体デバイス。
  19. 前記半導体デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項１５に記載の半導体デバイス。
  20. 上面および底面を有する基板であって、前記上面は、少なくとも１つの半導体素子用のマウント場所を含み、前記底面は、前記上面上の場所に電気的に接続された複数の導電パッドを有する、基板と、
    前記導電パッドにアタッチされた第１の端部と、前記基板から離間した第２の端部とを各々が有する、前記導電パッドにおける複数の導電性相互接続部材と、
    前記複数の導電性相互接続部材を部分的に封入し、第１の面内にある外面を有する封入材であって、前記第２の端部は、前記基板の底面とは反対の前記第１の面の側に配置される、封入材と、
    前記複数の導電性相互接続部材の各々を囲む前記封入材の環状領域であって、前記第１の面と前記基板の底面との間に配置された平坦な底部を有する環状領域と
    を含む、半導体デバイス。
  21. 前記相互接続部材は、前記底面に平行な第２の面内にある直径を各々が有するはんだボールを含み、前記平坦な底部は、前記第１の面に配置される、請求項２０に記載の半導体デバイス。
  22. 前記平坦な底部は、前記第１の面に平行である平坦な壁を含む、請求項２０に記載の半導体デバイス。
  23. 前記平坦な底部から前記第１の面まで延びる側壁を含む、請求項２２に記載の半導体デバイス。
  24. 前記半導体デバイスが組み込まれた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項２０に記載の半導体デバイス。
  25. 半導体デバイスを形成する方法であって、
    少なくとも１つの半導体素子用のマウント場所を有する上側と、前記上側の場所に電気的に接続された複数の場所を有する下側とを有する基板を提供するステップと、
    前記下側の前記複数の場所に複数の導電性相互接続部材を形成するためのステップと、
    前記導電性相互接続部材を完全に封入することなく封入材により前記複数の導電性相互接続部材を少なくとも部分的に封入するためのステップと、
    前記封入材により封入された前記下側に隣接する前記導電性相互接続部材の一部を残しながら前記導電性相互接続部材のすでに封入された部分を露出させるために前記導電性相互接続部材の各々に隣接する前記封入材の一部を除去するためのステップと
    を含む、方法。
  26. 前記除去するためのステップは、レーザーアブレーションを含む、請求項２５に記載の方法。
  27. 前記封入材の一部を前記除去するためのステップは、前記はんだボールの前記少なくとも１つの周りの前記封入材に環状領域を形成するステップを含み、前記環状領域は、前記下側に平行である平坦な底部を有する、請求項２５に記載の方法。
  28. 前記封入材の前記一部を除去した後、前記相互接続部材を洗浄するためのステップをさらに含む、請求項２５に記載の方法。
  29. 半導体デバイスを形成する方法であって、
    第１の面内にある平坦な第１の側を有する基板を提供するステップと、
    前記平坦な第１の側に複数の導電性相互接続部材を形成するためのステップと、
    前記導電性相互接続部材を完全に封入することなく封入材により前記複数の導電性相互接続部材を少なくとも部分的に封入するためのステップと、
    前記第１の面に平行であるか、または前記第１の面内にある平坦な底部を有する、前記導電性相互接続部材の周りの前記封入材に環状領域を形成するためのステップと
    を含む、方法。
  30. 前記平坦な第１の側と反対側の、前記基板の第２の側に半導体素子をマウントするためのステップを含む、請求項２９に記載の方法。
  31. 前記形成するためのステップは、レーザーアブレーションを含み、前記環状領域は、鈍角で前記平坦な底部から離れて延びる側壁を含む、請求項２９に記載の方法。
  32. 上面および底面を有する基板手段と、
    前記基板手段にアタッチされた第１の端部と、前記基板手段から離間した第２の端部とを各々が有する前記基板の前記底面上の複数の導電性相互接続手段と、
    前記複数の導電性相互接続手段を部分的に封入し、第１の面内にある表面を有する封入手段であって、前記第２の端部は、前記基板の底面とは反対の前記第１の面の側に配置される、封入手段と、
    前記複数の導電性相互接続手段の各々を囲む前記封入手段の環状スペース手段であって、前記底面に平行である平坦な底部を有する環状スペース手段と
    を含む、半導体デバイス。
  33. 前記上面は、マウント手段を含み、前記底面は、前記上面上の場所に電気的に接続された複数の場所を有し、半導体素子は、前記マウント手段にマウントされ、
    前記複数の導電性相互接続手段は、前記複数の場所にマウントされる、
    請求項３２に記載の半導体デバイス。
  34. 前記複数の導電性相互接続手段は、前記平坦な底部に平行であるか、または前記平坦な底部を含む第２の面内にある直径を各々が有するはんだボールを含む、請求項３２に記載の半導体デバイス。
  35. 上面および底面を有する基板手段であって、前記上面は、少なくとも１つの半導体素子用のマウント手段を含み、前記底面は、前記上面上の場所に電気的に接続された複数の導電パッドを有する、基板手段と、
    前記導電パッドにアタッチされた第１の端部と、前記基板手段から離間した第２の端部とを各々が有する、前記導電パッドにおける導電性相互接続手段と、
    前記相互接続手段を部分的に封入し、第１の面内にある外面を有する封入手段であって、前記第２の端部は、前記基板の底面とは反対の前記第１の面の側に配置される、封入手段と、
    前記複数の相互接続手段の各々を囲む前記封入手段の環状領域手段であって、前記第１の面と前記基板手段の底面との間に配置された平坦な底部を有する環状領域手段と
    を含む、半導体デバイス。
  36. 前記相互接続手段は、前記底面に平行な第２の面内にある直径を各々が有するはんだボールを含み、前記平坦な底部は、前記第１の面に配置される、請求項３５に記載の半導体デバイス。
  37. 前記平坦な底部は、前記第１の面に平行である平坦な壁を含む、請求項３６に記載の半導体デバイス。
  38. 前記平坦な底部から前記第１の面まで延びる壁手段を含む、請求項３７に記載の半導体デバイス。
JP2014529953A 2011-09-09 2012-09-10 はんだ付け緩和方法およびそれを使用した半導体デバイス Expired - Fee Related JP5905104B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/228,925 2011-09-09
US13/228,925 US8461676B2 (en) 2011-09-09 2011-09-09 Soldering relief method and semiconductor device employing same
PCT/US2012/054491 WO2013036948A1 (en) 2011-09-09 2012-09-10 Soldering relief method and semiconductor device employing same

Publications (2)

Publication Number Publication Date
JP2014528166A true JP2014528166A (ja) 2014-10-23
JP5905104B2 JP5905104B2 (ja) 2016-04-20

Family

ID=46981087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529953A Expired - Fee Related JP5905104B2 (ja) 2011-09-09 2012-09-10 はんだ付け緩和方法およびそれを使用した半導体デバイス

Country Status (7)

Country Link
US (2) US8461676B2 (ja)
EP (1) EP2754169B1 (ja)
JP (1) JP5905104B2 (ja)
KR (1) KR101610349B1 (ja)
CN (1) CN103782377B (ja)
BR (1) BR112014005202A2 (ja)
WO (1) WO2013036948A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
TWI624016B (zh) * 2017-08-16 2018-05-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20210375814A1 (en) * 2017-12-06 2021-12-02 Anhui Yunta Electronic Technologies Co., Ltd. Integrated circuit module structure and method for manufacturing same
TWI800591B (zh) * 2018-01-15 2023-05-01 美商艾馬克科技公司 半導體封裝以及其製造方法
US10861779B2 (en) 2018-06-22 2020-12-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an electrical contact with a high-melting-point part and method of manufacturing the same
US10950529B2 (en) 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2003060121A (ja) * 2001-08-10 2003-02-28 Oki Electric Ind Co Ltd 半導体集積回路パッケージおよびその製造方法
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2011086766A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20110201194A1 (en) * 2010-02-16 2011-08-18 International Business Machines Corporation Direct IMS (Injection Molded Solder) Without a Mask for Forming Solder Bumps on Substrates

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438224A (en) 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JP2825083B2 (ja) 1996-08-20 1998-11-18 日本電気株式会社 半導体素子の実装構造
JP2861965B2 (ja) 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
JPH10125720A (ja) 1996-10-17 1998-05-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6137164A (en) 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2000058709A (ja) 1998-08-17 2000-02-25 Nec Corp 突起電極構造および突起電極形成方法
JP2000150557A (ja) 1998-11-13 2000-05-30 Hitachi Ltd 半導体装置およびその製造方法
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
TW417839U (en) 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6462421B1 (en) 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP4087080B2 (ja) 2001-05-17 2008-05-14 株式会社日立製作所 配線基板の製造方法およびマルチップモジュールの製造方法
JP4023159B2 (ja) 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
TW544784B (en) 2002-05-27 2003-08-01 Via Tech Inc High density integrated circuit packages and method for the same
US6798057B2 (en) 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP2004240233A (ja) 2003-02-07 2004-08-26 Tamura Kaken Co Ltd ソルダーレジスト組成物、回路基板及びその製造方法
US6815254B2 (en) 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP3879853B2 (ja) 2003-10-10 2007-02-14 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7205177B2 (en) 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7187068B2 (en) 2004-08-11 2007-03-06 Intel Corporation Methods and apparatuses for providing stacked-die devices
KR100639702B1 (ko) 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
FR2893764B1 (fr) 2005-11-21 2008-06-13 St Microelectronics Sa Boitier semi-conducteur empilable et procede pour sa fabrication
JP4929784B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP4171499B2 (ja) 2006-04-10 2008-10-22 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7749882B2 (en) 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20080116574A1 (en) 2006-11-17 2008-05-22 Powertech Technology Inc. BGA package with encapsulation on bottom of substrate
US7656031B2 (en) 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
JP5003260B2 (ja) 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
US8409920B2 (en) 2007-04-23 2013-04-02 Stats Chippac Ltd. Integrated circuit package system for package stacking and method of manufacture therefor
KR20080102022A (ko) 2007-05-17 2008-11-24 삼성전자주식회사 회로기판의 제조방법, 반도체 패키지의 제조방법, 이에의해 제조된 회로기판 및 반도체 패키지
KR100876083B1 (ko) 2007-06-18 2008-12-26 삼성전자주식회사 반도체 칩 패키지 및 이를 포함하는 반도체 패키지
KR101387706B1 (ko) 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP5394625B2 (ja) 2007-10-05 2014-01-22 新光電気工業株式会社 配線基板及びその製造方法
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7901987B2 (en) 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US7871861B2 (en) 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
US7871862B2 (en) 2008-09-08 2011-01-18 Stats Chippac Ltd. Ball grid array package stacking system
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP2010147153A (ja) 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
TWI499024B (zh) 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8436255B2 (en) 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
KR101680082B1 (ko) * 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079362A (ja) * 1996-07-12 1998-03-24 Fujitsu Ltd 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2003060121A (ja) * 2001-08-10 2003-02-28 Oki Electric Ind Co Ltd 半導体集積回路パッケージおよびその製造方法
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2011086766A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20110201194A1 (en) * 2010-02-16 2011-08-18 International Business Machines Corporation Direct IMS (Injection Molded Solder) Without a Mask for Forming Solder Bumps on Substrates

Also Published As

Publication number Publication date
US20130062746A1 (en) 2013-03-14
BR112014005202A2 (pt) 2017-03-21
EP2754169B1 (en) 2019-11-27
JP5905104B2 (ja) 2016-04-20
WO2013036948A1 (en) 2013-03-14
US20130244384A1 (en) 2013-09-19
KR101610349B1 (ko) 2016-04-08
CN103782377A (zh) 2014-05-07
CN103782377B (zh) 2017-05-03
US8841168B2 (en) 2014-09-23
US8461676B2 (en) 2013-06-11
KR20140059297A (ko) 2014-05-15
EP2754169A1 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
JP5905104B2 (ja) はんだ付け緩和方法およびそれを使用した半導体デバイス
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
US20210057388A1 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US8742563B2 (en) Component and method for producing a component
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US6242284B1 (en) Method for packaging a semiconductor chip
US9324585B2 (en) Semiconductor package and method of fabricating the same
US20110068445A1 (en) Chip package and process thereof
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
EP2669935B1 (en) Packaging substrate having interposer
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
WO2005114729A1 (ja) 半導体装置及び配線基板
US8603911B2 (en) Semiconductor device and fabrication method thereof
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP6549790B2 (ja) キャビティ構造を使用するウェハレベルパッケージ（ｗｌｐ）ボール支持体
KR20130015463A (ko) 반도체 패키지 및 이의 제조 방법
KR20120124634A (ko) 반도체 장치의 제조 방법 및 이를 포함하는 반도체 패키지의 제조 방법
JP2011109060A (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R150 Certificate of patent or registration of utility model

Ref document number: 5905104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees