CN103646953A - 半导体器件、半导体器件制造方法及电子装置 - Google Patents

半导体器件、半导体器件制造方法及电子装置 Download PDF

Info

Publication number
CN103646953A
CN103646953A CN201310495295.XA CN201310495295A CN103646953A CN 103646953 A CN103646953 A CN 103646953A CN 201310495295 A CN201310495295 A CN 201310495295A CN 103646953 A CN103646953 A CN 103646953A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor portion
wiring layer
wiring
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310495295.XA
Other languages
English (en)
Other versions
CN103646953B (zh
Inventor
糸长总一郎
堀池真知子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103646953A publication Critical patent/CN103646953A/zh
Application granted granted Critical
Publication of CN103646953B publication Critical patent/CN103646953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了半导体器件、半导体器件制造方法及电子装置。所述半导体器件包括：第一半导体部，其包括位于其一侧的第一布线层；第二半导体部，其包括位于其一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；以及导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层，且借助于所述导电材料件使得所述第一布线层与所述第二布线层电连通。本发明能够提供诸如减小了寄生电容以实现高性能的固体摄像器件等半导体器件、用于制造该半导体器件的方法、以及包括该固体摄像器件的诸如照相机等电子装置。

Description

半导体器件、半导体器件制造方法及电子装置
本申请是申请日为2010年12月17日、发明名称为“半导体器件、半导体器件制造方法及电子装置”的申请号为2010l0593726.2专利申请的分案申请。
技术领域
本发明涉及诸如固体摄像器件等半导体器件、用于制造该半导体器件的方法、以及包含该固体摄像器件的诸如照相机等电子装置。
背景技术
固体摄像器件包括以诸如互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)等MOS型图像传感器为范例的放大型固体摄像器件。另外，固体摄像器件还包括以电荷耦合器件(ChargeCoupled Device，CCD)图像传感器为范例的电荷转移型固体摄像器件。这些固体摄像器件广泛地应用于数码相机、数码摄像机等中。近年来，由于低电源电压、低功耗等优点，MOS图像传感器已经普遍地用作固体摄像器件而被安装于诸如带有照相机的便携电话或个人数字助理(Personal Digital Assistant，PDA)等移动装置中。
MOS固体摄像器件包括像素阵列(像素区域)和周边电路区域，在所述像素阵列中以二维阵列形式布置有多个单位像素，这些单位像素的每一者都包括用作光电转换单元的光电二极管和多个像素晶体管。该多个像素晶体管被形成为MOS晶体管。且该多个像素晶体管可以包括三个晶体管，即传输晶体管、复位晶体管和放大晶体管，或者可以包括四个晶体管，即还包括选择晶体管。
在过去，人们提出了各种MOS固体摄像器件，在这些MOS固体摄像器件中，其中形成有排列了多个像素的像素阵列的半导体芯片与其中形成有用于进行信号处理的逻辑电路的半导体芯片彼此电连接从而形成一个器件。日本专利申请公开公报特开第2006-49361号公开了一种半导体模块，在该半导体模块中，每个像素单元中的包括有微焊盘(micropad)的背面照射型图像传感器芯片与包括有信号处理电路和微焊盘的信号处理芯片通过微凸块(microbump)相互连接。
国际申请WO2006/129762公开了一种半导体图像传感器模块，在该模块中，堆叠有包括图像传感器的第一半导体芯片、包括模拟/数字转换器阵列的第二半导体芯片和包括存储元件阵列的第三半导体芯片。第一半导体芯片和第二半导体芯片通过作为导电性连接导体的凸块而彼此连接起来。第二半导体芯片和第三半导体芯片利用贯穿第二半导体芯片的贯通接触件而彼此连接起来。
如日本专利申请公开公报特开第2006-49361号中所披露的那样，曾提出了将诸如图像传感器芯片和用于进行信号处理的逻辑电路等不同类型的电路芯片组合起来的各种技术。在相关技术的各类技术中，是通过形成贯通连接孔或者通过凸块来使处于几乎已完成状态的功能芯片相互连接。
本申请的发明人已意识到结合起来的半导体芯片部所带来的问题：对接地电容(pair ground capacitance)和相邻耦合电容会作为寄生电容而出现。对接地电容是在布线与例如具有地电位的半导体基板之间出现的寄生电容。相邻耦合电容是在相邻的铺设布线之间或在相邻的导体之间的寄生电容。虽然当电源增强时或者当设有允许电流流过的缓冲电路时可以消除计数器接地电容，但由于相邻线路之间存在干扰，因而可能无法消除相邻耦合电容。
关于寄生电容的这一问题也可能会发生在如下的半导体器件中：在该半导体器件中，各自包括有半导体集成电路的半导体芯片部相互结合，并且各个半导体芯片部都是通过连接导体和贯通连接导体来予以连接。
发明内容
鉴于上述问题，本发明的目的是期望提供一种诸如减小了寄生电容以实现高性能的固体摄像器件等半导体器件，以及用于制造该半导体器件的方法。本发明的另一个目的是期望提供一种包括该固体摄像器件的诸如照相机等电子装置。
本发明的一个实施方式提供了一种半导体器件，该半导体器件包括：第一半导体部，其包括位于其一侧的第一布线层；第二半导体部，其包括位于其一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；以及导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层，且所述第一布线层与所述第二布线层借助于所述导电材料件而实现电连通。
在本发明另一实施方式中，所述第一半导体部和所述第二半导体部是通过等离子体结合方式而被固定在一起。
在本发明另一实施方式中，所述第一半导体部和所述第二半导体部是通过粘合剂而被固定在一起。
在本发明另一实施方式中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
在本发明另一实施方式中，所述导电材料件被形成在所述半导体器件的所述移除区域中。
在本发明另一实施方式中，所述第一半导体部的位于所述移除区域中的一部分被移除。
在本发明另一实施方式中，所述半导体器件还包括遮光膜，所述遮光膜形成在所述半导体器件的所述控制区域中的所述第一半导体部上方。
本发明的一个实施方式提供了一种半导体器件制造方法，该制造方法包括如下步骤：形成第一半导体部，所述第一半导体部包括位于其一侧的第一布线层；形成第二半导体部，所述第二半导体部包括位于其一侧的第二布线层；以所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对的方式，将所述第一半导体部和所述第二半导体部相结合；并且设置导电材料件，所述导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层，使得所述第一布线层与所述第二布线层电连通。
在本发明另一实施方式中，通过等离子体结合方式将所述第一半导体部和所述第二半导体部固定在一起。
在本发明另一实施方式中，通过粘合剂将所述第一半导体部和所述第二半导体部固定在一起。
在本发明另一个实施方式中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
在本发明另一实施方式中，所述导电材料件是形成在所述半导体器件的所述移除区域中。
在本发明另一实施方式中，将所述第一半导体部的位于所述移除区域中的一部分移除。
在本发明另一实施方式中，所述方法包括在所述半导体器件的所述控制区域中的所述第一半导体部上方形成遮光膜的步骤。
本发明的一个实施方式提供了一种半导体器件，该半导体器件包括：第一半导体部，其包括位于其一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；第二半导体部，其包括位于其一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；第一导电材料件，其穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及第二导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
在本发明另一实施方式中，所述第一半导体部和所述第二半导体部是通过等离子体结合而被固定在一起。
在本发明另一实施方式中，所述第一半导体部和所述第二半导体部是通过粘合剂而被固定在一起。
在本发明另一实施方式中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
在本发明另一实施方式中，所述第一导电材料件和所述第二导电材料件被形成在所述半导体器件的所述移除区域中。
在本发明另一实施方式中，所述第一半导体部的位于所述移除区域中的一部分被移除。
在本发明另一实施方式中，所述半导体器件还包括遮光膜，所述遮光膜形成在所述半导体器件的所述控制区域中的所述第一半导体部上方。
在本发明另一实施方式中，所述半导体器件还包括将所述第一导电材料件的位于所述半导体器件的第一半导体部侧的端部与所述第二导电材料件的位于所述半导体器件的第一半导体部侧的端部连接起来的连接点。
本发明的一个实施方式提供了一种半导体器件制造方法，该制造方法包括如下步骤：形成第一半导体部，所述第一半导体部包括位于其一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；形成第二半导体部，所述第二半导体部包括位于其一侧的第二布线层；以所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对的方式，将所述第一半导体部和所述第二半导体部相结合；设置第一导电材料件，其穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；并行地设置第二导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
在本发明另一实施方式中，通过等离子体结合方式将所述第一半导体部和所述第二半导体部固定在一起。
在本发明另一实施方式中，通过粘合剂将所述第一半导体部和所述第二半导体部固定在一起。
在本发明另一实施方式中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
在本发明另一实施方式中，所述第一导电材料件和所述第二导电材料件是形成在所述半导体器件的所述移除区域中。
在本发明另一实施方式中，将所述第一半导体部的位于所述移除区域中的一部分移除。
在本发明另一实施方式中，所述半导体器件制造方法包括在所述半导体器件的所述控制区域中的所述第一半导体部上方形成遮光膜的步骤。
本发明的一个实施方式提供了一种电子装置，该电子装置包括光学单元和摄像单元，该摄像单元包括：(a)第一半导体部，其包括第一布线层和位于所述第一布线层上方的器件层；(b)第二半导体部，其包括位于其一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；(c)第一导电材料件，其穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及(d)第二导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
在本发明另一实施方式中，所述电子装置包括位于所述光学单元与所述摄像单元之间的快门装置。
本发明另一实施方式提供了一种电子装置，该电子装置包括光学单元和摄像单元，所述摄像单元包括：(a)第一半导体部，其包括位于其一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；(b)第二半导体部，其包括位于其一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；(c)第一导电材料件，其穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及(d)第二导电材料件，其穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
在本发明另一实施方式中，所述电子装置包括位于所述光学单元与所述摄像单元之间的快门装置。
对于本领域技术人员来说，根据下面的附图和具体说明会更加明显地得知本发明的其他系统、方法、特征及优点。本发明旨在使所有这些附加的系统、方法、特征及优点都包含于本说明书中，落入在本发明的范围内，并被所附权利要求所保护。
附图说明
并入在本说明书中并构成本说明书的一部分的附图示出了本发明的实施方式，并与下面的说明一起用来解释本发明的优点和原理。在附图中：
图1图示了本发明MOS固体摄像器件的示例性整体结构。
图2A～图2C是图示了本发明的固体摄像器件和相关技术的固体摄像器件的示意图。
图3图示了本发明第一实施方式的固体摄像器件的主要单元的整体结构。
图4图示了本发明第一实施方式的固体摄像器件的制造方法(第一制造工序图)。
图5图示了本发明第一实施方式的固体摄像器件的制造方法(第二制造工序图)。
图6图示了本发明第一实施方式的固体摄像器件的制造方法(第三制造工序图)。
图7图示了本发明第一实施方式的固体摄像器件的制造方法(第四制造工序图)。
图8图示了本发明第一实施方式的固体摄像器件的制造方法(第五制造工序图)。
图9图示了本发明第一实施方式的固体摄像器件的制造方法(第六制造工序图)。
图10图示了本发明第一实施方式的固体摄像器件的制造方法(第七制造工序图)。
图11图示了本发明第一实施方式的固体摄像器件的制造方法(第八制造工序图)。
图12图示了本发明第一实施方式的固体摄像器件的制造方法(第九制造工序图)。
图13图示了本发明第一实施方式的固体摄像器件的制造方法(第十制造工序图)。
图14图示了本发明第一实施方式的固体摄像器件的制造方法(第十一制造工序图)。
图15A和图15B是图示了本发明的半导体移除区域的位置实例的示意性平面图。
图16图示了本发明第二实施方式的固体摄像器件的主要单元的整体结构。
图17图示了本发明第二实施方式的固体摄像器件的制造方法(第一制造工序图)。
图18图示了本发明第二实施方式的固体摄像器件的制造方法(第二制造工序图)。
图19图示了本发明第二实施方式的固体摄像器件的制造方法(第三制造工序图)。
图20图示了本发明第二实施方式的固体摄像器件的制造方法(第四制造工序图)。
图21图示了本发明第二实施方式的固体摄像器件的制造方法(第五制造工序图)。
图22图示了本发明第二实施方式的固体摄像器件的制造方法(第六制造工序图)。
图23图示了本发明第二实施方式的固体摄像器件的制造方法(第七制造工序图)。
图24图示了本发明第二实施方式的固体摄像器件的制造方法(第八制造工序图)。
图25图示了本发明第三实施方式的固体摄像器件的主要单元的整体结构。
图26图示了本发明第三实施方式的固体摄像器件的制造方法(第一制造工序图)。
图27图示了本发明第三实施方式的固体摄像器件的制造方法(第二制造工序图)。
图28图示了本发明第三实施方式的固体摄像器件的制造方法(第三制造工序图)。
图29图示了本发明第三实施方式的固体摄像器件的制造方法(第四制造工序图)。
图30图示了本发明第三实施方式的固体摄像器件的制造方法(第五制造工序图)。
图31图示了本发明第四实施方式的固体摄像器件的主要单元的整体结构。
图32是沿图31的线XXXII-XXXII得到的示意性截面图。
图33是沿图31的线XXXIII-XXXIII得到的示意性截面图。
图34是图示了图31中的第一连接焊盘的分解平面图。
图35是图示了图31中的第二连接焊盘的分解平面图。
图36图示了本发明第五实施方式的固体摄像器件的主要单元的整体结构。
图37图示了本发明第六实施方式的固体摄像器件的主要单元的整体结构。
图38是沿图37的线XXXVIII-XXXVIII得到的示意性截面图。
图39图示了本发明第七实施方式的固体摄像器件的主要单元的整体结构。
图40图示了本发明第八实施方式的固体摄像器件的主要单元的整体结构。
图41图示了本发明第九实施方式的固体摄像器件的主要单元的整体结构。
图42图示了本发明第十实施方式的固体摄像器件的主要单元的整体结构。
图43图示了本发明的具有连接焊盘布局的固体摄像器件的整体结构的一个实例。
图44是图示了本发明固体摄像器件的连接焊盘布局实例的示意性平面图。
图45图示了本发明的具有连接焊盘布局的半导体器件的整体结构的另一实例。
图46是图示了图45中半导体器件的连接焊盘布局实例的示意性平面图。
图47图示了本发明第十一实施方式的电子装置的整体结构。
具体实施方式
图1图示了本发明MOS固体摄像器件的整体结构。如图1所示，第一实施方式的固体摄像器件1包括像素阵列(所谓的像素区域)3和周边电路部，在像素阵列3中，多个包括光电转换单元的像素2以二维阵列的形式规则地布置在诸如硅基板等半导体基板11上。像素2包括用作光电转换单元的光电二极管和多个像素晶体管(所谓的MOS晶体管)。上述多个像素晶体管可包括三个晶体管，例如传输晶体管、复位晶体管和放大晶体管。作为另一种选择，上述多个像素晶体管可包括四个晶体管，即还包括选择晶体管。由于单位像素的等效电路与通常的电路相同，因此不再赘述。像素2可配置成一个单位像素。作为另一种选择，像素2可具有共用像素结构。该共用像素结构包括被多个光电二极管和多个传输晶体管共用的一个浮动扩散部及每一个其他像素晶体管。也就是说，在共用像素中，用于形成多个单位像素的光电二极管和传输晶体管都共用其它的每一个像素晶体管。
周边电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7和控制电路8。
控制电路8接收指示输入时钟或操作模式等的数据，并输出诸如与固体摄像器件有关的内部信息等数据。也就是说，基于垂直同步信号、水平同步信号以及主时钟，控制电路8生成用作垂直驱动电路4、列信号处理电路5和水平驱动电路6等的操作基准的时钟信号和控制信号。控制电路8将这些信号输入给垂直驱动电路4、列信号处理电路5和水平驱动电路6等。
由移位寄存器形成的垂直驱动电路4选择像素驱动布线，并向所选择的像素驱动布线提供用于驱动像素的脉冲从而逐行地驱动像素。也就是，垂直驱动电路4在垂直方向上依次逐行地对像素阵列3的像素2进行选择性地扫描，并通过垂直信号线9将像素信号提供给列信号处理电路5，所述像素信号对应于根据由每个像素2中作为光电转换单元的光电二极管所接收到的光量而产生的信号电荷。
列信号处理电路5设置在各个像素列中，并且在各像素列中对从一行像素2输出的信号进行诸如噪声去除等信号处理。也就是，列信号处理电路5进行用于去除像素2所特有的固定模式噪声的相关双采样(Correlated Double Sampling，CDS)处理，或者进行诸如信号放大或AD(模拟/数字)转换等信号处理。水平选择开关(未图示)被连接在列信号处理电路5的输出级与水平信号线10之间。
由移位寄存器形成的水平驱动电路6依次输出水平扫描脉冲从而依次选择对应的列信号处理电路5，并将像素信号从列信号处理电路5输出至水平信号线10。
输出电路7对从列信号处理电路5通过水平信号线10依次提供的信号进行处理，并输出这些处理后的信号。在一些情况下仅对这些信号进行缓存，或者在一些情况下对这些信号进行诸如黑电平调整、列差异修正或各种数字信号处理。输入/输出端子12与外部交换信号。
图2B～图2C图示了本发明实施方式的MOS固体摄像器件的基本整体结构。如图2A所示，在相关技术的MOS固体摄像器件151中，在一个半导体芯片152上安装有像素阵列153、控制电路154和用于进行信号处理的逻辑电路155。通常，像素阵列153和控制电路154形成图像传感器156。然而，如图2B所示，在本发明一个实施方式的MOS固体摄像器件21中，在第一半导体芯片部22上安装有像素阵列23和控制电路24，而在第二半导体芯片部26中安装有含有用于进行信号处理的信号处理电路的逻辑电路25。通过将第一半导体芯片部22和第二半导体芯片部26彼此电连接以形成一个半导体芯片，从而形成MOS固体摄像器件21。如图2C所示，在本发明另一实施方式的MOS固体摄像器件28中，像素阵列23安装于第一半导体芯片部22上，而控制电路24和含有信号处理电路的逻辑电路25安装于第二半导体芯片部26上。将该第一半导体芯片部22和第二半导体芯片部26彼此电连接以形成一个半导体芯片，从而形成MOS固体摄像器件28。
尽管未图示，也可以使两个以上半导体芯片部彼此结合来形成MOS固体摄像器件。可以按照如下方式来配置MOS固体摄像器件：三个以上半导体芯片部(包括第一半导体芯片部、第二半导体芯片部以及一个具有存储元件阵列的半导体芯片部或者一个具有另一电路元件的半导体芯片部)彼此结合而形成一个芯片。
第一实施方式
图3图示了本发明第一实施方式的半导体器件即MOS固体摄像器件。在本第一实施方式中，固体摄像器件28包括堆叠而成的半导体芯片27：该半导体芯片27中，含有像素阵列23和控制电路24的第一半导体芯片部22与含有逻辑电路25的第二半导体芯片部26彼此结合起来。以让多层布线层41与多层布线层55相互面对的方式将第一半导体芯片部22和第二半导体芯片部26彼此结合。在本实施方式中，可通过粘合剂层57使第一半导体芯片部和第二半导体芯片部结合起来，且在第一半导体芯片部与粘合剂层57之间设有保护层42以及在第二半导体芯片部与粘合剂层57之间设有保护层56。作为另一种选择，第一半导体芯片部和第二半导体芯片部可通过等离子体接合方式而结合起来。
在本实施方式中，形成了半导体移除区域52，在该半导体移除区域52中将第一半导体芯片部22的半导体部的一部分完全移除，并在半导体移除区域52中形成有连接布线67，这些连接布线67都用于将第一半导体芯片部22连接至第二半导体芯片部26。半导体移除区域52涵盖了如下的全部区域：这些区域中，形成有连接至与像素阵列23的各垂直信号线对应的铺设布线40d的各连接布线67。如图15A所示，半导体移除区域52形成在像素阵列23的外侧。半导体移除区域52对应于所谓的电极焊盘区域。在图15A中，半导体移除区域52形成于像素阵列23的在垂直方向上的外侧。
在第一半导体芯片部22中，在减薄的第一半导体基板31上形成有：像素阵列23，其含有作为光电转换单元的光电二极管(PD)，并含有多个像素晶体管Tr1和Tr2；以及控制电路24，其包括MOS晶体管Tr3和Tr4。像素晶体管Tr1和Tr2及MOS晶体管Tr3和Tr4是代表性的晶体管。在半导体基板31的正面31a侧上，通过利用层间绝缘膜39而形成有多层布线层41，在本实施方式中该多层布线层41中设置有由三层金属M1至M3形成的多层布线40[40a、40b和40c]。在下面的制造方法中将会详细说明控制电路24的像素晶体管Tr1和Tr2以及MOS晶体管Tr3和Tr4。
在第二半导体芯片部26中，含有MOS晶体管Tr6至Tr8的逻辑电路25被形成在第二半导体基板45中。在半导体基板45的正面45a侧上，通过利用层间绝缘膜49而形成有多层布线层55，在本实施方式中该多层布线层55中设置有由三层金属M11至M13形成的多层布线53[53a、53b和53c]。在下面的制造方法中将会详细说明MOS晶体管Tr6～Tr8。
在第一半导体芯片部22的半导体移除区域52中，通过蚀刻来移除整个第一半导体基板31。形成含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的堆叠绝缘膜61，该堆叠绝缘膜61从半导体移除区域52的底面和侧面延伸至半导体基板31的背面。堆叠绝缘膜61用作对从半导体移除区域52的凹部的侧面露出的半导体基板31进行保护的保护性绝缘膜，还兼用作像素的防反射膜。
在半导体移除区域52中，形成从氮化硅膜59到达第一半导体芯片部22中的第一连接焊盘65的连接孔64，该第一连接焊盘65与多层布线层41中的所需布线(由第三层金属M3形成的铺设布线40d)电连接。另外，形成贯通连接孔62，其穿过第一半导体芯片部22的多层布线层41并到达第二半导体芯片部26中的第二连接焊盘63，该第二连接焊盘63与多层布线层55中的所需布线(由第三层金属M13形成的铺设布线53d)电连接。
连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63电连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体68和69相互电连接的连结导体71。
在背面31b(即，第一半导体芯片部22的光电二极管34的光入射面)侧上形成有遮光膜72，该遮光膜72覆盖着必须被遮光的区域。形成有覆盖着遮光膜72的平坦化膜73，在平坦化膜73上与各个像素对应地形成有片上滤色器74，并且在片上滤色器74上形成有片上微透镜75。以此方式，形成了背面照射型固体摄像器件28。连接布线67的暴露在外的连结导体71用作通过焊接引线与外部导线连接的电极焊盘。
固体摄像器件的示例性制造方法
图4～图14图示了第一实施方式的固体摄像器件28的制造方法的一个实例。如图4所示，在第一半导体晶片(下面称为第一半导体基板)31的用于形成相应芯片部的各区域中形成部分完成的图像传感器(即像素阵列23和控制电路24)。也就是说，在半导体基板(例如硅基板)31的用于形成芯片部的每个区域中形成每个像素的用作光电转换单元的光电二极管(PD)，并在半导体阱区域32中形成每个像素晶体管的源极/漏极区域33。通过注入第一导电型杂质(例如p型杂质)来形成半导体阱区域32。通过注入第二导电型杂质(例如n型杂质)来形成源极/漏极区域33。通过从半导体基板的正面注入离子，来形成光电二极管(PD)和每个像素晶体管的源极/漏极区域33。
光电二极管(PD)包括位于半导体基板正面侧的n型半导体区域34和p型半导体区域35。在其中形成有像素的该半导体基板的正面上隔着栅极绝缘膜形成栅极电极36。栅极电极36和一对源极/漏极区域33形成了像素晶体管Tr1和Tr2。在图4中，该两个像素晶体管Tr1和Tr2是多个像素晶体管的代表。邻近于光电二极管(PD)的像素晶体管Tr1对应于传输晶体管，且像素晶体管Tr1的源极/漏极区域对应于浮动扩散部(FD)。单位像素30通过器件隔离区域38而彼此分隔开。器件隔离区域38被形成得具有浅沟槽隔离(Shallow Trench Isolation，STI)结构：在该STI结构中，诸如SiO2膜等绝缘膜被埋置在形成于基板中的凹槽内。
另一方面，在控制电路24侧的半导体基板31中形成用于形成控制电路的MOS晶体管。在图4中，MOS晶体管Tr3和Tr4作为这些晶体管的代表，并表示用于形成控制电路24的MOS晶体管。MOS晶体管Tr3和Tr4每一者都包括n型源极/漏极区域33和形成于栅极绝缘膜上的栅极电极36。
接下来，在半导体基板31的正面上形成第一层层间绝缘膜39，在该层间绝缘膜39中形成一些连接孔，然后形成与所需晶体管连接的连接导体44。当想要形成具有不同高度的连接导体44时，在含有晶体管上表面的整个表面上先堆叠有诸如氧化硅膜等第一绝缘薄膜43a以及用作蚀刻停止膜的诸如氮化硅膜等第二绝缘薄膜43b。在该第二绝缘薄膜43b上形成上述第一层层间绝缘膜39。然后，在第一层层间绝缘膜39中选择性地形成具有不同深度的连接孔，直到达到用作蚀刻停止膜的第二绝缘薄膜43b。接着，在对应的单元中选择性地蚀刻掉相同厚度的第一绝缘薄膜43a及第二绝缘薄膜43b，以形成从上述对应的连接孔延续而成的连接孔。随后，将连接导体44埋置到每个连接孔中。
接下来，通过利用层间绝缘膜39来形成多层布线层41，以使其连接至对应的连接导体44，在上述多层布线层41中设置有由三层金属M1至M3形成的多层布线40[40a、40b和40c]。布线40由铜(Cu)制成。通常，每条铜线布线被包覆有阻挡层金属膜，以防止Cu扩散。因此，在多层布线层41上形成用于铜布线40的覆盖膜(所谓的保护膜42)。通过上述的这些工序，形成了含有部分完成的像素阵列23和部分完成的控制电路24的第一半导体基板31。
另一方面，如图5所示，在第二半导体基板(半导体晶片)45的用于形成各个芯片部的区域中，形成含有部分完成的用于处理信号的信号处理电路的逻辑电路25。也就是说，在位于半导体基板(例如硅基板)45正面侧的p型半导体阱区域46中，多个含有逻辑电路的MOS晶体管被形成得通过器件隔离区域50而彼此分隔开。这里，MOS晶体管Tr6、Tr7和Tr8是多个MOS晶体管的代表。MOS晶体管Tr6、Tr7和Tr8每一者都包括一对n型源极/漏极区域47和形成于栅极绝缘膜上的栅极电极48。逻辑电路25可含有CMOS晶体管。器件隔离区域50被形成得具有STI(浅沟槽隔离)结构：在该STI结构中，诸如SiO2膜等绝缘膜被埋置在形成于基板中的凹槽内。
接下来，在半导体基板45的正面上形成第一层层间绝缘膜49，然后在层间绝缘膜49中形成连接孔，以便形成与所需晶体管连接的连接导体54。当想要形成具有不同高度的连接导体54时，如上所述，在含有晶体管上表面的整个表面上先堆叠有诸如氧化硅膜等第一绝缘薄膜43a以及用作蚀刻停止膜的诸如氮化硅膜等第二绝缘薄膜43b。在该第二绝缘薄膜43b上形成上述第一层层间绝缘膜49。然后，在第一层层间绝缘膜49中选择性地形成具有不同深度的连接孔，直到到达用作蚀刻停止膜的第二绝缘薄膜43b。接着，在对应的单元中选择性地蚀刻掉相同厚度的第一绝缘薄膜43a及第二绝缘薄膜43b，以形成从上述对应的连接孔延续而成的连接孔。随后，将连接导体54埋置到每个连接孔中。
接下来，通过利用层间绝缘膜49来形成多层布线层55，以使其连接至对应的连接导体54，在上述多层布线层55中设置有由三层金属M11至M13形成的多层布线53[53a、53b和53c]。布线53由铜(Cu)制成。类似于上述说明，在层间绝缘膜49上形成用于铜布线53的覆盖膜(所谓的保护膜56)。通过上述的这些工序，形成了含有部分完成的逻辑电路25的第二半导体基板45。
接下来，如图6所示，以让多层布线层41和多层布线层55相面对的方式将第一半导体基板31和第二半导体基板45彼此结合。第一半导体基板和第二半导体基板可通过等离子体接合方式或通过粘合剂而结合起来。这里第一半导体基板和第二半导体基板是通过粘合剂进行结合。当使用粘合剂时，如图7所示，在第一半导体基板31的接合面和第二半导体基板45的接合面这二者中的一者上形成粘合剂层57。通过在这两个半导体基板之间插设有粘合剂层57来使它们相互叠加。也就是，使第一半导体基板31与第二半导体基板45彼此结合起来。
当第一半导体基板和第二半导体基板是通过等离子体接合方式进行结合时，尽管未图示，但可以在第一半导体晶片31的接合面和第二半导体晶片45的接合面上形成等离子体TEOS膜、等离子体SiN膜、SiON膜(遮挡膜)或SiC膜。对形成有该膜的上述两个接合面进行等离子体加工以便这两个接合面相互叠加，然后通过退火处理使这两个接合面粘结起来。优选地，在400℃以下的低温下使第一半导体晶片和第二半导体晶片结合，在该低温下不会对布线等产生影响。
接着，如图8所示，从第一半导体基板31的背面31b进行研磨和抛光，以减薄第一半导体基板31。进行该减薄过程从而使光电二极管(PD)露出。在该减薄过程之后，在光电二极管(PD)的背面上形成p型半导体层以防止暗电流。半导体基板31的厚度大约为600μm，但将会被减薄约3μm～约5μm。在相关技术中，该减薄过程需要与单独的支撑基板相结合。然而，在本实施方式中，含有逻辑电路25的第二半导体基板45还兼用作在对第一半导体基板31进行减薄时的支撑基板。第一半导体基板31的背面31b是背面照射型固体摄像器件的光入射面。
接下来，如图9所示，在彼此结合起来的第一半导体基板31和第二半导体基板45中，将完成的第一半导体芯片部的区域中的半导体部的一部分(即，半导体基板31的一部分)完全移除，从而形成半导体移除区域52。如图15B所示，该半导体移除区域52形成在像素阵列23的外侧并且涵盖了具有如下部分的全部区域：该部分中形成有连接至与像素阵列的各条垂直信号线对应的铺设布线40d的各个连接布线。在图15B中，半导体移除区域52形成于像素阵列23的在垂直方向上的外侧。
随后，如图10所示，形成并粘附含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的堆叠绝缘膜61，并且该堆叠绝缘膜61从半导体移除区域52的内表面延伸到控制电路24和像素阵列23的背面(光入射面)。堆叠绝缘膜61用作半导体移除区域52的半导体侧表面的保护膜，还兼用作像素阵列23的防反射膜。
接着，如图11所示，在半导体移除区域52中形成贯通连接孔62，该贯通连接孔62被形成得从堆叠绝缘膜61穿过第一半导体基板31的多层布线层41而到达第二连接焊盘63(该第二连接焊盘63与第二半导体基板45的多层布线层55中的所需布线53连接)。贯通连接孔62到达与由多层布线层的最上层(即，第三层金属M13)形成的布线53d电连接的第二连接焊盘63。与像素阵列23的垂直信号线在数量上相对应地形成多个贯通连接孔62。由第三层金属M13形成的连接至第二连接焊盘63的布线53d用作对应于垂直信号线的铺设布线。如该图示出的实例所示，第二连接焊盘63是由第三层金属M13形成，并被形成得是从对应于垂直信号线的铺设布线53d延续而成。
接下来，如图12所示，在半导体移除区域52中形成从堆叠绝缘膜61到达第一连接焊盘65(该第一连接焊盘65与第一半导体基板31的多层布线层41中的所需布线40连接)的连接孔64。在本实例中，形成了到达第一连接焊盘65的连接孔64，该第一连接焊盘65与多层布线层41的由第三层金属M3形成的布线40d电连接。与像素阵列23的垂直信号线在数量上相对应地形成多个连接孔64。由第三层金属M3形成的连接至第一连接焊盘65的布线40d用作对应于垂直信号线的铺设布线。在该图示出的实例中，第一连接焊盘65是由第三层金属M3形成，并被形成得是从对应于垂直信号线的铺设布线40d延续而成。
随后，如图13所示，连接布线67被形成得将第一连接焊盘65与第二连接焊盘63电连接。也就是说，在第一半导体基板31的整个背面上形成导电膜，使该导电膜埋置在贯通连接孔62和连接孔64中，然后对该导电膜进行回蚀和图形化以形成连接布线67。连接布线67包括埋置在连接孔64中并与第一连接焊盘65连接的连接导体68以及埋置在贯通连接孔62中并与第二连接焊盘63连接的贯通连接导体69。连接布线67还包括在半导体移除区域的露出底面上将连接导体68与贯通连接导体69电连接的连结导体71。连接导体68、贯通连接导体69和连结导体71可由同种金属一体形成。连接布线67可以由能够借助于阻挡层金属(TiN等)而被图形化的例如钨(W)、铝(A1)或金(Au)等金属形成。
接着，如图14所示，在必须遮光的区域中形成遮光膜72。如该图示意性地显示的那样，遮光膜72形成在控制电路24上。作为另一种选择，遮光膜72也可以形成在像素晶体管上。遮光膜72可由诸如钨(W)等金属形成。形成覆盖住遮光膜72且延伸至像素阵列23上的平坦化膜73。例如可在平坦化膜73上与各个像素对应地形成红色(R)、绿色(G)和蓝色(B)片上滤色器74(但不限于此)，然后在片上滤色器74上形成片上微透镜75。于是，完成了第一半导体基板31的像素阵列23和控制电路24。连接布线67的连结导体71用作暴露在外的电极焊盘。这样，完成了第二半导体基板45的逻辑电路25。
接下来，获得分割开的单个芯片，由此得到图3所示的所期望的背面照射型固体摄像器件28。在固体摄像器件28中，由连接布线67的连结导体71形成的电极焊盘通过引线焊接而与外部导线连接。
在第一实施方式的固体摄像器件及其制造方法中，像素阵列23和控制电路24被形成在第一半导体芯片部22中，而用于处理信号的逻辑电路25被形成在第二半导体芯片部26中。由于该固体摄像器件具有在不同的芯片部中实现像素阵列功能和逻辑功能的结构，因而能够发挥像素阵列23和逻辑电路25的最优化处理技术。因此，像素阵列23和逻辑电路25的性能得以充分实现，从而提供了高性能的固体摄像器件。
在本实施方式中，完全移除了第一半导体芯片部22的一部分(即用于形成连接导体和贯通连接导体的区域中的半导体部)。由于连接导体68和贯通连接导体69形成在移除了半导体部的半导体移除区域52中，因而能够减小半导体基板31与连接导体68之间以及半导体基板31与贯通连接导体69之间的寄生电容，从而实现了固体摄像器件中的高性能。
当使用图2C所示的结构时，可在第一半导体芯片部22上形成对光进行接收的像素阵列23，并且可在第二半导体芯片部26中形成彼此分隔开的控制电路24和逻辑电路25。因此，当制造了半导体芯片部22和26时能够独立地选择最优化处理技术，并能够减小产品模块的面积。
在第一实施方式中，含有像素阵列23和控制电路24的第一半导体基板31与含有逻辑电路25的第二半导体基板45等所有的部分完成产品彼此结合起来，然后对第一半导体基板31进行减薄。也就是说，在减薄第一半导体基板31时用第二半导体基板45作为支撑基板。因此，可以减少部件数量并能简化制造工序。
在本实施方式中，减薄第一半导体基板31并且是在进一步移除了半导体部的半导体移除区域52中形成贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比(孔长度与孔直径之比)，从而以高精度形成了贯通连接孔62和连接孔64。于是，能够以高精度制造出高性能的固体摄像器件。
第二实施方式
图16图示了本发明第二实施方式的半导体器件即MOS固体摄像器件。在第二实施方式中，固体摄像器件78包括堆叠而成的半导体芯片27：该半导体芯片27中，含有像素阵列23和控制电路24的第一半导体芯片部22与含有逻辑电路25的第二半导体芯片部26彼此结合起来。以让多层布线层41和55相互面对的方式将第一半导体芯片部22和第二半导体芯片部26彼此结合。
在本实施方式中，形成有半导体移除区域52(在该半导体移除区域52中将第一半导体芯片部22的半导体部的一部分完全移除)，并形成有从半导体移除区域52的内表面延伸至半导体基板31的背面31b的堆叠绝缘膜61。在半导体移除区域52中形成有经过平坦化处理并且与半导体基板31上的堆叠绝缘膜61的正面齐平的绝缘膜77。绝缘膜77的蚀刻速率不同于堆叠绝缘膜61正面上的氮化硅膜59的蚀刻速率。绝缘膜77例如由但不限于氧化硅膜形成。
然后，形成有穿过绝缘膜77分别到达第一连接焊盘65和第二连接焊盘63的连接孔64和贯通连接孔62。通过这两个连接孔64和62来形成使第一连接焊盘65连接至第二连接焊盘63的连接布线67。连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63电连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体相互电连接的连结导体71。在必要时，连接导体68、贯通连接导体69和连结导体71由金属一体形成。连结导体71形成在经过平坦化的绝缘膜77上方。
其它结构与第一实施方式中的前述结构相同。因此，与图3中的各部件对应的部件用相同的附图标记表示，并且不再赘述。
固体摄像器件的制造方法
图17～图24图示了第二实施方式的固体摄像器件78的制造方法的一个实例。
图17图示了与上述第一实施方式的固体摄像器件28的制造步骤中由图10所示的结构相同的结构。由于图17的各步骤与上述图4～图10中的步骤相同，因而不再赘述。
在图17的步骤中，形成并粘附了含有氧化硅(SiO2)膜58和氮化硅(SiN)膜59的堆叠绝缘膜61，并且该堆叠绝缘膜61从半导体移除区域52的内表面延伸至控制电路24和像素阵列23的背面(光入射面)。
接着，如图18所示，在半导体基板31的整个背面上堆叠诸如氧化硅膜等绝缘膜77，以将其埋置在半导体移除区域52内。
随后，如图19所示，利用化学机械研磨(chemical mechanicalpolishing，CMP)方法对绝缘膜77进行研磨，直到绝缘膜77具有所需的厚度。
接下来，如图20所示，利用氢氟酸通过湿式蚀刻法对绝缘膜77进行蚀刻直至达到氮化硅膜59，并对该绝缘膜77进行平坦化使其与氮化硅膜59齐平。这时，氮化硅膜59用作蚀刻停止膜。
接着，如图21所示，在半导体移除区域52中形成穿过绝缘膜77和多层布线层41并到达第二连接焊盘63的贯通连接孔62，上述第二连接焊盘63与第二半导体基板45的多层布线层55中的所需布线53d连接。贯通连接孔62到达与布线53d电连接的第二连接焊盘63，该布线53d由多层布线层55的最上层形成(即如上面所说明的那样，由第三层金属M13形成)。与像素阵列23的垂直信号线在数量上相对应地形成多个贯通连接孔62。由第三层金属M13形成的连接至第二连接焊盘63的布线53d用作对应于垂直信号线的铺设布线。如该图示出的实例所示，第二连接焊盘63是由第三层金属M13制成，并被形成得是从对应于垂直信号线的铺设布线53d延续而成。
随后，如图22所示，在半导体移除区域52中形成从绝缘膜77至第一连接焊盘65的连接孔64。该连接孔64到达第一连接焊盘65，上述第一连接焊盘65与多层布线层41的由第三层金属M3形成的布线40d电连接。与像素阵列23的垂直信号线在数量上相对应地形成多个连接孔64。由第三层金属M3形成的连接至第一连接焊盘65的布线40d用作对应于垂直信号线的铺设布线。如该图示出的实例所示，第一连接焊盘65是由第三层金属M3制成，并被形成得是从对应于垂直信号线的铺设布线40d延续而成。
接着，如图23所示，将连接布线67形成得使第一连接焊盘65与第二连接焊盘63电连接。也就是说，在绝缘膜77和第一半导体基板31的整个背面上形成导电膜，使其埋置在贯通连接孔62和连接孔64中，然后对该导电膜进行回蚀和图形化以形成连接布线67。该连接布线67包括埋置在连接孔64中并与第一连接焊盘65连接的连接导体68以及埋置在贯通连接孔62中并与第二连接焊盘63连接的贯通连接导体69。连接布线67还包括在经过了平坦化处理的绝缘膜77上使连接导体68与贯通连接导体69电连接的连结导体71。连接导体68、贯通连接导体69和连结导体71可利用同种金属膜而被一体形成为上述导电膜。连接布线67可以由能够借助于阻挡层金属(TiN等)而被图形化的例如钨(W)、铝(A1)或金(Au)等金属形成。
随后，如图24所示，在必须遮光的区域中形成遮光膜72。如该图示意性地显示的那样，遮光膜72形成在控制电路24上。作为另一种选择，遮光膜72也可以形成在像素晶体管上。遮光膜72可由诸如钨(W)等金属形成。形成覆盖住遮光膜72且延伸至像素阵列23上的平坦化膜73。例如可在平坦化膜73上与各个像素对应地形成红色(R)、绿色(G)和蓝色(B)片上滤色器74(但不限于此)，然后在片上滤色器74上形成片上微透镜75。于是，完成了第一半导体基板31的像素阵列23和控制电路24。连接布线67的连结导体71用作暴露在外的电极焊盘。这样，完成了第二半导体基板45的逻辑电路25。
接下来，获得分割开的单个芯片，由此得到图16所示的所期望的背面照射型固体摄像器件78。
在第二实施方式的固体摄像器件78及其制造方法中，将第一半导体芯片部22的一部分(即用于形成连接导体68和贯通连接导体69的区域中的半导体部)完全地移除，将绝缘膜77埋置于该移除过程后的半导体移除区域52中。由于连接导体68和贯通连接导体69分别形成在位于绝缘膜77中的连接孔64和贯通连接孔62中，因而利用绝缘膜77使得连接导体68和贯通连接导体69都与半导体基板31的侧面隔离开，从而减小了连接导体68与半导体基板31之间以及贯通连接导体69与半导体基板31之间的寄生电容。因为半导体移除区域52内被绝缘膜77填埋，所以通过与堆叠绝缘膜61进行机械配合能够可靠地保护半导体基板31的面对着半导体移除区域52侧壁的表面。因此，能够实现固体摄像器件中的高性能。
在本实施方式中，减薄了第一半导体基板31并形成了贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比，由此以高精度形成了贯通连接孔62和连接孔64。于是，能够以高精度制造出高性能的固体摄像器件。
省略了进一步的说明，但能够得到与第一实施方式的优点相同的优点。
第三实施方式
图25图示了本发明第三实施方式的半导体器件即MOS固体摄像器件。在第三实施方式中，固体摄像器件82包括堆叠而成的半导体芯片27：该半导体芯片27中，含有像素阵列23和控制电路24的第一半导体芯片部22与含有逻辑电路25的第二半导体芯片部26彼此结合起来。以让多层布线层41和55相互面对的方式将第一半导体芯片部22和第二半导体芯片部26彼此结合。
在本实施方式中，形成半导体移除区域52(在该半导体移除区域52中，第一半导体芯片部22的半导体部的一部分被完全移除)，并形成从半导体移除区域52的内表面延伸至半导体基板31的背面的堆叠绝缘膜61。在半导体移除区域52中形成经过平坦化处理并因此与半导体基板31上的堆叠绝缘膜61的正面齐平的绝缘膜77。在绝缘膜77的与连接布线67对应的部分中形成从该正面算起具有所需深度的凹部81。绝缘膜77的蚀刻速率不同于堆叠绝缘膜61正面上的氮化硅膜59的蚀刻速率。绝缘膜77例如由但不限于氧化硅膜形成。
然后，形成穿过位于凹部81下方的绝缘膜77并分别到达第一连接焊盘65和第二连接焊盘63的连接孔64和贯通连接孔62。通过利用这两个连接孔62和64，形成使第一连接焊盘65连接至第二连接焊盘63的连接布线67。该连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63电连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体相互电连接的连结导体71。在必要时，连接导体68、贯通连接导体69和连结导体71由金属一体形成。连结导体71埋置在绝缘膜77的凹部81中。连结导体71的正面与绝缘膜77的正面齐平。
其它结构与第一实施方式中的前述结构相同。因此，与图3中的各部件对应的部件用相同的附图标记表示，并且不再赘述。
固体摄像器件的示例性制造方法
图26～图30图示了第三实施方式的固体摄像器件82的制造方法。
图26图示了与上述第二实施方式的固体摄像器件78的制造步骤中由图20所示的结构相同的结构。由于图26的各步骤与上述图4～图10以及图17～图20中的步骤相同，因而不再赘述。
在图26的步骤中，堆叠绝缘膜77且使其埋置于半导体移除区域52中，然后利用化学机械研磨(CMP)和湿式蚀刻对绝缘膜77的正面进行平坦化处理，使其与堆叠绝缘膜61的正面齐平。
接着，如图27所示，在绝缘膜77的正面上与连接布线67的区域对应地形成凹部81，该凹部81具有从上述正面算起的所需深度。
随后，如图28所示，形成穿过位于凹部81下方的绝缘膜77和多层布线层41而到达第二连接焊盘63的贯通连接孔62。该贯通连接孔62到达与布线53d电连接的第二连接焊盘63，该布线53d由第二半导体芯片部26的多层布线层55的最上层形成(即如上面所说明的那样，由第三层金属M13形成)。与像素阵列23的垂直信号线在数量上相对应地形成多个贯通连接孔62。连接至第二连接焊盘63的布线53d用作对应于垂直信号线的铺设布线。如该图示出的实例所示，第二连接焊盘63是由第三层金属M13制成，并被形成得是从对应于垂直信号线的铺设布线53d延续而成。
然后，在半导体移除区域52中形成起始于凹部81下方的绝缘膜77且终止于第一连接焊盘65的连接孔64。该连接孔64到达第一连接焊盘65，该第一连接焊盘65与由第一半导体芯片部22的多层布线层41的第三层金属M3形成的布线40d电连接。与像素阵列23的垂直信号线在数量上相对应地形成多个连接孔64。由第三层金属M3形成的连接至第一连接焊盘65的金属布线40d用作对应于垂直信号线的铺设布线。如该图示出的实例所示，第一连接焊盘65是由第三层金属M3制成，并被形成得是从对应于垂直信号线的铺设布线40d延续而成。
接下来，如图29所示，将连接布线67形成得用于使第一连接焊盘65与第二连接焊盘63电连接。也就是说，在绝缘膜77和第一半导体基板31的整个背面上形成导电膜，使其埋置在凹部81以及贯通连接孔62和连接孔64中，然后对该导电膜进行回蚀以形成连接布线67。该连接布线67包括埋置在连接孔64中并与第一连接焊盘65连接的连接导体68以及埋置在贯通连接孔62中并与第二连接焊盘63连接的贯通连接导体69。连接布线67还包括使连接导体68与贯通连接导体69电连接的连结导体71。对连结导体71进行平坦化处理以使其填埋于凹部81中并与绝缘膜77的正面齐平。连接导体68、贯通连接导体69和连结导体71利用同种金属被一体形成为上述导电膜。因为连接布线67是通过回蚀而形成的，所以连接布线67可由铜(Cu)形成。连结导体71可以由能够借助于阻挡层金属(TiN等)而被图形化的例如钨(W)、铝(A1)或金(Au)等金属形成。
接着，如图30所示，在必须遮光的区域中形成遮光膜72。如该图示意性地显示的那样，遮光膜72形成在控制电路24上。作为另一种选择，遮光膜72也可以形成在像素晶体管上。遮光膜72可由诸如钨(W)等金属形成。形成覆盖住遮光膜72且延伸至像素阵列23上的平坦化膜73。例如可在平坦化膜73上与各个像素对应地形成红色(R)、绿色(G)和蓝色(B)片上滤色器74(但不限于此)，然后在片上滤色器74上形成片上微透镜75。于是，完成了第一半导体基板31的像素阵列23和控制电路24。连接布线67的连结导体71用作暴露在外的电极焊盘。这样，完成了第二半导体基板45的逻辑电路25。
接下来，获得分割开的单个芯片，由此得到图25所示的所期望的背面照射型固体摄像器件82。
在第三实施方式的固体摄像器件及其制造方法中，将第一半导体芯片部22的一部分(即用于形成连接导体68和贯通连接导体69的区域中的半导体部)完全地移除，并将绝缘膜77埋置于该移除过程后的半导体移除区域52中。在绝缘膜77中形成凹部81，并将连接导体68和贯通连接导体69分别埋置于形成在位于凹部81下方的绝缘膜77中的连接孔64和贯通连接孔62中。因此，利用绝缘膜77使得连接导体68和贯通连接导体69都与半导体基板31的侧面隔离开，从而减小了连接导体68与半导体基板31之间以及贯通连接导体69与半导体基板31之间的寄生电容。因为半导体移除区域52内被绝缘膜77填埋着，所以通过与堆叠绝缘膜61进行机械配合能够可靠地保护半导体基板31的面对着半导体移除区域52侧壁的表面。因此，能够实现固体摄像器件中的高性能。
由于连结导体71埋置在绝缘膜77的凹部81中，并通过对连结导体71进行平坦化处理以使其与绝缘膜77的正面齐平，因此能够获得表面不平坦性很小的固体摄像器件。
在第三实施方式中，减薄了第一半导体基板31，在绝缘膜77中形成了凹部81，并形成了贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比，由此以高精度形成了贯通连接孔62和连接孔64。于是，能够以高精度制造出高性能的固体摄像器件。
省略了进一步的说明，但能够得到与第一实施方式的优点相同的优点。
在第二实施方式和第三实施方式中，可以使用图2C的结构。
在上述各实施方式中，是将两个半导体芯片部22和26彼此结合。本发明实施方式的固体摄像器件可通过使两个以上半导体芯片部彼此结合来构造而成。即使在两个以上半导体芯片部彼此结合的结构中，也可将前述的完全移除了半导体部的结构应用于具有像素阵列23的第一半导体芯片部22与具有用于处理信号的逻辑电路25的第二半导体芯片部26间的连接部。
在由上述的半导体芯片部彼此结合而得到的结构中，会出现例如对接地电容或对相邻耦合电容等寄生电容。具体地，由于连接导体68和贯通连接导体69具有大的表面面积，因而减小相邻列的连接导体之间或者相邻列的铺设布线之间的相邻耦合电容是优选的。这里，连接导体之间的那部分表示当连接导体68和贯通连接导体69配对时相邻对的连接导体之间的部分。另一方面，由于第一连接焊盘65的面积和间距以及第二连接焊盘63的面积和间距大于像素面积和像素间距，因而实际可得到的布局是优选的。
下面说明用于实现实际可得到的布局以减小成对相邻耦合电容的实施方式。
第四实施方式
图31～图35图示了本发明第四实施方式的半导体器件即MOS固体摄像器件。在附图中，仅示出了布线连接部的布局，该布线连接部包括用于将第一半导体芯片部和第二半导体芯片部相互电连接的连接焊盘。图31是图示了连接焊盘阵列的平面图。图32是沿图31的线XXXII-XXXII得到的截面图。图33是沿图31的线XXXIII-XXXIII得到的截面图。图34和图35是图31的分解平面图。
在第四实施方式的固体摄像器件84中，如上面所说明的那样，将两个半导体芯片部22和26彼此结合起来，移除第一半导体芯片部22的半导体部的一部分，并且将该两个半导体芯片部22和26通过半导体移除区域52中的连接布线67彼此连接。在本实施方式中，由于上述各实施方式的几种结构适用于除布线连接部布局以外的其它结构，因此不再赘述。
在第四实施方式中，第一半导体芯片部22中的多层布线层41的布线40[40a、40b、40c和40d]由四层金属组成的多个层形成。第一连接焊盘65由第一层金属形成，对应于垂直信号线的铺设布线40d可由第二层金属之后的金属形成。这里，对应于垂直信号线的铺设布线40d是由第四层金属形成。第二半导体芯片部26中的多层布线层55的布线53[53a、53b、53c和53d]由四层金属组成的多个层形成。第二连接焊盘63可由第二层金属之后的金属(即第三层金属或第四层金属)形成。这里，第二连接焊盘63是由第四层金属形成。对应于垂直信号线的铺设布线53d是由第一层金属形成。在第一半导体芯片部22中，由第一层金属形成的第一连接焊盘65借助于由第二层金属形成的连接部85和由第三层金属形成的贯穿导体86与由第四层金属形成的铺设布线40d电连接。在第二半导体芯片部26中，由第四层金属形成的第二连接焊盘63借助于由第三层金属形成的连接部87和由第二层金属形成的贯穿导体88与由第一层金属形成的铺设布线53d电连接。
考虑到第一半导体芯片部22与第二半导体芯片部26相互结合时的位置间的差异，将第二连接焊盘63形成得使其面积大于第一连接焊盘65的面积。将一对第一连接焊盘65和第二连接焊盘63统称为连接焊盘对89。
第一连接焊盘65和第二连接焊盘63从平面图看具有八边形形状，优选具有正八边形形状。连接焊盘对89的第一连接焊盘和第二连接焊盘沿水平方向排列着。多个连接焊盘对89沿着各列的铺设布线40d和53d进行排列的水平方向排列着。另一方面，沿垂直方向排列有多段(在本实施方式中为四段)连接焊盘对89。也就是说，在半导体芯片部22和26的布线连接部中，沿水平方向和垂直方向交替布置有具有正八边形形状的第一连接焊盘65和第二连接焊盘63。这里，在水平方向上布置有多个连接焊盘对89并且在垂直方向上布置有四段连接焊盘对89，从而构造成连接焊盘阵列91。此处，限定了八边形形状。因为该八边形的第一连接焊盘65与铺设布线40d连接(见图32)，所以该八边形的第一连接焊盘65可一体地设有部分突出的连接用突出部65a。在此情况下，该形状按照整体八边形形状而稍微突出，从而落入八边形的范围内。
在连接焊盘阵列91中，第一连接焊盘65和第二连接焊盘63从平面图看密集地布置着。第一连接焊盘65和第二连接焊盘63可以彼此部分重叠地布置着。连接导体68和贯通连接导体69分别与第一连接焊盘65和第二连接焊盘63连接，第一半导体芯片部22和第二半导体芯片部26通过连接布线67彼此电连接，每个连接布线67都包括将连接导体68和贯通连接导体69彼此连结的连结导体71。对于连接导体68和贯通连接导体69的截面形状，连接导体68和贯通连接导体69可形成为具有与连接焊盘65和63的平面形状相同的八边形形状。按照与第三实施方式相同的方式形成连接布线67。也就是说，绝缘膜77埋置于半导体移除区域52中，连接导体68和贯通连接导体69穿过绝缘膜77，对连结导体71的正面进行平坦化处理使其与绝缘膜77的正面齐平。
在本实施方式中，各自与四条垂直信号线对应的铺设布线40d和53d分别被连接至四段连接焊盘对89的第一连接焊盘65和第二连接焊盘63。在第一半导体芯片部22中，每个第一连接焊盘65由第一层金属形成，每条铺设布线40d由第四层金属形成。因为铺设布线40d可在第一连接焊盘65的下方延伸，所以能够增大相邻铺设布线40d间的距离。同样，在第二半导体芯片部26中，每个第二连接焊盘63由第四层金属形成，每条铺设布线53d由第一层金属形成。由于可将铺设布线53d设置成在第二连接焊盘63下方延伸，因而能够增大相邻铺设布线53d间的距离。
在第四实施方式的固体摄像器件84中，第一连接焊盘65和第二连接焊盘63的平面形状是八边形的，并且形成了这样连接焊盘阵列91：在该连接焊盘阵列91中第一连接焊盘65和第二连接焊盘63沿水平方向和垂直方向交替地密集地布置着。也就是说，在半导体芯片部22和26的布线连接部中形成有密集的连接焊盘阵列91。由于对应于四列垂直信号线的铺设布线40d和53d是与连接焊盘阵列91的四段连接焊盘对89的各段连接，因而相邻铺设布线40d间的距离和相邻铺设布线53d间的距离增大，从而减小了相邻耦合电容。此外，由于在相邻的连接导体对之间有绝缘膜77，因此能够减小连接导体对之间的相邻耦合电容。
与下面说明的其中将成对的第一连接焊盘65和第二连接焊盘63沿垂直方向布置的结构相比，在其中将成对的第一连接焊盘65和第二连接焊盘63沿水平方向布置的结构中由四列铺设布线的布线长度差异所产生的布线阻抗差异有所减小。
连接焊盘65及63的面积和间距大于像素的面积和间距。然而，在连接焊盘65和63的上述布局中，能够对布线40d和53d进行铺设，从而提供高性能的固体摄像器件。
在第四实施方式中，即使在使用第一实施方式和第二实施方式的连接布线67的结构时，也同样能减小相邻耦合电容。
在第四实施方式中，能够得到与第一～第三实施方式的优点相同的优点。
第五实施方式
图36图示了本发明第五实施方式的半导体器件即MOS固体摄像器件。在该图中，仅示出了布线连接部的布局，该布线连接部包括使第一半导体芯片部22与第二半导体芯片部26电连接的连接焊盘65和63。
在第五实施方式的固体摄像器件93中，像上面说明的那样，两个半导体芯片部22和26彼此结合，移除第一半导体芯片部22的半导体部的一部分，并且两个半导体芯片部22和26是通过半导体移除区域52中的连接布线67彼此连接。在本实施方式中，由于上述各实施方式的几种结构适用于除布线连接部布局以外的其它结构，因此不再赘述。
在第五实施方式中，夹着像素阵列23、以在垂直方向上相互面对的方式在像素阵列23的两个外侧上设置有连接焊盘阵列91A和91B，并且对应于垂直信号线的铺设布线40d和53d交替地与连接焊盘阵列91A和91B连接。在本实施方式中，与图31中一样，连接焊盘对89(该连接焊盘对89中，沿水平方向布置有成对的第一连接焊盘65和第二连接焊盘63)以多段的方式设置着(这里为两段)。连接焊盘阵列91A和91B的连接焊盘对89密集地布置着。成对铺设布线40d及53d以两层的间隔交替连接至连接焊盘阵列91A和91B的两段式连接焊盘对89。两个连接焊盘阵列91A和91B形成在图15B所示的半导体移除区域52a和52b中。
在图36中，连接焊盘65和63的平面形状为八边形，优选为正八边形。然而，由于可以增大布线间的距离，因而连接焊盘的平面形状可以是四边形或六边形的(优选为正六边形)。本实施方式适用于下面说明的结构：该结构中可以用沿垂直方向布置有第一连接焊盘65和第二连接焊盘63的连接焊盘对来代替连接焊盘对89。
在第五实施方式的固体摄像器件93中，夹着像素阵列23而设置连接焊盘阵列91A和91B，并且对应于垂直信号线的多列(两列)铺设布线交替地连接至连接焊盘阵列91A和91B的两段式连接焊盘对89。利用这种结构，无需使相邻铺设布线40d之间的距离以及铺设布线53d之间的距离变窄。换句话说，可以充分增加相邻铺设布线40d之间的距离以及铺设布线53d之间的距离。因此，能够减小相邻耦合电容。此外，由于减小了铺设布线间的布线长度差异，因而能够进一步减小布线阻抗差异。
连接焊盘65及63的面积和间距大于像素的面积和间距。然而，在连接焊盘65和63的上述布局中，能够对布线40d和53d进行铺设，从而提供高性能的固体摄像器件。
在第五实施方式中，即使在使用第一、第二或第三实施方式的连接布线的结构时，也同样能减小相邻耦合电容。
在第五实施方式中，能够得到与第一～第三实施方式的优点相同的优点。
第六实施方式
图37和图38图示了本发明第六实施方式的半导体器件即MOS固体摄像器件。在这两个图中，具体地，仅示出了布线连接部的布局，该布线连接部包括使第一半导体芯片部22电连接至第二半导体芯片部26的连接焊盘65和63。
在第六实施方式的固体摄像器件95中，像上面说明的那样，将两个半导体芯片部22和26彼此结合，移除第一半导体芯片部22的半导体部的一部分，并且两个半导体芯片部22和26通过半导体移除区域52中的连接布线67彼此连接。在本实施方式中，由于上述各实施方式的几种结构适用于除布线连接部布局以外的其它结构，因此不再赘述。
在第六实施方式中，形成有连接焊盘阵列91，其中具有与图31所示相同的正八边形形状的第一连接焊盘65和第二连接焊盘63沿水平方向和垂直方向交替地布置着，并且每四列的铺设布线40d和53d与连接焊盘阵列91的四段式连接焊盘对89的各段相连接。第一半导体芯片部22中的各个第一连接焊盘65由第一层金属形成，而连接至连接焊盘65的每条铺设布线40d由第四层金属形成。第二半导体芯片部26中的各个第二连接焊盘63由第四层金属形成，而连接至连接焊盘63的每条铺设布线53d由第一层金属形成。
第一半导体芯片部22中的铺设布线40d被设置得在不与该铺设布线40d连接的另一所需第一连接焊盘65的下方延伸。由于连接焊盘65的面积相对较大，因此在连接焊盘65与经过该连接焊盘65而延伸且具有不同电位的另一布线40之间可能产生耦合电容。于是，在本实施方式中，在第一连接焊盘65与所需铺设布线40d之间形成了屏蔽布线96，该屏蔽布线96由介于第一连接焊盘65和铺设布线40d间的某一层的金属形成。也就是说，屏蔽布线96由第二层金属(该第二层金属形成在第一连接焊盘65与所需铺设布线40d之间)或第三层金属形成。如图38所示，在某些情况下，三条铺设布线40d在第一连接焊盘65的下方经过而延伸。因此，在四段连接焊盘对89中连续地形成有屏蔽布线96，使该屏蔽布线具有与第一连接焊盘65的宽度对应的宽度。
在第六实施方式的固体摄像器件中，由于形成了屏蔽布线96(其设置在第一连接焊盘65与在第一连接焊盘65下方延伸的铺设布线40d之间)，因而防止了在具有不同电位的第一连接焊盘65与铺设布线40d之间产生耦合电容。因此，能够提供高性能的固体摄像器件。
在第六实施方式中，与第一～第三实施方式一样，能够获得诸如减小了相邻耦合电容等同样的优点。
在第六实施方式中，不管连接焊盘65的平面形状或者连接焊盘65的布局如何，均可通过屏蔽布线96得到上述优点。
第七实施方式
图39图示了本发明第七实施方式的半导体器件即MOS固体摄像器件。在该图中，具体地，仅示出了布线连接部的布局，该布线连接部包括使第一半导体芯片部22与第二半导体芯片部26电连接的连接焊盘65和63。
在第七实施方式的固体摄像器件97中，像上面说明的那样，将两个半导体芯片部22和26彼此结合起来，移除第一半导体芯片部22的半导体部的一部分，并且该两个半导体芯片部22和26通过半导体移除区域52中的连接布线67彼此连接。在本实施方式中，由于上述各实施方式的几种结构适用于除布线连接部布局以外的其它结构，因此不再赘述。
在第七实施方式中，在对应于垂直信号线的铺设布线40d和53d进行延伸的垂直方向上，沿该垂直方向(所谓的纵向方向)布置有成对的第一连接焊盘65和第二连接焊盘63。在铺设布线40d和53d进行排列的水平方向上布置有多个连接焊盘对99并在垂直方向上布置着多段(三段)连接焊盘对99，从而构成连接焊盘阵列98。
像第四实施方式中所说明的那样，第一连接焊盘65和第二连接焊盘63从平面图看具有八边形形状，优选为正八边形形状。第一连接焊盘65和第二连接焊盘63通过连接布线67彼此电连接，类似于上述说明，各个连接布线67包括连接导体68、贯通连接导体69和连结导体71。
当第一半导体芯片部22中多层布线层41的布线40是由四层金属构成时，优选第一连接焊盘65由第一层金属形成，而连接至第一连接焊盘65的铺设布线40d由第四层金属形成。然而，本发明不限于此。第一连接焊盘65和铺设布线40d可由任意层的金属形成。
当第二半导体芯片部26中多层布线层55的布线53是由四层金属构成时，优选第二连接焊盘63由第四层金属形成，而连接至第二连接焊盘63的铺设布线53d由第一层金属形成。然而，本发明不限于此。第二连接焊盘63和铺设布线53d可由任意层的金属形成。铺设布线40d和53d以3列的间隔连接至连接焊盘阵列98的三段连接焊盘对99。
在第七实施方式的固体摄像器件97中，通过布置多段连接焊盘对99来配置成连接焊盘阵列98，在上述连接焊盘对99中沿垂直方向布置有第一连接焊盘65和第二连接焊盘63。因此，能够对布线40d和53d进行铺设。特别地，即使在连接焊盘65和63的面积大于像素的面积时，也能够对布线40d和53d进行铺设，从而提供高性能的固体摄像器件。当铺设布线40d和53d被设置成分别与连接焊盘65和63相交叉地延伸时，能够充分增大相邻铺设布线间的距离，从而减小了产生于铺设布线间的相邻耦合电容。
在第七实施方式中，即使在使用第一、第二和第三实施方式的连接布线的结构时，也同样能减小相邻耦合电容。
在第七实施方式中，能够得到与第一～第三实施方式的优点相同的优点。
连接焊盘65和63的平面形状为八边形，但也可以是例如四边形或六边形(优选为正六边形)等多边形，或者可以是圆形，等等。可将连接导体68和贯通连接导体69的横截面形状构造成连接焊盘65和63的平面形状。连接焊盘65和63的平面形状可以不同于连接导体68和贯通连接导体69的横截面形状。
在上述各实施方式的固体摄像器件中，电子作为信号电荷，第一导电型是p型，而第二导电型是n型。然而，各实施方式还适用于其中空穴作为信号电荷的固体摄像器件。在此情况下，各个半导体基板以及半导体阱区域或者半导体区域的导电类型都是反过来配置而成。n型被配置成第一导电型而p型被配置成第二导电型。n沟道晶体管和p沟道晶体管适用于逻辑电路的MOS晶体管。
第八实施方式
图40图示了本发明第八实施方式的半导体器件。第八实施方式的半导体器件131包括堆叠而成的半导体芯片100：该半导体芯片100中，含有第一半导体集成电路和多层布线层的第一半导体芯片部101与含有第二半导体集成电路和多层布线层的第二半导体芯片部116彼此结合起来。以让上述两个多层布线层相互面对的方式将第一半导体芯片部101和第二半导体芯片部116彼此结合。第一半导体芯片部和第二半导体芯片部二者之间可设有保护层114和保护层127然后可通过粘合剂层129结合起来。作为另一种选择，第一半导体芯片部和第二半导体芯片部可通过等离子体接合方式而结合。
在本实施方式中，形成有半导体移除区域52，在该半导体移除区域52中将第一半导体芯片部101中的半导体部的一部分完全移除，并在半导体移除区域52中形成连接布线67，各个接布线67用于使第一半导体芯片部101连接至第二半导体芯片部116。半导体移除区域52是涵盖了如下部分的所有区域：该部分中形成有半导体集成电路的各个连接布线67。并且，半导体移除区域52是形成在半导体芯片部101的周边部中。
在第一半导体芯片部101中，第一半导体集成电路即逻辑电路102形成于被减薄的第一半导体基板103中。也就是说，在形成于半导体基板(例如，但不限于，硅基板)103中的半导体阱区域104中形成有多个MOS晶体管Tr11、Tr12和Tr13。MOS晶体管Tr11～Tr13的每一者都包括一对源极/漏极区域105以及形成在绝缘膜上的栅极电极106。MOS晶体管Tr11～Tr13被器件隔离区域107彼此隔开。
MOS晶体管Tr11～Tr13是代表性的晶体管。逻辑电路102可包括CMOS晶体管。因此，可将多个MOS晶体管配置成n沟道MOS晶体管或者p沟道MOS晶体管。于是，当形成n沟道MOS晶体管时，是在p型半导体阱区域中形成n型源极/漏极区域。而当形成p沟道MOS晶体管时，是在n型半导体阱区域中形成p型源极/漏极区域。
在半导体基板103上形成有多层布线层111，该多层布线层111中利用层间绝缘膜108而堆叠有由多层金属(三层金属)形成的布线109。布线109可由例如Cu布线(但不限于Cu布线)等材料制成。MOS晶体管Tr11～Tr13与所需的第一层布线109a通过连接导体112而连接起来。三层布线109通过连接导体而彼此连接。
在第二半导体芯片部116中，第二半导体集成电路即逻辑电路117形成在第二半导体基板118中。也就是说，在形成于半导体基板(例如，但不限于，硅基板)118中的半导体阱区域119中形成有多个MOS晶体管Tr21、Tr22和Tr23。MOS晶体管Tr21～Tr23的每一者都包括一对源极/漏极区域121以及形成在绝缘膜上的栅极电极122。MOS晶体管Tr21～Tr23被器件隔离区域123彼此隔开。
MOS晶体管Tr21～Tr23是代表性的晶体管。逻辑电路117可包括CMOS晶体管。因此，可将多个MOS晶体管配置成n沟道MOS晶体管或者p沟道MOS晶体管。于是，当形成n沟道MOS晶体管时，是在p型半导体阱区域中形成n型源极/漏极区域。当形成p沟道MOS晶体管时，是在n型半导体阱区域中形成p型源极/漏极区域。
在半导体基板118上形成有多层布线层126，该多层布线层126中利用层间绝缘膜124而堆叠有由多层金属(三层金属)形成的布线125。布线125可由例如Cu布线(但不限于Cu布线)等材料制成。MOS晶体管Tr21～Tr23与所需的第一层布线125a通过连接导体120而连接起来。三层布线125通过连接导体而彼此连接。第二芯片部116的半导体基板118还用作被减薄的第一半导体芯片部101的支撑基板。
作为第一半导体集成电路，可使用半导体存储电路来代替逻辑电路102。在此情况下，用作第二半导体集成电路的逻辑电路117被设置成能够处理该半导体存储电路的信号。
在半导体移除区域52中，通过蚀刻来移除整个第一半导体基板103。形成包括氧化硅(SiO2)膜58和氮化硅(SiN)膜59的堆叠绝缘膜61，该堆叠绝缘膜61从半导体移除区域52的底面和侧面延伸至半导体基板103的背面。堆叠绝缘膜61对从半导体基板103的背面和半导体移除区域52的侧面露出的半导体基板103进行保护。
在半导体移除区域52中，形成了从氮化硅膜59到达第一连接焊盘65的连接孔64，该第一连接焊盘65与第一半导体芯片部101的多层布线层111中的所需布线(由第三层金属形成的布线109d)电连接。另外，形成了穿过第一半导体芯片部101并到达第二连接焊盘63的贯通连接孔62，该第二连接焊盘63与第二半导体芯片部116的多层布线层126中的所需布线(由第三层金属形成的布线125d)电连接。
连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体68和69相互电连接的连结导体71。连接布线67的暴露在外的连结导体71用作通过焊接引线与外部导线连接的电极焊盘。
可通过第一实施方式中所述的制造方法来制造第八实施方式的半导体器件。在此情况下，用第一半导体集成电路代替第一实施方式中第一半导体芯片部的像素阵列和控制电路，并且用第二半导体集成电路代替第一实施方式中第二半导体芯片部的逻辑电路。
在第八实施方式的半导体器件中，由于第一半导体芯片部101和第二半导体芯片116彼此结合起来，因此，在形成第一半导体集成电路和第二半导体集成电路时可以使用最优化处理技术。因此，能够充分实现第一半导体集成电路和第二半导体集成电路的性能，从而提供高性能的半导体器件。
在本实施方式中，将第一半导体芯片部101的一部分(即用于形成连接导体68和贯通连接导体69的区域中的半导体部)完全地移除。由于在半导体移除区域52中形成了连接导体68和贯通连接导体69，因而能够减小半导体基板103与连接导体68之间以及半导体基板103与贯通连接导体69之间的寄生电容，从而实现半导体器件的高性能化。
在第八实施方式中，在形成芯片之前，将处于部分完成状态的第一半导体基板103和第二半导体基板118彼此结合，然后在制造工序中减薄第一半导体基板103。也就是，在减薄第一半导体基板103时使用第二半导体基板118作为支撑基板。因此，能够减少部件的数量并能简化制造工序。在本实施方式中，减薄第一半导体基板103并在移除了半导体部的半导体移除区域52中形成贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比，从而以高精度形成了各连接孔。于是，能够以高精度制造出高性能的半导体器件。
第九实施方式
图41图示了本发明第九实施方式的半导体器件。第九实施方式的半导体器件132包括堆叠而成的半导体芯片100：该半导体芯片100中，含有第一半导体集成电路和多层布线层的第一半导体芯片部101与含有第二半导体集成电路和多层布线层的第二半导体芯片部116彼此结合起来。以让上述两个多层布线层相互面对的方式将第一半导体芯片部101和第二半导体芯片部116彼此结合。
在本实施方式中，形成有半导体移除区域52(在该半导体移除区域52中，将第一半导体芯片部101的半导体部的一部分完全移除)，并形成从半导体移除区域52的内表面延伸至半导体基板103背面的堆叠绝缘膜61。在半导体移除区域52中形成经过平坦化处理并且与半导体基板103上的堆叠绝缘膜61的正面齐平的绝缘膜77。类似于上述说明，由例如氧化硅膜等绝缘膜形成绝缘膜77，该绝缘膜77具有与堆叠绝缘膜61正面上的氮化硅膜59的蚀刻速率不同的蚀刻速率。
然后，形成了穿过绝缘膜77而分别到达第一连接焊盘65和第二连接焊盘63的连接孔64和贯通连接孔62。通过该两个连接孔64和62形成了使第一连接焊盘65连接至第二连接焊盘63的连接布线67。连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63电连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体相互电连接的连结导体71。在必要时，连接导体68、贯通连接导体69和连结导体71由金属一体形成。连结导体71形成在经过平坦化处理后的绝缘膜77之上。
其它结构与第八实施方式中的前述结构相同。因此，与图40中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
可通过第二实施方式中所述的制造方法来制造第九实施方式的半导体器件132。在此情况下，用第一半导体集成电路代替第二实施方式中第一半导体芯片部的像素阵列和控制电路，并且用第二半导体集成电路代替第二实施方式中第二半导体芯片部的逻辑电路。
在第九实施方式的半导体器件132中，将第一半导体芯片部101的一部分(即用于形成连接导体68和贯通连接导体69的区域中的半导体部)完全地移除，并在该移除过程后的半导体移除区域52中埋置绝缘膜77。因为连接导体68和贯通连接导体69分别埋置在形成于绝缘膜77中的连接孔64和贯通连接孔62中，所以利用绝缘膜77使连接导体68和69与半导体基板103的侧面隔开一定距离。因此，能够减小半导体基板103与连接导体68之间以及半导体基板103与贯通连接导体69之间的寄生电容。由于有绝缘膜77埋置于半导体移除区域52内，因而通过与堆叠绝缘膜61进行机械配合能够可靠地保护半导体基板103的面对着半导体移除区域52侧壁的表面。因此，能够实现半导体器件的高性能化。
在本实施方式中，减薄了第一半导体基板103然后形成了贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比，从而以高精度形成贯通连接孔62和连接孔64。于是，能够以高精度制造出高性能的半导体器件。
省略了进一步的说明，但能够获得与第八实施方式的优点相同的优点。
第十实施方式
图42图示了本发明第十实施方式的半导体器件。第十实施方式的半导体器件133包括堆叠而成的半导体芯片100：该半导体芯片100中，含有第一半导体集成电路和多层布线层的第一半导体芯片部101与含有第二半导体集成电路和多层布线层的第二半导体芯片部116彼此结合起来。以让上述两个多层布线层相互面对的方式将第一半导体芯片部101和第二半导体芯片部116彼此结合起来。
在本实施方式中，形成有半导体移除区域52(在该半导体移除区域52中将第一半导体芯片部101的半导体部的一部分完全移除)，并形成从半导体移除区域52的内表面延伸至半导体基板103背面的堆叠绝缘膜61。在半导体移除区域52中埋置有经过平坦化处理并且与半导体基板103上的堆叠绝缘膜61的正面齐平的绝缘膜77。在绝缘膜77的与连接布线67对应的部分中形成有从该正面算起具有所需深度的凹部81。
然后，形成了穿过位于凹部81下方的绝缘膜77而分别到达第一连接焊盘65和第二连接焊盘63的连接孔64和贯通连接孔62。利用这两个连接孔62和64形成了使第一连接焊盘65连接至第二连接焊盘63的连接布线67。该连接布线67包括埋置在连接孔64中并与第一连接焊盘65电连接的连接导体68、埋置在贯通连接孔62中并与第二连接焊盘63电连接的贯通连接导体69、以及在导体68和69的上端处将这两个导体相互电连接的连结导体71。在必要时，连接导体68、贯通连接导体69和连结导体71由金属一体形成。连结导体71埋置在绝缘膜77的凹部81中。连结导体71的正面与经过平坦化处理后的绝缘膜77的正面齐平。
其它结构与第八实施方式中的前述结构相同。因此，与图40中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
可通过第三实施方式中所述的制造方法来制造第十实施方式的半导体器件133。在此情况下，用第一半导体集成电路代替第三实施方式中第一半导体芯片部的像素阵列和控制电路，并用第二半导体集成电路代替第三实施方式中第二半导体芯片部的逻辑电路。
在第十实施方式的半导体器件133中，将第一半导体芯片部101的一部分(即用于形成连接导体68和贯通连接导体69的区域中的半导体部)完全地移除，并在该移除过程后的半导体移除区域52中埋置有绝缘膜77。在绝缘膜77中形成凹部81，并且连接导体68和贯通连接导体69分别穿过形成于凹部81下方的绝缘膜77中的连接孔64和贯通连接孔62，从而形成连接布线67。这样，利用绝缘膜77使连接导体68和贯通连接导体69与半导体基板103的侧面隔开一定距离，从而减小了连接导体68与半导体基板103之间以及贯通连接导体69与半导体基板103之间的寄生电容。由于有绝缘膜77埋置于半导体移除区域52内，因而通过与堆叠绝缘膜61进行机械配合能够可靠地保护半导体基板103的面对着半导体移除区域52侧壁的表面。因此，能够实现固体摄像器件的高性能化。
由于连结导体71埋置于绝缘膜77的凹部81中，并且对连结导体71进行了平坦化处理以使其与绝缘膜77的正面齐平，从而能够获得表面不平坦性很小的半导体器件。
在第十实施方式中，减薄了第一半导体基板103，在绝缘膜77中形成了凹部81，然后形成了贯通连接孔62和连接孔64。因此，减小了这些孔的纵横比，从而以高精度形成了贯通连接孔62和连接孔64。于是，能够以高精度制造出高性能的半导体器件。
省略了进一步的说明，但能够得到与第八实施方式的优点相同的优点。
在上述第八～第十实施方式中，是将两个半导体芯片部彼此结合起来。在本发明上述实各施方式的半导体器件中，也可以使三个以上半导体芯片部彼此结合。即使在三个以上半导体芯片部彼此结合的结构中，也可将前述的完全移除了半导体部的结构应用于含有第一半导体集成电路的第一半导体芯片部与含有第二半导体集成电路的第二半导体芯片部间的连接部。除逻辑电路外的存储电路和其他电路也适用于半导体集成电路。
在上述各实施方式中，第四～第七实施方式中所述的连接焊盘阵列91、91A、91B和98的布局适用于将第一～第三实施方式的连接布线67区域中的半导体部完全移除而得到的固体摄像器件。连接焊盘阵列91、91A、91B和98的布局适用于第八～第十实施方式的半导体器件。连接焊盘阵列91、91A、91B和98的布局不限于此。当结合了其他晶片或芯片以形成连接布线时，连接焊盘阵列的布局适用于其中在连接布线附近的半导体没有被移除的情况。连接焊盘阵列的布局适用于如下的半导体器件(例如固体摄像器件或具有上述半导体集成电路的半导体器件等)：在该半导体器件中，没有移除半导体部而是让连接导体68和贯通连接导体69穿过半导体基板并且埋置在半导体基板中，且有绝缘膜介于半导体基板与连接导体68的壁之间及半导体基板与贯通连接导体69的壁之间。
图43和图44图示了在未移除半导体部的情况下形成有连接布线并应用了连接焊盘布局的固体摄像器件的实例。在本实例中，固体摄像器件135具有如下结构：没有移除上述第二实施方式中如图16所示的连接布线67区域中的半导体。在本实例中，在连接布线区域中，形成穿过第一半导体基板31并到达第一连接焊盘65的连接孔64，并且形成穿过包括半导体基板31的第一半导体芯片部22并到达第二连接焊盘63的贯通连接孔62。在连接孔64和贯通连接孔62每一者的内表面上存在有半导体基板31和用于绝缘的绝缘膜136。即，形成了这样的连接布线：该连接布线中，连接导体68和贯通连接导体69分别埋置在连接孔64和贯通连接孔62中从而分别与第一连接焊盘65和第二连接焊盘63连接，并且连接导体68和贯通连接导体69通过连结导体71而彼此连接。由于其他结构与第二实施方式中所述的结构相同，因此与图16中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
另一方面，如图44所示，本实例固体摄像器件135中包括有连接焊盘63和65的布线连接部布局与图31中的布局具有相同的结构。也就是说，形成了这样的连接焊盘阵列91：该连接焊盘阵列91中，以四段的形式密集地布置有由八边形连接焊盘63和65构成的连接焊盘对89。由于其他具体结构与图31所示的结构相同，因此与图31中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
在本实例的固体摄像器件135中，类似于图31的前述说明，相邻铺设布线40d之间的距离以及铺设布线53d之间的距离有所增大。因此，能够减小相邻耦合电容。
图45和图46图示了半导体器件的另一实例，在该半导体器件中在未移除半导体部的情况下形成有连接布线，并且该半导体器件包括应用了连接焊盘布局的半导体集成电路。在本实例中，半导体器件137具有如下结构：没有移除上述第九实施方式中如图41所示的形成有连接布线67的区域中的半导体。在本实例中，在连接布线区域中，形成了穿过第一半导体基板31并到达第一连接焊盘65的连接孔64，并且形成了穿过包括半导体基板31的第一半导体芯片部22并到达第二连接焊盘63的贯通连接孔62。在连接孔64和贯通连接孔62每一者的内表面上存在有半导体基板31和用于绝缘的绝缘膜136。即，形成了这样的连接布线：该连接布线中，连接导体68和贯通连接导体69分别埋置在连接孔64和贯通连接孔62中从而分别与第一连接焊盘65和第二连接焊盘63连接，并且连接导体68和贯通连接导体69通过连结导体71而彼此连接。由于其他结构与第九实施方式中所述的结构相同，因此与图41中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
另一方面，如图46所示，本实例中包括有连接焊盘63和65的布线连接部布局与图31中的布局具有相同的结构。也就是说，形成了这样的连接焊盘阵列91：该连接焊盘阵列91中，以四段的方式密集地布置有由八边形连接焊盘63和65构成的连接焊盘对89。由于其他具体结构与图31所示的结构相同，因此与图31中的各部件对应的部件由相同的附图标记表示，并且不再赘述。
在本实例的固体摄像器件137中，类似于图31的上述说明，相邻铺设布线40d之间的距离以及铺设布线53d之间的距离有所增大。因此，能够减小相邻耦合电容。
在未移除半导体部的情况下形成有连接布线的固体摄像器件以及具有集成电路的半导体器件中，第五实施方式(图36)、第六实施方式(图37和图38)或第七实施方式(图39)等中的布局适于作为连接焊盘的布局。
在上述各实施方式的固体摄像器件中，必须使形成有第一半导体芯片部22的像素阵列23的半导体基板或半导体阱区域的电位稳定化。也就是说，需要使贯通连接导体69和连接导体68的电位差异稳定化，使得在工作时在贯通连接导体69和连接导体68附近的半导体基板或半导体阱区域的电位(所谓的基板电位)不会发生变化。为了使基板电位稳定化，在本实例中，在半导体阱区域32中形成有由杂质扩散层构成的接触部，并且该接触部通过连接导体44和布线40与形成在第一半导体芯片部22上的部分附近处的电极焊盘部连接。通过向该电极焊盘部施加例如电源电压VDD或接地电压(0V)等固定电压，经由接触部将电源电压VDD或接地电压(0V)施加至半导体阱区域32，从而使该半导体阱区域的基板电位稳定化。例如，当半导体基板或半导体阱区域为n型时，则供给电源电压。而当半导体基板或半导体阱区域为p型时，则供给接地电压。
在上述各实施方式的固体摄像器件中，当进行加工以形成包括贯通连接导体69和连接导体68的连接布线67时，为了保护逻辑电路的晶体管不受等离子体损坏而安装了保护二极管。在形成连接布线67时，通过等离子体蚀刻来形成分别到达焊盘63和65的贯通连接孔62和连接孔64。然而，具体地，在进行等离子体加工时，逻辑电路中的连接焊盘63被充有过量的等离子体离子。当经由布线53将该过量的等离子体离子充给逻辑电路中的晶体管时，晶体管会受到所谓的等离子体损坏。保护二极管用来防止这种等离子体损坏。
在本实施方式中，在列信号处理电路5的每列电路部的每个逻辑电路中都形成有保护二极管。如上所述，对应于各条垂直信号线的铺设布线分别通过连接焊盘63和65而被连接至各个连接布线67的贯通连接导体69和连接导体68。在第二半导体芯片部26中，在形成有列电路部的MOS晶体管的半导体基板45中的每个列电路部中都形成有保护二极管。这些保护二极管分别与被连接至列电路部的MOS晶体管的栅极电极的对应铺设布线相连接。连接至铺设布线的保护二极管被设置为比列电路部的MOS晶体管更靠近连接焊盘63。在进行等离子体加工时，由充给逻辑电路的连接焊盘63中的过量等离子体离子所产生的电荷会流入保护二极管，从而不会损坏列电路部。因此，在对连接布线67进行加工时能够防止对列电路部造成等离子体损坏。此外，为了防止对另一周边电路的MOS晶体管造成等离子体损坏并防止对列电路部造成等离子体损坏，可安装同样的保护二极管。
上述各实施方式的固体摄像器件适用于诸如数码相机或摄像机等照相机系统、或者诸如具有图像拍摄功能的便携电话和具有图像拍摄功能的其他装置等电子装置。
第十一实施方式
图47图示了本发明第十一实施方式的作为电子装置实例的照相机。本实施方式的照相机是能够拍摄静态图像和动态图像的摄像机。本实施方式的照相机141包括固体摄像器件142、用于将入射光引导至固体摄像器件142的感光部上的光学系统143、以及快门装置144。照相机141还包括用于驱动固体摄像器件142的驱动电路145和对从固体摄像器件142输出的信号进行处理的信号处理电路146。
固体摄像器件142是上述各实施方式的固体摄像器件之一。光学系统(光学镜头)143用来自于被拍摄物体的图像光(入射光)在固体摄像器件142的摄像面上形成图像。然后，在给定时间内在固体摄像器件142中累积信号电荷。光学系统143可以是由多个光学透镜配置而成的光学镜头系统。快门装置144对固体摄像器件142的光照射时间和遮光时间进行控制。驱动电路145提供驱动信号以控制固体摄像器件142的传输操作和快门装置144的快门操作。基于由驱动电路145提供的驱动信号(时序信号)来传送固体摄像器件142的信号。信号处理电路146处理各种信号。将经过信号处理后的图像信号存储在例如存储器等存储媒介中或输出至监视器。
在例如第十一实施方式的照相机等电子装置中，能够实现高性能的固体摄像器件142。因此，能够提供具有高可靠性的电子装置。
虽然已经说明了本发明的一些实施方式，但对于本领域技术人员来说显而易见的是，在本发明的范围内可以有更多的实施方式和实施例。因此，本发明在除了本申请权利要求书及其等同物所教导的范围之外不受其他限制。
本申请含有与在2009年12月25日向日本专利局提交的日本优先权专利申请JP2009-294698的公开内容相关的主题，在此将该日本专利申请的全部内容以引用的方式并入本文中。

Claims (33)

1.一种半导体器件，其包括：
第一半导体部，所述第一半导体部包括位于所述第一半导体部一侧的第一布线层；
第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；以及
导电材料件，所述导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层，且借助于所述导电材料件使得所述第一布线层与所述第二布线层电连通。
2.如权利要求1所述的半导体器件，其中，所述第一半导体部和所述第二半导体部是通过等离子体结合方式而被固定在一起。
3.如权利要求1所述的半导体器件，其中，所述第一半导体部和所述第二半导体部是通过粘合剂而被固定在一起。
4.如权利要求1至3中任一项所述的半导体器件，其中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
5.如权利要求4所述的半导体器件，其中，所述导电材料件被形成在所述半导体器件的所述移除区域中。
6.如权利要求5所述的半导体器件，其中，所述第一半导体部的位于所述移除区域中的一部分被移除。
7.如权利要求5所述的半导体器件，还包括遮光膜，所述遮光膜形成在所述半导体器件的所述控制区域中的所述第一半导体部上方。
8.一种半导体器件制造方法，其包括如下步骤：
形成第一半导体部，所述第一半导体部包括位于所述第一半导体部一侧的第一布线层；
形成第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层；
以所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对的方式，将所述第一半导体部和所述第二半导体部相结合；并且
设置导电材料件，所述导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层，使得所述第一布线层与所述第二布线层电连通。
9.如权利要求8所述的半导体器件制造方法，其中，通过等离子体结合方式将所述第一半导体部和所述第二半导体部固定在一起。
10.如权利要求8所述的半导体器件制造方法，其中，通过粘合剂将所述第一半导体部和所述第二半导体部固定在一起。
11.如权利要求8至10中任一项所述的半导体器件制造方法，其中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
12.如权利要求11所述的半导体器件制造方法，其中，所述导电材料件是形成在所述半导体器件的所述移除区域中。
13.如权利要求12所述的半导体器件制造方法，其中，将所述第一半导体部的位于所述移除区域中的一部分移除。
14.如权利要求12所述的半导体器件制造方法，还包括在所述半导体器件的所述控制区域中的所述第一半导体部上方形成遮光膜的步骤。
15.一种半导体器件，其包括：
第一半导体部，所述第一半导体部包括位于所述第一半导体部一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；
第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；
第一导电材料件，所述第一导电材料件穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及
第二导电材料件，所述第二导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
16.如权利要求15所述的半导体器件，其中，所述第一半导体部和所述第二半导体部是通过等离子体结合方式而被固定在一起。
17.如权利要求15所述的半导体器件，其中，所述第一半导体部和所述第二半导体部是通过粘合剂而被固定在一起。
18.如权利要求15至17中任一项所述的半导体器件，其中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
19.如权利要求18所述的半导体器件，其中，所述第一导电材料件和所述第二导电材料件被形成在所述半导体器件的所述移除区域中。
20.如权利要求19所述的半导体器件，其中，所述第一半导体部的位于所述移除区域中的一部分被移除。
21.如权利要求19所述的半导体器件，还包括遮光膜，所述遮光膜形成在所述半导体器件的所述控制区域中的所述第一半导体部上方。
22.如权利要求19所述的半导体器件，还包括将所述第一导电材料件的位于所述半导体器件的第一半导体部侧的端部与所述第二导电材料件的位于所述半导体器件的第一半导体部侧的端部连接起来的连接点。
23.一种半导体器件制造方法，其包括如下步骤：
形成第一半导体部，所述第一半导体部包括位于所述第一半导体部一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；
形成第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层；
以所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对的方式，将所述第一半导体部和所述第二半导体部相结合；
设置第一导电材料件，所述第一导电材料件穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；并且
并行地设置第二导电材料件，所述第二导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
24.如权利要求23所述的半导体器件制造方法，其中，通过等离子体结合方式将所述第一半导体部和所述第二半导体部固定在一起。
25.如权利要求23所述的半导体器件制造方法，其中，通过粘合剂将所述第一半导体部和所述第二半导体部固定在一起。
26.如权利要求23至25中任一项所述的半导体器件制造方法，其中，所述半导体器件包括位于像素阵列区域与移除区域之间的控制区域。
27.如权利要求26所述的半导体器件制造方法，其中，所述第一导电材料件和所述第二导电材料件是形成在所述半导体器件的所述移除区域中。
28.如权利要求27所述的半导体器件制造方法，其中，将所述第一半导体部的位于所述移除区域中的一部分移除。
29.如权利要求27所述的半导体器件制造方法，还包括在所述半导体器件的所述控制区域中的所述第一半导体部上方形成遮光膜的步骤。
30.一种电子装置，其包括光学单元和摄像单元，所述摄像单元包括：
a)第一半导体部，所述第一半导体部包括第一布线层和位于所述第一布线层上方的器件层；
b)第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；
c)第一导电材料件，所述第一导电材料件穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及
d)第二导电材料件，所述第二导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
31.如权利要求30所述的电子装置，还包括位于所述光学单元与所述摄像单元之间的快门装置。
32.一种电子装置，其包括光学单元和摄像单元，所述摄像单元包括：
a)第一半导体部，所述第一半导体部包括位于所述第一半导体部一侧的第一布线层和位于与所述第一布线层侧相反的侧的器件层；
b)第二半导体部，所述第二半导体部包括位于所述第二半导体部一侧的第二布线层，所述第一半导体部和所述第二半导体部被固定在一起，且所述第一半导体部的第一布线层侧与所述第二半导体部的第二布线层侧彼此面对；
c)第一导电材料件，所述第一导电材料件穿过所述第一半导体部的所述器件层而延伸至所述第一半导体部的所述第一布线层中的连接点；以及
d)第二导电材料件，所述第二导电材料件穿过所述第一半导体部而延伸至所述第二半导体部的所述第二布线层中的连接点，使得所述第一布线层与所述第二布线层电连通。
33.如权利要求32所述的电子装置，还包括位于所述光学单元与所述摄像单元之间的快门装置。
CN201310495295.XA 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置 Active CN103646953B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-294698 2009-12-25
JP2009294698 2009-12-25
CN2010105937262A CN102110700B (zh) 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010105937262A Division CN102110700B (zh) 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置

Publications (2)

Publication Number Publication Date
CN103646953A true CN103646953A (zh) 2014-03-19
CN103646953B CN103646953B (zh) 2017-01-04

Family

ID=44174803

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310495295.XA Active CN103646953B (zh) 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置
CN2010105937262A Active CN102110700B (zh) 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105937262A Active CN102110700B (zh) 2009-12-25 2010-12-17 半导体器件、半导体器件制造方法及电子装置

Country Status (5)

Country Link
US (6) US8514308B2 (zh)
JP (1) JP5664205B2 (zh)
KR (1) KR101691668B1 (zh)
CN (2) CN103646953B (zh)
TW (2) TWI515885B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544700A (zh) * 2019-08-19 2019-12-06 上海集成电路研发中心有限公司 一种集成于图像传感器中的微透镜阵列及其制备方法

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
TWI515885B (zh) 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP2012033894A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置
JP5671890B2 (ja) 2010-08-31 2015-02-18 株式会社ニコン 撮像装置
JP5716347B2 (ja) * 2010-10-21 2015-05-13 ソニー株式会社 固体撮像装置及び電子機器
TWI467746B (zh) * 2010-12-15 2015-01-01 Sony Corp 半導體元件及其製造方法與電子裝置
KR20130011419A (ko) * 2011-07-21 2013-01-30 삼성전자주식회사 후면 조명 구조의 이미지 센서의 제조 방법
JP5987275B2 (ja) * 2011-07-25 2016-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9153490B2 (en) 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
US8987855B2 (en) 2011-08-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structures formed in double openings in dielectric layers
JP2013041878A (ja) 2011-08-11 2013-02-28 Sony Corp 撮像装置およびカメラモジュール
TWI577001B (zh) 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
WO2013108657A1 (ja) * 2012-01-17 2013-07-25 ソニー株式会社 半導体装置の製造方法
JP2013172014A (ja) * 2012-02-21 2013-09-02 Sony Corp 固体撮像装置およびその製造方法、並びにカメラシステム
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR20130099425A (ko) * 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
JP2013187360A (ja) * 2012-03-08 2013-09-19 Sony Corp 固体撮像装置、及び、電子機器
EP2827369A4 (en) * 2012-03-15 2015-10-21 Sony Corp SEMICONDUCTOR IMAGE CAPTURE APPARATUS AND ELECTRONIC APPARATUS
US20150062391A1 (en) * 2012-03-30 2015-03-05 Nikon Corporation Image sensor, photographing method, and image-capturing device
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8766387B2 (en) 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
JP6119118B2 (ja) * 2012-06-07 2017-04-26 株式会社ニコン 撮像素子
CN109068074B (zh) * 2012-06-08 2022-01-25 株式会社尼康 拍摄元件
US8710607B2 (en) 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
JP5851369B2 (ja) * 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
JP6041607B2 (ja) 2012-09-28 2016-12-14 キヤノン株式会社 半導体装置の製造方法
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014135326A (ja) * 2013-01-08 2014-07-24 Toshiba Corp 固体撮像装置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9293500B2 (en) 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9041837B2 (en) 2013-03-05 2015-05-26 Apple Inc. Image sensor with reduced blooming
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9549099B2 (en) * 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
US9722099B2 (en) * 2013-03-14 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Light sensing device with outgassing hole in a light shielding layer and an anti-reflection film
CN104051487B (zh) * 2013-03-15 2017-04-12 台湾积体电路制造股份有限公司 成像传感器结构和方法
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015029012A (ja) * 2013-07-30 2015-02-12 ソニー株式会社 撮像素子および電子機器
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102136845B1 (ko) 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
KR101377063B1 (ko) * 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
US9654714B2 (en) * 2013-11-01 2017-05-16 Silicon Optronics, Inc. Shared pixel with fixed conversion gain
TW202407993A (zh) * 2013-11-06 2024-02-16 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
KR102161260B1 (ko) 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
TWI539816B (zh) 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
JP2015135839A (ja) * 2014-01-16 2015-07-27 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP2015138862A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 固体撮像装置および電子機器
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9277144B2 (en) 2014-03-12 2016-03-01 Apple Inc. System and method for estimating an ambient light condition using an image sensor and field-of-view compensation
US9232150B2 (en) 2014-03-12 2016-01-05 Apple Inc. System and method for estimating an ambient light condition using an image sensor
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
US9614000B2 (en) * 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
TWI671894B (zh) * 2014-06-26 2019-09-11 日商新力股份有限公司 電路基板、攝像元件及電子機器
CN106716154B (zh) * 2014-07-17 2019-08-20 日本麦可罗尼克斯股份有限公司 半导体模块、电性连接器以及检查装置
US10204952B2 (en) * 2014-08-29 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having recess filled with conductive material and method of manufacturing the same
GB2532728A (en) * 2014-11-25 2016-06-01 Nokia Technologies Oy A semiconductor chip, a method, an apparatus and a computer program product for image capturing
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
JP6693068B2 (ja) * 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9564464B2 (en) * 2015-06-03 2017-02-07 Semiconductor Components Industries, Llc Monolithically stacked image sensors
KR102422224B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 적층형 이미지 센서 및 이를 포함하는 시스템
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
WO2017060948A1 (ja) * 2015-10-05 2017-04-13 オリンパス株式会社 固体撮像装置および撮像装置
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
JP6619631B2 (ja) * 2015-11-30 2019-12-11 キヤノン株式会社 固体撮像装置および撮像システム
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design
KR20170084519A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video
JP2017139431A (ja) * 2016-02-05 2017-08-10 キヤノン株式会社 固体撮像装置及びその製造方法
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
JP6210119B2 (ja) * 2016-03-23 2017-10-11 株式会社ニコン 撮像素子、及び撮像装置
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
US9942492B2 (en) * 2016-06-16 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
KR102576349B1 (ko) 2016-08-24 2023-09-07 삼성전자주식회사 이미지 센서
US10438987B2 (en) 2016-09-23 2019-10-08 Apple Inc. Stacked backside illuminated SPAD array
JP6257726B2 (ja) * 2016-09-30 2018-01-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
KR20180049481A (ko) * 2016-11-02 2018-05-11 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 반도체 소자의 제조 방법
JP2018081945A (ja) * 2016-11-14 2018-05-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および製造方法、並びに電子機器
US9911780B1 (en) * 2016-12-22 2018-03-06 Omnivision Technologies, Inc. Backside metal grid and metal pad simplification
JP6917716B2 (ja) 2017-01-23 2021-08-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の情報処理方法
CN110199392B (zh) * 2017-01-24 2023-05-12 索尼半导体解决方案公司 半导体装置及其制造方法、固态成像元件和电子设备
CN110235024B (zh) 2017-01-25 2022-10-28 苹果公司 具有调制灵敏度的spad检测器
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP6779825B2 (ja) 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
JP6963873B2 (ja) 2017-05-26 2021-11-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法および電子機器
JP7038494B2 (ja) * 2017-06-15 2022-03-18 ルネサスエレクトロニクス株式会社 固体撮像素子
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10423122B2 (en) * 2017-08-04 2019-09-24 Visera Technologies Company Limited Lens-free image sensor using phase-shifting hologram
JP2017216480A (ja) * 2017-09-01 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
JP6451811B2 (ja) * 2017-09-14 2019-01-16 株式会社ニコン 撮像素子、及び撮像装置
US10727217B2 (en) 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device that uses bonding layer to join semiconductor substrates together
KR102483548B1 (ko) 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치
US11658089B2 (en) * 2017-12-14 2023-05-23 Mitsubishi Electric Corporation Semiconductor device
JP2019129181A (ja) * 2018-01-22 2019-08-01 ルネサスエレクトロニクス株式会社 半導体装置
CN108281446A (zh) * 2018-01-30 2018-07-13 德淮半导体有限公司 图像传感器及形成图像传感器的方法
JP7102159B2 (ja) * 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP6575635B2 (ja) * 2018-04-26 2019-09-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
EP3803724A4 (en) 2018-06-01 2022-02-09 Greenphire, Inc. SYSTEM AND METHOD FOR USER INTERFACE AND DATA PROCESSING MANAGEMENT FOR CLINICAL TRIALS ADMINISTRATION SYSTEMS
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US20210384246A1 (en) * 2018-10-16 2021-12-09 Sony Semiconductor Solutions Corporation Semiconductor element and method of manufacturing the same
JP2019036749A (ja) * 2018-11-01 2019-03-07 キヤノン株式会社 半導体装置
EP3886144A4 (en) * 2018-11-21 2022-03-30 Sony Semiconductor Solutions Corporation SOLID-STATE IMAGING ELEMENT
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
JP2019125808A (ja) * 2019-04-04 2019-07-25 株式会社ニコン 撮像素子および撮像装置
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
JP2021044439A (ja) * 2019-09-12 2021-03-18 浜松ホトニクス株式会社 裏面入射型撮像素子
US20210265049A1 (en) * 2020-02-25 2021-08-26 Greenphire, Inc. System and method for graphical user interface management providing flexible and accurate administration of clinical trials
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11582389B2 (en) 2020-08-11 2023-02-14 Apple Inc. Electrical traces in suspension assemblies
KR20220022504A (ko) * 2020-08-18 2022-02-28 삼성전자주식회사 이미지 센서
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
JP2022107232A (ja) * 2021-01-08 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN114975368A (zh) * 2021-02-22 2022-08-30 联华电子股份有限公司 接合半导体结构及其制作方法
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
WO2023248974A1 (ja) * 2022-06-20 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 光検出素子および光検出素子の製造方法
WO2024080192A1 (ja) * 2022-10-12 2024-04-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法、光検出装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
US20090275165A1 (en) * 2006-12-20 2009-11-05 Eric Pourquier Process for fabricating a high-integration-density image sensor
US20090294814A1 (en) * 2008-06-03 2009-12-03 International Business Machines Corporation Three-Dimensional Integrated Circuits and Techniques for Fabrication Thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020A (en) * 1852-06-15 Improved machine for peaking sheet-metal tubes
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
KR100898649B1 (ko) * 2004-05-28 2009-05-22 가부시키가이샤 섬코 Ｓｏｉ기판 및 그 제조방법
JP4534634B2 (ja) * 2004-07-05 2010-09-01 ソニー株式会社 固体撮像装置
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
CN101228631A (zh) * 2005-06-02 2008-07-23 索尼株式会社 半导体图像传感器模块及其制造方法
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
JP4675231B2 (ja) * 2005-12-28 2011-04-20 パナソニック株式会社 半導体集積回路装置
KR100833589B1 (ko) * 2006-03-29 2008-05-30 주식회사 하이닉스반도체 스택 패키지
KR100801447B1 (ko) 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR100855408B1 (ko) 2007-12-27 2008-08-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP2010263097A (ja) * 2009-05-08 2010-11-18 Sumco Corp 貼り合わせウェーハの製造方法
TWI515885B (zh) 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法，及電子裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
US20090275165A1 (en) * 2006-12-20 2009-11-05 Eric Pourquier Process for fabricating a high-integration-density image sensor
US20090294814A1 (en) * 2008-06-03 2009-12-03 International Business Machines Corporation Three-Dimensional Integrated Circuits and Techniques for Fabrication Thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544700A (zh) * 2019-08-19 2019-12-06 上海集成电路研发中心有限公司 一种集成于图像传感器中的微透镜阵列及其制备方法
CN110544700B (zh) * 2019-08-19 2022-01-04 上海集成电路研发中心有限公司 一种集成于图像传感器中的微透镜阵列及其制备方法

Also Published As

Publication number Publication date
US20140217542A1 (en) 2014-08-07
TW201403805A (zh) 2014-01-16
US10553637B2 (en) 2020-02-04
TW201126707A (en) 2011-08-01
KR101691668B1 (ko) 2016-12-30
US9087760B2 (en) 2015-07-21
US10115763B2 (en) 2018-10-30
US20180019279A1 (en) 2018-01-18
CN103646953B (zh) 2017-01-04
KR20110074666A (ko) 2011-07-01
CN102110700A (zh) 2011-06-29
US20130285186A1 (en) 2013-10-31
JP5664205B2 (ja) 2015-02-04
JP2011151375A (ja) 2011-08-04
US9812490B2 (en) 2017-11-07
US20110157445A1 (en) 2011-06-30
US8742524B2 (en) 2014-06-03
TWI515885B (zh) 2016-01-01
CN102110700B (zh) 2013-11-06
US20120153419A1 (en) 2012-06-21
US20190074319A1 (en) 2019-03-07
US8514308B2 (en) 2013-08-20
TWI420662B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
CN102110700B (zh) 半导体器件、半导体器件制造方法及电子装置
KR102343428B1 (ko) 반도체 장치 및 전자 기기
TWI467746B (zh) 半導體元件及其製造方法與電子裝置
CN110678984B (zh) 成像器件和电子装置
JP6774393B2 (ja) 固体撮像装置、及び、電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant