JP2010263097A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2010263097A
JP2010263097A JP2009113236A JP2009113236A JP2010263097A JP 2010263097 A JP2010263097 A JP 2010263097A JP 2009113236 A JP2009113236 A JP 2009113236A JP 2009113236 A JP2009113236 A JP 2009113236A JP 2010263097 A JP2010263097 A JP 2010263097A
Authority
JP
Japan
Prior art keywords
polishing
active layer
oxide film
silicon wafer
internal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009113236A
Other languages
English (en)
Inventor
Takashi Sakai
隆志 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009113236A priority Critical patent/JP2010263097A/ja
Priority to US12/772,840 priority patent/US20100285655A1/en
Priority to KR1020100042993A priority patent/KR20100121442A/ko
Publication of JP2010263097A publication Critical patent/JP2010263097A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Abstract

【課題】生産効率の向上、低コスト化が可能であり、且つ、裏面照射型CMOSイメージセンサー等の製造工程にも適用可能な、貼り合わせウェーハの製造方法の提供。
【解決手段】形成されるべき活性層よりも内部側に内部酸化膜を有する活性層用シリコンウェーハと、支持基板用シリコンウェーハとを、直接または絶縁層を介して間接的に貼り合わせてシリコンウェーハ複合体を形成した後、該シリコンウェーハ複合体の活性層用シリコンウェーハ相当部分のうち、シリコンウェーハ複合体の上層側シリコン部分と前記内部酸化膜を除去して、所定厚さの活性層だけを残す活性層形成工程を具える貼り合わせウェーハの製造方法であって、前記活性層形成工程が、所定の研磨工程のみで行うことを特徴とする、貼り合わせウェーハの製造方法。
【選択図】図4

Description

本発明は、貼り合わせウェーハ、特に薄膜貼り合わせSOIウェーハおよび裏面照射型CMOSイメージセンサー等、活性層の薄膜化が要求される貼り合わせウェーハの製造技術に関し、研磨加工により活性側基板を所望の厚さに形成する技術に関する。
ウェーハの貼り合わせ技術は、種々の半導体ウェーハを製造する上で採用されている。例えば、SOIウェーハは、絶縁膜を介して活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせ、その後、活性層用シリコンウェーハを研削、研磨して活性層を所望の厚さとすることにより製造される。また、デバイスの微細化・低消費電力化に関する要求に対応すべく、絶縁膜を介さずに2枚のシリコンウェーハを直接貼り合わせるDSBウェーハの開発も進められつつある。
半導体デバイスの高集積度化、高速度化、更には、新しい用途展開が進む中、貼り合わせウェーハにおける活性層の薄膜化・平坦化の傾向は著しい。例えば、裏面照射型CMOSイメージセンサーの製造工程においては、活性層の厚さを0.3μm以下、表面粗さを2.0rms(nm)以下まで低減することが要求される。
上記の如く極薄・平坦な活性層を具えた貼り合わせウェーハを製造する上では、新たな製造技術、特に、活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせた後、活性層用シリコンウェーハの活性層を所望の平坦度および厚さに研削、研磨するための新たな技術の開発が必須である。また、製品を工業的に量産することを念頭に置くと、新たな生産技術を開発する上では、製品の高精度化のみならず、生産効率、低コスト化をも考慮する必要がある。
現在のところ、極薄・平坦な活性層を具えた貼り合わせウェーハを製造する技術としては、特許文献1に記載の技術が知られている。この技術は、酸素イオン注入層を有する活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせた後、熱処理を行って酸素イオン注入層をSiO2層(酸化膜)とし、更にアルカリ研磨液を用いて活性層用シリコンウェーハ側からSiO2層(酸化膜)まで研削および研磨し、その後、SiO2層(酸化膜)を除去することで、活性層の薄膜化および膜厚の均一化を可能とするものである。
上記酸素イオン注入層は、研磨ストップ層として機能する。すなわち、上記のようにアルカリ研磨液を用いてメカノケミカル研磨を行うと、シリコンとSiO2層(酸化膜)とのエッチングレート差が生じる。上記技術は、係るエッチングレート差を利用して活性層の研磨を停止すべき時期を検知することにより、活性層を所望の厚さまで研磨するものである。
国際公開第2005/074033号
しかしながら、特許文献1に記載の技術では、アルカリ研磨液を用いて活性層用シリコンウェーハ側からSiO2層(酸化膜)まで研削および研磨した後、貼り合わせウェーハに600〜1000℃の酸化雰囲気で加熱する酸化処理を施した後、SiO2層(酸化膜)をHF液でエッチングすることにより、SiO2層(酸化膜)を除去する手段が採用されている。すなわち、特許文献1に記載の技術では、所望の平坦度および厚さを有する活性層を形成するに際し、研削・研磨工程とHF液によるエッチング工程とを経る必要があるため、その作業が煩雑であり、生産効率の点において問題が見られた。
また、例えば裏面照射型CMOSイメージセンサーの製造工程では、活性層用シリコンウェーハにSiO2層(酸化膜)を設け、エピタキシャル層を生成し、該エピタキシャル層にデバイスを形成した後に、活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせ、上層側シリコン部およびSiO2層(酸化膜)が除去される。係る貼り合わせウェーハでは、SiO2層(酸化膜)の直下にデバイスが形成されたエピタキシャル層が存在するため、SiO2層(酸化膜)を除去する際に高温酸化処理を要する特許文献1に記載の技術を採用することができない。高温酸化処理時に、SiO2層(酸化膜)の直下に形成されたエピタキシャル層中のデバイスが劣化するためである。
更に、製造工程の低コスト化を図る上では、SiO2層(酸化膜)を形成する際の酸素イオンドーズ量を低減することも検討する必要があるが、酸素イオンドーズ量を低減すると、シリコンとSiO2(酸化膜)とのエッチングレート差が小さくなる。すなわち、酸素イオンドーズ量を低減すると、酸化膜の皮膜構造が不完全(疎)となる傾向にあるため、研磨面が活性層に達したときに研磨を停止すべき時期を検知することができず、上記SiO2層(酸化膜)が研磨ストップ層として機能しない場合があった。
本発明は、上記現状に鑑みて開発されたものであり、製品の高精度に加え、生産効率の向上、低コスト化が可能であり、更には、裏面照射型CMOSイメージセンサー等の製造工程にも適用可能な、貼り合わせウェーハの製造方法の提供を目的とする。
本発明者は、従来技術に見られる上記課題を解決すべく鋭意研究を重ねた。その結果、貼り合わせウェーハの製造技術に関する以下(a)および(b)の知見を得た。
(a) 活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせたシリコンウェーハ複合体から所定厚さの活性層を有する貼り合わせウェーハを製造する場合において、研磨ストップ層であるSiO2層(酸化膜)を、フッ酸等を用いたエッチング工程を行うことなく、研磨工程のみにより除去することで作業の煩雑さが解消され、更には、裏面照射型CMOSイメージセンサー等の製造工程への適用が可能となる。
(b) SiO2層(酸化膜)を形成する際の酸素イオンドーズ量を低減した場合であっても、上記研磨工程において、アルカリ研磨液を用い、且つ、粗研磨から仕上げ研磨までの全研磨工程を、通常仕上げ研磨で使用する研磨布を用いて研磨することにより、シリコンとSiO2層(酸化膜)とのエッチングレート差が検知可能となる。
本発明は、上記知見に基づきなされたもので、その要旨は以下のとおりである。
(1) 形成されるべき活性層よりも内部側に内部酸化膜を有する活性層用シリコンウェーハと、支持基板用シリコンウェーハとを、直接または絶縁層を介して間接的に貼り合わせてシリコンウェーハ複合体を形成した後、該シリコンウェーハ複合体の活性層用シリコンウェーハ相当部分のうち、シリコンウェーハ複合体の上層側シリコン部分と前記内部酸化膜を除去して、所定厚さの活性層だけを残す活性層形成工程を具える貼り合わせウェーハの製造方法であって、
前記活性層形成工程が、所定条件の研磨のみで行うことを特徴とする、貼り合わせウェーハの製造方法。
(2) 前記研磨は、前記内部酸化膜に到達するまで前記上層側シリコン部分を除去する第1研磨工程と、前記内部酸化膜を除去する第2研磨工程と、所定厚さの活性層にする第3研磨工程とを具えることを特徴とする、前記(1)に記載の貼り合わせウェーハの製造方法。
(3) 前記研磨が、研磨布を具えた回転定盤を用い、アルカリ研磨液を供給しながら研磨するメカノケミカル法を用いた研磨であり、前記第1研磨工程はアルカリ研磨液の砥粒濃度を0.1質量%未満とし、前記第2研磨工程はアルカリ研磨液の砥粒濃度を0.1質量%以上とし、前記第3研磨工程はアルカリ研磨液の砥粒濃度を1.0質量%未満とすることを特徴とする、前記(1)または(2)に記載の貼り合わせウェーハの製造方法。
(4) 前記研磨布が、不織布にウレタンを含浸させて湿式発泡させた研磨布であることを特徴とする、前記(3)に記載の貼り合わせウェーハの製造方法。
(5) 前記第1研磨工程は、前記上層側シリコン部分を研磨し、研磨面の一部が前記内部酸化膜に到達することを研磨加工トルクの変化で検知することを特徴とする、前記(2)〜(4)の何れか1項に記載の貼り合わせウェーハの製造方法。
(6) 前記内部酸化膜は、活性層用シリコンウェーハの表面から所定深さ位置に低ドーズ量の酸素イオンを注入し、その後、高温酸化処理を行うことなく形成したものであることを特徴とする、前記(1)〜(5)の何れか1項に記載の貼り合わせウェーハの製造方法。
(7) 前記内部酸化膜の酸素イオンドーズ量が1.3×1017/cm2以下であることを特徴とする、前記(6)に記載の貼り合わせウェーハの製造方法。
(8) 前記貼り合わせウェーハが、裏面照射型CMOSイメージセンサーに用いるウェーハであることを特徴とする、前記(1)〜(7)の何れか1項に記載の貼り合わせウェーハの製造方法。
本発明によると、活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせたシリコンウェーハ複合体から所定厚さの活性層を有する貼り合わせウェーハを製造する場合において、研磨ストップ層であるSiO2層(酸化膜)を、フッ酸等を用いたエッチング工程を行うことなく研磨工程により除去するため、作業の煩雑さが解消され、生産効率が向上する。また、SiO2層(酸化膜)の皮膜構造を完全(密)にするための高温酸化処理を行うことなく精度よくSiO2層(酸化膜)を除去できるため、裏面照射型CMOSイメージセンサー等の製造工程への適用が可能となる。更に、研磨ストップ層として機能するSiO2層(酸化膜)を形成する際の酸素イオンドーズ量を低減することができるため、製品の低コスト化を図る上でも有効な方法である。
図1(a)〜(c)は研磨ストップ層の酸素イオンドーズ量と研磨加工トルク変化量との関係を示す図である。 図2(a)および(b)は貼り合わせシリコンウェーハを構成する活性層の表面性状の図であって、図2(a)は発明例、図2(b)は比較例を示す。 図3は比較例および発明例の各貼り合わせシリコンウェーハについて研磨面の表面粗さを示すグラフである。 図4は貼り合わせシリコンウェーハ表面粗さの分布状態を示す図であって、図4(a)は発明例、図4(b)は比較例を示す。
以下に本発明を詳細に説明する。
本発明に従う貼り合わせウェーハの製造方法は、形成されるべき活性層よりも内部側に内部酸化膜を有する活性層用シリコンウェーハと、支持基板用シリコンウェーハとを、直接または絶縁層を介して間接的に貼り合わせてシリコンウェーハ複合体を形成した後、該シリコンウェーハ複合体の活性層用シリコンウェーハ相当部分のうち、シリコンウェーハ複合体の上層側シリコン部分と前記内部酸化膜を除去して、所定厚さの活性層だけを残す活性層形成工程を具える貼り合わせウェーハの製造方法であって、前記活性層形成工程を、所定条件の研磨のみで行うことにある。
本発明において、使用される活性層用シリコンウェーハおよび支持基板用シリコンウェーハとしては、貼り合わせに適した表面ラフネスを有するものであればその種類を問わず、例えば、貼り合わせの結晶面が(100)、(110)、または(111)面となるようなシリコン単結晶等が適用可能である。
活性層用シリコンウェーハに内部酸化膜(研磨ストップ層)を形成する方法としては、例えば、酸素イオン注入等の方法により形成することができる。
活性層用シリコンウェーハおよび支持基板用シリコンウェーハを貼り合わせる際、絶縁層を介して間接的に貼り合わせたシリコンウェーハ複合体は、後工程を経てSOIウェーハとなる。一方、絶縁層を介さずに直接貼り合わせたシリコンウェーハ複合体は、後工程を経てDSBウェーハとなる。
上記絶縁層としては、酸化層(SiO2)、窒化層(Si3N4)等を用いることが好ましい。絶縁層の形成方法としては、例えば貼り合わせの前工程において、活性層用シリコンウェーハおよび支持基板用シリコンウェーハの何れか一方または両方に熱酸化処理または熱窒化処理を施す方法、CVDによりSiO2層またはSi3N4層を形成する方法等が挙げられる。なお、絶縁層の形成は、活性層用シリコンウェーハに内部酸化膜を形成する前、活性層用シリコンウェーハに内部酸化膜を形成する後の何れであってもよい。
活性層用シリコンウェーハおよび支持基板用シリコンウェーハは、所定面を貼り合わせた後、貼り合わせを強化するための熱処理が施され、シリコンウェーハ複合体となる。貼り合わせ方法としては、例えば、真空による貼り合わせ、プラズマによる貼り合わせ等の方法が挙げられる。また、貼り合わせを強化するための熱処理条件は、酸素雰囲気中、1000〜1200℃、60〜180minとすることが好ましい。なお、貼り合わせの前に、活性層用シリコンウェーハおよび支持基板用シリコンウェーハの貼り合わせ面を洗浄処理して貼り合わせ面上の付着物等を除去することが、貼り合わせ面におけるボイド等の欠陥を抑える上で好ましい。
上記シリコンウェーハ複合体は、続いて上層側シリコン部分と前記内部酸化膜(研磨ストップ層)を除去して、所定厚さの活性層だけを残す活性層形成工程を経ることにより、所望の活性層を有する貼り合わせウェーハとなる。ここで、本発明において特記すべき点は、上記活性層形成工程を研磨のみで行う点である。先述のとおり、従来方法では、内部酸化膜(研磨ストップ層)を除去する方法としてエッチングが採用されており、係る工程が生産効率低下の要因となっていた。また、高温酸化処理を伴い且つHFをエッチング溶液として使用する上記エッチングは、裏面照射型CMOSイメージセンサー等の製造工程には適さない。本発明は、従来方法に見られた上記問題の解決策として極めて有効である。
上記研磨は、種々の研磨装置を用いて行うことができ、例えば、表面に研磨布を有する回転定盤と、ワークを保持して該ワークの研磨面を研磨布に押圧する保持ヘッドとを具え、研磨液を供給しながら研磨する研磨装置、特に、シリコンウェーハ複合体を1枚毎に研磨することができる枚葉式研磨装置が好適に用いられる。また、上記研磨は、前記内部酸化膜(研磨ストップ層)に到達するまで前記上層側シリコン部分を除去する第1研磨工程と、前記内部酸化膜を除去する第2研磨工程と、所定厚さの活性層にする第3研磨工程とを具え、各研磨工程において所望の条件を選択して研磨することが好ましい。なお、上記第1研磨工程から上記第3研磨工程までのトータル研磨量は、0.1〜50μmであることが、本発明方法の効果を奏する上では好ましい。
研磨は、アルカリ研磨液を用いたメカノケミカル研磨とすることが好ましい。アルカリ研磨液を用いると、シリコンとSiO2層(内部酸化膜)とのエッチングレート差が生じ易くなり、前記内部酸化膜が研磨ストップ層として有効に機能するためである。上記アルカリ研磨液としては、例えば、無機アルカリ(KOH、NaOH等)やアミンを主成分とした有機アルカリ(ペピラジン、エチレンジアミン等)などが使用可能である。また、アルカリ研磨液に含まれる砥粒としてはコロイダルシリカ等が挙げられ、砥粒濃度は10質量%以下とすることが好ましい。
また、シリコンウェーハ複合体の上層側シリコン部分を研磨する第1研磨工程においては、砥粒濃度が0.1質量%未満であるアルカリ研磨液を用いることが好ましく、上記砥粒濃度を0.05質量%未満とすることがより好ましい。第1研磨工程においては、研磨面の一部が前記内部酸化膜(研磨ストップ層)に到達する時点をエッチングレート差に基づき検知することを要するが、砥粒濃度が0.1質量%未満であると機械的研磨よりも化学的研磨が支配的になり、上記エッチングレート差が顕著になるためである。上記砥粒濃度の下限値は特に限定されず、砥粒を全く含有しなくてもよい。砥粒を全く含有しない場合であっても、砥粒濃度0.1質量%以上の場合と比較してシリコン研磨レートに差は見られず、更には砥粒による研磨キズを抑制する点において好ましい。なお、研磨前のシリコンウェーハ複合体の表面に有機物や酸化膜等が存在する場合があり、係る場合には、これらを効率的に除去する目的で、第1研磨工程の初期段階のみ砥粒濃度が0.1質量%以上であるアルカリ研磨液を用いた研磨を施すことも可能である。エッチングレート差を検知した後は、研磨条件を変更して第2研磨工程に移行する。
内部酸化膜(研磨ストップ層)を研磨する第2研磨工程においては、砥粒濃度が0.1質量%以上であるアルカリ研磨液を用いることが好ましく、上記砥粒濃度を0.3質量%以上とすることがより好ましい。第2研磨工程においては、もはや上記エッチングレート差を検知する必要がない上、砥粒濃度が高濃度であるほど機械的研磨が支配的になり、内部酸化膜(研磨ストップ層)が効率的に研磨されるためである。なお、上記砥粒濃度は10.0質量%以下とすることが、砥粒によるウェーハのキズ発生を抑制する点、アルカリ研磨液のpH安定性を確保する点および凝縮を抑制する点で好ましい。第2研磨工程において内部酸化膜(研磨ストップ層)を除去した後は、研磨条件を変更して第3研磨工程に移行する。
内部酸化膜(研磨ストップ層)除去後の研磨面を仕上げ研磨する第3研磨工程では、砥粒濃度が1.0質量%未満であるアルカリ研磨液を用いることが好ましく、上記砥粒濃度を0.5質量%未満とすることがより好ましい。砥粒濃度を低下させることにより、精度よく所定厚さの活性層を形成できるとともに、仕上げ研磨面(活性層の表面)を平坦化させることができる。また、アルカリ研磨液としては、アンモニア等を選択することが好ましい。なお、上記砥粒濃度の下限値は特に限定されないが、0.1質量%以上とすることが、ウェーハの表面粗さを整える点で好ましい。
上記研磨布は、不織布にウレタンを含浸させて湿式発泡させた研磨布とすることが好ましい。上記エッチングレート差が一層生じ易くなるためである。すなわち、本発明は、通常仕上げ研磨工程において使用される研磨布を、粗研磨工程にも適用することにより、シリコンとSiO2層(内部酸化膜)とのエッチングレート差を検知し易くするという新たな知見に基づきなされたものである。なお、不織布にウレタンを含浸させて湿式発泡させた上記研磨布としては、公知のものを使用することができる。
上記第1研磨工程においては、シリコンとSiO2層(内部酸化膜)とのエッチングレート差に基づき、研磨面の一部が前記内部酸化膜(研磨ストップ層)に到達することを検知する必要があるが、係る検知手段としては、例えば、研磨加工トルクを計測しながら研磨する手段が挙げられる。
先述のとおり活性層形成工程の研磨は、表面に研磨布を有する回転定盤と、ワークを保持して該ワークの研磨面を研磨布に押圧する保持ヘッドとを具え、研磨液を供給しながら研磨する研磨装置等を用いて行われる。すなわち、本発明では、ワークであるシリコンウェーハ複合体の研磨面を回転定盤表面の研磨布に押圧し、回転定盤を回転しながら研磨するため、回転定盤(および保持ヘッド)には研磨布−研磨面間の摩擦力に起因する研磨加工トルクが生じる。
ここで、上記の如く砥粒濃度が0.1質量%未満であるアルカリ研磨液を供給しながらメカノケミカル研磨を行う場合、上記摩擦力はワークのエッチングレートに大きく左右される。また、先述のとおり、アルカリ研磨液を用いて研磨する場合、シリコンとSiO2層(内部酸化膜)とはエッチングレートが異なり、シリコンのほうが大きなエッチングレートを呈する。そのため、アルカリ研磨液を供給しながらシリコンウェーハ複合体を研磨する場合、研磨面が内部酸化膜の一部に達すると研磨布−研磨面間の摩擦力が高まり、これに伴い研磨加工トルクも上昇する。そこで、本発明では、上記第1研磨工程において研磨加工トルクを測定しながらシリコンウェーハ複合体の上層側シリコン部分の研磨を進め、研磨加工トルク変化を確認することにより研磨面が内部酸化膜の一部に達したことを簡便に精度よく検知することができる。
上記研磨加工トルク変化を検知する方法は特に問わず、例えば、研磨装置の回転定盤の回転駆動力となる電動モータの電流値変化を検知する方法、回転定盤の回転軸に生じるねじれ値の変化を検知する方法、回転定盤の振動値の変化を検知する方法等、種々の手段を適用することができる。
本発明において、活性層用シリコンウェーハに内部酸化膜を形成するに際しては、活性層用シリコンウェーハの表面から所定深さ位置に酸素イオンを注入して形成する公知の方法を採用することができる。係る場合において、酸素イオンドーズ量を極力低減すること、具体的には、酸素イオンドーズ量を1.3×1017/cm2以下とすることがコスト削減の観点からは好ましい。なお、酸素イオンドーズ量の下限値は特に限定されないが、1.0×1016/cm2以上とすることが、安定したトルク検知が可能となる点で好ましい。
なお、上記酸素イオンドーズ量が多い場合、活性層用シリコンウェーハに内部酸化膜は完全な酸化膜となるが、上記酸素イオンドーズ量を低減すると、活性層用シリコンウェーハに内部酸化膜は不完全な酸化膜となる。ここで、内部酸化膜が完全な酸化膜である場合と不完全な酸化膜である場合とではメカノケミカル研磨時のエッチングレートが異なり、後者の方が内部酸化膜のエッチングレートは高くなる結果、シリコンのエッチングレートとの差が小さくなる。そのため、上記酸素イオンドーズ量を低減すると、シリコンとSiO2(内部酸化膜)とのエッチングレート差を検知することが難しくなり、従来方法では、酸素イオンドーズ量を1.3×1017/cm2未満とすると、内部酸化膜は高温酸化処理を施さなければ研磨ストップ層として機能しなかった。
しかしながら、本発明では、第1研磨工程において、研磨加工トルク変化を検知しながらシリコンウェーハ複合体の上層側のシリコンを研磨するため、研磨面の一部が内部酸化膜(研磨ストップ層)に達する時点を精度よく検知することができる。また、本発明では特に、粗研磨である第1研磨工程において通常仕上げ研磨時に適用されている研磨条件
すなわち、砥粒濃度が0.1%未満であるアルカリ研磨液、不織布にウレタンを含浸させて湿式発泡させた研磨布を用いることにより、上記研磨加工トルクの微小変化を検出し易い状態とし、研磨面の一部が内部酸化膜(研磨ストップ層)に達する時点をより一層高精度に検知することができる。
以上、本発明によると、活性層用シリコンウェーハと、支持基板用シリコンウェーハとを貼り合わせたシリコンウェーハ複合体から、所定厚さの活性層を有する貼り合わせシリコンウェーハを形成する活性層形成工程を、研磨のみで行うことができる。すなわち、高温熱処理を伴うHFエッチングにより内部酸化膜(研磨ストップ層)を除去する従来方法に対し、本発明では活性層形成工程を一の回転定盤上で行うことが可能となるため、作業効率・生産性の面で極めて有利である。
また、高温熱処理を伴うHFエッチングにより内部酸化膜(研磨ストップ層)を除去する従来方法は、完全な内部酸化膜を形成するのに高温熱処理を施すことが必要であるため、SiO2層(酸化膜)の直下にデバイスが形成されたエピタキシャル層を有する裏面照射型CMOSセンサーの製造工程には適さなかったが、本発明においては、不完全な内部酸化膜(研磨ストップ層)であっても研磨によって除去するため、裏面照射型CMOSセンサー等の製造工程に好適に使用される。
更に、本発明では、内部酸化膜形成時の酸素イオン注入量が通常よりも少なく、内部酸化膜が極薄且つ不完全な酸化膜であっても、研磨面の一部が内部酸化膜に到達する時点を高精度に検出することができる。そのため、本発明は、極薄・平坦な活性層を具えた貼り合わせウェーハの高精度化および低コスト化を図る手段として極めて有効である。
次に、実施例および比較例により本発明の効果を説明するが、本実施例はあくまで本発明を説明する例示に過ぎず、本発明を限定するものではない。
まず、以下の手順により、活性層用シリコンウェーハと支持基板用シリコンウェーハとを貼り合わせたシリコンウェーハ複合体を作製した。
サイズ:φ300mm、P+(111)ウェーハの表面から、ウェーハ温度:400℃、加速電圧:216keVで酸素イオンを注入し、酸素イオンドーズ量:2.0×1017/cm2,1.3×1017/cm2,6.5×1016/cm2,1.0×1016/cm2の各活性層用シリコンウェーハを用意した。これらのシリコンウェーハに対し、Ar雰囲気中、1200℃×1hrのプレアニールを施し、その後、水蒸気雰囲気で950℃×4hrの熱処理を施して膜厚:150nmの絶縁層を形成した。
一方、支持板用シリコンウェーハとしては、サイズ:φ300mm、P-(100) ウェーハを用意した。
上記活性層用シリコンウェーハと支持基板用シリコンウェーハに対して貼り合わせ前洗浄を施した(洗浄剤:SC1)。次いで、上記活性層用シリコンウェーハの酸素イオン注入側の表面と支持基板用シリコンウェーハの一方の面とをプラズマ貼り合わせ法により貼り合わせ、水蒸気雰囲気中、350℃×10hrの貼り合わせ強化熱処理を施すことにより、シリコンウェーハ複合体を得た。
(試験例1)
上記のとおり、酸素イオン注入法により異なる酸素イオンドーズ量で形成された内部酸化膜(研磨ストップ層)を有する各々のシリコンウェーハ複合体について、#300の砥石を用いて平面研削を施し、活性層用シリコンウェーハ相当部分の残膜(10μm)を除去し、次いで、アルカリエッチング(エッチング液:KOH)を施し、加工ダメージ層(3μm)を除去した。その後、研磨布を具えた回転定盤に研磨面(加工ダメージ層を除去した面)を押圧し、回転定盤を回転数30rpmおよびウェーハを保持する保持ヘッドの回転数を31rpmとし、且つ回転定盤と保持ヘッドとを同方向に回転させ、研磨加工トルクの変化量を検知しながらシリコンウェーハ複合体の上層側のシリコンを研磨した(第1研磨工程)。上記研磨加工トルクの変化量は、研磨時の回転定盤のモータ電流値を測定し、この電流量を研磨加工トルクに換算し、その時間微分値により求めた。また、用いた研磨液、研磨布は下記のとおりである。
研磨液:砥粒濃度0.01質量%のKOH研磨液(砥粒:コロイダルシリカ)
研磨布:不織布にウレタンを含浸させて湿式発泡させた研磨布(スウェードタイプ)
(試験例2)
研磨布をベロアータイプの研磨布に変更した以外は、上記(試験例1)と同様の条件で、シリコンウェーハ複合体の上層側シリコン部分を研磨した。
(試験例3)
アルカリ研磨液の砥粒濃度を0.75質量%に変更した以外は、上記(試験例1)と同様の条件で、シリコンウェーハ複合体の上層側シリコン部分を研磨した。
上記試験例1〜3において検出された研磨加工トルク変化量を表すグラフを図1(a)〜(c)に示す。
図1(a)は試験例1において検出された研磨加工トルク変化量を表すグラフである。図1(a)から明らかであるように、砥粒濃度を0.1質量%未満とし、且つ、不織布にウレタンを含浸させて湿式発泡させた研磨布を用いた試験例1では、酸素イオンドーズ量を1.0×1016/cm2まで低減した場合であっても、顕著な研磨加工トルク変化量を示し、研磨面の一部が内部酸化膜(研磨ストップ層)に到達した時点を把握することができる。
また、図1(b)は試験例2において検出された研磨加工トルク変化量を表すグラフである。砥粒濃度を0.1質量%未満とし、且つ、ベロアータイプの研磨布を用いた試験例2では、試験例1ほど顕著な研磨加工トルク変化量を示さないものの、酸素イオンドーズ量を1.3×1017/cm2まで低減した場合であっても、研磨面の一部が内部酸化膜(研磨ストップ層)に到達した時点を把握することができる。
一方、図1(c)は試験例3において検出された研磨加工トルク変化量を表すグラフである。図1(c)から明らかであるように、砥粒濃度が高いアルカリ系研磨液を用いた試験例3では、酸素イオンドーズ量を1.3×1017/cm2まで低減すると、研磨面が内部酸化膜(研磨ストップ層)に到達した時点を把握することができない。
(実施例1)
酸素イオンドーズ量: 6.5×1016/cm2のシリコンウェーハ複合体について(試験例1)と同様の条件で研磨を行い、研磨加工トルク変化量が下降し、その後上昇して安定化した時点で研磨を停止した。次いで、アルカリ系研磨液を砥粒濃度0.3質量%のKOH研磨液(砥粒:コロイダルシリカ)に変更し、研磨を再開して内部酸化膜(研磨ストップ層)を除去した(第2研磨工程)。更に、内部酸化膜(研磨ストップ層)除去後、研磨を停止し、砥粒濃度0.5質量%(砥粒:コロイダルシリカ)のアンモニア系のアルカリ(アンモニア水)にポリマーを含む研磨液に変更し、研磨を再開して仕上げ研磨を施し、貼り合わせシリコンウェーハを作製した(第3研磨工程)。
(比較例1)
酸素イオンドーズ量: 6.5×1016/cm2のシリコンウェーハ複合体について(試験例2)と同様の条件で研磨を行い、内部酸化膜(研磨ストップ層)の除去を試みた。なお、研磨停止時期は、研磨レートから算出した内部酸化膜(研磨ストップ層)到達時間に基づき決定した。
実施例1および比較例1で作製された貼り合わせシリコンウェーハについて、研磨面の状態を図2(a),(b)に示す。図2(a)は実施例1により作製された貼り合わせシリコンウェーハの研磨面である。図2(a)から明らかであるように、本発明に従い作製された実施例1の貼り合わせシリコンウェーハの研磨面には、全面に所望の活性層が残存している。また、エリプソメトリー法により上記活性層の膜厚を測定したところ、2600Å(平均値)であった。また、上記膜厚のバラツキは2151Åであった。なお、膜厚のバラツキは、研磨後のウェーハ活性層の厚さについて、ウェーハ研磨面内121箇所測定を行い、その測定値の最大値と最小値との差分により定義される。
一方、図2(b)は比較例1により作製された貼り合わせシリコンウェーハの研磨面である。図2(b)から明らかであるように、比較例1では、第1研磨工程において研磨面の一部が内部酸化膜(研磨ストップ層)に到達しても研磨加工トルク変化量が検出されないため、内部酸化膜(研磨ストップ層)直下の活性層をも一部研磨・除去された部分が見られる。また、エリプソメトリー法により上記活性層の膜厚を測定したところ、ウェーハ中心部の膜厚は700Åであり、周辺部の活性層は完全に除去されていた。
(実施例2)
酸素イオンドーズ量: 1.3×1017/cm2のシリコンウェーハ複合体について、(実施例1)と同様の条件で貼り合わせシリコンウェーハを6枚作製した。
(比較例2)
酸素イオンドーズ量: 1.3×1017/cm2のシリコンウェーハ複合体について、以下の条件のエッチングにより内部酸化膜(研磨ストップ層)を除去した以外は、(実施例1)と同様の条件で貼り合わせシリコンウェーハを6枚作製した。
エッチング剤:HF(濃度10%)
処理温度 :常温
処理時間 :20min
実施例2および比較例2によって作製された各々の貼り合わせシリコンウェーハについて、表面粗さを測定した(測定装置:KLA-Tencor社製Surfscan SP2)。測定結果を図3に示す。また、実施例2および比較例2によって作製された各々の貼り合わせシリコンウェーハについて、研磨面の状態を図4(a),(b)に示す。
図3、並びに図4(a),(b)から明らかであるように、エッチングにより内部酸化膜(研磨ストップ層)を除去した比較例2の貼り合わせシリコンウェーハの表面粗さ(図4 (b))は、何れも2.00nm超となった。これに対し、活性層形成工程を研磨のみで行う本発明に従い作製された実施例2の貼り合わせシリコンウェーハの表面粗さは(図4(a))、何れも0.2nm未満と非常に優れた平坦度を示した。
生産効率の向上、低コスト化が可能であり、更には、裏面照射型CMOSイメージセンサー等の製造工程にも適用可能な、貼り合わせウェーハの製造方法を提供する。

Claims (8)

  1. 形成されるべき活性層よりも内部側に内部酸化膜を有する活性層用シリコンウェーハと、支持基板用シリコンウェーハとを、直接または絶縁層を介して間接的に貼り合わせてシリコンウェーハ複合体を形成した後、該シリコンウェーハ複合体の活性層用シリコンウェーハ相当部分のうち、シリコンウェーハ複合体の上層側シリコン部分と前記内部酸化膜を除去して、所定厚さの活性層だけを残す活性層形成工程を具える貼り合わせウェーハの製造方法であって、
    前記活性層形成工程が、所定条件の研磨のみで行うことを特徴とする、貼り合わせウェーハの製造方法。
  2. 前記研磨は、前記内部酸化膜に到達するまで前記上層側シリコン部分を除去する第1研磨工程と、前記内部酸化膜を除去する第2研磨工程と、所定厚さの活性層にする第3研磨工程とを具えることを特徴とする、請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記研磨が、研磨布を具えた回転定盤を用い、アルカリ研磨液を供給しながら研磨するメカノケミカル研磨法を用いた研磨であり、前記第1研磨工程はアルカリ研磨液の砥粒濃度を0.1%未満とし、前記第2研磨工程はアルカリ研磨液の砥粒濃度を0.1%以上とし、前記第3研磨工程はアルカリ研磨液の砥粒濃度を1.0%未満とすることを特徴とする、請求項1または2に記載の貼り合わせウェーハの製造方法。
  4. 前記研磨布が、不織布にウレタンを含浸させて湿式発泡させた研磨布であることを特徴とする、請求項3に記載の貼り合わせウェーハの製造方法。
  5. 前記第1研磨工程は、前記上層側シリコン部分を研磨し、研磨面の一部が前記内部酸化膜に到達することを研磨加工トルクの変化で検知することを特徴とする、請求項2〜4の何れか1項に記載の貼り合わせウェーハの製造方法。
  6. 前記内部酸化膜は、活性層用シリコンウェーハの表面から所定深さ位置に低ドーズ量の酸素イオンを注入し、その後、高温酸化処理を行うことなく形成したものであることを特徴とする、請求項1〜5の何れか1項に記載の貼り合わせウェーハの製造方法。
  7. 前記内部酸化膜の酸素イオンドーズ量が1.3×1017/cm2以下であることを特徴とする、請求項6に記載の貼り合わせウェーハの製造方法。
  8. 前記貼り合わせウェーハが、裏面照射型CMOSイメージセンサーに用いるウェーハであることを特徴とする、請求項1〜7の何れか1項に記載の貼り合わせウェーハの製造方法。
JP2009113236A 2009-05-08 2009-05-08 貼り合わせウェーハの製造方法 Withdrawn JP2010263097A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009113236A JP2010263097A (ja) 2009-05-08 2009-05-08 貼り合わせウェーハの製造方法
US12/772,840 US20100285655A1 (en) 2009-05-08 2010-05-03 Method of producing bonded wafer
KR1020100042993A KR20100121442A (ko) 2009-05-08 2010-05-07 접합 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009113236A JP2010263097A (ja) 2009-05-08 2009-05-08 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2010263097A true JP2010263097A (ja) 2010-11-18

Family

ID=43062570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113236A Withdrawn JP2010263097A (ja) 2009-05-08 2009-05-08 貼り合わせウェーハの製造方法

Country Status (3)

Country Link
US (1) US20100285655A1 (ja)
JP (1) JP2010263097A (ja)
KR (1) KR20100121442A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI515885B (zh) 2009-12-25 2016-01-01 新力股份有限公司 半導體元件及其製造方法,及電子裝置
US9827696B2 (en) 2011-06-17 2017-11-28 Fiberweb, Llc Vapor-permeable, substantially water-impermeable multilayer article
PL2723568T3 (pl) 2011-06-23 2018-01-31 Fiberweb Llc Przepuszczalny dla pary, zasadniczo nieprzepuszczalny dla wody wielowarstwowy wyrób
WO2012178027A2 (en) 2011-06-23 2012-12-27 Fiberweb, Inc. Vapor-permeable, substantially water-impermeable multilayer article
EP2723567A4 (en) 2011-06-24 2014-12-24 Fiberweb Inc MULTILAYER ARTICLE PERMEABLE TO WATER VAPOR, BUT ESSENTIALLY WATERPROOF

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation

Also Published As

Publication number Publication date
US20100285655A1 (en) 2010-11-11
KR20100121442A (ko) 2010-11-17

Similar Documents

Publication Publication Date Title
US9496130B2 (en) Reclaiming processing method for delaminated wafer
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
KR20020040633A (ko) 실리콘웨이퍼의 표면연마방법
EP1868230B1 (en) Manufacting method of soi wafer and soi wafer manufactured by this method
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
TW201140694A (en) Methods for reducing the width of the unbonded region in SOI structures and wafers and SOI structures produced by such methods
JP2010263097A (ja) 貼り合わせウェーハの製造方法
JP6380245B2 (ja) Soiウェーハの製造方法
JP2011071193A (ja) 貼合せsoiウェーハ及びその製造方法
TWI251875B (en) Manufacturing method of bonding wafer
JP6232754B2 (ja) 貼合せsoiウェーハの製造方法
JP2005072073A (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5470839B2 (ja) 貼り合わせシリコンウェーハの製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP3552908B2 (ja) ウェーハの研磨方法
JP6919579B2 (ja) 貼り合わせウェーハの製造方法、貼り合わせウェーハ
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2002299290A (ja) 半導体ウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2011061060A (ja) 貼り合わせ基板の製造方法
JP4153810B2 (ja) Soiウェーハの製造方法
JP2010045148A (ja) 貼り合わせウェーハの製造方法
JP2012134343A (ja) 素子間分離層の形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120807