JP2005072073A - 剥離ウェーハの再生処理方法及び再生されたウェーハ - Google Patents

剥離ウェーハの再生処理方法及び再生されたウェーハ Download PDF

Info

Publication number
JP2005072073A
JP2005072073A JP2003209169A JP2003209169A JP2005072073A JP 2005072073 A JP2005072073 A JP 2005072073A JP 2003209169 A JP2003209169 A JP 2003209169A JP 2003209169 A JP2003209169 A JP 2003209169A JP 2005072073 A JP2005072073 A JP 2005072073A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
flat portion
separation
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003209169A
Other languages
English (en)
Other versions
JP4415588B2 (ja
Inventor
Etsuro Morita
悦郎 森田
Shinji Okawa
真司 大川
Isoroku Ono
五十六 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2003209169A priority Critical patent/JP4415588B2/ja
Publication of JP2005072073A publication Critical patent/JP2005072073A/ja
Application granted granted Critical
Publication of JP4415588B2 publication Critical patent/JP4415588B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】剥離ウェーハを再生させる際の加工時間を短縮して再生コストを低減させるとともに、再生時における取り代を減少させて再生回数を増加させる。
【解決手段】半導体ウェーハ13の主面が主平坦部13d及び主平坦部13dの周囲に形成された面取り部13cを有し、主平坦部13dにのみイオンを注入してイオン注入領域13bを形成し、その主平坦部13dを支持ウェーハ14の主面に重ね合せて積層体16を形成し、更に積層体16を所定の温度で熱処理して半導体ウェーハ13をイオン注入領域13bで薄膜17から分離することにより得られる厚肉の剥離ウェーハ12を再生処理する。半導体ウェーハ13の主平坦部13dが面取り部13cより突出してリング状段差13eを有するように形成され、周囲に段差を生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得る。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、イオンを注入した半導体ウェーハを支持ウェーハに重ね合せて積層体を形成し、この積層体を熱処理してイオン注入領域で半導体ウェーハの薄膜から分離された厚肉の剥離ウェーハを再生処理する方法と、この方法で再生されたウェーハに関する。更に詳しくは、SOI(Silicon On Insulator)ウェーハ等の結合ウェーハを製造する、いわゆるイオン注入剥離法において、複製される剥離ウェーハの再生処理方法及び再生されたウェーハに関するものである。
【0002】
【従来の技術】
従来、SOIウェーハの製造方法として、半導体ウェーハの主面にイオンを注入してその半導体ウェーハの内部にイオン注入領域を形成し、その半導体ウェーハの主面を支持ウェーハの主面に重ね合せて積層体を形成し、更にその積層体を所定の温度で熱処理してイオン注入したウェーハを結合後に剥離してSOIウェーハを製造する方法が知られている。この方法で用いられる半導体ウェーハと支持ウェーハはともに同一の直径と同一の厚さを有するものが使用され、半導体ウェーハの主面に注入されたイオン注入領域を劈開面として半導体ウェーハを薄膜状に剥離し、薄膜とともに支持ウェーハを熱処理することによりその結合を強固にしてSOIウェーハとする技術である。この方法では、劈開面は良好な鏡面であり、SOI層の膜厚の均一性も高いSOIウェーハが比較的容易に得られている。
一方、このようなイオン注入剥離法でSOIウェーハ等の結合ウェーハを作製すると、必然的に1枚の剥離ウェーハが副生されることになる。そしてこのイオン注入剥離法においては、この副生した剥離ウェーハを再生することによって、実質上1枚の半導体ウェーハを用いて複数枚のSOIウェーハを得ることができるので、コストを大幅に下げることができるとしている。
【0003】
しかし、ウェーハには一般的に面取りが行われ、同じ外径のウェーハを重ね合わせてもその周囲の全てが接触することはなく、イオン注入領域を劈開面として半導体ウェーハを薄膜状に剥離するとその周囲が剥離されずに残存し、副生される剥離ウェーハの周辺に段差が生じる不具合があった。また、剥離ウェーハの分離面にはイオン注入によるダメージ層が存在し、表面粗さが大きかったりするものであって、剥離ウェーハはそのままで使用できるようなものではなかった。従って、この剥離ウェーハを再生させるには、それらの段差やダメージ層を除去し、表面粗さを改善して再生させることが必要とされ、段差に残存するイオン注入層に起因するパーティクルの発生を防止することも必要とされた。
従来この種の剥離ウェーハの再生処理方法として、剥離ウェーハの分離面周囲の段差に残存するイオン注入層を面取り加工又はエッチングにより除去した後に、剥離した側のウェーハの主面を研磨する剥離ウェーハの再生処理方法が知られている(例えば、特許文献1参照)。この再生処理方法では、イオン注入層の除去方法が面取り加工等により行われるため、その面取り加工等により粗くなった面に対してその後いわゆる鏡面研磨(鏡面面取り加工)を施している。そしてこの剥離ウェーハの再生処理方法では、イオン注入層を除去することにより、イオン注入層が存在することに起因するパーティクルの発生を防止するとともに剥離ウェーハ表面のダメージ層を除去し、剥離ウェーハの表面粗さを改善できるようになっている。
【0004】
【特許文献1】
特開2001−155978号公報(請求項1、段落番号0032、段落番号0052)
【0005】
【発明が解決しようとする課題】
しかし、上記従来の特許文献1に示された剥離ウェーハの再生処理方法では、イオン注入層を面取り加工又はエッチングにより除去した後に鏡面研磨を行っているため、剥離ウェーハの表面粗さを小さくできるけれども、剥離ウェーハを再生させるまでに要する時間が増大するとともに、研削による被加工物の取り代が比較的多くなって再生処理可能な回数が減少する不具合があった。
本発明の目的は、剥離ウェーハを再生させる際の加工時間を短縮して再生コストを低減させるとともに、再生時における取り代を減少させて再生回数を増加し得る剥離ウェーハの再生処理方法及び再生されたウェーハを提供することにある。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、図1に示すように、半導体ウェーハ13の主面が主平坦部13d及び主平坦部13dの周囲に形成された面取り部13cを有し、半導体ウェーハ13の主平坦部13dにのみイオンを注入して半導体ウェーハ13内部にイオン注入領域13bを形成し、半導体ウェーハ13の主平坦部13dを支持ウェーハ14の主面に重ね合せて積層体16を形成し、更に積層体16を所定の温度で熱処理して半導体ウェーハ13をイオン注入領域13bで薄膜17から分離することにより得られる厚肉の剥離ウェーハ12を再生処理する方法である。
その特徴ある点は、半導体ウェーハ13の主平坦部13dが面取り部13cより突出してリング状段差13eを有するように形成され、周囲に段差を生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得るところにある。
【0007】
この請求項1に記載された剥離ウェーハの再生処理方法では、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離するので、剥離ウェーハ12の分離面12aの周囲に段差が生じることはない。このため、段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。よって、この請求項1に係る発明では、剥離ウェーハを再生させる際の加工時間は従来より短縮され、再生コストを低減させるとともに、再生時における取り代12cも減少して再生回数を増加させることができる。
また、面取り部13cより主平坦部13dが突出してリング状段差13eを有するように半導体ウェーハ13を形成するので、その主平坦部13dの外径Dは支持ウェーハ14の外径Dより小径になり、主平坦部13dの全てが支持ウェーハ14に接触するので、イオン注入領域13bの全面で薄膜17から半導体ウェーハ13を比較的容易に分離することができる。
【0008】
請求項2に係る発明は、請求項1に係る発明であって、更に図2に示すように、半導体ウェーハ13が主平坦部13dと面取り部13cとの間にリング状平坦部13fを更に有し、リング状平坦部13fの幅wが0.1〜2mmであることを特徴とする。
この請求項2に記載された剥離ウェーハの再生処理方法では、リング状平坦部13fを形成することにより支持ウェーハ14の外径Dより小径の主平坦部13dを形成することが容易になり、リング状平坦部13fの幅wを0.1〜2mmとすることにより、半導体ウェーハ13の重ね合わせ面の全てを支持ウェーハ14に接触させることができる。ここで、リング状平坦部13fの幅wが0.1mm未満であると剥離ウェーハ12の周囲に段差が生じる不具合があり、その幅wが2mmを超えるとSOIデバイス作成可能領域が狭くなる不具合がある。
【0009】
請求項3に係る発明は、請求項2に係る発明であって、図2の拡大図に示すように、半導体ウェーハ13の両主面にそれぞれ形成された両面取り部13c,13gを結ぶ端面の中心pが半導体ウェーハ13の厚さ方向の中心cから偏倚する偏倚量sが50μm以下であることを特徴とする。
この請求項3に記載された剥離ウェーハの再生処理方法では、中心pを中心cに対して偏倚させることにより主平坦部13dの形成を更に容易にする。ここで、その偏倚量sが50μmを超えると剥離ウェーハ12のその後の研磨等における取り扱いが困難になる。
【0010】
請求項4に係る発明は、請求項1ないし3いずれか1項に係る発明であって、リング状段差13eが5〜100μmであることを特徴とする。
この請求項4に記載された剥離ウェーハの再生処理方法では、リング状段差13eを5〜100μmにすることにより、主平坦部13dにのみイオンを注入させてイオン注入領域13bを形成することを可能にする。ここで、リング状段差13eが5μm未満であると、再利用の回数が少なくなるという問題が生じる。また、そのリング状段差13eが100μmを超えるとその段差13eがだれ始めて、主平坦部13dの全てを支持ウェーハ14の主面に重ね合せることが困難になる。なお、このリング状段差13eは10〜50μmであることが更に好ましい。
【0011】
請求項5に係る発明は、請求項1ないし4いずれか1項に係る発明であって、更に図3に示すように、剥離ウェーハ12の分離面12aを研磨して再生ウェーハを得る工程を更に含み、研磨時における剥離ウェーハ12の分離面12aにおける取り代12cが0.2μm以上1μm以下であることを特徴とする。
この請求項5に記載された剥離ウェーハの再生処理方法では、図3(c)に示す研磨時の取り代12cを1μm以下にすることにより剥離ウェーハ12を再生させる際の加工時間を短縮して再生コストを低減させるとともに、その再生回数を十分に増加させることができる。ここで、取り代12cが1μmを超えると、研磨面の平坦度が悪化する不具合があり、取り代12cが0.2μm未満であると、分離面におけるダメージ領域を除去できない不具合がある。
【0012】
請求項6に係る発明は、請求項5に係る発明であって、剥離ウェーハ12の分離面12aを研磨して得られた再生ウェーハを酸化性雰囲気中900℃〜1100℃で熱処理することを特徴とする。
この請求項6に記載された剥離ウェーハの再生処理方法では、再生ウェーハ32を熱処理することによりイオン注入時に生じた面取り部13cにおけるダメージを緩和することができる。
【0013】
請求項7に係る発明は、請求項1ないし6いずれか1項に係る発明であって、再生ウェーハ32を半導体ウェーハ13に用いることを特徴とする。
この請求項7に記載された剥離ウェーハの再生処理方法では、最初の半導体ウェーハ13を比較的厚いものにしておくことにより再生ウェーハ32を2回以上再利用することが可能になり、SOIウェーハの製造コストを更に低減することができる。
請求項8に係る発明は、請求項1ないし6いずれか1項に記載された方法で再生処理された再生ウェーハ32である。
この請求項8に記載された再生ウェーハ32は、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離した剥離ウェーハ12の分離面12aを研磨しているため高い平坦度を有する。
【0014】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
図1に示すように、SOIウェーハ11を製造するときに剥離ウェーハ12が副次的に生成される。SOIウェーハ11を製造するには、図1(a)に示すように、ボンドウェーハとしての半導体ウェーハ13及びベースウェーハとしての支持ウェーハ14を用意する。この実施の形態ではこれらのウェーハ13、14は、それぞれチョクラルスキー法で製造され、同一の直径と同一の厚さを有し、両主面の周囲には面取り部13c,13g,14a,14bがそれぞれ形成される。これらのウェーハ13,14は両面研磨された後、RCA洗浄されたウェーハである。
【0015】
但し、半導体ウェーハ13の一方の主面には主平坦部13dが形成され、その主平坦部13dは周囲に形成された面取り部13cより突出して周囲にリング状段差13eを有するように形成される。主平坦部13dが面取り部13cより突出した半導体ウェーハ13を作製するには、インゴットをスライスしたウェーハの周囲を面取り加工して面取り部13c,13gを形成する際にリング状段差13eを同時に形成する。ここで、ウェーハの周囲に面取り部13cを形成する面取り装置20を図2に示す。
【0016】
図2に示す面取り装置は、インゴットをスライスしたウェーハ10を上下より挟み込み、そのウェーハ10を水平回転させる上及び下チャック21,22と、研磨剤23を供給する配管23aと、ウェーハの周囲を研削して面取り部13c,13gを形成する研磨ローラ24から構成される。上及び下チャック21,22にはそれぞれ支軸21a、22aが設けられ、図示しない回転モータに接続される。上及び下チャック21,22はウェーハ径より小径に構成され、ウェーハ10を上下より挟み込むことにより、ウェーハ10の周囲が露出する程度の大きさを有する。研磨ローラ24は砥石からなり、鼓状に形成される。研磨ローラ24には支軸24aが設けられ、図示しない回転モータにより回転し、ウェーハ13の周囲に研磨ローラ24表面が対向するように配置される。そして、研磨ローラ24にはウェーハ13の周囲を研削して面取り部13c,13gとリング状段差13eとを形成するような凹溝24bが周囲に形成される。なお、配管23aはウェーハ面取り面に研磨剤23を供給する位置に設けられる。
【0017】
この面取り装置20によりウェーハ10の周囲に面取り部13cとリング状段差13eを形成するには、ウェーハ10を上及び下チャック21,22により挟み込み、図示しない回転モータにより水平回転させる。そして、配管23aより研磨液23を滴下しながら研磨ローラ24を回転させてウェーハ10の周囲に接触させ、その周囲を研磨ローラ24により研削して面取り部13cとリング状段差13eとを形成する。その後、このウェーハ10は、機械研磨(ラッピング)、エッチング、PCR、鏡面研磨(ポリッシング)及び洗浄する工程がなされ、主平坦部13dが面取り部13cより突出してリング状段差13eを有する半導体ウェーハ13が製造される。
【0018】
ここで、この実施の形態では、図2の拡大図に示すように、半導体ウェーハ13は主平坦部13dと面取り部13cとの間にリング状平坦部13fが形成される例を示し、そのリング状平坦部13fの幅wは0.1〜2mmの範囲内のものとされる。また、半導体ウェーハ13の両主面にそれぞれ形成された両面取り部13c,13gを結ぶ端面の中心pが半導体ウェーハ13の厚さ方向の中心cから偏倚する偏倚量sが50μm以下になるように両面取り部13cが形成される。そして、リング状段差13e、即ち主平坦部13dの厚さtは5〜100μmの範囲になるように形成される。
【0019】
図1(a)に戻って、このように製造された半導体ウェーハ13は、先ず熱酸化することによりウェーハ13の重ね合わせ面である主平坦部13dに絶縁膜である酸化膜13a(SiO膜)を形成した後に、このウェーハ13の主平坦部13dに水素ガスイオンである水素イオン(H+)を3.0×1016/cm以上又は水素分子イオン(H2+)を1.5×1016/cm以上のドーズ量でイオン注入する(図1(a))。ここで、図1(a)中の符号13bは水素ガスイオン又は水素分子イオンの注入により主平坦部13dの内部に形成されたイオン注入領域であり、このイオン注入領域13bは酸化膜13aに平行に、即ち半導体ウェーハ13表面に平行に形成される。また水素ガスイオン(H)の場合には、水素分子イオン(H2+)の場合の約2倍の注入量が必要である。なお、水素ガスイオン及び水素分子イオンの注入に代えて、或いは水素ガスイオン又は水素分子イオンの注入とともに、ヘリウムイオン(He+)を注入してもよい。この場合、ヘリウムイオンのドーズ量は0.5×1016/cm以上であることが好ましい。
【0020】
次に図1(b)に示される支持ウェーハ14の主面に半導体ウェーハ13の主平坦部13dを酸化膜13aを介して室温で重ね合せて積層体16を形成する(図1(c))。この積層体16を窒素(N)雰囲気中で500〜800℃の範囲に昇温し、この温度範囲に5〜30分間保持して薄膜分離熱処理を行う。これにより半導体ウェーハ13がイオン注入領域13bのところで割れて上部の厚肉の剥離ウェーハ12と下部の薄膜17に分離する(図1(d))。ここで、本発明の特徴ある点は、周囲に段差が生じないようにイオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して剥離ウェーハ12を得るところにある。
【0021】
次に上記半導体ウェーハ13がイオン注入領域13bで割れた積層体16の温度を下げ、酸化膜13aを介して薄膜17が積層された支持ウェーハ14(以下、単に支持ウェーハ14という)から剥離ウェーハ12を取除く。上記支持ウェーハ14を酸素(O)又は窒素(N)雰囲気中で900〜1200℃の範囲に昇温しこの温度範囲に30〜120分間保持する熱処理を行う(図1(e))。この熱処理は薄膜17の支持ウェーハ14への貼合せを強固にする熱処理である。更に支持ウェーハ14の分離面をアニール処理するか又は研磨(タッチポリッシング)して平滑化する(図1(g))。これにより支持ウェーハ14はSOIウェーハ11となる。
【0022】
一方、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離するので、剥離ウェーハ12周囲に段差が生じることはない。そしてこの剥離ウェーハ12は、その分離面12aが研磨されて再生させる。なお、図2(a)に示すように、剥離ウェーハ12の分離面12aと反対側の第2主面上に熱処理等で形成された酸化膜12dが残存する場合には、剥離ウェーハ12を研磨する前に、この剥離ウェーハ12をフッ酸に浸漬するなどにより、図2(b)に示すように、上記酸化膜12dを除去しておくことが好ましい。
【0023】
次にこの剥離ウェーハ12を研磨する。この研磨は図示しない一般的な研磨装置において行われる。具体的には図示しない研磨装置の保持テーブルに剥離ウェーハ12を載せて固定し、研磨液供給手段から研磨液を供給してこの研磨液を研磨布に含浸させる。この状態で保持テーブルを剥離ウェーハ12とともに回転させ、研磨布ホルダを研磨布とともに回転させた後に、研磨布を圧接・回転手段により剥離ウェーハ12の分離面12aに圧接して、剥離ウェーハ12を研磨する。このとき従来段差が生じたときに行う砥石を用いた研削を行わないので、研削に伴うダメージがなく、図2(c)に示す剥離ウェーハ12の分離面12aにおける研磨時の取り代12cを1μm以下とすることができる。更に上記剥離ウェーハ12の表面を仕上げ研磨した後に、仕上げ洗浄される。仕上げ研磨には、不織布の基布の上にウレタン樹脂を発泡させたスェードタイプの仕上げ研磨布と、研磨砥粒の他にヘイズ抑制剤としての有機高分子が添加された仕上げ研磨剤とが使用される。このようにして剥離ウェーハ12は再生処理されて図2(d)に示す再生ウェーハ32が得られる。
【0024】
このように本発明の剥離ウェーハの再生処理方法では、面取り部13cより突出させた主平坦部13dにのみイオンを注入して半導体ウェーハ13内部にイオン注入領域13bを形成し、イオン注入領域13bの全面で半導体ウェーハ13を薄膜17から分離して周囲に段差が生じない剥離ウェーハ12を得るので、剥離ウェーハ12の分離面周囲に生じる段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。従って、剥離ウェーハ12の分離面12aを研磨するだけの比較的単純な作業により再生ウェーハ32を得ることができ、得られた再生ウェーハ32はダメージがなく研磨時の研磨代12dが極めて少ないため、半導体ウェーハ13又は支持ウェーハ14として再利用できる回数が増大し、SOIウェーハ11の製造コストを低減することができる。
【0025】
【発明の効果】
以上述べたように、本発明によれば、、面取り部より突出させた主平坦部にのみイオンを注入して半導体ウェーハ内部にイオン注入領域を形成し、イオン注入領域の全面で半導体ウェーハを薄膜から分離して周囲に段差が生じない剥離ウェーハを得るので、剥離ウェーハの分離面周囲の段差に残存するイオン注入層を除去するために従来行われていた面取り加工又はエッチングを省くことができる。よって、その剥離ウェーハの分離面を直ちに研磨して再生ウェーハを得ることにより剥離ウェーハを再生させる際の加工時間は従来より著しく短縮され、その再生コストは低減され、再生時における取り代も減少して再生回数を増加させることができる。
【0026】
また、主平坦部と面取り部との間にリング状平坦部が形成される場合には、そのリング状平坦部の幅が0.1〜2mmであれば主平坦部の形成が容易になり、半導体ウェーハの両主面にそれぞれ形成された両面取り部を結ぶ端面の中心が半導体ウェーハの厚さ方向の中心から偏倚する偏倚量を50μm以下にすれば主平坦部の形成が更に容易なる。一方、リング状段差が5〜100μmであれば、主平坦部にのみイオンを注入させてイオン注入領域を形成することが容易になる。
【0027】
また、剥離ウェーハの分離面における研磨時の取り代を1μm以下にすれば、剥離ウェーハを再生させる際の加工時間は更に短縮して再生コストを低減させるとともに、その再生回数を十分に増加させることができる。そして、この再生ウェーハを支持ウェーハ又は半導体ウェーハに用いることにより、再生ウェーハを2回以上再利用することが可能になり、SOIウェーハの製造コストを更に低減することができる。
更に、本発明で再生処理された再生ウェーハは、周囲に段差が生じないようにイオン注入領域の全面で半導体ウェーハを薄膜から分離した剥離ウェーハの分離面を研磨しているため高い平坦度を有する。
【図面の簡単な説明】
【図1】本発明実施形態の剥離ウェーハを含むSOIウェーハの製造方法を工程順に示す図。
【図2】ウェーハの周囲を研削する装置を示す断面構成図。
【図3】その剥離ウェーハの分離面を研磨して再生ウェーハを得る工程を順に示す図。
【符号の説明】
12 剥離ウェーハ
12a 分離面
12c 取り代
13 半導体ウェーハ
13b イオン注入領域
13c,13g 面取り部
13d 主平坦部
13e リング状段差
13f リング状平坦部
14 支持ウェーハ
16 積層体
17 薄膜
32 再生ウェーハ
w リング状平坦部の幅
p 両面取り部を結ぶ端面の中心
c 半導体ウェーハの厚さ方向の中心
s 偏倚量

Claims (8)

  1. 半導体ウェーハ(13)の主面が主平坦部(13d)及び前記主平坦部(13d)の周囲に形成された面取り部(13c)を有し、前記半導体ウェーハ(13)の前記主面にイオンを注入して前記半導体ウェーハ(13)内部にイオン注入領域(13b)を形成し、前記半導体ウェーハ(13)の前記主平坦部(13d)を支持ウェーハ(14)の主面に重ね合せて積層体(16)を形成し、更に前記積層体(16)を所定の温度で熱処理して前記半導体ウェーハ(13)を前記イオン注入領域(13b)で薄膜(17)から分離することにより得られる厚肉の剥離ウェーハ(12)を再生処理する方法であって、
    前記半導体ウェーハ(13)の主平坦部(13d)が前記面取り部(13c)より突出してリング状段差(13e)を有するように形成され、
    周囲に段差を生じないように前記イオン注入領域(13b)の全面で前記半導体ウェーハ(13)を薄膜(17)から分離して剥離ウェーハ(12)を得る
    ことを特徴とする剥離ウェーハの再生処理方法。
  2. 半導体ウェーハ(13)が主平坦部(13d)と面取り部(13c)との間にリング状平坦部(13f)を更に有し、前記リング状平坦部(13f)の幅(w)が0.1〜2mmである請求項1の剥離ウェーハの再生処理方法。
  3. 半導体ウェーハ(13)の両主面にそれぞれ形成された両面取り部(13c,13g)を結ぶ端面の中心(p)が前記半導体ウェーハ(13)の厚さ方向の中心(c)から偏倚する偏倚量(s)が50μm以下である請求項2記載の剥離ウェーハの再生処理方法。
  4. リング状段差(13e)が5〜100μmである請求項1ないし3いずれか1項に記載の剥離ウェーハの再生処理方法。
  5. 剥離ウェーハ(12)の分離面(12a)を研磨して再生ウェーハを得る工程を更に含み、研磨時における剥離ウェーハ(12)の分離面(12a)における取り代(12c)が0.2μm以上1.0μm以下である請求項1ないし4いずれか1項に記載の剥離ウェーハの再生処理方法。
  6. 剥離ウェーハ(12)の分離面(12a)を研磨して得られた再生ウェーハを酸化性雰囲気中900℃〜1100℃で熱処理する請求項5記載の剥離ウェーハの再生処理方法。
  7. 再生ウェーハ(32)を半導体ウェーハ(13)に用いる請求項1ないし6いずれか1項に記載の剥離ウェーハの再生処理方法。
  8. 請求項1ないし7いずれか1項に記載された方法で再生されたウェーハ。
JP2003209169A 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法 Expired - Lifetime JP4415588B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003209169A JP4415588B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003209169A JP4415588B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法

Publications (2)

Publication Number Publication Date
JP2005072073A true JP2005072073A (ja) 2005-03-17
JP4415588B2 JP4415588B2 (ja) 2010-02-17

Family

ID=34402193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003209169A Expired - Lifetime JP4415588B2 (ja) 2003-08-28 2003-08-28 剥離ウェーハの再生処理方法

Country Status (1)

Country Link
JP (1) JP4415588B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009500839A (ja) * 2005-07-08 2009-01-08 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
JP2009111363A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法及び半導体装置の作製方法
JP2009135451A (ja) * 2007-10-23 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板、表示パネル並びに表示装置の製造方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010135662A (ja) * 2008-12-08 2010-06-17 Sumco Corp 貼り合わせ基板の製造方法
JP2010263187A (ja) * 2009-04-29 2010-11-18 Soi Tec Silicon On Insulator Technologies ドナー基板からハンドル基板へ層を転写するための方法
KR20150023360A (ko) * 2012-06-12 2015-03-05 에리히 탈너 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
KR101905811B1 (ko) 2011-10-17 2018-10-08 신에쯔 한도타이 가부시키가이샤 박리웨이퍼의 재생가공방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847739B (zh) * 2015-12-04 2018-08-31 上海新微技术研发中心有限公司 一种绝缘体上硅材料的制造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009500839A (ja) * 2005-07-08 2009-01-08 エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ 被膜の生成方法
US8598013B2 (en) 2007-10-10 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
JP2009111363A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法及び半導体装置の作製方法
JP2009135451A (ja) * 2007-10-23 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板、表示パネル並びに表示装置の製造方法
KR101538911B1 (ko) * 2007-10-23 2015-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판, 표시 패널 및 표시 장치의 제조 방법
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010118420A (ja) * 2008-11-12 2010-05-27 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010135662A (ja) * 2008-12-08 2010-06-17 Sumco Corp 貼り合わせ基板の製造方法
JP2010263187A (ja) * 2009-04-29 2010-11-18 Soi Tec Silicon On Insulator Technologies ドナー基板からハンドル基板へ層を転写するための方法
KR101905811B1 (ko) 2011-10-17 2018-10-08 신에쯔 한도타이 가부시키가이샤 박리웨이퍼의 재생가공방법
KR20150023360A (ko) * 2012-06-12 2015-03-05 에리히 탈너 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
JP2015523724A (ja) * 2012-06-12 2015-08-13 エリッヒ・タールナー 基板・製品基板組み合わせ体並びに基板・製品基板組み合わせ体を製造する装置及び方法
US9343348B2 (en) 2012-06-12 2016-05-17 Erich Thallner Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
KR102012538B1 (ko) 2012-06-12 2019-08-20 에리히 탈너 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법

Also Published As

Publication number Publication date
JP4415588B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
US7829436B2 (en) Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
TWI550702B (zh) Removal of wafer wafer recycling method
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
WO2001048825A1 (fr) Procédé de production de tranche collée
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP4415588B2 (ja) 剥離ウェーハの再生処理方法
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JP2662495B2 (ja) 接着半導体基板の製造方法
JP4474863B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP4492054B2 (ja) 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2010263097A (ja) 貼り合わせウェーハの製造方法
JPH0897111A (ja) Soi基板の製造方法
JP2001015459A (ja) 両面研磨ウェーハの製造方法
JPH10270298A (ja) 張り合わせ基板の製造方法
JP4581349B2 (ja) 貼合せsoiウェーハの製造方法
JP6607207B2 (ja) 貼り合わせsoiウェーハの製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JPH1126336A (ja) 貼り合わせ半導体基板及びその製造方法
JP2004022838A (ja) 貼り合わせsoi基板およびその製造方法
JP3962972B2 (ja) 張り合わせ基板の製造方法
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP2002299290A (ja) 半導体ウェーハの製造方法
JP2001352048A (ja) 張り合わせ誘電体分離ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4415588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term