JP2009111362A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

【課題】資源を有効活用でき、スループット良くＳＯＩ基板を製造できる技術を提供する。
【解決手段】イオンドーピング装置を用いてクラスターイオンを半導体ウェーハの一表面側から照射することにより、半導体ウェーハの一表面から所定の深さの領域に分離層を形成した後、絶縁表面を有する基板の一表面側と、半導体ウェーハの一表面側と、を重ね合わせて接合し、熱処理を行うことにより、分離層又は当該分離層の近傍を分離面として半導体ウェーハを分離させる工程Ａと、該工程Ａで分離された剥離ウェーハを再生処理する工程Ｂと、を含む。
【選択図】図１

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板及びその製造方法に関する。また、ＳＯＩ基板を用いて製造する半導体装置に関する。

なお、本明細書における半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置（ＥＬ表示装置、液晶表示装置を含む）、半導体回路、及び電子機器は全て範疇に含むものとする。

ＶＬＳＩ技術の発展に伴い、バルク単結晶シリコンを用いたデバイスの特性を支配するスケーリング則を超える低消費電力化、高速化が求められている。これらの要求を満たすため、近年ではＳＯＩ構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を単結晶シリコン薄膜とする技術である。ＳＯＩ構造を用いて電界効果トランジスタを作製すると、バルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化、低消費電力化に有利になると言われている。

ＳＯＩ基板を製造する方法の１つとして、水素イオン注入剥離法が知られている。例えば特許文献１に記載の水素イオン注入剥離法は、イオン注入法により水素イオンを一の半導体ウェーハに照射して所定の深さの領域に微小気泡層を形成し、該微小気泡層を劈開面とすることで、他の半導体ウェーハに半導体薄膜（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００℃乃至１３００℃の還元性雰囲気下で熱処理を行って、接合強度を高め、且つ、表面粗さを改善している。

上述のように、水素イオン注入剥離法を用いてＳＯＩ基板を製造する場合、一の半導体ウェーハを微小気泡層で劈開して他の半導体ウェーハにＳＯＩ層を接合する。したがって、ＳＯＩ基板とともに、ＳＯＩ層を分離した剥離ウェーハが得られる。ＳＯＩ基板の原料となる半導体ウェーハは高価であり、剥離ウェーハを再利用できればコスト削減につながる。例えば、特許文献２では、剥離ウェーハの面取り部のイオン注入層を除去した後にウェーハを研磨して、半導体ウェーハとして再生する技術が開示されている。
特開２０００−１２４０９２号 特許第３９４３７８２号公報

水素イオン注入剥離法を用いてＳＯＩ基板を製造することで、剥離ウェーハを再利用することができる。しかしながら、従来の水素イオン注入剥離法で用いられるイオン注入法では、半導体ウェーハに照射する水素イオンは質量が小さいため、水素が半導体ウェーハの表面から深い領域に注入されやすかった。したがって、半導体ウェーハの表面から深い領域に分離層が形成されて劈開面となり、結果として分離される剥離ウェーハの膜厚が薄くなって再利用できるウェーハの膜厚も薄くなっていた。

また、半導体ウェーハに照射する水素イオンは質量が小さいため、分離層を形成するための水素の注入が律速の１つとなっていた。分離される剥離ウェーハの膜厚を厚くするため、半導体ウェーハの浅い領域に水素を注入しようとすると、加速電圧を下げる必要があるため、タクトタイムが悪化し、スループットが低下する恐れがあった。

また、剥離ウェーハを繰り返し再利用することで、必然的に半導体ウェーハとしての品質が低下し、該半導体ウェーハを用いて製造するＳＯＩ基板の品質が低下する恐れがあった。また、剥離ウェーハを繰り返し再利用することで、ＳＯＩ基板を製造する過程で半導体ウェーハが割れてしまうなどの問題があった。その結果、ＳＯＩ基板の歩留まりが下がる恐れがあった。

本発明は、上述した問題を鑑み、資源を有効活用できるＳＯＩ基板の製造方法を提供することを課題の一とする。または、スループット良くＳＯＩ基板を製造できる方法を提供することを課題の一とする。または、コスト削減につながるＳＯＩ基板の製造方法を提供することを課題の一とする。または、歩留まり良くＳＯＩ基板を製造できる方法を提供することを課題の一とする。

本発明では、ベース基板に、ボンド基板である半導体ウェーハから分離させた半導体層を接合して、ＳＯＩ基板を製造する。半導体ウェーハは、イオンドーピング装置を用いてクラスターイオンを半導体ウェーハの一表面側から照射し、半導体ウェーハの表面から所定の深さの領域に分離層を形成した後、分離層又は当該分離層の近傍を劈開面として分離させて半導体層を形成する。また、半導体ウェーハから半導体層が分離されて得られる剥離ウェーハは、再生処理を行った後、ボンド基板として再利用する。

本明細書における「クラスターイオン」とは、水素又は重水素（「^２Ｈ」又は「Ｄ」とも記される）を含む原料ガスにより生成されるクラスターイオンを範疇に含む。その例としてはＨ_３ ^＋イオン、Ｈ_２ ^＋イオン、Ｈ_４ ^＋イオンなどや、^２Ｈ_２ ^＋イオン、^２Ｈ_３ ^＋イオンなどが挙げられる。また、プロトンを１つのみ含む複数の原子核からなるクラスターイオンとも言える。

なお、クラスターイオンとしては、Ｈ_３ ^＋イオンを用いることが好ましい。

また、本明細書における劈開とは、クラスターイオンを照射することで結晶構造が失われ微小な空洞が形成された分離層又は当該分離層の近傍で、半導体ウェーハを分離することを意味する。また、劈開面とは、半導体ウェーハを分離層又は当該分離層の近傍で分離することで形成される面である分離面のことを意味する。

本発明の一は、イオンドーピング装置を用いてクラスターイオンを半導体ウェーハの一表面側から照射することにより、半導体ウェーハに分離層を形成した後、絶縁表面を有する基板と、半導体ウェーハの一表面側と、を重ね合わせて接合し、熱処理を行うことにより、分離層又は当該分離層の近傍を分離面として半導体ウェーハを分離させ、絶縁表面を有する基板上に半導体層が接合されたＳＯＩ基板と、半導体ウェーハから半導体層が分離された剥離ウェーハと、を得る工程Ａと、該工程Ａで得られた剥離ウェーハを再生処理する工程Ｂと、該工程Ｂにより再生処理した剥離ウェーハを、工程Ａの半導体ウェーハとして用いる。

また、本発明の一は、ボンド基板として半導体ウェーハ、ベース基板として絶縁表面を有する基板を準備し、イオンドーピング装置を用いてクラスターイオンを半導体ウェーハの一表面側から照射し、半導体ウェーハに分離層を形成し、絶縁表面を有する基板と、半導体ウェーハの一表面側と、を、ＣＶＤ法を用いて形成した絶縁層を間に挟んで重ね合わせて接合し、熱処理を行うことにより、分離層又は当該分離層の近傍を分離面として半導体ウェーハを分離させ、絶縁表面を有する基板上に絶縁層を間に介して半導体層が接合されたＳＯＩ基板と、半導体ウェーハから半導体層が分離された剥離ウェーハと、を得る工程Ａと、該工程Ａで得られた剥離ウェーハを再生処理する工程Ｂと、該工程Ｂにより再生処理した剥離ウェーハを、工程Ａの半導体ウェーハとして用いる。なお、本明細書において、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長法ともいう）は、プラズマＣＶＤ法、熱ＣＶＤ法、及び光ＣＶＤ法を範疇に含む。また、熱ＣＶＤ法には、減圧ＣＶＤ法や常圧ＣＶＤ法を範疇に含む。

上記構成において、絶縁表面を有する基板と、半導体ウェーハの一表面側と、の間に挟まれる絶縁層は、窒素を含有する層と接合層として機能する層と、の積層構造とすることが好ましい。また、絶縁層は、半導体ウェーハの一表面側に形成してもよいし、絶縁表面を有する基板に形成してもよい。また、絶縁表面を有する基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、またはバリウムホウケイ酸ガラスを用いることが好ましい。

工程Ａで得られたＳＯＩ基板を構成する半導体層は、膜厚が１０ｎｍ以上２００ｎｍ以下であることが好ましい。

また、工程Ｂにおける再生処理は、研磨処理、エッチング処理、熱処理、又はレーザビームの照射から選ばれた一或いは複数の方法により行うことが好ましい。

また、上記構成において、工程Ａと工程Ｂとを順に行う工程を１セットとしてｎ回（ｎは２以上の整数）行うことでｎ枚のＳＯＩ基板を製造し、当該ｎ枚のＳＯＩ基板の製造に伴い生じる剥離ウェーハを、工程Ａにおける半導体ウェーハとして（ｎ−１）回用いることができる。

なお、本明細書において「接合層」とは、絶縁表面を有する基板（或いは絶縁表面を有する基板に形成された絶縁層）と接合を形成する接合面に形成する層のことを指す。

クラスターイオンを半導体ウェーハに照射することで、半導体ウェーハの表面から浅い領域に半導体層を分離するための分離層を効率良く形成することができる。それにより分離する半導体層を薄くできるため再利用する剥離ウェーハの膜厚を稼ぐことができ、また、タクトタイムの短縮を図ることができる。よって、資源を有効活用しつつ、スループット良くＳＯＩ基板を製造することができる。また、低コスト化を図ることができる。

また、剥離ウェーハを繰り返し再利用することを考慮したＳＯＩ基板の製造方法とすることで、剥離ウェーハを繰り返し利用しても歩留まり良くＳＯＩ基板を製造することができる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。

（実施の形態１）
本形態に係るＳＯＩ基板の製造方法は、ボンド基板である半導体ウェーハから分離させた半導体層をベース基板に接合してＳＯＩ基板を製造する。そして、半導体層が分離された剥離ウェーハに再生処理を施して、ボンド基板として再利用する。以下、図面を参照して、本形態に係るＳＯＩ基板及びその製造方法の一例について説明する。

ボンド基板とベース基板を準備する。ボンド基板としては半導体ウェーハ１０２、ベース基板としては絶縁表面を有する基板１２０を準備する（図１、図２（ｓｔｅｐ１１）、（ｓｔｅｐ１２）参照）。

半導体ウェーハ１０２としては、シリコンやゲルマニウムなどの半導体ウェーハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウェーハなどを用いる。好ましくは単結晶半導体ウェーハを用いる。単結晶半導体ウェーハの代表例である単結晶シリコンウェーハとしては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズの円形ウェーハが挙げられる。なお、ウェーハ形状は円形状に限定されず、矩形状に加工したものでもよい。

また、最初の原料ウェーハとなる半導体ウェーハの膜厚は特に限定されないが、原料ウェーハを再利用することを考慮すれば、厚い方が１枚の原料ウェーハからより多くのＳＯＩ基板を製造することができるため好ましい。一般に流通しているシリコンウェーハの場合は、そのサイズはＳＥＭＩ規格に準じており、例えば直径６インチの場合は膜厚６２５μｍ、直径８インチの場合は膜厚７２５μｍ、直径１２インチの場合は７７５μｍ（但し、それぞれ厚み公差は±２５μｍ）とされている。なお、原料となる半導体ウェーハの膜厚はＳＥＭＩ規格で規定されたものに限定されず、インゴットから切り出す際に適宜調節することができる。なお、半導体ウェーハの膜厚を厚くすれば１つのインゴットから切り出せる半導体ウェーハの枚数は少なくなるが、その分切り代としてロスする材料を減らすことができる。もちろん、ＳＯＩ基板を製造する工程で使用する装置の仕様等に合わせたウェーハサイズとする必要がある。

絶縁表面を有する基板１２０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、又はサファイヤ基板などを用いる。好ましくはガラス基板を用いるのがよい。

また、絶縁表面を有する基板１２０として用いるガラス基板は、表面に平坦性が良好な研磨面を有していることが好ましい。これは、絶縁表面を有する基板１２０と半導体ウェーハ１０２を接合する際、ガラス基板の研磨面を接合面とすることで、接合不良を低減することができるからである。なお、ガラス基板の研磨は、酸化セリウムなどで行うことができる。

イオンドーピング装置を用いてクラスターイオン１１０を半導体ウェーハ１０２の一表面側に照射する。その結果、半導体ウェーハ１０２の一表面から所定の深さの領域に分離層１１２を形成する。また、半導体ウェーハの一表面上には第１の絶縁層１０６と第２の絶縁層１０８を形成する（図１、図２（Ｓｔｅｐ１３）参照）。

なお、分離層１１２、第１の絶縁層１０６、第２の絶縁層１０８の形成順序は特に限定されない。例えば、（１）第１の絶縁層１０６を形成した後、半導体ウェーハ１０２の第１の絶縁層１０６が形成された表面側からクラスターイオン１１０を照射して分離層１１２を形成し、第１の絶縁層１０６上に第２の絶縁層１０８を形成する、（２）第１の絶縁層１０６を形成し、該第１の絶縁層１０６上に第２の絶縁層１０８を形成した後、半導体ウェーハ１０２の第１の絶縁層１０６及び第２の絶縁層１０８が積層形成された表面側からクラスターイオン１１０を照射して分離層１１２を形成する、（３）半導体ウェーハ１０２の一表面上に保護層を形成し、該保護層にクラスターイオン１１０を照射して分離層１１２を形成した後に保護層を除去し、半導体ウェーハ１０２の保護層を形成し除去した表面側に第１の絶縁層１０６及び第２の絶縁層１０８を積層形成する、という３通りの形成順序が挙げられる。ここでは、（１）の形成順序で、図３を用いて説明する。

半導体ウェーハ１０２上に第１の絶縁層１０６を形成する（図３（Ａ）参照）。第１の絶縁層１０６は、ＣＶＤ法やスパッタリング法、或いは原子層エピタキシ（ＡＬＥ）法により形成すればよい。第１の絶縁層１０６は、単層構造としても積層構造としてもよいが、少なくとも１層は窒素を含有する絶縁層を形成する。また、第１の絶縁層１０６は、膜厚５０ｎｍ乃至２００ｎｍの範囲で形成することが好ましい。窒素を含有する絶縁層としては、窒化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層などが挙げられる。窒素を含有する絶縁層は、アルカリ金属又はアルカリ土類金属等の金属不純物をブロッキングする効果がある。そのため、ベース基板としてガラス基板のような金属不純物を微量に含む基板を用いる場合に、金属不純物が半導体層側に拡散することを防止することができる。なお、半導体ウェーハ１０２に直接接して窒化シリコン層又は窒化酸化シリコン層を形成する場合はトラップ準位が形成され界面特性が問題となるため、半導体ウェーハ１０２との間に酸化シリコン層又は酸化窒化シリコン層を形成することが好ましい。このような積層構造とすることで、半導体層の金属不純物による汚染を防止しつつ、界面の電気的特性の向上を図ることができる。例えば、第１の絶縁層１０６は、半導体ウェーハ１０２側から順に形成された酸化窒化シリコン層と窒化酸化シリコン層の積層構造とすることができる。

なお、本明細書における酸化窒化シリコン層とは、組成として窒素よりも酸素の含有量が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、酸素が５０ａｔｏｍｓ％乃至７０ａｔｏｍｓ％、窒素が０．５ａｔｏｍｓ％乃至１５ａｔｏｍｓ％、Ｓｉが２５ａｔｏｍｓ％乃至３５ａｔｏｍｓ％、水素が０．１ａｔｏｍｓ％乃至１０ａｔｏｍｓ％の組成範囲を示すものをいう。また、窒化酸化シリコン層とは、組成として酸素よりも窒素の含有量が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、酸素が５ａｔｏｍｓ％乃至３０ａｔｏｍｓ％、窒素が２０ａｔｏｍｓ％乃至５５ａｔｏｍｓ％、Ｓｉが２５ａｔｏｍｓ％乃至３５ａｔｏｍｓ％、水素が１０ａｔｏｍｓ％乃至３０ａｔｏｍｓ％の組成範囲を示すものをいう。

また、第１の絶縁層１０６は、半導体ウェーハ１０２を酸化性雰囲気下において熱処理すること（以下、「熱酸化」ともいう）で形成することもできる。しかしながら、本発明では半導体ウェーハの再利用を目的の１つとしており、後に半導体層の分離に伴い得られる剥離ウェーハの品質を維持することも重要である。何度もウェーハの再利用を繰り返せば、必然的にウェーハに機械的ダメージ、具体的にはキズや欠け等ができる確率は高まる。ウェーハに発生した機械的ダメージ箇所は熱応力中心となり、すべり転位（スリップ転位ともいう）の発生点となりやすい。また、熱酸化法は高温プロセスであるため熱応力が発生しやすく、したがって熱酸化法を適用することでウェーハにすべり転位が発生しやすくなる。ウェーハにすべり転位が発生すれば結晶性が低下し、ウェーハの品質が劣化する。さらには、機械的ダメージ箇所がきっかけとなり、熱酸化時にウェーハが割れやすくなるという問題もある。したがって、本発明では絶縁層の形成に熱酸化法を適用しないことが好ましい。例えば、熱酸化法の代わりにＣＶＤ法、スパッタリング法、又はオゾン水による酸化処理などにより絶縁層を形成することが好ましい。熱酸化法以外を適用して絶縁層を形成することで、後に分離されて得られる剥離ウェーハの品質の劣化を防止でき、ＳＯＩ基板を製造するボンド基板として問題なく利用することができる。なお、ここでいう熱応力は、半導体ウェーハと、当該半導体ウェーハに接して形成される絶縁層との間の熱応力や、半導体ウェーハと固定治具（サセプター等）との熱応力が該当する。

半導体ウェーハ１０２の一表面から所定の深さの領域に分離層１１２を形成する（図３（Ｂ）参照）。分離層１１２は、イオンドーピング装置を用いてクラスターイオン１１０を半導体ウェーハ１０２の一表面側に照射することで形成する。ここでは、半導体ウェーハ１０２の第１の絶縁層１０６が形成された表面側に水素を含む原料ガスにより生成されたＨ_３ ^＋イオンを照射し、第１の絶縁層１０６を通過して半導体ウェーハ１０２に水素が注入されるものとして説明する。

水素を含む原料ガスにより生成されるクラスターイオン１１０としては、Ｈ_３ ^＋イオン、Ｈ_２ ^＋イオンが挙げられるが、好ましくはＨ_３ ^＋イオンを用いるとよい。半導体ウェーハ（ここでは第１の絶縁層１０６）にＨ_３ ^＋イオンを照射することで、Ｈ^＋イオン又はＨ_２ ^＋イオンを照射するよりも水素の注入効率が向上し、分離層１１２形成に費やすタクトタイムが短縮される。したがって生産性が向上し、スループットの向上を図ることもできる。

本発明に係るクラスターイオンの具体的なドーピング方法は、水素を含む原料ガスにより水素プラズマを生成し、該水素プラズマ中に生成されるクラスターイオンを電圧によって加速して半導体ウェーハ（若しくは半導体ウェーハに形成された絶縁層）に照射する。水素プラズマ中に生成される代表的なクラスターイオンはＨ_２ ^＋イオン、Ｈ_３ ^＋イオンである。また、水素イオンであるＨ^＋イオンも生成される。

クラスターイオンのドーピングは、イオンドーピング装置を用いて行うことができる。イオンドーピング装置は、チャンバー内に配置された被処理体に、原料ガスをプラズマ励起して生成された全ての種類のイオンを照射する非質量分離型の装置である。

イオンドーピング装置の主要な構成は、所望のイオンを発生させるイオン源と、被処理体にイオンを照射するための加速機構である。イオン源は、所望の種類のイオン種生成するための原料ガスを供給するガス供給系、プラズマを形成するための電極などで構成される。プラズマを形成するための電極としては、フィラメント型の電極や容量結合高周波放電用の電極が用いられる。加速機構は、電源や、引出電極、加速電極、減速電極、接地電極等の電極などで構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で発生したイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。

本形態では、水素を半導体ウェーハに注入するので、原料ガスとして水素を含むガスを供給する。例えば、Ｈ_２ガスを供給する。原料ガスとしてＨ_２ガスが供給されたイオンドーピング装置では、水素プラズマが生成され、該水素プラズマ中に水素イオンであるＨ^＋イオンや、Ｈ_２ ^＋イオン、又はＨ_３ ^＋イオンなどのクラスターイオンが生成される。このとき、水素を含む原料ガスから生成される全ての種類のイオン（例えばＨ^＋イオン、Ｈ_２ ^＋イオン、Ｈ_３ ^＋イオン）の総量に対してＨ_３ ^＋イオンが５０％以上含まれるようにすることが好ましい。より好ましくは、Ｈ^＋イオン、Ｈ_２ ^＋イオン、およびＨ_３ ^＋イオンの総量に対してＨ_３ ^＋イオンを８０％以上とするとよい。例えば、フィラメント型の電極で放出される熱電子を使って水素プラズマを生成することで、Ｈ_３ ^＋イオンの割合を他のイオン種（Ｈ^＋イオン、Ｈ_２ ^＋イオン）よりも高めることができる。なお、図１ではＨ_３ ^＋イオンのみ図示しているが、本発明はこれに限らずＨ^＋イオン、Ｈ_２ ^＋イオンも照射される場合がある。つまり、本発明は、クラスターイオンに加えて水素イオンが照射される場合もある。

また、クラスターイオンのドーピングは、イオン注入装置を用いて行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、原料ガスをプラズマ励起して生成された複数の種類のイオン種を質量分離して特定の種類のイオンを照射する質量分離型の装置である。したがって、本発明にイオン注入装置を用いる場合は、Ｈ^＋イオン、Ｈ_２ ^＋イオン、およびＨ_３ ^＋イオンからＨ_３ ^＋イオンを質量分離して、選択的に照射することができる。

イオン注入装置とイオンドーピング装置の大きな違いは、質量分離を行う機構を具備しているか否かである。イオン注入装置は、イオン源と加速機構に加え、質量分離を行う機構を具備する。なお、イオン注入装置の構成は上述したものに限定されず、必要に応じた機構が設けられるため、質量分離以外もイオンドーピング装置と異なる構成となりうるのは言うまでもない。

分離層１１２には、５×１０^２０ａｔｏｍｓ／ｃｍ^３以上の水素を含ませることが好ましい。半導体ウェーハに局所的な高濃度の水素注入領域を形成すると、結晶構造が失われ微小な空洞が形成されるため、分離層１１２は多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によって分離層１１２に形成された微小な空洞の体積変化が起こり、分離層１１２に沿って半導体ウェーハ１０２を分離することができる。なお、分離層１１２に含まれる水素濃度はクラスターイオンのドーズ量や加速電圧などによって制御される。

また、半導体ウェーハ１０２に形成される分離層１１２の深さは、照射するクラスターイオン１１０の加速電圧と、該クラスターイオン１１０の照射角度によって制御される。半導体ウェーハ１０２に形成される分離層１１２の深さは、後にベース基板に接合する半導体層の膜厚を決定する。半導体層の所望膜厚は、ＳＯＩ基板として提供した後の用途によっても異なるが、好ましくは５ｎｍ乃至５００ｎｍ、より好ましくは１０ｎｍ乃至２００ｎｍの厚さとするとよい。したがって、クラスターイオン１１０を照射する際の加速電圧、注入角度は、接合する半導体層の膜厚を考慮して調節する。

本発明に係るＳＯＩ基板の製造方法は、半導体ウェーハ１０２の一部を分離して得られる剥離ウェーハを再利用することを特徴の１つとしている。剥離ウェーハは厚いほど多くの回数再利用することが可能となる。つまり、半導体ウェーハ１０２が一部分離されて得られる半導体層の膜厚を薄くするほど、該半導体層が分離された半導体ウェーハである剥離ウェーハの膜厚は厚くなり、剥離ウェーハの再利用回数も多くできる。その結果、１枚の原料ウェーハからより多くのＳＯＩ基板を製造することができる。よって、分離層１１２を形成する際に、可能な限り半導体ウェーハ１０２の表面から浅い領域に形成することが好ましい。

ここで、本発明のようにクラスターイオン、代表的にはＨ_３ ^＋イオンを利用することで、分離層１１２を浅い領域に形成する場合にも、水素を効率よく注入でき、スループットの向上を図ることができる。Ｈ_３ ^＋イオンは、半導体ウェーハに照射される際に、絶縁層（本形態では第１の絶縁層１０６）や半導体ウェーハ１０２を構成する原子と衝突してＨ原子やＨ^＋イオンとになり、３つに分離され、各々が有する運動エネルギーも電圧による加速によって得られたＨ_３ ^＋イオンの運動エネルギーをほぼ３等分にした値となる。つまり、Ｈ_３ ^＋イオンを照射することで、Ｈ^＋イオンを照射するよりも、およそ加速電圧を３倍程度大きくすることが可能と考えられる。加速電圧を大きくできれば、律速となりうる分離層の形成に費やすタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。なお、Ｈ_３ ^＋イオンが３つに分離された形態の例としては、「Ｈ原子」が３つ、「Ｈ^＋イオン」が３つ、又は「Ｈ原子」と「Ｈ^＋イオン」とが合計して３つであることが挙げられる。

また、クラスターイオン１１０を照射する際、半導体ウェーハ１０２は水平方向から６°±４°程度傾けることが好ましい。水平方向に対して角度を持たせた半導体ウェーハ１０２に対してクラスターイオン１１０を照射することで、分離層１１２を形成する水素の濃度分布の拡がりを抑えることができる。また、半導体ウェーハ１０２の表面から浅い領域にも容易に分離層１１２を形成することができる。

なお、ここでは第１の絶縁層１０６を通過して半導体ウェーハ１０２に水素が注入される例を説明している。半導体ウェーハに水素を注入する際、絶縁層を通過させる構成とすることで、半導体ウェーハの表面荒れを防ぐことができる。

第１の絶縁層１０６上に第２の絶縁層１０８を形成する（図３（Ｃ）参照）。ここでは、第２の絶縁層１０８は、絶縁表面を有する基板１２０との接合層としても機能し、半導体ウェーハ１０２が絶縁表面を有する基板１２０と接合を形成する面に設ける。第２の絶縁層１０８は単層構造としても積層構造としてもよいが、絶縁表面を有する基板１２０と接合する面（以下、「接合面」ともいう）は平滑性を有し親水性表面を形成できる層を、ＣＶＤ法により、膜厚５ｎｍ乃至２００ｎｍで形成することが好ましい。

平滑性を有し親水性表面を形成できる絶縁層としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等を用いることができる。

例えば、平滑性を有し親水性表面を形成できる絶縁層として、有機シランを原料ガスに用いてＣＶＤ法により形成される酸化シリコンを用いることが好ましい。有機シランを原料ガスに用いてＣＶＤ法により形成された第２の絶縁層１０８、例えば酸化シリコン層を用いることによって、絶縁表面を有する基板１２０と半導体層との接合を強固にすることができるためである。有機シランとしては、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、トリメチルシラン（（ＣＨ_３）_３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

また、モノシラン、ジシラン、又はトリシラン等の無機シランを原料ガスに用いてＣＶＤ法により形成される酸化シリコンを用いることもできる。なお、原料ガスに有機シラン又は無機シランを用いてＣＶＤ法により酸化シリコン層を形成する場合、酸素を付与するガスを混合させることが好ましい。また、原料ガスに有機シラン又は無機シランを用いてＣＶＤ法により窒化シリコン層を形成する場合は、窒素を付与するガスを混合させる。酸素を付与するガスとしては、酸素、亜酸化窒素、又は二酸化窒素等を用いることができる。また、窒素を付与するガスとしては、亜酸化窒素、アンモニア等を用いることができる。さらに、アルゴン、ヘリウム或いは窒素等の不活性ガス、又は水素ガスを混合させてもよい。

また、酸素ラジカルの反応により成長する酸化シリコン層、酸化性の薬剤により形成されるケミカルオキサイド、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する絶縁層を適用することもできる。なお、本明細書におけるシロキサン結合を有する絶縁層とは、シリコン（Ｓｉ）と酸素（Ｏ）との結合を骨格構造に含んでいる。シロキサンは置換基を有しており、該置換基として少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素など）が挙げられる。その他、有機基は、フルオロ基を含んでいてもよい。シロキサン結合を有する絶縁層は、スピンコート法などの塗布法により形成することができる。

分離層１１２を形成した後に第２の絶縁層１０８を形成する場合には、分離層１１２から脱ガスが起こらない程度の成膜温度を適用して第２の絶縁層１０８を形成する。例えば、成膜温度を３５０℃以下とすることが好ましい。また、第２の絶縁層１０８についても、第１の絶縁層１０６と同様に、熱酸化法を適用せずに形成することが好ましい。

半導体ウェーハ１０２の一表面側と、絶縁表面を有する基板１２０の一表面側と、を重ね合わせて貼り合わせる（図１、図２（ｓｔｅｐ２１）参照）。ここでは、第１の絶縁層１０６と第２の絶縁層１０８を間に挟んで貼り合わせる。したがって、接合面は第２の絶縁層１０８の一表面と絶縁表面を有する基板１２０の一表面である。

半導体ウェーハ１０２（ここでは第２の絶縁層１０８）と絶縁表面を有する基板１２０の接合を形成する面は十分に清浄化しておく。そして、半導体ウェーハ１０２の一表面側に形成された第２の絶縁層１０８と絶縁表面を有する基板１２０とを密接させることで、接合を形成する。接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、第２の絶縁層１０８が一表面側に形成された半導体ウェーハ１０２と絶縁表面を有する基板１２０とを圧接することで水素結合により強固な接合を形成することが可能になると考えられる。

また、半導体ウェーハ１０２の一表面側に形成された第２の絶縁層１０８と絶縁表面を有する基板１２０との接合を良好に行うために、接合面を活性化しておいてもよい。例えば、接合面の一方又は双方に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行うことで接合面を活性化することもできる。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。また、接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。その結果、水素結合による接合をより強固にすることが可能である。

なお、半導体ウェーハ１０２と絶縁表面を有する基板１２０とを貼り合わせた後は、熱処理又は加圧処理を行うことが好ましい。熱処理又は加圧処理を行うことで接合強度を高めることができる。熱処理を行う際は、その温度範囲は絶縁表面を有する基板１２０の耐熱温度以下で、且つ半導体ウェーハ１０２に形成した分離層１１２で体積変化が起きない温度とし、好ましくは室温以上４００℃未満とする。また、加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、絶縁表面を有する基板１２０及び半導体ウェーハ１０２の耐圧性を考慮して行う。

熱処理を行い、絶縁表面を有する基板１２０から、分離層１１２又は当該分離層１１２近傍を分離面として半導体ウェーハ１０２の一部を分離する（図１、図２（ｓｔｅｐ３１）参照）。絶縁表面を有する基板１２０上には半導体ウェーハ１０２から分離した半導体層１３０が残存し、ＳＯＩ基板が得られる（図１、図２（ｓｔｅｐ３２）参照）。また、半導体層１３０が分離された剥離ウェーハ１４０が得られる（図１、図２（ｓｔｅｐ３３）参照）。

半導体ウェーハ１０２の一部を分離するための熱処理は、第２の絶縁層１０８の成膜温度以上、絶縁表面を有する基板１２０の耐熱温度以下で行うことが好ましい。例えば４００℃乃至６００℃の範囲で熱処理を行うことにより、分離層１１２に形成された微小な空洞の体積変化が起こり、分離層１１２に沿って分離する。第２の絶縁層１０８は絶縁表面を有する基板１２０と接合しているため、絶縁表面を有する基板１２０上には半導体ウェーハ１０２と同じ結晶性の半導体層１３０が残存することとなる。また、半導体ウェーハ１０２から半導体層１３０が分離された剥離ウェーハ１４０が残る。

以上の工程により、絶縁表面を有する基板１２０上に絶縁層（第１の絶縁層１０６及び第２の絶縁層１０８）を間に介して半導体層１３０が接合されたＳＯＩ基板が製造される。また、ＳＯＩ基板の製造に伴い、剥離ウェーハ１４０が得られる。

再生処理を行い、剥離ウェーハ１４０をボンド基板である半導体ウェーハとして再利用する（図１、図２（ｓｔｅｐ４１）参照）。

剥離ウェーハ１４０は、半導体層１３０が分離された面は分離層１１２における分離面であり、そのままボンド基板として再利用するには表面の平坦性に問題がある。また、分離層１１２における分離及び分離層１１２を形成するためのイオンの照射により結晶欠陥が形成されている場合もある。したがって、剥離ウェーハ１４０をボンド基板として再利用するためには、再生処理として、平坦化処理等を行う必要がある。

剥離ウェーハ１４０を再生する平坦化処理としては、研磨処理、エッチング処理、熱処理、レーザビームの照射などが適用できる。ボンド基板として再利用することを考慮すると、鏡面加工が可能な研磨処理を適用することが好ましい。研磨処理を行うことで、平坦化とともに結晶欠陥の形成された領域を除去することもできる。研磨処理としては、化学的機械研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法や液体ジェット研磨法を用いることができる。

再生処理した剥離ウェーハ１４０は、ボンド基板である半導体ウェーハ１０２として再利用される（図１、図２（ｓｔｅｐ１１）参照）。そして、半導体ウェーハ１０２は再びボンド基板として図１及び図２に示す（ｓｔｅｐ１１）〜（ｓｔｅｐ３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ３２）、さらに剥離ウェーハを得られる（ｓｔｅｐ３３）。

また、得られたＳＯＩ基板の半導体層１３０も、分離面となった面の平坦性や、分離層１１２の形成などによる結晶欠陥等の問題がある。例えば、ＳＯＩ基板をＬＳＩの製造に用いる場合、半導体層１３０は、トランジスタのチャネル形成領域、ソース領域、及びドレイン領域を含む活性層として用いられる。半導体層１３０の表面に凹凸があれば、その上面に薄く絶縁耐圧の優れたゲート絶縁層を形成することは困難である。また、半導体層１３０に結晶欠陥が形成されていれば、特性ばらつき等が生じて品質や信頼性に問題が生じる。そのため、半導体層１３０表面は平坦化や結晶欠陥の低減をし、半導体層の特性の回復を図ることが好ましい。例えば、レーザビームを照射することで平坦化や結晶欠陥の低減を図ることができる。

図４に、ＳＯＩ基板の有する半導体層の平坦化及び結晶欠陥の回復を行う処理の一例を示す。図４（Ａ）は、半導体ウェーハ１０２の一部を分離して得られたＳＯＩ基板を示している。つまり、図１、２における（ｓｔｅｐ３１）を経て得られたＳＯＩ基板に相当する。分離面となった側の半導体層１３０は、表面に凹凸が形成されている。また、ここでは図示しないが半導体層１３０には結晶欠陥が形成されているものとする。

半導体層１３０に対してレーザビーム１３３を照射する（図４（Ｂ）参照）。レーザビーム１３３を照射することで、半導体層１３０を平坦化するとともに結晶欠陥やダメージ等を回復させることができる。なお、レーザビーム１３３は、半導体層１３０側から照射することが好ましい。また、レーザビーム１３３を照射する雰囲気は、酸素濃度が１０ｐｐｍ以下の窒素雰囲気下で行うことが好ましい。これは、酸素雰囲気下でレーザビームの照射を行うと、半導体層表面が荒れる恐れがあるからである。

レーザビーム１３３の照射により、上面の平坦性が向上された半導体層１３０を有するＳＯＩ基板を得ることができる（図４（Ｃ）参照）。以上により得られたＳＯＩ基板は、半導体層の結晶欠陥は回復され、半導体層の表面も平坦化されている。その結果、品質のよいＳＯＩ基板として提供、又は利用することができる。

なお、半導体層の特性の回復を図る処理は、レーザビームの照射に限定されるものではない。電気炉、ランプアニール炉或いは瞬間熱アニール（ＲＴＡ）装置などによる熱処理、エッチング、又はＣＭＰ等を用いても良いし、これらを組み合わせてもよい。

例えば、半導体ウェーハ１０２の一部を分離してＳＯＩ基板を得た後（図４（Ａ）参照）、まずエッチング処理を行って半導体層表面のダメージ層や残存する分離層を除去した後、レーザビームを照射してもよい（図４（Ｂ）参照）。さらに、半導体層を薄膜化する場合には、前記レーザビームの照射後、再度エッチング処理を行ってもよい。なお、エッチング処理はドライエッチング又はウェットエッチングを適用すればよく、両者を組み合わせてもよい。また、エッチング処理の代わりにＣＭＰ処理を適用して、半導体層の薄膜化を行うこともできる。

ここで、ボンド基板（ｓｔｅｐ１１）及びベース基板の準備（ｓｔｅｐ１２）〜ボンド基板を分離してＳＯＩ基板（ｓｔｅｐ３２）と剥離ウェーハを得る（ｓｔｅｐ３３）までを工程Ａとする。また、工程Ａで得られた剥離ウェーハを再生処理してボンド基板として再利用する（ｓｔｅｐ４１）までを工程Ｂとする。本発明に係るＳＯＩ基板の製造方法は、工程Ａを繰り返すことで複数のＳＯＩ基板と複数の剥離ウェーハを得ることができる。具体的には工程Ａをｎ回（ｎは２以上の整数）行うことにより、ｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、工程Ａとともに工程Ｂを行うことで、剥離ウェーハを有効利用することができる。具体的には、ｎ枚のＳＯＩ基板を製造する際に、ｎ枚の剥離ウェーハを１回〜最大で（ｎ−１）回再利用することができる。このように、剥離ウェーハを再利用すれば、その分新たな原料ウェーハを準備する必要がなくなり、コスト削減及び資源の消費を低減することができる。好ましくは、工程Ａと工程Ｂと、を順に行う工程を１セットとしてｎ回行うことにより、１枚の原料ウェーハからｎ枚のＳＯＩ基板を得ることができる。このとき、１枚の原料ウェーハから生じた剥離ウェーハはボンド基板として（ｎ−１）回再利用される。言い換えると、ｎ枚のＳＯＩ基板を製造する際に、（ｎ−１）枚のＳＯＩ基板の製造に用いるボンド基板は、剥離ウェーハでまかなうことができる。そして、原料ウェーハを１枚とすることが可能となり、原料となる半導体ウェーハを有効活用することができ、またコスト削減を図ることができる。

また、律速となりうる分離層の形成において、クラスターイオン、具体的にはＨ_３ ^＋イオンを利用することで、水素の注入効率を向上させることができる。その結果、タクトタイムを短縮することができ、生産性やスループットの向上を図ることができる。

さらに、本形態で示すように、各種絶縁層の形成に熱酸化法を適用しない場合は、剥離ウェーハの品質を維持でき、一定の品質である半導体ウェーハの提供が可能となる。その結果、剥離ウェーハをボンド基板としたＳＯＩ基板を歩留まり良く製造することができる。

なお、剥離ウェーハは、必ずしもボンド基板として再利用する必要はなく、その他の用途、例えば太陽電池の製造に用いることができる。また、モニター基板やダミー基板として利用してもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

また、絶縁表面を有する基板１２０に半導体ウェーハ１０２を複数配列させて、絶縁表面を有する基板１２０上に複数の半導体層１３０を設けることも可能である。この場合、絶縁表面を有する基板として、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることが好ましい。このようにすることで、半導体ウェーハ１０２のサイズに依存せず、ＳＯＩ基板の大面積化の実現、又は一枚のベース基板から製造できるＳＯＩ基板の取り数を増大させることができ、生産性を向上させることができる。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態２）
上記実施の形態１では、（ｓｔｅｐ１３）において、（１）第１の絶縁層１０６を形成した後、半導体ウェーハ１０２の第１の絶縁層１０６が形成された表面側からクラスターイオン１１０を照射して分離層１１２を形成し、第１の絶縁層１０６上に第２の絶縁層１０８を形成する例について説明した。本実施の形態２では、（２）第１の絶縁層１０６を形成し、該第１の絶縁層１０６上に第２の絶縁層１０８を形成した後、半導体ウェーハ１０２の第１の絶縁層１０６及び第２の絶縁層１０８が積層形成された表面側からクラスターイオン１１０を照射して分離層１１２を形成する例、及び（３）半導体ウェーハ１０２の一表面上に保護層１０３を形成し、該保護層１０３にクラスターイオン１１０を照射して分離層１１２を形成した後に保護層１０３を除去し、半導体ウェーハ１０２の保護層１０３を形成し除去した表面側に第１の絶縁層１０６及び第２の絶縁層１０８を積層形成する例について説明する。なお、分離層１１２、第１の絶縁層１０６及び第２の絶縁層１０８の形成順序以外の材料や作製方法などは上記実施の形態１に準ずるため、説明は省略する。

まず、上述の（２）の例について、図５を用いて説明する。半導体ウェーハ１０２上に第１の絶縁層１０６を形成する（図５（Ａ）参照）。次いで、第１の絶縁層１０６上に第２の絶縁層１０８を形成する（図５（Ｂ）参照）。なお、第１の絶縁層１０６及び第２の絶縁層１０８の材料及び形成方法などは、上記実施の形態１に準ずる。

半導体ウェーハ１０２の第１の絶縁層１０６及び第２の絶縁層１０８が形成された表面側にクラスターイオン１１０を照射し、半導体ウェーハ１０２に分離層１１２を形成する（図５（Ｃ）参照）。

分離層１１２の形成方法も、上記実施の形態１に準ずる。なお、図５では、クラスターイオン１１０を第２の絶縁層１０８に照射し、該第２の絶縁層１０８及び第１の絶縁層１０６を通過させて、水素を半導体ウェーハ１０２に注入している。したがって、クラスターイオン１１０を照射する際、上記実施の形態１で説明した図３の形成方法と比較して、第２の絶縁層１０８を通過させることを考慮した加速電圧、ドーズ量、又はクラスターイオン１１０の照射角度とする必要がある。

分離層１１２形成後は、図１、図２（ｓｔｅｐ２１）以降の手順によりＳＯＩ基板を製造し、ＳＯＩ基板の製造に伴い得られる剥離ウェーハを再利用することができる。もちろん、剥離ウェーハの再生処理や、ＳＯＩ基板の半導体層の回復処理なども、実施の形態１に準じて行えばよい。

次に、上述の（３）の例について、図６を用いて説明する。半導体ウェーハ１０２の一表面側に保護層１０３を形成し、該保護層１０３にクラスターイオン１１０を照射し、半導体ウェーハ１０２に分離層１１２を形成する（図６（Ａ）参照）。

保護層１０３は、半導体ウェーハを酸化処理することにより薄い膜を形成する。具体的には、酸化性の薬剤により形成されるケミカルオキサイドや、酸素ラジカル処理により形成される酸化膜を、保護層１０３として形成する。

分離層１１２の形成方法は、（２）と同様、上記実施の形態１に準ずる。なお、図６では、保護層１０３にクラスターイオン１１０を照射し、該保護層１０３を通過させて水素を半導体ウェーハ１０２に注入している。なお、保護層１０３は、第１の絶縁層１０６と比較して非常に薄い膜である。したがって、クラスターイオン１１０を照射する際、上記実施の形態１で説明した図３の形成方法と比較して、通過させる保護層が薄いことを考慮した加速電圧、ドーズ量、又はクラスターイオン１１０の照射角度とする必要がある。

次いで、保護層１０３を除去した後、クラスターイオン１１０を照射した側の半導体ウェーハ１０２上に第１の絶縁層１０６を形成する（図６（Ｂ）参照）。そして、第１の絶縁層１０６上に第２の絶縁層１０８を形成する（図６（Ｃ）参照）。

第１の絶縁層１０６及び第２の絶縁層１０８は、上記実施の形態１に準ずる材料及び形成方法により形成すればよいが、既に半導体ウェーハ１０２に分離層１１２を形成しているため、該分離層１１２から脱ガス及び分離が起こらない程度の成膜温度を適用して形成する。したがって、高温プロセスである熱酸化法などを適用することは好ましくなく、ＣＶＤ法やスパッタリング法などを適用するとよい。

第２の絶縁層１０８形成後は、図１、図２（ｓｔｅｐ２１）以降の手順によりＳＯＩ基板を製造し、該ＳＯＩ基板の製造に伴い得られる剥離ウェーハを再利用することができる。もちろん、剥離ウェーハの再生処理や、ＳＯＩ基板の半導体層の回復処理なども、実施の形態１に準じて行えばよい。

なお、本実施の形態は他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態３）
本形態では、上記実施の形態１、２において、半導体ウェーハに水素を注入した際の濃度分布について説明する。

イオンドーピング装置を用いて半導体ウェーハ（結晶方位が（１００）面であるシリコンウェーハ）にＨ_３ ^＋イオン又はＨ^＋イオンを照射する実験を行った。そして、二次イオン質量（ＳＩＭＳ）分析の結果データに基づき、水素の注入されるモデルを設定し、深さ方向に対する水素の数を計算した。モデルのサイズは（ｘ軸，ｙ軸，ｚ軸）＝（８００ｎｍ，８００ｎｍ，１２００ｎｍ）として計算した。なお、ｘ軸及びｙ軸は、半導体ウェーハ平面に対応し、ｚ軸は深さ方向に対応する。また、実験に用いたイオンドーピング装置は、水素注入分布を均一化するためにウェーハを回転させている。

膜厚１００ｎｍの絶縁層１４が設けられている面側から半導体ウェーハ１２に対して、イオンドーピング法によりＨ_３ ^＋イオン又はＨ^＋イオンを照射した場合における深さ方向に対する水素原子の数を、モンテカルロ法で計算した。ここでは、Ｈ_３ ^＋イオンは加速電圧を５０ｋｅＶ、Ｈ^＋イオンは加速電圧を１６．７ｋｅＶとして計算を行った。なお、絶縁層１４は、アモルファス構造の酸化シリコン層とした。

図１７に、水素の注入されるモデル図と、それぞれのモデル図に基づき計算した深さ方向に対する水素濃度の分布を示すグラフを図１８に示す。なお、図１８に示すグラフは、横軸に１００ｎｍの絶縁層１４（酸化シリコン層）を含めた半導体ウェーハ表面からの深さ方向（Ｄｅｐｔｈ（ｎｍ））を示し、縦軸に水素濃度（ａｔｏｍｓ／ｃｍ^３）を示している。

図１７（Ａ）は、加速電圧５０ｋｅＶで加速されたＨ_３ ^＋イオンが、半導体ウェーハ１２表面、ここでは絶縁層１４表面で分離されて３つのＨ^＋イオンとなる第１のモデル図を示している。

Ｈ_３ ^＋イオンは、半導体ウェーハに照射される際に、表面付近の原子（この場合、絶縁層１４や半導体ウェーハ１２を構成するシリコン原子や酸素原子）と衝突していると考えられる。Ｈ_３ ^＋イオンの水素原子同士の結合エネルギーは、加速電圧５０ｋｅＶで加速されたイオンの運動エネルギーに比べて限りなく小さい。そのため、ほとんどのＨ_３ ^＋イオンは半導体ウェーハ又はその上層に形成された絶縁層表面に衝突した段階で、Ｈ原子やＨ^＋イオンとして、３つに分離されると考えられる。また、Ｈ_３ ^＋イオンが３つに分離することで、第１のモデル図において、１つのＨ原子或いはＨ^＋イオンが有する運動エネルギーは、電圧による加速によって得られたＨ_３ ^＋イオンの運動エネルギーのほぼ３分の１になると推定される。つまり、Ｈ_３ ^＋イオンを任意の加速電圧ＸｋｅＶで加速して照射する場合、これと同じ効果は、３つのＨ^＋イオンを加速電圧Ｘ／３ｋｅＶで加速して照射することで得られると推定される。

図１７（Ｂ）は、Ｈ^＋イオンが、そのまま半導体ウェーハ１０２中に注入される第２のモデル図を示している。

図１８に示すグラフ中の曲線（Ａ）は、第１のモデル図に基づき、加速電圧５０ｋｅＶ、ドーズ量３×１０^１６ｉｏｎｓ／ｃｍ^２で計算した深さ方向に対する水素濃度分布を示している。曲線（Ａ）からは、水素濃度のピークは３００ｎｍ付近に位置し、その濃度は６×１０^２２ａｔｏｍｓ／ｃｍ^３程度であることが読み取れる。

また、図１８に示すグラフ中の曲線（Ｂ）は、第２のモデル図に基づき、加速電圧１６．７ｋｅＶ、ドーズ量３×１０^１６ｉｏｎｓ／ｃｍ^２で計算した深さ方向に対する水素濃度分布を示している。曲線（Ｂ）からは、水素濃度のピークは３００ｎｍ付近に位置し、その濃度は２×１０^２２ａｔｏｍｓ／ｃｍ^３程度であることが読み取れる。

図１８から、所望の深さの領域に水素を注入する加速電圧を考えた場合、Ｈ_３ ^＋イオンを利用することで、Ｈ^＋イオンを利用する場合よりも加速電圧を大きくできることがわかる。加速電圧は、小さいほどドーズレートが低くなり、タクトタイムが悪化する。したがって、Ｈ_３ ^＋イオンを利用することで加速電圧を稼ぐことができ、分離層を形成するタクトタイムを短縮することができる。

なお、図１８では加速電圧５０ｋｅＶの計算結果を示したが、加速電圧を調節することで水素濃度のピーク位置を調節できることは言うまでもない。また、絶縁層１４を膜厚１００ｎｍの酸化シリコン層とした計算結果を示したが、膜厚を調節することで半導体ウェーハ内の分離層の位置を調節することができることは言うまでもない。

（実施の形態４）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の製造方法の一例について、図７を用いて説明する。

ボンド基板である半導体ウェーハ４０２と、ベース基板である絶縁表面を有する基板４２０を準備する（図７（ｓｔｅｐ７１１）、（ｓｔｅｐ７１２）参照）。

半導体ウェーハ４０２は、上記実施の形態１の半導体ウェーハ１０２の説明に準ずる。同様に、絶縁表面を有する基板４２０は、絶縁表面を有する基板１２０に準ずる。ここでは、半導体ウェーハ４０２としてシリコンウェーハ、絶縁表面を有する基板４２０としてガラス基板を用いる。

本形態では、ベース基板である絶縁表面を有する基板４２０上に第１の絶縁層４２２及び第２の絶縁層４２４を形成する（図７（ｓｔｅｐ７１３）参照）。

第１の絶縁層４２２は、ＣＶＤ法やスパッタリング法、或いはＡＬＥ法により形成する。また、単層構造としても積層構造としてもよく、少なくとも１層は窒素を含有する絶縁層を形成する。窒素を含有する絶縁層としては、窒化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層を形成し、絶縁表面を有する基板４２０に含まれる金属不純物をブロッキングするブロッキング層として機能させることが好ましい。例えば、第１の絶縁層４２２としては、絶縁表面を有する基板４２０側から酸化窒化シリコン層と窒化シリコン層を積層形成することができる。

第２の絶縁層４２４は、単層構造としても積層構造としてもよいが、半導体ウェーハ４０２との接合面は平滑性を有し親水性表面を形成できる層を形成する。具体的には、有機シランを原料ガスに用いてＣＶＤ法により形成される酸化シリコン層、無機シランを原料ガスに用いてＣＶＤ法により形成される酸化シリコン層や酸化窒化シリコン層などを適用することができる。

また、ボンド基板である半導体ウェーハ４０２の一表面から所定の深さの領域に分離層４１２を形成する（図７（ｓｔｅｐ７１４）。ここでは、半導体ウェーハ４０２の一表面上に保護層として機能する第３の絶縁層４０４を形成した後、半導体ウェーハ４０２の第３の絶縁層４０４が形成された表面側にクラスターイオン４１０を照射する。つまり、第３の絶縁層４０４を通過して半導体ウェーハ４０２に水素が注入される。

第３の絶縁層４０４は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成する。また、第３の絶縁層４０４は、単層構造としても積層構造としてもよく、好ましくは熱酸化法以外の方法（例えば、ＣＶＤ法、スパッタリング法、ＡＬＥ法、又はオゾン処理或いはプラズマ処理による酸化処理）を適用して形成する。第３の絶縁層４０４の膜厚は１０ｎｍ乃至２００ｎｍ程度とすることが好ましい。第３の絶縁層４０４を設けることにより、クラスターイオン４１０の照射よる半導体ウェーハ４０２の表面（後の半導体層の表面）の荒れを防止できる。

分離層４１２は、クラスターイオン４１０、具体的にはＨ_３ ^＋イオンを半導体ウェーハ４０２の一表面側にイオンドーピング装置を使って照射することで形成する。Ｈ_３ ^＋イオンを積極的に用いて照射することで、Ｈ^＋イオンを照射するよりも水素の注入効率が向上する。したがって、分離層４１２形成に掛かるタクトタイムが短縮し、スループットの向上を図ることができる。なお、分離層４１２形成の詳細な説明は上記実施の形態１の分離層１１２形成の説明に準ずるため、ここでは省略する。また、分離層４１２形成後、保護層として機能させた第３の絶縁層４０４は除去してもよいし、そのままとしてもよい。

半導体ウェーハ４０２の一表面側と、絶縁表面を有する基板４２０の一表面側と、を重ね合わせて貼り合わせる（図７（ｓｔｅｐ７２１）参照）。ここでは、半導体ウェーハ４０２上に形成された第３の絶縁層４０４と、絶縁表面を有する基板４２０上に形成された第２の絶縁層４２４を接合面として、貼り合わせる。なお、貼り合わせを行う前に、接合面は十分に清浄化させておく。そして、半導体ウェーハ４０２の一表面上に形成された第３の絶縁層４０４と、絶縁表面を有する基板４２０上に形成された第２の絶縁層４２４とを密接させることで、接合を形成する。上記実施の形態１と同様に、接合は初期の段階においてファン・デル・ワールス力が作用するものと考えられ、第３の絶縁層４０４が形成された半導体ウェーハ４０２と、第２の絶縁層４２４が形成された絶縁表面を有する基板４２０と、を圧接することで水素結合により強固な接合を形成することが可能になると考えられる。

なお、接合面となる第３の絶縁層４０４及び第２の絶縁層４２４の一方又は双方は、原子ビームやイオンビームの照射、或いはプラズマ処理やラジカル処理を行うことにより活性化してもよい。このような表面処理により、４００℃以下の温度であっても異種材料間の接合を形成することが容易となる。また、接合面をオゾン添加水、酸素添加水、水素添加水、又は純水等で洗浄処理してもよい。このような洗浄処理をすることで、接合面を親水性にすることができ、接合面のＯＨ基を増大させることができる。その結果、水素結合による接合をより強固にすることが可能である。

また、半導体ウェーハ４０２と絶縁表面を有する基板４２０とを貼り合わせた後、熱処理や加圧処理を行うことにより接合強度を高めることが好ましい。なお、熱処理を行う際には、絶縁表面を有する基板４２０の耐熱性を考慮し、且つ分離層４１２で体積変化が起きない温度とする。

熱処理を行い、絶縁表面を有する基板４２０から、分離層４１２を分離面として半導体ウェーハ４０２の一部を分離する（図７（ｓｔｅｐ７３１）参照）。絶縁表面を有する基板４２０上には半導体ウェーハ４０２から分離した半導体層４３０が残存し、ＳＯＩ基板が得られる（図７（ｓｔｅｐ７３２）参照）。また、半導体層４３０が分離された剥離ウェーハ４４０が得られる（図７（ｓｔｅｐ７３３）参照）。

半導体ウェーハ４０２の一部を分離する詳細な説明は、上記実施の形態１の分離層１１２を分離面とした半導体ウェーハ１０２の分離の説明に準ずるため、ここでは省略する。なお、熱処理の温度は、絶縁表面を有する基板４２０の耐熱温度以下で、該絶縁表面を有する基板４２０上に形成した第２の絶縁層４２４の成膜温度以上で行うことが好ましい。例えば４００℃〜６００℃の温度範囲で熱処理を行うことにより、分離層４１２に形成された微小な空洞の体積変化が起こり、分離層４１２に沿って分離する。半導体ウェーハ４０２と絶縁表面を有する基板４２０は、第１の絶縁層４２２、第２の絶縁層４２４、及び第３の絶縁層４０４を介して貼り合わされており、絶縁表面を有する基板４２０上には半導体ウェーハ４０２と同じ結晶性の半導体層４３０が残存することとなる。以上の工程により、絶縁表面を有する基板４２０上に絶縁層を間に介して半導体層４３０が接合されたＳＯＩ基板が製造される。なお、得られたＳＯＩ基板は、適宜半導体層４３０の結晶欠陥や平坦性を回復する処理行うことが好ましい。具体的な半導体層４３０を回復する処理としては、上記実施の形態１の図４の説明に準ずる。

また、半導体ウェーハ４０２からは半導体層４３０が分離され、該半導体層４３０が分離された半導体ウェーハ４０２である剥離ウェーハ４４０が得られる。剥離ウェーハ４４０は、再生処理を施した後、ボンド基板である半導体ウェーハとして再利用する（図７（ｓｔｅｐ７４１）参照）。なお、剥離ウェーハ４４０の再生処理としては、ＣＭＰ法や液体ジェット研磨法などの研磨処理を行うことが好ましい。

そして、再生処理した剥離ウェーハ４４０は、ボンド基板である半導体ウェーハ４０２として再利用され、再び図７に示す（ｓｔｅｐ７１１）〜（ｓｔｅｐ７３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ７３２）、該ＳＯＩ基板の製造に伴い剥離ウェーハが得られる（ｓｔｅｐ７３３）。

以上により、半導体ウェーハである１枚の原料ウェーハから、最高枚数でｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、ｎ枚の剥離ウェーハのうち最高枚数で（ｎ−１）枚はボンド基板として再利用できる。したがって、原料となる半導体ウェーハの資源を有効活用することができ、さらにＳＯＩ基板の製造における低コスト化を図ることができる。また、律速となりうる分離層の形成において、クラスターイオン、具体的にはＨ_３ ^＋イオンを利用することで水素の注入効率を向上でき、タクトタイムを短縮できる。その結果、生産性やスループットの向上を図ることができる。

また、本形態で示すように、各種絶縁層の形成に熱酸化法を適用しない場合は、剥離ウェーハの品質を維持でき、一定の品質である半導体ウェーハの提供が可能となる。その結果、剥離ウェーハを再利用してもＳＯＩ基板を歩留まり良く製造することができる。

なお、必ずしも全ての剥離ウェーハをボンド基板として再利用する必要はなく、その他の用途に用いてもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態５）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の製造方法の一例について、図１９を用いて説明する。

ボンド基板である半導体ウェーハ４００２と、ベース基板である絶縁表面を有する基板４０２０を準備する（図１９（ｓｔｅｐ４１１）、（ｓｔｅｐ４１２）参照）。

半導体ウェーハ４００２は、上記実施の形態１の半導体ウェーハ１０２の説明に準じ、ここでは半導体ウェーハ４００２としてシリコンウェーハを用いるものとする。絶縁表面を有する基板４０２０は、絶縁表面を有する基板１２０の説明に準じ、ここでは絶縁表面を有する基板４０２０としてガラス基板を用いるものとする。

半導体ウェーハ４００２表面に、熱酸化法を用いて、酸化層４００６を形成する。また、半導体ウェーハ４００２の一表面から所定の深さの領域に分離層４０１２を形成する（図１９（ｓｔｅｐ４１２参照））。

本形態に用いる熱酸化法は、塩素（Ｃｌ）に代表されるハロゲンが添加された酸化性雰囲気中で、半導体ウェーハ４００２を熱酸化処理することにより酸化層４００６を形成する。酸化層４００６は、ハロゲン原子を含有した薄膜となる。好ましくは、塩化水素を含む酸化性雰囲気中で半導体ウェーハ４００２を熱酸化処理して、塩素原子を含有する酸化層４００６を形成する。

例えば、塩素が添加された酸化性雰囲気中で半導体ウェーハ４００２に熱酸化処理を行うことにより、塩素酸化された酸化層４００６を形成する。酸化層４００６には、塩素が含有される。酸化層４００６中に含有された塩素原子は、酸化層４００６に歪みを形成する。その結果、酸化層４００６表面に水分が存在する場合は、当該表面に存在する水分を酸化層４００６中に素早く吸収し、拡散させることができる。

上述の通り、半導体ウェーハの酸化性雰囲気下における熱酸化処理は高温プロセスであり、すべり転位を発生させる要因となる。しかしながら、熱酸化処理を適用する場合でも、ハロゲン（代表的には塩素）が添加された酸化性雰囲気中で半導体ウェーハ４００２を熱酸化処理することにより、プロセス温度の低温化を図ることができ、すべり転位の発生を抑制することができる。これは、通常の熱酸化処理で、すべり転位の発生を抑制可能な程度にプロセス温度を低温化すると酸化成長速度が低下してしまい、酸化時間が長くかかりすぎてタクトタイムが現実的でなくなってしまうのに対し、ハロゲンが添加された酸化性雰囲気における熱酸化処理は、プロセス温度を低下させても酸化成長速度を十分保つことができるからである。つまり、ハロゲンが添加された酸化性雰囲気における熱酸化処理により、繰り返し再利用するウェーハの品質を、生産性を損なうことなく、維持することが可能となる。

上記熱酸化処理の一例としては、酸素に対し、トランス−１，２−ジクロロエチレン（ＤＣＥ）を０．２５体積％〜５体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃、好ましくは８００℃〜１０５０℃の温度で行うとよい。処理時間は０．１時間〜６時間、好ましくは０．５時間〜３時間とすればよい。形成される酸化層４００６の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。トランス−１，２−ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を低温で行うことができる。したがって、熱酸化処理の低温化を図ることができるため、すべり転位の発生を抑制でき、半導体ウェーハから分離した剥離ウェーハを繰り返し再利用する際に、剥離ウェーハから再生する半導体ウェーハの品質を維持することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを熱酸化処理を行う酸化性雰囲気に添加してもよい。

また、上記熱酸化処理の他の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５体積％〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃、好ましくは８００℃〜１０５０℃の温度で行うＨＣｌ酸化（塩酸酸化）が挙げられる。処理時間は０．１時間〜６時間、好ましくは０．５時間〜３時間とすればよい。形成される酸化層４００６の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。

本形態では、酸化層４００６中に含まれる塩素原子の濃度を１×１０^１７ａｔｏｍｓ／ｃｍ^３〜１×１０^２１ａｔｏｍｓ／ｃｍ^３となるよう雰囲気制御して熱酸化処理を行う。

また、本形態のように、酸化層４００６にハロゲン原子（代表的には塩素原子）を含有させることによって、外因性不純物である重金属（例えば、鉄、クロム、ニッケル、又はモリブデン等）を捕集して、半導体ウェーハ４００２が汚染されることを防止することができる。

ＨＣｌ酸化などのハロゲンが添加された酸化性雰囲気における熱酸化処理によって、膜中に塩素原子等のハロゲン原子を含有させた酸化層４００６を形成することで、半導体ウェーハ４００２に悪影響を与える不純物（例えば、ナトリウムなどの可動性の高い金属不純物）をゲッタリングすることができる。これは、酸化層４００６を形成した後に行われる熱処理により、半導体ウェーハ４００２に含まれる不純物が酸化層４００６に析出し、ハロゲン（例えば塩素）と反応して捕獲されるためである。このようにして酸化層４００６中に不純物を捕獲することで、半導体ウェーハ４００２の汚染を低減することができる。また、酸化層４００６は、絶縁表面を有する基板４０２０としてガラス基板と貼りあわせた場合に、ガラス基板に含まれるＮａ等の不純物を中和する膜として機能しうる。

このようにハロゲン原子が含有された酸化層４００６を形成することは、洗浄が不十分な半導体ウェーハや、剥離ウェーハを半導体ウェーハとして再利用する場合の汚染除去に有効となる。

なお、熱酸化処理時の雰囲気を制御するガスに水素を含有させることにより、半導体ウェーハ４００２と酸化層４００６の界面の欠陥を補償して、界面の局在準位密度を低減する効果を奏する。そのため、酸化層４００６中に水素原子が１×１０^１８ａｔｏｍｓ／ｃｍ^３以上含まれるようにすることが好ましい。

なお、酸化層４００６に含有させるハロゲン原子としては塩素原子に限定されない。その他、ハロゲンとして、フッ素原子を含有させた酸化層４００６を形成してもよい。例えば、半導体ウェーハ４００２表面をフッ素酸化するには、半導体ウェーハ４００２をＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ_３を添加させた酸化性雰囲気中で熱酸化処理を行えばよい。

半導体ウェーハ４００２に分離層４０１２を形成する。分離層４０１２の形成方法は、上記実施の形態１の分離層１１２の説明に準じる。なお、クラスターイオンとして積極的にＨ_３ ^＋イオンを用いることで、クラスターイオンを構成する元素（代表的には水素）の注入効率を向上させることができ、分離層４０１２形成のタクトタイム短縮を図ることができる。また、ここでは、熱酸化処理により酸化層４００６を形成するため、酸化層４００６形成後に分離層４０１２を形成する。したがって、クラスターイオンを構成する元素は、酸化層４００６を通過して、半導体ウェーハ４００２に注入される。

半導体ウェーハ４００２の一表面側と、絶縁表面を有する基板４０２０の一表面側と、を重ね合わせて貼りあわせる（図１９（ｓｔｅｐ４２１）参照）。ここでは、半導体ウェーハ４００２に形成された酸化層４００６と、絶縁表面を有する基板４０２０を接合面として、貼りあわせる。具体的には、上記実施の形態１と同様に行えばよい。

熱処理を行い、絶縁表面を有する基板４０２０から、分離層４０１２を分離面として半導体ウェーハ４００２の一部を分離する（図１９（ｓｔｅｐ４３１）参照）。絶縁表面を有する基板４０２０上には半導体ウェーハ４００２から分離した半導体層４０３０が残存し、ＳＯＩ基板が得られる（図１９（ｓｔｅｐ４３２）参照）。また、半導体層４０３０が分離された剥離ウェーハ４０４０が得られる（図１９（ｓｔｅｐ４３３）参照）。

半導体ウェーハ４００２の一部を分離する詳細な説明は、上記実施の形態１の分離層１１２を分離面とした半導体ウェーハ１０２の分離の説明に準ずる。得られたＳＯＩ基板は、他の実施の形態に示すような半導体層４０３０の結晶欠陥や平坦性を回復する処理を適宜行うことができる。

また、半導体ウェーハ４００２から半導体層４０３０が分離されて得られる剥離ウェーハ４０４０は、再生処理を施した後、ボンド基板である半導体ウェーハとして再利用することができる（図１９（ｓｔｅｐ４４１）参照）。

本形態のように、熱酸化処理により、半導体ウェーハ４００２表面に酸化層４００６を形成する場合は、剥離ウェーハ４０４０端部に酸化層４００６などが残存しやすく、該剥離ウェーハ４０４０の端部が凸状になりやすい。したがって、剥離ウェーハ４０４０の再生処理としては、酸化層４００６を除去できるエッチング処理などを組み合わせて行うことが好ましい。

再生処理した剥離ウェーハ４０４０は、ボンド基板である半導体ウェーハ４００２として再利用され、再び図１９に示す（ｓｔｅｐ４１１）〜（ｓｔｅｐ４３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ４３２）、該ＳＯＩ基板の製造に伴い剥離ウェーハが得られる（ｓｔｅｐ４３３）。

以上により、半導体ウェーハである一枚の原料ウェーハから、最高枚数でｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、ｎ枚の剥離ウェーハのうち最高枚数で（ｎ−１）枚はボンド基板として再利用できる。したがって、原料となる半導体ウェーハの資源を有効活用することができる。

また、ハロゲンが添加された酸化性雰囲気中で熱酸化処理することで、プロセス温度の低温化を図ることができ、ウェーハの繰り返し利用におけるすべり転位の発生を抑制しつつ、半導体ウェーハの汚染低減を図ることができる。また、熱酸化処理により、緻密で膜質の良い接合層を形成することができ、さらに界面での特性向上を図ることができる。

なお、必ずしも全ての剥離ウェーハをボンド基板として再利用する必要はなく、その他の用途に用いてもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

また、本形態では、ハロゲンが添加された酸化性雰囲気中における熱酸化法により半導体ウェーハ４００２表面に形成された酸化層４００６と、絶縁表面を有する基板４０２０と、を貼り合わせる例を説明したが、本発明は特に限定されない。

例えば、絶縁表面を有する基板４０２０上に絶縁層を形成し、該絶縁表面を有する基板４０２０上に形成された絶縁層と、半導体ウェーハ４００２に形成された酸化層４００６と、を接合層として、貼り合わせることができる。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態６）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の製造方法の一例について、図２０を用いて説明する。

ボンド基板である半導体ウェーハ２００２と、ベース基板である絶縁表面を有する基板２０２０を準備する（図２０（ｓｔｅｐ２１１）、（ｓｔｅｐ２１２）参照）。

半導体ウェーハ２００２は、上記実施の形態１の半導体ウェーハ１０２の説明に準ずる。同様に、絶縁表面を有する基板２０２０は、絶縁表面を有する基板１２０に準ずる。ここでは、半導体ウェーハ２００２としてシリコンウェーハ、絶縁表面を有する基板２０２０としてガラス基板を用いる。

半導体ウェーハ２００２上に第１の絶縁層２００６および窒素を含有する第２の絶縁層２００８を積層形成する。また、半導体ウェーハ２００２の一表面から所定の深さの領域に分離層２０１２を形成する（図２０（ｓｔｅｐ２１３）参照）。

第１の絶縁層２００６は、ＣＶＤ法やスパッタリング法、或いはＡＬＥ法により、酸化シリコン層又は酸化窒化シリコン層を形成する。または、上述の実施の形態５で示したように、酸化性雰囲気中にハロゲンを添加した熱酸化処理を行うことで、第１の絶縁層２００６を形成してもよい。

窒素を含有する第２の絶縁層２００８としては、窒化シリコン層又は窒化酸化シリコン層を形成する。本形態において、窒素を含有する第２の絶縁層２００８は、絶縁表面を有する基板２０２０と貼り合わされる際の接合面となり接合層となる。また、窒素を含有する第２の絶縁層２００８は、後に絶縁表面を有する基板であるガラス基板と貼り合わせた際に、ナトリウムなどの可動性の高い金属不純物が半導体層側へ拡散するのをブロッキングする効果を奏する。

なお、窒素を含有する第２の絶縁層２００８としては、接合層として形成するため、表面の平坦性が良好な絶縁膜を形成する。また、絶縁表面を有する基板２０２０との接合に水素結合が大きく寄与するため、水素が含まれるように、窒素を含有する第２の絶縁層２００８を形成することが好ましい。

例えば、窒素を含有する第２の絶縁層２００８は、プラズマＣＶＤ法により形成する窒化シリコン層又は窒化酸化シリコン層を適用することができる。このとき、原料ガスとして、シランガス、アンモニアガス及び水素ガスを用いて成膜を行うことが好ましい。アンモニアガスや水素ガスを用いることによって、膜中に水素を含み、窒素を含有する第２の絶縁層２００８を形成することができる。膜中に水素を含ませることで、絶縁表面を有する基板側との貼り合わせにおいて、より強固に接合を形成させることができる。

また、半導体ウェーハ２００２に分離層２０１２を形成する。分離層２０１２の形成方法は、上記実施の形態１の分離層１１２の説明に準じる。なお、クラスターイオンとして積極的にＨ_３ ^＋イオンを用いることで、クラスターイオンを構成する元素（代表的には水素）の注入効率を向上させることができ、分離層２０１２形成のタクトタイム短縮を図ることができる。分離層２０１２を形成する順序は特に限定されず、第１の絶縁層２００６を形成し、次いで半導体ウェーハ２００２に分離層２０１２を形成した後に窒素を含有する第２の絶縁層２００８を形成してもよいし、第１の絶縁層２００６を形成し、窒素を含有する第２の絶縁層２００８を形成した後に半導体ウェーハ２００２に分離層２０１２を形成することもできる。その他、半導体ウェーハ２００２に分離層２０１２を形成した後に、第１の絶縁層２００６、窒素を含有する第２の絶縁層２００８を積層形成してもよい。

半導体ウェーハ２００２の一表面側と、絶縁表面を有する基板２０２０の一表面側と、を重ね合わせて貼りあわせる（図２０（ｓｔｅｐ２２１）参照）。ここでは、半導体ウェーハ２００２に形成された窒素を含有する第２の絶縁層２００８と、絶縁表面を有する基板２０２０を接合面として、貼りあわせる。具体的には、上記実施の形態１と同様に行えばよい。

熱処理を行い、絶縁表面を有する基板２０２０から、分離層２０１２を分離面として半導体ウェーハ２００２を分離する（図２０（ｓｔｅｐ２３１）参照）。絶縁表面を有する基板２０２０上には半導体ウェーハ２００２から分離した半導体層２０３０が残存し、ＳＯＩ基板が得られる（図２０（ｓｔｅｐ２３２）参照）。また、半導体層２０３０が分離された剥離ウェーハ２０４０が得られる（図２０（ｓｔｅｐ２３３）参照）。

半導体ウェーハ２００２の一部を分離する詳細な説明は、上記実施の形態１の分離層１１２を分離面とした半導体ウェーハ１０２の分離の説明に準ずる。得られたＳＯＩ基板は、他の実施の形態に示すような半導体層２０３０の結晶欠陥や平坦性を回復する処理を適宜行うことができる。

また、半導体ウェーハ２００２から半導体層２０３０が分離されて得られる剥離ウェーハ２０４０は、再生処理を施した後、ボンド基板である半導体ウェーハとして再利用することができる（図２０（ｓｔｅｐ２４１）参照）。再生処理した剥離ウェーハ２０４０は、ボンド基板である半導体ウェーハ２００２として再利用され、再び図２０に示す（ｓｔｅｐ２１１）〜（ｓｔｅｐ２３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ２３２）、該ＳＯＩ基板の製造に伴い剥離ウェーハが得られる（ｓｔｅｐ２３３）。

以上により、半導体ウェーハである一枚の原料ウェーハから、最高枚数でｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、ｎ枚の剥離ウェーハのうち最高枚数で（ｎ−１）枚はボンド基板として再利用できる。したがって、原料となる半導体ウェーハの資源を有効活用することができる。

また、窒素を含有する絶縁層を接合層として形成することで、絶縁表面を有する基板に含まれる金属不純物が半導体層側に拡散することを防止することができる。また、接合層を酸化シリコン層や窒化シリコン層とし、さらに窒素を含有する絶縁層を形成する場合よりも、積層する層を少なくすることができ、プロセス簡略化を図ることができる。

なお、必ずしも全ての剥離ウェーハをボンド基板として再利用する必要はなく、その他の用途に用いてもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

また、本形態では、半導体ウェーハ側に形成された窒素を含有する絶縁層と、絶縁表面を有する基板と、を接合面として貼り合わせる例を示したが、本発明は特に限定されない。

例えば、絶縁表面を有する基板２０２０上に絶縁層を形成し、該絶縁表面を有する基板２０２０側に形成された絶縁層と、半導体ウェーハ側に形成された窒素を含有する第２の絶縁層２００８と、を接合層として貼り合わせることができる。

また、半導体ウェーハ２００２側には分離層２０１２のみを形成し、絶縁表面を有する基板２０２０側に第１の絶縁層２００６と同質の絶縁層と、窒素を含有する第２の絶縁層２００８と同質の窒素を含有する絶縁層と、を積層形成し、半導体ウェーハ２００２と、絶縁表面を有する基板２０２０側に形成された窒素を含有する絶縁層と、を貼り合わせることができる。

また、半導体ウェーハ２００２側に第１の絶縁層２００６および分離層２０１２を形成し、絶縁表面を有する基板２０２０側に窒素を含有する第２の絶縁層２００８と同質の窒素を含有する絶縁層を形成し、半導体ウェーハ２００２側に形成された第１の絶縁層２００６と、絶縁表面を有する基板２０２０側に形成された窒素を含有する絶縁層と、を貼り合わせることができる。

上述のような作製方法の場合も、窒素を含有する絶縁層が接合層として形成されており、金属不純物をブロッキングする効果を奏し、プロセス簡略化を図ることができる。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態７）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の製造方法の一例について、図２１を用いて説明する。

ボンド基板である半導体ウェーハ５００２と、ベース基板である絶縁表面を有する基板５０２０を準備する（図２１（ｓｔｅｐ５１１）、（ｓｔｅｐ５１２）参照）。

半導体ウェーハ５００２表面に、熱酸化法を用いて、酸化層５００６を形成する。また、半導体ウェーハ５００２の一表面から所定の深さの領域に分離層５０１２を形成する（図２１（ｓｔｅｐ５１３）参照）。

図２１（ｓｔｅｐ５１１）〜（ｓｔｅｐ５１３）の具体的な構成および作製方法は、上記実施の形態５の図１９（ｓｔｅｐ４１１）〜（ｓｔｅｐ４１３）に準じる。

絶縁表面を有する基板５０２０上に窒素を含有する絶縁層５０２２を形成する（図２１（ｓｔｅｐ５１４）参照）。

窒素を含有する絶縁層５０２２は、上記実施の形態６の窒素を含有する第２の絶縁層２００８の説明に準じるものとし、好ましくはプラズマＣＶＤ法により、窒化シリコン層又は窒化酸化シリコン層を形成する。

半導体ウェーハ５００２の一表面側と、絶縁表面を有する基板５０２０の一表面側と、を重ね合わせて貼り合わせる（図２１（ｓｔｅｐ５２１）参照）。ここでは、半導体ウェーハ５００２表面に形成された酸化層５００６と、絶縁表面を有する基板５０２０に形成された窒素を含有する絶縁層５０２２と、を接合層として貼り合わせる。具体的には、上記実施の形態１と同様に行えばよい。

熱処理を行い、絶縁表面を有する基板５０２０から、分離層５０１２を分離面として半導体ウェーハ５００２を分離する（図２１（ｓｔｅｐ５３１）参照）。絶縁表面を有する基板５０２０上には半導体ウェーハ５００２から分離した半導体層５０３０が残存し、ＳＯＩ基板が得られる（図２１（ｓｔｅｐ５３２）参照）。また、半導体層５０３０が分離された剥離ウェーハ５０４０が得られる（図２１（ｓｔｅｐ５３３）参照）。

半導体ウェーハ５００２の一部を分離する詳細な説明は、上記実施の形態１の分離層１１２を分離面とした半導体ウェーハ１０２の分離の説明に準ずる。得られたＳＯＩ基板は、他の実施の形態に示すような半導体層５０３０の結晶欠陥や平坦性を回復する処理を適宜行うことができる。

また、半導体ウェーハ５００２から半導体層５０３０が分離されて得られる剥離ウェーハ５０４０は、再生処理を施した後、ボンド基板である半導体ウェーハとして再利用することができる（図２１（ｓｔｅｐ５４１）参照）。再生処理した剥離ウェーハ５０４０は、ボンド基板である半導体ウェーハ５００２として再利用され、再び図２１に示す（ｓｔｅｐ５１１）〜（ｓｔｅｐ５３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ５３２）、該ＳＯＩ基板の製造に伴い剥離ウェーハが得られる（ｓｔｅｐ５３３）。

以上により、半導体ウェーハである一枚の原料ウェーハから、最高枚数でｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、ｎ枚の剥離ウェーハのうち最高枚数で（ｎ−１）枚はボンド基板として再利用できる。したがって、原料となる半導体ウェーハの資源を有効活用することができる。

また、ハロゲンが添加された酸化性雰囲気中で熱酸化処理することで、プロセス温度の低温化を図ることができ、ウェーハの繰り返し利用におけるすべり転位の発生を抑制しつつ、半導体ウェーハの汚染低減を図ることができる。さらに、窒素を含有する絶縁層を接合層として形成することで、絶縁表面を有する基板に含まれる金属不純物が半導体層側に拡散することを防止することができる。

なお、必ずしも全ての剥離ウェーハをボンド基板として再利用する必要はなく、その他の用途に用いてもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態８）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の製造方法の一例について、図２２を用いて説明する。

ボンド基板である半導体ウェーハ３００２と、ベース基板である絶縁表面を有する基板３０２０を準備する（図２２（ｓｔｅｐ３１１）、（ｓｔｅｐ３１２）参照）。

半導体ウェーハ３００２は、上記実施の形態１の半導体ウェーハ１０２の説明に準じ、ここでは半導体ウェーハ３００２としてシリコンウェーハを用いるものとする。

半導体ウェーハ３００２上に第１の絶縁層３００６を形成する。また、半導体ウェーハ３００２の一表面から所定の深さの領域に分離層３０１２を形成する（図２２（ｓｔｅｐ３１３）参照）。

第１の絶縁層３００６は、ＣＶＤ法やスパッタリング法、或いはＡＬＥ法などにより、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、または窒化酸化シリコン層を、単層構造または積層構造で形成する。また、上記実施の形態５で示したように、酸化性雰囲気中にハロゲンを添加した熱酸化処理により、第１の絶縁層３００６を形成することができる。

半導体ウェーハ３００２に分離層３０１２を形成する。分離層３０１２の形成方法は、上記実施の形態１の分離層１１２の説明に準じる。なお、クラスターイオンとして積極的にＨ_３ ^＋イオンを用いることで、クラスターイオンを構成する元素（代表的には水素）の注入効率を向上させることができ、分離層３０１２形成のタクトタイム短縮を図ることができる。分離層３０１２を形成する順序は特に限定されず、第１の絶縁層３００６を形成してからでもよいし、先に分離層３０１２を形成した後に第１の絶縁層３００６を形成してもよい。

絶縁表面を有する基板３０２０の表面にプラズマ処理による平坦化処理を行った後、絶縁表面を有する基板３０２０上にＳｉ系の絶縁層以外の第２の絶縁層３０２２を形成する（図２２（ｓｔｅｐ３１４）参照）。

プラズマ処理の一例としては、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）および／または反応性ガス（例えば、Ｏ_２ガス、Ｎ_２ガス）を導入し、被処理面（ここでは、絶縁表面を有する基板３０２０）にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（絶縁表面を有する基板３０２０側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが絶縁表面を有する基板３０２０表面に衝突することによって、絶縁表面を有する基板３０２０表面がスパッタエッチングされる。このとき、絶縁表面を有する基板３０２０表面の凸部から優先的にスパッタエッチングされ、当該絶縁表面を有する基板３０２０表面の平坦性を向上することができる。反応性ガスを導入する場合、絶縁表面を有する基板３０２０表面がスパッタエッチングされることにより生じる欠損を、補修することができる。

プラズマ処理による平坦化処理を行うことにより、絶縁表面を有する基板３０２０表面の平均粗さ（高低差）を低減することができる。このような平坦化処理を行うことによって、絶縁表面を有する基板３０２０の平坦化処理を行うことができ、半導体ウェーハ３００２との密着性を向上させることができる。

第２の絶縁層３０２２は、アルミニウム、マグネシウム、ストロンチウム、チタン、タンタル、ジルコニウム、イットリウムから選ばれた一つ又は複数の元素を含む酸化層又は窒化層を用いることができる。例えば、絶縁表面を有する基板３０２０上に、酸化アルミニウムを主成分とする酸化層を第２の絶縁層３０２２として形成する。酸化アルミニウムを主成分とする酸化層とは、当該酸化層に含まれる成分の合計を１００重量％とするときに、酸化アルミニウムを１０重量％以上含む酸化層をいう。他にも、第２の絶縁層３０２２としては、酸化アルミニウムを主成分とし、酸化マグネシウムと酸化ストロンチウムの一方又は両方が含まれる膜を適用することができる。また、窒素を含有する酸化アルミニウムを第２の絶縁層３０２２として用いてもよい。

第２の絶縁層３０２２は、スパッタリング法により形成することができる。スパッタリング法に用いるターゲットの材料としては、例えば、アルミニウムを含む金属又は酸化アルミニウム等の金属酸化物を用いることができる。その他、ターゲットの材料として、アルミニウムの他に、マグネシウム、アルミニウムとマグネシウムを含む合金、アルミニウムとストロンチウムを含む合金、アルミニウムとマグネシウムとストロンチウムを含む合金を用いることができる。また、ターゲットとして金属酸化物を用いる場合には、酸化アルミニウムの他に、酸化マグネシウム、酸化ストロンチウム、アルミニウムとマグネシウムを含有する酸化物、アルミニウムとストロンチウムを含有する酸化物、アルミニウムとマグネシウムとストロンチウムを含有する酸化物を用いることができる。なお、ターゲットの材料は、所望の第２の絶縁層３０２２に応じて適宜選択すればよい。

また、上述した平坦化処理とスパッタリング法による第２の絶縁層３０２２の形成は、大気に曝さずに連続して行うことが好ましい。連続して処理することによって、スループットの向上を図ることができる。また、プラズマ処理を用いて絶縁表面を有する基板３０２０の表面を平坦化した後には、絶縁表面を有する基板３０２０表面が活性化しており、有機物等の不純物が付着しやすいが、連続して第２の絶縁層３０２２を形成することで、絶縁表面を有する基板３０２０への不純物の付着を抑制することができる。

絶縁表面を有する基板３０２０上に酸化アルミニウムを主成分とする酸化層を設けることによって、絶縁表面を有する基板３０２０に含まれる可動イオンや水分等の不純物が、後に当該絶縁表面を有する基板３０２０上に形成される半導体層に拡散することを防止できる。

半導体ウェーハ３００２側の一表面と、絶縁表面を有する基板３０２０側の一表面とを、重ね合わせて貼り合わせる（図２２（Ｓｔｅｐ３２１参照））。ここでは、半導体ウェーハ３００２に形成された第１の絶縁層３００６と、絶縁表面を有する基板３０２０に形成された第２の絶縁層３０２２を間に挟んで重ね合わせる。したがって、半導体ウェーハ３００２に形成された第１の絶縁層３００６と、絶縁表面を有する基板３０２０に形成された第２の絶縁層３０２２が、接合面を形成する接合層となる。

熱処理を行い、絶縁表面を有する基板３０２０と貼り合わされた半導体ウェーハ３００２から、分離層３０１２を分離面として一部を分離する（図２２（ｓｔｅｐ３３１参照））。絶縁表面を有する基板３０２０上に半導体ウェーハ３００２から分離した半導体層３０３０が残存し、ＳＯＩ基板が得られる（図２２（ｓｔｅｐ３３２）参照）。また、半導体層３０３０が分離された剥離ウェーハ３０４０が得られる（図２２（ｓｔｅｐ３３３）参照）。

半導体ウェーハ３００２を分離する詳細な説明は、上記実施の形態１の分離層１１２を分離面とした半導体ウェーハ１０２の分離の説明に準じる。

剥離ウェーハ３０４０は、再生処理を施した後、ボンド基板である半導体ウェーハ３００２として再利用することができる（図２２（ｓｔｅｐ３４１）参照）。再生処理した剥離ウェーハ３０４０を半導体ウェーハ３００２として再利用し、再び図２２（ｓｔｅｐ３１１）〜（ｓｔｅｐ３３１）までを経て、ＳＯＩ基板を製造し（ｓｔｅｐ３３２）、該ＳＯＩ基板の製造に伴い剥離ウェーハが得られる（ｓｔｅｐ３３３）。上記（ｓｔｅｐ３１１）〜（ｓｔｅｐ３４１）を繰り返すことで、一枚の原料ウェーハから、最高枚数でｎ枚のＳＯＩ基板とｎ枚の剥離ウェーハを得ることができる。このとき、ｎ枚の剥離ウェーハのうち最高枚数で（ｎ−１）枚はボンド基板として再利用できる。したがって、原料となる半導体ウェーハの資源を有効活用することができる。

また、上述のように、接合面を形成する接合層として、絶縁表面を有する基板をプラズマ処理にした後にＳｉ系以外の絶縁層、代表的には酸化アルミニウム層などを形成することで、半導体層との密着性を向上させることができる。したがって、歩留まり良くＳＯＩ基板を製造することができる。

ここで、必ずしも全ての剥離ウェーハをボンド基板として再利用する必要はなく、その他の用途に用いてもよい。また、ＳＯＩ基板の製造を繰り返す中で、その製造方法は全て一致していなくともよい。

なお、本実施の形態は、他の実施の形態と適宜自由に組み合わせることができる。

（実施の形態９）
本実施の形態では、上記実施の形態で示したＳＯＩ基板を用いて半導体装置を製造する一例を、図８、図９を用いて説明する。

ＳＯＩ基板を準備する（図８（Ａ）参照）。本形態では、図１（ｓｔｅｐ３２）で得られたＳＯＩ基板を用いて説明する。つまり、絶縁表面を有する基板１２０上に順に積層された第２の絶縁層１０８と第１の絶縁層１０６を介して半導体層１３０が接合されたＳＯＩ基板を適用する例を示す。なお、適用するＳＯＩ基板の構成は特に限定されず、本明細書で説明するその他の構成のＳＯＩ基板を適用できる。なお、図８（Ａ）で用いるＳＯＩ基板の説明については上記実施の形態に準じるため、ここでは簡略化して説明する。

絶縁表面を有する基板１２０としては、各種ガラス基板、石英基板、結晶化ガラス基板、又はサファイヤ基板などを用いる。

第２の絶縁層１０８は単層構造でも積層構造でもよいが、絶縁表面を有する基板１２０と接する側は平滑性を有し親水性表面を形成できる層を形成し、例えば酸化シリコン層又はシロキサン結合を有する層とする。第１の絶縁層１０６も単層構造でも積層構造でもよいが、少なくとも一層を窒化シリコン層又は窒化酸化シリコン層で形成し、ブロッキング層として機能させる。なお、第２の絶縁層１０８及び第１の絶縁層１０６の膜厚は実施者が適宜決定すればよい。例えば、第２の絶縁層１０８として膜厚５０ｎｍの酸化シリコン層を形成し、第１の絶縁層１０６として膜厚５０ｎｍの窒化酸化シリコン層と膜厚１００ｎｍの酸化窒化シリコン層を形成する。なお、この場合、第１の絶縁層１０６を形成する酸化窒化シリコン層を半導体層１３０側に設ける。

半導体層１３０の膜厚は５ｎｍ乃至３００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、より好ましくは１０ｎｍ乃至６０ｎｍとする。半導体層１３０の膜厚は、上記実施の形態で説明した分離層１１２を形成する深さによって制御することができる。なお、ＳＯＩ基板の半導体層１３０はエッチング処理や研磨処理等により薄膜化して所望の膜厚としてもよいが、分離層１１２を浅い領域に形成してＳＯＩ基板を製造する段階で半導体層の薄膜化を図っても良い。分離層を浅く形成する場合でも、本発明のようにクラスターイオン、代表的にはＨ_３ ^＋イオンを利用することで、水素を効率よく注入することができる。具体的には、所望の深さの領域に水素を注入するための加速電圧を考えた場合、Ｈ^＋イオンを照射する場合よりもおよそ３倍の加速電圧を掛けることができる。したがって、ドーズ量を少なくすることができ、タクトタイムの短縮を図ることができる。

半導体層１３０には、ｎチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、又はリン、砒素などのｎ型不純物元素を添加することが好ましい。同様に、ｐチャネル型電界効果トランジスタの形成領域に合わせて、リン、砒素などのｎ型不純物元素、又は硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加することが好ましい。ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０^１２ｉｏｎｓ／ｃｍ^２乃至１×１０^１４ｉｏｎｓ／ｃｍ^２程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型不純物元素、又は、ｎ型不純物元素を添加すればよい。

次に、半導体層１３０を選択的にエッチングして、半導体素子の配置に合わせて島状に分離した半導体層１３０ａ、半導体層１３０ｂを形成する（図８（Ｂ）参照）。

なお、本形態では、半導体層１３０を島状にエッチングすることで素子分離をする例を示すが、本発明は特に限定されない。例えば、半導体素子の配置に合わせて、半導体層間に絶縁層を埋め込むことで素子分離してもよい。

次に、半導体層１３０ａ、半導体層１３０ｂ上に、ゲート絶縁層７１１、ゲート電極７１２、及びサイドウォール絶縁層７１３をそれぞれ形成する。サイドウォール絶縁層７１３は、ゲート電極７１２の側面に設ける。そして、半導体層１３０ａに第１不純物領域７１４ａ及び第２不純物領域７１５ａ、半導体層１３０ｂに第１不純物領域７１４ｂ及び第２不純物領域７１５ｂを形成する。なお、ゲート電極７１２上には絶縁層７１６が形成されている。絶縁層７１６は窒化シリコン層で形成し、ゲート電極７１２を形成する際のエッチング用のハードマスクとして用いる（図８（Ｃ）参照）。

次に、ＳＯＩ基板に設けられたゲート電極７１２等を覆うように、保護層７１７を形成する（図８（Ｄ）参照）。第１の絶縁層１０６は絶縁表面を有する基板１２０側からの金属不純物の拡散を防止するのに対して、保護層７１７は上層側からの金属不純物の汚染を防ぐ効果がある。本形態では、結晶性に優れた半導体層１３０の下層側及び上層側を、ナトリウムなどの可動性の高い金属不純物をブロッキングする効果の高い絶縁層で被覆する。よって、半導体層１３０により製造される半導体素子の電気的特性を向上させることができる。

保護層７１７上に層間絶縁層７１８を形成する。層間絶縁層７１８は、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層を成膜する、或いはポリイミドに代表される有機樹脂を塗布して形成すればよい。そして、層間絶縁層７１８にコンタクトホール７１９を形成する（図９（Ａ）参照）。

次に、配線を形成する段階を示す。コンタクトホール７１９にコンタクトプラグ７２３を形成する。コンタクトプラグ７２３は、ＷＦ_６ガスとＳｉＨ_４ガスからＣＶＤ法によりタングステンシリサイドを形成し、コンタクトホール７１９に埋め込むことで形成する。また、ＷＦ_６を水素還元してタングステンを形成しコンタクトホール７１９に埋め込んでも良い。その後、コンタクトプラグ７２３に合わせて配線７２１を形成する。配線７２１はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する。さらにその上層に層間絶縁層７２２を形成する（図９（Ｂ）参照）。配線は適宜設ければ良く、この上層にさらに配線層を形成して多層配線化しても良い。その場合にはダマシンプロセスを適用しても良い。

以上で、本発明に係るＳＯＩ基板を用いて、電界効果トランジスタを製造することができる。本発明はＳＯＩ基板を製造する際に剥離ウェーハを再利用することで低コスト化が図られている。また、分離層の形成にクラスターイオンを利用し、タクトタイムの短縮を図っている。したがって、本発明に係るＳＯＩ基板を用いることで、半導体装置の低コスト化にもつなげることができる。

また、熱酸化法を適用せずにＳＯＩ基板を製造することで、剥離ウェーハを繰り返し再利用しても、歩留まり良くＳＯＩ基板を製造することができる。したがって、１つの原料ウェーハから得られたｎ枚のＳＯＩ基板を用いて半導体装置を製造する場合でも、基板毎による特性のばらつき等を抑えることができる。また、単結晶半導体で半導体層１３０を形成することが可能であり、半導体装置の高性能化を図ることもできる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態１０）
本実施の形態では、本発明に係るＳＯＩ基板を用いて表示装置を製造する一例を、図１０乃至図１３を用いて説明する。ここでは、エレクトロルミネセンス（ＥＬ）表示装置を製造する一例を示す。

ＳＯＩ基板を準備する（図１０（Ａ）参照）。本形態では、図１（ｓｔｅｐ３２）で得られたＳＯＩ基板を用いて説明する。つまり、絶縁表面を有する基板１２０上に順に積層された第２の絶縁層１０８と第１の絶縁層１０６を介して半導体層１３０が接合されたＳＯＩ基板を適用する例を示す。なお、適用するＳＯＩ基板の構成は特に限定されず、本明細書で説明するその他の構成のＳＯＩ基板を適用できる。なお、図１０（Ａ）で用いるＳＯＩ基板の説明については上記実施の形態１及び実施の形態４乃至実施の形態８に準じるため、ここでは省略する。

なお、本発明に係るＳＯＩ基板の特徴の１つは、分離層を形成する際にクラスターイオン、代表的にはＨ_３ ^＋イオンを利用することである。このようなクラスターイオンを利用することで水素を効率よく注入することができ、分離層形成にかかるタクトタイムを短縮することができる。また、１枚の原料ウェーハから複数のＳＯＩ基板を製造することが可能であり、低コスト化が図られている。

なお、半導体層１３０には、ｎチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、又はリン、砒素などのｎ型不純物元素を添加することが好ましい。同様に、ｐチャネル型電界効果トランジスタの形成領域に合わせて、リン、砒素などのｎ型不純物元素、又は硼素、アルミニウム、ガリウムなどのｐ型不純物元素を添加することが好ましい。ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０^１２ｉｏｎｓ／ｃｍ^２乃至１×１０^１４ｉｏｎｓ／ｃｍ^２程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型不純物元素、又は、ｎ型不純物元素を添加すればよい。

次に、半導体層１３０を選択的にエッチングして、半導体素子の配置に合わせて島状に分離した半導体層１３０ｃ、半導体層１３０ｄを形成する。（図１０（Ｂ）参照）。

次に、半導体層１３０ｃ、半導体層１３０ｄ上に、ゲート絶縁層８１０、ゲート電極を形成する第１の導電層８１２、及び第２の導電層８１４を順に形成する（図１０（Ｃ）参照）。

ゲート絶縁層８１０は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。

また、ゲート絶縁層８１０は、半導体層１３０ｃ、半導体層１３０ｄに対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０^１１／ｃｍ^３以上１×１０^１３／ｃｍ^３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、半導体層表面を直接酸化するため、界面特性の良好な膜を得ることができる。なお、ゲート絶縁層８１０は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。

なお、ゲート絶縁層８１０は半導体層との界面を形成するため、酸化シリコン層、酸化窒化シリコン層が界面となるように形成することが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。

ゲート電極を形成する導電層は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、第１の導電層８１２及び第２の導電層８１４で形成する例を示す。

ゲート電極を形成する導電層を、第１の導電層８１２及び第２の導電層８１４の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜を形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比が取れやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層８１０上に形成される膜とすることが好ましい。ここでは、第１の導電層８１２は、２０ｎｍ乃至１００ｎｍの厚さで形成する。第２の導電層８１４は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。

次に、第２の導電層８１４上にレジストマスク８２０ｃ、レジストマスク８２０ｄを選択的に形成する。そして、レジストマスク８２０ｃ、レジストマスク８２０ｄを用いて第１のエッチング処理及び第２のエッチング処理を行う。

まず、第１のエッチング処理により第１の導電層８１２及び第２の導電層８１４を選択的にエッチングして、半導体層１３０ｃ上に第１の導電層８１６ｃ及び第２の導電層８１８ｃ、並びに半導体層１３０ｄ上に第１の導電層８１６ｄ及び第２の導電層８１８ｄを形成する（図１０（Ｄ）参照）。

次に、第２のエッチング処理により第２の導電層８１８ｃ及び第２の導電層８１８ｄの端部を選択的にエッチングして、第２の導電層８２２ｃ及び第２の導電層８２２ｄを形成する（図１０（Ｅ）参照）。なお、第２の導電層８２２ｃ及び第２の導電層８２２ｄは第１の導電層８１６ｃ及び第１の導電層８１６ｄよりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、第１の導電層８１６ｃ及び第２の導電層８２２ｃからなるゲート電極８２４ｃ、並びに第１の導電層８１６ｄ及び第２の導電層８２２ｄからなるゲート電極８２４ｄを得ることができる。

第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いればよい。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、第１の導電層８１６ｃ、８１６ｄ、及び第２の導電層８２２ｃ、８２２ｄの側面を所望のテーパー形状とすることができる。所望のゲート電極８２４ｃ、８２４ｄを形成した後、レジストマスク８２０ｃ、８２０ｄは除去すればよい。

次に、ゲート電極８２４ｃ、ゲート電極８２４ｄをマスクとして、半導体層１３０ｃ及び半導体層１３０ｄに不純物元素８８０を添加する。半導体層１３０ｃには、第１の導電層８１６ｃ及び第２の導電層８２２ｃをマスクとして自己整合的に一対の第１不純物領域８２６ｃが形成される。また、半導体層１３０ｄには、第１の導電層８１６ｄ及び第２の導電層８２２ｄをマスクとして自己整合的に一対の第１不純物領域８２６ｄが形成される（図１１（Ａ）参照）。

不純物元素８８０としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎ型不純物元素であるリンを１×１０^１７ａｔｏｍｓ／ｃｍ^３乃至５×１０^１８ａｔｏｍｓ／ｃｍ^３程度の濃度で含まれるように添加するものとする。

次に、半導体層１３０ｄを覆うようにレジストマスク８８２を選択的に形成する。また、半導体層１３０ｃを部分的に覆うようにレジストマスク８８１を形成する。そして、レジストマスク８８２、及びレジストマスク８８１をマスクとして不純物元素８８４を添加して、半導体層１３０ｃに一対の第２不純物領域８２８ｃと、一対の第３不純物領域８３０ｃと、チャネル形成領域１３２ｃを形成する（図１１（Ｂ）参照）。

不純物元素８８４としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎ型不純物元素であるリンを５×１０^１９ａｔｏｍｓ／ｃｍ^３乃至５×１０^２０ａｔｏｍｓ／ｃｍ^３程度の濃度で含まれるように添加するものとする。

半導体層１３０ｃにおいて、第２不純物領域８２８ｃは第１の導電層８１６ｃと重ならない領域に形成される。チャネル形成領域１３２ｃは第１の導電層８１６ｃと重なる領域に形成される。第３不純物領域８３０ｃは、チャネル形成領域１３２ｃと第２不純物領域８２８ｃの間であって、第１の導電層８１６ｃと重ならない領域に形成される。また、第３不純物領域８３０ｃは、第１の導電層８１６ｃと重ならない領域であって、レジストマスク８８１と重なる領域に形成される。第２不純物領域８２８ｃはソース領域又はドレイン領域として機能する。また、第３不純物領域８３０ｃはＬＤＤ領域として機能する。本形態において、第２不純物領域８２８ｃは、第３不純物領域８３０ｃよりも不純物濃度が高いものとする。

なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。

次に、レジストマスク８８１及びレジストマスク８８２を除去した後、半導体層１３０ｃを覆うようにレジストマスク８８６を形成する。そして、レジストマスク８８６、第１の導電層８１６ｄ及び第２の導電層８２２ｄをマスクとして不純物元素８８８を添加して、半導体層１３０ｄに一対の第２不純物領域８２８ｄと、一対の第３不純物領域８３０ｄと、チャネル形成領域１３２ｄを形成する（図１１（Ｃ）参照）。

不純物元素８８８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここではｐ型不純物元素である硼素を１×１０^２０ａｔｏｍｓ／ｃｍ^３乃至５×１０^２１ａｔｏｍｓ／ｃｍ^３程度含まれるように添加するものとする。

半導体層１３０ｄにおいて、第２不純物領域８２８ｄは第１の導電層８１６ｄと重ならない領域に形成される。第３不純物領域８３０ｄは、第１の導電層８１６ｄと重なり、第２の導電層８２２ｄと重ならない領域に形成されており、不純物元素８８８が第１の導電層８１６ｄを貫通して形成される。第２不純物領域８２８ｄはソース領域又はドレイン領域として機能する。本形態において、第２不純物領域８２８ｄは、第３不純物領域８３０ｄよりも不純物濃度が高いものとする。

次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層８３２及び絶縁層８３４の２層の積層構造で形成する（図１２（Ａ）参照）。

層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系ポリマー、アクリル若しくはエポキシ樹脂等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基にフルオロ基が含まれていても良い。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３ｗｔ％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。

例えば、絶縁層８３２として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層８３４として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層８３２及び絶縁層８３４を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系ポリマー、アクリル、エポキシ樹脂等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。

次に、層間絶縁層（本形態では絶縁層８３２及び絶縁層８３４）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層８３６を形成する（図１２（Ｂ）参照）。

コンタクトホールは、半導体層１３０ｃに形成された第２不純物領域８２８ｃ、半導体層１３０ｄに形成された第２不純物領域８２８ｄに達するように、絶縁層８３２及び絶縁層８３４に選択的に形成する。

導電層８３６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。

次に、発光素子８５０を形成する段階を示す（図１３（Ａ）参照）。ここでは、有機化合物を含む層を発光層として具備する有機発光素子を形成する一例について説明する。

まず、導電層８３６と電気的に接続するように画素電極８４０を形成する。画素電極８４０は、導電層８３６を間に介して、半導体層１３０ｄに形成された第２不純物領域８２８ｄと電気的に接続される。画素電極８４０の端部を覆う隔壁層８４２を形成した後、画素電極８４０上に有機化合物を含む層８４４と、対向電極８４６とを積層形成する。

なお、ここでは、導電層８３６上に設けられた絶縁層８３８上に画素電極８４０が形成されている例を示すが、本発明は特に限定されない。例えば、絶縁層８３４上に画素電極８４０を設ける構成としてもよい。この場合、画素電極８４０は、ソース電極又はドレイン電極として機能する導電層８３６の一部で形成することもできる。

絶縁層８３８としては、ＣＶＤ法やスパッタ法により酸化シリコン層、酸化窒化シリコン層、窒化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系ポリマー、アクリル、エポキシ樹脂等の有機材料、シロキサン樹脂等のシロキサン材料、またはオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、絶縁層８３８は、上述の材料を用いて単層構造または積層構造で形成することができる。

画素電極８４０及び対向電極８４６は、いずれか一方は陽極として機能し、他方は陰極として機能する。また、発光素子の発光は、絶縁表面を有する基板１２０側から取り出す場合（下面射出とも呼ばれる）と、絶縁表面を有する基板１２０側と逆側の面から取り出す場合（上面射出とも呼ばれる）と、絶縁表面を有する基板１２０側及び当該絶縁表面を有する基板１２０と逆側の面から取り出す場合（両面射出とも呼ばれる）と、がある。下面射出の場合は、画素電極８４０は透光性電極とし、対向電極８４６は反射電極とすることが好ましい。これに対し、上面射出の場合は、画素電極８４０は反射電極とし、対向電極８４６は透光性電極とすることが好ましい。両面射出の場合は、画素電極８４０及び対向電極８４６ともに透光性電極とすることが好ましい。

画素電極８４０又は対向電極８４６として反射電極を形成する場合、タンタル、タングステン、チタン、モリブデン、アルミニウム、クロム、銀等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料等の反射性を有する導電材料を用いて形成することができる。

また、画素電極８４０又は対向電極８４６として透光性電極を形成する場合、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、又はガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性を有する導電材料を用いて形成することができる。また、反射性を有する導電材料を数ｎｍ乃至数十ｎｍの膜厚で形成することで、可視光を透過させる電極を得ることもできる。

また、透光性電極は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した電極は、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はこれらの２種以上の共重合体などがあげられる。

共役導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。

上記導電性高分子を、単独で導電性組成物として透光性電極を形成してもよい。また、導電性組成物で形成される透光性電極の膜質、膜強度等の膜特性を調整するために、導電性高分子に有機樹脂を添加することもできる。

有機樹脂としては、導電性高分子と相溶または混合分散可能である熱硬化性樹脂、熱可塑性樹脂、又は光硬化性樹脂等を用いることができる。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、若しくはポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド若しくはポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６６、ポリアミド１２、若しくはポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、若しくはポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、若しくはポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂、又はこれら樹脂の共重合体などが挙げられる。

さらに、導電性組成物の電気伝導度を調整するために、導電性組成物にアクセプタ性またはドナー性ドーパントをドーピングすることにより、共役導電性高分子の酸化還元電位を変化させてもよい。

アクセプタ性ドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機シアノ化合物としては、共役多重結合を介して二つ以上のシアノ基が共役した化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。

ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、又は３級アミン化合物等を挙げることができる。

また、導電性組成物を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、又は芳香族系溶剤など）に溶解させて、湿式法により透光性電極となる薄膜を形成することができる。

導電性組成物を溶解する溶媒としては、特に限定することはなく、上述した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、又はトルエンなどの単独もしくは混合溶剤に溶解すればよい。

導電性組成物を、上述のように溶媒に溶解した後、塗布法（コーティング法を含む）、液滴吐出法（インクジェット法ともいう）、印刷法等の湿式法を用いて絶縁層８３８上に形成することで、画素電極８４０を得ることができる。溶媒の溜去は、熱処理を行ってもよいし、減圧することで行ってもよい。また、有機樹脂が熱硬化性の場合は熱処理を行えばよいし、光硬化性の場合は光照射処理を行えばよい。

隔壁層８４２は、ＣＶＤ法、スパッタリング法、塗布法等により基板全面に絶縁層を形成した後、選択的にエッチングして形成することができる。また、液滴吐出法、印刷法等を用いて、選択的に形成することもできる。その他、ポジ型感光性樹脂を用いて全面に絶縁層を形成した後、当該絶縁層を露光及び現像することにより、所望の形状とすることもできる。

有機化合物を含む層８４４としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成してもよい。有機化合物を含む層８４４は、インクジェット法などの塗布法や蒸着法により形成することができる。

以上で、画素電極８４０及び対向電極８４６との間に、少なくとも発光層を有する有機化合物を含む層８４４が挟持された発光素子８５０を得ることができる。

次に、絶縁表面を有する基板１２０と対向させるように対向基板８６０を設ける（図１３（Ｂ）参照）。対向基板８６０と対向電極８４６との間には、充填剤８５８を設けてもよいし、不活性ガスを充填させた構成としてもよい。なお、対向電極８４６を覆うように保護層を形成してもよい。

以上の工程により、本形態に係るＥＬ表示装置が完成する。

ＳＯＩ基板を製造する際に、半導体層１３０の基となる半導体ウェーハとして単結晶半導体基板を用いることで、半導体層１３０を単結晶半導体とすることができる。その結果、単結晶半導体でチャネル形成領域を形成することができるため、多結晶半導体をチャネル形成領域として利用する表示装置と比較して、画素ごとにおけるトランジスタ特性のバラツキを低減することができる。そのため、発光装置における表示むらを抑制することができる。

また、本発明は、ＳＯＩ基板の製造時間の短縮を可能とし、スループットを向上している。したがって、本発明はＳＯＩ基板を製造する際に剥離ウェーハを再利用することで低コスト化が図られている。また、分離層の形成にクラスターイオンを利用し、タクトタイムの短縮を図っている。したがって、本発明に係るＳＯＩ基板を用いることで、ＥＬ表示装置の低コスト化にもつなげることができる。

なお、本形態に係る表示装置を構成するトランジスタの構成は特に限定されない。例えば、上記実施の形態で示す構成の電界効果トランジスタを適用することもできる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態１１）
本実施の形態では、本発明に係るＳＯＩ基板を適用して製造した半導体装置の例を示す。

図１４は半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記実施の形態に係るＳＯＩ基板を適用して製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ；ＡＬＵともいう。）、演算回路用制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９（ＲＯＭ）、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。

バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は命令解析部２０３に入力され、デコードされた後に演算回路用制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路用制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路用制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路用制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１４に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

このようなマイクロプロセッサ２００は、本発明に係るＳＯＩ基板を適用して製造することができる。本発明に係るＳＯＩ基板は、その製造においてスループットの向上や低コスト化が図られており、該ＳＯＩ基板を用いることでマイクロプロセッサ等の半導体装置の低コスト化にもつなげることが可能となる。また、ＳＯＩ基板を製造する際に単結晶半導体基板を用いることで単結晶半導体層を得ることができ、該単結晶半導体層によって集積回路を形成することが可能である。よって、高性能化及び処理速度の高速化などを実現することもできる。

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１５を参照して説明する。図１５は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０、電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５（ＣＰＵ）、ランダムアクセスメモリ２２６（ＲＡＭ）、読み出し専用メモリ２２７（ＲＯＭ）を有している。

このような構成のＲＦＣＰＵ２１１の動作は概略以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。

リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。

アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。

中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算はプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。

このようなＲＦＣＰＵ２１１は、本発明に係るＳＯＩ基板を適用して製造することができる。本発明に係るＳＯＩ基板はその製造においてスループットの向上や低コスト化が図られており、該ＳＯＩ基板を用いることでＲＦＣＰＵ等の半導体装置の低コスト化にもつなげることができる。また、ＳＯＩ基板を製造する際に単結晶半導体基板を用いることで単結晶半導体層を得ることができ、該単結晶半導体層によって集積回路を作製することが可能である。よって、高性能化、処理速度の高速化などの実現も可能である。なお、図１５ではＲＦＣＰＵの形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、ＩＣタグのようなものであっても良い。

また、液晶表示装置やＥＬ表示装置などの表示装置にも、本発明に係るＳＯＩ基板を適用することができる。本発明に係るＳＯＩ基板は、その製造においてスループットの向上や低コスト化が図られている。そのため、本発明に係るＳＯＩ基板を用いることで、液晶表示装置やＥＬ表示装置も低コスト化につなげることが可能となる。

また、ＳＯＩ基板を製造する際に単結晶半導体基板を用いることで、単結晶半導体で半導体層を得ることができる。したがって、単結晶半導体層を用いてトランジスタを形成することが可能である。単結晶半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、マザーガラスと単結晶半導体層との間にはブロッキング効果の高い絶縁層を設けることで、信頼性が高い表示装置を提供することができる。なお、図１４及び図１５で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能を搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。

また、本発明に係るＳＯＩ基板を適用して様々な電気器具を構成することができる。電気器具としては、ビデオカメラやデジタルカメラなどのカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが含まれる。

図１６（Ａ）は携帯電話機の一例を示している。本形態に示す携帯電話機３０１は、表示部３０２、操作スイッチ３０３などを含んで構成されている。表示部３０２に、本発明に係るＳＯＩ基板を利用した表示装置を適用することで、携帯電話機の低コスト化につなげることができる。また、表示装置を構成するトランジスタに単結晶半導体を利用することもできるため、画質の優れた表示部を構成することができる。さらに携帯電話機３０１に含まれるマイクロプロセッサやメモリにも本発明に係る半導体装置を適用することができる。

また、図１６（Ｂ）は、デジタルプレーヤー３０４を示しており、オーディオ装置の１つの代表例である。図１６（Ｂ）に示すデジタルプレーヤー３０４は、表示部３０２、操作スイッチ３０３、イヤホン３０５などを含んでいる。イヤホン３０５の代わりにヘッドホンや無線式イヤホンを用いることができる。デジタルプレーヤー３０４は音楽情報を記憶するメモリ部や、デジタルプレーヤー３０４を機能させるマイクロプロセッサに本発明に係る半導体装置を適用することができる。表示部３０２において、本発明に係るＳＯＩ基板を利用した表示装置を適用することができる。よって、表示装置を構成するトランジスタに単結晶半導体を利用することもできるため、画質の優れた表示部を構成でき、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像若しくは文字情報を表示することができる。

また、図１６（Ｃ）は、電子ブック３０６を示している。この電子ブック３０６は、表示部３０２、操作スイッチ３０３を含んでいる。またモデムが内蔵されていてもよいし、無線で情報を送受信できる構成としてもよい。電子ブック３０６は情報を記憶するメモリ部や、電子ブック３０６を機能させるマイクロプロセッサに本発明に係る半導体装置を適用することができる。メモリ部は、記録容量が２０ギガバイト乃至２００ギガバイト（ＧＢ）のＮＯＲ型不揮発性メモリを用い、映像や音声（音楽）を記録、再生することができる。表示部３０２においては、本発明に係るＳＯＩ基板を利用した表示装置を適用することで、高画質の表示を行うことができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

ＳＯＩ基板の製造方法の一例を示すフロー図。 ＳＯＩ基板の製造方法の一例を示すフロー図。 ＳＯＩ基板の製造方法の一例を示す図。 ＳＯＩ基板の製造方法の一例を示す図。 ＳＯＩ基板の製造方法の一例を示す図。 ＳＯＩ基板の製造方法の一例を示す図。 ＳＯＩ基板の製造方法の一例を示すフロー図。 半導体装置の製造方法の例を示す図。 半導体装置の製造方法の例を示す図。 表示装置の製造方法の例を示す図。 表示装置の製造方法の例を示す図。 表示装置の製造方法の例を示す図。 表示装置の製造方法の例を示す図。 マイクロプロセッサの構成を示すブロック図。 ＲＦＣＰＵの構成を示すブロック図。 電子機器の例を示す図。 半導体ウェーハに照射されるＨ_３ ^＋イオン又はＨ^＋イオンについて説明するモデル図。 モデル図に基づき計算された半導体ウェーハに注入された水素濃度を示すグラフ。 ＳＯＩ基板の製造方法の一例を示すフロー図。 ＳＯＩ基板の製造方法の一例を示すフロー図。 ＳＯＩ基板の製造方法の一例を示すフロー図。 ＳＯＩ基板の製造方法の一例を示すフロー図。

符号の説明

１０２ 半導体ウェーハ
１０３ 保護層
１０６ 絶縁層
１０８ 絶縁層
１１０ クラスターイオン
１１２ 分離層
１２０ 基板
１３０ 半導体層
１３３ レーザビーム
１４０ 剥離ウェーハ

Claims (12)

1. イオンドーピング装置を用いてクラスターイオンを半導体ウェーハの一表面側から照射することにより、前記半導体ウェーハに分離層を形成し、
   絶縁表面を有する基板と、前記半導体ウェーハの一表面側と、を重ね合わせて接合し、
   熱処理を行うことにより、前記分離層又は前記分離層の近傍を分離面として前記半導体ウェーハを分離させ、前記絶縁表面を有する基板上に半導体層が接合されたＳＯＩ基板と、前記半導体ウェーハから前記半導体層が分離された剥離ウェーハと、を得る工程Ａと、
   前記工程Ａで得られた前記剥離ウェーハを再生処理する工程Ｂと、
   前記工程Ｂにより再生処理した前記剥離ウェーハを、工程Ａの半導体ウェーハとして用いることを特徴とするＳＯＩ基板の製造方法。
2. イオンドーピング装置を用いてクラスターイオンを電界で加速して、半導体ウェーハの一表面側から照射し、前記半導体ウェーハに分離層を形成し、
   絶縁表面を有する基板と、前記半導体ウェーハの一表面側と、を、ＣＶＤ法を用いて形成した絶縁層を間に挟んで重ね合わせて接合し、
   熱処理を行うことにより、前記分離層又は前記分離層の近傍を分離面として前記半導体ウェーハを分離させ、前記絶縁表面を有する基板上に前記絶縁層を間に介して半導体層が接合されたＳＯＩ基板と、前記半導体ウェーハから前記半導体層が分離された剥離ウェーハと、を得る工程Ａと、
   前記工程Ａで得られた前記剥離ウェーハを再生処理する工程Ｂと、
   前記工程Ｂにより再生処理した前記剥離ウェーハを、工程Ａの半導体ウェーハとして用いることを特徴とするＳＯＩ基板の製造方法。
3. 請求項２において、
   前記絶縁層は、窒素を含有する層と接合層として機能する層との積層構造を形成することを特徴とするＳＯＩ基板の製造方法。
4. 請求項２又は請求項３において、
   前記絶縁層は、前記半導体ウェーハの一表面側に形成することを特徴とするＳＯＩ基板の製造方法。
5. 請求項２又は請求項３において、
   前記絶縁層は、前記絶縁表面を有する基板に形成されることを特徴とするＳＯＩ基板の製造方法。
6. 請求項１乃至請求項５のいずれか一において、
   前記クラスターイオンとしてはＨ_３ ^＋イオンを用いることを特徴とするＳＯＩ基板の製造方法。
7. 請求項６において、
   前記Ｈ_３ ^＋イオンは、前記半導体ウェーハに照射した際に３つのＨ^＋イオンまたは３つのＨに分離することを特徴とするＳＯＩ基板の製造方法。
8. 請求項１乃至請求項７のいずれか一において、
   前記工程Ａで得られたＳＯＩ基板に接合された前記半導体層は、膜厚が１０ｎｍ以上２００ｎｍ以下であることを特徴とするＳＯＩ基板の製造方法。
9. 請求項１乃至請求項８のいずれか一において、
   前記工程Ｂにおける再生処理は、研磨処理、エッチング処理、熱処理、又はレーザビームの照射から選ばれた一或いは複数の方法により行うことを特徴とするＳＯＩ基板の製造方法。
10. 請求項１乃至請求項９のいずれか一において、
    前記剥離ウェーハを再生処理する前記工程Ｂを行った後、再度工程Ａを行い、前記再度行う工程Ａの半導体ウェーハとして、前記剥離ウェーハを用いることを特徴とするＳＯＩ基板の製造方法。
11. 請求項１乃至請求項９のいずれか一において、
    前記工程Ａと、前記工程Ｂと、を順に行う工程を１セットとしてｎ回（ｎは２以上の整数）行うことでｎ枚のＳＯＩ基板を製造し、
    前記ＳＯＩ基板の製造に伴い生じる前記剥離ウェーハを、工程Ａにおける半導体ウェーハとして（ｎ−１）回用いることを特徴とするＳＯＩ基板の製造方法。
12. 請求項１乃至請求項１１のいずれか一において、
    前記絶縁表面を有する基板は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、またはバリウムホウケイ酸ガラスを用いることを特徴とするＳＯＩ基板の製造方法。

Images