CN114975368A - 接合半导体结构及其制作方法 - Google Patents

接合半导体结构及其制作方法 Download PDF

Info

Publication number
CN114975368A
CN114975368A CN202110198259.1A CN202110198259A CN114975368A CN 114975368 A CN114975368 A CN 114975368A CN 202110198259 A CN202110198259 A CN 202110198259A CN 114975368 A CN114975368 A CN 114975368A
Authority
CN
China
Prior art keywords
layer
bonding
insulating layer
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110198259.1A
Other languages
English (en)
Inventor
马瑞吉
邢溯
夏姆.珀斯萨拉蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202110198259.1A priority Critical patent/CN114975368A/zh
Priority to US17/204,966 priority patent/US20220270973A1/en
Publication of CN114975368A publication Critical patent/CN114975368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

本发明公开一种接合半导体结构及其制作方法，其中该接合半导体结构包括一第一元件晶片以及一第二元件晶片。第一元件晶片包括一第一绝缘层、一第一元件层位于第一绝缘层上，并且包括一第一元件区以及设置在第一元件区内的一第一晶体管，以及一第一接合层位于第一元件层上。第二元件晶片包括一第二绝缘层、一第二元件层位于第二绝缘层的一第一侧上，并且包括一第二元件区以及设置在第二元件区内的一第二晶体管，以及一第二接合层位于第二元件层上，其中第二元件晶片通过将第二接合层接合至第一接合层而接合在第一元件晶片上。一第一屏蔽结构位于第二绝缘层相对于第一侧的一第二侧上，并且与第二元件区在垂直方向上互相重叠。

Description

接合半导体结构及其制作方法
技术领域
本发明涉及一种接合半导体结构及其制作方法，特别是涉及一种包含屏蔽结构的接合半导体结构及其制作方法。
背景技术
3D IC是指利用晶片级接合与穿硅通孔(through silicon via,TSV)技术，将传统二维芯片转变成三维的立体堆叠芯片。由于3D IC能有效地利用空间并缩短电路传输的距离，提供极低电阻连接，因此已逐渐成为功率转换器、低噪声放大器、射频(RF)或毫米波(MMW)等元件的主流技术。然而，目前3D IC仍存在待改善的问题，例如堆叠芯片的散热和电磁屏蔽，以及操作时谐波失真(harmonic distortion)和信号串扰(cross-talk)。如何进一步缩小3D IC的尺寸也为本领域持续研究的课题。
发明内容
本发明目的在于提供一种接合半导体结构及其制作方法，在相对于半导体层的绝缘层的一侧上设置屏蔽结构并且使屏蔽结构与半导体层的元件区在垂直方向上重叠。屏蔽结构可帮助元件区散热，还可对元件区提供电磁屏蔽效果。另外，本发明还提供一种包括镜像双晶体管的接合半导体结构，可实现良好的晶体管匹配，还可在缩减一半元件面积的情况下提供相同的电流量，由此实现更小的芯片外型规格(foam factor)并减少谐波失真和信号串扰问题。
根据本发明一实施例的接合半导体结构，其包括一第一元件晶片、一第二元件晶片，以及一第一屏蔽结构。更详细地说，该第一元件晶片包括一第一绝缘层、一第一元件层，位于该第一绝缘层上，并且包括一第一元件区以及设置在该第一元件区内的一第一晶体管，以及一第一接合层位于该第一元件层上。该第二元件晶片包括一第二绝缘层、一第二元件层，位于该第二绝缘层的一第一侧上，并且包括一第二元件区以及设置在该第二元件区内的一第二晶体管，以及一第二接合层位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上。该第一屏蔽结构位于该第二绝缘层相对于该第一侧的一第二侧上，并且与该第二元件区在垂直方向上互相重叠。
根据本发明另一实施例的接合半导体结构，其包括一第一元件晶片、一第二元件晶片设置于该第一元件晶片上、一第三元件晶片设置于该第二元件晶片上、一第一屏蔽结构设置于该第二元件晶片及该第三元件晶片之间，以及一第二屏蔽结构设置于该第三元件晶片上。更详细地说，该第一元件晶片包括一第一绝缘层、一第一元件层，位于该第一绝缘层上，并且包括一第一元件区以及设置在该第一元件区内的一第一晶体管，以及一第一接合层位于该第一元件层上。该第二元件晶片包括一第二绝缘层、一第二元件层，位于该第二绝缘层的一第一侧上，并且包括一第二元件区以及设置在该第二元件区内的一第二晶体管，以及一第二接合层位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上。该第一屏蔽结构位于该第二绝缘层相对于该第一侧的一第二侧上，并且与该第二元件区在垂直方向上互相重叠。该第三元件晶片包括一第三绝缘层、一第三元件层，位于该第三绝缘层的一第一侧上，并且包括一第三元件区域以及设在该第三元件区域中的一第三晶体管，以及一第三接合层，位于该第三元件层上。该接合半导体结构还包括一第四绝缘层位于该第二绝缘层的该第二侧上并且覆盖该第一屏蔽结构，以及一第四接合层位于该第四绝缘层上，其中该第三元件晶片通过将该第三接合层接合至该第四接合层而接合在该第二元件晶片上。该第二屏蔽结构位于该第三绝缘层相对于该第一侧的一第二侧上，并且与该第三元件区在垂直方向上互相重叠。
根据本发明又一实施例的接合半导体结构的制作方法，包括以下步骤。首先，提供一第一元件晶片和一第二元件晶片。该第一元件晶片包括一第一绝缘层、一第一元件层位于该第一绝缘层上，并且包括一第一元件区以及设置在该第一元件区内的一第一晶体管，以及一第一接合层位于该第一元件层上。该第二元件晶片包括一第二绝缘层、一第二元件层位于该第二绝缘层的一第一侧上，并且包括一第二元件区以及设置在该第二元件区内的一第二晶体管，以及一第二接合层位于该第二元件层上。接着，接合该第一接合层以及该第二接合层，然后形成一第一通孔，其自该第二绝缘层相对于该第一侧的一第二侧穿过该第二绝缘层以及部分该第二元件层并且电连接至该第二晶体管，再于该第二绝缘层的该第二侧上形成一第一屏蔽结构以及一第一导电结构，其中该第一屏蔽结构与该第二元件区在垂直方向上互相重叠，该第一导电结构直接接触该第一通孔。
附图说明
图1至图4为本发明第一实施例的接合半导体结构的制作方法步骤剖面示意图；
图5为本发明一实施例的元件电路图；
图6和图7为本发明一些实施例的屏蔽结构的平面布局示意图；
图8为本发明第二实施例的接合半导体结构的剖面示意图；
图9为本发明第三实施例的接合半导体结构的剖面示意图；
图10为本发明第四实施例的接合半导体结构的剖面示意图。
主要元件符号说明
100 第一元件晶片
102 第一底层
104 第一绝缘层
105 第一元件层
106 第一半导体层
108 第一互连层
108a 接触插塞
108b 互连结构
110 第一接合层
110a 第一接合介电层
110b 第一接合垫
116 第一晶体管
116R 第一元件区域
116D 第一漏极区
116G 第一栅极区
116S 第一源极区
200 第二元件晶片
202 第二底层
204 第二绝缘层
204a 第一侧
204b 第二侧
205 第二元件层
206 第二半导体层
208 第二互连层
208a 接触插塞
208b 互连结构
210 第二接合层
210a 第二接合介电层
210b 第二接合垫
216 第二晶体管
216R 第二元件区域
216D 第二漏极区
216G 第二栅极区
216S 第二源极区
222 第一通孔
224 第一导电结构
226 第一屏蔽结构
226a 金属材料
230 钝化层
300 第三元件晶片
304 第三绝缘层
304a 第一侧
304b 第二侧
305 第三元件层
306 第三半导体层
308 第三互连层
308a 接触插塞
308b 互连结构
310 第三接合层
310a 第三接合介电层
310b 第三接合垫
312 屏蔽结构
316 第三晶体管
316R 第三元件区
322 第二通孔
324 第二导电结构
408 第四绝缘层
410 第四接合层
410a 第四接合介电层
410b 第四接合垫
412 屏蔽结构
OP 开口
S1 接合面
S2 接合面
Vd 漏极电压
Vg 栅极电压
Vs 源极电压
具体实施方式
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施例并配合所附的附图作详细说明。所附附图均为示意图，并未按比例绘制，5且相同或类似的特征通常以相同的附图标记描述。文中所述实施例与附图仅供参考与说明用，并非用来对本发明加以限制。本发明涵盖的范围由权利要求界定。与本发明权利要求具同等意义者，也应属本发明涵盖的范围。
本文中的「在……上」、「在……之上」和「在……上方」的含义应以最宽广的方式来解释，使得「在……上」并不限于指向「直接在某物上」，其也10可包括其间具有中间特征或层的「在某物上」的含义。相同的，「在……之上」或「在……上方」并不限于「在某物之上」或「在某物上方」的含义，其也可包括其间没有中间特征或层的「直接位于某物之上」或「直接位于某物上方」的含义。
为了便于描述，可以在本文使用例如「在……之下」、「在……下方」、「下」、「在……之上」、「上」等空间相对术语来描述如图所示的一个器件或特征与另一个(或多个)器件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖元件在使用或操作中的不同取向。该元件可以以其他方式定向(旋转90度或在其他取向)并且同样可以对应地解释本文使用的空间相关描述词。
如本文所使用的，术语「基底」是指在其上制作元件及/或添加后续材料层的材料。基底本身可以被图案化。添加在基底顶部的材料可以被图案化或可以保持未图案化。此外，基底可以包括各种半导体材料，例如硅，锗、砷化镓、磷化铟等。可替换地，基底可以由非导电材料制成，例如玻璃、塑胶或蓝宝石晶片。
如本文所使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在整个下方或上方结构上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质的连续结构的区域。例如，层可以位于连续结构的顶表面和底表面之间的区域或在连续结构的顶表面和底表面处的任何一对水平平面之间的区域。层可以横向、垂直和/或沿着锥形表面延伸。基底可以是层，基底中可包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。文中术语「一层」可以包括一个或多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成有互连线和/或通孔接触)以及一个或多个介电层。
请参考图1至图4，所绘示为根据本发明第一实施例的接合半导体结构的制作方法步骤剖面示意图。如图1所示，首先提供一第一元件晶片100以及一第二元件晶片200。
根据本发明一实施例，第一元件晶片100可使用绝缘上覆硅(silicon oninsulator,SOI)基底制作而成，其包括第一底层102、设置在第一底层102上的第一绝缘层104、设置在第一绝缘层104上的第一元件层105，以及设置在第一元件层105上的第一接合层110。第一底层102可包括半导体材料，例如是一硅基底，且较佳是具有高阻值的轻掺杂硅基底。在一些实施例中，第一底层102可在其与第一绝缘层104接触的面上设有电荷捕捉层(charge trap layer，图未示)，可减少元件操作时第一底层102内产生的感应电荷造成的谐波失真和信号串扰。第一绝缘层104用于电性隔离第一底层102和第一元件层105的第一半导体层106，可包括绝缘材料，例如氧化硅。第一元件层105可包括第一半导体层106以及设置在第一半导体层206上的第一互连层108。第一半导体层106可包括半导体材料，例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳掺杂硅锗(SiGe:C)、碳掺杂硅(SiC)，或上述的组合，但不限于此。第一半导体层106中可包括一第一元件区116R，为设置第一晶体管116的区域。根据本发明一实施例，第一晶体管116例如是一种场效晶体管(field effect transistor,FET)，其可包括设置在第一半导体层106中的第一源极区116S和第一漏极区116D，以及设置在第一源极区116S和第一漏极区116D之间的第一半导体层106上并由一栅极介电层(图未示)与第一半导体层106区隔开的第一栅极区116G，用于控制第一源极区116S和第一漏极区116D之间的通道区的导通或关闭。第一互连层108可包括多层介电材料层(图未示)，例如可包括氧化硅、氮化硅，或其他适用的介电材料，以及设置在该些介电材料层中的由金属例如铜、铝、钨、钛、氮化钛、钽，或氮化钽等金属材料构成的电连接结构例如接触插塞108a、互连结构108b。第一互连层108中也可包括电路元件例如电容、电感、电阻、嵌入式存储器等，为了简化图示并未绘示出来。第一晶体管116的第一源极区116S、第一漏极区116D和第一栅极区116G可通过接触插塞108a而与互连结构108b电连接。第一接合层110可包括第一接合介电层110a以及设置在第一接合介电层110a中的多个第一接合垫110b。第一接合介电层110a可包括介电材料，例如氧化硅、氮化硅，或其他适用于与第二元件晶片200的第二接合介电层210a接合的介电材料。第一接合垫110b可包括适用于与第二元件晶片200的第二接合垫210b接合的导电金属，例如铜。
根据本发明一实施例，第二元件晶片200可使用绝缘上覆硅(silicon oninsulator,SOI)基底制作而成，其可包括第二底层202、设置在第二底层202上的第二绝缘层204、设置在第二绝缘层104上的第二元件层205，以及设置在第二元件层205上的第二接合层210。换言之，第二元件层205和第二底层202分别设置在第二绝缘层204相对的第一侧204a和第二侧204b上。第二底层102可包括半导体材料，例如是硅基底，或其他适用于在半导体制作工艺中支撑第二元件晶片200的底层材料。第二绝缘层204用于电性隔离第二底层102和第二元件层205的第二半导体层206，可包括绝缘材料，例如氧化硅。第二元件层205可包括第二半导体层206以及设置在第二半导体层206上的第二互连层108。第二半导体层206可包括半导体材料，例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳掺杂硅锗(SiGe:C)、碳掺杂硅(SiC)，或上述的组合，但不限于此。第二半导体层206中可包括一第二元件区216R，为设置第二晶体管216的区域。根据本发明一实施例，第二晶体管216例如是一种场效晶体管(field effect transistor,FET)，其可包括设置在第二半导体层206中的第二源极区216S和第二漏极区216D，以及设置在第二源极区216S和第二漏极区216D之间的第二半导体层206上并由一栅极介电层(图未示)与第二半导体层206区隔开的第二栅极区216G，用于控制第二源极区216S和第二漏极区216D之间的通道区的导通或关闭。第二互连层208可包括多层介电材料层(图未示)，例如可包括氧化硅、氮化硅，或其他适用的介电材料，以及设置在该些介电材料层中由金属例如铜、铝、钨、钛、氮化钛、钽，或氮化钽等金属材料构成的电连接结构，例如接触插塞208a、互连结构208b，也可包括电路元件例如电容、电感、电阻、嵌入式存储器等，为了简化图示并未绘示出来。第二晶体管216的第二源极区216S、第二漏极区216D和第二栅极区216G可通过接触插塞208a而与互连结构208b电连接。第二接合层210可包括第二接合介电层210a以及设置在第二接合介电层210a中的多个第二接合垫210b。第二接合介电层210a可包括介电材料，例如氧化硅、氮化硅，或其他适用于与第一元件晶片100的第一接合介电层110a接合的介电材料。第二接合垫210b可包括适用于与第一元件晶片100的第一接合垫110b接合的导电金属，例如铜。
如图2所示，接着将第二元件晶片200设置成第二接合层210朝向第一元件晶片100的第一接合层110的方位，通过直接接合(direct bonding)技术使对应的第一接合垫110b和第二接合垫210b接合并电连接，同时使互相接触的第一接合介电层110a和第二接合介电层210a互相接合，从而将第二元件晶片200堆叠并接合在第一元件晶片100上，两者之间包括一接合面S1。
如图3所示，接着，可通过研磨或蚀刻制作工艺移除第二元件晶片200的第二底层202并显露出第二绝缘层204的第二侧204b，然后形成从第二侧204b贯穿第二绝缘层204及部分第二元件层205并与第二元件层205内的互连结构208b电连接进而与第二晶体管216电连接的第一通孔222。接着，再于第二绝缘层204的第二侧204b上形成第一屏蔽结构226以及与第一通孔222端部直接接触的第一导电结构224，并特别使第一屏蔽结构226与第二元件区216R在垂直方向(即堆叠方向)上互相重叠，较佳使第一屏蔽结构226重叠第二元件区216R的全部范围，以提供第二元件区216R较佳的散热及电磁屏蔽效果。根据本发明一实施例，第一屏蔽结构226和第一导电结构224可以是通过相同制作工艺同时形成，并且包括相同金属材料，例如铜、铝、镍、银、锡、铂、钛、铁，或上述的合金，但不限于此。在其他实施例中，也可使用不同步骤或不同金属材料来形成第一屏蔽结构226和第一导电结构224。
如图4所示，接着于第二绝缘层204的第二侧204b上形成钝化层230，然后图案化钝化层230以于钝化层230中形成开口显露出部分第一导电结构224，但不显露出第一屏蔽结构226的任何部分。钝化层230可包括有机介电材料，例如聚酰亚胺(polyimide,PI)，但不限于此。本实施例中，第一导电结构224用作与外部电连接的接垫。第一屏蔽结构226被第二绝缘层204和钝化层230包围，而与其他结构电性隔离(electrically isolated)。
请继续参考图4同时参考图5所示元件电路图。根据本发明一实施例，可通过设计第一晶体管116和第二晶体管216的布局，使得第一元件晶片100和第二元件晶片200接合后，第一晶体管116的第一源极区116S、第一漏极区116D、第一栅极区116G分别与第二晶体管216的第二源极区216S、第二漏极区216D、第二栅极区216G在垂直方向上对齐，以便于使用接触插塞108a、208a和互连结构1018b、208b来电连接，实现如图5所示电路。较佳者，第一晶体管116和第二晶体管216可沿着接合面S1互为镜像，以实现良好的晶体管匹配。
如图5所示，第一源极区116S和第二源极区216S耦接至同一源极电压Vs，第一漏极区116D和第二漏极区216D耦接至同一漏极电压Vd，第一栅极区116G和第二栅极区216G耦接至同一栅极电压Vg。由此设计，可同步驱动第一晶体管116和第二晶体管216来提供两者加总的电流量。换句话说，相较于现有技术以单一个晶体管提供所需的电流量，本发明至少具有以下列举的优点。第一，本发明可在缩减一半元件面积的情况下提供所需的电流量，因此可实现更小的芯片外型规格。第二，由于晶体管元件面积缩减，即晶体管元件与第一底层102重叠面积变小，可减少由于第一底层102的感应电荷造成的谐波失真和信号串扰等问题。第三，第一屏蔽结构226可在垂直方向上同时重叠第一元件区域116R和第二元件区域216R，可同时提供第一晶体管116和第二晶体管216电磁屏蔽效果。
请参考图6和图7，所绘示为根据本发明一些实施例的屏蔽结构(例如第一屏蔽结构226)的平面布局示意图。如图6所示，第一屏蔽结构226可包括金属材料226a，且金属材料226a内形成有多个开口OP，而构成一筛状图案(mesh-like pattern)。如图7所示，第一屏蔽结构226可包括多个条状的金属材料226a，共同构成一条状图案阵列。应理解，上述的屏蔽结构的布局仅为举例，实际应用时可依设计需求调整。第一屏蔽结构226的图案较佳可重叠元件区(例如第二元件区216R)的全部范围，以提供较佳的散热和电磁屏蔽效果。
下文将针对本发明的不同实施例进行说明。为简化说明，以下说明主要描述各实施例不同之处，而不再对相同之处作重复赘述。各实施例中相同的元件是以相同的标号进行标示，以利于各实施例间互相对照。
图8所绘示为根据本发明第二实施例的接合半导体结构的剖面示意图，其与图4所示第一实施例的接合半导体结构的主要差异在于，图8的第二元件晶片200上还接合一第三元件晶片300。
详细来说，在接合第一元件晶片100和第二元件晶片200并于第二绝缘层204的第二侧204b上形成第一屏蔽结构226和第一导电结构224之后，接着于第二绝缘层204的第二侧204b上形成一第四绝缘层408完全覆盖第一屏蔽结构226和第一导电结构224，然后再于第四绝缘层408上形成第四接合层410。第四绝缘层408可包括单层或多层介电材材料层，例如氧化硅、氮化硅，或其他适用的介电材料。第四接合层410可包括第四接合介电层410a以及设置在第四接合介电层410a中的多个第四接合垫410b。第四接合介电层410a可包括介电材料，例如氧化硅、氮化硅，或其他适用于与第三元件晶片300的第三接合介电层310a接合的介电材料。第四接合垫410b可包括适用于与第三元件晶片300的第三接合垫310b接合的导电金属，例如铜。
如图8所示，第三元件晶片300可包括第三绝缘层304，具有第一侧304a以及相对于第一侧304a的第二侧304b、位于第一侧304a上的第三元件层305，以及位于第三元件层305上的第三接合层310。第三绝缘层304可包括绝缘材料，例如氧化硅。第三元件层305可包括第三半导体层306以及设置在第三半导体层306上的第三互连层308。第三半导体层306可包括半导体材料，例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳掺杂硅锗(SiGe:C)、碳掺杂硅(SiC)，或上述的组合，但不限于此。第三半导体层306中可包括一第三元件区316R，为设置第三晶体管316的区域。第三晶体管316可例如是场效晶体管(FET)或其他主动(有源)或被动(被动)半导体元件。第三互连层308可包括多层介电材料层(图未示)及设置在该些介电材料层中的电连接结构例如接触插塞308a、互连结构308b，也可包括电路元件例如电容、电感、电阻、嵌入式存储器等，为了简化图示并未绘示出来。第三晶体管316的端部(例如源极端、漏极端，和栅极端)可通过接触插塞308a而与互连结构308b电连接。需特别说明的是，第三元件晶片300可使用绝缘上覆硅(silicon on insulator,SOI)基底制作而成，即第三绝缘层304的第二侧304b上可设有一第三底层(图未示)，例如是硅基底，或其他适用于在半导体制作工艺中支撑第三元件晶片300的底层材料。
如图8所示，第三接合层310可包括第三接合介电层310a以及设置在第三接合介电层310a中的多个第三接合垫310b。第三元件晶片300是以第三接合层310朝向第四接合层410的方位，通过直接接合(direct bonding)技术使对应的第三接合垫310b和第四接合垫410b接合并电连接，同时使互相接触的第四接合介电层410a和第三接合介电层310a互相接合，从而将第三元件晶片300堆叠并接合在第二元件晶片200上，并在第三接合层310和第四接合层410之间形成一接合面S2。在一些实施例中，第三晶体管316可通过接触插塞308a、互连结构308b、第三接合层310、四接合层410、第一导电结构224、第一通孔222的配置进而与第二元件晶片200和第一元件晶片100的半导体元件电连接。
后续，移除第三底层(图未示)并显露出第三绝缘层304的第二侧304b，然后形成从第二侧304b贯穿第三绝缘层304及部分第三元件层305并与互连结构308b电连接进而与第三晶体管316电连接的第二通孔322。接着，在第三绝缘层304的第二侧304b上形成第二屏蔽结构326以及直接接触第二通孔322端部的第二导电结构324，并特别使第二屏蔽结构326与第三元件区316R在垂直方向(即堆叠方向)上互相重叠，较佳使第二屏蔽结构326重叠第三元件区316R的全部范围，以提供较佳的散热和电磁屏蔽效果。根据本发明一实施例，第二屏蔽结构326和第二导电结构324可以是通过相同制作工艺同时形成，并且包括相同金属材料，例如铜、铝、镍、银、锡、铂、钛、铁，或上述的合金，但不限于此。在其他实施例中，也可使用不同步骤或不同金属材料来形成第二屏蔽结构326和第二导电结构324。后续，在第三绝缘层304的第二侧304b上形成钝化层330完全覆盖住第二屏蔽结构326并自一开口显露出部分第二导电结构324。
第二实施例中，第二导电结构324用作与外部电连接的接垫。第二屏蔽结构326被第三绝缘层304和钝化层330包围，第一屏蔽结构226被第二绝缘层204和第四绝缘层408包围，两者均与其他结构电性隔离(electrically isolated)。在一些实施例中，可使第一元件区116R、第二元件区216R、第一屏蔽结构226、第三元件区316R，和第二屏蔽结构326在垂直方向上重叠，可获得更佳的电磁屏蔽效果。
图9所绘示为根据本发明第三实施例的接合半导体结构的剖面示意图，其与图8所示第二实施例的接合半导体结构的主要差异在于，图9的第二绝缘层204上未设置屏蔽结构，而是在第四接合层410和第三接合层310中分别设置屏蔽结构412和屏蔽结构312。屏蔽结构412和屏蔽结构312可同时提供电磁屏蔽效果及当作接合垫，与第四接合介电层410a、第四接合垫410b、第三接合介电层310a、第三接合垫310共同形成第二元件晶片200和第三元件晶片300之间的接合面S2。相较于图8的第二实施例，图9的第三实施例将屏蔽结构设置在接合层中，可提供第四绝缘层408内的电路(例如第一导电结构224)较大的布局弹性。
图10所绘示为根据本发明第四实施例的接合半导体结构的剖面示意图，其与图9所示第三实施例的接合半导体结构的主要差异在于，图10是将设有屏蔽结构412的第四接合层410直接设置在第二绝缘层204的第二侧204b上，两者之间未设有绝缘层(如图9的第四绝缘层408)，因此相较于前述的其他实施例，可减少接合半导体结构的整体高度。
综上所述，本发明提供的接合半导体结构，在相对于半导体层的绝缘层的一侧(即第二侧)上设置屏蔽结构并且使屏蔽结构与半导体层的元件区在垂直方向上重叠，不仅可帮助元件区散热，还可对元件区提供电磁屏蔽效果。此外，本发明提供之接合半导体结构的镜像双晶体管(例如图4的第一晶体管116和第二晶体管216)设计，可实现良好的晶体管匹配，还可在缩减一半元件面积的情况下提供相同的电流量，可实现更小的芯片外型规格并减少谐波失真和信号串扰问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种接合半导体结构，其特征在于，包括:
第一元件晶片，包括:
第一绝缘层；
第一元件层，位于该第一绝缘层上，并且包括第一元件区以及设置在该第一元件区内的第一晶体管；以及
第一接合层位于该第一元件层上；
第二元件晶片，包括:
第二绝缘层；
第二元件层，位于该第二绝缘层的第一侧上，并且包括第二元件区以及设置在该第二元件区内的第二晶体管；以及
第二接合层，位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上；以及
第一屏蔽结构，位于该第二绝缘层相对于该第一侧的第二侧上，并且与该第二元件区在垂直方向上互相重叠。
2.如权利要求1所述的接合半导体结构，另包括:
第一通孔，穿过该第二绝缘层及部分该第二元件层并且电连接至该第二晶体管；以及
第一导电结构，设置在该第二绝缘层的该第二侧上并且直接接触该第一通孔。
3.如权利要求2所述的接合半导体结构，其中该第一屏蔽结构及该第一导电结构包括相同的金属材料。
4.如权利要求2所述的接合半导体结构，另包括钝化层，位于该第二绝缘层的该第二侧上，完全覆盖该第一屏蔽结构并且显露出部分该第一导电结构。
5.如权利要求1所述的接合半导体结构，其中该第一接合层包括第一接合介电层以及设置在该第一接合介电层中的多个第一接合垫，该第二接合层包括第二接合介电层以及设置在该第二接合介电层中的多个第二接合垫，其中该多个第一接合垫分别与该多个第二接合垫的其中一者电性接合。
6.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构为电性隔离(electricallyisolated)的。
7.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构包括筛状图案。
8.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构包括条状图案阵列。
9.如权利要求1所述的接合半导体结构，其中该第一晶体管和该第二晶体管在垂直方向上对齐。
10.如权利要求9所述的接合半导体结构，其中该第一晶体管和该第二晶体管沿着该第一接合层与该第二接合层之间的接合面互为镜像。
11.如权利要求9所述的接合半导体结构，其中该第一晶体管的第一栅极区、第一源极区，以及第一漏极区分别与该第二晶体管的第二栅极区、第二源极区，以及第二漏极区在垂直方向上对齐并电连接。
12.一种接合半导体结构，其特征在于，包括:
第一元件晶片，包括:
第一绝缘层；
第一元件层，位于该第一绝缘层上，并且包括第一元件区以及设置在该第一元件区内的第一晶体管；以及
第一接合层，位于该第一元件层上；
第二元件晶片，包括:
第二绝缘层；
第二元件层，位于该第二绝缘层的第一侧上，并且包括第二元件区以及设置在该第二元件区内的第二晶体管；以及
第二接合层，位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上；
第一屏蔽结构，位于该第二绝缘层相对于该第一侧的第二侧上，并且与该第二元件区在垂直方向上互相重叠；
第四绝缘层，位于该第二绝缘层的该第二侧上并且覆盖该第一屏蔽结构；
第四接合层，位于该第四绝缘层上；
第三元件晶片，包括:
第三绝缘层；
第三元件层，位于该第三绝缘层的第一侧上，并且包括第三元件区域以及设在该第三元件区域中的第三晶体管；以及
第三接合层，位于该第三元件层上，其中该第三元件晶片通过将该第三接合层接合至该第四接合层而接合在该第二元件晶片上；以及
第二屏蔽结构，位于该第三绝缘层相对于该第一侧的第二侧上，并且与该第三元件区在垂直方向上互相重叠。
13.如权利要求12所述的接合半导体结构，另包括:
第二通孔，穿过该第三绝缘层及部分该第三元件层并且电连接至该第三晶体管；以及
第二导电结构，设置在该第三绝缘层的该第二侧上并且直接接触该第二通孔。
14.如权利要求13所述的接合半导体结构，另包括钝化层，设置在该第三绝缘层的该第二侧上，完全覆盖该第二屏蔽结构并且显露出部分该第二导电结构。
15.一种接合半导体结构的制作方法，包括:
提供第一元件晶片，包括:
第一绝缘层；
第一元件层，位于该第一绝缘层上，并且包括第一元件区以及设置在该第一元件区内的第一晶体管；以及
第一接合层，位于该第一元件层上；
提供第二元件晶片，包括:
第二绝缘层；
第二元件层，位于该第二绝缘层的第一侧上，并且包括第二元件区以及设置在该第二元件区内的第二晶体管；以及
第二接合层，位于该第二元件层上；
接合该第一接合层以及该第二接合层；
形成第一通孔，自该第二绝缘层相对于该第一侧的第二侧穿过该第二绝缘层以及部分该第二元件层并且电连接至该第二晶体管；
在该第二绝缘层的该第二侧上形成第一屏蔽结构以及第一导电结构，其中该第一屏蔽结构与该第二元件区在垂直方向上互相重叠，该第一导电结构直接接触该第一通孔。
16.如权利要求15所述的接合半导体结构的制作方法，其中该第一屏蔽结构与第一导电结构包括相同金属材料。
17.如权利要求15所述的接合半导体结构的制作方法，另包括:
在该第二绝缘层的该第二侧上形成钝化层，完全覆盖该第一屏蔽结构并且显露出部分该第一导电结构。
18.如权利要求15所述的接合半导体结构的制作方法，另包括:
在该第二绝缘层的该第二侧上形成第四绝缘层，完全覆盖该第一屏蔽结构以及该第一导电结构；
在该第四绝缘层上形成第四接合层；
提供第三元件晶片，包括:
第三绝缘层；
第三元件层，位于该第三绝缘层的第一侧上，并且包括第三元件区域以及设在该第三元件区域中的第三晶体管；以及
第三接合层，位于该第三元件层上；
接合该第三接合层以及该第四接合层；以及
在该第三绝缘层相对于该第一侧的第二侧上形成第二屏蔽结构，其中该第二屏蔽结构与该第三元件区在垂直方向上互相重叠。
19.如权利要求15所述的接合半导体结构的制作方法，其中该第一晶体管以及该第二晶体管在垂直方向上对齐。
20.如权利要求15所述的接合半导体结构的制作方法，其中该第一晶体管的第一栅极区、第一源极区，以及第一漏极区分别与该第二晶体管的第二栅极区、第二源极区，以及第二漏极区在垂直方向上对齐并电连接。
CN202110198259.1A 2021-02-22 2021-02-22 接合半导体结构及其制作方法 Pending CN114975368A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110198259.1A CN114975368A (zh) 2021-02-22 2021-02-22 接合半导体结构及其制作方法
US17/204,966 US20220270973A1 (en) 2021-02-22 2021-03-18 Bonded semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110198259.1A CN114975368A (zh) 2021-02-22 2021-02-22 接合半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114975368A true CN114975368A (zh) 2022-08-30

Family

ID=82899834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110198259.1A Pending CN114975368A (zh) 2021-02-22 2021-02-22 接合半导体结构及其制作方法

Country Status (2)

Country Link
US (1) US20220270973A1 (zh)
CN (1) CN114975368A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
DE112016003966T5 (de) * 2015-09-01 2018-06-14 Sony Corporation Gestapelter Körper
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
US11043470B2 (en) * 2019-11-25 2021-06-22 Xilinx, Inc. Inductor design in active 3D stacking technology

Also Published As

Publication number Publication date
US20220270973A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US3969745A (en) Interconnection in multi element planar structures
US8076755B2 (en) Semiconductor device and method of manufacturing the same
US6683380B2 (en) Integrated circuit with bonding layer over active circuitry
US6537849B1 (en) Seal ring structure for radio frequency integrated circuits
JP3580803B2 (ja) 半導体装置
US8841771B2 (en) Semiconductor device
KR101264926B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
JP2002083936A (ja) 化合物半導体装置
JP2004207723A (ja) フリップチップｆｅｔ素子
US7105910B2 (en) Semiconductor device having SOI construction
US20080116541A1 (en) Structure for integrating an rf shield structure in a carrier substrate
US20200273767A1 (en) Electronic chip package
JP2003163310A (ja) 高周波半導体装置
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
CN114975368A (zh) 接合半导体结构及其制作方法
CN114361138A (zh) 晶体管和包含所述晶体管的功率放大器
US20170207177A1 (en) Quasi-Lateral Diffusion Transistor with Diagonal Current Flow Direction
US10886241B1 (en) Semiconductor package structure
TWI529872B (zh) 射頻裝置封裝及其製造方法
US11784104B2 (en) Method of forming electronic chip package having a conductive layer between a chip and a support
JPH1079450A (ja) マイクロ波半導体集積回路、及びその製造方法
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
US11469174B2 (en) Semiconductor device
CN112670259B (zh) 晶圆封装元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination