CN103563053A - 半导体芯片的制造方法 - Google Patents

半导体芯片的制造方法 Download PDF

Info

Publication number
CN103563053A
CN103563053A CN201280024239.1A CN201280024239A CN103563053A CN 103563053 A CN103563053 A CN 103563053A CN 201280024239 A CN201280024239 A CN 201280024239A CN 103563053 A CN103563053 A CN 103563053A
Authority
CN
China
Prior art keywords
plasma
semiconductor wafer
mask
semiconductor
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280024239.1A
Other languages
English (en)
Other versions
CN103563053B (zh
Inventor
针贝笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103563053A publication Critical patent/CN103563053A/zh
Application granted granted Critical
Publication of CN103563053B publication Critical patent/CN103563053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种芯片收获率、碎屑的减少及操作性优越的半导体芯片的制造方法。通过从表面(5a)照射等离子体进行蚀刻来除去分割区域(6)的绝缘膜(3)。然后，在粘贴BG胶带(25)前通过等离子体处理除去形成于表面(5a)上的抗蚀剂掩模(7)的粗糙。对背面(5b)进行研削而对半导体晶片(5)进行了薄厚处理后，剥离BG胶带(25)。通过从表面(5a)照射等离子体进行蚀刻而将半导体晶片(5)分割成各个半导体芯片(1)。

Description

半导体芯片的制造方法
技术领域
本发明涉及将半导体晶片分割后进行单片化的半导体芯片的制造方法。
背景技术
作为将半导体晶片分割后进行单片化的半导体芯片的制造方法，公知有利用切片机(dicer)的刀片以机械的方式分割半导体晶片的方法。例如，在专利文献1中公开了基于DBG(Dicing Before Grinding)方式的机械式切割法。在该专利文献1所公开的DBG方式中，利用刀片从半导体晶片的元件形成面(表面)形成了沟槽后，在表面粘贴保护胶带。接着，对半导体晶片的与表面相反一侧的面(背面)进行研削，直到抵达沟槽处，从而单片化为各个半导体芯片。
但是，使用了切片机的DBG方式中存在以下问题。首先，由于存在刀片的厚度(至少40～50μm左右)带来的制约，故在提高每枚半导体晶片的芯片收获率(yield)方面存在界限。再有，由于在粘贴到很薄的保护胶带的状态下单片化为各个半导体芯片，故相邻的半导体芯片互相干扰而产生角落部(边缘)的缺欠(碎屑，chipping)。进而，在研削了背面之后，需要在单片化后的半导体芯片被粘贴到很薄的保护胶带上的状态下进行处理，因此操作性差。
除了使用切片机的机械式切割法以外，还公知利用等离子体蚀刻来分割半导体晶片而进行单片化的半导体芯片的制造方法(等离子体切割法)。作为等离子体切割法，在专利文献2中公开了：在用于薄厚化的研削之后，在半导体晶片的背面形成抗蚀剂图案，从背面侧开始进行等离子体蚀刻，由此将半导体晶片分割而进行单片化。再有，在专利文献3中公开了：执行在表面侧形成抗蚀剂图案并进行等离子体蚀刻的工序和在背面侧形成抗蚀剂图案并进行等离子体蚀刻的工序双方、即从两面进行等离子体蚀刻，由此分割半导体晶片并进行单片化。
另外，在专利文献4中公开了：以覆盖元件形成区域的方式在表面上形成抗蚀剂图案，并且在背面粘贴了保护胶带之后，利用切片机从表面侧分割半导体晶片并进行单片化，进而在自表面侧开始的等离子体处理中进行由切片机带来的切断面的改性。
在先技术文献
专利文献
专利文献1：JP特开2000-100588号公报(图3)
专利文献2：JP特开2004-172364号公报(图5)
专利文献3：JP特开2004-95952号公报(图3～6)
专利文献4：JP特开平7-201784号公报(图1、2)
发明内容
-发明所要解决的课题-
在将半导体晶片分割并进行单片化的半导体芯片的制造方法中，除了前述的每枚半导体晶片的芯片收获率、碎屑的减少及操作性以外，还有以下各种要求：保护胶带的粘贴次数少；用于形成抗蚀剂图案的照相平版印刷加工的次数少。但是，在利用前述公知的DBG方式或各种等离子体切割法的半导体芯片的制造方法中，无法全部满足这些要求。
本发明的课题在于，提供一种包括每枚半导体晶片的芯片收获率、碎屑的减少及操作性在内的各种特性优越的半导体芯片的制造方法。
-用于解决课题的手段-
本发明提供一种半导体芯片的制造方法，将具备形成有多个半导体元件部的第1面及与该第1面相反一侧的第2面的半导体晶片按每个所述半导体元件部进行分割，来制造半导体芯片，其中多个所述半导体元件部在绝缘膜上是由分割区域划分开的，其中，该制造方法包括：在所述第1面上形成覆盖所述半导体元件部但使所述分割区域露出的掩模的工序；通过自所述第1面照射等离子体来除去从所述掩模露出的所述分割区域的所述绝缘膜的第1等离子体切割工序；在所述第1等离子体切割工序后将保护胶带粘贴到所述第1面上的工序；在粘贴了所述保护胶带之后，对所述第2面进行研削，对所述半导体晶片进行薄厚处理的工序；在所述研削之后在所述第2面上粘贴带框架的保持胶带的工序；在粘贴了所述保持胶带后，从所述第1面剥离并除去所述保护胶带的工序；在剥离了所述保护胶带后，通过从所述第1面照射等离子体而除去所述半导体晶片中从所述掩模露出的所述分割区域的部分，按每个所述半导体元件部将所述半导体晶片分割成多个半导体芯片的第2等离子体切割工序；以及在所述第2等离子体切割工序后除去所述掩模的工序。
在本发明的半导体芯片的制造方法中，由于通过第1及第2等离子体切割工序将半导体晶片分割为多个半导体芯片而不进行使用了切片机的机械式切割，故可提高每1枚半导体晶片的芯片收获率。再有，由于在粘贴到带框架的保持胶带的状态下被单片化为各个半导体芯片，故可防止由相邻的半导体芯片的干涉引起的碎屑。还有，由于是研削了第2面后在被粘贴到保护胶带的状态下仅除去分割区域的部分的绝缘膜的状态，而并未被单片化，故操作性优越。
此外，在本发明的半导体芯片的制造方法中，在“保护胶带的粘贴与剥离的工序分别仅有1次”这一点上可简化工序。再有，在第1及第2等离子体切割的双方使用形成于第1面的掩模，即便在“掩模的形成及除去的工序分别仅有1次”这一点上也可简化工序。进而，由于通过从相同的第1面照射等离子体(第1等离子体切割工序)来除去形成于第1面上的绝缘膜(例如SiO2)，故能可靠且高速地除去绝缘膜。
优选执行在粘贴所述保护胶带前通过从所述第1面照射等离子体来除去因所述第1等离子体切割工序而在所述掩模的表面上产生的变质层的工序。
在用于除去绝缘膜的第1等离子体切割工序之际，形成于第1面的掩模的表面粗糙而产生变质层。通过除去该变质层，从而可防止保护胶带相对于掩模的粘贴强度的过度增加。结果，在向第2面粘贴保持薄膜后，在从第1面剥离保护胶带之际可防止掩模自第1面的剥落等掩模的损伤。
具体而言，执行在粘贴所述保持胶带前通过从所述第1面照射等离子体来除去因所述研削而在所述第2面上产生的变质层的工序。
再有，优选除去所述掩模的工序是通过从所述第1面照射等离子体来除去所述掩模的。
-发明的效果-
根据本发明，在半导体芯片的制造方法中可提高包括每一枚半导体晶片的芯片收获率、碎屑的减少、及操作性在内的各种特性。
附图说明
图1(A)～(E)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意性剖视图。
图2(A)～(E)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意性剖视图。
图3(A)及(B)是用于说明本发明实施方式涉及的半导体芯片的制造方法的示意性剂视图。
图4是利用本发明实施方式涉及的制造方法制造出的半导体芯片的示意性剖视图。
图5是在绝缘膜蚀刻工序与后述的抗蚀剂表面处理工序中使用的干蚀刻装置的一例的示意图。
图6是等离子体应力减缓工序(plasma stress relief step)所使用的干蚀刻装置的一例的示意图。
图7是主蚀刻工序与灰化工序中使用的干蚀刻装置的一例的示意图。
具体实施方式
接着，参照附图详细地说明本发明实施方式。
图1～图3是表示本发明实施方式涉及的半导体芯片的制造方法的示意性剖视图。图4表示根据该制造方法制造出的半导体芯片1。半导体芯片1具备：模具2、形成于模具(die)2上的绝缘膜3和形成于绝缘膜3上的IC部(半导体元件部)4。在本实施方式中，模具2由Si或Si系材料组成，绝缘膜3由SiO2组成。其中，模具2或绝缘膜3的材质并未限定于此。例如，绝缘膜3也可以是SiN、SiOC、Low-k等。
如图1(A)所示，在半导体晶片5的表面(第1面)5a上形成绝缘膜3，在其上形成多个IC部4。各个IC部4的周围相邻的IC部4之间存在间隙(分割区域6)。分割区域6由于未形成IC部4，故绝缘膜3露出。换言之，由分割区域6来划分开各个IC部4。另一方面，在半导体晶片5的与表面5a相反一侧的背面(第2面)5b上并未形成IC部。
首先，执行图1(B)所示的掩模形成工序。具体是，利用照相平版印刷法在半导体晶片5的表面5a上形成抗蚀剂掩模7，该抗蚀剂掩模7虽然覆盖各个IC部4、但不覆盖分割区域6内的绝缘膜而使绝缘膜3露出。
接着，执行图1(C)所示的绝缘膜蚀刻工序(第1等离子体切割)。
图5表示绝缘膜蚀刻工序与后述的抗蚀剂表面处理工序中使用的干蚀刻装置11A的一例。在该干蚀刻装置11A的腔室(真空容器)12的顶部上方配置有作为上部电极的天线13。天线13与第1高频电源部14A电连接。另一方面，在腔室12内的处理室15的底部侧配置有平台16，在该平台16上配置半导体晶片5。平台16也作为下部电极起作用，与第2高频电源部14B电连接。腔室12的气体导入口12a与CF4／Ar混合气体源17A和氧气源17B，排气口12b与包括真空泵的真空排气部18连接，该真空泵用于对腔室12内进行真空排气。
在绝缘膜蚀刻工序中，首先将半导体晶片5载置在平台16上，利用真空排气部18对处理室15内进行真空排气，同时从CF4／Ar混合气体源17A向处理室15内供给CF4与Ar的混合气体，以维持在规定压力。然后，从第1高频电源部14A向天线13供给高频电力，使处理室15内产生等离子体19并向半导体晶片5照射。此时，从第2高频电源部14B向平台16施加偏置电压。借助等离子体19中的原子团与离子的物理化学作用，除去从抗蚀剂掩模7露出的分割区域6的绝缘膜3，由此作为半导体晶片5的原材料的Si或Si系材料露出。
在绝缘膜蚀刻工序之后，执行图1(D)所示的抗蚀剂表面处理工序。在该抗蚀剂表面处理工序中，利用真空排气部18对处理室15内进行真空排气，同时从氧气源17B向处理室15内供给氧气，以维持在规定压力。在该状态下从第1高频电源部14A向天线13供给高频电力，以使处理室15内产生氧等离子体20并向半导体晶片5照射。
通过绝缘膜蚀刻工序中的等离子体19的照射(图1(C))，抗蚀剂掩模7的表面变得粗糙，产生变质层。在抗蚀剂表面处理工序中照射了氧等离子体20后(图1(D))，通过氧等离子体20中的原子团与离子的物理化学作用来除去抗蚀剂掩模7的的表面的变质层(粗糙)。
在抗蚀剂表面处理工序中除去抗蚀剂掩模7表面的变质层是基于以下的理由。如后述，在绝缘膜蚀刻工序后续的工序中，在抗蚀剂掩模7上粘贴BG胶带(保护胶带)25(图1(E)的BG胶带粘贴工序)，在对半导体晶片5进行蚀刻的主蚀刻工序(图3(A))之前要将该BG胶带25从抗蚀剂掩模7上剥离下来(图2(E)的BG胶带剥离工序)。假设在变质层存在于抗蚀剂掩模7的表面上的状态下、即抗蚀剂掩模7的表面的粗糙度较高的状态下直接将BG胶带25粘贴到抗蚀剂掩模7，则BG胶带25相对于抗蚀剂掩模7的粘贴强度过高。这样，若在BG胶带剥离工序(图2(E))中将该粘贴强度过高的BG胶带25剥离，则此时抗蚀剂掩模7会产生从半导体晶片5的表面5a剥落等的损伤。与此相对，在本实施方式中，在抗蚀剂表面处理工序中除去了抗蚀剂掩模7表面的变质层之后、也就是说使抗蚀剂掩模7的粗糙度下降后，将BG胶带25粘贴到抗蚀剂掩模7上，由此抑制BG胶带25相对于抗蚀剂掩模7的粘贴强度过度增加。因此，可以防止在BG胶带剥离工序(图2(E))中从半导体晶片5的表面5a剥离BG胶带25时的抗蚀剂掩模的损伤。
在抗蚀剂表面处理工序后，如图1(E)所示，将在背面研削(BackGrind)时用于保护的BG胶带(保护胶带)25粘贴到半导体晶片5的表面侧(BG胶带粘贴工序)。即，BG胶带25被粘贴到半导体晶片5上的抗蚀剂掩模7的表面。BG胶带25被粘贴到半导体晶片5之后或者在被安装之前根据半导体晶片5的外形形状而被切断，因此不会有损半导体晶片5的操作性。
接着，如图2(A)所示，利用研削装置26对半导体晶片5的背面5b进行研削(背面研削工序)。通过该背面研削工序将半导体晶片5削薄成规定的厚度。
在背面研削工序中已被研削的半导体晶片5的背面5b上产生因被机械式加工而损伤的变质层5c(图2(B))。执行通过等离子体处理将该变质层5c除去的等离子体应力减缓工序(图2(C))。图6表示等离子体应力减缓工序所使用的干蚀刻装置11B的一例。该干蚀刻装置11B除了腔室12的气体导入口12a仅连接有SF6气体源17C这一点以外，和前述的绝缘膜蚀刻工序(图1(C))与抗蚀剂表面处理工序(图1(D))中使用的干蚀刻装置11A是同样的。由此，对图6所图示的要素之中、与图5相同或同样的要素赋予相同的符号。
在等离子体应力减缓工序中，首先将半导体晶片5载置到平台16上，利用真空排气部18对处理室15内进行真空排气，同时从SF6气体源17C向处理室15内供给SF6气体，以维持在规定压力。然后，从第1高频电源部14A向天线13供给高频电力，使处理室15内产生SF6等离子体21并向半导体晶片5照射。利用SF6等离子体21中的原子团与离子的物理化学作用，从半导体晶片5的背面5b除去变质层5c。
在等离子体应力减缓工序后，如图2(D)所示，将半导体晶片5的背面5b粘贴到带切割环(框架)27的保持胶带28上(保持胶带粘贴工序)。
保持胶带粘贴工序后，从半导体晶片5剥离BG胶带25，如图2(E)所示除去BG胶带25(BG胶带剥离工序)。也就是说，在该BG胶带剥离工序中从抗蚀剂掩模7的表面剥离并除去BG胶带25。如前述，因绝缘膜蚀刻工序(图1(C))而在抗蚀剂掩模7的表面上产生的变质层(粗糙)借助抗蚀剂表面处理工序(图1(D))中的氧等离子体20的照射而被除去。而且，通过除去变质层，从而可抑制BG胶带25相对于抗蚀剂掩模7的粘贴强度的过度增加。结果，在BG胶带剥离工序(图2(E))中从半导体晶片5的表面5a剥离BG胶带25之际，可防止抗蚀剂掩模7产生自半导体晶片5的表面5a的剥落等损伤。
执行BG胶带剥离工序、图3(A)所示的主蚀刻工序(第2等离子体切割工序)。
图7表示主蚀刻工序和后述的灰化工序中使用的干蚀刻装置11C的一例。在该干蚀刻装置11C中，腔室12的气体导入口12a连接着SF6气体源17C与氧气源17B。再有，干蚀刻装置11C具备用于保护保持胶带28之中从半导体晶片5伸出的部分和切割环(dicing ring)27不会受到等离子体影响的环状的盖子29。由未图示的驱动机构对盖子29进行升降驱动。盖子29能在图7所示的下降位置(位于保持胶带28与切割环27的上侧附近，保护不会受到等离子体影响)和相对于平台16向上方离开且带切割环27的保持胶带28相对于平台16能够装卸的上升位置(未图示)移动。干蚀刻装置11C的其他构成和前述的绝缘膜蚀刻工序(图1(C))及抗蚀剂表面处理工序(图1(D))所使用的干蚀刻装置11A是同样的。由此，对图7所图示的要素之中、与图5相同或同样的要素赋予相同的符号。
在主蚀刻工序中，首先在盖子29处于上升位置的状态下，将带切割环27的保持胶带28(半导体晶片5)载置到平台16上。载置完了后，盖子29移动至下降位置。接着，利用真空排气部18对处理室15内进行真空排气，同时从SF6气体源17C向处理室15内供给SF6气体，以维持在规定压力。然后，从第1高频电源部14A向天线13供给高频电力，使处理室15内产生SF6等离子体21并向半导体晶片5照射。借助SF6等离子体21中的原子团(radicals)和离子的物理化学作用，除去在分割区域6内露出的半导体晶片5。从表面5a到背面5b为止，除去构成分割区域6的部分的半导体晶片5的材料，继续主蚀刻工序，直到半导体晶片5被分割成各个半导体芯片1。保持胶带28中的从半导体晶片5伸出的部分和切割环27被盖子29覆盖，保护其不受SF6等离子体21影响。
在主蚀刻工序之后紧接着执行图3(B)所示的灰化工序。在该灰化工序中，对处理室15内进行真空排气，同时从氧气源17B向处理室15内供给氧气，以维持在规定压力。在该状态下从第1高频电源部14A向天线13供给高频电力，使处理室15内产生氧等离子体20并向半导体晶片5照射。借助氧等离子体20的照射，从半导体晶片5的表面5a将抗蚀剂掩模7完全地除去。保持胶带28中的从半导体晶片5伸出的部分和切割环27被盖子29覆盖，保护其不受氧等离子体20影响。
在以上的工序中被保持于保持胶带28上的状态下被制造出的半导体芯片1，虽然从干蚀刻装置11C取出被送往后续工序，但由于分割了的状态下的半导体晶片5(半导体芯片1的集合体)是由带切割环27的保持胶带28来保持的，故后续工序中的操作容易。
本实施方式的半导体制造方法尤其在以下列举的方面存在特征。
首先，芯片收获率高。利用2次的等离子体切割工序、即绝缘膜蚀刻工序(图1(C))和主蚀刻工序(图3(A))将半导体晶片5分割成多个半导体芯片1。也就是说，不进行使用了切片机机械式切割。为此，可提高每枚半导体晶片5的芯片收获率。
可有效地抑制碎屑产生。由于通过使用了等离子体的非接触加工、即绝缘膜蚀刻工序(图1(C))与主蚀刻工序(图3(A))将半导体晶片5单片化为半导体芯片1，故可大幅地减少碎屑的产生。再有，由于是在主蚀刻工序(图3(A))中粘贴到带切割环27的保持胶带28的状态下将半导体晶片5单片化为各个半导体芯片1的，故可防止相邻的半导体芯片1的干涉引起的的碎屑。
在整个工序中可确保半导体晶片5的良好的操作性。首先，由于从掩模形成工序(图1(B))到BG胶带剥离工序(图2(E))是在半导体晶片5未被分割的状态下进行处理的，故包括自动搬运机构或人手进行的处理在内，可确保半导体晶片5的良好的操作性。再有，半导体晶片的分割(图3(A)的主蚀刻工序)是在带切割环27的保持胶带28上进行，分割后的操作是隔着带切割环27的保持胶带28而进行的，因此即便是分割后也能确保良好的操作性。
除了以上的芯片收获率的提高、碎屑的减少、及操作性的提高以外，本实施方式的半导体制造方法还具有以下特征。
可简化工序。首先，在“用于粘贴BG胶带25的工序(图1(E)的BG胶带粘贴工序)及BG胶带25的剥离的工序(图2(E)的BG胶带剥离工序)分别仅有1次”这一点上来说，可简化工序。再有，在绝缘膜蚀刻工序(图1(C))与主蚀刻工序(图3(A))双方使用形成于表面5a上的抗蚀剂掩模7，在“抗蚀剂掩模7的形成(图1(B)的抗蚀剂掩模形成工序)与抗蚀剂掩模7的除去(图3(B)的灰化工序)分别只有1次”这一点上也可简化工序。
在半导体晶片5上设置抗蚀剂掩模7的掩模形成工序(图1(B))是在对半导体晶片5进行薄厚处理前、即半导体晶片5具有足够的刚性的状态下被执行的。由于借助背面研削工序而被进行了薄厚处理的半导体晶片5，刚性低而如纸那样变形，故形成抗蚀剂掩模的难易度高。与此相对，如果如本实施方式这样在对半导体晶片5进行薄厚处理前执行掩模形成工序，那么基于照相平版印刷的抗蚀剂掩模7的形成变得容易，无需为了形成掩模而使用特别的装置。
将BG胶带25从半导体晶片5剥离并除去的BG胶带剥离工序(图2(E))是在对半导体晶片5分割并单片化之前执行的，因此操作容易。在将半导体晶片5分割并单片化后再剥离BG胶带的话，操作并不容易。尤其是若半导体芯片1的尺寸变小，则该操作的困难性变高。因此，在半导体芯片1的尺寸小的情况下，如本实施方式这样在半导体晶片5的单片化前执行BG胶带剥离工序所带来的优点尤其显著。
由于在绝缘膜蚀刻工序(图1(C))中通过从半导体晶片5的表面5a照射等离子体来除去形成于该表面5a上的绝缘膜3，故能可靠且高速地除去绝缘膜3。再有，由于绝缘膜蚀刻工序(图1(C))是在执行背面研削工序(图2(A))前、也就是说对半导体晶片5进行薄厚处理前具有足够的厚度且处理容易的状态下被执行的，故无需使用特殊的装置。
如前述，在抗蚀剂表面处理工序(图1(C))中通过除去抗蚀剂掩模7表面的变质层(粗糙)，从而可防止将BG胶带25从半导体晶片5的表面5a剥离并除去之际的抗蚀剂掩模7的损伤(自表面5a的剥落等)。
表1表示将本实施方式涉及的半导体芯片的制造方法和能够由图1(A)的半导体晶片5制造相同的半导体芯片1的其他制造方法进行比较的结果。
【表1】
Figure BDA0000417169880000101
在表1中对实施方式的制造方法和以下列举的其他4种制造方法进行了比较。
“DBG(Dicing Before Grinding)”是在用于对半导体晶片5进行薄厚处理的研削前利用切片机的刀片机械式地将半导体晶片分割的制造方法。
“背面等离子体切割”是通过仅从未形成IC部4的背面5b照射等离子体而将半导体晶片5分割成各个半导体芯片1的制造方法。
“双面等离子体切割”是从形成有IC部4的表面5a和未形成IC部4的背面5b的双方依次照射等离子体而将半导体晶片5分割成各个半导体芯片1的制造方法。
“表面等离子体切割”是仅从形成有IC部4的表面5a照射等离子体而将半导体晶片5分割成各个半导体芯片1的制造方法。
表1中对各制造方法进行了计价的项目是以下列举的6个项目。
“芯片收获率”是从每一枚半导体晶片5的芯片收获率的观点出发的计价。在芯片收获率方面，“○”记号表示优选的情况，“×”记号表示不优选的情况。
“减少碎屑”是从是否可有效地防止或减少半导体芯片1的角落部(边缘)的缺欠(碎屑)的观点出发的评价。“○”记号表示可有效地减少碎屑的情况，“×”记号表示无法有效地减少的情况。
“操作性”是从“尤其是半导体晶片5被完全地切断的状态下的操作(搬运)是否容易”这一观点出发对制造中的半导体晶片5的操作容易度进行了评价。“○”表示仅在粘贴到带切割环的保持胶带的状态下进行完全地被分割的半导体晶片的操作的情况，“×”表示需要在未粘贴到带切割环的保持胶带的状态下进行完全地被分割的半导体晶片1的操作的情况。
“粘贴胶带”是从“将保护胶带(本实施方式中为BG胶带25)或为了保持被分割后的半导体晶片而使用的粘接胶带等胶带粘贴到半导体晶片5的工序是否需要2次以上(换言之，将胶带自半导体晶片5剥离的工序是否需要2次以上)”的观点出发进行了评价。胶带的粘贴如果为1次，则表示为“○”记号、如果需要2次以上则表示为“×”记号。再有，将包含自被分割成半导体芯片后的半导体晶片剥离胶带的操作的情况、自半导体晶片剥离胶带的剥离操作的困难性高的情况也表示为“×”。
“掩模形成工序”是从“在薄厚化工序(本实施方式中为图2(A)的背面研磨工序)中是否需要执行用于在厚度变薄的半导体晶片上形成抗蚀剂掩模7的照相平版印刷(photolithography)、或者是否需要执行2次以上的用于形成抗蚀剂掩模7的照相平版印刷(换言之，抗蚀剂掩模7的除去是否需要2次以上)”的观点出发进行了评价。如果在薄厚化工序后无需执行用于形成抗蚀剂掩模7的照相平版印刷、或用于形成抗蚀剂掩模7的照相平版印刷为1次，则表示为“○”记号，如果在薄厚化工序后需要进行照相平版印刷工序、或者需要进行2次以上的照相平版印刷，则表示为“×”记号。
“绝缘膜的蚀刻性”一般来说是从“是否能够有效或高速地对蚀刻性比半导体晶片5(本实施方式中为Si或Si系材料)更难的绝缘膜3(本实施方式中为SiO2)进行蚀刻”的观点出发进行了评价。用“○”记号表示可高速地蚀刻绝缘膜3的情况(换言之，通过自半导体晶片的表面侧开始的蚀刻来进行绝缘膜的除去的情况)，除此以外的情况用“×”记号来表示。
每个计价项目的各制造方法的计价如下。
关于“芯片收获率”，虽然受到刀片的厚度(至少40～50μm左右)带来的制约的“DBG”的评价为“×”，但除此以外的制造方法均是等离子体切割，因此任一评价都是“○”。
关于“减少碎屑”，虽然伴随于机械研削、研磨的“DBG”的评价为“×”，但除此以外的使用了基于等离子体的非接触加工的制造方法的评价均为“○”。
关于“操作性”，对于“DBG”、“背面等离子体切割”、“双面等离子体切割”、及“表面等离子体切割”的任一项而言，由于需要在未粘贴到带切割环的保持胶带的状态下进行完全地被分割的半导体晶片的操作，故为“×”。在本实施方式的制造方法中，半导体晶片5除了绝缘膜3以外在主蚀刻工序(图3(A))、即被粘贴到带切割环的保持胶带28之前并未被切断。因此，针对本实施方式的制造方法的“操作性”的评价为“○”。
关于“保护胶带粘贴次数”，在“DBG”中虽然保护胶带的粘贴次数为1次，但由于需要从被分割成半导体芯片的状态下的半导体晶片除去保护胶带，故评价为“×”。在“背面等离子体切割”、“双面等离子体切割”、及“表面等离子体切割”中，由于胶带的粘贴或剥离需要2次以上，故评价为“×”。在本实施方式的制造方法中，BG胶带粘贴工序(图1(E))与BG胶带剥离工序(图2(E))各为1次。再有，从被分割成半导体芯片1前的半导体晶片5剥离BG胶带25。因此，针对本实施方式的制造方法的“保护胶带粘贴次数”的评价是“○”。
关于“掩模形成工序”，原来在“DBG”中是不进行照相平版印刷的。对于“背面等离子体切割”与“表面等离子体切割”而言，虽然用于形成掩模的照相平版印刷的次数为1次，但需要对薄厚化工序中变薄的半导体晶片进行照相平版印刷，因此评价是“×”。对于“双面等离子体切割”而言，由于需要对表面背面双面共计进行2次用于形成掩模的照相平版印刷，故评价为“×”。在本实施方式的制造方法中，用于形成抗蚀剂掩模7的照相平版印刷仅有1次(图1(B)的掩模形成工序)，而且对在薄厚化工序变薄前的半导体晶片5进行。因此，针对本实施方式的制造方法的“掩模形成工序”的计价是“○”。
关于“绝缘膜的蚀刻性”，原来在“DBG”中是不进行蚀刻的。对于“双面等离子体切割”与“表面等离子体切割”而言，由于可从形成了绝缘膜3的表面5a高速地蚀刻绝缘膜3，故评价为“○”。对于“背面等离子体切割”而言，需要从与形成有绝缘膜3的表面5a相反侧的背面5b蚀刻绝缘膜3，因此蚀刻效率低，评价为“×”。在本实施方式的制造方法中，由于从形成了绝缘膜3的表面5a蚀刻绝缘膜3(图1(C)的绝缘膜蚀刻工序)，故可高速地蚀刻绝缘膜3。因此，针对本实施方式的制造方法的“绝缘膜的蚀刻性”的评价为“○”。
如上，可理解：仅本实施方式的制造方法在全部的6个项目都是良好的，在与其他制造方法的比较中本实施方式的制造方法也是优越的。
本发明能够如以下例示性地列举的那样进行各种变形。
抗蚀剂表面处理工序(图1(D))并未被限定为等离子体处理，只要能在执行绝缘膜蚀刻工序(图1(E))之际除去抗蚀剂掩模7的表面产生的粗糙，就可采用等离子体处理以外的干式或湿式的工艺。再有，在表面具有粗糙的抗蚀剂掩模7和BG胶带25的密接力低且可容易地剥离的情况下也可以省略抗蚀剂表面处理工序。
绝缘膜蚀刻工序(图1(C))和后续的抗蚀剂表面处理工序(1(D))也可以用其他干蚀刻装置来执行。同样地，主蚀刻工序(图3(A))和后续的灰化工序(图3(B))也可以用其他干蚀刻装置来执行。相反，也可以利用相同的干蚀刻装置来执行作为等离子体处理的绝缘膜蚀刻工序(图1(C))、抗蚀剂表面处理工序(1(D))、等离子体应力减缓工序(图2(C))、主蚀刻工序(图3(A))、及灰化工序(图3(B))中的任意2个以上的工序。
-符号说明-
1             半导体芯片
2              模具
3              绝缘膜
4              IC部
5              半导体晶片
5a             表面
5b             背面
5c             变质层
6              分割区域
7              抗蚀剂掩模
11A，11B，11C        干蚀刻装置
12             腔室
12a            气体导入口
12b            排气口
13             天线
14A，14B        高频电源部
15              处理室
16              平台
17A               CF4／Ar混合气体源
17B              氧气源
17C              SF6气体源
18               真空排气部
19               等离子体
20               氧等离子体
21               SF6等离子体
25               BG胶带
26               研削装置
27               切割环
28               保持胶带
29               盖子

Claims (4)

1.一种半导体芯片的制造方法，将具备形成有多个半导体元件部的第1面及与该第1面相反一侧的第2面的半导体晶片，按每个所述半导体元件部进行分割，来制造半导体芯片，其中多个所述半导体元件部在绝缘膜上是由分割区域划分开的，其中，该制造方法包括：
在所述第1面上形成覆盖所述半导体元件部但使所述分割区域露出的掩模的工序；
通过自所述第1面照射等离子体来除去从所述掩模露出的所述分割区域的所述绝缘膜的第1等离子体切割工序；
在所述第1等离子体切割工序后将保护胶带粘贴到所述第1面上的工序；
在粘贴了所述保护胶带之后，对所述第2面进行研削，对所述半导体晶片进行薄厚处理的工序；
在所述研削之后在所述第2面上粘贴带框架的保持胶带的工序；
在粘贴了所述保持胶带后，从所述第1面剥离并除去所述保护胶带的工序；
在剥离了所述保护胶带后，通过从所述第1面照射等离子体而除去所述半导体晶片中从所述掩模露出的所述分割区域的部分，按每个所述半导体元件部将所述半导体晶片分割成多个半导体芯片的第2等离子体切割工序；以及
在所述第2等离子体切割工序后除去所述掩模的工序。
2.根据权利要求1所述的半导体芯片的制造方法，其中，
还包括：
在粘贴所述保护胶带前，通过从所述第1面照射等离子体来除去因所述第1等离子体切割工序而在所述掩模的表面上产生的变质层的工序。
3.根据权利要求1或2所述半导体芯片的制造方法，其中，
还包括：
在粘贴所述保持胶带前，通过从所述第1面照射等离子体来除去因所述研削而在所述第2面上产生的变质层的工序。
4.根据权利要求1～3中任一项所述的半导体芯片的制造方法，其中，
在除去所述掩模的工序中，通过从所述第1面照射等离子体来除去所述掩模。
CN201280024239.1A 2011-05-19 2012-05-18 半导体芯片的制造方法 Active CN103563053B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011112434A JP5591181B2 (ja) 2011-05-19 2011-05-19 半導体チップの製造方法
JP2011-112434 2011-05-19
PCT/JP2012/003277 WO2012157287A1 (ja) 2011-05-19 2012-05-18 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
CN103563053A true CN103563053A (zh) 2014-02-05
CN103563053B CN103563053B (zh) 2016-03-09

Family

ID=47176632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024239.1A Active CN103563053B (zh) 2011-05-19 2012-05-18 半导体芯片的制造方法

Country Status (4)

Country Link
US (1) US9076859B2 (zh)
JP (1) JP5591181B2 (zh)
CN (1) CN103563053B (zh)
WO (1) WO2012157287A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390360A (zh) * 2014-09-02 2016-03-09 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN105390361A (zh) * 2014-09-02 2016-03-09 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN106560916A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法以及元件芯片
CN107180788A (zh) * 2016-03-09 2017-09-19 松下知识产权经营株式会社 元件芯片的制造方法
CN107452596A (zh) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 元件芯片的制造方法
CN109536067A (zh) * 2018-10-31 2019-03-29 中航锂电技术研究院有限公司 一种防止辊压溢胶的耐高温胶带
CN113539956A (zh) * 2021-06-11 2021-10-22 深圳米飞泰克科技有限公司 一种晶片的加工方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
JP6318046B2 (ja) * 2014-08-12 2018-04-25 株式会社ディスコ ウエーハの分割方法
JP2016058578A (ja) * 2014-09-10 2016-04-21 株式会社ディスコ 分割方法
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP6500230B2 (ja) 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP6492286B2 (ja) * 2015-09-25 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP6564670B2 (ja) * 2015-10-06 2019-08-21 株式会社ディスコ デバイスの製造方法
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6524535B2 (ja) * 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP2017163070A (ja) * 2016-03-11 2017-09-14 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法
JP6512454B2 (ja) * 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
JP6646820B2 (ja) * 2019-02-20 2020-02-14 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019153799A (ja) * 2019-04-19 2019-09-12 パナソニックＩｐマネジメント株式会社 素子チップの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342067A (ja) * 1993-06-01 1994-12-13 Japan Radio Co Ltd 自動衝突予防援助装置
JP2003282490A (ja) * 2002-03-27 2003-10-03 Hitachi Ltd 半導体装置及びその製造方法
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US20090289228A1 (en) * 2008-05-22 2009-11-26 Philtech Inc. RF powder and method for manufacturing the same
US20100081257A1 (en) * 2008-04-16 2010-04-01 Hendricks Craig W Dice by grind for back surface metallized dies
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03185750A (ja) * 1989-12-14 1991-08-13 Victor Co Of Japan Ltd 半導体装置
JPH03205846A (ja) * 1990-01-08 1991-09-09 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH07201784A (ja) 1994-01-07 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
JPH0864828A (ja) * 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
JP4579489B2 (ja) 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP4013745B2 (ja) 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342067A (ja) * 1993-06-01 1994-12-13 Japan Radio Co Ltd 自動衝突予防援助装置
JP2003282490A (ja) * 2002-03-27 2003-10-03 Hitachi Ltd 半導体装置及びその製造方法
US20040102025A1 (en) * 2002-11-20 2004-05-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP2006114825A (ja) * 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US20100081257A1 (en) * 2008-04-16 2010-04-01 Hendricks Craig W Dice by grind for back surface metallized dies
US20090289228A1 (en) * 2008-05-22 2009-11-26 Philtech Inc. RF powder and method for manufacturing the same
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390360A (zh) * 2014-09-02 2016-03-09 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN105390361A (zh) * 2014-09-02 2016-03-09 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN105390360B (zh) * 2014-09-02 2019-01-01 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN105390361B (zh) * 2014-09-02 2019-04-12 松下知识产权经营株式会社 等离子体处理装置及等离子体处理方法
CN106560916A (zh) * 2015-10-01 2017-04-12 松下知识产权经营株式会社 元件芯片的制造方法以及元件芯片
CN107180788A (zh) * 2016-03-09 2017-09-19 松下知识产权经营株式会社 元件芯片的制造方法
CN107452596A (zh) * 2016-05-30 2017-12-08 松下知识产权经营株式会社 元件芯片的制造方法
CN107452596B (zh) * 2016-05-30 2023-05-23 松下知识产权经营株式会社 元件芯片的制造方法
CN109536067A (zh) * 2018-10-31 2019-03-29 中航锂电技术研究院有限公司 一种防止辊压溢胶的耐高温胶带
CN113539956A (zh) * 2021-06-11 2021-10-22 深圳米飞泰克科技有限公司 一种晶片的加工方法

Also Published As

Publication number Publication date
CN103563053B (zh) 2016-03-09
WO2012157287A1 (ja) 2012-11-22
JP2012243945A (ja) 2012-12-10
US20140295644A1 (en) 2014-10-02
US9076859B2 (en) 2015-07-07
JP5591181B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
CN103563053B (zh) 半导体芯片的制造方法
CN100456449C (zh) 半导体器件的制造方法
JP4288229B2 (ja) 半導体チップの製造方法
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
TWI521584B (zh) 使用ｕｖ－可硬化黏著膜的雷射及電漿蝕刻晶圓分割
US6803247B2 (en) Method for dividing semiconductor wafer
TWI635569B (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
TWI605505B (zh) 從晶圓背側切割晶圓
KR20150032582A (ko) 웨이퍼 다이싱을 위한, 레이저, 플라즈마 에칭 및 배면 그라인딩 프로세스
JP6302644B2 (ja) ウェーハの加工方法
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
TW201719746A (zh) 晶圓的分割方法
TW201403698A (zh) 用於使用雷射及電漿蝕刻之晶圓切割之均勻遮蔽
US20090186465A1 (en) Wafer dividing method
TW201917783A (zh) 晶圓加工方法
CN101989572A (zh) 晶圆切割的方法
JP6564670B2 (ja) デバイスの製造方法
CN107154369A (zh) 等离子体处理方法
CN107799467B (zh) 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
KR101099605B1 (ko) 반도체 소자 제조 장치 및 방법
CN109979879B (zh) 半导体芯片制造方法
JP6546507B2 (ja) デバイスの製造方法
KR20160018385A (ko) 가공 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151008

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant