CN101989572A - 晶圆切割的方法 - Google Patents

晶圆切割的方法 Download PDF

Info

Publication number
CN101989572A
CN101989572A CN2009100561240A CN200910056124A CN101989572A CN 101989572 A CN101989572 A CN 101989572A CN 2009100561240 A CN2009100561240 A CN 2009100561240A CN 200910056124 A CN200910056124 A CN 200910056124A CN 101989572 A CN101989572 A CN 101989572A
Authority
CN
China
Prior art keywords
etching
wafer
flow
cutting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100561240A
Other languages
English (en)
Inventor
赵俊
金宝宁
秦伟
杨渝书
单双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100561240A priority Critical patent/CN101989572A/zh
Publication of CN101989572A publication Critical patent/CN101989572A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种晶圆切割的方法,提供一具有切割道和芯片的晶圆,该方法包括:沿晶圆切割道干法刻蚀到半导体衬底;对所述晶圆进行背部减薄;采用湿法刻蚀将芯片分离。采用该方法能够在切割具有窄切割道的晶圆时,有效防止发生晶圆损伤。

Description

晶圆切割的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种晶圆切割的方法。
背景技术
在半导体制程中,通常是将晶圆切割成一个个芯片,然后将这些芯片做成功能不同的半导体封装结构。图1为晶圆的俯视图。晶圆由多个芯片101组成,而芯片101间则以切割道(scribe line)102相隔。每个芯片101通过沉积、微影、蚀刻、掺杂及热处理等工艺,在半导体衬底上形成元件、叠层、互连线以及焊垫等;切割道102用于延此处分为一个个芯片,所以不存在功能元件,一般在半导体衬底上有依次形成的氧化层和氮化层。
现有技术中对晶圆进行切割的方法包括:首先利用研磨机的磨轮对晶圆进行背部减薄(backside grinding),接着利用切割刀具,沿着芯片101间的切割道,自晶圆的有源表面向背面进行切割,使一个个芯片101分离,形成独立的芯片。其中,晶圆的有源表面指在半导体衬底上形成元件、叠层、互连线以及焊垫等的表面,而另一面则成为晶圆的背面。
由于在同样晶圆上要求制作的芯片数量越来越多,所以切割道的宽度要相应变窄,由原来200微米的切割道宽度,变为80微米以下。随着切割道的变窄,采用现在的晶圆切割技术,已经不再适用。这是由于利用切割刀具沿切割道切割芯片时,切割道附近都会承受应力,切割道越窄,其临近的芯片承受的应力就越大,所以容易产生崩边(chipping)和晶圆破损问题。
发明内容
有鉴于此,本发明解决的技术问题是:具有窄切割道的晶圆,在切割时发生晶圆损伤的问题。
为解决上述技术问题,本发明的技术方案具体是这样实现的:
本发明公开了一种晶圆切割的方法,提供一具有切割道和芯片的晶圆,该方法包括:
沿晶圆切割道干法刻蚀到半导体衬底;
对所述晶圆进行背部减薄;
采用湿法刻蚀将芯片分离。
所述干法刻蚀的具体方法为:
在所述晶圆表面涂布光阻胶层;
曝光显影图案化所述光阻胶层,所述图案化光阻胶层的开口对准切割道;
以所述图案化的光阻胶层为掩膜,对切割道的氮化层和氧化层依次进行刻蚀,在切割道露出晶圆的半导体衬底。
所述氮化层的厚度为5000~10000埃;所述氧化层的厚度为40000~70000埃。
刻蚀氮化层在刻蚀反应腔内进行,刻蚀反应腔压力为100~200毫托mT;高频射频功率为1000~2000瓦;低频频射频功率为300~600瓦;氩气Ar的流量为200~400标准立方厘米/分钟sccm;六氟化硫SF6的流量为10~40sccm;三氟甲烷CHF3的流量为10~40sccm;四氟化碳CF4的流量为20~50sccm。
所述刻蚀氮化层的时间为100~200秒。
刻蚀氧化层在刻蚀反应腔内进行,刻蚀反应腔压力为50~120mT;高频射频功率为1000~2000瓦;低频频射频功率为600~1000瓦;所Ar的流量为100~200sccm;八氟化四碳C4F8的流量为10~30sccm;氧气的流量为10~30sccm。
所述刻蚀氧化层的时间为300~500秒。
所述对晶圆减薄后的厚度为80~100微米。
所述湿法刻蚀将芯片分离采用硫酸。
由上述的技术方案可见,本发明通过采用干法刻蚀和湿法刻蚀相结合的方法完成晶圆切割,替代了使用切割刀具的晶圆切割方法,有效防止了切割刀具在较窄切割道上进行切割,使得临近芯片承受较大应力,导致晶圆破损的问题。本发明采用了较为柔和的实施方法,以实现本发明的目的:在切割后实现晶圆芯片的完好。
附图说明
图1为晶圆俯视图。
图2为本发明切割晶圆的方法流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明在切割晶圆时,不使用切割刀具,而采用干法刻蚀和湿法刻蚀相结合的方法完成切割,使得芯片不受损伤。
本发明切割晶圆的方法流程示意图如图2所示。其包括以下步骤:
步骤21、沿晶圆切割道干法刻蚀,到半导体衬底。
首先,在晶圆表面涂布光阻胶层,所述光阻胶层覆盖芯片和切割道,并曝光显影图案化该光阻胶层,使得图案化光阻胶层的开口对准切割道。光阻胶层的厚度为3000~5000埃。该光阻胶层比较厚,这是因为该步骤中要进行干法刻蚀时,刻蚀切割道的深度比较深,要依次刻蚀切割道的氮化层、氧化层以及一定的半导体衬底。较厚的光阻胶层能够防止干法刻蚀切割道还未完成,光阻胶层就消耗完毕,无法阻挡刻蚀气体,而对芯片造成刻蚀损伤。
然后,以图案化的光阻胶层为掩膜,在刻蚀反应腔内对切割道进行刻蚀:依次刻蚀切割道上的氮化层和氧化层,还会刻蚀一定的切割道的半导体衬底。
刻蚀氮化层的反应腔参数为:反应腔压力为100~200毫托(mT);高频射频功率为1000~2000瓦;低频频射频功率为300~600瓦;所采用氩气(Ar)为200~400标准立方厘米/分钟(sccm);六氟化硫(SF6)为10~40sccm;三氟甲烷(CHF3)的流量为10~40sccm;四氟化碳(CF4)的流量为20~50sccm;刻蚀厚度为5000~10000埃的氮化层一般需要的时间在100~200秒。
刻蚀氧化层的反应腔参数为:反应腔压力为50~120mT;高频射频功率为1000~2000瓦;低频频射频功率为600~1000瓦;所采用的Ar为100~200sccm;八氟化四碳(C4F8)的流量为10~30sccm;氧气的流量为10~30sccm;刻蚀厚度为40000~70000埃的氧化层一般需要的时间在300~500秒。此时,在氧化层刻蚀完后,由于与半导体衬底直接接触,自然会刻蚀一定厚度的半导体衬底,但此时芯片间并未完全分离。
步骤22、利用研磨机对晶圆进行背部减薄。研磨晶圆背面,即半导体衬底,将晶圆的厚度从700~800微米减薄到80~100微米,背部减薄后,较薄的晶圆更容易使芯片分离,并改善散热,有益于封装中减少热应力,也减少了最终集成电路管壳的外形尺寸和重量。一般地,在研磨晶圆背面的时候,为使晶圆正面制作的芯片元件不受背面研磨的影响,将晶圆正面的有源表明保护起来,即在晶圆正面粘贴保护胶带,在研磨之后将其剥离。
步骤23、背部减薄后,芯片间仍然没有完全分离,但是芯片间的相连,只有很薄的一层半导体衬底,为了防止背部减薄时就完全分离芯片,对芯片造成机械应力损伤,所以采用湿法刻蚀的方法,将芯片间彻底分离。湿法刻蚀半导体衬底采用硫酸,同时硫酸也可以去除残留的光阻胶。
通过采用上述步骤,替代了使用切割刀具的晶圆切割方法,有效防止了切割刀具在较窄切割道上进行切割,使得临近芯片承受较大应力,导致晶圆破损的问题。本发明采用了较为柔和的实施方法,以实现本发明的目的:在切割后实现晶圆芯片的完好。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种晶圆切割的方法,提供一具有切割道和芯片的晶圆,该方法包括:
沿晶圆切割道干法刻蚀到半导体衬底;
对所述晶圆进行背部减薄;
采用湿法刻蚀将芯片分离。
2.如权利要求1所述的方法,其特征在于,所述干法刻蚀的具体方法为:
在所述晶圆表面涂布光阻胶层;
曝光显影图案化所述光阻胶层,所述图案化光阻胶层的开口对准切割道;
以所述图案化的光阻胶层为掩膜,对切割道的氮化层和氧化层依次进行刻蚀,在切割道露出晶圆的半导体衬底。
3.如权利要求2所述的方法,其特征在于,所述氮化层的厚度为5000~10000埃;所述氧化层的厚度为40000~70000埃。
4.如权利要求3所述的方法,其特征在于,刻蚀氮化层在刻蚀反应腔内进行,刻蚀反应腔压力为100~200毫托mT;高频射频功率为1000~2000瓦;低频频射频功率为300~600瓦;氩气Ar的流量为200~400标准立方厘米/分钟sccm;六氟化硫SF6的流量为10~40sccm;三氟甲烷CHF3的流量为10~40sccm;四氟化碳CF4的流量为20~50sccm。
5.如权利要求4所述的方法,其特征在于,所述刻蚀氮化层的时间为100~200秒。
6.如权利要求3所述的方法,其特征在于,刻蚀氧化层在刻蚀反应腔内进行,刻蚀反应腔压力为50~120mT;高频射频功率为1000~2000瓦;低频频射频功率为600~1000瓦;所Ar的流量为100~200sccm;八氟化四碳C4F8的流量为10~30sccm;氧气的流量为10~30sccm。
7.如权利要求6所述的方法,其特征在于,所述刻蚀氧化层的时间为300~500秒。
8.如权利要求1至7任一项所述的方法,其特征在于,所述对晶圆减薄后的厚度为80~100微米。
9.如权利要求8所述的方法,其特征在于,所述湿法刻蚀将芯片分离采用硫酸。
CN2009100561240A 2009-08-07 2009-08-07 晶圆切割的方法 Pending CN101989572A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100561240A CN101989572A (zh) 2009-08-07 2009-08-07 晶圆切割的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100561240A CN101989572A (zh) 2009-08-07 2009-08-07 晶圆切割的方法

Publications (1)

Publication Number Publication Date
CN101989572A true CN101989572A (zh) 2011-03-23

Family

ID=43746035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100561240A Pending CN101989572A (zh) 2009-08-07 2009-08-07 晶圆切割的方法

Country Status (1)

Country Link
CN (1) CN101989572A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
CN104108139A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mems晶圆的切割方法
CN106711090A (zh) * 2015-11-18 2017-05-24 Imec 非营利协会 将半导体晶圆的堆叠体单片化的方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN112758885A (zh) * 2020-12-25 2021-05-07 中国电子科技集团公司第十三研究所 Mems异形芯片的切割方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367324A (zh) * 2012-04-01 2013-10-23 上海华虹Nec电子有限公司 用于半导体芯片的切割道
CN104108139A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mems晶圆的切割方法
CN104108139B (zh) * 2013-04-18 2015-12-09 中芯国际集成电路制造(上海)有限公司 一种mems晶圆的切割方法
CN106711090A (zh) * 2015-11-18 2017-05-24 Imec 非营利协会 将半导体晶圆的堆叠体单片化的方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107369611B (zh) * 2017-07-11 2020-03-17 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN112758885A (zh) * 2020-12-25 2021-05-07 中国电子科技集团公司第十三研究所 Mems异形芯片的切割方法

Similar Documents

Publication Publication Date Title
US9076859B2 (en) Method of manufacturing semiconductor chips
US7507638B2 (en) Ultra-thin die and method of fabricating same
TWI605506B (zh) 用於極薄晶圓之利用雷射剝離與電漿蝕刻損害移除之基板切割
US8012857B2 (en) Semiconductor die singulation method
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
JP6730891B2 (ja) ウエーハの加工方法
CN102130047B (zh) 半导体管芯切单方法
CN101989572A (zh) 晶圆切割的方法
KR100831571B1 (ko) 플래시 소자 및 이의 제조 방법
CN102130048B (zh) 半导体管芯切单方法
CN104078346A (zh) 半导体器件的平坦化方法
TWI602226B (zh) 一種蝕刻裝置及半導體晶圓分割方法
US20060292827A1 (en) Chemical die singulation technique
CN106560916B (zh) 元件芯片的制造方法
US9059273B2 (en) Methods for processing a semiconductor wafer
CN114530414A (zh) 半导体芯片制造方法
JP6740091B2 (ja) ウエーハの加工方法
US20240170332A1 (en) Wafer with test structure and method of dicing wafer
JP2004200432A (ja) 半導体装置及びその製造方法
KR100964273B1 (ko) 필라패턴 제조 방법
JP3663100B2 (ja) 半導体装置およびその製造方法、並びに、無線通信システム
JP2006041263A (ja) 光電変換素子の製造方法及び光電変換素子
JP2008071907A (ja) 半導体チップの製造方法、及び半導体チップ
JP2015103705A (ja) 半導体装置の製造方法および半導体装置ならびに半導体製造装置
KR20180072073A (ko) 박막화 후 식각을 이용한 반도체 웨이퍼 다이싱 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110323