CN103389605B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN103389605B
CN103389605B CN201310114477.8A CN201310114477A CN103389605B CN 103389605 B CN103389605 B CN 103389605B CN 201310114477 A CN201310114477 A CN 201310114477A CN 103389605 B CN103389605 B CN 103389605B
Authority
CN
China
Prior art keywords
tft
electrode
projection
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310114477.8A
Other languages
English (en)
Other versions
CN103389605A (zh
Inventor
石垣利昌
高桥文雄
栗山英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to CN201710036815.9A priority Critical patent/CN106773418A/zh
Publication of CN103389605A publication Critical patent/CN103389605A/zh
Application granted granted Critical
Publication of CN103389605B publication Critical patent/CN103389605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示装置，在高精细画面中，通过使连接源电极与像素电极的通孔的直径减小，使像素的透射率提高，使像素亮度提高。在像素内配置有TFT和突起(BK)，TFT的源电极(ST)覆盖突起地延伸，覆盖TFT和突起地形成无机钝化膜(PAS)，覆盖TFT上的所述无机钝化膜地形成有机钝化膜(IN)，覆盖有机钝化膜地形成对置电极(CT)，覆盖对置电极地形成上部绝缘膜(UPS)，在上部绝缘膜上形成像素电极(PX)，像素电极在突起上经由在所述无机钝化膜(PAS)以及上部绝缘膜(UPS)形成的连接孔(CH)与源电极导通。由此能够使通孔(CH)的直径减小，能够使像素的透射率提高。

Description

显示装置
技术领域
本发明涉及液晶显示装置等显示装置，特别涉及能够通过使在基板的像素电路部分中的有机膜形成的接触孔的直径减小来提高透射率的显示装置。
背景技术
在显示装置例如液晶显示装置等中，设置呈矩阵状形成有像素电极以及薄膜晶体管(TFT：Thin Film Transistor)等的阵列基板(或称为TFT基板)、和与该阵列基板相对并在与阵列基板的像素电极对应的位置形成有滤色器等的对置基板，在阵列基板与对置基板之间夹持有液晶。并且，通过按每个像素控制液晶分子对光的透射率来形成图像。
近年来，在液晶显示装置中，如“专利文献1”的记载，已知提高像素部的开口率的尝试。“专利文献1”所公开的液晶显示装置，在为了连接薄膜晶体管与像素电极而形成的接触孔，具有填埋形成像素电极所产生的凹部的填埋部。由此，可抑制有机钝化膜的接触孔部的液晶分子的取向混乱，不会使液晶显示装置的像素部的开口率下降，防止了漏光。
现有技术文献
专利文献
专利文献1：日本特开平9-304793号公报
发明内容
发明要解决的问题
然而，在上述那样的液晶显示装置中，存在为了填埋凹部而必须增加光刻或各向异性蚀刻的工序的问题。
鉴于上述问题，本发明的目的在于，在具有为了连接薄膜晶体管与像素电极而形成的接触孔的液晶显示装置那样的显示装置中，不会使液晶显示装置那样的显示装置的像素部的开口率下降地防止漏光，并且提高有机绝缘膜的生产率，提高接触孔周围的加工精度。
用于解决问题的手段
能够从多个角度把握本发明，从一个角度获得的代表性的本发明的液晶显示装置为如下所述。另外，从其他角度获得的本发明的液晶显示装置，通过以下所述的实施发明的方式的说明等可以明确。
本申请所公开的发明中，若简单说明代表性发明的概要，则如下述这样。
(1)一种显示装置，具有阵列基板和与该阵列基板相对的对置基板，其特征在于，在阵列基板的像素内配置有TFT和突起，所述TFT的源电极以至少覆盖所述突起的一部分的方式延伸，覆盖所述TFT和所述突起地形成无机钝化膜，在所述TFT上的所述无机钝化膜上形成有机钝化膜，在所述有机钝化膜上形成对置电极，覆盖所述对置电极地形成上部绝缘膜，在所述上部绝缘膜上形成像素电极，所述像素电极在所述突起上经由在所述无机钝化膜以及所述上部绝缘膜形成的连接孔与所述源电极导通。
(2)一种显示装置，具有阵列基板和与该阵列基板相对的对置基板，其特征在于，在阵列基板的驱动电路内配置有TFT和突起，所述TFT的源电极以至少覆盖所述突起的一部分的方式延伸，覆盖所述TFT和所述突起地形成无机钝化膜，在所述TFT上的所述无机钝化膜上形成有机钝化膜，覆盖所述有机钝化膜地形成上部绝缘膜，在所述上部绝缘膜上形成布线，所述布线在所述突起上经由在所述无机钝化膜以及所述上部绝缘膜形成的连接孔而与所述源电极导通。
附图说明
图1是表示本发明的实施方式涉及的显示装置的等效电路的电路图。
图2是表示一个像素电路的结构的一例的俯视图。
图3是实施例1的像素电路所包含的薄膜晶体管的剖面图。
图4A是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4B是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4C是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4D是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4E是表示图3所示的薄膜晶体管的制造工序的剖面图。。
图4F是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4G是表示图3所示的薄膜晶体管的制造工序的剖面图。
图4H是表示图3所示的薄膜晶体管的制造工序的剖面图。
图5是表示3所示的薄膜晶体管的结构的俯视图。
图6是表示薄膜晶体管的比较例的剖面图。
图7A是表示图6所示的薄膜晶体管的制造工序的剖面图。
图7B是表示图6所示的薄膜晶体管的制造工序的剖面图。
图7C是表示图6所示的薄膜晶体管的制造工序的剖面图。
图7D是表示图6所示的薄膜晶体管的制造工序的剖面图。
图7E是表示图6所示的薄膜晶体管的制造工序的剖面图。
图7F是表示图6所示的薄膜晶体管的制造工序的剖面图。
图8是表示图6所示的薄膜晶体管的结构的俯视图。
图9是实施例2的像素电路所包含的薄膜晶体管的剖面图。
图10A是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10B是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10C是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10D是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10E是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10F是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10G是表示图9所示的薄膜晶体管的制造工序的剖面图。
图10H是表示图9所示的薄膜晶体管的制造工序的剖面图。
图11是实施例3的像素电路所包含的薄膜晶体管的剖面图。
图12A是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12B是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12C是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12D是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12E是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12F是表示图11所示的薄膜晶体管的制造工序的剖面图。
图12G是表示图11所示的薄膜晶体管的制造工序的剖面图。
图13是实施例4的驱动电路所包含的薄膜晶体管的剖面图。
图14A是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14B是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14C是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14D是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14E是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14F是表示图13所示的薄膜晶体管的制造工序的剖面图。
图14G是表示图13所示的薄膜晶体管的制造工序的剖面图。
图15是实施例5的像素电路所包含的薄膜晶体管的剖面图。
图16A是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16B是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16C是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16D是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16E是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16F是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16G是表示图15所示的薄膜晶体管的制造工序的剖面图。
图16H是表示图15所示的薄膜晶体管的制造工序的剖面图。
符号的说明
CL 公共信号线，CT 公共电极，CH 连接孔，CONT 接触孔，DL 图像信号线，GL 栅极信号线，PX 像素电极，TFT 薄膜晶体管，DT 漏电极，BK 突起，GI 栅极绝缘膜，GI2 层间绝缘膜，GT 栅电极，PAS 无机钝化膜，IN 有机钝化膜，UPS 上部绝缘膜，SC 半导体膜，SCN 接触层，ST 源电极，SL 源极布线，SUB 玻璃基板，TH 通孔，PR 阻挡膜，WI 上部布线层。
具体实施方式
以下使用实施例对本发明的内容进行详细说明。
此外，在用于说明实施例的全部附图中，具有相同功能的构件标注相同的符号，省略其重复说明。
另外，以下的实施例并不是限定本发明的权利要求的范围的解释。
另外，以下说明的实施例，是在IPS方式(In-Plane-Switching Mode：平面转换模式)的液晶表示装置中适用本发明的情况下的例子，在其他方式的液晶显示装置、有机EL显示装置等其他种类的显示装置中也能够适用本发明。
【实施例1】
本实施例涉及的显示装置是液晶显示装置，构成为包含阵列基板(也称为TFT基板)、与该阵列基板相对并设置有滤色器的对置基板、在两基板夹着的区域封入的液晶材料、和安装于阵列基板的驱动IC。阵列基板以及对置基板都是对玻璃基板等绝缘基板进行了加工得到的基板。
图1是表示本发明的实施例涉及的显示装置的等效电路的电路图。图1所示的等效电路相当于上述的阵列基板的显示区域的一部分。在阵列基板上，多条栅极信号线GL并行地在横向上延伸。另外，多条图像信号线DL并行地在纵向上延伸。并且，通过这些栅极信号线GL以及图像信号线DL，显示区域被区划成矩阵状，每一个划区相当于一个像素电路。另外，与各栅极信号线GL对应地，公共信号线CL在横向上延伸。
在通过栅极信号线GL以及图像信号线DL区划的像素电路的角落，形成有薄膜晶体管TFT，其栅电极GT连接于栅极信号线GL，漏电极DT连接于图像信号线DL。另外，在各像素电路中像素电极PX和公共电极CT成对地形成，像素电极PX连接于薄膜晶体管TFT的源电极ST，公共电极CT连接于公共信号线CL。
图2是表示1个像素电路的结构的一例的俯视图。如图2所示，对应于栅极信号线GL与图像信号线DL交叉的地方，存在薄膜晶体管TFT。薄膜晶体管TFT具有半导体膜SC、栅电极GT、源电极ST和漏电极DT。
在上述的像素电路中，通过对各像素的公共电极CT经由公共信号线CL施加公共电压，对栅极信号线GL施加栅极电压，从而选择像素电路的行。另外，通过在该选择的定时对各图像信号线DL供给图像信号，从而对各像素电路所包含的像素电极PX施加图像信号的电压。由此，在像素电极PX与公共电极CT之间产生与图像信号的电压相应强度的横向电场，根据该横向电场的强度决定液晶分子的取向。
对薄膜晶体管TFT进行详细说明。薄膜晶体管TFT由半导体膜SC、漏电极DT、源电极ST、栅电极GT构成。漏电极DT是图像信号线DL的一部分，包含下面与半导体膜SC相接的部分。半导体膜SC和栅电极GT在俯视视角下重叠。另外，源电极ST位于与漏电极DT分离的位置，从半导体膜SC和栅电极GT在俯视视角下重叠的位置向右方延伸，延伸到突起BK上，并与像素电极PX连接。另外，栅电极GT向图中上方延伸，其下端与栅极信号线GL连接。
图3是像素电路所包含的薄膜晶体管TFT的剖面图。该图示出了图2的A-A剖切线的剖面。在玻璃基板SUB上，设置包含与玻璃基板SUB相接的栅电极GT的导电层。在该导电层上设置栅极绝缘层GI。半导体膜SC与栅极绝缘层GI的上表面相接并设置在栅电极GT的上方。另外，在栅极绝缘层GI上设置突起BK。在半导体膜的上表面分离地配置源电极ST以及漏电极DT。源极布线SL从源电极ST延伸到突起BK上，并在突起BK上与像素电极PX连接。覆盖薄膜晶体管TFT以及突起BK地形成无机钝化膜PAS。另外，有机钝化膜IN形成为在无机钝化膜PAS上覆盖薄膜晶体管TFT并埋入突起BK。
在有机钝化膜IN上形成公共电极CT，接着形成上部绝缘膜UPS。源极布线SL通过在突起BK上的公共电极CT以及上部绝缘膜UPS形成的连接孔CH与像素电极PX连接。在此，源极布线SL自源电极在突起BK上从突起BK的基底部沿着顶部延伸。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图4A～图4H是表示图3所示的薄膜晶体管TFT的制造工序的剖面图。在图4A的初始工序中，在玻璃基板SUB上溅射形成厚度150nm的Mo层，通过光刻和湿式蚀刻形成栅电极GT。对栅电极GT而言，可以使用Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或者它们的层叠构造。
在下一步工序中，在形成有栅电极GT的玻璃基板SUB上，成膜构成栅极绝缘膜GI的氮化硅膜。氮化硅膜使用CVD装置来成膜。接着在使用CVD装置形成了无定形硅层以及接触层SCN之后，通过光刻进行蚀刻加工成所希望的形状来形成半导体膜SC。此外，接触层SCN是用于使半导体与漏电极以及源电极为欧姆接触的n+层。
在下一步工序中，在形成到薄膜晶体管TFT的半导体膜SC的玻璃基板SUB上涂覆了感光性材料之后，通过对感光性材料的所希望的区域选择性地照射光然后显影来进行图案化，在栅极绝缘膜GI上形成所希望的高度的突起BK。(参照图4A)。对感光性材料而言，存在有机绝缘膜材料、光阻材料、光抗蚀剂等，只要能够通过曝光、显影在基板上的所希望的区域形成凸部，可以是任何材料。
在图4B的下一步工序中，为了形成源电极ST以及漏电极DT，依次成膜厚度100nm的Ti层、厚度450nm的AlSi层、厚度100mm的Ti层，对这些膜进行光刻以及干式蚀刻处理，形成源电极ST以及漏电极DT。取代成膜上述层，也可以成膜Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。与此同时，源极布线SL也通过源电极ST延伸到突起BK上而形成。为了不透射光，从开口率的观点出发，希望使源极布线SL的布线宽度变窄。
在下一步工序中，使用CVD法成膜构成无机钝化膜PAS的氮化硅膜，所述无机钝化膜PAS用于防止从外部侵入水或杂质等(图4B)。然后，涂覆形成有机钝化膜IN(图4C)。虽然在突起BK上也涂覆了有机钝化膜IN，但因为有机钝化膜IN在烘烤前具有流动性，所以突起BK上的有机钝化膜IN的厚度能够小于突起BK的高度。然后，通过对有机钝化膜IN进行光刻，加工成使突起BK上部露出(图4D)。此时，因为突起BK上的有机钝化膜IN的厚度小于突起BK的高度，所以与对突起BK的高度部分进行挖坑加工的情况相比，能够缩短曝光以及显影所需要的时间。然后，通过进行加热，一边使其回流并平坦化一边进行烘烤(图4E)。
在下一步工序中，进而成膜例如ITO等的透明导电膜，在进行图案化并形成了公共电极CT之后形成上部绝缘膜UPS(图4F)。公共电极CT在俯视观察的情况下，被图案化成在突起BK的附近开有窗口W。在下一步工序中，通过光刻以及干式蚀刻，将无机钝化膜PAS以及上部绝缘膜UPS一起在突起BK顶部进行加工使其开口，使源极布线SL露出(图4G)。
在下一步工序中，通过成膜例如ITO等的透明导电膜，进行图案化来形成像素电极PX以使其在开口部与源极布线SL连接，从而完成包含图3所示的薄膜晶体管TFT的显示装置(图4H)。此外，在本实施例中半导体膜SC使用了无定形Si，但当然也可以使用结晶性Si或其他的半导体材料。
将由图4A～图4H说明的薄膜晶体管TFT的结构的源极漏极与突起BK之间的关系以俯视方式来表示的图为图5。优选使突起BK部的源极布线SL的宽度b比源极布线SL与像素电极PX的连接孔的最大直径c宽。这是因为：能够期待在形成该连接孔的蚀刻工序中金属的源极布线SL发挥阻止蚀刻的作用。另外，因为金属的源极布线SL不透射光，所以从确保开口率的观点出发，优选使该布线宽度b比突起BK的最大宽度a窄。
通过以上说明的结构，能够使源极布线SL的宽度变窄，有助于开口率的提高。另外，关于无机钝化膜PAS以及上部绝缘膜UPS的图案化，也由于在突起上进行而使可加工性提高。进而，由于公共电极CT和上部绝缘膜UPS在俯视视角下层叠，因而起到即使施加了热应力在公共电极CT与上部绝缘膜UPS的界面也不容易剥落的效果。另外，由于预先形成了突起，因而也起到有机钝化膜IN的加工容易的效果。
在本实施例中，通过感光性材料的图案化形成了突起BK，但通过其他例如喷墨法等印刷技术来形成当然也是可以的。感光性材料的图案化具有易于体现位置精度(易于高精度地定位)这样的优点，另一方面，若使用印刷技术，则具有将突起BK配置在所希望的位置通过一次工序就能完成这样的优点。另外，在本实施例中，通过光刻和湿式蚀刻进行了TFT的电极形成，但也可以取代此而通过对本领域技术人员来说公知的印刷法来形成。
【比较例】
以下将用于与本发明的显示装置的结构进行比较的显示装置作为比较例来进行说明。显示装置的等效电路与本发明同样。
图6是比较例的像素电路所包含的薄膜晶体管TFT的剖面图。在玻璃基板SUB上，设置包含与玻璃基板SUB相接的栅电极GT的导电层。在该导电层上设置栅极绝缘层GI。半导体膜SC与栅极绝缘层GI的上表面相接且设置在栅电极GT的上方。在半导体膜SC的上表面分离地配置源电极ST以及漏电极DT。源极布线SL从源电极ST延伸，并在接触孔CONT底部与像素电极PX连接。
无机钝化膜PAS以及有机钝化膜IN覆盖薄膜晶体管TFT地形成。在有机钝化膜IN形成接触孔CONT。在有机钝化膜IN上形成公共电极CT。公共电极CT在接触孔CONT部开口。进而，覆盖公共电极CT以及接触孔CONT地形成上部绝缘膜UPS，在上部绝缘膜UPS上形成像素电极PX。源极布线SL通过在接触孔CONT底部的无机钝化膜PAS以及上部绝缘膜UPS形成的连接孔CH与像素电极PX连接。
此外，在该结构中，在接触孔CONT的内壁的倾斜部分，源极的取向混乱而导致漏光。作为其对策，源极布线SL设置在俯视观察的情况下对接触孔CONT的上表面的开口进行覆盖的区域(图8)。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图7A～图7F是表示图6所示的薄膜晶体管TFT的制造工序的剖面图。从形成栅电极GT的工序到形成半导体膜SC的工序，与实施例1同样。(参照图7A)。
在下一步工序中，为了形成源电极ST以及漏电极DT，依次成膜厚度100nm的Ti层、厚度450nm的AlSi层、厚度100nm的Ti层，对这些膜进行光刻以及干式蚀刻的处理，形成源电极ST以及漏电极DT。然后，使用CVD法成膜构成无机钝化膜PAS的氮化硅膜(图7B)。
在下一步工序中，涂覆形成2μm的有机钝化膜IN。然后，在通过光刻将有机钝化膜IN加工挖成盆状之后，通过进行加热来烘烤(图7c)。在该工序中，由于有机钝化膜IN应加工的膜厚厚，因此与实施例1相比曝光时间长。
在下一步工序中，进而成膜例如ITO等的透明导电膜，进行图案化形成了公共电极CT之后形成上部绝缘膜UPS(图7D)。公共电极CT在俯视观察的情况下，被图案化成在接触孔CONT的附近开有窗口W。
在下一步工序中，通过光刻以及干式蚀刻将公共电极CT以及上部绝缘膜UPS一起在接触孔CONT底部进行加工使其开口，使源极布线SL露出(图7E)。在该工序中进行光刻时，因为在接触孔CONT的坑底滞留有光抗蚀剂，因此需要更多曝光量，另外分辨率下降。因为是坑底，所以与实施例1相比，对准的控制也更难。
在下一步工序中，通过成膜例如ITO等的透明导电膜，进行图案化来形成像素电极PX，以使其在连接孔CH部与源极布线SL连接，从而完成包含图6所示的薄膜晶体管TFT的显示装置(图7F)。若在该工序以后进行加热工序，则由于公共电极CT的端部位于接触孔CONT开口端，因此对接触孔CONT倾斜部的上部绝缘膜UPS和平坦部的公共电极CT施加的热应力的方向不同，容易剥落。
将由图6说明的薄膜晶体管TFT的结构的源极漏极与接触孔CONT之间的关系以俯视方式来表示的图为图8。优选源极布线SL的宽度e，在接触孔CONT部比接触孔CONT的开口直径d宽。这是因为：由于在接触孔CONT倾斜部液晶分子的取向混乱而导致漏光，因此通过设置不透射光的金属材料的源极布线SL，能够期待防止漏光的效果。但是开口率却减小。
【实施例2】
以下对本发明的其他结构的显示装置进行说明。显示装置的等效电路与实施例1同样。图9是像素电路所包含的薄膜晶体管TFT的剖面图。在玻璃基板SUB上设置突起BK、半导体层以及源极漏极布线。在半导体层以及源极漏极布线上设置栅极绝缘层GI。半导体膜SC与阻挡层PR的上表面相接，端部与源极漏极重叠。在栅极绝缘层GI上，以俯视视角下与半导体层重叠的方式设置栅电极GT。无机钝化膜PAS位于栅电极GT上，覆盖薄膜晶体管TFT以及突起BK。
源极布线SL从源电极ST延伸到突起BK上，并在突起BK上与像素电极PX连接。有机钝化膜IN成为覆盖薄膜晶体管TFT并埋入突起BK的形态。在有机钝化膜IN上形成公共电极CT，接着形成上部绝缘膜UPS。源极布线SL通过在突起BK上的栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS形成的连接孔CH与像素电极PX连接。在此，源极布线SL自源电极在突起BK上从突起BK的基底部沿顶部延伸。在图9中，为了防止来自玻璃基板SUB的杂质污染半导体层SC，或者为了使半导体层的密接性提高，在玻璃基板SUB形成阻挡层PR。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图10A～图10H是表示图9所示的薄膜晶体管TFT的制造工序的剖面图。在图10A～图10H中，形成于玻璃基板SUB上的阻挡层PR省略了图示。在初始工序中，在玻璃基板SUB上通过喷墨法形成突起BK(图10A)。通过喷墨法弹射到玻璃基板SUB上的墨，经过光照射至加热等固化过程形成突起BK。突起BK只要在固化后是绝缘性的材料就可以，从确保开口率的观点出发，优选光透射率高的材料。
在下一步工序中，为了形成源电极ST以及漏电极DT，成膜ITO膜，并对该膜进行光刻以及蚀刻的处理来形成源电极ST以及漏电极DT(图10B)。取代成膜上述的层，也可以成膜Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。与此同时，源极布线SL也形成为通过源电极ST延伸到突起BK上。
在下一步工序中，溅射氧化物半导体，形成半导体层SC。作为氧化物半导体的溅射方法，使用DC溅射，靶材料为In∶Ga∶Zn∶O＝1∶1∶1∶4的比例的材料。通过光刻将该半导体层SC蚀刻加工成所希望的形状来形成半导体膜SC(图10C)。
在下一步工序中，在形成了半导体膜SC的玻璃基板SUB上，成膜构成栅极绝缘层GI的氧化硅膜。氧化硅膜使用等离子体CVD装置来成膜。然后，依次溅射Al层Mo层，通过光刻和蚀刻形成栅电极GT(图10D)。对栅电极GT而言，可以使用Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。
在下一步工序中，使用CVD法成膜构成无机钝化膜PAS的氧化硅膜(图10E)，所述无机钝化膜PAS用于防止从外部侵入水或杂质等。然后，涂覆形成有机钝化膜IN。然后，在通过对有机钝化膜IN进行光刻而加工成使突起BK上部露出之后，通过进行加热，一边使其回流并平坦化一边进行烘烤(图10F)。这与实施例1同样。
在下一步工序中，进而成膜例如ITO等的透明导电层，进行图案化形成了公共电极CT之后形成上部绝缘膜UPS(图10G)。公共电极CT在俯视观察的情况下，被图案化成在突起BK的附近开口窗口W。在下一步工序中，通过光刻以及干式蚀刻将栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS一起在突起BK顶部进行加工使其开口，使源极布线SL露出。在下一步工序中，通过成膜例如ITO等的透明导电膜，进行图案化来形成像素电极PX，以使其在开口部与源极布线SL连接，从而完成包含图9所示的薄膜晶体管TFT的显示装置(图10H)。
通过以上说明的结构，与实施例1同样，能够使源极布线SL的宽度变窄，能够使开口率提高。另外，关于栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS的图案化，由于也在突起上进行，因而可加工性提高，由于公共电极CT和上部绝缘膜UPS在俯视视角下层叠，因此起到即使施加了热应力在公共电极CT与上部绝缘膜UPS的界面也不容易剥落的效果。另外，由于预先形成了突起，因此也起到有机钝化膜IN的加工容易的效果。
另外，在本实施例的结构中，在源极漏极布线形成之后形成半导体层，然后由栅极绝缘膜覆盖了半导体层。根据该结构，能够减轻后续工序中的来自等离子体工艺和蚀刻工序等的物理上以及化学上的影响。
在本实施例中，通过喷墨法形成了突起BK，但使用其他例如感光性材料的图案化等来形成当然也是可以的。若使用喷墨法等印刷技术，则具有将突起BK配置在所希望的位置通过一次工序就能够完成这样的优点，另一方面，感光性材料的图案化具有易于体现位置精度这样的优点。另外，在本实施例中，通过光刻以及湿式蚀刻进行了TFT的电极形成，但也可以取代此而通过对本领域技术人员来说公知的印刷法来形成。
【实施例3】
以下对本发明的其他结构的显示装置进行说明。显示装置的等效电路与实施例1同样。图11是像素电路所包含的薄膜晶体管TFT的剖面图。在玻璃基板SUB上形成阻挡层PR，在阻挡层PR上设置突起BK、半导体膜SC以及源极漏极布线。在半导体层以及源极漏极布线上设置栅极绝缘层GI。半导体膜SC与阻挡层PR的上表面相接，端部与源极漏极重叠。
在栅极绝缘层GI上，以俯视视角下与半导体层重叠的方式设置栅电极GT。无机钝化膜PAS位于栅电极GT上，覆盖薄膜晶体管TFT以及突起BK。源极布线SL从源电极ST延伸到突起BK上，并在突起BK上与像素电极PX连接。有机钝化膜IN成为覆盖薄膜晶体管TFT并埋入突起BK的形态。在有机钝化膜IN上形成公共电极CT，接着形成上部绝缘膜UPS。源极布线SL通过在突起BK上的栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS形成的连接孔CH与像素电极PX连接。
在图11中，源极布线SL自源电极在突起BK上从突起BK的基底部沿着顶部延伸。在本实施例中，源极布线SL在突起BK的顶部终止，但如实施例1那样进一步延伸也没有关系。在图11中，为了防止来自玻璃基板SUB的杂质污染半导体层SC，或者为了使半导体层的密接性提高，在玻璃基板SUB形成阻挡层PR。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图12A～图12G是表示图11所示的薄膜晶体管TFT的制造工序的剖面图。在图12A～图12G中，形成于玻璃基板SUB上的阻挡层PR省略了图示。在初始工序中，在玻璃基板SUB上溅射无定形硅，通过光刻和湿式蚀刻形成无定形硅层。然后对该无定形硅层进行激光照射使其结晶化来形成多结晶化的半导体膜SC(图12A)。此外，也能够在玻璃基板SUB上为了提高密接性和抑制杂质扩散等而设置阻挡膜。
在下一步工序中，在玻璃基板SUB上通过喷墨法形成突起BK(图12B)。通过喷墨法弹射到玻璃基板SUB上的墨，经过光照射至加热等固化过程形成突起BK。突起BK只要在固化后是绝缘性的材料就可以，从确保开口率的观点出发，优选光透射率高的材料。
在下一步工序中，为了形成源电极ST以及漏电极DT，成膜Mo-Zr合金的膜，对该膜进行光刻以及蚀刻的处理来形成源电极ST以及漏电极DT(图12C)。取代成膜上述的层，也可以成膜Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。
与此同时，源极布线SL也形成为通过源极电极ST延伸到突起BK上。由于源极布线SL不透射光，因此从开口率的观点出发，优选使布线宽度变窄。在下一步工序中，在形成了半导体膜SC以及源电极、漏电极的玻璃基板SUB上，成膜构成栅极绝缘层GI的氧化硅膜。氧化硅膜使用等离子体CVD装置来成膜。
然后，溅射W层，通过光刻和蚀刻来形成栅电极GT(图12D)。对于栅电极GT而言，可以使用Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。
在下一步工序中，使用CVD法成膜构成无机钝化膜PAS的氧化硅膜，所述无机钝化膜PAS用于防止从外部侵入水或杂质等。然后，涂覆形成有机钝化膜IN。然后，在通过对有机钝化膜IN进行光刻而加工成使突起BK上部露出之后，通过进行加热，一边使其回流并平坦化一边进行烘烤(图12E)。这与实施例1同样。
在下一步工序中，进而成膜例如ITO等的透明导电膜，进行图案化形成了公共电极CT之后形成上部绝缘膜UPS(图12F)。公共电极CT从俯视观察的情况下，被图案化成在突起BK的附近开有窗口W。在下一步工序中，通过光刻以及干式蚀刻将栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS一起在突起BK顶部进行加工使其开口，使源极布线SL露出。在下一步工序中，通过成膜例如ITO等的透明导电膜，进行图案化来形成像素电极PX，以使其在开口部与源极布线SL连接，从而完成包含图11所示的薄膜晶体管TFT的显示装置(图12G)。
通过以上说明的经过，与实施例1同样，能够使源极布线SL的宽度变窄，能够使开口率提高。另外，关于栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS的图案化，也由于在突起上进行，故而可加工性提高，由于公共电极CT和上部绝缘膜UPS在俯视视角下层叠，因此起到即使施加了热应力在公共电极CT与上部绝缘膜UPS的界面也不容易剥落的效果。另外，由于预先形成了突起，因此也起到有机钝化膜IN的加工容易的效果。进而，由于设为最初在基板上形成半导体膜的结构，因此在将例如多结晶硅用作半导体层的情况下具有激光照射条件或处理温度等工艺的自由度高的效果。
虽然在本实施例中通过喷墨法形成了突起BK，但通过其他例如感光性材料的图案化等来形成当然也是可以的。若使用喷墨法等的印刷技术，则具有将突起BX配置在所希望的位置通过一次工序就能完成这样的优点，另一方面，感光性材料的图案化具有容易体现位置精度这样的优点。另外，虽然在本实施例中通过光刻和湿式蚀刻进行了TFT的电极形成，但也可以取代此而通过对本领域技术人员来说公知的印刷法来形成。
【实施例4】
以下对本发明的其他结构的显示装置进行说明。显示装置的等效电路与实施例1同样。虽然图1所示的等效电路示出了像素部分，但栅极信号线GL以及图像信号线DL与各自的驱动电路连接。在本实施例中将像素电路和驱动电路形成在同一基板上。
图13是驱动电路所包含的薄膜晶体管TFT的剖面图。在玻璃基板SUB上，设置包含与玻璃基板SUB相接的栅电极GT的导电层。在该导电层上设置栅极绝缘层GI。另外，在栅极绝缘层GI上设置突起BK。在栅极绝缘层GI的上表面分离地配置源电极ST以及漏电极DT。源极布线SL从源电极ST延伸到突起BK上，并在突起BK上与上部布线WI连接。
半导体膜SC与栅极绝缘层GI的上表面相接，并设置在栅电极GT的上方，配置成覆盖分离的源电极ST以及漏电极DT的端部。进而，覆盖薄膜晶体管TFT以及突起BK地形成无机钝化膜PAS。另外，有机钝化膜IN形成为在无机钝化膜PAS上覆盖薄膜晶体管TFT并埋入突起BK。在有机钝化膜IN上形成上部绝缘膜UPS。源极布线SL通过在突起BK上的无机钝化膜PAS以及上部绝缘膜UPS形成的连接孔CH与上部布线WI连接。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图14A～图14G是表示图13所示的薄膜晶体管TFT的制造工序的剖面图。在初始工序中，在玻璃基板SUB上依次溅射厚度350mm的Al层和厚度100nm的Mo层，通过光刻和湿式蚀刻来形成栅电极GT。对于栅电极GT而言，可以使用Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。在下一步工序中，在形成了栅电极GT的玻璃基板SUB上，成膜构成栅极绝缘膜GI的氮化硅膜(图14A)。氮化硅膜使用CVD装置来成膜。
在下一步工序中，在栅极绝缘膜GI上涂覆了感光性材料之后，通过对感光性材料的所希望的区域选择性地照射光然后进行显影来图案化，从而在栅极绝缘膜GI上形成所希望高度的突起BK(图14B)。对于感光性材料而言，存在有机绝缘膜材料、光阻材料、光抗蚀剂等，只要能够通过曝光、显影而在基板上的所希望的区域形成凸部，就可以是任何材料。
在下一步工序中，为了形成源电极ST以及漏电极DT，成膜厚度450mm的AlSi层，进行光刻以及干式蚀刻的处理来形成源电极ST以及漏电极DT(图14C)。取代成膜上述的层，也可以成膜Al、Cu-Al合金、Al-Si合金等的包含p型杂质的材料。
与此同时，源极布线SL也形成为通过源电极ST延伸到突起BK上。由于源极布线SL不透射光，因此从开口率的观点出发，优选使布线宽度变窄。接着在使用CVD装置形成了无定形硅层之后通过光刻蚀刻加工成所希望的形状，形成由半导体层构成的半导体膜SC(图14D)。然后进行热处理使Al从AISi层扩散而成为接触层。
在下一步工序中，使用CVD法成膜构成无机钝化膜PAS的氮化硅膜(图14E)，所述无机钝化膜PAS用于防止从外部侵入水或杂质等。然后，涂覆形成有机钝化膜IN(图14F)。这与实施例1同样。
在下一步工序中，在形成了上部绝缘膜UPS之后，通过光刻以及干式蚀刻将无机钝化膜PAS以及上部绝缘膜UPS一起在突起BK顶部进行加工使其开口，使源极布线SL露出。在下一步工序中，通过成膜例如ITO等的透明导电膜，进行图案化形成上部布线WI，以使其在开口部与源极布线SL连接，从而完成包含图13所示的薄膜晶体管TFT的显示装置(图14G)。本实施例所示的是构成显示装置的周边驱动电路的p型晶体管的一例。
通过以上说明的结构，与实施例1同样，关于无机钝化膜PAS以及上部绝缘膜UPS的图案化，由于也在突起上进行，因此可加工性提高。另外，由于预先形成了突起，因此也起到有机钝化膜IN的加工容易的效果。进而，由于半导体层的形成在布线形成之后进行，因此在半导体层的损害控制方面具有优越性。
虽然在本实施例中通过感光性材料的图案化形成了突起BK，但通过其他例如喷墨法等的印刷技术来形成当然也是可以的。感光性材料的图案化具有易于体现位置精度这样的优点，另一方面，若使用印刷技术，则具有将突起BK配置在所希望的位置通过一次工序就能完成这样的优点。另外，虽然在本实施例中通过光刻和湿式蚀刻进行了TFT的电极形成，但也可以取代此而通过对本领域技术人员来说公知的印刷法来形成。
【实施例5】
以下对本发明的其他结构的显示装置进行说明。显示装置的等效电路与实施例1同样。图15是显示电路所包含的薄膜晶体管TFT的剖面图。在玻璃基板SUB上，以抑制从玻璃基板SUB扩散杂质和提提高密接性的目的设置阻挡膜PR。进而，设置与阻挡膜PR相接的半导体膜SC，在该半导体膜SC上设置栅极绝缘层GI。在栅极绝缘层GI上，以俯视视角下与半导体膜SC层叠的方式设置有栅电极，覆盖栅电极GT地设置层间绝缘膜GI2。另外，在层间绝缘膜GI2上设置突起BK。
在层间绝缘膜GI2的上表面分离地配置源电极ST以及漏电极DT。源电极ST以及漏电极DT分别经由贯穿栅极绝缘层GI以及层间绝缘膜G12的通孔TH与半导体膜SC连接。源极布线SL从源电极ST延伸到突起BK上，并在突起BK上与像素电极PX连接。进而，覆盖薄膜晶体管TFT以及突起BK、源电极ST以及漏电极DT、源极布线SL地形成无机钝化膜PAS。另外，有机钝化膜IN形成为在无机钝化膜PAS上覆盖薄膜晶体管TFT并埋入突起BK。在有机钝化膜IN上形成公共电极CT，接着形成上部绝缘膜UPS。源极布线SL通过在突起BK上的无机钝化膜PAS以及上部绝缘膜UPS形成的连接孔CH与像素电极PX连接。
以下对制造上述的薄膜晶体管TFT的工序进行说明。图16A～图16H是表示图15所示的薄膜晶体管TFT的制造工序的剖面图。在初始工序中，在玻璃基板SUB上为了提高密接性和抑制杂质扩散等通过CVD形成了主要由氮化硅构成的阻挡膜PR之后，溅射无定形硅，通过光刻和湿式蚀刻来形成无定形硅层。此外，在图16A～图16H中，阻抗膜PR省略了图示。然后，对该无定形硅层进行激光照射使其结晶化，形成多结晶化的半导体膜SC(图16A)。
在下一步工序中，在形成了半导体膜SC的玻璃基板SUB上，成膜构成栅极绝缘层GI的氧化硅膜。氧化硅膜使用等离子体CVD装置来成膜。然后，溅射W层，通过光刻和蚀刻来形成栅电极GT(图16B)。对于栅电极GT而言，可以使用Al、Mo、W、Cu、Cu-Al合金、Al-Si合金、Mo-W合金等低电阻金属的单层、或它们的层叠构造。
在下一步工序中，使用CVD法成膜构成层间绝缘膜GI2的氧化硅膜(图16C)。然后，在层间绝缘膜GI2上通过喷墨法形成突起BK(图16D)。通过喷墨法弹射在玻璃基板SUB上的墨，经过光照射至加热等固化过程形成突起BK。突起BK只要在固化后是绝缘性的材料就可以，但从确保开口率的观点出发，优选光透射率高的材料。进而，通过对栅极绝缘层GI以及层间绝缘膜GI2进行光刻以及蚀刻，形成从层间绝缘膜GI2表面贯穿到半导体膜SC的通孔TH(图16E)。
在下一步工序中，为了形成源电极ST以及漏电极DT，使用CVD法成膜W层，进行光刻以及干式蚀刻的处理来形成源电极ST以及漏电极DT(图16F)。与此同时，也进行通孔TH部的填坑，取得源电极ST以及漏电极DT与半导体膜SC的连接。另外，在成膜了W层之后，也可以以抑制布线部的电阻为目的，成膜例如Al、Cu-Al合金、Al-Si合金等的材料来进行层叠化。与此同时，源极布线SL也形成为通过源电极ST延伸到突起BK上。由于源极布线SL不透射光，因此从开口率的观点出发，优选使布线宽度变窄。在下一步工序中，使用CVD法成膜构成无机钝化膜PAS的氮化硅膜，所述无机钝化膜PAS用于防止从外部侵入水和杂质等。然后，涂覆形成有机钝化膜IN(图16G)。这与实施例1同样。
在下一步工序中，进而成膜例如ITO等的透明导电膜，在进行图案化形成了公共电极CT之后形成上部绝缘膜UPS。公共电极CT在从俯视观察的情况下，被图案化成在突起BK的附近开有窗口W。进而，通过光刻以及干式蚀刻将无机钝化膜PAS以及上部绝缘膜UPS一起在突起BK顶部进行加工使其开口，使源极布线SL露出。接着通过形成例如ITO等的透明导电膜，进行图案化来形成像素电极PX，以使其通过连接孔CH与源极布线SL连接，从而完成包含图11所示的薄膜晶体管TFT的显示装置(图16H)。
通过以上说明的结构，与实施例1同样，能够使源极布线SL的宽度变窄，有助于开口率的提高。另外，关于栅极绝缘层GI、无机钝化膜PAS以及上部绝缘膜UPS的图案化，也由于在突起上进行，因此可加工性提高，由于公共电极CT和上部绝缘膜UPS在俯视视角下层叠，因此起到即使施加了热应力在公共电极CT与上部绝缘膜UPS的界面也不容易剥落的效果。另外，由于预先形成了突起，因此也起到有机钝化膜IN的加工容易的效果。
进而，若设为最初在基板上形成半导体膜的结构，则在将例如多结晶硅用作半导体层的情况下具有激光照射条件和处理温度等工艺的自由度高的效果。另外，在将半导体层通过栅极绝缘膜进行了保护之后形成突起，在由于形成布线对半导体层损害的损害控制方面具有优越性。
虽然在本实施例中通过喷墨法形成了突起BK，但通过其他例如感光性材料的图案化等来形成当然也是可以的。若使用喷墨法等的印刷技术，则具有将突起BK配置在所希望的位置通过一次工序就能完成这样的优点，另一方面，感光性材料的图案化具有易于体现位置精度这样的优点。虽然在本实施例中通过光刻和湿式蚀刻进行了TFT的电极形成，但也可以取代此而通过对本领域技术人员来说公知的印刷法来形成。
在以上的说明中，虽然实施例1至3以及5，对像素内包含TFT的本发明的结构进行了说明，实施例4对驱动电路内包含TFT的本发明的结构进行了说明，但实施例1至5都是既能够作为像素内的结构来使用也能够作为周边驱动电路的结构来使用。
此外，虽然在本发明的上述多个实施例中作为液晶显示装置进行了说明，但并不限定于此，只要具有同样的绝缘层和/或导电层的层叠构造，当然也能够适用于例如有机/无机EL(Electro Luminescence：电致发光)元件等的其他的显示装置、或太阳能电池、存储器、电力控制用半导体等的半导体装置。另外，虽然基于上述的实施例具体说明了由本发明人作出的发明，但本发明并不限定于所述实施例，当然能够在不脱离其主旨的范围内进行各种变更。
另外，本发明并没有限定于上述的实施例的方式，也包含各种变形例。例如，上述的实施例是为了容易理解地说明本发明而进行了详细说明的实施例，并非限定于具有所说明的全部结构。另外，也能够将实施例的结构的一部分替换成其他方式的结构，另外，也能够在某个实施例的结构中添加其他方式的结构。另外，针对实施例的结构的一部分，能够添加、删除或替换其他的结构。
在以上的本发明的实施例中，使用附图进行了说明，将图中主要的符号进行总结而重新写在下面。

Claims (18)

1.一种显示装置，具有阵列基板和与该阵列基板相对的对置基板，其特征在于，
在阵列基板的像素内配置有TFT和突起，
所述TFT的源电极以至少覆盖所述突起的一部分的方式延伸，
覆盖所述TFT和所述突起地形成无机钝化膜，
在所述TFT上的所述无机钝化膜上形成有机钝化膜，
在所述有机钝化膜上形成对置电极，
覆盖所述对置电极地形成上部绝缘膜，
在所述上部绝缘膜之上形成像素电极，
所述像素电极在所述突起上经由在所述无机钝化膜以及所述上部绝缘膜形成的连接孔而与所述源电极导通，
在俯视下，所述源电极的宽度小于所述突起的宽度的最大值。
2.根据权利要求1所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成半导体层，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上与所述半导体层对应的部分形成栅电极，覆盖所述栅电极地形成层间绝缘膜，在所述层间绝缘膜上与所述半导体层对应的部分隔开距离地形成漏电极和源电极，所述漏电极以及源电极经由在所述层间绝缘膜以及所述栅极绝缘膜形成的通孔而与所述半导体层导通，
所述突起形成于从所述TFT延伸的层间绝缘膜上。
3.根据权利要求1所述的显示装置，其特征在于，
所述TFT为如下结构：在玻璃基板上形成栅电极，覆盖所述栅电极地形成栅极绝缘膜，在所述栅电极的上方，在所述栅极绝缘膜上形成漏电极和源电极，
所述突起形成于从所述TFT延伸的所述栅极绝缘膜上。
4.根据权利要求1所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成漏电极和源电极，在所述阻挡膜以及所述漏电极和所述源电极上形成半导体层，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上与所述半导体层对应的部分形成栅电极，
所述像素电极在所述突起上经由在所述栅极绝缘膜、所述无机钝化膜以及所述上部绝缘膜形成的连接孔而与所述源电极导通，
所述突起直接形成于所述阻挡膜上。
5.根据权利要求1所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成半导体层，在所述半导体层上隔着间隔地形成漏电极和源电极，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上在与所述半导体层对应的部分形成栅电极，
所述突起直接形成于所述阻挡膜上。
6.根据权利要求1所述的显示装置，其特征在于，
所述TFT为如下结构：在玻璃基板上形成栅电极，覆盖所述栅电极地形成栅极绝缘膜，在所述栅电极的上方，在所述栅极绝缘膜上形成漏电极和源电极，在所述栅电极的上方覆盖所述栅极绝缘膜以及所述漏电极的一部分和所述源电极的一部分地形成半导体层。
7.根据权利要求1～6中任一项所述的显示装置，其特征在于，所述突起由有机材料形成。
8.根据权利要求7所述的显示装置，其特征在于，
所述突起为圆锥台或棱锥台。
9.根据权利要求8所述的显示装置，其特征在于，
在所述突起的上表面不存在所述有机钝化膜。
10.一种显示装置，具有阵列基板和与该阵列基板相对的对置基板，其特征在于，
在阵列基板的驱动电路内配置有TFT和突起，
所述TFT的源电极以至少覆盖所述突起的一部分的方式延伸，
覆盖所述TFT和所述突起地形成无机钝化膜，
在所述TFT上的所述无机钝化膜上形成有机钝化膜，
覆盖所述有机钝化膜地形成上部绝缘膜，
在所述上部绝缘膜上形成布线，
所述布线在所述突起上经由在所述无机钝化膜以及所述上部绝缘膜形成的连接孔而与所述源电极导通，
在俯视下，所述源电极的宽度小于所述突起的宽度的最大值。
11.根据权利要求10所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成半导体层，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上与所述半导体层对应的部分形成栅电极，覆盖所述栅电极地形成层间绝缘膜，在所述层间绝缘膜上与所述半导体层对应的部分隔开距离地形成漏电极和源电极，所述漏电极以及源电极经由在所述层间绝缘膜以及所述栅极绝缘膜形成的通孔而与所述半导体层导通，
所述突起形成于从所述TFT延伸的层间绝缘膜上。
12.根据权利要求10所述的显示装置，其特征在于，
所述TFT为如下结构：在玻璃基板上形成栅电极，覆盖所述栅电极地形成栅极绝缘膜，在所述栅电极的上方，在所述栅极绝缘膜上形成漏电极和源电极，
所述突起形成于从所述TFT延伸的所述栅极绝缘膜上。
13.根据权利要求10所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成漏电极和源电极，在所述阻挡膜以及所述漏电极和所述源电极上形成半导体层，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上与所述半导体层对应的部分形成栅电极，
所述布线在所述突起上经由在所述栅极绝缘膜、所述无机钝化膜以及所述上部绝缘膜形成的连接孔而与所述源电极导通，
所述突起直接形成于所述阻挡膜上。
14.根据权利要求10所述的显示装置，其特征在于，
所述TFT和所述突起形成于在玻璃基板上形成的阻挡膜上，
所述TFT为如下结构：在所述阻挡膜上形成半导体层，在所述半导体层上隔着间隔地形成漏电极和源电极，覆盖所述半导体层地形成栅极绝缘膜，在所述栅极绝缘膜上与所述半导体层对应的部分形成栅电极，
所述突起直接形成于所述阻挡膜上。
15.根据权利要求10所述的显示装置，其特征在于，
所述TFT为如下结构：在玻璃基板上形成栅电极，覆盖所述栅电极地形成栅极绝缘膜，在所述栅电极的上方，在所述栅极绝缘膜上形成漏电极和源电极，在所述栅电极的上方覆盖所述栅极绝缘膜以及所述漏电极的一部分和所述源电极的一部分地形成半导体层。
16.根据权利要求10～15中任一项所述的显示装置，其特征在于，
所述突起由有机材料形成。
17.根据权利要求16所述的显示装置，其特征在于，
所述突起为圆锥台或棱锥台。
18.根据权利要求17所述的显示装置，其特征在于，
在所述突起的上表面不存在所述有机钝化膜。
CN201310114477.8A 2012-05-09 2013-03-25 显示装置 Active CN103389605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710036815.9A CN106773418A (zh) 2012-05-09 2013-03-25 显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-107694 2012-05-09
JP2012107694A JP5906132B2 (ja) 2012-05-09 2012-05-09 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710036815.9A Division CN106773418A (zh) 2012-05-09 2013-03-25 显示装置

Publications (2)

Publication Number Publication Date
CN103389605A CN103389605A (zh) 2013-11-13
CN103389605B true CN103389605B (zh) 2017-03-01

Family

ID=49533914

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310114477.8A Active CN103389605B (zh) 2012-05-09 2013-03-25 显示装置
CN201710036815.9A Pending CN106773418A (zh) 2012-05-09 2013-03-25 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710036815.9A Pending CN106773418A (zh) 2012-05-09 2013-03-25 显示装置

Country Status (3)

Country Link
US (4) US8878185B2 (zh)
JP (1) JP5906132B2 (zh)
CN (2) CN103389605B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
CN103456740B (zh) * 2013-08-22 2016-02-24 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
JP6347937B2 (ja) 2013-10-31 2018-06-27 株式会社ジャパンディスプレイ 液晶表示装置
JP2015106129A (ja) * 2013-12-02 2015-06-08 パナソニック液晶ディスプレイ株式会社 液晶表示装置、及びその製造方法、及びその黒点化修正方法
CN103995381A (zh) * 2014-04-17 2014-08-20 上海天马微电子有限公司 一种像素结构、液晶面板及其工艺方法
CN103972299B (zh) * 2014-04-28 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
US9543335B2 (en) 2014-07-17 2017-01-10 Innolux Corporation Liquid-crystal display and element substrate thereof
TWI567452B (zh) * 2014-07-17 2017-01-21 群創光電股份有限公司 液晶顯示裝置及其元件基板
US9698173B2 (en) * 2014-08-24 2017-07-04 Royole Corporation Thin film transistor, display, and method for fabricating the same
CN104218070A (zh) * 2014-08-28 2014-12-17 合肥鑫晟光电科技有限公司 阵列基板及显示装置
TWI548921B (zh) * 2015-02-12 2016-09-11 群創光電股份有限公司 顯示面板
TWI607552B (zh) * 2015-05-27 2017-12-01 友達光電股份有限公司 畫素陣列基板、顯示面板及其母板
CN105355630A (zh) 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
US20170168333A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method
JP6802701B2 (ja) * 2015-12-18 2020-12-16 株式会社半導体エネルギー研究所 表示装置、モジュール及び電子機器
CN105742293A (zh) * 2016-03-01 2016-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN105954953A (zh) * 2016-07-13 2016-09-21 深圳市华星光电技术有限公司 液晶显示面板和显示装置
KR102671039B1 (ko) 2016-09-28 2024-06-03 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
TWI659244B (zh) * 2016-11-28 2019-05-11 友達光電股份有限公司 畫素結構與具有此畫素結構的顯示裝置
KR102548296B1 (ko) * 2017-06-05 2023-06-28 삼성디스플레이 주식회사 표시 장치용 패턴 적층 구조 및 적층 방법
US10529788B2 (en) 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
TWI684053B (zh) * 2018-06-21 2020-02-01 友達光電股份有限公司 顯示裝置及其製造方法
KR20210083680A (ko) 2019-12-27 2021-07-07 엘지디스플레이 주식회사 Led 표시장치
WO2022082747A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN113514991B (zh) * 2021-04-06 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板以及液晶显示面板
CN113451335B (zh) * 2021-06-30 2022-09-23 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932622A (zh) * 2005-09-13 2007-03-21 Lg.菲利浦Lcd株式会社 透反射式液晶显示器件及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3332773B2 (ja) 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP4801241B2 (ja) * 1999-07-22 2011-10-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR100659054B1 (ko) * 2004-06-23 2006-12-21 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
KR101192770B1 (ko) * 2005-06-30 2012-10-18 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101146532B1 (ko) * 2005-09-13 2012-05-25 삼성전자주식회사 액정표시패널 및 그 제조방법
JP2007310152A (ja) * 2006-05-18 2007-11-29 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法及び電子機器
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
JP4934394B2 (ja) * 2006-10-12 2012-05-16 株式会社 日立ディスプレイズ 表示装置
CN101583901B (zh) * 2007-03-07 2011-03-02 夏普株式会社 液晶显示面板、液晶显示装置和电视接收机
JP5026162B2 (ja) * 2007-06-21 2012-09-12 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4953166B2 (ja) * 2007-11-29 2012-06-13 カシオ計算機株式会社 表示パネルの製造方法
CN101995713B (zh) * 2009-08-21 2012-08-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5335628B2 (ja) * 2009-09-09 2013-11-06 株式会社ジャパンディスプレイ 液晶表示装置
WO2013080261A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 表示パネル及び表示パネルの製造方法
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932622A (zh) * 2005-09-13 2007-03-21 Lg.菲利浦Lcd株式会社 透反射式液晶显示器件及其制造方法

Also Published As

Publication number Publication date
US20130299830A1 (en) 2013-11-14
US9362409B2 (en) 2016-06-07
US20160246142A1 (en) 2016-08-25
CN103389605A (zh) 2013-11-13
US9136288B2 (en) 2015-09-15
US20150318404A1 (en) 2015-11-05
JP2013235148A (ja) 2013-11-21
US20150011034A1 (en) 2015-01-08
US8878185B2 (en) 2014-11-04
JP5906132B2 (ja) 2016-04-20
CN106773418A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN103389605B (zh) 显示装置
CN101226901B (zh) 薄膜晶体管、薄膜晶体管基板及其制造方法
CN108389884A (zh) 柔性阵列基板及其制备方法、柔性显示面板
KR100805981B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법과 전자 장치
JP5190578B2 (ja) 薄膜トランジスタ表示板の製造方法
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN108933162A (zh) 有机发光显示设备以及制造有机发光显示设备的方法
CN108022948A (zh) 有机发光显示装置及其制造方法
CN106597770B (zh) 一种阵列基板及其制作方法、显示装置
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
KR102392993B1 (ko) 유기 발광 표시 장치
JP2006080505A (ja) 薄膜トランジスタ表示板及びその製造方法
US8743334B2 (en) Display substrate, and method of manufacturing the same
CN102812541A (zh) 挠性半导体装置及其制造方法、以及使用挠性半导体装置的图像显示装置及其制造方法
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
CN104835420B (zh) 显示装置及其制造方法
CN108336100A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104425552B (zh) 显示装置及其制造方法
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
US20100187538A1 (en) Thin film transistor array panel and method for manufacturing the same
CN104516166A (zh) 用于制造液晶显示器的方法
CN105280649A (zh) 阵列基板、显示装置及阵列基板的制备方法
WO2020113771A1 (zh) 阵列基板及其制作方法、显示面板
CN102812540B (zh) 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法
CN105321958B (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160505

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Applicant after: Japan Display Central Inc.

Address before: Chiba County, Japan

Applicant before: Japan Display East Inc.

GR01 Patent grant
GR01 Patent grant