CN102812540B - 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法 - Google Patents

挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法 Download PDF

Info

Publication number
CN102812540B
CN102812540B CN201280000786.6A CN201280000786A CN102812540B CN 102812540 B CN102812540 B CN 102812540B CN 201280000786 A CN201280000786 A CN 201280000786A CN 102812540 B CN102812540 B CN 102812540B
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
via hole
flexible
flexible semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280000786.6A
Other languages
English (en)
Other versions
CN102812540A (zh
Inventor
铃木武
平野浩一
增田忍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN102812540A publication Critical patent/CN102812540A/zh
Application granted granted Critical
Publication of CN102812540B publication Critical patent/CN102812540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法。挠性半导体装置的制造方法包括：(i)在金属箔的一个主面上形成绝缘层的工序；(ii)在绝缘层上形成半导体层，并且以与该半导体层相接的方式形成源电极/漏电极的工序；(iii)以覆盖半导体层及源电极/漏电极的方式形成挠性薄膜层的工序；(iv)在挠性薄膜层中形成过孔，由此获得半导体装置前体的工序；以及(v)加工金属箔，从而从该金属箔形成栅电极的工序，在工序(v)中加工金属箔时，将半导体装置前体的过孔中的至少1个过孔用作定位标记，从而在规定位置形成栅电极。

Description

挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法
技术领域
本发明涉及一种具有挠性的挠性半导体装置及其制造方法。更具体地说，本发明涉及能够用作TFT的挠性半导体装置及其制造方法。此外，本发明还涉及使用了上述挠性半导体装置的图像显示装置及其制造方法。
背景技术
伴随着信息终端的普及，作为计算机用的显示器，对平板显示器的需求在升高。此外，伴随着信息化的进一步发展，在现有技术中，通过纸介质提供的信息被电子化的机会在增大。尤其是，最近作为薄且轻的可便于携带的移动显示介质，对电子纸或数码纸的需求也在逐渐升高(专利文献1等)。
通常，在平板显示器中，使用液晶、有机EL(有机电致发光)、利用了电泳等元件来形成显示介质。在上述显示介质中，为了确保画面亮度的均匀性及帧速率等，使用有源驱动元件(TFT元件)作为图像驱动元件的技术已成为主流。例如，在普通的计算机显示器中，在基板上形成这些TFT元件，液晶、有机EL元件等被密封。
在此，TFT元件主要可以使用a-Si(非晶硅)、p-Si(多晶硅)等半导体。将这些Si半导体(根据需要还将金属膜也)多层化，在基板上依次形成源极、漏极、栅极，从而制造TFT元件。
在形成使用了这种Si材料的TFT元件时，包括高温工序，存在必须使用能够耐得住高工序温度的材料作为基板材料的限制。因此，实际上需要使用耐热性良好的玻璃基板作为基板。另外，虽然也可以使用石英基板，但由于价格昂贵，在显示器大型化时在经济方面存在问题。因此，作为形成TFT元件的基板，通常使用玻璃基板。
然而，在利用上述现有的玻璃基板构成了上述的薄型显示器的情况下，该显示器较重，柔软性差，成为受到跌落的冲击时有可能裂开的产品。在玻璃基板上形成TFT元件而引起的上述特征不符合满足伴随着信息化的发展而产生的对轻便的便携用薄型显示器的需求。
因此，为了应对轻便且薄型的显示器的需求，从基板的挠性化、轻便化等观点出发，开展了在树脂基板(即塑料基板)上形成TFT元件的挠性半导体装置的开发。例如，在专利文献2中公开了如下技术，通过与以往大致相同的工艺在支撑体(例如玻璃基板)上制作TFT之后，从玻璃基板剥离TFT而转印到树脂基板(即塑料基板)上。在该技术中，首先在玻璃基板上形成TFT元件，并将其隔着丙烯酸树脂等密封层粘接到树脂基板上，之后剥离玻璃基板，从而在树脂基板上转印TFT元件。
在使用了转印法制造挠性半导体装置时，支撑体(例如玻璃基板)的剥离工序成为问题。即，在从树脂基板剥离支撑体时，需要进行例如降低支撑体与TFT的粘着性的处理。或者，需要进行在支撑体与TFT之间形成剥离层，并以物理或化学方式去除该剥离层的处理。由于这种处理，工序变得繁杂，在生产率方面令人担忧。
现有技术文献
专利文献
专利文献1：日本特开2007-67263号公报
专利文献2：日本特开2004-297084号公报
发明内容
(发明要解决的课题)
还提出了在制造挠性半导体装置时不是将TFT转印到树脂基板(即塑料基板)上，而是在树脂基板上直接形成TFT的方法。此时，不需要转印后的支撑体(例如玻璃基板)的剥离工序，能够简易地制造挠性半导体装置。
然而，由于丙烯酸树脂等树脂基板的耐热性较低，因此产生了在形成TFT时必须将工序温度抑制得较低的制约。因此，直接形成在树脂基板上的TFT与通过转印形成的TFT相比，TFT性能方面令人担忧。
例如，为了提高迁移率等半导体特性，期望对半导体材料进行加热处理，但是在树脂基板上直接形成TFT时，由于工序温度受到限制，因此难以进行这样的加热处理。此外，为了降低栅极电压，优选使用虽然比有机绝缘膜薄但绝缘耐压高且介电常数也高的无机氧化物作为栅绝缘膜。然而，这种无机氧化物致密且化学性质稳定，因此在难以加工(例如激光钻孔加工等)这样的生产技术上的问题方面仍存在改善的余地。尤其是，在大画面用的挠性半导体装置中上述问题比较显著。
对于上述的挠性半导体装置的课题，本申请的发明人并没有沿着现有技术的方向进行应对，而是尝试了在新的方向上进行对应来解决上述课题。本发明是鉴于上述状况而做出的，其主要目的在与提供一种生产率高的挠性半导体装置的制造方法，此外随之提供一种高性能的挠性半导体装置。
(用于解决课题的手段)
为了解决上述课题，在本发明中，是一种挠性半导体装置，包括：
金属箔；
绝缘层，形成在金属箔上；
半导体层，形成在绝缘层上；
源电极/漏电极，在绝缘层上与半导体层相接地设置；以及
挠性薄膜层，形成为覆盖半导体层及源电极/漏电极，
栅电极由金属箔的一部分构成，并且栅绝缘膜由绝缘层的一部分构成，而且，
在挠性薄膜层中，沿着其厚度方向延伸有多个过孔，这些多个过孔中的至少1个过孔是定位标记(位置对准标记)。
本说明书中所使用的“挠性半导体装置”的“挠性”这一用语实质上表示半导体装置具有能够弯曲的挠性。并且，本发明中所提到的“挠性半导体装置”从其所具有的结构等考虑，可以被称为“挠性半导体器件”或“挠性半导体元件”。
此外，本说明书中所使用的“多个过孔”的“多个”实质上是指，常规的挠性半导体装置(例如TFT元件)中通常使用的过孔个数。具体的个数随着挠性半导体装置(TFT元件)的应用而不同。以图像显示装置为例，一般的图像显示装置的像素数为例如76800(320×240)个～约3500万(8192×4320)个左右，因此若考虑1个像素上有2个过孔的情况，则过孔的个数为约15万个～7000万个。
本发明的挠性半导体装置的特征之一为，多个过孔中的至少1个成为定位标记(alignmentmarker)。本发明中所提到的“定位”是指，构成挠性半导体装置的各种要素的相对位置关系或与挠性半导体装置相关连的各种要素的相对位置关系的校准(位置对准)。
在一个优选的方式中，定位标记形成为由至少2个过孔构成的组。即，由至少2个过孔构成的集合体构成为实际的定位标记。
在另一个优选的方式中，多个过孔中的至少1个过孔在其厚度方向上具有锥形状。即，作为定位标记的过孔在其厚度方向上具有锥形状。
在另一个优选的方式中，多个过孔中的至少1个过孔从挠性薄膜层的一个主面侧延伸至另一个主面侧。具体而言，作为定位标记的过孔以从挠性薄膜层的一个主面侧到达另一个主面侧的方式贯通该薄膜层而延伸。
在另一个优选的方式中，至少1个过孔由含有金属的导电性部件构成。
例如，可以如下规定具有作为这种定位标记的过孔的挠性基板，即包括：
金属箔；
绝缘层，形成在金属箔上；
半导体层，形成在绝缘层上；
源电极/漏电极，在绝缘层上与半导体层相接地设置；以及
挠性薄膜层，形成为覆盖半导体层及源电极/漏电极，
栅电极由金属箔的一部分构成，并且栅绝缘膜由绝缘层的一部分构成，
在挠性薄膜层中，沿着其厚度方向延伸有多个过孔，而且在多个过孔中的至少1个过孔的设置部位处去除金属箔。在具有该特征的挠性半导体装置中，优选的是，绝缘层具有“与挠性薄膜层相接的上侧主面”及“与上侧主面对置的下侧主面”，上述过孔中的至少1个(即作为定位标记的过孔)从绝缘层的“上侧主面”延伸至“下侧主面”。
在本发明的挠性基板的一个方式中，金属箔构成金属层。即，本发明的挠性半导体装置也可以如下限定，即，一种挠性半导体装置，包括：
金属层；
绝缘层，形成在金属层上；
半导体层，形成在绝缘层上；
源电极/漏电极，在绝缘层上与半导体层相接地设置；以及
挠性薄膜层，形成为覆盖半导体层及源电极/漏电极，
栅电极由金属层的一部分构成，并且栅绝缘膜由绝缘层的一部分构成，而且，
在挠性薄膜层中，沿着其厚度方向延伸有多个过孔，多个过孔中的至少1个过孔为定位标记。
一种挠性半导体装置，包括：
金属层；
绝缘层，形成在金属层上；
半导体层，形成在绝缘层上；
源电极/漏电极，在绝缘层上与半导体层相接地设置；以及
挠性薄膜层，形成为覆盖半导体层及源电极/漏电极，
栅电极由金属层的一部分构成，并且栅绝缘膜由绝缘层的一部分构成，
在挠性薄膜层中，沿着其厚度方向延伸有多个过孔，而且在多个过孔中的至少1个过孔的设置部位处去除金属层。
在本发明中，还提供上述挠性半导体装置的制造方法。该制造方法包括：
(i)在金属箔的一个主面上形成绝缘层的工序；
(ii)在绝缘层上形成半导体层，并且以与该半导体层相接的方式形成源电极/漏电极的工序；
(iii)以覆盖半导体层及源电极/漏电极的方式形成挠性薄膜层的工序；
(iv)在挠性薄膜层中形成过孔，由此获得半导体装置前体的工序；以及
(v)加工金属箔，从而从该金属箔形成栅电极的工序，
在工序(v)中加工金属箔时，将半导体装置前体的过孔中的至少1个过孔用作定位标记(位置对准标记)，从而在规定位置形成栅电极。
本发明的制造方法的特征之一为，将半导体装置前体的多个过孔中的至少1个过孔用作定位标记，从而在规定位置形成栅电极。即，将半导体装置前体的过孔用作位置对准的基准，从而在规定位置高精度地形成栅电极。
在本说明书中“在规定位置形成栅电极”表示在起初预设的期望的位置形成栅电极，更具体而言，表示在所制造的挠性半导体装置起到TFT的作用的位置形成栅电极。作为一例，作为“在规定位置形成栅电极的方式”，能够列举在与沟道重叠而不偏移地对置的位置上形成栅电极的方式。
在一个优选的方式中，在工序(v)中，实施：
(v1)在金属箔的另一个主面上形成抗蚀剂膜的工序；
(v2)对抗蚀剂膜进行曝光及显影，去除该抗蚀剂膜的至少一部分的工序；以及
(v3)隔着去除了至少一部分的抗蚀剂膜，对金属箔实施蚀刻，从该金属箔形成栅电极的工序，而且，
在工序(v2)中对抗蚀剂膜进行曝光时，将半导体装置前体的过孔中的至少1个过孔用作定位标记，从而曝光抗蚀剂膜的规定位置。在该方式中，能够以在期望的位置形成栅电极的方式，良好地进行抗蚀剂膜的直接曝光，其结果能够在规定位置高精度地形成栅电极。即，由于直接曝光抗蚀剂膜时的位置对准，能够相对于挠性半导体装置的TFT构造体的沟道部分在规定位置上高精度地形成栅电极。另外，与上述同样，该方式中所提到的“曝光抗蚀剂膜的规定位置”表示对起初预设的期望的局部光致抗蚀剂区域实施曝光。更具体而言，“曝光抗蚀剂膜的规定位置”这一表述表示以在挠性半导体装置起到TFT的作用的位置上形成栅电极的方式对局部的光致抗蚀剂区域实施曝光。
作为“对抗蚀剂膜进行曝光及显影来去除抗蚀剂膜的至少一部分的工序(v2)”，可以实施以下工序，在抗蚀剂膜上配置光掩模，对配置有光掩模的抗蚀剂膜进行曝光及显影，由此去除抗蚀剂膜的至少一部分。此时，优选的是，代替“在对抗蚀剂膜进行曝光时使用定位标记的情况”，将半导体装置前体的过孔中的至少1个用作定位标记，从而进行光掩模的位置对准。由此，能够与抗蚀剂膜的期望部位没有位置偏移地隔着光掩模实施曝光及显影，其结果，能够在规定位置上高精度地形成栅电极。与上述同样，该方式中所提到的“在规定位置配置光掩模”表示在起初预设的期望的位置配置光掩模。更具体而言，“在规定位置配置光掩模”这一表述表示以在挠性半导体装置起到TFT的作用的位置上形成栅电极的方式配置光掩模。
可以在加工金属箔、曝光抗蚀剂膜或配置光掩模时，利用向半导体装置前体照射X射线而获得的X射线透过图像，将该X射线透过图像中的过孔对应点用作位置对准的基准。尤其优选的是，设为由至少2个过孔构成的组来使用定位标记，因此，优选的是，将构成组的该过孔在X射线透过图像中的过孔对应点用作位置对准的基准。
在一个优选的方式中，在过孔形成工序(iv)中，在挠性薄膜层上形成开口部之后，向该开口部供给含有金属的导电性材料来形成过孔。
在本发明中，还提供使用上述挠性半导体装置的图像显示装置。该图像显示装置包括：
挠性半导体装置；和
图像显示部，由形成在挠性半导体装置上的多个像素构成，
挠性半导体装置的多个过孔中的至少1个过孔为定位标记(位置对准标记)。
本发明的图像显示装置的特征之一为，挠性半导体装置的多个过孔中的至少1个过孔为定位标记。
在一个优选的方式中，图像显示部包括：
像素电极，形成在挠性半导体装置上；
发光层，形成在像素电极上；以及
透明电极层，形成在发光层上。
在该方式中，也可以在被像素规制部划分的区域中形成发光层。即，本发明所涉及的图像显示装置包括：
挠性半导体装置；
像素电极，形成在挠性半导体装置上；
多个发光层，形成在像素电极上且被像素规制部划分的区域中；以及
透明电极层，形成在多个发光层上，
挠性半导体装置的多个过孔中的至少1个过孔为定位标记。
此外，图像显示部还可以在透明电极上具有滤色器。即，本发明所涉及的图像显示装置包括：
挠性半导体装置；
像素电极，形成在挠性半导体装置上；
发光层，形成在像素电极上；
透明电极层，形成在发光层上；以及
滤色器，形成在透明电极层上，
挠性半导体装置的多个过孔中的至少1个过孔为定位标记。
此外，在本发明中，还提供上述图像显示装置的制造方法。该制造方法包括：
(I)提供具备像素电极的挠性半导体装置的工序；和
(II)在挠性半导体装置上形成由多个像素构成的图像显示部的工序，
在实施工序(II)时，将挠性半导体装置的多个过孔中的至少1个过孔用作定位标记(位置对准标记)，从而在形成图像显示部时进行位置对准。
本发明的图像显示装置的制造方法的特征之一为，能够将挠性半导体装置的过孔中的至少1个用作定位标记来在形成图像显示部时进行位置对准。例如，可以在工序(II)中形成多个像素规制部，在被多个像素规制部划分的区域的像素电极上形成像素的情况下，将挠性半导体装置的多个过孔中的至少1个过孔用作定位标记，从而在形成像素规制部时进行位置对准。此时，能够进行用于形成像素规制部的光掩模的位置对准，其结果，能够在不发生位置偏移的情况下形成发光层。换言之，能够相对于像素(包含TFT的电路)在规定位置上高精度地形成发光层。此外，也可以在工序(II)中，以覆盖像素电极的方式在像素电极上形成发光层，在该发光层上形成滤色器的情况下，将挠性半导体装置的多个过孔中的至少1个过孔用作定位标记，从而在形成滤色器时进行位置对准。
(发明效果)
在本发明中，由于将至少1个过孔用作定位标记，因此能够对挠性半导体装置的结构要素的相对位置关系或使用了挠性半导体装置的图像显示装置的结构要素的相对位置关系良好地进行校准。例如，能够相对于挠性半导体装置的TFT构造体的沟道部分，在规定位置上高精度地形成栅电极，或者能够相对于图像显示装置的像素(包含TFT的电路)，在规定位置上高精度地形成发光层。
定位标记能够在形成接触过孔等挠性半导体装置中所需的要素时容易形成，并且由于这种定位标记，校准程度提高，从而能够提高挠性半导体装置或图像显示装置的制造率，因此通过本发明能够提供生产率高的制造方法。此外，由于上述定位标记，本发明所涉及的挠性半导体装置及图像显示装置能够在不产生位置偏移的情况下高精度地形成各种要素，在这一点上可以说构成了高性能的器件。
附图说明
图1(a)是示意地表示本发明的挠性半导体装置的剖视图，图1(b)是沿着图1(a)的Ib-Ib切取的俯视图。
图2是示意地表示本发明的挠性半导体装置的剖视图。
图3是表示栅电极与沟道的相对位置关系的示意剖视图。
图4(a)～(e)是示意地表示本发明的挠性半导体装置的制造工序的工序剖视图。
图5(a)～(d)是示意地表示本发明的挠性半导体装置的制造工序的工序剖视图。
图6(a)～(c)是示意地表示本发明的挠性半导体装置的制造工序的工序剖视图。
图7(a)及(b)是示意地表示本发明的挠性半导体装置的制造工序的工序剖视图。
图8是示意地表示了实施直接曝光的方式的图。
图9(a)及(b)是示意地表示了使用定位标记的X射线透过图像进行光掩模的位置对准的方式的图。
图10(a)～(c)是用于说明定位标记的配置方式的示意图。
图11是用于说明形成为组的定位标记的方式的示意图。
图12(a)～(c)是示意地表示利用了可见光进行光掩模的位置对准的方式的图。
图13(a)是示意地表示定位标记延伸至绝缘层的下侧主面的挠性半导体装置的剖视图，图13(b)是沿着图13(a)的Ic-Ic切取的俯视图。
图14是用于说明本发明的图像显示装置的驱动电路的电路图。
图15是表示图14的驱动电路由挠性半导体装置构成的一例的俯视图。
图16是示意地表示本发明的图像显示装置的剖视图。
图17是示意地表示具备了滤色器的图像显示装置的方式的剖视图。
图18(a)～(e)是示意地表示本发明的像素显示装置的制造工序的工序剖视图。
图19(a)～(d)是示意地表示具备了滤色器的图像显示装置的制造工序的工序剖视图。
图20是表示挠性半导体装置的产品适用例(电视图像显示部)的示意图。
图21是表示挠性半导体装置的产品适用例(移动电话的图像显示部)的示意图。
图22是表示挠性半导体装置的产品适用例(移动个人计算机或笔记本个人计算机的图像显示部)的示意图。
图23是表示挠性半导体装置的产品适用例(数字静止照相机的图像显示部)的示意图。
图24是表示挠性半导体装置的产品适用例(摄像机的图像显示部)的示意图。
图25是表示挠性半导体装置的产品适用例(电子纸的图像显示部)的示意图。
符号说明：
10金属层或金属箔(下侧)
10g栅电极
10a、10b从金属层形成的布线
12光掩模
15金属层或金属箔(上侧)
20绝缘层(绝缘膜)
20a栅绝缘膜/栅绝缘层
20c在绝缘层上形成的过孔开口部
30半导体层
40s、40d源电极/漏电极
50挠性薄膜层
50a、50b在挠性薄膜层上形成的开口部
60过孔
60a接触过孔(过孔)
60b定位标记(过孔)
60c层间连接部位
70布线层和/或像素电极
80显示部
82布线
85电容器
90驱动电路
92数据线
93电源线
94选择线
100、100a、100b挠性半导体装置
100’半导体装置前体
110X射线透过图像
120过孔对应点
150像素电极
160像素规制部
160’像素规制部的前体层
165形成像素规制部时使用的光掩模
170发光层
180透明电极层
190滤色器
200图像显示装置
200’图像显示装置
具体实施方式
以下，参照附图说明本发明的实施方式。在以下附图中，为了简化说明，用同一参照符号表示实质上具有相同的功能的构成要素。此外，各图中的尺寸关系(长度、宽度、厚度等)不反应实际的尺寸关系。
在本说明书中说明的“方向”是以金属层10和半导体层30的位置关系为基准的方向，为了便于说明，以图中的上下方向进行说明。具体而言，与各图的上下方向对应，以金属层10为基准将形成有半导体层30的一侧设为“上方向”，以金属层10为基准将没有形成半导体层30的一侧设为“下方向”。
《挠性半导体装置》
参照图1(a)及(b)，说明本发明的一个实施方式所涉及的挠性半导体装置100。图1(a)是示意地表示挠性半导体装置100的剖面结构的剖视图，图1(b)是表示沿着图1(a)的Ib-Ib的剖面的俯视图。
本实施方式所涉及的挠性半导体装置是包括具有挠性的薄膜的装置。如图所示，该挠性半导体装置100包括半导体构造部、和形成为实质上覆盖该半导体构造部的薄膜层50。更具体而言，本发明的挠性半导体装置100包括金属层10、在金属层10上形成的绝缘层20、在绝缘层20上形成的半导体层30、在绝缘层20上与半导体层30接触地设置的源电极40s及漏电极40d、以及形成为覆盖半导体层30及源电极/漏电极(40s、40d)的挠性薄膜层50。本发明的挠性半导体装置100的栅电极10g由金属层10的一部分构成，栅绝缘膜20a由绝缘层20的一部分构成。
在本发明的挠性半导体装置100的薄膜层50上，形成有观察装置剖面时贯通半导体构造部的上表面与半导体装置100的上表面之间的开口部50a、和贯通绝缘层20与半导体装置100的上表面之间的开口部50b。在上述开口部50a、50b中形成有导电部件。开口部50a中的导电部件起到对形成了半导体构造部的层的电路与树脂薄膜上所形成的电路进行电连接的接触过孔60a的作用。另一方面，开口部50b中的导电部件在由导电性材料形成这一点上与开口部50a的情况相同，但是如后文所述不发挥接触过孔的作用，而是起到定位标记60b的作用。即，在挠性半导体装置100的挠性薄膜层50中，沿着其厚度方向延伸有多个过孔，但是上述多个过孔中的至少1个成为定位标记(或者“位置对准标记”或“校准标记”)。在图1中表示了只有“过孔60b”为定位标记的方式，但图2表示设置有2个(60b、60b')上述定位标记的过孔的方式。
优选薄膜层50由具有挠性的树脂材料构成。即，优选挠性薄膜层50为树脂薄膜。该树脂薄膜还可以认为是用于支撑半导体构造部(或包括该半导体构造部的TFT构造体)的支撑基底，优选由固化后具有挠性的热固化性树脂材料或热塑性树脂材料构成。此外，在本发明中，特别优选的是，树脂薄膜适合于形成开口部。具体而言，优选的是，树脂薄膜包含从由环氧树脂、聚酰亚胺树脂、丙烯酸树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚苯硫醚树脂、聚苯醚树脂、液晶聚合物及聚四氟乙烯构成的组中选择的至少1种以上的树脂(列举一例的话，树脂薄膜可以是聚酰亚胺薄膜)。这种树脂材料的尺寸安定性出色，因此从这一方面考虑，也优选用作本发明所涉及的挠性基底的材料。为了在这些树脂薄膜中形成开口部，可以采用使用了二氧化碳激光及YAG激光等的激光加工。此外，在形成开口部时还可以利用光刻等技术，此时作为树脂薄膜优选使用专用于光刻的树脂(例如由感光性树脂等构成的薄膜)。另外，由无机高分子材料的硅氧烷聚合物构成的薄膜也具有挠性，且适合于形成开口部，因此也能够适合用作本发明的挠性薄膜层50。
上述仅仅是例示，若假设在挠性薄膜层的粘贴面上设置有粘结性材料的方式，则挠性薄膜层的厚度可以是约2μm～约100μm，粘结性材料层的厚度可以是约3μm～约20μm。
挠性半导体装置100中的导电部件具备用于起接触过孔的作用的导电性和用于起定位标记的作用的辨认性。例如，在(如后文所述)使用X射线来利用定位标记的情况下，优选导电部件包含金属。
从成本及生产率的观点出发，优选由导电性膏材料构成在挠性薄膜层50的开口部50a、50b的内部所形成的导电部件(即过孔60a、60b)。作为导电性膏材料，可以使用使Au、Ag、Cu、Pt、Pd、Al和/或Pb等单体金属、它们的混合物或合金、碳填料及碳纳米管等导电填料分散在包含环氧树脂等有机树脂和/或丁基卡必醇醋酸酯(BCA)等溶剂而成的粘合剂(binder)中分散而得到的膏材料。这种导电性膏材料被填充到开口部50a、50b中，从而获得导电部件(过孔60a、60b)。
也可以通过镀覆将Au、Ag、Cu、Ni、Co、Cr、Mn、Fe、Ru、Rh、Pd、Ag、Os、Ir和/或Pt等金属填充到开口部50a、50b中，从而形成导电部件(过孔60a、60b)。尤其是，镀铜(Cu)比较廉价，且Cu的导电率高，因此优选镀铜，并且由于原子序号大，因此从X射线的辨认性方面考虑，也优选镀铜。
作为构成挠性半导体装置100的半导体层30的材料，可以使用各种材料，例如可以使用硅(例如Si)、锗(Ge)等半导体，也可以使用氧化物半导体。作为氧化物半导体，可以列举ZnO、SnO2、In2O3和/或TiO2等单体氧化物、或者InGaZnO、InSnO、InZnO和/或ZnMgO等复合氧化物。或者，根据需要可以使用化合物半导体(例如GaN、SiC、ZnSe、CdS和/或GaAs等)。此外，也可以使用有机半导体(例如并五苯、聚3-己基噻吩、卟啉衍生物、铜酞菁和/或C60等)。
在本发明的挠性半导体装置100中，优选半导体构造部接受过退火处理。具体而言，优选的是，通过激光照射等半导体层30被进行了加热处理，由此优选的是，半导体构造部的膜质与照射前相比发生了变化。在一例中，可以将照射前由非晶硅构成的半导体层通过激光照射使其变为由多晶硅(例如平均粒径：数百nm～2μm左右)构成的半导体层。此外，在半导体层30为多晶硅的情况下，通过激光照射，其结晶度得到提高。此外，有时由于半导体构造部的膜质的变化，半导体层30的迁移率提高，与照射前相比，照射后迁移率显著增大。
从上述说明可知，在本说明书中，“膜质”实质上表示半导体层的“结晶状态”、“结晶度”和/或“迁移率”等特性。因此，“膜质的变化”只要与半导体层相关，则实质上意味着“结晶状态”、“结晶度”和/或“迁移率”等发生变化或提高。
顺带说明一下，在使用氧化物半导体来代替硅半导体的情况下，也能够提高半导体特性。例如，在ZnO等结晶性的氧化物半导体中，通过溅射等刚刚成膜之后在结晶层中含有大量非晶质层。因此，ZnO等结晶性的氧化物半导体大多情况下不会表现出作为半导体器件的特性，但是通过实施退火处理，ZnO等氧化物半导体的结晶性得到提高，其结果能够改善半导体特性。
更详细而言，代替上述硅半导体，在通过RF磁控溅射法将ZnO依次成形为ZnO(50nm)、SiO2(50nm)膜的情况下，在照射准分子激光前，迁移率仅表示约1cm2/Vs以下的低值。而若照射XeCl准分子激光，则能够进行半导体动作，能够实现20cm2/Vs左右的迁移率。
此外，在InGaZnO等非晶氧化物半导体中，也能够获得提高半导体特性的效果。在非晶氧化物半导体的情况下，通过在氧环境下(例如大气中)照射激光，从而能够修复氧缺损，其结果，能够提高迁移率。在配置由SiO2、Al2O3等构成的氧化膜作为栅绝缘层20的情况下，非晶氧化物半导体的氧缺损能够通过从开口部(50a、50b)经由绝缘层20向非晶氧化物半导体供给的氧来得到修复。在使用InGaZnO作为半导体来制作TFT的情况下，激光照射前为约1cm2/Vs以下的低值的迁移率在激光照射后能够提高到10cm2/Vs左右。
在本发明的挠性半导体装置100中，半导体构造部被金属层10支撑。例如，金属层10可以由金属箔构成。构成金属箔10的金属优选为具有导电性且融点比较高的金属，可以使用例如铜(Cu，融点：1083℃)、镍(Ni，融点：1453℃)、铝(Al、融点：660℃)和/或不锈钢(SUS)。在这种金属箔10上形成有绝缘层20。具体而言，例如在金属箔10的表面(上表面)的至少一部分形成有由无机绝缘材料(例如氧化硅或氮化硅)构成的绝缘层20。在绝缘层20上形成有半导体层30。
绝缘层20还可以通过氧化金属层10(例如金属箔)的表面而形成。此时，优选的是，金属层10使用由阀金属构成的例如铝箔。并且，通过使用化成液实施阀金属的阳极氧化，能够在金属层表面形成阳极氧化被膜，因此能够用作绝缘层20。该“阳极氧化被膜”是非常薄的致密的氧化被膜，由此具有绝缘层20上没有缺陷或可减少缺陷的优点。
另外，绝缘层20的材料等不限于上述材料，可以根据所要求的栅绝缘膜的特性来采用各种合适的材料。列举一例的话，还可以使用氧化硅、氮化硅。此外，作为绝缘层20的材料，不限于无机绝缘材料，还可以采用其他绝缘材料(聚酰亚胺等有机绝缘材料等)。
在图示的方式中，由能够起到支撑层的作用的金属层10构成栅电极10g和布线(10a、10b)。具体而言，例如，图案形成金属层10，从而在金属层10中形成开口部(例如开口部10’等)，其结果，在金属层10上提供作为栅电极10g及布线(10a、10b)的部位。
在本发明的挠性半导体装置100中，源电极40s及漏电极40d与半导体层30接触。在半导体层30中，被源电极40s与漏电极40d所夹的之间的区域成为沟道区域或沟道部。作为源电极、漏电极(40s、40d)的材质，例如有金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铬(Cr)、钴(Co)、镁(Mg)、钙(Ca)、铂(Pt)、钼(Mo)、铁(Fe)、锌(Zn)、钛(Ti)和/或钨(W)等金属材料以及氧化锡(SnO2)、氧化铟锡(ITO)、含氟氧化锡(FTO)、氧化钌(RuO2)、氧化铟(IrO2)和/或氧化铂(PtO2)等导电性氧化物等。列举一例的话，可以由Ag膏形成源电极及漏电极(40s、40d)。在使用上述膏材料形成源电极及漏电极(40s、40d)时，可以通过印刷(例如喷墨印刷)来进行。
也可以在位于金属层10上的绝缘层20的一部分中形成过孔开口部20c，并在该过孔开口部20c中形成由导电材料构成的层间连接部位(过孔)60c。例如，可以在过孔开口部20c内填充导电材料(例如Ag膏)，从而形成层间连接部位(过孔)60c。
在图示的方式中，布线10a经由层间连接部位(过孔)60c与在绝缘层20上所形成的漏电极40d连接。另外，也可以是漏电极40d的一部分延伸到过孔开口部20c，由此构成层间连接部位(过孔)60c。
在本发明的挠性半导体装置100中，栅电极10g隔着栅绝缘膜20a配置在半导体层30的沟道的下侧。优选的是，以相同的大小无偏移地重叠配置栅电极与沟道。参照图3说明其原因。首先，分析栅电极10g与沟道30a错开的情况、和栅电极10g小于沟道30a的情况(图3(a))。无论在哪一情况下，在沟道30a的下侧均存在没有栅电极10g的部分。此时，即使向栅电极10g施加了电压，在没有栅电极的部分中不会感应出电荷。没有感应出电荷的沟道部分30a的导电率小，因此沟道无法充分发挥作用，从漏电极输出的电流变小。因此，优选沟道部分整体被栅电极覆盖。
另一方面，在栅电极10g与沟道30a错开时、以及栅电极10g大于沟道部分30a时(图3(b))，存在栅电极10g与源电极40s和/或漏电极40d重叠的部分。此时，在栅电极10g与源电极40s的重叠部分产生寄生电容，使晶体管的特性劣化。即，由于寄生电容，产生晶体管的输出信号减弱、而且所需的电流量增大而导致功耗增加等的不良情况。栅电极10g与漏电极40d的关系也相同。因此，优选与栅电极40g及源电极40s的重叠/交迭小。
因此，一般情况下，为了获得良好的晶体管特性，优选栅电极10g与沟道30a以相同的大小无偏移地对置配置为重叠(参照图3(c))。
《挠性半导体装置的制造方法》
接着，参照图4～7，说明本发明所涉及的挠性半导体装置100的制造方法。图4(a)～(e)、图5(a)～(d)、图6(a)～(c)及图7(a)及(b)是用于说明挠性半导体装置100的制造方法的工序剖视图。
在实施本发明的制造方法时，首先实施工序(i)。即，在金属箔的一个主面上形成绝缘层。具体而言，首先，如图4(a)所示，准备成为支撑层的金属箔10。例如，准备铜箔。这种金属箔10可以使用市场上销售的金属箔。金属箔10的厚度优选在约3μm～约100μm的范围内，更优选在约4μm～约20μm的范围内，进一步优选在约8μm～约16μm的范围内。接着，如图4(b)所示，在金属箔10的表面上形成绝缘层20。如上所述，该绝缘层20可以通过“阀金属的阳极氧化”来形成(尤其在使用由阀金属构成的金属箔的情况下)，但也可以通过其他方法来形成。例如可以通过溶胶-凝胶法(sol-gelprocess)形成。在实施溶胶-凝胶法的情况下，具体而言，在硅氧烷骨架上涂敷(例如旋涂等)复合了有机分子的有机无机混合材料，在约300℃～约600℃下烧成，从而能够获得绝缘层20。绝缘层20的厚度可以是例如0.1μm～1μm左右。
如图4(c)所示，优选在绝缘层20上形成作为层间连接部位的过孔部60c。此时，可以在形成过孔60c的绝缘层区域内形成开口部20c并填充导电性材料即可(在形成开口部20c时可以采用典型的光刻。此外，绝缘层的蚀刻还可以使用CF3进行干蚀刻来实施)。
工序(i)之后实施工序(ii)。即，在绝缘层上形成半导体层，并且按照与该半导体层接触的方式形成源电极/漏电极。具体而言，首先，如图4(c)所示，在绝缘层20上形成半导体层30。半导体层厚度可以是例如约5nm～约990nm左右(顺带说明一下，图1所示的半导体构造部的厚度可以是例如约10nm～约1μm左右)。半导体层30的形成可以通过例如真空蒸镀、溅射或等离子体CVD等薄膜形成法来实施，或者也可以通过凸版印刷、凹版印刷、丝网印刷或喷墨等印刷法来实施。作为一例，在半导体层30为硅层的情况下，通过喷墨等方法在绝缘层20上的规定位置上涂敷含有环状硅烷化合物的溶液(例如环戊硅烷的甲苯溶液)。接着，若在约300℃下进行加热处理，则能够形成含有非晶硅而成的的半导体层30。
在形成半导体层30之后，接着如图4(d)所示，在绝缘层20上以与半导体层30相接的方式形成源电极40s及漏电极40d。尤其是，漏电极40d配置成在过孔部60c所处的上方延伸。具体而言，漏电极40d形成为：漏电极40d的一端与过孔部60c相接，且漏电极40d的另一端与半导体层30相接。
源电极及漏电极的各厚度可以是例如约50nm～约5μm。这种源电极40s及漏电极40d的形成可以通过丝网印刷、凹版印刷或喷墨法等印刷法涂敷Ag膏来实施。若漏电极40d的一部分形成为被填充到开口部20c内，则可以一起实施漏电极的形成和过孔60c的形成。
另外，在需要连接源电极、和由金属箔形成的布线的情况下，只要与漏电极的情况同样地实施即可。
工序(ii)之后实施工序(iii)。即，如图4(e)所示，以覆盖半导体层30及源电极/漏电极(40s、40d)的方式形成挠性薄膜层50。具体而言，首先，准备半固化的树脂薄膜(也可以在树脂片的粘合面上涂敷粘结性材料)，在形成有半导体构造部的金属层上重合而临时粘结树脂薄膜。临时粘结的条件可根据半固化的树脂薄膜及粘结性材料的种类来适当选择，例如使用在聚酰亚胺薄膜(厚度：约12.5μm)的粘贴面上涂敷环氧树脂作为粘结性材料(厚度：约10μm)的树脂薄膜的情况下，层叠金属箔和树脂薄膜并在约60℃下加热，能够在加压到约3Mpa的条件下临时压接。
所形成的树脂薄膜层50的厚度为例如约4μm～约100μm。通过形成上述树脂薄膜50，能够保护半导体构造部，并且能够稳定地进行下一个工序(金属箔10的图案处理等)的处理及传送。
工序(iii)之后实施工序(iv)。即，在挠性薄膜层中形成过孔，由此获得半导体装置前体。例如，如图5(a)及图5(b)所示，在挠性薄膜层50中形成开口部(50a、50b)之后，向该开口部供给导电性材料来形成过孔(60a、60b)，从而获得半导体装置前体100’。
树脂薄膜层中所设置的开口部(50a、50b)可以通过激光加工形成。作为在加工中所使用的激光，有二氧化碳激光、YAG激光及准分子激光等。关于激光条件，列举一例的话，可以将能量密度设为约50mJ/cm2～约500mJ/cm2。
接触过孔用的开口部(50a)形成为：向树脂薄膜层50照射激光，使与半导体构造部连接的电路的电极的表面露出。另一方面，定位标记用的开口部(50b)形成为使金属膜状的绝缘膜的上表面露出。关于激光照射，开口部(50a、50b)的大小(直径)可以通过缩小激光径来设定为期望的大小。关于这一点，在本发明中，通过激光照射形成的开口部尺寸(开口面的直径)可以是约5μm～约80μm左右，例如开口面可以是直径30μm左右。顺带说明一下，除了缩小激光径之外，通过遮挡激光束也能够获得期望的束径。
在通过激光加工形成开口部(50a、50b)的情况下，可以将开口部的形状形成为锥状(可以形成为所谓研钵形状或倒立的大致圆锥形)。即，可以将开口部(50a、50b)的壁面与树脂薄膜层50的上表面设为钝角(＞90°)。例如，图5(a)所示的锥形角度α为约110°～约160°。由此，与开口部(50a、50b)的壁面和树脂薄膜50的上表面形成直角(＝90°)的情况相比(例如，在钻孔等机械加工中，通常形成为“约90°”)，能够容易实施向开口部(50a、50b)填充导电材料等工序。
若在形成开口部时将能量密度设为约2～5J/cm2，则还能够同时加工由二氧化硅(SiO2)等无机材料构成的绝缘层。即，使开口部不仅扩张至树脂薄膜50中，而且还扩张至绝缘层20，从而导电部件能够延伸到半导体构造部下表面的金属层。在这种结构中，去除了下表面的金属层时能够从下侧通过可见光识别定位标记。这在本发明的挠性半导体装置的下表面层叠功能层时也是优选的结构。
开口部的形成方法(50a、50b)不限于激光加工，也可以是冲压法或机械钻孔法等。此外，在使用由感光性树脂等构成的薄膜的情况下，还能够使用光刻等技术形成开口部。
在形成过孔(60a、60b)时，在开口部内(50a、50b)形成导电部件。在由导电膏构成导电部件的情况下，能够通过印刷法向开口部(50a、50b)填充导电膏来形成导电部件。具体而言，能够在树脂薄膜50的表面上配置印刷掩模并通过刮板(squeegee)向开口部(50a、50b)填充导电膏。印刷掩模用于防止树脂薄膜的表面被导电膏污染，形成与树脂薄膜的开口部对应的印刷掩模开口部。作为该掩模的例子，除了丝网印刷版等以外，还包括预先在树脂薄膜表面上贴合PET薄膜而成的掩模。即，若预先在树脂薄膜表面上贴合PET薄膜，并在PET薄膜上通过激光形成开口部，则能够形成树脂薄膜的开口部与掩模开口部对准了位置的掩模。在填充导电部件之后通过剥离来去除PET薄膜。
如图5(c)所示，优选在树脂薄膜50上重合并热压接金属箔15(即，优选在半导体装置前体100’上进一步形成金属层15)。热压接的条件可根据半固化的树脂薄膜及粘结性材料的种类来适当选择，例如使用在聚酰亚胺薄膜(厚度约为12.5μm)的粘贴面上涂敷环氧树脂作为粘结性材料(厚度约为10μm)的树脂薄膜的情况下，可以在树脂薄膜50上层叠金属箔15并在约140℃、约5Mpa下使粘结性材料正式固化约1小时。在导电部件由Cu构成的情况下，可以通过镀覆形成金属层15(此时能够省略重叠并热压接金属箔的工序，生产效率高，因此是优选的)。具体而言，可以通过非电解电镀铜形成Cu晶粒层，接着通过电镀铜用Cu填充开口部。列举一例的话，非电解电镀铜能够在硫酸铜水溶液中添加甲醛作为还元剂的非电解电镀液中浸滞样品来进行。电镀能够在硫酸铜水溶液中浸滞样品，并将样品作为阴极、将含磷铜作为阳极来进行。在硫酸铜水溶液中加入聚醚化合物、有机硫系化合物和/或胺化合物等添加剂，并使3A/dm2左右的电流流过，从而能够进行镀覆(另外，可以与树脂薄膜的上表面的对应于开口部50b的部分一致地形成抗蚀剂的开口部)。
工序(iv)之后实施工序(v)。即，加工金属箔10，从金属箔10形成栅电极10g。优选的是，在从该金属箔10形成栅电极10g时，从该金属箔还形成布线(10a、10b)。
首先，在金属箔的与栅电极及布线对应的部分形成光致抗蚀剂11。具体而言，如图5(d)所示，在金属箔10的下表面的大致整个面上形成抗蚀剂膜11。接着，如图6(a)所示，在抗蚀剂膜11的下侧配置光掩模12。并且，如图6(b)所示，隔着光掩模12使抗蚀剂膜11曝光，最后使其显影来去除不需要的部分。光掩模12的配置是通过使在树脂薄膜中设置的定位标记60b与在光掩模12中设置的对应于定位标记的图案重合来进行的(参照图6(a)及(b))。例如，在树脂薄膜中设置的定位标记的确认能够使用从半导体装置前体100’的上侧照射X射线而在金属箔10的下侧获得的X射线透过图像来进行。越是轻的元素(原子序号小的元素)，则X射线越容易透过，越是金属等重的元素，则X射线越不易透过。因此，若照射能够透过金属箔程度的强度的X射线，则在透过图像中能够以相对于树脂薄膜部分大的对比度良好地辨别出由金属导电部件形成的定位标记部分。
在曝光、显影之后，隔着去除了一部分的抗蚀剂膜11’对金属箔实施蚀刻，由此从金属箔10形成栅电极10g及布线(10a、10b)等(参照图6(c)及图7(a))。蚀刻的方法可以根据金属箔的种类适当选择。例如，在金属箔为铜箔的情况下，能够浸滞在氯化铁水溶液中来进行。此外，也可以使用RIE等干蚀刻的方法。
另外，在显影中所使用的“去除了一部分的光致抗蚀剂11’”也可以代替上述使用光掩模的方式而使用直接曝光的方式来形成(参照图8)。在直接曝光中，局部地向光致抗蚀剂的期望的位置(图案)照射激光(例如，波长为355nm)进行曝光。即，不经由光掩模，直接使光致抗蚀剂曝光。照射激光的位置能够识别定位标记60b并以此为基准来决定，定位标记的识别本身能够与使用光掩模的方式同样地进行。换言之，在直接曝光的方式中，通过将半导体装置前体的过孔的至少1个用作定位标记，能够在不使用光掩模的情况下使抗蚀剂膜的期望位置直接曝光。
无论是“使用了光掩模的曝光”或“直接曝光”的哪一种情况下，均优选去除定位标记所在的部位上下的金属箔。这是因为，如后述，在半导体装置的两侧或任一方将功能层(例如，图像显示层)以位置对准方式层叠时，能够通过可见光确认定位标记。基于可见光的位置对准简便，而且通过使用与半导体装置相同的定位标记能够防止位置偏移的累积，因此是优选的。
对在树脂薄膜的上表面上形成的金属箔15也同样形成光致抗蚀剂，并进行蚀刻等，从而能够形成期望的布线图案70及(后述的)像素电极150等(参照图7(b))。在图示的方式中，分别蚀刻半导体构造部下表面的金属箔和树脂薄膜上的金属箔，因此在蚀刻其中一个时，例如优选形成另一个金属箔的整个面光致抗蚀剂来进行保护。两侧的金属箔的种类及厚度可以分别适当选择，但若是相同种类且相同的厚度(例如，厚度为12um左右的铜箔)，则能够同时进行蚀刻，因此生产率高，所以是优选的。即，能够在两个面的金属箔(10、15)上形成光致抗蚀剂后浸滞于蚀刻液中，同时蚀刻两侧的金属箔(10、15)，从而形成期望的图案。
通过以上的工序，能够构筑具有图7(b)及图1所示结构的挠性半导体装置100。从图示的方式可知(尤其参照图7(b))，在挠性半导体装置100中，栅电极10g由金属层10的一部分构成，并且栅绝缘膜20a由绝缘层20的一部分构成。此外，在挠性薄膜层50中，沿着其厚度方向延伸有多个过孔(60a、60b、60c、…)，在多个过孔中的至少1个(在图7(b)中是过孔60b)所处的部位，金属层被去除(如图7(b)所示，过孔60b的上表面及下表面所接触的金属箔部分(虚线区域)被去除)。此外，如图7(b)所示，作为定位标记的过孔60b不同于接触过孔60a及层间连接部位过孔60c，具有从挠性薄膜层50的一个主面侧延伸到另一个主面侧的形态。
在本发明的制造方法中，向在树脂薄膜层50上设置的开口部(50a、50b)填充金属等导电性材料，来构成导电部件。因此，实质上能够通过同一工序形成接触过孔和定位标记。并且，若使用本发明的定位标记，则能够通过X射线透过图像良好地进行辨别，能够获得栅电极与沟道之间的偏移较少的TFT。即，在本发明中，可以认为通过“在树脂薄膜中形成的导电部件的定位标记”能够提高制造工艺效率，并且能够实现TFT特性的提高。
(关于定位标记及校准)
在此，详细说明本发明的特征部分、即校准和定位标记。在本发明中，在进行光掩模的位置对准时，优选使用利用了定位标记的X射线透过图像。具体而言，如图9所示，优选利用向半导体装置前体100’照射X射线而得到的X射线透过图像110，将该X射线透过图像110中的过孔对应点120(向包含了定位标记60b、60b’的前体区域照射X射线而得到的“与过孔位置对应的图像点”)用作位置对准的基准。
定位标记可以按每1次的曝光范围例如按各光掩模分别配置1组(例如2个(或组)定位标记)。即，在按每1个晶体管重叠光掩模的情况下，按各晶体管配置定位标记(图10(a))，在以多个晶体管为组重叠光掩模的情况下，按各组配置定位标记(图10(b))。在用1个光掩模对工件内的全部晶体管一次性进行曝光、显影的情况下，也可以对工件配置1组定位标记(图10(c))。
定位标记的配置部位没有特别限制。例如，以对光掩模的配置进行位置对准的方式为例时，在光掩模为长方形的情况下，可以在与长方形的短辺的中央部相当的部位配置定位标记。通过这样配置，能够将光掩模与工件之间的位置偏移抑制为最小限度(即，能够提高重合精度)。光掩模的配置方法可以如上所述那样通过X射线透过图像来测量例如2个定位标记，找出位置对准范围整体的重心后与指定尺寸修正误差，根据重心按设计值进行分割来执行。
本发明的定位标记中，1个过孔就能够单独起到定位标记的作用，但是如图11(a)～(d)所示，也可以由多个过孔成组而起到定位标记的作用。即，也可以由4个过孔成组从而构成正方形的定位标记，或由5个过孔成组从而构成十字形的定位标记。若将多个过孔的组作为整体以期望的形状构成定位标记，则容易与接触过孔区别，容易进行图像识别，因此是优选的。
另外，在进行光掩模的位置对准时，也可以不利用X射线，而是利用可见光线。具体而言，如图12所示，若将定位标记60b形成为延伸至绝缘层20的下表面(图12(a))，并且去除位于定位标记60b的下侧附近的金属层10及光致抗蚀剂等(图12(b))，则通过从下侧照射可见光，能够掌握定位标记60b的位置(图12(c))。因此，将其用作位置对准的基准，能够实施光掩模的位置对准及直接曝光时的位置对准。另外，在该方式中，最终获得的挠性半导体装置100b为图13所示的方式。即，如图所示，挠性半导体装置100b的定位标记60b超过绝缘层20的“上侧主面”而延伸至绝缘层20的“下侧主面”。
《图像显示装置》
接着，说明将本发明所涉及的挠性半导体装置搭载在图像显示装置中的方式。
(2Tr1C)
图14是用于说明图像显示装置的驱动电路90的电路图。图15是表示该驱动电路由本实施方式的挠性半导体装置100构成的一例的俯视图。
图14所示的电路90是图像显示装置(例如，有机EL显示器)上所搭载的驱动电路，在此表示图像显示装置的一个像素的结构。该例的图像显示装置的各像素由2个晶体管(100A、100B)和1个电容器85的组合电路构成。该驱动电路中包括开关用晶体管(以下，还称为“Sw-Tr”)100A、和驱动用晶体管(以下，还称为“Dr-Tr”)100B。两个晶体管(100A、100B)均由本发明所涉及的挠性半导体装置100构成。另外，在挠性半导体装置100的构造体的一部分还可以形成电容器。若进一步说明，则Sw-Tr100A的栅电极与选择线94连接。此外，Sw-Tr100A的源电极及漏电极中的一个与数据线92连接，另一个与Dr-Tr100B的栅电极连接。此外，Dr-Tr100B的源电极及漏电极中的一个与电源线93连接，另一个与显示部(例如有机EL元件)80连接。另外，电容器85连接在Dr-Tr100B的源电极与栅电极之间。
在上述结构的像素电路中，在选择线94工作时，若Sw-Tr100A的开关导通(ON)，则从数据线92输入驱动电压。并且，其被Sw-Tr100A选择，从而电压被施加到Dr-Tr100B的栅电极。与该电压对应的漏电流被供给到显示部80，由此使显示部(有机EL元件)80发光。对Dr-Tr100B的栅电极施加电压的同时，在电容器85上蓄积电荷。该电荷起到在Sw-Tr100A的选择被解除之后，在一定时间内仍向Dr-Tr100B的栅电极施加电压的作用(保持电容)。
图15是形成图14所示的电路90的一例的挠性半导体装置的俯视图。图15(a)是从树脂薄膜的上表面观察到的俯视图，图15(b)是去除了树脂薄膜上的金属层和树脂薄膜的状态的俯视图，图15(c)是进一步去除了半导体构造部、导电部件、金属箔上的绝缘层的状态的俯视图。
另外，如图14的电路90所示，在驱动图像显示装置的驱动电路中需要保持电容的电容器85。在图15所示的结构中，在基板构造体的一部分组装了电容器，因此不需要在基板构造体的外部另行配置电容器。因此，可以实现能够小型化且高密度安装的图像显示装置。
(图像显示装置的层叠方式)
接着，说明在上述晶体管或由晶体管构成的电路上形成图像显示部的方式(尤其是在挠性半导体装置上形成的由多个像素构成的图像显示部的方式)。
图16是在本发明的挠性半导体装置上将R(红)G(绿)B(蓝)的3种颜色配置于3个像素上的OLED(有机EL)图像显示装置200的剖视图。在半导体装置中，仅图示树脂薄膜、像素电极(阴极)及定位标记。在R、G、B的各像素的像素电极150上配置有由与各颜色对应的发光材料构成的发光层170。在相邻的各像素之间形成有像素规制部160，防止发光材料混合，同时在配置EL材料时容易进行定位。在发光层170的上表面以覆盖各像素整体的方式形成有透明电极层(阳极层)180。
如上所述，用于像素电极150中的材料可列举Cu等金属。为了提高反射来自用于提高对发光层170的电荷注入效率的电荷注入层和发光层的光而向上侧取出光的光取出效率，也可以将表面设置成Cu与0.1um的Al的层叠结构，从而作为(例如Al/Cu)反射电极。
用于发光层170的材料没有特别限定，列举一例的话，则可以使用聚茐类发光材料，具有树状多分支结构的物质可以使用在所谓树枝状大分子(dendrimer)的树枝(dendron)骨架的中心部使用了Ir或Pt等重金属的树枝状大分子类发光材料。发光层170可以是单层结构，但为了便于电荷注入，也可以使用MoO3作为空穴注入层、使用LiF作为电子注入层而如电子注入层/发光层/空穴注入层那样设置成层叠结构。阳极的透明电极可以使用ITO。
关于像素规制部160，只要是绝缘材料即可，可以使用例如以聚酰亚胺为主要成分的感光性树脂或SiN。
另外，图像显示装置也可以是如图17所示的具有滤色器的结构。在图示的图像显示装置200’中，设置有挠性半导体装置100、在挠性半导体装置100上形成的多个像素电极150、形成为整体上覆盖该像素电极150的发光层170、在发光层170上形成的透明电极层180、以及在透明电极层180上形成的滤色器190。在该图像显示装置200’中，滤色器190具有将来自发光层170的光转换为红、绿、蓝3种颜色的功能，由此能够构成R(红)G(绿)B(蓝)的3个像素。即，在图16所示的图像显示装置200中，被像素规制部分开的各发光层分别进行红、绿、蓝的发光，而在图17的图像显示装置200’中，从发光层发出的光本身没有区分颜色的功能(例如成为白色的光)，但上述光通过滤色器190，从而产生红、绿、蓝的光。
(像素显示装置的制造方法)
接着，说明像素显示装置的制造方法。具体而言，参照图18说明本方式的OLED的制造方法。
首先，实施工序(I)。即，如图18(a)所示，准备具有像素电极150的挠性半导体装置100。具体而言，如上所述，在制造挠性半导体装置100时图案形成金属箔15从而能够形成像素电极150以外(即，通过光刻等对挠性薄膜层上设置的金属箔进行部分蚀刻，从而能够形成像素电极150之外)，通过印刷法等在规定部位涂敷像素电极原料也能够形成像素电极150。
接着，实施工序(II)。即，在挠性半导体装置上形成“由多个像素构成的图像显示部”。例如，如图18(b)～(d)所示，在挠性半导体装置100上形成多个像素规制部160，在被上述多个像素规制部160划分的区域且像素电极150上形成发光层170。可以如下形成像素限制部160，例如，通过以聚酰亚胺为主要成分的感光性树脂材料覆盖像素电极整体来形成像素规制部的前体层160’之后，对该前体层160’实施光刻来形成像素规制部160。规定颜色的发光层170形成在规定的像素电极上。作为发光层170的形成方法，例如，可以将聚茐类的发光材料溶解于二甲苯而成为1％的溶液，并用喷墨法配置在像素电极上。例如，发光层170的厚度可以设为约80nm。在对像素规制部的前体层160’进行光刻时、和/或关于发光层170的形成在通过喷墨法配置发光材料时，优选使用挠性半导体装置100的定位标记(60b、60b')。这是因为，若使用该定位标记(60b、60b')，则关于像素显示装置的构成要素，能够有效地防止位置偏移的累积。此时，若定位标记上的金属箔被去除，则更为优选。这是因为，能够通过可见光识别定位标记。定位标记上的金属箔的去除能够在加工金属箔而形成图案的工序中同时进行，因此不会增加工序数量。
最后，以覆盖发光层170的方式形成透明导电层180(例如ITO膜)。该透明导电层的ITO膜能够通过溅射法来制膜。
通过上述工序，能够构筑具有图18(e)及图16所示的结构的图像显示装置200。
作为替代方式，说明具备了滤色器的图像显示装置200’的制造方式。该制造方式虽然有一部分与上述制造方法不相同，但实质上是相同的。具体而言，在进行上述工序(I)之后(参照图19(a))，在整个面上以固体膜状形成白色的发光层170(参照图19(b))。接着，与上述同样地实施透明电极层180的形成之后(参照图19(c))，在期望的像素位置配置滤色器190的R(红)G(绿)B(蓝)的3种颜色(参照图19(d))，从而能够制作完成图像显示装置200’。在此，在配置滤色器190时，能够使用挠性半导体装置100的定位标记(60b、60b')。若使用定位标记(60b、60b')，则关于像素显示装置的结构要素，能够有效地防止位置偏移的累积。此时，优选定位标记上的金属箔被去除。这是因为，能够通过可见光识别定位标记。定位标记上的金属箔的去除能够在加工金属箔而形成图案的工序中同时进行，因此不会增加工序数量。
以上，以本发明的优选实施方式为中心进行了说明，但本发明不限于此，本领域技术人员容易想到能够进行各种改变。例如，能够想到以下变更方式。
●接触过孔和定位标记不限于分别构成的方式，也可以将接触过孔的一部分用作定位标记。
●定位标记不必限定于具有过孔的方式，也可以是在构成开口部的孔的内壁面上通过非电解电镀形成有铜等金属层的通孔方式。
●挠性半导体装置的挠性薄膜层的形成不必限定于粘合树脂薄膜的方式，也可以是通过旋涂等涂敷半固化的树脂材料、感光性树脂材料来形成挠性薄膜层的方式。
●根据显示器的结构，TFT元件在各像素中不仅设置有2个(第1及第2TFT元件)，还存在设置2个以上的情况，因此还能够与此对应地改变本实施方式的挠性半导体装置。
●在上述实施方式中，例示了有机EL显示器上所搭载的挠性半导体装置，但也可以搭载在无机EL显示器上。此外，不限于EL显示器，也可以是电子纸。进而，不限于显示器，也可以搭载在RFID等通信设备及存储器等上。
●例示了以与1个器件对应的形式制作挠性半导体装置的方式，但不限于此，也可以执行以与多个器件对应的形式制作的方法。作为这种制作方法，可以使用卷对卷(Roll-to-roll)制作方法。
(工业上的可利用性)
本发明的挠性半导体装置的制造方法的挠性半导体装置生产率高。所获得的挠性半导体装置能够用于各种图像显示部(即图像显示装置)，还能够用于电子纸及数码纸等。例如，能够用于图20所示的电视图像显示部、图21所示的移动电话的图像显示部、图22所示的移动个人计算机或笔记本个人计算机的图像显示部、图23及图24所示的数字静止照相机及摄像机的图像显示部、以及图25所示的电子纸的图像显示部等。此外，通过本发明的制造方法获得的挠性半导体装置还能够适应于当前在印刷电子化中研究应用的各种用途(例如RF-ID、存储器、MPU、太阳能电池及传感器等)。
(相关申请的彼此参照)
本申请主张基于日本专利申请第2011-66139号(申请日：2011年03月24日，发明名称：“挠性半导体装置及其制造方法、以及使用该挠性半导体装置的图像显示装置及其制造方法(フレキッブル半導体装置及びその製造方法亚びにそれを用いた画像表示装置およびその製造方法)”)的巴黎公约的优先权。通过引用，本说明书中包含该申请中所公开的全部内容。

Claims (16)

1.一种挠性半导体装置的制造方法，用于制造挠性半导体装置，该挠性半导体装置的制造方法包括：
(i)在金属箔的一个主面上形成绝缘层的工序；
(ii)在上述绝缘层上形成半导体层，并且以与该半导体层相接的方式形成源电极/漏电极的工序；
(iii)以覆盖上述半导体层及上述源电极/漏电极的方式形成挠性薄膜层的工序；
(iv)在上述挠性薄膜层中形成过孔，由此获得半导体装置前体的工序；以及
(v)加工上述金属箔，从而从该金属箔形成栅电极的工序，
在上述工序(v)中加工金属箔时，将上述半导体装置前体的上述过孔中的至少1个过孔用作定位标记，从而在规定位置形成上述栅电极。
2.根据权利要求1所述的挠性半导体装置的制造方法，其中，
在上述工序(v)中，实施：
(v1)在上述金属箔的另一个主面上形成抗蚀剂膜的工序；
(v2)对上述抗蚀剂膜进行曝光及显影，去除该抗蚀剂膜的至少一部分的工序；以及
(v3)隔着去除了上述至少一部分的上述抗蚀剂膜，对上述金属箔实施蚀刻，从该金属箔形成栅电极的工序，而且，
在上述工序(v2)中对上述抗蚀剂膜进行曝光时，将上述半导体装置前体的上述过孔中的至少1个过孔用作定位标记，从而曝光上述抗蚀剂膜的规定位置。
3.根据权利要求2所述的挠性半导体装置的制造方法，其中，
作为上述工序(v2)，实施以下工序：在上述抗蚀剂膜上配置光掩模之后，对配置了该光掩模的上述抗蚀剂膜进行曝光及显影，去除该抗蚀剂膜的至少一部分，此外，
代替在对上述抗蚀剂膜进行曝光时使用上述定位标记的情况，在配置上述光掩模时，将上述半导体装置前体的上述过孔中的至少1个过孔用作定位标记，从而进行上述光掩模的位置对准。
4.根据权利要求1～3中任一项所述的挠性半导体装置的制造方法，其中，
在形成上述过孔的工序(iv)中，在上述挠性薄膜层上形成开口部之后，向该开口部供给含有金属的导电性材料来形成过孔。
5.根据权利要求3所述的挠性半导体装置的制造方法，其中，
在加工上述金属箔、曝光上述抗蚀剂膜或配置上述光掩模时，利用向上述半导体装置前体照射X射线而获得的X射线透过图像，将该X射线透过图像中的过孔对应点用作位置对准的基准。
6.根据权利要求5所述的挠性半导体装置的制造方法，其中，
将上述定位标记设为由上述过孔中的至少2个过孔构成的组来使用，将构成该组的过孔在上述X射线透过图像上的上述过孔对应点用作上述位置对准的基准。
7.一种挠性半导体装置，包括：
金属箔；
绝缘层，形成在上述金属箔上；
半导体层，形成在上述绝缘层上；
源电极/漏电极，在上述绝缘层上与上述半导体层相接地设置；以及
挠性薄膜层，形成为覆盖上述半导体层及上述源电极/漏电极，
栅电极由上述金属箔的一部分构成，并且栅绝缘膜由上述绝缘层的一部分构成，而且，
在上述挠性薄膜层中，沿着其厚度方向延伸有多个过孔，多个过孔中的至少1个过孔是定位标记。
8.根据权利要求7所述的挠性半导体装置，其中，
上述定位标记形成为由上述过孔中的至少2个过孔构成的组。
9.一种挠性半导体装置，包括：
金属层；
绝缘层，形成在上述金属层上；
半导体层，形成在上述绝缘层上；
源电极/漏电极，在上述绝缘层上与上述半导体层相接地设置；以及
挠性薄膜层，形成为覆盖上述半导体层及上述源电极/漏电极，
栅电极由上述金属层的一部分构成，并且栅绝缘膜由上述绝缘层的一部分构成，此外，
在上述挠性薄膜层中，沿着其厚度方向延伸有多个过孔，多个过孔中的至少1个过孔为定位标记。
10.一种图像显示装置，使用权利要求7～9中任一项所述的挠性半导体装置，该图像显示装置包括：
上述挠性半导体装置；和
图像显示部，由形成在上述挠性半导体装置上的多个像素构成，
上述挠性半导体装置的上述多个过孔中的至少1个过孔为定位标记。
11.根据权利要求10所述的图像显示装置，其中，
上述图像显示部包括：
像素电极，形成在上述挠性半导体装置上；
发光层，形成在上述像素电极上；以及
透明电极层，形成在上述发光层上。
12.根据权利要求11所述的图像显示装置，其中，
上述发光层形成在被像素规制部划分的区域中。
13.根据权利要求11所述的图像显示装置，其中，
在上述透明电极层上具有滤色器。
14.一种图像显示装置的制造方法，该图像显示装置包括权利要求7～9中任一项所述的挠性半导体装置，上述图像显示装置的制造方法包括：
(I)提供具备像素电极的上述挠性半导体装置的工序；和
(II)在上述挠性半导体装置上形成由多个像素构成的图像显示部的工序，
在实施上述工序(II)时，将上述挠性半导体装置的上述多个过孔中的至少1个过孔用作定位标记，从而在形成上述图像显示部时进行位置对准。
15.根据权利要求14所述的图像显示装置的制造方法，其中，
在上述工序(II)中，形成多个像素规制部，在被多个像素规制部划分的区域的上述像素电极上形成上述像素，在实施该工序(II)时，将上述挠性半导体装置的上述多个过孔中的至少1个过孔用作定位标记，从而在形成上述像素规制部时进行位置对准。
16.根据权利要求14所述的图像显示装置的制造方法，其中，
在上述工序(II)中，以覆盖上述像素电极的方式在上述像素电极上形成发光层，在该发光层上形成滤色器，在实施该工序(II)时，将上述挠性半导体装置的上述多个过孔中的至少1个过孔用作定位标记，从而在形成上述滤色器时进行位置对准。
CN201280000786.6A 2011-03-24 2012-02-21 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法 Active CN102812540B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011066139 2011-03-24
JP2011-066139 2011-03-24
PCT/JP2012/001151 WO2012127779A1 (ja) 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102812540A CN102812540A (zh) 2012-12-05
CN102812540B true CN102812540B (zh) 2016-01-20

Family

ID=46878962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280000786.6A Active CN102812540B (zh) 2011-03-24 2012-02-21 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法

Country Status (5)

Country Link
US (1) US8993387B2 (zh)
JP (1) JP5842180B2 (zh)
KR (1) KR20140024789A (zh)
CN (1) CN102812540B (zh)
WO (1) WO2012127779A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
JP6050414B2 (ja) * 2015-03-30 2016-12-21 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
US10003023B2 (en) 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via
WO2020103025A1 (en) 2018-11-21 2020-05-28 Yangtze Memory Technologies Co., Ltd. Bonding alignment marks at bonding interface
CN111681990B (zh) * 2020-07-27 2023-04-07 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1368655A (zh) * 2001-01-29 2002-09-11 三星电子株式会社 液晶显示装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410208B2 (ja) * 1994-04-28 2003-05-26 三菱電機株式会社 半導体装置
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3849342B2 (ja) * 1999-04-16 2006-11-22 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ
JP2005236186A (ja) 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2010145772A (ja) * 2008-12-19 2010-07-01 Sony Corp 表示装置および電子機器
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法
JP5313406B2 (ja) * 2011-01-20 2013-10-09 シャープ株式会社 被成膜基板、有機ｅｌ表示装置
JP5906396B2 (ja) * 2011-03-24 2016-04-20 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1368655A (zh) * 2001-01-29 2002-09-11 三星电子株式会社 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
JP5842180B2 (ja) 2016-01-13
US20130168681A1 (en) 2013-07-04
CN102812540A (zh) 2012-12-05
KR20140024789A (ko) 2014-03-03
WO2012127779A1 (ja) 2012-09-27
JPWO2012127779A1 (ja) 2014-07-24
US8993387B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN102812541B (zh) 挠性半导体装置及其制造方法、以及使用挠性半导体装置的图像显示装置及其制造方法
CN102812540B (zh) 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法
US7547918B2 (en) Active matrix substrate and electronic device
CN101911269B (zh) 柔性半导体装置及其制造方法
CN102593380B (zh) 半导体装置及其制造方法
CN102318073A (zh) 挠性半导体装置及其制造方法
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
CN108336109A (zh) 有机发光显示面板、显示装置和有机发光显示母板
CN107424935A (zh) 薄膜晶体管、显示基板及其制作方法、显示装置
KR101582101B1 (ko) 발광 장치 및 그 제작 방법
CN111668242A (zh) Oled显示面板及其制备方法
CN111952331A (zh) 微发光二极管显示基板及其制作方法
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
CN104350533A (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
US11545532B2 (en) Display device and method of manufacturing the same
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
CN112864173B (zh) 显示基板及其制备方法、显示装置
CN113661782A (zh) 显示设备
CN112038506B (zh) 显示基板的制造方法、显示基板、显示面板及显示装置
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
US20210134851A1 (en) Display device and method for manufacturing the same
CN112928150A (zh) 一种显示基板及其制备方法、显示装置
JP5195001B2 (ja) 回路基板の製造方法、回路基板、アクティブマトリックス回路基板、画像表示装置
CN101884111A (zh) 控制基板及该控制基板的制造方法
CN114582253B (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
C41 Transfer of patent application or patent right or utility model
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20151231

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.