WO2012127779A1 - フレキシブル半導体装置及びその製造方法 - Google Patents

フレキシブル半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2012127779A1
WO2012127779A1 PCT/JP2012/001151 JP2012001151W WO2012127779A1 WO 2012127779 A1 WO2012127779 A1 WO 2012127779A1 JP 2012001151 W JP2012001151 W JP 2012001151W WO 2012127779 A1 WO2012127779 A1 WO 2012127779A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
layer
flexible
vias
flexible semiconductor
Prior art date
Application number
PCT/JP2012/001151
Other languages
English (en)
French (fr)
Inventor
武 鈴木
平野　浩一
忍 増田
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012538898A priority Critical patent/JP5842180B2/ja
Priority to US13/821,352 priority patent/US8993387B2/en
Priority to CN201280000786.6A priority patent/CN102812540B/zh
Priority to KR1020127022898A priority patent/KR20140024789A/ko
Publication of WO2012127779A1 publication Critical patent/WO2012127779A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Definitions

  • the present invention relates to a flexible semiconductor device having flexibility and a method for manufacturing the same. More specifically, the present invention relates to a flexible semiconductor device that can be used as a TFT and a method for manufacturing the same. Furthermore, the present invention also relates to an image display device using such a flexible semiconductor device and a manufacturing method thereof.
  • a display medium is formed using an element utilizing liquid crystal, organic EL (organic electroluminescence), electrophoresis, or the like.
  • a technique using an active drive element (TFT element) as an image drive element has become mainstream in order to ensure uniformity of screen brightness, screen rewrite speed, and the like.
  • TFT element active drive element
  • these TFT elements are formed on a substrate, and liquid crystal, organic EL elements, etc. are sealed.
  • a semiconductor such as a-Si (amorphous silicon) or p-Si (polysilicon) can be mainly used for the TFT element.
  • a TFT element is manufactured by multilayering these Si semiconductors (and a metal film if necessary) and sequentially forming source, drain and gate electrodes on the substrate.
  • a material that can withstand a high process temperature must be used as a substrate material. Therefore, in practice, it is necessary to use a glass substrate having excellent heat resistance as the substrate. Although a quartz substrate can be used, it is expensive, and there is an economical problem in increasing the size of the display. Therefore, a glass substrate is generally used as the substrate on which the TFT element is formed.
  • the display is heavy, lacks flexibility, and may be broken by a drop impact.
  • These characteristics resulting from the formation of TFT elements on a glass substrate are undesirable in satisfying the need for an easy-to-use portable thin display accompanying the progress of computerization.
  • a flexible semiconductor device in which a TFT element is formed on a resin substrate ie, a plastic substrate
  • a resin substrate ie, a plastic substrate
  • Patent Document 2 after a TFT is manufactured on a support (for example, a glass substrate) by a process substantially similar to the conventional method, the TFT is peeled off from the glass substrate and transferred onto a resin substrate (that is, a plastic substrate).
  • a resin substrate that is, a plastic substrate
  • a TFT element is formed on a glass substrate, and the TFT element is adhered to the resin substrate through a sealing layer such as an acrylic resin, and then the glass substrate is peeled off, whereby the TFT element is formed on the resin substrate. Is being transcribed.
  • a peeling process of a support becomes a problem. That is, when peeling a support body from a resin substrate, it is necessary to perform the process which reduces the adhesiveness of a support body and TFT, for example. Alternatively, it is necessary to form a peeling layer between the support and the TFT and to perform a treatment for physically or chemically removing the peeling layer. Due to such processing, the process becomes complicated, and there remains concern in terms of productivity.
  • a method of directly forming a TFT on a resin substrate instead of transferring it to a resin substrate has been proposed.
  • a peeling process of the support (for example, a glass substrate) after the transfer is not necessary, so that the flexible semiconductor device can be easily manufactured.
  • the present invention is a flexible semiconductor device, Metal foil; An insulating layer formed on the metal foil; A semiconductor layer formed on the insulating layer; A source electrode / drain electrode provided on the insulating layer in contact with the semiconductor layer; and a flexible film layer formed so as to cover the semiconductor layer and the source electrode / drain electrode.
  • the gate electrode is composed of a part of the metal foil, the gate insulating film is composed of a part of the insulating layer, and the flexible film layer has a plurality of vias extending along the thickness direction.
  • a flexible semiconductor device characterized in that at least one of the plurality of vias serves as a positioning marker (alignment marker).
  • the term “flexible” of “flexible semiconductor device” substantially means that the semiconductor device has flexibility to bend.
  • the “flexible semiconductor device” in the present invention can be referred to as a “flexible semiconductor device” or a “flexible semiconductor element” in view of its configuration.
  • One feature of the flexible semiconductor device of the present invention is that at least one of the plurality of vias serves as a positioning marker.
  • Positioning refers to alignment (positioning) of the relative positional relationship of various elements constituting the flexible semiconductor device or the relative positional relationship of various elements related to the flexible semiconductor device.
  • the positioning marker is formed as a group of at least two vias. That is, an assembly of at least two vias is configured as a substantial positioning marker.
  • At least one of the plurality of vias has a taper shape in the thickness direction. That is, the via as the positioning marker has a tapered shape in the thickness direction.
  • At least one of the plurality of vias extends from one main surface side to the other main surface side of the flexible film layer.
  • a via as a positioning marker extends through the film layer so as to extend from one main surface side of the flexible film layer to the other main surface side.
  • At least one via is formed of a conductive member containing metal.
  • a flexible substrate provided with vias as such positioning markers can be defined, for example, as follows: Metal foil; An insulating layer formed on the metal foil; A semiconductor layer formed on the insulating layer; A source electrode / drain electrode provided on the insulating layer in contact with the semiconductor layer; and a flexible film layer formed so as to cover the semiconductor layer and the source electrode / drain electrode.
  • the gate electrode is composed of a part of the metal foil, and the gate insulating film is composed of a part of the insulating layer.
  • a plurality of vias extend along the thickness direction, and the metal foil is removed at an installation location of at least one of the plurality of vias.
  • the insulating layer has "an upper main surface in contact with the flexible film layer” and "a lower main surface opposite to the upper main surface", and at least the via One (that is, via as a positioning marker) preferably extends from the “upper main surface” to the “lower main surface” of the insulating layer.
  • the metal foil forms a metal layer.
  • the flexible semiconductor device of the present invention may be defined as follows: A flexible semiconductor device, Metal layer; An insulating layer formed on the metal layer; A semiconductor layer formed on the insulating layer; A source electrode / drain electrode provided on the insulating layer in contact with the semiconductor layer; and a flexible film layer formed so as to cover the semiconductor layer and the source electrode / drain electrode.
  • the gate electrode is composed of a part of the metal layer
  • the gate insulating film is composed of a part of the insulating layer, and in the flexible film layer, a plurality of vias extend along the thickness direction.
  • a flexible semiconductor device, wherein at least one of the plurality of vias is a positioning marker.
  • a flexible semiconductor device Metal layer; An insulating layer formed on the metal layer; A semiconductor layer formed on the insulating layer; A source electrode / drain electrode provided on the insulating layer in contact with the semiconductor layer; and a flexible film layer formed so as to cover the semiconductor layer and the source electrode / drain electrode.
  • the gate electrode is composed of a part of the metal layer, and the gate insulating film is composed of a part of the insulating layer, In the flexible film layer, a plurality of vias extend along the thickness direction, and the metal layer is removed at an installation location of at least one of the plurality of vias.
  • a method for manufacturing the flexible semiconductor device includes: (I) forming an insulating layer on one main surface of the metal foil; (Ii) forming a semiconductor layer on the insulating layer and forming a source electrode and a drain electrode so as to be in contact with the semiconductor layer; (Iii) forming a flexible film layer so as to cover the semiconductor layer and the source / drain electrodes; (Iv) forming a via in the flexible film layer, thereby obtaining a semiconductor device precursor; and (v) processing the metal foil to form a gate electrode from the metal foil, When processing the metal foil in the step (v), the gate electrode is formed at a predetermined position by using at least one via of the semiconductor device precursor as a positioning marker (alignment marker).
  • One feature of the manufacturing method of the present invention is that the gate electrode is formed at a predetermined position using at least one via of the plurality of vias of the semiconductor device precursor as a positioning marker. That is, the gate electrode is accurately formed at a predetermined position by using the via of the semiconductor device precursor as an alignment reference.
  • forming a gate electrode at a predetermined position means forming a gate electrode at a desired position originally intended. More specifically, a manufactured flexible semiconductor device This means that a gate electrode is formed at a position that will function as a TFT.
  • an embodiment in which the gate electrode is formed at a predetermined position can include an embodiment in which the gate electrode is formed at a position facing the channel without deviation so as to overlap.
  • step (v) in step (v), (V1) forming a photoresist film on the other main surface of the metal foil; (V2) exposing and developing the photoresist film to remove at least a part of the photoresist film; and (v3) etching the metal foil through the photoresist film from which at least a part has been removed.
  • the step of forming a gate electrode from a metal foil is carried out, and at the time of exposing the photoresist film in step (v2), at least one of the vias of the semiconductor device precursor is used as a positioning marker. A predetermined position is exposed.
  • the direct exposure of the photoresist film can be suitably performed so that the gate electrode is formed at a desired position, and as a result, the gate electrode can be accurately formed at a predetermined position. That is, due to the alignment during direct exposure to the photoresist film, the gate electrode can be accurately formed at a predetermined position with respect to the channel portion of the TFT structure of the flexible semiconductor device.
  • exposing a predetermined position of the photoresist film in this aspect means that the desired local photoresist region originally intended is exposed.
  • the expression “expose a predetermined position of the photoresist film” means that the local photoresist region is exposed so that a gate electrode is formed at a position where the flexible semiconductor device functions as a TFT. Is meant to be applied.
  • a photomask is arranged on the photoresist film, and the photoresist is arranged with the photomask.
  • the film may be exposed and developed to thereby remove at least a portion of the photoresist film.
  • arranging the photomask at a predetermined position means that the photomask is arranged at a desired position originally intended. More specifically, the expression “place the photomask at a predetermined position” means that the photomask is placed so that the gate electrode is formed at a position where the flexible semiconductor device functions as a TFT. ing.
  • an X-ray transmission image obtained by irradiating the semiconductor device precursor with X-rays is used.
  • the via corresponding point in may be used as an alignment reference.
  • a via is formed by supplying a conductive material containing a metal to the opening.
  • the present invention also provides an image display device using the flexible semiconductor device.
  • Such an image display device A flexible semiconductor device; and an image display unit composed of a plurality of pixels formed on the flexible semiconductor device, At least one of the plurality of vias of the flexible semiconductor device is a positioning marker (alignment marker).
  • One of the features of the image display device of the present invention is that at least one of the plurality of vias of the flexible semiconductor device serves as a positioning marker.
  • the image display unit is A pixel electrode formed on the flexible semiconductor device; A light emitting layer formed on the pixel electrode; and a transparent electrode layer formed on the light emitting layer.
  • the light emitting layer may be formed in a region partitioned by the pixel restricting portion.
  • the image display apparatus according to the present invention is Flexible semiconductor devices; A pixel electrode formed on the flexible semiconductor device; A plurality of light-emitting layers formed on the pixel electrode and partitioned by the pixel restricting portion; and a transparent electrode layer formed on the plurality of light-emitting layers, At least one of the plurality of vias of the flexible semiconductor device may be a positioning marker.
  • the image display unit may have a color filter on a transparent electrode.
  • the image display apparatus is Flexible semiconductor devices; A pixel electrode formed on the flexible semiconductor device; A light emitting layer formed on the pixel electrode; A transparent electrode layer formed on the light emitting layer; and a color filter formed on the transparent electrode layer, At least one of the plurality of vias of the flexible semiconductor device may be a positioning marker.
  • the present invention also provides a method for manufacturing the image display device.
  • a manufacturing method includes: (I) providing a flexible semiconductor device provided with a pixel electrode; and (II) forming an image display unit composed of a plurality of pixels on the flexible semiconductor device, In the step (II), at least one of the plurality of vias of the flexible semiconductor device is used as a positioning marker (alignment marker), thereby performing alignment for forming the image display unit.
  • One feature of the manufacturing method of the image display device of the present invention is that alignment is performed for forming the image display portion using at least one of the vias of the flexible semiconductor device as a positioning marker. For example, when forming a plurality of pixel restricting portions in the step (II) and forming a pixel on the pixel electrode in a region partitioned by the plurality of pixel restricting portions, at least one of the plurality of vias of the flexible semiconductor device is formed. Positioning may be performed when the pixel restricting portion is formed by using it as a positioning marker. In such a case, alignment of the photomask for forming the pixel restricting portion can be performed, and as a result, the light emitting layer can be formed without misalignment.
  • the light emitting layer can be accurately formed at a predetermined position with respect to the pixel (circuit including the TFT).
  • the step (II) when a light emitting layer is formed on the pixel electrode so as to cover the pixel electrode and a color filter is formed on the light emitting layer, at least one of the plurality of vias of the flexible semiconductor device is positioned. You may use it as a marker and may perform alignment about formation of a color filter.
  • the relative positional relationship between the components of the flexible semiconductor device or the relative positional relationship between the components of the image display device using the flexible semiconductor device is preferably aligned.
  • the gate electrode can be accurately formed at a predetermined position with respect to the channel portion of the TFT structure of the flexible semiconductor device, or the light emitting layer can be accurately formed at a predetermined position with respect to the pixel (circuit including the TFT) of the image display device. Can be formed.
  • the positioning marker can be easily formed in accordance with the formation of an element that may be required in a flexible semiconductor device such as a contact via, and the flexible semiconductor device or the image display device is improved by the alignment improvement caused by such a positioning marker. Therefore, the present invention provides a manufacturing method with excellent productivity.
  • the flexible semiconductor device and the image display device according to the present invention constitute a high-performance device in that various elements are formed with high accuracy without causing displacement due to the positioning marker. I can say that.
  • FIG. 1A is a cross-sectional view schematically showing the flexible semiconductor device of the present invention
  • FIG. 1B is a plan view taken along line Ib-Ib in FIG. is there
  • FIG. 2 is a cross-sectional view schematically showing the flexible semiconductor device of the present invention
  • FIG. 3 is a schematic cross-sectional view showing the relative positional relationship between the gate electrode and the channel.
  • 4A to 4E are process cross-sectional views schematically showing the manufacturing process of the flexible semiconductor device of the present invention.
  • 5A to 5D are process cross-sectional views schematically showing the manufacturing process of the flexible semiconductor device of the present invention.
  • 6A to 6C are process cross-sectional views schematically showing the manufacturing process of the flexible semiconductor device of the present invention.
  • FIG. 7A and 7B are process cross-sectional views schematically showing the manufacturing process of the flexible semiconductor device of the present invention.
  • FIG. 8 is a diagram schematically illustrating an embodiment in which direct exposure is performed.
  • FIGS. 9A and 9B are diagrams schematically showing an alignment mode of a photomask using an X-ray transmission image of a positioning marker.
  • FIGS. 10A to 10C are schematic diagrams for explaining the arrangement mode of the positioning markers.
  • FIG. 11 is a schematic diagram for explaining an aspect of a positioning maker formed as a group.
  • 12 (a) to 12 (c) are diagrams schematically showing a photomask alignment mode using visible light.
  • FIG. 13A is a cross-sectional view schematically showing a flexible semiconductor device in which the positioning marker extends to the lower main surface of the insulating layer
  • FIG. FIG. 6A is a plan view cut along Ic-Ic of (a).
  • FIG. 14 is a circuit diagram for explaining a drive circuit of the image display device of the present invention.
  • FIG. 15 is a plan view showing an example in which the drive circuit of FIG. 14 is configured by a flexible semiconductor device.
  • FIG. 16 is a cross-sectional view schematically showing the image display device of the present invention.
  • FIG. 17 is a cross-sectional view schematically showing an aspect of an image display device provided with a color filter.
  • FIG. 18A to 18E are process cross-sectional views schematically showing the manufacturing process of the pixel display device of the present invention.
  • 19A to 19D are process cross-sectional views schematically showing a manufacturing process of an image display device provided with a color filter.
  • FIG. 20 is a schematic diagram illustrating a product application example (television image display unit) of the flexible semiconductor device.
  • FIG. 21 is a schematic diagram showing a product application example (image display unit of a mobile phone) of a flexible semiconductor device.
  • FIG. 22 is a schematic diagram showing a product application example of a flexible semiconductor device (an image display unit of a mobile personal computer or a notebook personal computer).
  • FIG. 23 is a schematic diagram illustrating a product application example (image display unit of a digital still camera) of a flexible semiconductor device.
  • FIG. 24 is a schematic diagram showing a product application example (camcorder image display unit) of a flexible semiconductor device.
  • FIG. 25 is a schematic diagram illustrating a product application example (an image display
  • the “direction” described in this specification is a direction based on the positional relationship between the metal layer 10 and the semiconductor layer 30 and will be described in the vertical direction in the drawing for convenience. Specifically, it corresponds to the vertical direction in each figure, the side on which the semiconductor layer 30 is formed with reference to the metal layer 10 is “upward”, and the side on which the semiconductor layer 30 is not formed with reference to the metal layer 10 Is “downward”.
  • FIGS. 1 (a) and 1 (b) A flexible semiconductor device 100 according to an embodiment of the present invention will be described with reference to FIGS. 1 (a) and 1 (b).
  • 1A is a cross-sectional view schematically showing a cross-sectional configuration of the flexible semiconductor device 100
  • FIG. 1B is a plan view showing a cross-section along Ib-Ib in FIG. 1A. .
  • the flexible semiconductor device is a device provided with a flexible film.
  • the flexible semiconductor device 100 includes a semiconductor structure portion and a film layer 50 formed so as to substantially cover the semiconductor structure portion. More specifically, the flexible semiconductor device 100 of the present invention includes a metal layer 10, an insulating layer 20 formed on the metal layer 10, a semiconductor layer 30 formed on the insulating layer 20, and an insulating layer 20. Source film 40s and drain electrode 40d provided in contact with semiconductor layer 30 above, and flexible film layer formed so as to cover semiconductor layer 30 and source / drain electrodes (40s, 40d) 50.
  • the gate electrode 10g of the flexible semiconductor device 100 of the present invention is composed of a part of the metal layer 10, and the gate insulating film 20a is composed of a part of the insulating layer 20.
  • the film layer 50 of the flexible semiconductor device 100 of the present invention includes an opening 50a penetrating between the upper surface of the semiconductor structure and the upper surface of the semiconductor device 100 when viewed as a device cross section, and the insulating layer 20. And an opening 50b penetrating between the semiconductor device 100 and the upper surface of the semiconductor device 100 is formed. Conductive members are formed in the openings 50a and 50b. The conductive member in the opening 50a functions as a contact via 60a that electrically connects the circuit of the layer in which the semiconductor structure is formed and the circuit formed on the resin film.
  • the conductive member in the opening 50b is similar to the case of the opening 50a in that it is formed of a conductive material, but functions as a positioning marker 60b instead of as a contact via as described later. That is, in the flexible film layer 50 of the flexible semiconductor device 100, a plurality of vias extend along the thickness direction, and at least one of the plurality of vias is a positioning marker (or “alignment”). Marker "or" alignment mark ").
  • FIG. 1 shows a mode in which only “via 60b” forms a positioning marker
  • FIG. 2 shows a mode in which two vias (60b, 60b ′) as such positioning markers are provided. Has been.
  • the film layer 50 is preferably made of a flexible resin material. That is, the flexible film layer 50 is preferably a resin film.
  • a resin film can be said to be a support substrate for supporting a semiconductor structure (or a TFT structure including the semiconductor structure), and is composed of a thermosetting resin material or a thermoplastic resin material having flexibility after curing. It is preferable.
  • the resin film is a thing suitable for opening part formation.
  • the resin film is at least selected from the group consisting of epoxy resin, polyimide resin, acrylic resin, polyethylene terephthalate resin, polyethylene naphthalate resin, polyphenylene sulfide resin, polyphenylene ether resin, liquid crystal polymer, and polytetrafluoroethylene. It is preferable that it comprises one or more resins (for example, the resin film may be a polyimide film). Since such a resin material is excellent in dimensional stability, it can be said that the resin material is preferable as a material for the flexible substrate according to the present invention. In order to form the opening with these resin films, laser processing using a carbon dioxide laser, a YAG laser, or the like may be used.
  • a technique such as photolithography may be used for forming the opening.
  • a resin specialized for photolithography for example, a film made of a photosensitive resin
  • the film which consists of siloxane polymer of an inorganic polymer material also has flexibility and is suitable for opening formation, it can be used suitably as the flexible film layer 50 of this invention. it can.
  • the thickness of the flexible film layer is about 2 ⁇ m to about 100 ⁇ m, and the thickness of the adhesive material layer is May be from about 3 ⁇ m to about 20 ⁇ m.
  • the conductive member in the flexible semiconductor device 100 has conductivity for functioning as a contact via and visibility for functioning as a positioning marker.
  • the conductive member preferably comprises a metal.
  • the conductive members (that is, the vias 60a and 60b) formed in the openings 50a and 50b of the flexible film layer 50 are made of a conductive paste material.
  • Conductive paste materials include simple metals such as Au, Ag, Cu, Pt, Pd, Al and / or Pb, mixtures or alloys thereof, conductive fillers such as carbon fillers and carbon nanotubes, and organic resins such as epoxy resins. And / or a paste material obtained by dispersing in a binder comprising a solvent such as butyl carbitol acetate (BCA) may be used.
  • Conductive members (vias 60a and 60b) are obtained by filling the openings 50a and 50b with such a conductive paste material.
  • a metal such as Au, Ag, Cu, Ni, Co, Cr, Mn, Fe, Ru, Rh, Pd, Ag, Os, Ir, and / or Pt is filled in the openings 50a and 50b by plating to form conductive members (vias). 60a, 60b).
  • Cu plating is preferable because it is relatively inexpensive, has high Cu conductivity, and is also preferable in terms of visibility by X-rays because of its large atomic number.
  • a semiconductor such as silicon (eg, Si) or germanium (Ge) may be used, or an oxide semiconductor may be used. May be.
  • the oxide semiconductor include simple oxides such as ZnO, SnO 2 , In 2 O 3 and / or TiO 2 , and composite oxides such as InGaZnO, InSnO, InZnO and / or ZnMgO.
  • a compound semiconductor for example, GaN, SiC, ZnSe, CdS, and / or GaAs
  • organic semiconductors for example, pentacene, poly-3-hexylthiophene, porphyrin derivatives, copper phthalocyanine and / or C60 can also be used.
  • the semiconductor structure is subjected to annealing treatment.
  • the semiconductor layer 30 is preferably heat-treated by laser irradiation or the like, and thereby, the film quality of the semiconductor structure portion is preferably changed as compared with that before irradiation.
  • a semiconductor layer made of amorphous silicon before irradiation is changed to a semiconductor layer made of polycrystalline silicon (for example, average particle size: about several hundred nm to 2 ⁇ m) by laser irradiation. It may be.
  • the semiconductor layer 30 is polycrystalline silicon, the crystallinity can be improved by laser irradiation.
  • the mobility of the semiconductor layer 30 is improved by the change in the film quality of the semiconductor structure, and the mobility may be significantly increased before and after irradiation.
  • film quality in the present specification substantially means characteristics such as “crystal state”, “crystallinity” and / or “mobility” of a semiconductor layer. Therefore, “change in film quality” substantially means that “crystal state”, “crystallinity”, and / or “mobility” and the like are changed and improved as far as the semiconductor layer is concerned.
  • semiconductor characteristics can be improved even when an oxide semiconductor is used instead of a silicon semiconductor.
  • a crystalline oxide semiconductor such as ZnO
  • many amorphous layers are included in a crystalline layer immediately after film formation by sputtering or the like. Therefore, a crystalline oxide semiconductor such as ZnO often does not exhibit characteristics as a semiconductor device.
  • the annealing treatment improves the crystallinity of an oxide semiconductor such as ZnO, As a result, semiconductor characteristics can be improved.
  • the mobility is about 1 cm 2 before excimer laser irradiation. Only low values below / Vs are shown.
  • XeCl excimer laser is irradiated, semiconductor operation can be performed, and mobility of about 20 cm 2 / Vs can be realized.
  • an amorphous oxide semiconductor such as InGaZnO can have an effect of improving semiconductor characteristics.
  • oxygen vacancies can be repaired by laser irradiation in an oxygen atmosphere (for example, in the air), and as a result, mobility can be improved.
  • an oxide film made of SiO 2 , Al 2 O 3, or the like is disposed as the gate insulating layer 20, oxygen vacancies in the amorphous oxide semiconductor are amorphous through the insulating layer 20 from the openings (50 a, 50 b). It can be repaired by oxygen supplied to the oxide semiconductor.
  • a TFT is manufactured using InGaZnO as a semiconductor, mobility with a low value of about 1 cm 2 / Vs or less before laser irradiation can be improved to about 10 cm 2 / Vs after laser irradiation.
  • the semiconductor structure is supported by the metal layer 10.
  • the metal layer 10 may be made of a metal foil.
  • the metal constituting the metal foil 10 is preferably a metal having electrical conductivity and a relatively high melting point, such as copper (Cu, melting point: 1083 ° C.), nickel (Ni, melting point: 1453 ° C.), aluminum (Al, Melting point: 660 ° C.) and / or stainless steel (SUS) can be used.
  • An insulating layer 20 is formed on the metal foil 10.
  • an insulating layer 20 made of an inorganic insulating material (for example, silicon oxide or silicon nitride) is formed on at least a part of the surface (upper surface) of the metal foil 10.
  • a semiconductor layer 30 is formed on the insulating layer 20.
  • the insulating layer 20 may be formed by oxidizing the surface of the metal layer 10 (for example, metal foil).
  • the metal layer 10 is preferably made of a valve metal such as an aluminum foil. Then, by performing anodization of the valve metal using the chemical conversion liquid, an anodized film can be formed on the surface of the metal layer, so that it can be used as the insulating layer 20.
  • This “anodic oxide coating” is a very thin and dense oxide coating, which provides the advantage that the insulating layer 20 is free of defects or has reduced defects.
  • the material of the insulating layer 20 is not limited to the above, and various suitable materials may be adopted according to the required characteristics of the gate insulating film. For example, silicon oxide or silicon nitride can be used. Further, the material of the insulating layer 20 is not limited to the inorganic insulating material, and other insulating materials (such as an organic insulating material such as polyimide) may be employed.
  • a gate electrode 10g and wirings (10a, 10b) are composed of a metal layer 10 that can function as a support layer. Specifically, for example, the metal layer 10 is patterned to form an opening (for example, an opening 10 ′) in the metal layer 10. As a result, the gate electrode 10g and the wiring (10a, 10a, 10b) is provided.
  • the source electrode 40 s and the drain electrode 40 d are in contact with the semiconductor layer 30.
  • a region between the source electrode 40s and the drain electrode 40d is a channel region or a channel portion.
  • the material of the source electrode and the drain electrode (40s, 40d) include gold (Au), silver (Ag), copper (Cu), nickel (Ni), chromium (Cr), cobalt (Co), and magnesium (Mg).
  • tin oxide SnO 2
  • Conductive oxides such as indium tin oxide (ITO), fluorine-containing tin oxide (FTO), ruthenium oxide (RuO 2 ), iridium oxide (IrO 2 ) and / or platinum oxide (PtO 2 ).
  • ITO indium tin oxide
  • FTO fluorine-containing tin oxide
  • RuO 2 ruthenium oxide
  • IrO 2 iridium oxide
  • platinum oxide PtO 2
  • the source electrode and the drain electrode (40s, 40d) using the paste material can be formed by printing (for example, ink jet printing).
  • a via opening 20c may be formed in a part of the insulating layer 20 located on the metal layer 10, and an interlayer connection portion (via) 60c made of a conductive material may be formed in the via opening 20c.
  • the interlayer connection part (via) 60c may be formed by filling the via opening 20c with a conductive material (for example, Ag paste).
  • the wiring 10a is connected to a drain electrode 40d formed on the insulating layer 20 via an interlayer connection part (via) 60c.
  • a part of the drain electrode 40d may extend to the via opening 20c, thereby forming an interlayer connection part (via) 60c.
  • the gate electrode 10g is disposed below the channel of the semiconductor layer 30 via the gate insulating film 20a. It is preferable that the gate electrode and the channel have the same size and are disposed so as not to overlap each other. The reason for this will be described with reference to FIG. First, consider a case where the gate electrode 10g and the channel 30a are displaced and a case where the gate electrode 10g is smaller than the channel 30a (FIG. 3A). In either case, a portion without the gate electrode 10g exists below the channel 30a. In such a case, even when a voltage is applied to the gate electrode 10g, no charge is induced in the portion without the gate electrode. Since the channel portion 30a where no charge is induced has a low conductivity, the channel does not function sufficiently and the current taken out from the drain electrode is reduced. Therefore, the entire channel portion is preferably covered with the gate electrode.
  • the gate electrode 10g and the channel 30a are displaced and when the gate electrode 10g is formed larger than the channel portion 30a (FIG. 3B), the gate electrode 10g overlaps the source electrode 40s and / or the drain electrode 40d. There is a part. In this case, parasitic capacitance is generated at the overlapping portion of the gate electrode 10g and the source electrode 40s, and the characteristics of the transistor are deteriorated. That is, problems such as the loss of the output signal of the transistor due to the parasitic capacitance and the increase in power consumption due to an increase in the required amount of current occur.
  • the relationship between the gate electrode 10g and the drain electrode 40d is the same. Therefore, it is preferable that the overlap / overlap between the gate electrode 40g and the source electrode 40s is small.
  • the gate electrode 10g and the channel 30a have the same size and are arranged to face each other without any deviation (FIG. 3). (See (c)).
  • FIGS. 4 (a) to (e), FIGS. 5 (a) to (d), FIGS. 6 (a) to (c) and FIGS. 7 (a) and 7 (b) illustrate a method for manufacturing the flexible semiconductor device 100.
  • step (i) is carried out. That is, an insulating layer is formed on one main surface of the metal foil.
  • a metal foil 10 to be a support layer is prepared.
  • a copper foil is prepared.
  • a commercially available metal foil 10 can be used.
  • the thickness of the metal foil 10 is preferably in the range of about 3 ⁇ m to about 100 ⁇ m, more preferably in the range of about 4 ⁇ m to about 20 ⁇ m, and even more preferably in the range of about 8 ⁇ m to about 16 ⁇ m.
  • an insulating layer 20 is formed on the surface of the metal foil 10.
  • Such an insulating layer 20 may be formed by “anodic oxidation of a valve metal” as described above (particularly when a metal foil made of a valve metal is used), but may be formed by another method. For example, it may be formed by a sol-gel method. When the sol-gel method is performed, specifically, an insulating material is applied by applying an organic-inorganic hybrid material in which organic molecules are combined with a siloxane skeleton (for example, spin coating) and baking at about 300 ° C. to about 600 ° C. Layer 20 can be obtained. The thickness of the insulating layer 20 may be, for example, about 0.1 ⁇ m to 1 ⁇ m.
  • the insulating layer 20 is preferably formed with a via portion 60c serving as an interlayer connection portion.
  • an opening 20c may be formed in the insulating layer region where the via 60c is formed and filled with a conductive material (typical photolithography may be used for forming the opening 20c. Etching of the layer may be performed by dry etching using CF 3 ).
  • step (ii) is performed. That is, a semiconductor layer is formed over the insulating layer, and a source electrode and a drain electrode are formed so as to be in contact with the semiconductor layer. Specifically, first, as shown in FIG. 4C, the semiconductor layer 30 is formed on the insulating layer 20.
  • the thickness of the semiconductor layer may be, for example, about 5 nm to about 990 nm (by the way, the thickness of the semiconductor structure as shown in FIG. 1 may be, for example, about 10 nm to about 1 ⁇ m).
  • the formation of the semiconductor layer 30 may be performed, for example, by a thin film forming method such as vacuum deposition, sputtering, or plasma CVD, or may be performed by a printing method such as relief printing, gravure printing, screen printing, or inkjet. Good.
  • a cyclic silane compound-containing solution for example, a toluene solution of cyclopentasilane
  • the semiconductor layer 30 including amorphous silicon can be formed.
  • the source electrode 40s and the drain electrode 40d are formed on the insulating layer 20 so as to be in contact with the semiconductor layer 30, as shown in FIG.
  • the drain electrode 40d is disposed so as to extend above the via portion 60c.
  • the drain electrode 40 d is formed so that one end of the drain electrode 40 d is in contact with the via portion 60 c and the other end of the drain electrode 40 d is in contact with the semiconductor layer 30.
  • each of the source electrode and the drain electrode may be about 50 nm to about 5 ⁇ m, for example.
  • the source electrode 40s and the drain electrode 40d can be formed by applying an Ag paste by a printing method such as screen printing, gravure printing, or ink jet method. If a part of the drain electrode 40d is formed so as to fill the opening 20c, the drain electrode and the via 60c can be formed together.
  • the source electrode when it is necessary to connect the source electrode to a wiring formed of a metal foil, it may be the same as in the case of the drain electrode.
  • step (iii) is performed. That is, as shown in FIG. 4E, the flexible film layer 50 is formed so as to cover the semiconductor layer 30 and the source / drain electrodes (40s, 40d). Specifically, first, a semi-cured resin film (adhesive material may be applied to the bonding surface of the resin sheet) is prepared, and the resin film is superimposed on the metal layer on which the semiconductor structure is formed. Adhere temporarily. Temporary bonding conditions can be appropriately selected depending on the type of semi-cured resin film or adhesive material.
  • an epoxy resin is applied as an adhesive material to a bonding surface of a polyimide film (thickness: about 12.5 ⁇ m) (thickness: When a resin film having a thickness of about 10 ⁇ m is used, the metal foil and the resin film can be laminated, heated to about 60 ° C., and temporarily pressed under a pressure of about 3 MPa.
  • the thickness of the formed resin film layer 50 is, for example, about 4 ⁇ m to about 100 ⁇ m.
  • the formation of the resin film 30 protects the semiconductor structure and can stably handle and convey the next process (patterning process of the metal foil 10 and the like).
  • step (iv) is performed. That is, a via is formed in the flexible film layer, thereby obtaining a semiconductor device precursor.
  • a via is formed in the flexible film layer, thereby obtaining a semiconductor device precursor.
  • FIGS. 5A and 5B after forming openings (50a, 50b) in the flexible film layer 50, a conductive material is supplied to the openings to form vias ( The semiconductor device precursor 100 ′ is obtained by forming 60a, 60b).
  • the openings (50a, 50b) provided in the resin film layer can be formed by laser processing.
  • the laser used for processing include a carbon dioxide gas laser, a YAG laser, and an excimer laser.
  • the energy density can be about 50 mJ / cm 2 to about 500 mJ / cm 2 .
  • the contact via opening (50a) is formed so that the resin film layer 50 is irradiated with laser to expose the surface of the electrode of the circuit connected to the semiconductor structure.
  • the opening (50b) for the positioning marker is formed so as to expose the upper surface of the metal film-like insulating film.
  • the size (diameter) of the openings (50a, 50b) can be set to a desired size by reducing the laser diameter.
  • the size of the opening (diameter of the opening surface) formed by laser irradiation may be about 5 ⁇ m to about 80 ⁇ m.
  • the opening surface may have a diameter of about 30 ⁇ m.
  • a desired beam diameter can be obtained not only by narrowing the laser diameter but also by masking the laser beam.
  • the shape of the openings can be tapered (a so-called mortar shape or an inverted substantially conical shape). That is, the wall surface of the opening (50a, 50b) and the upper surface of the resin film layer 50 can be obtuse (> 90 °).
  • the taper angle ⁇ as shown in FIG. 5A can be about 110 ° to about 160 °.
  • Steps such as filling the openings (50a, 50b) with a conductive material can be easily performed.
  • an insulating layer made of an inorganic material such as silica (SiO 2 ) can be processed at the same time. That is, by extending the opening to the insulating layer 20 as well as the resin film 50, the conductive member can extend to the metal layer on the lower surface of the semiconductor structure. With such a configuration, when the metal layer on the lower surface is removed, the positioning marker can be recognized from the lower side by visible light. This is a preferable configuration also when a functional layer is laminated on the lower surface of the flexible semiconductor device of the present invention.
  • the formation method (50a, 50b) of the opening is not limited to laser processing, and may be a punching method or a mechanical drill method.
  • the opening can be formed using a technique such as photolithography.
  • conductive members are formed in the openings (50a, 50b).
  • the conductive member is made of a conductive paste
  • the conductive member can be formed by filling the openings (50a, 50b) with the conductive paste by a printing method.
  • a printing mask can be arranged on the surface of the resin film 50 and the conductive paste can be filled in the openings (50a, 50b) with a squeegee.
  • the printing mask is for preventing the surface of the resin film from being contaminated with the conductive paste, and a printing mask opening corresponding to the opening of the resin film is formed.
  • Examples of such a mask include a screen plate and the like, and a mask obtained by pasting a PET film on the surface of a resin film in advance. That is, when a PET film is laminated on the surface of the resin film in advance and an opening is formed by laser from the PET film, a mask in which the opening of the resin film and the mask opening are aligned can be formed. The PET film is peeled off after filling the conductive member.
  • the metal foil 15 is superposed on the resin film 50 and thermocompression-bonded (that is, a further metal layer 15 is formed on the semiconductor device precursor 100 ′.
  • the conditions for thermocompression bonding can be appropriately selected depending on the type of semi-cured resin film or adhesive material.
  • an epoxy resin is applied as an adhesive material to a bonding surface of a polyimide film (thickness of about 12.5 ⁇ m) (thickness of about
  • the metal foil 15 may be laminated on the resin film 50 and the adhesive material may be fully cured at about 140 ° C. and about 5 MPa for about 1 hour.
  • the metal layer 15 can be formed by plating (in this case, the step of thermocompression bonding by overlapping the metal foil can be omitted, which is preferable because production efficiency is increased).
  • a Cu seed layer may be formed by electroless copper plating, and then the opening may be filled with Cu by electrolytic copper plating.
  • electroless copper plating can be performed by immersing a sample in an electroless plating bath in which formaldehyde is added as a reducing agent to an aqueous copper sulfate solution.
  • Electroplating can be performed by immersing a sample in an aqueous copper sulfate solution and using the sample as a cathode and phosphorous copper as an anode.
  • An additive such as a polyether compound, an organic sulfur compound and / or an amine compound can be added to the copper sulfate aqueous solution, and plating can be performed by flowing a current of about 3 A / dm 2 (in addition, an opening on the upper surface of the resin film)
  • a resist opening may be formed in a portion corresponding to 50b).
  • step (v) is performed. That is, the metal foil 10 is processed to form the gate electrode 10 g from the metal foil 10. Preferably, when forming the gate electrode 10g from the metal foil 10, wirings (10a, 10b) are also formed from the metal foil.
  • a photoresist 11 is formed on a portion corresponding to a gate electrode or wiring of a metal foil. Specifically, as shown in FIG. 5D, a photoresist film 11 is formed on substantially the entire bottom surface of the metal foil 10.
  • a photomask 12 is disposed below the photoresist film 11.
  • the photoresist film 11 is exposed through a photomask 12, and finally developed to remove unnecessary portions.
  • the photomask 12 is arranged by superimposing positioning markers 60b provided on the resin film and patterns corresponding to the positioning markers provided on the photomask 12 (see FIGS. 6A and 6B).
  • the positioning marker provided on the resin film can be confirmed using an X-ray transmission image obtained on the lower side of the metal foil 10 by irradiating X-rays from the upper side of the semiconductor device precursor 100 ′.
  • Lighter elements (elements with smaller atomic numbers) transmit X-rays better, and heavier elements such as metals are less likely to transmit X-rays. Therefore, if X-rays having such intensity as to transmit through the metal foil are irradiated, the positioning marker portion formed from the metal conductive member in the transmission image is favorably visually recognized with a large contrast with respect to the resin film portion.
  • the metal foil is etched through the photoresist film 11 ′ from which a part has been removed, thereby forming the gate electrode 10g, the wiring (10a, 10b), etc. from the metal foil 10 ( FIG. 6 (c) and FIG. 7 (a)).
  • the etching method can be appropriately selected according to the type of metal foil. For example, when the metal foil is a copper foil, it can be performed by dipping in an aqueous iron chloride solution. Also, a dry etching technique such as RIE may be used.
  • the “partly removed photoresist 11 ′” used in development may be formed in a mode using direct exposure instead of the mode using the photomask (see FIG. 8).
  • direct exposure exposure is performed by locally irradiating a desired position (pattern) of the photoresist with a laser (for example, a wavelength of 355 nm). That is, the photoresist is directly exposed without using a photomask.
  • the position to be irradiated with the laser can be determined based on the recognition of the positioning marker 60b, and the recognition of the positioning marker itself can be performed in the same manner as the mode using the photomask.
  • the desired position of the photoresist film can be directly exposed without using a photomask by using at least one of the vias of the semiconductor device precursor as a positioning marker.
  • a photoresist on the metal foil 15 formed on the upper surface of the resin film by forming a photoresist on the metal foil 15 formed on the upper surface of the resin film and performing etching or the like, a desired wiring pattern 70, a pixel electrode 150 (to be described later), and the like can be formed ( (Refer FIG.7 (b)).
  • the metal foil on the lower surface of the semiconductor structure and the metal foil on the resin film are separately etched.
  • a photoresist on the entire surface of the other metal foil is formed. It is preferable to protect.
  • the types and thicknesses of the metal foils on both sides can be appropriately selected separately.
  • the productivity can be improved because etching can be performed at the same time.
  • a photoresist can be formed on both metal foils (10, 15) and then immersed in an etching solution to simultaneously etch the metal foils (10, 15) on both sides to form a desired pattern. .
  • the flexible semiconductor device 100 having the structure shown in FIG. 7B and FIG. 1 can be constructed.
  • the gate electrode 10g is composed of a part of the metal layer 10
  • the gate insulating film 20a is the insulating layer 20. It consists of a part.
  • a plurality of vias 60a, 60b, 60c, etc Extend along the thickness direction, and at least one of the plurality of vias (FIG. 7 (b), the metal layer is removed where the via 60b) is located (as shown in FIG.
  • the via 60b serving as a positioning marker is different from the contact via 60a and the interlayer connection part via 60c from the one main surface side of the flexible film layer 50 to the other. It has a form extending to the main surface side.
  • the conductive member is configured by filling the openings (50a, 50b) provided in the resin film layer 50 with a conductive material such as metal. Therefore, the contact via and the positioning marker can be formed in substantially the same process. If the positioning marker of the present invention is used, a TFT that can be visually recognized well by an X-ray transmission image and has a small shift between the gate electrode and the channel can be obtained. In other words, in the present invention, it can be said that the manufacturing process efficiency can be improved and the TFT characteristics can be improved by the “positioning marker by the conductive member formed on the resin film”.
  • an X-ray transmission image 110 obtained by irradiating the semiconductor device precursor 100 ′ with X-rays is used, and a via corresponding point 120 in the X-ray transmission image 110 is used. It is preferable to use (an image point corresponding to a via position) obtained by irradiating the precursor region including the positioning markers 60b and 60b ′ with X-rays as an alignment reference.
  • Positioning markers may be arranged in one set (for example, two (or group) positioning markers) for each exposure range, for example, for each photomask. That is, when a photomask is overlapped for each transistor, a positioning marker is disposed for each transistor (FIG. 10A), and when a plurality of transistors are grouped to overlap a photomask, a positioning marker is disposed for each group (FIG. 10). 10 (b)). When all the transistors in the work are exposed and developed at one time with one photomask, a set of positioning markers may be arranged on the work (FIG. 10C).
  • a set of positioning markers may be arranged on the work (FIG. 10C).
  • the positioning marker may be arranged at a position that can correspond to the central portion of the short side of the rectangle. By arranging in this way, the positional deviation between the photomask and the workpiece can be minimized (that is, the overlay accuracy can be improved).
  • the photomask is arranged by measuring, for example, two positioning marks using an X-ray transmission image, finding the center of gravity of the entire alignment range, correcting specified dimensions and errors, and distributing the design value from the center of gravity. You can do that.
  • one via can function alone as a positioning marker.
  • a plurality of vias may function as positioning markers. . That is, four vias may be grouped to form a square positioning marker, or five vias may be grouped to form a cross-shaped positioning marker. It is preferable to form a plurality of via groups as a positioning marker with a desired shape as a whole because it is easy to distinguish from contact vias and facilitates image recognition.
  • the positioning marker 60b is formed so as to extend to the lower surface of the insulating layer 20 (FIG. 12A), and the metal layer positioned near the lower side of the positioning marker 60b.
  • FIG. 12B the position of the positioning marker 60b can be grasped by applying visible light from the lower side (FIG. 12C). Therefore, using it as an alignment reference, alignment of the photomask and alignment during direct exposure can be performed.
  • the finally obtained flexible semiconductor device 100b has a mode as shown in FIG. That is, as illustrated, the positioning marker 60 b of the flexible semiconductor device 100 b extends beyond the “upper main surface” of the insulating layer 20 to reach the “lower main surface” of the insulating layer 20.
  • FIG. 14 is a circuit diagram for explaining the drive circuit 90 of the image display device.
  • FIG. 15 is a plan view showing an example in which the drive circuit is configured by the flexible semiconductor device 100 of the present embodiment.
  • a circuit 90 shown in FIG. 14 is a drive circuit mounted on an image display device (for example, an organic EL display), and here represents a configuration of one pixel of the image display device.
  • Each pixel of the image display apparatus of this example is configured by a circuit of a combination of two transistors (100A, 100B) and one capacitor 85.
  • This driving circuit includes a switching transistor (hereinafter also referred to as “Sw-Tr”) 100A and a driving transistor (hereinafter also referred to as “Dr-Tr”) 100B. Both transistors (100A, 100B) are composed of the flexible semiconductor device 100 according to the present invention. Note that a capacitor may be formed in part of the structure of the flexible semiconductor device 100.
  • the gate electrode of the Sw-Tr 100A is connected to the selection line 94.
  • One of the source electrode and the drain electrode of the Sw-Tr 100A is connected to the data line 92, and the other is connected to the gate electrode of the Dr-Tr 100B.
  • one of the source electrode and the drain electrode of the Dr-Tr 100B is connected to the power supply line 93, and the other is connected to the display unit (for example, organic EL element) 80.
  • the capacitor 85 is connected between the source electrode and the gate electrode of the Dr-Tr 100B.
  • FIG. 15 is a plan view of a flexible semiconductor device in which an example of the circuit 90 shown in FIG. 14 is formed.
  • 15A is a plan view seen from the top surface of the resin film
  • FIG. 15B is a plan view with the metal layer and the resin film on the resin film removed
  • FIG. 15C further shows a semiconductor. It is a top view of the state which removed the structure part, the electrically-conductive member, and the insulating layer on metal foil.
  • a drive circuit that drives the image display device requires a capacitor 85 that retains a capacitance.
  • a capacitor is incorporated in a part of the substrate structure, and therefore it is not necessary to separately arrange a capacitor outside the substrate structure. Therefore, it is possible to realize a small image display device capable of high-density mounting.
  • FIG. 16 is a cross-sectional view of an OLED (organic EL) image display device 200 in which three colors of R (red), G (green), and B (blue) are arranged in three pixels on the flexible semiconductor device of the present invention.
  • OLED organic EL
  • FIG. 16 is a cross-sectional view of an OLED (organic EL) image display device 200 in which three colors of R (red), G (green), and B (blue) are arranged in three pixels on the flexible semiconductor device of the present invention.
  • a resin film, a pixel electrode (cathode), and a positioning marker are illustrated.
  • a light emitting layer 170 made of a light emitting material corresponding to each color is disposed on the pixel electrode 150 of each of the R, G, and B pixels.
  • a pixel restricting portion 160 is formed between adjacent pixels to prevent light emitting materials from being mixed and at the same time to facilitate positioning when arranging the EL material.
  • a transparent electrode layer (anode layer) 180 is formed on the upper
  • the material used for the pixel electrode 150 is a metal such as Cu as described above.
  • the surface has a laminated structure with 0.1 ⁇ m of Al ( For example, an Al / Cu) reflective electrode may be used.
  • the material used for the light-emitting layer 170 is not particularly limited.
  • a polyfluorene-based light-emitting material and a substance having a tree-like multi-branched structure use heavy metals such as Ir and Pt at the center of a so-called dendrimer dendron skeleton.
  • a dendrimer-based light emitting material can be used.
  • the light emitting layer 170 may have a single layer structure, but in order to facilitate charge injection, MoO 3 is used as a hole injection layer and LiF is used as an electron injection layer, and a laminated structure such as an electron injection layer / light emitting layer / hole injection layer It is good.
  • ITO can be used for the transparent electrode of the anode.
  • the pixel restricting portion 160 may be any insulating material, but for example, a photosensitive resin mainly composed of polyimide or SiN can be used.
  • the image display device may have a color filter as shown in FIG.
  • a flexible semiconductor device 100 a plurality of pixel electrodes 150 formed on the flexible semiconductor device 100, a light emitting layer 170 formed so as to entirely cover the pixel electrodes 150, and A transparent electrode layer 180 formed on the light emitting layer 170 and a color filter 190 formed on the transparent electrode layer 180 are provided.
  • the color filter 190 has a function of converting the light from the light emitting layer 170 into three colors of red, green, and blue, whereby R (red) G (blue) B Three (blue) pixels can be configured. That is, in the image display device 200 shown in FIG.
  • each light emitting layer divided by the pixel restricting section emits red, green, and blue separately, whereas in the image display device 200 ′ shown in FIG.
  • the light emitted from the light emitting layer itself has no distinction of color (for example, it is white light), but the light passes through the color filter 190 to generate red, green, and blue light. Yes.
  • step (I) is performed. That is, as shown in FIG. 18A, the flexible semiconductor device 100 including the pixel electrode 150 is prepared. Specifically, as described above, the pixel electrode 150 can be formed by patterning the metal foil 15 when the flexible semiconductor device 100 is manufactured (that is, the metal foil provided on the flexible film layer is formed by photolithography or the like). The pixel electrode 150 can be formed by applying a pixel electrode raw material to a predetermined portion by a printing method or the like.
  • step (II) is performed.
  • the “image display unit including a plurality of pixels” is formed on the flexible semiconductor device.
  • a plurality of pixel restricting portions 160 are formed on the flexible semiconductor device 100, and the regions partitioned by the plurality of pixel restricting portions 160 and the pixel electrodes 150 are formed.
  • a light emitting layer 170 is formed.
  • the pixel regulation layer 160 is formed so as to cover the entire pixel electrode with a photosensitive resin material mainly composed of polyimide to form a precursor layer 160 ′ of the pixel regulation part, and then the precursor layer 160 ′ is formed on the precursor layer 160 ′.
  • the light emitting layer 170 of a predetermined color is formed on a predetermined pixel electrode.
  • a method for forming the light-emitting layer 170 for example, a polyfluorene-based light-emitting material can be dissolved in xylene to form a 1% solution, which can be disposed on the pixel electrode by an ink-jet method.
  • the thickness of the light emitting layer 170 can be about 80 nm.
  • the positioning markers (60b, 60b ′) of the flexible semiconductor device 100 are used. Is preferably used.
  • positioning markers 60b, 60b '
  • the metal foil on the positioning marker is removed. This is because the positioning marker can be recognized by visible light. The removal of the metal foil on the positioning marker can be performed simultaneously in the process of processing the metal foil and forming a pattern, so there is no increase in the number of processes.
  • a transparent conductive layer 180 (for example, an ITO film) is formed so as to cover the light emitting layer 170.
  • the ITO film of the transparent conductive layer can be formed by sputtering.
  • the image display device 200 having the structure shown in FIG. 18 (e) and FIG. 16 can be constructed through the above steps.
  • a manufacturing mode of the image display device 200 ′ having a color filter will be described.
  • Such a manufacturing mode is substantially the same as the above manufacturing method, although there are some differences.
  • the white light emitting layer 170 is formed in a solid film shape on the entire surface (see FIG. 19B).
  • the transparent electrode layer 180 is formed in the same manner as described above (see FIG. 19C).
  • the three colors R (red), G (green), and B (blue) of the color filter 190 are placed at desired pixel positions.
  • FIG. 19D the image display device 200 ′ can be completed.
  • the positioning markers (60b, 60b ') of the flexible semiconductor device 100 can be used.
  • the positioning markers (60b, 60b ') it is possible to effectively prevent the accumulation of misalignment among the components of the pixel display device.
  • it is preferable that the metal foil on the positioning marker is removed. This is because the positioning marker can be recognized by visible light. The removal of the metal foil on the positioning marker can be performed simultaneously in the process of processing the metal foil and forming a pattern, so there is no increase in the number of processes.
  • the contact via and the positioning marker are not limited to being configured separately, and a part of the contact via may be used as the positioning marker.
  • the positioning marker is not necessarily limited to one having a via shape, and may be a through hole shape in which a metal layer such as copper is formed on the inner wall surface of the hole forming the opening by electroless plating.
  • the formation of the flexible film layer of the flexible semiconductor device is not necessarily limited to the mode of laminating the resin film.
  • the flexible film layer is formed by applying a semi-cured resin material or a photosensitive resin material by spin coating or the like. The form to form may be sufficient.
  • the flexible semiconductor device mounted on the organic EL display is exemplified, but it may be mounted on the inorganic EL display. Moreover, not only an EL display but also electronic paper may be used. Furthermore, not only the display but also a communication device such as an RFID or a memory can be mounted.
  • a flexible semiconductor device is manufactured in a form corresponding to one device has been illustrated, the present invention is not limited thereto, and a method of manufacturing in a form corresponding to a plurality of devices may be executed. As such a production method, a roll-to-roll manufacturing method can be used.
  • the method for manufacturing a flexible semiconductor device of the present invention is excellent in productivity of the flexible semiconductor device.
  • the obtained flexible semiconductor device can be used for various image display units (that is, image display devices), and can also be used for electronic paper, digital paper, and the like.
  • a television image display unit as shown in FIG. 20 an image display unit of a mobile phone as shown in FIG. 21, an image display unit of a mobile personal computer or a notebook personal computer as shown in FIG. 22, FIG. 23 and FIG.
  • it can be used in an image display unit of a digital still camera and a camcorder, an image display unit of electronic paper as shown in FIG.
  • the flexible semiconductor device obtained by the manufacturing method of the present invention is applicable to various uses (for example, RF-ID, memory, MPU, solar cell, sensor, etc.) that are currently being studied for application in printed electronics. be able to.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　（ｉ）金属箔の一方の主面上に絶縁層を形成する工程；（ｉｉ）絶縁層の上にて半導体層を形成すると共に、半導体層と接するようにソース電極・ドレイン電極を形成する工程；（ｉｉｉ）半導体層およびソース電極・ドレイン電極を覆うように可撓性フィルム層を形成する工程；（ｉｖ）可撓性フィルム層にビアを形成し、それによって、半導体装置前駆体を得る工程；ならびに（ｖ）金属箔を加工して金属箔からゲート電極を形成する工程を含んで成り、工程（ｖ）の金属箔の加工に際しては、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いることによって、ゲート電極を所定位置に形成することを特徴とする、フレキシブル半導体装置の製造方法。

Description

[規則37.2に基づきISAが決定した発明の名称]　フレキシブル半導体装置及びその製造方法
　本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。更には、本発明は、そのようなフレキシブル半導体装置を用いた画像表示装置およびその製造方法にも関する。
　情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
　一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
　ここで、ＴＦＴ素子には主にａ－Ｓｉ（アモルファスシリコン）、ｐ－Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
　このようなＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料として高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため、実際上は基板として耐熱性に優れたガラス基板を用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化に際して経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。
　しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
　そこで、軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（即ち、プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴを従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴをガラス基板から剥離して樹脂基板（即ち、プラスチック基板）上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することにより、樹脂基板上にＴＦＴ素子を転写している。
　転写法を用いたフレキシブル半導体装置の製造においては、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する際に、例えば支持体とＴＦＴとの密着性を低下させる処理を行う必要がある。または、支持体とＴＦＴとの間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理を行う必要がある。そのような処理に起因して工程が煩雑となり、生産性の点では懸念が残る。
特開２００７－６７２６３号公報 特開２００４－２９７０８４号公報
　フレキシブル半導体装置の製造においては、ＴＦＴを樹脂基板（即ち、プラスチック基板）に転写するのではなく、樹脂基板の上に直接形成する方法も提案されている。この場合、転写後の支持体（例えばガラス基板）の剥離工程が不要となるため、フレキシブル半導体装置を簡易に製造することができる。
　しかしながら、アクリル樹脂などの樹脂基板は耐熱性が低いため、ＴＦＴを形成するに際してプロセス温度を低く抑えなければならないという制約が入ってしまう。そのため、樹脂基板に直接形成されたＴＦＴは、転写により形成されたＴＦＴに比べてＴＦＴ性能の点では懸念が残る。
　例えば、移動度などの半導体特性を向上させるためには半導体材料に対して加熱処理を行うことが望ましいが、樹脂基板にＴＦＴを直接形成する場合では、プロセス温度が制限されるため、そのような加熱処理を行うことが困難となる。また、ゲート電圧を下げるためにはゲート絶縁膜として有機絶縁膜よりも薄くとも絶縁耐圧が高く、また、誘電率も高い無機酸化物を用いることが望ましい。しかしながら、そのような無機酸化物は緻密でかつ化学的に安定であるため、加工(例えばレーザ穴加工など)しにくいといった生産技術上の問題についても改善の余地がある。特に、大画面用のフレキシブル半導体装置では、そのような問題が顕著化する。
　本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それに伴って高性能なフレキシブル半導体装置を提供することである。
　上記課題を解決するため、本発明では、フレキシブル半導体装置であって、
　金属箔；
　金属箔の上に形成されている絶縁層；
　絶縁層の上に形成されている半導体層；
　絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；ならびに
　半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
を有して成り、
　ゲート電極が金属箔の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されており、また
　可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、それら複数のビアのうちの少なくとも１つのビアが位置決めマーカー（位置合せマーカー）となっていることを特徴とする、フレキシブル半導体装置が提供される。
　本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
　また、本明細書で用いる“複数のビア”の「複数」とは、常套的なフレキシブル半導体装置（例えばＴＦＴ素子）において通常用いられるビア個数のことを実質的に指している。具体的な個数は、フレキシブル半導体装置（ＴＦＴ素子）のアプリケーションにより異なる。画像表示装置を例に取ると、一般的な画像表示装置の画素数は例えば７６８００（３２０×２４０）個～約３５００万（８１９２×４３２０）個程度であるから、１画素にビアが２つの場合を考えると、ビアの個数は約１５万個～７０００万個となる。
　本発明のフレキシブル半導体装置の特徴の１つは、複数のビアのうちの少なくとも１つが位置決めマーカー（alignment marker）となっていることである。本発明にいう「位置決め」とは、フレキシブル半導体装置を構成する各種要素の相対的位置関係またはフレキシブル半導体装置に関連する各種要素の相対的位置関係についてのアライメント（位置合せ）のこと指している。
　ある好適な態様では、位置決めマーカーがビアの少なくとも２つから成るグループとして形成されている。つまり、少なくとも２つのビアから成る集合体が実質的な位置決めマーカーとして構成されている。
　別のある好適な態様では、複数のビアの少なくとも１つが、その厚み方向にテーパ形状を有している。つまり、位置決めマーカーとしてのビアが、その厚み方向にテーパ形状を有している。
　更に別の好適な態様では、複数のビアの少なくとも１つが、可撓性フィルム層の一方の主面側から他方の主面側に至るまで延在している。具体的には、位置決めマーカーとしてのビアが、可撓性フィルム層の一方の主面側から他方の主面側にまで至るように当該フィルム層を貫通して延在している。
　更に別の好適な態様では、少なくとも１つのビアが、金属を含有した導電性部材により構成されている。
　このような位置決めマーカーとしてのビアを供えたフレキシブル基板は、例えば、以下のように規定することができる：
　金属箔；
　金属箔の上に形成されている絶縁層；
　絶縁層の上に形成されている半導体層；
　絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；ならびに
　半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
を有して成り、
　ゲート電極が金属箔の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されており、
　可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、また、複数のビアのうちの少なくとも１つのビアの設置箇所では、金属箔が除去されている。このような特徴を有するフレキシブル半導体装置においては、絶縁層が「可撓性フィルム層と接する上側主面」および「上側主面と対向する下側主面」を有しており、前記ビアの少なくとも１つ（即ち、位置決めマーカーとしてのビア）が絶縁層の“上側主面”から“下側主面”に至るまで延在していることが好ましい。
　本発明のフレキシブル基板のある態様では、金属箔は金属層を成している。つまり、本発明のフレキシブル半導体装置は下記のように規定されるものであってもよい：

フレキシブル半導体装置であって、
　金属層；
　金属層の上に形成されている絶縁層；
　絶縁層の上に形成されている半導体層；
　絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；ならびに
　半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
を有して成り、
　ゲート電極が金属層の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されており、また
　可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、その複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。

フレキシブル半導体装置であって、
　金属層；
　金属層の上に形成されている絶縁層；
　絶縁層の上に形成されている半導体層；
　絶縁層上にて半導体層と接して設けられているソース電極・ドレイン電極；ならびに
　半導体層およびソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
を有して成り、
　ゲート電極が金属層の一部から構成されていると共に、ゲート絶縁膜が絶縁層の一部から構成されており、
　可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、また、その複数のビアのうちの少なくとも１つのビアの設置箇所では、金属層が除去されていることを特徴とする、フレキシブル半導体装置。
　本発明では、上記フレキシブル半導体装置の製造方法も提供される。かかる製造方法は、
　（ｉ）金属箔の一方の主面上に絶縁層を形成する工程；
　（ｉｉ）絶縁層の上にて半導体層を形成すると共に、半導体層と接するようにソース電極・ドレイン電極を形成する工程；
　（ｉｉｉ）半導体層およびソース電極・ドレイン電極を覆うように可撓性フィルム層を形成する工程；
　（ｉｖ）可撓性フィルム層にビアを形成し、それによって、半導体装置前駆体を得る工程；ならびに
　（ｖ）金属箔を加工して、金属箔からゲート電極を形成する工程
を含んで成り、
　工程（ｖ）の金属箔の加工に際しては、半導体装置前駆体のビアの少なくとも１つを位置決めマーカー（位置合せマーカー）として用いることによって、ゲート電極を所定位置に形成することを特徴とする。
　本発明の製造方法の特徴の１つは、半導体装置前駆体の複数のビアの少なくとも１つのビアを位置決めマーカーとして用いてゲート電極を所定位置に形成することである。つまり、半導体装置前駆体のビアを位置合せ基準として用いることによってゲート電極を所定位置に精度良く形成する。
　本明細書において「ゲート電極を所定位置に形成する」とは、当初意図された所望の位置にゲート電極を形成することを意味しており、より具体的には、製造されるフレキシブル半導体装置がＴＦＴとして機能することになる位置にゲート電極を形成すること意味している。１つ例示すれば、「ゲート電極を所定位置に形成する態様」として、チャネルと重なるようにずれなく対向する位置にゲート電極を形成する態様を挙げることができる。
　ある好適な態様では、工程（ｖ）において、
　（ｖ１）金属箔の他方の主面上にフォトレジスト膜を形成する工程；
　（ｖ２）フォトレジスト膜に対して露光および現像を行い、フォトレジスト膜の少なくとも一部を除去する工程；ならびに
　（ｖ３）少なくとも一部を除去されたフォトレジスト膜を介して金属箔にエッチングを施し、金属箔からゲート電極を形成する工程
を実施し、工程（ｖ２）のフォトレジスト膜への露光に際しては、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いることによって、フォトレジスト膜の所定位置を露光する。かかる態様では、ゲート電極が所望の位置に形成されるように、フォトレジスト膜のダイレクト露光を好適に行うことができ、その結果、ゲート電極を所定位置に精度良く形成することができる。つまり、フォトレジスト膜へのダイレクト露光時の位置合せに起因して、フレキシブル半導体装置のＴＦＴ構造体のチャネル部分に対してゲート電極を所定の位置に精度良く形成することができる。尚、上記と同様であるが、かかる態様でいう「フォトレジスト膜の所定位置を露光する」とは、当初意図された所望の局所的なフォトレジスト領域に露光を施すことを意味している。より具体的には、「フォトレジスト膜の所定位置を露光する」なる表現は、フレキシブル半導体装置がＴＦＴとして機能することになる位置にゲート電極が形成されるように局所的なフォトレジスト領域に露光を施すことを意味している。
　「フォトレジスト膜に対して露光および現像を行ってフォトレジスト膜の少なくとも一部を除去する工程（ｖ２）」としては、フォトレジスト膜上にフォトマスクを配置し、フォトマスクが配置されたフォトレジスト膜に対して露光および現像を行い、それによって、フォトレジスト膜の少なくとも一部を除去する工程を実施してもよい。かかる場合、「フォトレジスト膜への露光に際して位置決めマーカーを用いること」の代わりに、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いてフォトマスクの位置合せを行うことが好ましい。これにより、フォトマスクを介した露光・現像をフォトレジスト膜の所望箇所に位置ずれなく施すことができ、その結果、ゲート電極を所定位置に精度良く形成することができる。上記と同様であるが、かかる態様でいう「フォトマスクを所定位置に配置する」とは、当初意図された所望の位置にフォトマスクを配置することを意味している。より具体的には、「フォトマスクを所定位置に配置する」なる表現は、フレキシブル半導体装置がＴＦＴとして機能することになる位置にゲート電極が形成されるようにフォトマスクを配置することを意味している。
　金属箔の加工、フォトレジスト膜への露光、または、フォトマスクの配置に際しては、半導体装置前駆体に対してＸ線を照射することで得られるＸ線透過画像を利用し、かかるＸ線透過画像におけるビア対応ポイントを位置合せ基準として用いてよい。特に、少なくとも２つのビアから成るグループとして位置決めマーカーを用いることが好ましく、それゆえ、グループを成す該ビアについてのＸ線透過画像のビア対応ポイントを位置合せ基準として用いることが好ましい。
　ある好適な態様では、ビア形成工程（ｉｖ）において、可撓性フィルム層に開口部を形成した後、その開口部に金属を含有する導電性材料を供給することによってビアを形成する。
　本発明では、上記フレキシブル半導体装置を用いた画像表示装置も提供される。かかる画像表示装置は、
　フレキシブル半導体装置；および
　フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
を有して成り、
　フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカー（位置合せマーカー）となっていることを特徴としている。
　本発明の画像表示装置の特徴の１つは、フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていることである。
　ある好適な態様では、画像表示部が、
　フレキシブル半導体装置上に形成されている画素電極；
　画素電極上に形成されている発光層；および
　発光層上に形成されている透明電極層
を有して成る。
　かかる態様では、画素規制部によって仕切られた領域に発光層が形成されていてもよい。つまり、本発明に係る画像表示装置が、
　フレキシブル半導体装置；
　フレキシブル半導体装置上に形成されている画素電極；
　画素電極上にあって、画素規制部によって仕切られた領域に形成されている複数の発光層；および
　複数の発光層上に形成されている透明電極層
を有して成り、
　フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていてよい。
　また、画像表示部は透明電極上にカラーフィルターを有して成るものであってもよい。つまり、本発明に係る画像表示装置が、
　フレキシブル半導体装置；
　フレキシブル半導体装置上に形成されている画素電極；
　画素電極上に形成されている発光層； 
　発光層上に形成されている透明電極層；および
　透明電極層上に形成されているカラーフィルター
を有して成り、
　フレキシブル半導体装置の複数のビアのうちの少なくとも１つのビアが位置決めマーカーとなっていてもよい。
　更に、本発明では、上記画像表示装置の製造方法も提供される。かかる製造方法は、
（Ｉ）画素電極を備えたフレキシブル半導体装置を供する工程；および
（ＩＩ）フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
を含んで成り、
　工程（ＩＩ）に際しては、フレキシブル半導体装置の複数のビアの少なくとも１つのビアを位置決めマーカー（位置合せマーカー）として用いることによって、画像表示部の形成につき位置合せを行うことを特徴とする。
　本発明の画像表示装置の製造方法の特徴の１つは、フレキシブル半導体装置のビアの少なくとも１つを位置決めマーカーとして用いて画像表示部の形成につき位置合せを行うことである。例えば、工程（ＩＩ）において複数の画素規制部を形成し、その複数の画素規制部によって仕切られた領域の画素電極上に画素を形成する場合、フレキシブル半導体装置の複数のビアの少なくとも１つを位置決めマーカーとして用いて画素規制部の形成につき位置合せを行ってよい。かかる場合、画素規制部を形成するためのフォトマスクの位置合せを行うことができ、その結果、発光層を位置ずれなく形成することができる。換言すれば、画素（ＴＦＴを含む回路）に対して所定位置に精度良く発光層を形成することができる。また、工程（ＩＩ）において、画素電極を覆うように画素電極上に発光層を形成し、かかる発光層上にカラーフィルターを形成する場合では、フレキシブル半導体装置の複数のビアの少なくとも１つを位置決めマーカーとして用いてカラーフィルターの形成につき位置合せを行ってもよい。
　本発明では、少なくとも１つのビアを位置決めマーカーとして用いるので、フレキシブル半導体装置の構成要素の相対的位置関係またはフレキシブル半導体装置を用いた画像表示装置の構成要素の相対的位置関係について好適にアライメントを図ることができる。例えば、フレキシブル半導体装置のＴＦＴ構造体のチャネル部分に対して所定位置に精度良くゲート電極を形成できたり、あるいは、画像表示装置の画素（ＴＦＴを含む回路）に対して所定位置に精度良く発光層を形成できたりする。
　位置決めマーカーは、コンタクトビアなどのフレキシブル半導体装置で必要とされ得る要素の形成に合わせて容易に形成できるものであり、かつ、そのような位置決めマーカーに起因したアライメント向上によってフレキシブル半導体装置または画像表示装置の製造歩留まりが向上し得るので、本発明によって生産性が優れた製造方法が供される。また、本発明に係るフレキシブル半導体装置および画像表示装置は、かかる位置決めマーカーに起因して、各種要素が位置ずれを起こすことなく精度良く形成されている点で高性能なデバイスを構成しているといえる。
図１（ａ）は、本発明のフレキシブル半導体装置を模式的に表した断面図を示しており、図１（ｂ）は、図１（ａ）のＩｂ－Ｉｂに沿った切り取った平面図である 図２は、本発明のフレキシブル半導体装置を模式的に表した断面図である。 図３は、ゲート電極とチャネルとの相対的位置関係を示す模式的断面図である。 図４（ａ）～（ｅ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図５（ａ）～（ｄ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図６（ａ）～（ｃ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図７（ａ）および（ｂ）は、本発明のフレキシブル半導体装置の製造工程を模式的に示す工程断面図である。 図８は、ダイレクト露光を実施する態様を模式的に表した図である。 図９（ａ）および（ｂ）は、位置決めマーカーのＸ線透過画像を用いたフォトマスクの位置合せの態様を模式的に表した図である。 図１０（ａ）～（ｃ）は、位置決めマーカーの配置態様を説明するための模式図である。 図１１は、グループとして形成された位置決めメーカーの態様を説明するための模式図である。 図１２（ａ）～（ｃ）は、可視光を利用したフォトマスクの位置合せ態様を模式的に表した図である。 図１３（ａ）は、位置決めマーカーが絶縁層の下側主面に至るまで延在しているフレキシブル半導体装置を模式的に表した断面図を示しており、図１３（ｂ）は、図１３（ａ）のＩｃ－Ｉｃに沿った切り取った平面図である 図１４は、本発明の画像表示装置の駆動回路を説明するための回路図である。 図１５は、図１４の駆動回路がフレキシブル半導体装置によって構成された一例を示す平面図である。 図１６は、本発明の画像表示装置を模式的に表した断面図を示している。 図１７は、カラーフィルターを備えた画像表示装置の態様を模式的に表した断面図を示している。 図１８（ａ）～（ｅ）は、本発明の画素表示装置の製造工程を模式的に示す工程断面図である。 図１９（ａ）～（ｄ）は、カラーフィルターを備えた画像表示装置の製造工程を模式的に示す工程断面図である。 図２０は、フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図である。 図２１は、フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図である。 図２２は、フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図である。 図２３は、フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図である。 図２４は、フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図である。 図２５は、フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図である。
　１０　　金属層または金属箔（下側）
　１０ｇ　ゲート電極
　１０ａ，１０ｂ　金属層から形成された配線
　１２　　フォトマスク
　１５　　金属層または金属箔（上側）
　２０　　絶縁層（絶縁膜）
　２０ａ　ゲート絶縁膜・ゲート絶縁層
　２０ｃ　絶縁層に形成されたビア開口部
　３０　　半導体層
　４０ｓ，４０ｄ　ソース電極・ドレイン電極
　５０　　可撓性フィルム層
　５０ａ，５０ｂ　可撓性フィルム層に形成された開口部
　６０　　ビア
　６０ａ　位置決めマーカー（ビア）
　６０ｂ　コンタクトビア（ビア）
　６０ｃ　層間接続部位
　７０　　配線層および／または画素電極
　８０　　表示部
　８２　　配線
　８５　　コンデンサ
　９０　　駆動回路
　９２　　データライン
　９３　　電源ライン
　９４　　選択ライン
　１００,１００ａ，１００ｂ　フレキシブル半導体装置
　１００’　半導体装置前駆体
　１１０　Ｘ線透過画像
　１２０　ビア対応ポイント
　１５０　画素電極
　１６０　画素規制部
　１６０’画素規制部の前駆体層
　１６５　画素規制部の形成に用いるフォトマスク
　１７０　発光層
　１８０　透明電極層
　１９０　カラーフィルター
　２００　画像表示装置
　２００’　画像表示装置
　以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面では、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示している。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
　本明細書で説明される“方向”は、金属層１０と半導体層３０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、金属層１０を基準として半導体層３０が形成される側を「上方向」とし、金属層１０を基準として半導体層３０が形成されない側を「下方向」としている。
《フレキシブル半導体装置》
　図１（ａ）及び（ｂ）を参照しながら、本発明の一実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）は、フレキシブル半導体装置１００の断面構成を模式的に示す断面図であり、図１（ｂ）は、図１（ａ）のＩｂ－Ｉｂに沿った断面を示す平面図である。
　本実施形態に係るフレキシブル半導体装置は、可撓性を有するフィルムを備えた装置である。図示するように、このフレキシブル半導体装置１００は、半導体構造部と、その半導体構造部を実質的に覆うように形成されたフィルム層５０とを有して成る。より具体的には、本発明のフレキシブル半導体装置１００は、金属層１０、金属層１０の上に形成されている絶縁層２０、絶縁層２０の上に形成されている半導体層３０、絶縁層２０上にて半導体層３０と接して設けられているソース電極４０ｓおよびドレイン電極４０ｄ、ならびに、半導体層３０およびソース電極・ドレイン電極（４０ｓ，４０ｄ）を覆うように形成されている可撓性フィルム層５０を有している。本発明のフレキシブル半導体装置１００のゲート電極１０ｇは金属層１０の一部から構成されていると共に、ゲート絶縁膜２０ａが絶縁層２０の一部から構成されている。
　本発明のフレキシブル半導体装置１００のフィルム層５０には、装置断面として見た場合、半導体構造部の上表面と半導体装置１００の上表面との間を貫通するような開口部５０ａと、絶縁層２０と半導体装置１００の上表面との間を貫通するような開口部５０ｂが形成されている。かかる開口部５０ａ，５０ｂには、導電部材が形成されている。開口部５０ａにおける導電部材は、半導体構造部の形成された層の回路と樹脂フィルム上に形成された回路とを電気的に接続するコンタクトビア６０ａとして機能する。一方、開口部５０ｂにおける導電部材は、導電性材料から形成されている点で開口部５０ａの場合と同様であるものの、後述するようにコンタクトビアとしてではなく位置決めマーカー６０ｂとして機能するものである。つまり、フレキシブル半導体装置１００の可撓性フィルム層５０においては、その厚み方向に沿って複数のビアが延在しているが、それら複数のビアのうちの少なくとも１つが位置決めマーカー（あるいは“位置合せマーカー”もしくは“アライメントマーク”）となっている。図１では“ビア６０ｂ”のみが位置決めマーカーを成している態様を示しているが、図２には、かかる位置決めマーカーとしてのビアが２つ（６０ｂ，６０ｂ’）設けられている態様が示されている。
　フィルム層５０は、可撓性を有する樹脂材料から構成されていることが好ましい。つまり、可撓性フィルム層５０が樹脂フィルムとなっていることが好ましい。かかる樹脂フィルムは、半導体構造部（又はそれを含むＴＦＴ構造体）を支持するための支持基材であるともいえ、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されていることが好ましい。また、本発明では、樹脂フィルムが開口部形成に適したものとなっていることが特に好ましい。具体的には、樹脂フィルムが、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル樹脂、液晶ポリマーおよびポリテトラフルオロエチレンから成る群から選択される少なくとも１種以上の樹脂を含んで成ることが好ましい（一例を挙げると、樹脂フィルムがポリイミドフィルムであってよい）。このような樹脂材料は寸法安定性に優れているので、その点においても本発明に係るフレキシブル基材の材料として好ましいといえる。これらの樹脂フィルムにて開口部を形成するためには、炭酸ガスレーザやＹＡＧレーザなどを用いたレーザ加工を利用してよい。また、開口部形成にフォトリソグラフィーなどの技術を利用してもよく、かかる場合には樹脂フィルムとしてフォトリソグラフィーに特化した樹脂（例えば感光性樹脂などから成るフィルム）を用いることが好ましい。なお、無機高分子材料のシロキサンポリマーから成るフィルムも可撓性を有しており、かつ、開口部形成に適したものであるので、本発明の可撓性フィルム層５０として好適に用いることができる。
　あくまでも例示にすぎないが、可撓性フィルム層の貼り合わせ面に接着性材料が設けられる態様を想定すると、可撓性フィルム層の厚さは約２μｍ～約１００μｍ、接着性材料層の厚さは約３μｍ～約２０μｍであってよい。
　フレキシブル半導体装置１００における導電部材は、コンタクトビアとして機能するための導電性と位置決めマーカーとして機能するための視認性とを備えている。例えば、位置決めマーカーを（後述するように）Ｘ線を用いて利用する場合では、導電部材が金属を含んで成ることが好ましい。
　可撓性フィルム層５０の開口部５０ａ，５０ｂの内部に形成されている導電部材（即ち、ビア６０ａ，６０ｂ）は、導電性ペースト材料から構成されることがコストや生産性の観点から好ましい。導電性ペースト材料としては、Ａｕ，Ａｇ，Ｃｕ、Ｐｔ，Ｐｄ，Ａｌおよび／またはＰｂなどの単体金属、それらの混合物又は合金やカーボンフィラーやカーボンナノチューブなどの導電フィラーを、エポキシ樹脂などの有機樹脂および/またはブチル・カルビトール・アセテート（ＢＣＡ）などの溶剤を含んで成るバインダーに対して分散させることによって得られるペースト材料を用いてよい。このような導電性ペースト材料が開口部５０ａ，５０ｂに充填されることを通じて導電部材（ビア６０ａ，６０ｂ）が得られることになる。
　めっきによりＡｕ，Ａｇ，Ｃｕ、Ｎｉ、Ｃｏ，Ｃｒ，Ｍｎ、Ｆｅ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｏｓ，Ｉｒおよび／またはＰｔなどの金属を開口部５０ａ，５０ｂに充填して導電部材（ビア６０ａ，６０ｂ）とすることも可能である。特にＣｕめっきは、比較的安価であり、Ｃｕの導電率が高いので好ましく、かつ、原子番号が大きいためＸ線による視認性の点でも好ましい。
　フレキシブル半導体装置１００の半導体層３０を構成する材料としては種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３および／またはＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯおよび／またはＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳおよび／またはＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニンおよび／またはＣ６０など）を使用することもできる。
　本発明のフレキシブル半導体装置１００では、半導体構造部がアニール処理を受けたものであることが好ましい。具体的には、レーザ照射などにより半導体層３０が加熱処理されたものであることが好ましく、それによって、半導体構造部の膜質が照射前と比較して変化したものであることが好ましい。一例では、照射前においてはアモルファスシリコンから成る半導体層であったものを、レーザ照射により多結晶シリコン（例えば、平均粒径：数百ｎｍ～２μｍ程度）から成る半導体層へと変化させたものであってよい。また、半導体層３０が多結晶シリコンの場合には、レーザ照射によってその結晶度が向上し得る。更にいえば、半導体構造部の膜質の変化によって、半導体層３０の移動度が向上したものとなり、照射前と照射後とでは移動度が顕著に大きくなる場合もある。
　上述の説明から分かるように、本明細書において「膜質」とは、半導体層の「結晶状態」、「結晶度」および／または「移動度」などの特性を実質的に意味している。従って、「膜質の変化」とは、半導体層に関する限り、「結晶状態」、「結晶度」および／または「移動度」などが変化・向上することを実質的に意味している。
　ちなみに、シリコン半導体の代わりに酸化物半導体を用いた場合においても半導体特性を向上させることができる。例えば、ＺｎＯなどの結晶性の酸化物半導体では、スパッタなどで成膜した直後には結晶層の中に多く非晶質層が含まれている。それゆえ、ＺｎＯなどの結晶性の酸化物半導体は、半導体デバイスとしての特性を示さない場合が多いが、アニール処理が施されることによって、ＺｎＯなどの酸化物半導体の結晶性が向上して、その結果、半導体特性が改善され得る。
　さらに詳述すると、上記のシリコン半導体の代わりに、ＺｎＯをＲＦマグネトロンスパッタ法でＺｎＯ（５０ｎｍ）、ＳｉＯ２（５０ｎｍ）を順に成膜した場合では、エキシマレーザ照射前にて移動度は約１ｃｍ２／Ｖｓ以下の低い値しか示さない。一方、ＸｅＣｌエキシマレーザを照射すると、半導体動作をさせることが可能で、２０ｃｍ２／Ｖｓ程度の移動度を実現することが可能となる。
　加えて、ＩｎＧａＺｎＯなどのアモルファス酸化物半導体においても半導体特性を向上させる効果を得ることができる。アモルファス酸化物半導体の場合は、酸素雰囲気中（例えば、大気中）にてレーザ照射をすることによって、酸素欠損を修復することができ、その結果、移動度を向上させることができる。ゲート絶縁層２０としてＳｉＯ２やＡｌ２Ｏ３などからなる酸化膜を配置していた場合には、アモルファス酸化物半導体の酸素欠損は、開口部（５０ａ，５０ｂ）から絶縁層２０を介してアモルファス酸化物半導体に供給された酸素によって修復され得る。半導体としてＩｎＧａＺｎＯを用いて、ＴＦＴを作製した場合、レーザ照射前には約１ｃｍ２／Ｖｓ以下の低い値の移動度が、レーザ照射後には１０ｃｍ２／Ｖｓ程度に向上させることができる。
　本発明のフレキシブル半導体装置１００では、半導体構造部が金属層１０によって支持されている。例えば、金属層１０は金属箔から成るものであってよい。金属箔１０を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）および／またはステンレス（ＳＵＳ）を使用することができる。このような金属箔１０の上には、絶縁層２０が形成されている。詳述すると、例えば、金属箔１０の表面（上面）の少なくとも一部に、無機絶縁材料（例えば、酸化シリコンや窒化シリコン）からなる絶縁層２０が形成されている。絶縁層２０の上には、半導体層３０が形成されている。
　絶縁層２０は、金属層１０（例えば金属箔）の表面を酸化することによって形成されたものであってもよい。かかる場合、金属層１０は、弁金属から成るもの、例えば、アルミニウム箔を用いることが好ましい。そして、化成液を用いて弁金属の陽極酸化を実施することによって、金属層表面に陽極酸化被膜を形成することができるので、これを絶縁層２０として用いることができる。この“陽極酸化被膜”は、非常に薄い緻密な酸化被膜であって、これにより、絶縁層２０に欠陥がない又は欠陥が減じられているといった利点が供される。
　なお、絶縁層２０の材料などは、上記に限定されず、要求されるゲート絶縁膜の特性にあわせて、種々の好適な材料を採用してよい。一例を挙げると、酸化シリコンや窒化シリコンを用いることも可能である。また、絶縁層２０の材料としては、無機絶縁材料に限らず、他の絶縁材料（ポリイミドなどの有機絶縁材料など）を採用することも可能である。
　図示する態様では、支持層として機能し得る金属層１０から、ゲート電極１０ｇと配線（１０ａ，１０ｂ）とが構成されている。具体的には、例えば金属層１０がパターニングされることによって金属層１０に開口部（例えば開口部１０’など）が形成されており、その結果、金属層１０にゲート電極１０ｇと配線（１０ａ，１０ｂ）となる部位が供されている。
　本発明のフレキシブル半導体装置１００では、ソース電極４０ｓおよびドレイン電極４０ｄは半導体層３０に接触している。半導体層３０において、ソース電極４０ｓとドレイン電極４０ｄとに挟まれた間の領域がチャネル領域ないしはチャネル部となる。ソース電極、ドレイン電極（４０ｓ、４０ｄ）の材質としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）および／またはタングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）および／または酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。一例を挙げるとすれば、Ａｇペーストからソース電極およびドレイン電極（４０ｓ、４０ｄ）を形成してもよい。かかるペースト材料を用いたソース電極およびドレイン電極（４０ｓ、４０ｄ）の形成は、印刷（例えばインクジェット印刷）によって行うことができる。
　金属層１０の上に位置する絶縁層２０の一部には、ビア開口部２０ｃが形成され、そのビア開口部２０ｃに導電材料からなる層間接続部位（ビア）６０ｃが形成されていてもよい。例えば、ビア開口部２０ｃ内に導電材料(例えば、Ａｇペースト)が充填されることによって、層間接続部位（ビア）６０ｃが形成されていてよい。
　図示する態様では、配線１０ａが、層間接続部位（ビア）６０ｃを介して、絶縁層２０の上に形成されたドレイン電極４０ｄに接続されている。なお、ドレイン電極４０ｄの一部が、ビア開口部２０ｃにまで延在し、それによって層間接続部位（ビア）６０ｃが構成される態様であってもよい。
　本発明のフレキシブル半導体装置１００では、ゲート電極１０ｇがゲート絶縁膜２０ａを介して半導体層３０のチャネルの下側に配置されている。ゲート電極とチャネルとは同じ大きさで、かつ、重なるようにずれなく配置されていること好ましい。この理由について図３を参照しながら説明する。まず、ゲート電極１０ｇとチャネル３０ａがずれた場合とゲート電極１０ｇがチャネル３０ａよりも小さな場合とを考える（図３（ａ））。いずれの場合であってもチャネル３０ａの下側にゲート電極１０ｇのない部分が存在する。かかる場合、ゲート電極１０ｇに電圧を印加した時であっても、ゲート電極のない部分に電荷が誘起されない。電荷が誘起されないチャネル部分３０ａは導電率が小さいために、チャネルが充分に機能せずにドレイン電極から取り出される電流が小さくなってしまう。従って、チャネル部分全体がゲート電極に覆われていることが好ましい。
　一方、ゲート電極１０ｇとチャネル３０ａがずれた場合およびゲート電極１０ｇをチャネル部分３０ａより大きく形成した場合（図３（ｂ））には、ゲート電極１０ｇがソース電極４０ｓ及び／又はドレイン電極４０ｄと重なる部分が存在する。この場合は、ゲート電極１０ｇとソース電極４０ｓの重なり部分に寄生容量が発生し、トランジスタの特性を劣化させてしまう。つまり、寄生容量が原因でトランジスタの出力信号がなまったり、また、必要とされる電流量が増加してしまい消費電力が増加してしまう、などの不具合が発生する。ゲート電極１０ｇとドレイン電極４０ｄの関係も同様である。従って、ゲート電極４０ｇとソース電極４０ｓとの重なり・オーバーラップが小さいことが好ましい。
　以上のことから、一般的に良好なトランジスタ特性を得るためには、ゲート電極１０ｇとチャネル３０ａとは同じ大きさで、かつ、重なるようにずれなく対向して配置されていること好ましい（図３（ｃ）参照）。
《フレキシブル半導体装置の製造方法》
　次に、図４～７を参照して、本発明に係るフレキシブル半導体装置１００の製造方法について説明する。図４（ａ）～（ｅ）、図５（ａ）～（ｄ）、図６（ａ）～（ｃ）ならびに図７（ａ）および（ｂ）は、フレキシブル半導体装置１００の製造方法を説明するための工程断面図である。
　本発明の製造方法の実施に際しては、まず、工程（ｉ）を実施する。つまり、金属箔の一方の主面上に絶縁層を形成する。具体的には、まず、図４（ａ）に示すように、支持層となる金属箔１０を用意する。例えば、銅箔を用意する。そのような金属箔１０は、市販のものを利用することができる。金属箔１０の厚さは、好ましくは約３μｍ～約１００μｍの範囲、より好ましくは約４μｍ～約２０μｍの範囲、更に好ましくは約８μｍ～約１６μｍの範囲である。次に、図４（ｂ）に示すように、金属箔１０の表面に絶縁層２０を形成する。かかる絶縁層２０は、上述したように“弁金属の陽極酸化”によって形成してよいものの（特に弁金属から成る金属箔が用いられている場合）、別法で形成してもよい。例えばゾルゲル法で形成してよい。ゾルゲル法を実施する場合、具体的には、シロキサン骨格に有機分子を複合化した有機無機ハイブリッド材料を塗布（例えば、スピンコートなど）し、約３００℃～約６００℃程度で焼成することによって絶縁層２０を得ることができる。絶縁層２０の厚さは、例えば、０．１μｍ～１μｍ程度であってよい。
　図４（ｃ）に示すように、絶縁層２０には層間接続部位となるビア部６０ｃを形成することが好ましい。かかる場合、ビア６０ｃが形成される絶縁層領域に開口部２０ｃを形成して導電性材料を充填すればよい（開口部２０ｃの形成には典型的なフォトリソグラフィを利用してよい。また、絶縁層のエッチングは、ＣＦ３を用いてドライエッチングにより実施してもよい）。
　工程（ｉ）に引き続いて工程（ｉｉ）を実施する。つまり、絶縁層の上にて半導体層を形成すると共に、その半導体層と接するようにソース電極・ドレイン電極を形成する。具体的には、まず、図４（ｃ）に示すように、絶縁層２０の上に半導体層３０を形成する。半導体層厚さは、例えば約５ｎｍ～約９９０ｎｍ程度であってよい（ちなみに、図１に示すような半導体構造部としての厚さは、例えば約１０ｎｍ～約１μｍ程度であってよい）。半導体層３０の形成は、例えば、真空蒸着、スパッタリングもしくはプラズマＣＶＤなどの薄膜形成法によって実施してもよいし、あるいは、凸版印刷、グラビア印刷、スクリーン印刷もしくはインクジェットなどの印刷法によって実施してもよい。一例として、半導体層３０がシリコン層の場合、環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）をインクジェットなどの方法で、絶縁層２０の上の所定位置に塗布する。次いで、約３００℃で加熱処理すると、アモルファスシリコンを含んで成る半導体層３０を形成することができる。
　半導体層３０を形成したら、次に、図４（ｄ）に示すように、絶縁層２０上にてソース電極４０ｓおよびドレイン電極４０ｄを半導体層３０と接するように形成する。特にドレイン電極４０ｄは、ビア部６０ｃが位置する上に延在するように配置する。具体的には、ドレイン電極４０ｄの一端がビア部６０ｃに接する一方、ドレイン電極４０ｄの他端が半導体層３０に接するように、ドレイン電極４０ｄを形成する。
　ソース電極およびドレイン電極の各厚さは、例えば約５０ｎｍ～約５μｍであってよい。このようなソース電極４０ｓおよびドレイン電極４０ｄの形成は、スクリーン印刷、グラビア印刷またはインクジェット法などの印刷法でＡｇペーストを塗布して実施することができる。ドレイン電極４０ｄの一部が開口部２０ｃ内に充填されるように形成すると、ドレイン電極の形成とビア６０ｃの形成とを併せて実施できる。
　尚、ソース電極を金属箔より形成された配線と接続する必要がある場合においては、ドレイン電極の場合と同様にすればよい。
　工程（ｉｉ）に引き続いて工程（ｉｉｉ）を実施する。つまり、図４（ｅ）に示すように、半導体層３０およびソース電極・ドレイン電極（４０ｓ，４０ｄ）を覆うように可撓性フィルム層５０を形成する。具体的には、まず、半硬化の樹脂フィルム（樹脂シートの貼り合せ面に接着性材料を塗布してもよい）を用意し、樹脂フィルムを半導体構造部が形成された金属層に重ね合わせて仮接着する。仮接着の条件は半硬化の樹脂フィルムや接着性材料の種類により適宜選択できるが、たとえばポリイミド・フィルム（厚み：約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み：約１０μｍ）した樹脂フィルムを用いる場合、金属箔と樹脂フィルムとを積層して約６０℃に加熱して、約３ＭＰａに加圧した条件で仮圧着できる。
　形成される樹脂フィルム層５０の厚さは、例えば約４μｍ～約１００μｍである。かかる樹脂フィルム３０の形成によって、半導体構造部が保護されるとともに、次工程（金属箔１０のパターニング処理など）のハンドリングや搬送を安定して行うことが可能となる。
　工程（ｉｉｉ）に引き続いて工程（ｉｖ）を実施する。つまり、可撓性フィルム層にビアを形成し、それによって、半導体装置前駆体を得る。例えば、図５（ａ）および図５（ｂ）に示すように、可撓性フィルム層５０に開口部（５０ａ，５０ｂ）を形成した後、当該開口部に導電性材料を供給してビア（６０ａ，６０ｂ）を形成することによって、半導体装置前駆体１００’を得る。
　樹脂フィルム層に設ける開口部（５０ａ，５０ｂ）はレーザ加工で形成することが出来る。加工に用いるレーザとしては、炭酸ガスレーザ、ＹＡＧレーザおよびエキシマレーザなどが挙げられる。レーザ条件は、一例を挙げるとエネルギー密度を約５０ｍＪ／ｃｍ２～約５００ｍＪ／ｃｍ２とすることができる。
　コンタクトビア用の開口部（５０ａ）は、樹脂フィルム層５０にレーザを照射し、半導体構造部に接続する回路の電極の表面を露出させるよう形成する。一方、位置決めマーカー用の開口部（５０ｂ）は金属膜状の絶縁膜の上面を露出させるように形成する。レーザ照射につき、開口部（５０ａ，５０ｂ）の大きさ（直径）は、レーザ径を絞ることによって所望の大きさに設定することができる。この点、本発明では、レーザ照射によって形成される開口部サイズ（開口面の直径）が約５μｍ～約８０μｍ程度であってよく、例えば、開口面が直径３０μｍ程度であってよい。ちなみに、レーザ径を絞るだけでなく、レーザビームにマスクをすることによっても所望のビーム径を得ることができる。
　レーザ加工によって開口部（５０ａ，５０ｂ）を形成する場合、開口部の形状をテーパ状にすることができる（いわゆるすり鉢形状、あるいは、倒立した略円錐形にすることができる）。すなわち、開口部（５０ａ，５０ｂ）の壁面と樹脂フィルム層５０の上面とを鈍角（＞９０°）にすることができる。例えば、図５（ａ）に示すようなテーパ角度αは、約１１０°～約１６０°となり得る。これによって、開口部（５０ａ，５０ｂ）の壁面と樹脂フィルム５０の上面とが直角（＝９０°）に形成されている場合と比較して（例えば、ドリルなどの機械加工では、一般的に“およそ９０°”に形成され得る）、開口部（５０ａ，５０ｂ）に導電材料を充填する等の工程を容易に実施することができる。
　開口部を形成するときにエネルギー密度を約２～５Ｊ／ｃｍ２としてやるとシリカ（ＳｉＯ２）などの無機材料より構成される絶縁層も同時に加工することが出来る。すなわち開口部を樹脂フィルム５０のみならず絶縁層２０まで拡張することで導電部材が半導体構造部下面の金属層にまで延在できるようになる。このような構成とすると、下面の金属層を除去した場合に下側から位置決めマーカーを可視光により認識することが出来るようになる。これは、本発明のフレキシブル半導体装置の下面に機能層を積層する場合にも好ましい構成である。
　開口部の形成方法（５０ａ，５０ｂ）はレーザ加工に限定されるものではなく、パンチング法または機械ドリル法などでもよい。また、感光性樹脂などから成るフィルムを用いる場合にはフォトリソグラフィーなどの技術を用いて開口部を形成することも出来る。
　ビア（６０ａ，６０ｂ）の形成に際しては、開口部内（５０ａ，５０ｂ）において導電部材が形成される。導電部材が導電ペーストにより構成されている場合には、印刷法によって導電ペーストを開口部（５０ａ，５０ｂ）に充填して導電部材を形成できる。具体的には樹脂フィルム５０の表面に印刷マスクを配置してスキージにより導電ペーストを開口部（５０ａ，５０ｂ）に充填することができる。印刷マスクは樹脂フィルムの表面が導電ペーストで汚染されるのを防止するためのものであり、樹脂フィルムの開口部に対応した印刷マスク開口部が形成されている。かかるマスクの例としては、スクリーン版などのほか、樹脂フィルム表面にＰＥＴフィルムをあらかじめ張り合わせてマスクとしたものを挙げることができる。すなわち、樹脂フィルム表面にＰＥＴフィルムをあらかじめ張り合わせておいて、ＰＥＴフィルム上からレーザで開口部を形成すると、樹脂フィルムの開口部とマスク開口部が位置合せされたマスクが形成できる。ＰＥＴフィルムは導電部材を充填した後に剥離して除去する。
　図５（ｃ）に示すように、樹脂フィルム５０の上には金属箔１５を重ね合わせて熱圧着することが好ましい（つまり、半導体装置前駆体１００’の上に更なる金属層１５を形成することが好ましい）。熱圧着の条件は半硬化の樹脂フィルムや接着性材料の種類により適宜選択できるが、例えば、ポリイミド・フィルム（厚み約１２．５μｍ）の貼り合わせ面にエポキシ樹脂を接着性材料として塗布（厚み約１０μｍ）した樹脂フィルムを用いる場合は、樹脂フィルム５０上に金属箔１５を積層して約１４０℃、約５ＭＰａで約１時間接着性材料を本硬化させてよい。導電部材がＣｕにより構成されている場合にはめっきにより金属層１５を形成することが出来る（この場合は金属箔を重ねて熱圧着する工程を省略できて生産効率が高まるので好ましい）。具体的には、無電解銅めっきでＣｕシード層を形成し、次に電気銅めっきで開口部をＣｕで充填してよい。一例を挙げると、無電解銅めっきは、硫酸銅水溶液にホルムアルデヒドを還元剤として添加した無電解めっき浴にサンプルを浸漬して行うことが出来る。電気めっきは、硫酸銅水溶液にサンプルを浸漬し、サンプルを陰極、含リン銅を陽極として行うことができる。硫酸銅水溶液にはポリエーテル化合物、有機硫黄系化合物および／またはアミン化合物などの添加剤を加え、電流３Ａ/ｄｍ２程度を流してめっきを行うことが出来る（尚、樹脂フィルムの上面の開口部５０ｂに対応する部分にレジストの開口部を合わせて形成してよい）。
　工程（ｉｖ）に引き続いて、工程（ｖ）を実施する。つまり、金属箔１０を加工して金属箔１０からゲート電極１０ｇを形成する。好ましくは、かかる金属箔１０からのゲート電極１０ｇの形成に際しては、当該金属箔から配線（１０ａ，１０ｂ）をも形成する。
　まず、金属箔のゲート電極や配線に対応する部分にフォトレジスト１１を形成する。具体的には、図５（ｄ）に示すように、金属箔１０の下面の略全面にフォトレジスト膜１１を形成する。次いで、図６（ａ）に示すように、フォトレジスト膜１１の下側にフォトマスク１２を配置する。そして、図６（ｂ）に示すように、フォトマスク１２を介してフォトレジスト膜１１を露光して、最後に現像して不要部分を除去する。フォトマスク１２の配置は、樹脂フィルムに設けられた位置決めマーカー６０ｂと、フォトマスク１２に設けた位置決めマーカーに対応するパターンを重ね合わせて行う（図６（ａ）および（ｂ）参照）。例えば樹脂フィルムに設けられた位置決めマーカーの確認は、半導体装置前駆体１００’の上側からＸ線を照射して金属箔１０の下側にて得られるＸ線透過画像を用いて行うことができる。軽い元素（原子番号の小さな元素）ほどＸ線をよく透過し、金属などの重い元素ほどＸ線を透過しにくい。したがって、金属箔を透過する程度の強度のＸ線を照射すれば、透過画像において金属導電部材より形成された位置決めマーカー部分が樹脂フィルム部分に対して大きなコントラストで良好に視認されることになる。
　露光・現像後においては、一部を除去されたフォトレジスト膜１１’を介して金属箔にエッチングを施し、それによって、金属箔１０からゲート電極１０ｇおよび配線（１０ａ，１０ｂ）などを形成する（図６（ｃ）および図７（ａ）参照）。エッチングの方法は金属箔の種類に応じて適宜選択できる。例えば、金属箔が銅箔の場合には塩化鉄水溶液に浸漬して行うことが出来る。また、ＲＩＥなどのドライエッチングの手法を用いても良い。
　尚、現像で用いられる「一部を除去されたフォトレジスト１１’」は、上記のフォトマスクを用いる態様に代えてダイレクト露光を用いる態様でもって形成してもよい（図８参照）。ダイレクト露光では、レーザ(例えば波長３５５ｎｍ)を局所的にフォトレジストの所望の位置（パターン）に照射して露光する。すなわち、フォトマスクを介さないでダイレクトにフォトレジストを露光する。レーザを照射する位置は、位置決めマーカー６０ｂを認識してこれを基準に決めることができ、位置決めマーカーの認識自体はフォトマスクを用いる態様と同様に行うことができる。換言すれば、ダイレクト露光の態様では、半導体装置前駆体のビアの少なくとも１つを位置決めマーカーとして用いることによって、フォトマスクを用いずにフォトレジスト膜の所望位置を直接的に露光することができる。
　“フォトマスクを用いた露光”あるいは“ダイレクト露光”のいずれの場合であっても、位置決めマーカーが存在する箇所の上下の金属箔は除去することが好ましい。なぜなら、後述するように、半導体装置の両側又はどちらか一方に機能層(例えば画像表示層)を位置合せして積層するときに可視光により位置決めマーカーを確認できるからである。可視光による位置合せは簡易であり、また、半導体装置と同一の位置決めマーカーを使うことで位置ずれの累積を防止することが出来るので好ましいのである。
　樹脂フィルムの上面に形成された金属箔１５に対しても同様にフォトレジストを形成して、エッチングなどすることで所望の配線パターン７０や（後述する）画素電極１５０などを形成することができる（図７（ｂ）参照）。図示されるような態様では、半導体構造部下面の金属箔と樹脂フィルム上の金属箔を別々にエッチングするため、一方をエッチングする場合には、たとえば他方の金属箔の全面フォトレジストを形成して保護することが好ましい。両側の金属箔の種類と厚みは適宜別々に選択することができるが、同一種類で同一の厚み(たとえば、厚み１２ｕｍ程度の銅箔）とすると、同時にエッチングが出来るために生産性が向上して好ましい。すなわち、両面の金属箔（１０，１５）にフォトレジストを形成してからエッチング液に浸漬して両側の金属箔（１０，１５）を同時にエッチングして所望のパターンを形成することが出来るのである。
　以上のような工程を通じることによって、図７（ｂ）および図１に示される構造を備えたフレキシブル半導体装置１００を構築することができる。図示される態様から分かるように（特に図７（ｂ）参照）、フレキシブル半導体装置１００では、ゲート電極１０ｇが金属層１０の一部から構成されていると共に、ゲート絶縁膜２０ａが絶縁層２０の一部から構成されている。また、可撓性フィルム層５０においては、その厚み方向に沿って複数のビア（６０ａ，６０ｂ，６０ｃ，・・・）が延在しており、かかる複数のビアのうちの少なくとも１つ（図７（ｂ）ではビア６０ｂ）が位置する箇所では、金属層が除去されている（図７（ｂ）に示すように、ビア６０ｂの上面および下面が接する金属箔部分（点線領域）が除去されている）。更には、図７（ｂ）に示すように、位置決めマーカーとしてのビア６０ｂは、コンタクトビア６０ａや層間接続部位ビア６０ｃとは違って、可撓性フィルム層５０の一方の主面側から他方の主面側に至るまで延在している形態を有している。
　本発明の製造方法では、樹脂フィルム層５０に設けられた開口部（５０ａ，５０ｂ）に金属などの導電性材料を充填して導電部材を構成する。したがって、コンタクトビアと位置決めマーカーとを実質的に同一工程で形成することが出来る。そして、本発明の位置決めマーカーを用いれば、Ｘ線透過画像により良好に視認でき、ゲート電極とチャネルとのずれが少ないＴＦＴを得ることが出来る。つまり、本発明では、“樹脂フィルムに形成した導電部材による位置決めマーカー”によって製造プロセス効率の向上を図ることができると共に、ＴＦＴ特性の向上をも図ることができるといえる。
　（位置決めマーカーおよびアライメントについて）
　ここで、本発明の特徴部分であるアライメントと位置決めマーカーについて詳述する。本発明では、フォトマスクの位置合せに際して、位置決めマーカーを利用したＸ線透過画像を用いることが好ましい。具体的には、図９に示すように、Ｘ線を半導体装置前駆体１００’に照射することで得られるＸ線透過画像１１０を利用しており、かかるＸ線透過画像１１０におけるビア対応ポイント１２０（位置決めマーカー６０ｂ，６０ｂ’を含んだ前駆体領域にＸ線が照射されることで得られる“ビア位置に対応した画像ポイント”）を位置合せ基準として用いることが好ましい。
　位置決めマーカーは、１回の露光範囲ごと、例えばフォトマスクごとに１セット（例えば２個（またはグループ）の位置決めマーカー）を配置してよい。すなわち、１トランジスタごとにフォトマスクを重ねる場合はトランジスタごとに位置決めマーカーを配置し（図１０（ａ））、複数のトランジスタをグループとしてフォトマスクを重ねる場合はグループごとに位置決めマーカーを配置する（図１０（ｂ））。ワーク内の全トランジスタを１つのフォトマスクで一度に露光・現像する場合には、ワークに１セットの位置決めマーカーを配置してもよい（図１０（ｃ））。
　位置決めマーカーの配置場所は、特に制限はない。例えばフォトマスクの配置につき位置合わせを行う態様を例にとると、フォトマスクが長方形の場合は長方形の短辺の中央部に相当し得る箇所に位置決めマーカーを配置してよい。このように配置することでフォトマスクとワークとの位置ずれを最小限に抑制することが出来る（つまり、重ね合わせ精度を向上させることができる）。フォトマスクの配置の方法は、前述のように例えば２個の位置決めマークをＸ線透過画像により計測し、位置合せ範囲全体の重心を見つけて指定寸法と誤差を補正し、重心から設計値で振り分けすることによって行ってよい。
　本発明の位置決めマーカーは、ビア１つが単独で位置決めマーカーとして機能することが出来るが、図１１（ａ）～(ｄ)に示すように、複数のビアがグループとなり位置決めマーカーとして機能させても良い。すなわち、ビア４個がグループとなり正方形の位置決めマーカーを構成したり、ビア５個がグループとなり十字形の位置決めマーカーを構成してもよい。複数のビアのグループを全体として所望形状にして位置決めマーカーとして構成させると、コンタクトビアとの区別がし易く、画像認識が容易となるので好ましい。
　尚、フォトマスクの位置合せに際しては、Ｘ線を利用するのではなく、可視光線を利用してもよい。具体的には、図１２に示すように、位置決めマーカー６０ｂを絶縁層２０の下面まで延在するように形成すると共に（図１２（ａ））、位置決めマーカー６０ｂの下側付近に位置する金属層１０およびフォトレジストなどを除去すると（図１２（ｂ））、下側から可視光を当てることによって、位置決めマーカー６０ｂの位置を把握することができる（図１２（ｃ））。従って、それを位置合せ基準として用いて、フォトマスクの位置合せやダイレクト露光時の位置合せを実施することができる。尚、かかる態様では、最終的に得られるフレキシブル半導体装置１００ｂは、図１３に示すような態様となる。つまり、図示されるように、フレキシブル半導体装置１００ｂの位置決めマーカー６０ｂは、絶縁層２０の“上側主面”を超えて絶縁層２０の“下側主面”に至るまで延在している。
《画像表示装置》
　次に以下においては、本発明に係るフレキシブル半導体装置を画像表示装置に搭載する態様について説明する。
（２Ｔｒ1Ｃ）
　図１４は、画像表示装置の駆動回路９０を説明するための回路図である。図１５は、当該駆動回路が本実施形態のフレキシブル半導体装置１００によって構成された一例を示す平面図である。
　図１４に示した回路９０は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載される駆動回路であり、ここでは画像表示装置の一画素の構成を表している。この例の画像表示装置の各画素は、２つのトランジスタ（１００Ａ、１００Ｂ）と、１つのコンデンサ８５との組み合わせの回路から構成されている。この駆動回路には、スイッチ用トランジスタ（以下、「Ｓｗ－Ｔｒ」とも称する）１００Ａと、駆動用トランジスタ（以下、「Ｄｒ－Ｔｒ」とも称する）１００Ｂとが含まれている。両方のトランジスタ（１００Ａ、１００Ｂ）とも、本発明に係るフレキシブル半導体装置１００から構成されている。なお、フレキシブル半導体装置１００の構造体の一部に、コンデンサを形成することも可能である。さらに説明していくと、Ｓｗ－Ｔｒ１００Ａのゲート電極は、選択ライン９４に接続されている。また、Ｓｗ－Ｔｒ１００Ａのソース電極およびドレイン電極は、それぞれ、一方がデータライン９２に接続され、他方がＤｒ－Ｔｒ１００Ｂのゲート電極に接続されている。さらに、Ｄｒ－Ｔｒ１００Ｂのソース電極およびドレイン電極は、それぞれ、一方が電源ライン９３に接続され、他方が表示部（例えば有機ＥＬ素子）８０に接続されている。なお、コンデンサ８５は、Ｄｒ－Ｔｒ１００Ｂのソース電極とゲート電極との間に接続されている。
　上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ－Ｔｒ１００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力される。そして、それがＳｗ－Ｔｒ１００Ａによって選択されることにより、Ｄｒ－Ｔｒ１００Ｂのゲート電極に電圧が印加される。その電圧に応じたドレイン電流が表示部８０に供給され、それによって表示部（有機ＥＬ素子）８０を発光させるようになっている。Ｄｒ－Ｔｒ１００Ｂのゲート電極に電圧が印加されると同時に、コンデンサ８５には電荷が蓄積される。この電荷はＳｗ－Ｔｒ１００Ａの選択が解除された後においても、一定時間にわたりＤｒ－Ｔｒ１００Ｂのゲート電極に電圧を印加し続ける役割（保持容量）を果たす。
　図１５は、図１４に示した回路９０の一例が形成されたフレキシブル半導体装置の平面図である。図１５（ａ）は、樹脂フィルムの上面より見た平面図で、図１５（ｂ）は樹脂フィルム上の金属層と樹脂フィルムを取り去った状態の平面図で、図１５(ｃ)はさらに半導体構造部と導電部材と金属箔上の絶縁層とを取り去った状態の平面図である。
　なお、図１４の回路９０に示すように、画像表示装置を駆動する駆動回路では容量を保持するコンデンサ８５が必要となる。図１５に示した構成では、基板構造体の一部にコンデンサが組み込まれているので、別途、基板構造体の外部にコンデンサを配置しなくてもよい。したがって、小型で高密度実装が可能な画像表示装置を実現することができる。
（画像表示装置の積層態様）
　次に、前記したトランジスタあるいはトランジスタより構成された回路上に画像表示部が形成される態様（特に、フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部の態様）を説明する。
　図１６は本発明のフレキシブル半導体装置上にＲ(赤)Ｇ(緑)Ｂ(青)の３色を３つの画素に配置したＯＬＥＤ(有機ＥＬ)画像表示装置２００の断面図である。半導体装置では樹脂フィルムと画素電極(陰極)と位置決めマーカーのみを図示している。Ｒ，Ｇ，Ｂの各画素の画素電極１５０上にはそれぞれの色に対応した発光材料から成る発光層１７０が配置されている。隣接する各画素の間には画素規制部１６０が形成されており、発光材料が混ざり合うのを防止すると同時にＥＬ材料配置の際の位置決めを容易にしている。発光層１７０の上面には各画素全体を覆うように透明電極層(陽極層)１８０が形成されている。
　画素電極１５０に用いる材料は前述した様にＣｕなどの金属が挙げられる。発光層１７０への電荷注入効率を向上させるための電荷注入層と発光層からの光を反射して上側への光取り出し効率を上げるために、表面を０．１ｕｍのＡｌとの積層構造として(例えばＡｌ／Ｃｕ)反射電極としてもよい。
　発光層１７０に用いる材料は特に限定は無いが、一例を挙げるとポリフルオレン系発光材料、樹木状多分岐構造を持つ物質はいわゆるデンドリマのデンドロン骨格の中心部にＩｒやＰｔ等の重金属を使用したデンドリマ系発光材料を用いることが出来る。発光層１７０は単層構造としてよいが、電荷注入を容易にするため正孔注入層としてＭｏＯ３や電子注入層としてＬｉＦを用いて電子注入層／発光層／正孔注入層のように積層構造としてもよい。陽極の透明電極にはＩＴＯを用いることが出来る。
　画素規制部１６０は絶縁材料であればよいが、例えばポリイミドを主成分とする感光性樹脂やＳｉＮを用いることが出来る。
　尚、画像表示装置は、図１７に示すようなカラーフィルターを有する構成であってもかまわない。図示する画像表示装置２００’では、フレキシブル半導体装置１００、フレキシブル半導体装置１００上に形成されている複数の画素電極１５０、その画素電極１５０を全体的に覆うように形成されている発光層１７０、および、発光層１７０上に形成されている透明電極層１８０、更には、透明電極層１８０上に形成されているカラーフィルター１９０が設けられている。かかる画像表示装置２００’では、カラーフィルター１９０が発光層１７０からの光を赤・緑・青の３色に変換する機能を有しているので、それによって、Ｒ(赤)Ｇ(青)Ｂ(青)の３つの画素を構成することができる。つまり、図１６に示す画像表示装置２００では、画素規制部によって分けられた各発光層が別個に赤・緑・青の発光をするのに対して、図１７の画像表示装置２００’においては、発光層から発せられる光自体には色の区別はないものの（例えば白色の光となっており）、かかる光がカラーフィルター１９０を通過することによって赤・緑・青の光が生じるようになっている。
（画素表示装置の製造方法）
　次に、画素表示装置の製造方法について説明する。具体的には、図１８を参照して本態様のＯＬＥＤの製造方法について説明する。
　まず、工程（Ｉ）を実施する。つまり、図１８（ａ）に示すように、画素電極１５０を備えたフレキシブル半導体装置１００を用意する。具体的には、前述したようにフレキシブル半導体装置１００の製造に際して金属箔１５をパターニングすることによって画素電極１５０を形成できる他（即ち、可撓性フィルム層上に設けられた金属箔をフォトリソグラフィなどを通じで部分的にエッチングして画素電極１５０を形成できる他）、印刷法などによって所定箇所に画素電極原料を塗布することを通じても画素電極１５０を形成できる。
　次いで、工程（ＩＩ）を実施する。つまり、フレキシブル半導体装置の上に「複数の画素より構成されている画像表示部」を形成する。例えば、図１８（ｂ）～（ｄ）に示すように、フレキシブル半導体装置１００上に複数の画素規制部１６０を形成し、かかる複数の画素規制部１６０によって仕切られた領域かつ画素電極１５０上に発光層１７０を形成する。画素規制層１６０は、例えば、ポリイミドを主成分とする感光性樹脂材料で画素電極全体を覆うように形成して画素規制部の前駆体層１６０’を形成した後、かかる前駆体層１６０’に対してフォトリソグラフィを施すことによって形成してよい。所定の色の発光層１７０は所定の画素電極上に形成される。発光層１７０の形成方法としては、例えば、ポリフルオレン系の発光材料をキシレンに溶解して１％の溶液にし、インクジェット法を用いて画素電極上に配置することが出来る。たとえば、発光層１７０の厚みは約８０ｎｍとすることができる。画素規制部の前駆体層１６０’につきフォトリソグラフィを行う際、および／または、発光層１７０の形成につきインクジェットにより発光材料を配置する際には、フレキシブル半導体装置１００の位置決めマーカー（６０ｂ，６０ｂ’）を用いることが好ましい。かかる位置決めマーカー（６０ｂ，６０ｂ’）を使用すると、画素表示装置の構成要素につき位置ずれの累積を効果的に防ぐことが出来るからである。このとき、位置決めマーカー上の金属箔が除去されていると更に好ましい。可視光により位置決めマーカーを認識できるからである。位置決めマーカー上の金属箔の除去は、金属箔を加工してパターン形成する工程で同時に行なうことができるので工程数の増加は無い。
　最後に、発光層１７０を覆うように透明導電層１８０（たとえばＩＴＯ膜）を形成する。かかる透明導電層のＩＴＯ膜はスパッタ法により製膜することが出来る。
　以上のような工程を通じることによって、図１８（ｅ）および図１６に示される構造を備えた画像表示装置２００を構築することができる。
　代替的な態様としてカラーフィルターを備えた画像表示装置２００’の製造態様についても説明しておく。かかる製造態様は、部分的に違いはあるものの上記製造方法と実質的に同様である。具体的には、上記の工程（Ｉ）を行った後（図１９（ａ）参照）、白色の発光層１７０を全面にベタ膜状に形成する（図１９（ｂ）参照）。次いで、透明電極層１８０の形成を上記と同様に実施した後（図１９（ｃ）参照）、カラーフィルター１９０のＲ(赤)Ｇ(緑)Ｂ(青)の３色を所望の画素位置に配置することによって（図１９（ｄ）参照）、画像表示装置２００’を完成することができる。ここで、カラーフィルター１９０を配置する際には、フレキシブル半導体装置１００の位置決めマーカー（６０ｂ，６０ｂ’）を用いることができる。かかる位置決めマーカー（６０ｂ，６０ｂ’）を使用すると、画素表示装置の構成要素につき位置ずれの累積を効果的に防ぐことが可能となる。このとき、位置決めマーカー上の金属箔が除去されていると好ましい。可視光により位置決めマーカーを認識できるからである。位置決めマーカー上の金属箔の除去は、金属箔を加工してパターン形成する工程で同時に行なうことができるので工程数の増加は無い。
　以上、本発明の好適な実施形態を中心に説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば、以下のような変更態様が考えられる。
●　コンタクトビアと位置決めマーカーとは別個に構成される態様に限らず、コンタクトビアの一部を位置決めマーカーとして用いてもよい。

●　位置決めマーカーは、ビア形態を有するものに必ずしも限定されず、開口部を成す孔の内壁面に無電解メッキにより銅などの金属層が形成されたスルーホール形態であってもよい。

●　フレキシブル半導体装置の可撓性フィルム層の形成は樹脂フィルムを貼り合わせる態様に必ずしも限定されず、半硬化の樹脂材料や感光性樹脂材料をスピンコートなどで塗布することを通じて可撓性フィルム層を形成する態様であってもよい。

● ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個（第１および第２のＴＦＴ素子）だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。

● 上記実施形態では、有機ＥＬディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ＥＬディスプレイに搭載してもよい。また、ＥＬディスプレイに限らず電子ペーパーであってもよい。更にいえば、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリなどに搭載することも可能である。

● フレキシブル半導体装置を１デバイスに対応した形で作製するような態様を例示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。
　本発明のフレキシブル半導体装置の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部（即ち、画像表示装置）に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図２０に示すようなテレビ画像表示部、図２１に示すような携帯電話の画像表示部、図２２に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図２３および図２４に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図２５に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ－ＩＤ、メモリ、ＭＰＵ、太陽電池およびセンサなど）にも適応することができる。
関連出願の相互参照
　本出願は、日本国特許出願第２０１１－６６１３９号（出願日：２０１１年０３月２４日、発明の名称：「フレキシブル半導体装置及びその製造方法並びにそれを用いた画像表示装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。

Claims (22)

  1. フレキシブル半導体装置を製造するための方法であって、
    　（ｉ）金属箔の一方の主面上に絶縁層を形成する工程；
    　（ｉｉ）前記絶縁層の上にて半導体層を形成すると共に、該半導体層と接するようにソース電極・ドレイン電極を形成する工程；
    　（ｉｉｉ）前記半導体層および前記ソース電極・ドレイン電極を覆うように可撓性フィルム層を形成する工程；
    　（ｉｖ）前記可撓性フィルム層にビアを形成し、それによって、半導体装置前駆体を得る工程；ならびに
    　（ｖ）前記金属箔を加工して該金属箔からゲート電極を形成する工程
    を含んで成り、
    　前記工程（ｖ）の金属箔の加工に際しては、前記半導体装置前駆体の前記ビアの少なくとも１つを位置決めマーカーとして用いることによって、前記ゲート電極を所定位置に形成することを特徴とする、フレキシブル半導体装置の製造方法。
  2. 前記工程（ｖ）において、
    　（ｖ１）前記金属箔の他方の主面上にフォトレジスト膜を形成する工程；
    　（ｖ２）前記フォトレジスト膜に対して露光および現像を行い、該フォトレジスト膜の少なくとも一部を除去する工程；ならびに
    　（ｖ３）前記少なくとも一部を除去された前記フォトレジスト膜を介して前記金属箔にエッチングを施し、該金属箔からゲート電極を形成する工程
    を実施し、また
    　前記工程（ｖ２）の前記フォトレジスト膜への露光に際しては、前記半導体装置前駆体の前記ビアの少なくとも１つを位置決めマーカーとして用いることによって、前記フォトレジスト膜の所定位置を露光することを特徴とする、請求項１に記載のフレキシブル半導体装置の製造方法。
  3. 前記工程（ｖ２）として、前記フォトレジスト膜上にフォトマスクを配置した後、該フォトマスクが配置された前記フォトレジスト膜に対して露光および現像を行い、該フォトレジスト膜の少なくとも一部を除去する工程を実施し、また、
    　前記フォトレジスト膜への露光に際して前記位置決めマーカーを用いることの代わりに、前記フォトマスクの配置に際して、前記半導体装置前駆体の前記ビアの少なくとも１つを位置決めマーカーとして用いて前記フォトマスクの位置合せを行うことを特徴とする、請求項２に記載のフレキシブル半導体装置の製造方法。
  4. 前記ビアを形成する工程（ｉｖ）においては、前記可撓性フィルム層に開口部を形成した後、該開口部に金属を含有する導電性材料を供給してビアを形成することを特徴とする、請求項１～３のいずれかに記載のフレキシブル半導体装置の製造方法。
  5. 前記金属箔の加工、前記フォトレジスト膜への露光、または、前記フォトマスクの配置に際しては、Ｘ線を前記半導体装置前駆体に照射することで得られるＸ線透過画像を利用し、該Ｘ線透過画像におけるビア対応ポイントを位置合せ基準として用いることを特徴とする、請求項１～４のいずれかに記載のフレキシブル半導体装置の製造方法。
  6. 前記位置決めマーカーを前記ビアの少なくとも２つから成るグループとして用いており、該グループを成すビアについての前記Ｘ線透過画像の前記ビア対応ポイントを前記位置合せ基準として用いることを特徴とする、請求項５に記載のフレキシブル半導体装置の製造方法。
  7. フレキシブル半導体装置であって、
    　金属箔；
    　前記金属箔の上に形成されている絶縁層；
    　前記絶縁層の上に形成されている半導体層；
    　前記絶縁層上にて前記半導体層と接して設けられているソース電極・ドレイン電極；ならびに
    　前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
    を有して成り、
    　ゲート電極が前記金属箔の一部から構成されていると共に、ゲート絶縁膜が前記絶縁層の一部から構成されており、また
    　前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。
  8. 前記位置決めマーカーが、前記ビアの少なくとも２つから成るグループとして形成されていることを特徴とする、請求項７に記載のフレキシブル半導体装置。
  9. フレキシブル半導体装置であって、
    　金属箔；
    　前記金属箔の上に形成されている絶縁層；
    　前記絶縁層の上に形成されている半導体層；
    　前記絶縁層上にて前記半導体層と接して設けられているソース電極・ドレイン電極；ならびに
    　前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
    を有して成り、
    　ゲート電極が前記金属箔の一部から構成されていると共に、ゲート絶縁膜が前記絶縁層の一部から構成されており、
    　前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、また、該複数のビアのうちの少なくとも１つのビアの設置箇所では、前記金属箔が除去されていることを特徴とする、フレキシブル半導体装置。
  10. 前記絶縁層が、前記可撓性フィルム層と接する上側主面および該上側主面と対向する下側主面を有しており、
    　前記少なくとも１つのビアが前記絶縁層の前記下側主面に至るまで延在していることを特徴とする、請求項９に記載のフレキシブル半導体装置。
  11. 前記少なくとも１つのビアが、金属を含有した導電性部材により構成されていることを特徴とする、請求項７～１０のいずれかに記載のフレキシブル半導体装置。
  12. 前記少なくとも１つのビアが、その厚み方向にテーパ形状を有していることを特徴とする、請求項７～１１のいずれかに記載のフレキシブル半導体装置。
  13. 前記少なくとも１つのビアが、前記可撓性フィルム層の一方の主面側から他方の主面側に至るまで延在していることを特徴とする、請求項７～１２のいずれかに記載のフレキシブル半導体装置。
  14. フレキシブル半導体装置であって、
    　金属層；
    　前記金属層の上に形成されている絶縁層；
    　前記絶縁層の上に形成されている半導体層；
    　前記絶縁層上にて前記半導体層と接して設けられているソース電極・ドレイン電極；ならびに
    　前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
    を有して成り、
    　ゲート電極が前記金属層の一部から構成されていると共に、ゲート絶縁膜が前記絶縁層の一部から構成されており、また
    　前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、該複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、フレキシブル半導体装置。
  15. フレキシブル半導体装置であって、
    　金属層；
    　前記金属層の上に形成されている絶縁層；
    　前記絶縁層の上に形成されている半導体層；
    　前記絶縁層上にて前記半導体層と接して設けられているソース電極・ドレイン電極；ならびに
    　前記半導体層および前記ソース電極・ドレイン電極を覆うように形成されている可撓性フィルム層
    を有して成り、
    　ゲート電極が前記金属層の一部から構成されていると共に、ゲート絶縁膜が前記絶縁層の一部から構成されており、
    　前記可撓性フィルム層においては、その厚み方向に沿って複数のビアが延在しており、また、該複数のビアのうちの少なくとも１つのビアの設置箇所では、前記金属層が除去されていることを特徴とする、フレキシブル半導体装置。
  16. 請求項７～１５のいずれかに記載のフレキシブル半導体装置を用いた画像表示装置であって、
    　前記フレキシブル半導体装置；および
    　前記フレキシブル半導体装置上に形成されている複数の画素より構成された画像表示部
    を有して成り、
    　前記フレキシブル半導体装置の前記複数のビアのうちの少なくとも１つのビアが位置決めマーカーであることを特徴とする、画像表示装置。
  17. 前記画像表示部が、
    　前記フレキシブル半導体装置上に形成されている画素電極；
    　前記画素電極上に形成されている発光層；および
    　前記発光層上に形成されている透明電極層
    を有して成ることを特徴とする、請求項１６に記載の画像表示装置。
  18. 前記発光層が、画素規制部によって仕切られた領域に形成されていることを特徴とする、請求項１７に記載の画像表示装置。
  19. 前記透明電極層上にカラーフィルターを有して成ることを特徴とする、請求項１７に記載の画像表示装置。
  20. 請求項７～１５のいずれかに記載のフレキシブル半導体装置を備えた画像表示装置の製造方法であって、
    （Ｉ）画素電極を備えた前記フレキシブル半導体装置を供する工程；および
    （ＩＩ）前記フレキシブル半導体装置上に、複数の画素より構成されている画像表示部を形成する工程
    を含んで成り、
    　前記工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記画像表示部の形成につき位置合せを行うことを特徴とする、画像表示装置の製造方法。
  21. 前記工程（ＩＩ）において、複数の画素規制部を形成し、該複数の画素規制部によって仕切られた領域の前記画素電極上に前記画素を形成しており、該工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記画素規制部の形成につき位置合せを行うことを特徴とする、請求項２０に記載の画像表示装置の製造方法。
  22. 前記工程（ＩＩ）において、前記画素電極を覆うように前記画素電極上に発光層を形成し、該発光層上にカラーフィルターを形成しており、該工程（ＩＩ）に際しては、前記フレキシブル半導体装置の前記複数のビアの少なくとも１つを位置決めマーカーとして用いることによって、前記カラーフィルターの形成につき位置合せを行うことを特徴とする、請求項２０に記載の画像表示装置の製造方法。
PCT/JP2012/001151 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法 WO2012127779A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012538898A JP5842180B2 (ja) 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法
US13/821,352 US8993387B2 (en) 2011-03-24 2012-02-21 Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
CN201280000786.6A CN102812540B (zh) 2011-03-24 2012-02-21 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法
KR1020127022898A KR20140024789A (ko) 2011-03-24 2012-02-21 플렉서블 반도체 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-066139 2011-03-24
JP2011066139 2011-03-24

Publications (1)

Publication Number Publication Date
WO2012127779A1 true WO2012127779A1 (ja) 2012-09-27

Family

ID=46878962

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001151 WO2012127779A1 (ja) 2011-03-24 2012-02-21 フレキシブル半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8993387B2 (ja)
JP (1) JP5842180B2 (ja)
KR (1) KR20140024789A (ja)
CN (1) CN102812540B (ja)
WO (1) WO2012127779A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158180A1 (ja) * 2015-03-30 2016-10-06 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
US10003023B2 (en) * 2016-04-15 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via
CN109643700B (zh) 2018-11-21 2019-09-10 长江存储科技有限责任公司 用于接合界面处的接合对准标记的方法、器件和结构
CN111681990B (zh) * 2020-07-27 2023-04-07 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示基板及显示装置
CN114784216A (zh) * 2022-04-08 2022-07-22 信利（惠州）智能显示有限公司 应用于屏下摄像头的显示屏的制作方法、amoled显示屏

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302881A (ja) * 1994-04-28 1995-11-14 Mitsubishi Electric Corp 半導体装置および故障解析マーク形成方法
JP2000305109A (ja) * 1999-04-16 2000-11-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP2010145772A (ja) * 2008-12-19 2010-07-01 Sony Corp 表示装置および電子機器
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP5313406B2 (ja) * 2011-01-20 2013-10-09 シャープ株式会社 被成膜基板、有機ｅｌ表示装置
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302881A (ja) * 1994-04-28 1995-11-14 Mitsubishi Electric Corp 半導体装置および故障解析マーク形成方法
JP2000305109A (ja) * 1999-04-16 2000-11-02 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
JP2010145772A (ja) * 2008-12-19 2010-07-01 Sony Corp 表示装置および電子機器
JP2010238873A (ja) * 2009-03-31 2010-10-21 Panasonic Corp フレキシブル半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158180A1 (ja) * 2015-03-30 2016-10-06 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
JP2016192437A (ja) * 2015-03-30 2016-11-10 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
CN107408509A (zh) * 2015-03-30 2017-11-28 日本写真印刷株式会社 薄膜晶体管的制造方法以及薄膜晶体管

Also Published As

Publication number Publication date
KR20140024789A (ko) 2014-03-03
US20130168681A1 (en) 2013-07-04
CN102812540B (zh) 2016-01-20
US8993387B2 (en) 2015-03-31
CN102812540A (zh) 2012-12-05
JP5842180B2 (ja) 2016-01-13
JPWO2012127779A1 (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
WO2011142089A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
WO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
US7977741B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
KR20100047851A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
WO2011142081A1 (ja) フレキシブル半導体装置およびその製造方法
KR20100051628A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
EP2246879A1 (en) Method for manufacturing flexible semiconductor device and multilayer film used therein
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280000786.6

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2012538898

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20127022898

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12760453

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13821352

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12760453

Country of ref document: EP

Kind code of ref document: A1