CN103295650A - 测试方法、电源装置、电源评价装置、仿真方法 - Google Patents

测试方法、电源装置、电源评价装置、仿真方法 Download PDF

Info

Publication number
CN103295650A
CN103295650A CN2013101483635A CN201310148363A CN103295650A CN 103295650 A CN103295650 A CN 103295650A CN 2013101483635 A CN2013101483635 A CN 2013101483635A CN 201310148363 A CN201310148363 A CN 201310148363A CN 103295650 A CN103295650 A CN 103295650A
Authority
CN
China
Prior art keywords
current
waveform
power supply
pulse
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101483635A
Other languages
English (en)
Other versions
CN103295650B (zh
Inventor
石田雅裕
冈安俊幸
山本和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN103295650A publication Critical patent/CN103295650A/zh
Application granted granted Critical
Publication of CN103295650B publication Critical patent/CN103295650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及测试方法、电源装置、电源评价装置、仿真方法。主电源（10）将电源电压（Vdd）提供给DUT（100）的电源端子（102）。控制图形生成部（22）用于生成包含脉冲列的控制图形（CNT）。补偿电路（20）根据控制图形（CNT），而从与主电源（10）不同的通路向DUT（100）的电源端子（102）中间歇性地注入补偿电流（Icmp）。开关（20b）被设置在电压源（20a）的输出端子和DUT（100）的电源端子（102）之间，并根据控制图形（CNT）而切换为开、关。

Description

测试方法、电源装置、电源评价装置、仿真方法
本申请是申请号为200980135553.5、申请日为2009.09.03、发明名称为“测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法”的分案申请。
技术领域
本发明涉及一种电源的稳定化技术。
背景技术
在对使用了CMOS(Complementary Metal Oxide Semiconductor)技术的CPU（Central Processing Unit）、DSP(Digital Signal Processor)、存储器等的半导体集成电路（以下称为DUT）进行测试时，DUT内的触发器和门闩在提供给时钟的动作中电流将会流动，当时钟停止时电路变为静止状态，电流会减少。也就是说，流动在DUT中的消费电流（负荷电流）的合计，可根据处于动作状态的门极（晶体管）的比率（动作率），即根据测试内容等而时时刻刻地发生变动。
将电源电压提供给DUT的电源电路由调节器构成，可以不管负荷电流而理想地提供恒定的电源电压。但是，实际的电源电路具有不可忽视的输出阻抗，另外，由于电源电路和DUT之间也存在不可忽视的阻抗成分，因此电源电压将随着负荷的变动而变动。
电源电压的变动对DUT的测试容限会产生深刻的影响。另外，电源电压的变动对于测试装置内的其他电路块，例如对于生成向DUT提供图形的图形产生器、和用于对图形的迁移定时进行控制的定时产生器的动作会产生影响，从而使测试精确度恶化。
为了解决这个问题，已提出了一种技术，即根据提供给DUT的测试图形来修正电源电压，从而使DUT一端的电源电压稳定化（专利文献1）。
专利文献1：日本特开2007-205813号公报。
发明内容
在专利文献1公开的技术中，由于在读取了对DUT施加的测试图形之后而补偿电源电压，因此不能追随急剧的电源电压，并有可能会相对于测试图形而产生电源电压补偿延迟的问题。另外，由于补偿电路是作为电源电路的一部分而构成的，因此只能在由电源电路和DUT之间的阻抗所限制的频率带区域内进行补偿。另外，也需要根据所补偿的电源变动的可变量、分辨能力的多位D/A转换器。
本发明是鉴于上述问题而完成的，其目的之一在于，提供一种能够补偿电源电压变动的测试装置。
本发明的一种实施方式是电路系统。该电路系统具备：半导体设备；主电源，其将电源电压提供给半导体设备的电源端子；控制图形生成部，其生成包含与半导体设备执行的处理相对应的脉冲列的控制图形；补偿电路，其在半导体设备执行上述处理期间，根据控制图形，而从与主电源不同的通路向半导体设备的电源端子中间歇性地注入补偿电流。
并且，本发明的其他实施方式也是一种电路系统。该电路系统具备：半导体设备；主电源，其将电源电压提供给半导体设备的电源端子；控制图形生成部，其生成包含与半导体设备执行的处理相对应的脉冲列的控制图形；补偿电路，其在半导体设备执行上述处理期间，根据控制图形，而将来自主电源的电源电流的一部分作为补偿电流，间歇性地引入到与半导体设备不同的通路中。
控制图形生成部被内装在半导体设备中，其可以根据半导体设备的动作状态而使脉冲列的占空比发生变化。
本发明的其他实施方式涉及一种对被测试设备进行测试的测试装置。该测试装置具备：主电源，其将电源电压提供给被测试设备的电源端子；控制图形生成部，其生成包含与半导体设备执行的处理相对应的脉冲列的控制图形；补偿电路，其在半导体设备执行上述处理期间，根据控制图形，而从与主电源不同的通路向被测试设备的电源端子中间歇性地注入补偿电流（补偿电荷）。
根据该实施方式，通过控制脉冲列的占空比，从而可以抑制电源电压的变动，或者可以有意地使电源电压发生变动。“占空比”的概念是指，脉冲的高频率和低频率的时间比率，不仅指一个周期内的时间比率，而且也包含多个周期的平均时间比率。
控制图形生成部在相对于流入到被测试设备的电源端子中的电流发生变化的定时提前规定时间，进行向所述补偿电路输出用于使补偿电流发生变化的控制图形。
当施加控制图形且补偿电流开始流动后，电源电压有可能会在影响出现之前产生延迟的情况。在这种情况下，通过考虑延迟并赋予控制图形，可以进一步抑制电源电压的变动。
规定时间可以由以下来决定。
1、在使被测试设备执行了电源电压没有变化的动作状态下，在第一定时向补偿电路输出用于使补偿电流发生变化的控制图形。
2、接着，对赋予了控制图形后的结果为、被测试设备的电特性发生变化的第二定时进行检测。
3、根据第一定时与第二定时之间的时间差来设定规定时间。
在被测试设备中所产生的电特性的变化，也可以是从被测试设备中输出的数据的定时（输出定时）。或者也可以是内装在被测试设备中的环形振荡器的频率。
补偿电路和被测试设备之间的配线长度，也可以短于主电源和被测试设备之间的配线长度。
在这种情况下，由于补偿电路没有受到主电源和被测试设备之间的阻抗的影响，因此可以一直补偿到高频率的电源变动为止。
补偿电路可以包括电压源和开关，所述电压源用于生成比由主电源所生成的电源电压更高的电压；所述开关设置在电压源的输出端子和被测试设备的电源端子之间，并根据控制图形而切换成开或关。
补偿电路也可以包括电流源和开关，所述电流源用于生成规定的恒电流；所述开关设置在电流源和被测试设备的电源端子之间，并根据控制图形而切换成开或关。
而且，本发明的其他实施方式也涉及一种对被测试设备进行测试的测试装置。该测试装置具备：主电源，其将电源电压提供给被测试设备的电源端子；控制图形生成部，其生成包含脉冲列的控制图形；补偿电路，其根据控制图形，而将来自主电源的电源电流间歇性地引入到与被测试设备不同的通路中。
根据该实施方式，通过控制脉冲列的占空比，可以抑制电源电压的变动，或者可以有意地使电源电压发生变动。
补偿电路可以包括电压源和开关，所述电压源用于生成比由主电源所生成的电源电压更高的电压；所述开关设置在电压源的输出端子和被测试设备的电源端子之间，并根据控制图形而切换成开或关。
补偿电路也可以包括电流源和开关，所述电流源用于生成规定的恒电流；所述开关设置在电流源和被测试设备的电源端子之间，并根据控制图形而切换成开或关。
本发明的另一个实施方式也涉及一种测试装置。该测试装置具备：主电源，其将电源电压提供给被测试设备的电源端子；控制图形生成部，其生成包含脉冲列的控制图形；补偿电路，其根据控制图形，而将来自主电源的电源电流的一部分作为补偿电流，间歇性地引入到与被测试设备不同的通路中。
根据该实施方式，通过控制脉冲列的占空比，从而可以抑制电源电压的变动，或者可以有意地使电源电压发生变动。
补偿电路也可以包括开关，所述开关设置在主电源的两极端子之间，并根据控制图形而切换成开或关。
在上述几个实施方式的测试装置中，控制图形可以由以下的方式而生成。
控制图形生成部可以根据被测试设备的动作状态，而使脉冲列的占空比发生变化。
控制图形可以由以下的方式而生成。
1、通过计算机，对于在赋予了规定测试图形的状态下流动在被测试设备中的电流进行计算。
2、从每个循环的电流中减去电源电流的连续成分，并根据该结果计算出每个循环的补偿电流量。
3、以能够获得所计算出的每个循环的补偿电流量的方式，通过图形调制对控制图形进行规定。
于是，将规定的控制图形保存于存储器中。当将规定的测试图形提供给被测试设备时，通过读出与其对应而被规定的控制图形，从而能够补偿电源电压的变动。
控制图形生成部可以使脉冲列的占空比发生变化，从而使流入到被测试设备的电源端子中的电流、与补偿电路所注入的补偿电流之间的差在时间上成为连续。
控制图形生成部可以使脉冲列的占空比发生变化，从而使流入到被测试设备的电源端子中的电流、与补偿电路所注入的补偿电流之间的差在时间上成为恒定。
控制图形生成部可以使脉冲列的占空比发生变化，从而使流入到被测试设备的电源端子中的电流、与补偿电路所引入的补偿电流之间的和在时间上成为连续。
当流入到被测试设备的电源端子中的电流在某个定时增加时，控制图形生成部可以使脉冲列的占空比发生变化，从而使补偿电路所引入的补偿电流，在某个定时之前会随着时间缓慢地增加。
在补偿电路所引入的补偿电流是无用电流时，如果执行该控制，则可以减少无用电流。
当流入到被测试设备的电源端子中的电流在某个定时减少时，控制图形生成部可以使脉冲列的占空比发生变化，从而使补偿电路所引入的补偿电流在某个定时之后会随着时间缓慢地减少。
当流入到被测试设备的电源端子中的电流在某个期间增加时，控制图形生成部可以使脉冲列的占空比发生变化，从而使补偿电路所引入的补偿电流，在某个期间之前从第一值到第二值为止会随着时间缓慢地增加，并在某个期间取得比第二值更小的第三值，在经过某个期间之后，从第二值到第四值为止将会随着时间缓慢地减少。
当将补偿电流引入到与被测试设备不同的通路时，在补偿电流成为无用电流时，通过进行该处理能够抑制无用电流。
控制图形生成部可以使噪音重叠在供给于被测试设备电源端子的电源电压上。
在这种情况下，可以检查被测试设备对于噪音的耐受性。
控制图形生成部可以使脉冲列的占空比发生变化，也可以使从电源端子向电源一侧看上去的阻抗发生变化。
搭载在测试装置中的电源、与实际使用时向被测试设备提供电压的电源，具有输出阻抗等性能不同的情况，通常，实际使用时的电源性能比测试装置的性能要差。通过使脉冲列的占空比发生变化，从而能够对实际使用时的电源性能进行仿真。
某个实施方式的测试装置可以进一步具备图形产生器，所述图形产生器用于生成应该向被测试设备输出的测试图形。可以按照每个测试图形，而预先规定控制图形。
某个实施方式的测试装置可以进一步具备图形产生器，所述图形产生器用于生成应该向被测试设备输出的测试图形。控制图形生成部可以生成与测试图形同步的控制图形。
控制图形生成部可以利用ΔΣ调制、脉冲宽度调制、脉冲密度调制中的任意一种，来生成脉冲列。
在某个实施方式中，控制图形生成部具备：设备电流建模部，其生成预测设备电流波形数据，所述预测设备电流波形数据在被测试设备执行上述处理时，以单元脉冲电流的重合形式，对于预测到流动在被测试设备中的设备电流的波形进行定义；脉冲应答波形数据提供部，其生成脉冲应答波形数据，所述脉冲应答波形数据用于描述在从主电源引出单元脉冲电流时，对此进行应答而由主电源输出、以及/或者吸入的输出电流的波形；控制图形运算部，其对预测设备电流波形数据所描述的波形和单元脉冲电流的波形进行卷积，并且对预测设备电流波形数据所描述的波形和脉冲应答波形数据进行卷积，根据由两次卷积所得到的两个波形的差分波形，来生成控制图形。
根据该实施方式，将流动在被测试设备中的设备电流视为脉冲电流的重合并进行模型化，通过将相当于设备电流的预测波形、与电源的输出电流的预测波形之间的差分的电流，作为补偿电流进行供给，从而能够抑制电源电压的变动。
设备电流建模部可以根据提供给被测试设备的测试图形和被测试设备的电路结构信息，从而生成预测设备电流波形数据。
被测试设备的动作、即信号处理，可根据测试图形而决定。因此，如果测试图形已知，则能够预测出被测试设备内部的晶体管(门极)的动作率（切换事件密度（スイッチングイベント密度））。也就是说，根据设备结构和测试图形，能够预测出设备电流。
脉冲应答波形数据可以通过以下的处理而预先获得。
1、在被测试设备没有与主电源连接的状态下，从主电源的输出节点引出脉冲电流，或者将脉冲电流提供给主电源的输出节点。
2、对于将脉冲电流作用在主电源后所产生的电源电压的时间变动波形进行测定。
3、从测定出的电源电压的时间变动波形中，导出主电源所输出、以及/或者吸入的输出电流的波形。
本发明的另一实施方式涉及一种将电源电压提供给半导体设备的电源端子的电源评价装置。该评价装置具备：电流源，其在半导体设备没有与电源连接的状态下，从电源的输出节点引出脉冲电流，或者将脉冲电流提供给电源的输出节点；测定器，其对于脉冲电流作用后所产生的电源电压的时间变动波形进行测定；分析器（analyser），其从电源电压的时间变动波形中，导出电源所输出、以及/或者吸入的输出电流的波形。
根据这种实施方式所得到的输出电流的波形，可以视为脉冲应答。如果是理想电源，在使脉冲电流作用在该理想电源时，可以产生脉冲状的输出电流，从而瞬间将其打消。也就是说输出电流和脉冲电流是一致的。随着电源的应答性变差，输出电流与脉冲电流将会背离。也就是说，通过该装置所测定出的输出电流的波形，可以作为表示电源应答性的指标进行使用。
或者在另外的实施方式中，将任意的电流作用在电源上时，通过对由本评价装置所得到的脉冲应答和该电流波形进行卷积，从而可以预测出电源的输出电流，并且可以预测其输出电压。
并且，本发明的另一实施方式涉及一种带有仿真功能的电源装置。电源装置具备：主电源，其将电源电压提供给被测试设备的电源端子；控制图形生成部，其生成包含脉冲列的控制图形；补偿电路，其在被测试设备执行规定处理期间，根据控制图形，从而将补偿电流间歇性地注入到被测试设备的电源端子，以及/或者将来自主电源的电源电流的一部分作为补偿电流引入到与被测试设备不同的通路中。控制图形生成部具备：设备电流建模部，其生成预测设备电流波形数据，该预测设备电流波形数据是在被测试设备执行规定处理时，以单元脉冲电流的重合形式，对于被预测到流动在被测试设备中的设备电流的波形进行定义；第一脉冲应答波形数据提供部，其提供第一脉冲应答波形数据，该第一脉冲应答波形数据用于描述在从主电源引出单元脉冲电流时，对此进行应答而由主电源输出、以及/或者吸入的输出电流的波形；第二脉冲应答波形数据提供部，其提供第二脉冲应答波形数据，该第二脉冲应答波形数据用于描述在从仿真对象的电源引出单元脉冲电流时，对此进行应答而由仿真对象的电源所输出、以及/或者吸入的输出电流的波形；控制图形运算部，其对于预测设备电流波形数据所描述的波形和第一脉冲应答波形数据所描述的波形进行卷积，并且对预测设备电流波形数据所描述的波形和第二脉冲应答波形数据所描述的波形进行卷积，根据由两次卷积所得到的两个波形的差分波形，来生成控制图形。
将预测设备电流波形数据所描述的波形和第一脉冲应答波形数据所描述的波形进行卷积后所得到的波形，作为主电源的输出电流的预测波形。另外，将预测设备电流波形数据所描述的波形和第二脉冲应答波形数据所描述的波形进行卷积后所得到的波形，作为连接了仿真对象的电源时的输出电流的预测波形。因此，通过由补偿电路提供两个预测波形的差分，可以再现仿真对象的电源环境。
另外，将以上结构要素的任意组合以及构成本发明的要素和表现，在方法、装置等之间相互置换，并且其作为本发明的实施方式也很有效。
发明效果
根据本发明的某个实施方式可以抑制电源电压的变动。
附图说明
图1为表示第一实施方式的测试装置结构的电路图。
图2为表示控制图形的生成方法的流程图。
图3为表示图1的测试装置的动作状态的时间图。
图4为表示第二实施方式的测试装置的补偿电路结构的电路图。
图5（a）、（b）为，表示图4的补偿电路中的补偿电流和消费电流之间关系的时间图。
图6为表示第三实施方式的电路系统结构的电路图。
图7为模式化地表示半导体设备和电源的框图。
图8为表示第四实施方式的电源评价装置结构的框图。
图9为表示图8的电源评价装置的动作的时间图。
图10为表示第五实施方式的测试装置结构的框图。
图11为表示第六实施方式的带有仿真功能的电源装置结构的框图。
附图标记说明
100DUT、102电源端子、104接地端子、
106I/O端子、200测试装置、300电路系统、
400第一设备、402电源端子、404接地端子、
406I/O针脚、408控制端子、410第二设备、
10主电源、12图形产生器、14定时产生器、波形整形器
16驱动器、20补偿电路、22控制图形生成部、
20a电压源、20b开关、20c开关、
500电源评价装置、502电流源、504测定器、
506分析器、602设备电流建模部、604脉冲应答波形数据提供部、
606控制图形运算部、608第一运算部、610第二运算部、
612第三运算部、614编码器、700电源装置、
702设备电流建模部、704a第一脉冲应答波形数据提供部、
704b第二脉冲应答波形数据提供部、706控制图形运算部、
708第一运算部、710第二运算部、
712第三运算部、714编码器。
具体实施方式
下面，以优选的实施方式为基础参照附图来说明本发明。对于各个附图所表示的相同或相等的结构要素、构件、处理付加上相同的标记，并适当省略重复的说明。另外，实施方式不是用于限定本发明而是一个示例，在实施方式中描述的所有特征及其组合并不限于必须是发明本质。
本说明书中的“构件A和构件B相连接的状态”，包括构件A和构件B在物理上被直接连接的情况，也包括构件A和构件B通过不影响其电连接状态的其他构件而被间接连接的情况。同样，“构件C被设置在构件A和构件B之间的状态”是指，除了包括构件A和构件C、或者构件B和构件C被直接连接的情况之外，也包括通过不影响其电连接状态的其他构件而被间接连接的情况。
（第一实施方式）
图1是表示第一实施方式的测试装置200的结构的电路图。图1表示测试装置200、和测试对象的半导体设备（以下称为DUT）100。
DUT100具备多个针脚，其中一个是用于接收电源电压Vdd的电源端子102，另一个是接地端子104。图1表示分别设置一个电源端子102和一个接地端子104的情况，但是本发明并不仅限于此。在近几年的大规模的集成电路中也有接收多个电源端子、接地端子的情况，这种集成电路对本发明也是有效的。多个I/O端子106是为了接收来自外部的数据、或者向外部输出数据而设置的，在测试时，所述多个I/O端子106接收由测试装置200输出的测试图形，或者向测试装置200输出与测试图形对应的数据。
测试装置200具备主电源10、图形产生器12、定时产生器TG以及波形整形器FC（下面对此标注符号14）、驱动器16、补偿电路20以及控制图形生成部22。
由于主电源10、图形产生器12、定时产生器14、驱动器16的结构以及功能，与一般的测试装置的那些结构没有不同，因此进行简单的说明。以下对有关DUT100为存储器的情况进行说明。
主电源10用于生成应提供给DUT100的电源端子102的电源电压Vdd。例如主电源10由线性调节器和开关调节器等所构成，并对提供给电源端子102的电源电压Vdd进行反馈控制，以使之与目标值一致。电容器Cs是为了使电源电压Vdd平滑化而设置的。主电源10除了生成相对于DUT100的电源电压之外，也生成相对于测试装置200内部的其他块的电源电压。
测试装置200具备多个n个的沟道CH1～CHn，其中的几个被分配给DUT100的多个I/O端子106。定时产生器14以及驱动器16分别被设置在各个沟道上。
图形产生器12用于生成定时设定（タイミングセット）信号（下面称为“TS信号”），并提供给定时产生器14。定时产生器14根据由TS信号所指定的定时数据而产生周期时钟以及延迟时钟（未图示），将周期时钟提供给图形产生器12，而将延迟时钟提供给波形整形器14。并且，图形产生器12用于产生表示DUT100的存储区域的地址以及应该写入的测试图形，并提供给波形整形器14。
波形整形器14根据由定时产生器14提供的的延迟时钟，从而调节图形产生器12所产生的测试图形的定时，并进行波形整形。驱动器16接收从波形整形器14输出的地址以及测试图形，并提供给DUT100的I/O端子106。
从DUT100中读出的数据，与未图示的比较判定部中的预期值进行比较，从而进行DUT100的好坏判定和不良处的特定。
以上是测试装置200的概要。DUT100由CMOS(Complementary Metal OxideSemiconductor)技术而构成，消费电流根据其动作状态而发生变动。当在DUT100中流动的电流剧烈变动时，则无法追随主电源10的反馈，从而产生电源电压Vdd发生变动的问题。以下说明的补偿电路20以及控制图形生成部22是为了抑制电源电压Vdd的变动而设置的。
控制图形生成部22用于生成包括脉冲列的控制图形CNT。控制图形CNT的生成利用了图形产生器12、定时产生器14的一部分，在图1的测试装置200中的控制图形生成部22的结构为，包括图形产生器12以及第n沟道CHn的定时产生器14n。
补偿电路20根据控制图形CNT的脉冲列，而从与主电源10不同的通路中向DUT100的电源端子102间歇性地注入补偿电流Icmp。在图1中，补偿电路20具备电压源20a以及开关20b。电压源20a用于生成比由主电源10所生成的电源电压Vdd更高的电压Vcmp。开关20b被设置在电压源20a的输出端子和DUT100的电源端子102之间，并利用双极晶体管或者MOSFET（Metal OxideSemiconductor Field Effect Transistor）而构成。开关20b根据控制图形CNT的脉冲列而切换开或关。将开关20b配置在DUT100的附近。换而言之，开关20b和DUT100的电源端子102之间的配线长度，比主电源10和DUT100的电源端子之间的配线长度还要短。在与开关20b串联或者开关20b的内部，可以设置用于调节补偿电流Icmp的量的元件，例如电阻或者电流源。
可以利用生成规定电流的电流源，来代替电压源20a。
控制图形生成部22根据DUT100的动作状态，而使控制图形CNT的脉冲列的占空比发生变化。DUT100的动作状态根据提供给I/O端子106的测试图形而被控制，因此控制图形生成部22可以生成与测试图形对应的脉冲列的控制图形CNT，并将其提供给开关20b。
控制图形生成部22用于使脉冲列的占空比发生变化，从而使流入到DUT100的电源端子102中的动作电流（也叫做消费电流）Idis、以及与补偿电路20所注入的电荷相对应的补偿电流Icmp之间的差(Idis-Icmp)成为连续，换而言之，从而使从主电源10中输出的电源电流Idd在时间上成为连续。更优选为，使脉冲列的占空比发生变化，从而使电流之差(Idis-Icmp)在时间上成为恒定。
控制图形生成部22利用以ΔΣ调制、脉冲宽度调制、脉冲密度调制为首的脉冲调制中的任意一种，来生成控制图形CNT的脉冲列。由于搭载在测试装置200上的定时产生器14可以按照每个测试循环、即按照每个脉冲，来调节其正沿的定时和脉冲的宽度，因此上述调制方式的优点为，与测试装置200之间的亲和性非常高，特别是即使不附加追加的电路，也可以简便地生成脉冲列。另外，在没有利用图形产生器12、定时产生器14而构成控制图形生成部22时，可以根据脉冲频率调制（PFM）等其他的调制方式，来调节脉冲列的占空比。
图2是表示控制图形CNT的生成方法的流程图。首先，利用电路模拟器对DUT进行建模，并对赋予了规定测试图形时的、每个测试循环的动作电流Idis以及动作率进行计算（S100）。动作率以及动作电流Idis，也能够从动作的晶体管的个数和各个晶体管的电流量中进行计算。
在DUT100中流动的动作电流Idis是，电源电流的时间上的连续成分Idd与每个测试循环随着时间而发生变动的成分之间的合计。因此计算出连续成分Idd，并计算出每个测试循环的差ΔIi（S102）。
ΔIi=Idisi-Idd
添加的i表示测试循环的编号。
根据计算出的差分电流ΔIi，来计算每个循环所必需的电流补偿量（或者是电压补偿量）（S104）。
将由此获得的补偿量通过ΔΣ调制或脉冲宽度调制、脉冲密度调制等，从而变换为1、0的图形列（脉冲列）（S106）。将由此获得的图形列作为相对于规定测试图形的控制图形CNT，并与测试图形一起进行保存（S108）。
以上为测试装置200的结构。然后再说明测试装置200的动作。图3是表示图1的测试装置200的动作状态的流程图。当向某个DUT100提供测试图形时，由于DUT100执行了与其测试图形相对应的处理，因此动作率根据处理内容而发生变化，消费电流Idis也会发生变化。
消费电流Idis的变动定时以及变动量，可以根据上述的电路模拟器等进行预测，从图形产生器12中输出控制图形CNT和测试图形，所述控制图形CNT以取消了消费电流Idis的变动量的方式而被调制。通过该控制图形CNT来控制开关20b的开或关，从而间歇性地注入补偿电流Icmp。图3表示间歇性的补偿电流的包络线（或者平均值）。消费电流Idis的变动因该补偿电流Icmp而被取消，从主电源10流入到电源端子102中的电源电流Idd被保持为恒定，其结果是，可以抑制电源电压Vdd的变动。
另外，没有必要以差分电流Idd=(Idis-Icmp)必须严格地变为恒定的方式，来生成脉冲列的占空比。其原因是因为通过主电源10自身的反馈，能够追随某种程度的消费电流Idis的变动。也就是说，在消费电流Idis的变动中，如果通过主电源10而取消无法追随的高频成分，则补偿电流Icmp就足够了。
这样，根据本实施方式的测试装置200，就能够取消DUT100中的消费电流Idis的变动，还能够抑制电源电压Vdd的变动。通过抑制电源电压Vdd的变动，能够提高测试精度。
该技术与专利文献1所代表的现有技术相比，具有以下的优点。
优点1
在现有技术中，读取测试图形，并将其进行信号处理从而对电源电压的变动进行补偿。因此，对于急剧的电源变动的追随性是有一定限度的。对此，在本实施方式中，通过预先准备与测试图形不同的用于预先补偿的控制图形，从而能够追随急剧的变动。
优点2
在DUT100的电源端子102上连接有电容器Cs。因此，在如现有技术那样根据测试图形而使电源电压的目标值发生变化的方法中，消费电流的变动补偿将会只延迟电容器Cs的时间常数的部分。
在本实施方式中，赋予了位于开关20b的控制图形CNT的定时、以及直到与该定时相对应的补偿电流Icmp取消了消费电流Idis的变动为止的定时，均会产生延迟。但是本实施方式中的技术，与对DUT赋予的测试图形不同，由于要产生补偿用的控制图形，因此可以考虑延迟，并能够使补偿用的控制图形先于测试图形进行。其结果是，能够提高现有的相对于负荷变动的追随性，并能够抑制电源电压Vdd的变动。
补偿用的控制图形相对于测试图形的时间上的先行量，可以通过以下的步骤来决定。
步骤1
对于DUT100提供不使电源电压发生变动的测试图形，在该状态下，在某个定时切换成补偿用的控制图形，从而有意地使电源电压发生变化。补偿用的控制图形根据用于使电源电压发生变动的测试图形，可以使用根据图2的流程而生成的控制图形。
步骤2
在步骤1的状态下，当电源电压发生变动时，DUT的电路状态也随其发生变化。将根据电源电压变化的电路状态的变化定时、与切换为控制图形的定时之间的时间差设定为先行量。通过以下的方法，可以检测电路状态的变化。
对来自DUT的输出数据的相位（输出定时）的变化量进行检测。来自DUT的输出数据的相位会随着电源电压的变动而发生变化。因此，如果对电源电压的变化前后各自的输出定时的时间差进行测定，则可以将该时间差作为先行量进行利用。
通过将锁存了输出数据的各个位的选通脉冲信号的定时，以规定的时间间隔进行扫描，并对选通脉冲信号的每个定时的被锁存的数据列是否与预期值一致进行判断，从而能够检测出输出定时。这可以利用搭载在测试装置上的一般功能来实现。
虽然仅仅一次的测定只能检测出特定的1定时中的逻辑状态，但是通过多次施加包含有电源变动的测试图形，并扫描选通脉冲信号的定时，就可以从逻辑状态的检测结果的变化中检测出输出定时的相位。
在测试装置中安装多选通脉冲功能时，可以利用多选通脉冲功能。多选通脉冲功能是一种对每个数据1循环产生多相的选通脉冲信号列，在各选通脉冲信号的定时，对数据进行锁存并判断逻辑状态的功能。当使用多选通脉冲功能时，其优点为不需要反复赋予相同的控制图形。
为了检测出温度和电源电压，DUT中有时会内装有环形振荡器等的振荡器。在这种情况下，可以用检测振荡器的频率变化的定时，来代替检测输出定时的变化。
根据这些方法中的任意一种方法，求出了切换成控制图形的定时、与直到电路状态发生变化为止的定时之间的差（延迟），仅该延迟就可以使得控制图形比测试图形先行，从而能够实现更正确的补偿。
优点3
由于在现有技术中使得电源输出的电源电压Vdd发生变化，因此还是受到电源和DUT之间的配线的阻抗的影响，只能在被限制的频率带区域内进行补偿。对此在本实施方式中，由于能够将补偿电路20的开关20b配置在DUT100的附近，所以能够充分地减少配线的阻抗影响，从而提高应答性。
优点4
在现有技术中，由于需要与应补偿的电源电压的变动量、分辨能力相对应的D/A转换器，所以从电路面积和电路设计的观点看是很不利的。对此在本实施方式中，通过间歇性地注入根据1位的脉冲列的补偿电流，从而对电源电压的变动进行补偿。该结构如果从其他观点看，则相对于高速切换的电流，与DUT100的电源端子102连接的电容器Cs能够作为低通滤波器发挥功能。将低通滤波器的截止频率和切换频率进行最优化，即使根据1位的补偿用的控制图形，也能够获得足够高的补偿量和分辨能力。并且，由于1位的脉冲列的生成只要利用测试装置本来具备的功能就足够了，因此具有设计容易、应重新追加的电路较少的优点。
（第二实施方式）
图4是表示第二实施方式的测试装置200a的补偿电路结构的电路图。由于除了补偿电路之外的结构相同，因此省略其说明。图4的补偿电路20c根据脉冲列，从而将来自主电源10的电源电流Idd的一部分，作为补偿电流Icmp而间歇性地引入到与DUT100不同的通路中。
图4的补偿电路被设置在主电源10的两极端子之间，并包括根据控制图形CNT而切换开或关的开关20c。
控制图形生成部（未图示）根据DUT100的动作状态，而使控制图形CNT的脉冲列的占空比发生变化。由于根据向I/O端子106提供的测试图形，来控制DUT100的动作状态，所以控制图形生成部22用于生成与测试图形相对应的脉冲列的控制图形CNT，并将其提供给开关20c。
在第二实施方式中，控制图形生成部（未图示）以如下的方式生成控制图形CNT。
控制图形生成部可使控制图形CNT的脉冲列的占空比发生变化，从而使流入到DUT100的电源端子102中的消费电流Idis、与补偿电路的开关20c所引入的补偿电流Icmp之间的和在时间上成为连续，换而言之，从而使从主电源10中流出的电源电流Idd成为连续。
以上是第二实施方式的补偿电路20c的结构。然后对其动作进行说明。图5（a）、（b）是表示图4的补偿电路20c中的补偿电流Icmp和消费电流Idis之间关系的时间图。
图5（a）表示以Idis+Icmp取得恒定值的方式来设定控制图形CNT的占空比。这种控制图形CNT也可以根据图2的流程图而生成。图5（a）的补偿电流Icmp的波形，表示间歇性的波形的包络线（平均值）。
根据图5（a）的控制，无论是DUT100的动作率发生变化还是消费电流Idis发生变化，由于消费电流Idis减少的部分会流入到开关20c一侧，因此从主电源10中流出的电源电流Idd被保持在恒定值。因而，主电源10可以不受其内部的阻抗、以及与DUT100之间的配线的阻抗的影响而生成恒定的电源电压Vdd。
在第二实施方式中，在开关20c中流动的补偿电流Icmp是对DUT100的动作没有贡献的无用电流。在图5（a）的时间图中，由于在DUT100的消费电流Idis较小的期间内，大量的补偿电流Icmp在流动，因此会产生测试系统整体的消费电流增大的问题。当该问题显著时，图5（b）所示的控制就很有效。
在图5（b）中，当流入到DUT100的电源端子102中的消费电流Idis，在时刻t1～t2的某个期间T内增加时，用以下的方式来控制补偿电流Icmp。
控制图形生成部可使控制图形的占空比发生变化，从而在消费电流Idis增加的定时t1之前，补偿电流Icmp会随着时间缓慢地增加。而且，控制图形生成部可使控制图形的占空比发生变化，从而在消费电流Idis减少的定时t2之后，补偿电流Icmp会随着时间缓慢地减少。
具体地说，补偿电流Icmp在期间T之前，从第一值I1到第二值I2为止将会随着时间缓慢地增加。在期间T之间，补偿电流Icmp采用比第二值I2更小的第三值I3。经过某个期间T之后，补偿电流Icmp从第二值I2到第四值I4为止将会随着时间缓慢地减少。
通过进行图5（b）的控制，与图5（a）相比能够降低补偿电流Icmp。降低的电流用虚线表示。在图5（b）的情况下，在Idis与Icmp之和、即电源电流Idd不是恒定值而发生山型的变化时，考虑到主电源10的频率带区域而使其变化速度变得缓慢，从而能够通过主电源10自身的反馈控制而抑制电源电压Vdd的变动。
以上是第二实施方式的补偿电路20c。接着，对第一、第二实施方式的变形例进行说明。
（第一变形例）
在第一、第二实施方式中，说明了使控制图形的脉冲列的占空比发生变化，从而抑制电源电压的变动的技术。与此相反，也可以使脉冲列的占空比发生变化，从而在提供给DUT100的电源端子102的电源电压Vdd上重叠噪音。如果将脉冲列的频率设定得比主电源10的反馈频带更高，则随之电源电压Vdd的变动被作为噪音成分而施加到DUT100上。在这种情况下，能够与测试图形同步而将噪音赋予电源电压，从而能够测定对于噪音的耐受性。
（第二变形例）
一般被搭载在测试装置200中的电源的性能，比搭载有DUT的装置的电源的性能更高。因此，在连接了测试装置的状态以及被搭载在装置中的状态下，设备不一定会发挥相同的性能。于是，在测试时，会具有想要对被搭载在装置中的电源性能进行仿真的情况。这时，在第一、第二实施方式中，控制图形生成部22通过使控制图形的脉冲列的占空比发生变化，从而可以使从电源端子102向主电源10一侧看上去的阻抗发生变化。在这种情况下，能够评价DUT在实际使用时的特性。
（第三变形例）
第一、第二实施方式涉及一种测试装置。第三实施方式涉及一种电路系统。
图6是表示第三实施方式的电路系统300的结构的电路图。电路系统300具备第一设备400、第二设备410、主电源10、补偿电路20。关于主电源10以及补偿电路20，与第一实施方式相同。
在第一设备400的I/O端子406上接收来自第二设备410的数据PD，内部的处理电路24执行某些信号处理。来自主电源10的电源电压Vdd被供给于第一设备400的电源端子402上，并将接地端子404接地。在电源端子402上连接有与图1相同的补偿电路20。
在第一设备400的内部，内装有控制图形生成部22，其从控制端子408输出控制图形CNT。根据第二设备410所输出的数据，来设定控制图形CNT。开关20b根据控制图形CNT的脉冲列，而将补偿电流Icmp从与主电源10不同的通路中间歇性地注入到第一设备400的电源端子402上。可以在控制图形生成部22中存储有包含脉冲列的控制图形CNT，所述脉冲列是根据每个数据的图形、或者根据每个与其对应的信号处理的内容而被调制的。
根据第三实施方式，即使在一般的电路系统中，也可以具有第一实施方式所说明的优点。然后对第三实施方式的变形例进行说明。
补偿电路20的一部分、例如开关20b可以被内装于第一设备400中。在这种情况下，由于不需要控制端子408，因此可以减少电路面积。
控制图形生成部22可以不被内装于第一设备400中，而被内装于第二设备410中。在这种情况下，由于第二设备410能够相对于数据图形而使控制图形先进行，因此能够进一步抑制电源电压的变动。
在图6的电路系统300及其变形例中，补偿电路20的结构可以与图4的相同。在这种情况下，即使在一般的电路系统中，也可以具有第二实施方式所说明的优点。
（第四变形例）
第四实施方式涉及一种评价电源性能的电源评价装置以及评价方法。
图7是模式化地表示半导体设备100a和电源10a的框图。半导体设备100a利用CMOS程序而构成，其包括如图所示的以多个变换器为首的门极元件。当变换器的P沟道MOSFET和N沟道MOSFET同时打开时，直通电流It（throughcurrent）将会流动。流动有直通电流的路径个数（密度）根据半导体设备100a的动作状态而发生变化。半导体设备100a的消费电流（以下也称为设备电流）Idis包括：直通电流、未图示的恒定电流成分以及漏泄电流。
电源10a的输出节点11被连接在半导体设备100a的电源端子102上。在输出节点11上，连接有用于使电源电压Vdd平滑化的电容器Cs。电容器Cs被设置在电源10a的内部以及/或者外部。
设备电流Idis是，从电容器Cs中流出的电流Ic与电源10a所输出的输出电流Idd之和。电源10a是线性调节器或开关调节器，并具有电源电压Vout变为恒定的反馈功能。也就是说，以追随设备电流Idis的变化的方式而对其输出电流Idd进行调节，从而将电源电压Vdd保持为恒定。
电源10a的反馈频带是有限的。因此当设备电流Idis迅速变化时，电源10a无法生成追随于该设备电流的输出电流Idd，而从电容器Cs中流出了输出电流Idd与设备电流Idis之间的差分。其结果会导致电源电压Vdd的变动。
在半导体设备100a中流动的直通电流It是，仅仅在极短的时间内进行流动的脉冲电流（冲击脉冲电流）。因此，当在多个通路中同时使直通电流It流动时，设备电流Idis以超过电源10a的反馈速度的速度而发生迅速变化，且电源电压Vdd会发生变动。
以上述考察为基础，来说明用于评价电源10a的技术。
图8是表示第四实施方式的电源评价装置结构的框图。电源评价装置500具备电流源502、测定器504、分析器506。图8表示将电源评价装置500组合在图1所示的测试装置200时的结构。
将电源评价装置500与评价对象的电源10a进行连接。虽然电源10a是为了向半导体设备100a提供电源电压Vdd而被利用的，但是在评价时不连接半导体设备。“不连接半导体设备的状态”不仅包括物理上未连接的状态，而且包括以配线连接，但也包括半导体设备为关闭且高阻抗的状态。评价对象的电源10a可以是设置在图1的测试装置200中的主电源10。或者也可以是半导体设备在实际使用时用于提供电源电压的其他电源。
电流源502从电源10a的输出节点11中引出脉冲电流Ip，或者将脉冲电流Ip供给于电源10a的输出节点11。图8表示引出时的情况。该脉冲电流Ip是相当于直通电流It的电流，所述直通电流It在电源10a应供给电源电压Vdd的半导体设备中进行流动。也就是说，脉冲电流Ip的脉冲宽度为，构成半导体设备的晶体管在实际动作时的开、关切换的过渡时间左右。从该观点看优选为，如图8的右边所示，电流源502由MOSFET所构成。可以将N沟道MOSFET和P沟道MOSFET进行两层叠加来构成电流源502。当由MOSFET构成电流源502时，根据构成半导体设备100a的MOSFET来决定其W/L（门极宽度/门极长度），从而可以再现半导体设备100a的直通电流It。另外，电流源502可以用其他形式的恒电流源等构成。
定时产生器14产生具有与脉冲电流Ip相对应的脉冲宽度的脉冲信号。驱动器16根据脉冲信号而打开电流源502，并产生脉冲电流Ip。
测定器504对于将脉冲电流Ip作用在电源10a后所产生的电源电压的时间波形Vdd(t)进行测定。
分析器506从电源电压的时间性变动波形Vdd（t）中，导出电源10a所输出、以及/或者吸入的输出电流IddIR的波形，并生成用于描述输出电流IddIR的波形的数据（以下称为脉冲应答波形数据DIR）。
根据电荷守恒定律，以下的算式成立，即、
Ic(t)=-Cs×dVdd(t)/dt...(1)。
并且，从节点11中的基尔霍夫定律，导出以下的关系，即、
Ip(t)=IddIR(t)+Ic(t)...(2)。
从算式（1）、（2）中获得以下的算式，即、
IddIR(t)=Ip(t)+Cs×dVdd(t)/dt...(3)。
当在脉冲电流Ip的脉冲宽度非常短的情况下，由此所得的输出电流IddIR(t)，可以视为脉冲应答。以下将输出电流IddIR(t)也称为脉冲应答波形。
分析器506接收电源电压Vdd(t)的波形数据，并能够根据算式（3）来生成脉冲应答波形数据DIR。但是分析器506的数据处理并不仅限于此，也可以从其他的途径生成脉冲应答波形数据DIR。
以上是电源评价装置500的结构。图9是表示图8的电源评价装置500的动作的时间图。图9的纵轴和横轴是为了容易理解而进行适当的扩大、缩小，并且所表示的各个波形也是为了容易理解而被简化的。
由电源评价装置500所取得的脉冲应答波形IddIR(t)，可表示评价对象的电源10a的应答性。即、如果输出阻抗是0的理想电源，则输出电流IddIR(t)与脉冲电流Ip(t)完全一致。相反，如果输出电流IddIR(t)越背离脉冲电流Ip(t)，则电源10a的应答性就越低。
于是，根据图8的电源评价装置500，可以评价电源10a的性能。
当利用由图8的电源评价装置500所得到的脉冲应答波形IddIR(t)时，可以预测出将任意的设备电流作用在电源10a上时的电源10a的输出电流波形Idd(t)。并且，可以从该输出电流波形Idd(t)预测出电源电压波形Vdd(t)。
关于这一点，在下文所述的第五、第六实施方式中进行详细说明。
（第五实施方式）
在第五实施方式中，对于在图1和图4的测试装置中适合生成控制图形数据CNT的技术进行说明。图10是表示第五实施方式的测试装置200b的结构的框图。
由于除了控制图形生成部22之外的结构与图1相同，所以省略其说明。
控制图形生成部22具备设备电流建模部602、脉冲应答波型数据提供部604、控制图形运算部606。
设备电流建模部602用于生成预测设备电流波形数据DPRE，所述预测设备电流波形数据DPRE表示在执行规定处理时预测到流动于DUT100中的设备电流IdisPRE(t)的波形。如参照图7进行说明，在DUT100中流动的设备电流Idis可以视为单位脉冲电流Ip（直通电流It）的重合（集合体）。因此，设备电流Idis可以用单位脉冲电流Ip的密度函数的形式进行模型化。可以认为，函数IdisPRE(t)是将设备电流Idis沿时间轴方向进行离散化的同时，以单位脉冲电流Ip对各个时刻的电流值进行正规化的函数。如果在某个时刻t1，设备电流Idis为零，则该时刻t1的密度函数IdisPRE(t1)是零。如果在时刻t2不是零，则IdisPRE(t2)也不是零。
直通电流It在DUT100内的门极元件进行切换的定时产生。DUT100中所产生的门极元件的切换事件依赖于DUT100的动作状态，该动作状态可以用供给于DUT100的图形数据PAT进行预测。因此，设备电流建模部602根据提供给DUT100的测试图形PAT、和DUT100的电路结构的信息DDEV，能够生成预测设备电流波形数据DPRE。
脉冲应答波形数据提供部604输出一种用于描述输出电流的脉冲应答波形Idd IR(t)的脉冲应答波形数据DIR，所述输出电流是指从主电源10中引出单位脉冲电流Ip时，对此进行应答而由主电源10输出、以及/或者吸入的输出电流。作为脉冲应答波形数据提供部604，可以适当地使用第四实施方式所说明的图8的电源评价装置500。或者可以不使用图8的电源评价装置500，而通过仿真等来生成脉冲应答波形数据DIR。
控制图形运算部606的第一运算部608通过对预测设备电流波形数据DPRE所表示的波形IdisPRE(t)和单位脉冲电流的波形Ip(t)进行卷积，从而预测出设备电流Idis(t)的波形。
Idis(t)=IdisPRE(t)*Ip(t)...(4)
[*]是表示卷积的算符。
另外，第二运算部610通过对波形IdisPRE(t)和脉冲应答波形IddIR(t)进行卷积，从而预测出主电源10的输出电流Idd(t)的波形。
Idd(t)=IdisPRE(t)*IddIR(t)...(5)
第三运算部612对于预测出的设备电流Idis(t)的波形、与预测出的主电源10的输出电流Idd(t)的波形之间的差分ΔI(t)的波形进行计算。编码器614根据差分ΔI(t)而生成控制图形CNT。编码器614也可以通过对差分ΔI(t)实施ΔΣ调制、脉冲宽度调制、脉冲密度调制中的任意一种，来生成控制图形CNT。
以上是控制图形生成部22的结构。差分ΔI(t)是设备电流Idis、与主电源10能够供给的电流Idd(t)之间的差分，并表示应由补偿电路20进行补偿的电流成分。因此，通过将差分ΔI(t)变换为脉冲状的控制图形，并提供给补偿电路20，从而可以产生适当的补偿电流Icmp，并可以抑制电源电压Vdd的变动。
在图10的测试装置200b中，虽然仅仅在流入到主电源10的输出节点11的方向上生成补偿电流Icmp，但是本发明并不仅限于此。也就是说，在开关20b的基础上，也可以在接地端子和主电源10的输出节点11之间设置开关20c。
如图9所示，当电源电压Vdd的波形发生单调地变化时，不需要补偿电路20c。但是在使脉冲电流Ip作用后的结果是，如图9的虚线所示的电源电压Vdd启动振铃的情况下，意味着主电源10的输出电流Idd的供给过剩。在这种情况下，通过设置开关20c而产生负的补偿电流Icmp，从而可以使电源电压Vdd更加稳定化。
另外，通过利用算式（4）、（5），而将补偿电流Icmp设为零，也就是说，可以对仅仅通过主电源10对半导体设备提供电源时的电源电压的波形进行仿真。这意味着在从任意的电源中引出任意的设备电流波形时，可以预测出电源电压是怎样变动的。
（第六实施方式）
第六实施方式涉及一种对任意的电源环境进行仿真的技术。图11是表示第六实施方式的带有仿真功能的电源装置700结构的框图。图11表示电源装置700被组合在测试装置中的方式，但是本发明并不仅限于此，其结构也可以和测试装置无关。
电源装置700使用主电源10以及补偿电路20，从而对任意的电源环境进行仿真。为了和主电源10区别，而将仿真对象的电源称为假想电源。
控制图形生成部22b的设备电流建模部702与图10的设备电流建模部602相同，均生成用于描述密度函数IdisPRE(t)的预测设备电流波形数据DPRE。
第一脉冲应答波形数据提供部704a以及第二脉冲应答波形数据提供部704b，与图10的脉冲应答波形数据提供部604相同。
第一脉冲应答波形数据提供部704a提供一种用于描述输出电流IddIR1(t)的波形的第一脉冲应答波形数据DIR1，所述输出电流IddIR1(t)是从主电源10中引出单位脉冲电流Ip时，对此进行应答而由主电源10输出的输出电流。
第二脉冲应答波形数据提供部704b提供一种用于描述输出电流IddIR2(t)的波形的第二脉冲应答波形数据DIR2，所述输出电流IddIR2(t)是从仿真对象的假想电源（未图示）中引出单位脉冲电流Ip时，对此进行应答而由假想电源输出的输出电流。第一脉冲应答波形数据提供部704a以及第二脉冲应答波形数据提供部704b，也可以是图8的电源评价装置500。
控制图形运算部706的第一运算部708通过对密度函数IdisPRE(t)和第一脉冲应答波形数据IddIR1(t)进行卷积，从而预测出主电源10的输出电流Idd1(t)的波形。
Idd1(t)=IdisPRE(t)*IddIR1(t)...（6）
第二运算部710通过对密度函数IdisPRE(t)和第二脉冲应答波形数据IddIR2(t)进行卷积，从而预测出假想电源的输出电流Idd2(t)的波形。
Idd2(t)=IdisPRE(t)*IddIR2(t)...（7）
第三运算部712对预测出的主电源10的输出电流Idd1(t)的波形、与预测出的假想电源的输出电流Idd2(t)的波形之间的差分ΔI(t)进行计算。
编码器714根据差分电流ΔI(t)，来生成控制图形CNT。
以上是电源装置700的结构。差分ΔI(t)是假想电源所提供的电流Idd2(t)、与主电源10实际可提供的电流Idd1(t)之间的差分。因此，通过由补偿电路20提供差分ΔI(t)而生成控制图形CNT，从而可以再现假想电源被连接在DUT100时的电源环境。
即使在图11的电源装置700中，也可以在主电源10的输出节点11和接地端子之间进一步设置开关20c，以便能够产生负的补偿电流Icmp。这种方式对于性能比主电源10更差的假想电源进行仿真时是必需的。
根据实施方式对本发明进行了说明，但实施方式只不过表示本发明的原理、应用，该实施方式在不脱离权利要求书所规定的本发明的思想范围内，可以有更多的变形例和配置的变更。
产业上的可利用性
本发明的某个实施方式可以用于电子电路技术。

Claims (9)

1.一种电源装置，其带有仿真功能，其特征在于，
所述电源装置具备：
主电源，其将电源电压提供给被测试设备的电源端子；
控制图形生成部，其生成包含脉冲列的控制图形；
补偿电路，其在所述被测试设备执行规定处理期间，根据所述控制图形，将补偿电流间歇性地注入到所述被测试设备的电源端子，以及/或者将来自所述主电源的电源电流的一部分作为补偿电流引入到与所述被测试设备不同的通路中，
所述控制图形生成部包括：
设备电流建模部，其生成预测设备电流波形数据，所述预测设备电流波形数据在所述被测试设备执行所述规定处理时，以单位脉冲电流的重合形式，对于被预测到流动在所述被测试设备中的设备电流的波形进行定义；
第一脉冲应答波形数据提供部，其用于提供第一脉冲应答波形数据，所述第一脉冲应答波形数据用于描述在从所述主电源引出所述单位脉冲电流时，对此进行应答而由所述主电源所输出、以及/或者吸入的输出电流的波形；
第二脉冲应答波形数据提供部，其用于提供第二脉冲应答波形数据，所述第二脉冲应答波形数据用于描述在从仿真对象的电源引出所述单位脉冲电流时，对此进行应答而由所述仿真对象的电源所输出、以及/或者吸入的输出电流的波形；
控制图形运算部，其对于所述预测设备电流波形数据所描述的波形和所述第一脉冲应答波形数据所描述的波形进行卷积，并且对所述预测设备电流波形数据所描述的波形和所述第二脉冲应答波形数据所描述的波形进行卷积，根据由两次卷积所得到的两个波形的差分波形，来生成所述控制图形。
2.根据权利要求1所述的电源装置，其特征在于，
所述第一、第二脉冲应答波形数据是分别通过以下步骤而预先取得的：
在所述被测试设备没有与电源连接的状态下，从所述电源的输出节点引出脉冲电流、或者将脉冲电流提供给所述电源的输出节点的步骤；
对于将所述脉冲电流作用在所述电源后所产生的所述电源电压的时间变动波形进行测定的步骤；
从测定出的所述电源电压的时间变动波形中，导出所述电源输出、以及/或者吸入的输出电流的波形的步骤。
3.一种仿真方法，其是电源环境的仿真方法，其特征在于，
所述仿真方法具有以下的步骤：
利用主电源而将电源电压提供给被测试设备的电源端子的步骤；
生成包含脉冲列的控制图形的步骤；
在所述被测试设备执行规定处理期间，利用与所述主电源分别设置的补偿电路，并根据所述控制图形，将补偿电流间歇性地注入到所述被测试设备的电源端子，以及/或者将补偿电流从所述电源端子引入到与所述被测试设备不同的通路中的步骤，
其中，生成所述控制图形的步骤包括以下的步骤：
提供预测设备电流波形数据的步骤，所述预测设备电流波形数据在所述被测试设备执行所述规定处理时，以单位脉冲电流的重合形式，对于被预测到流动在所述被测试设备中的设备电流的波形进行定义；
提供第一脉冲应答波形数据的步骤，所述第一脉冲应答波形数据用于描述在从所述主电源引出所述单位脉冲电流时，对此进行应答而由所述主电源输出、以及/或者吸入的输出电流的波形；
提供第二脉冲应答波形数据的步骤，所述第二脉冲应答波形数据用于描述在从仿真对象的电源引出所述单位脉冲电流时，对此进行应答而由所述仿真对象的电源所输出、以及/或者吸入的输出电流的波形；
根据由两次卷积所得到的两个波形的差分波形来生成所述控制图形的步骤，所述两次卷积为，对所述预测设备电流波形数据所描述的波形和所述第一脉冲应答波形数据所表述的波形进行卷积，并且对所述预测设备电流波形数据所描述的波形和所述第二脉冲应答波形数据所描述的波形进行卷积。
4.根据权利要求3所述的仿真方法，其特征在于，
所述第一、第二脉冲应答波形数据分别通过以下的步骤而预先获得：
在所述被测试设备没有与电源连接的状态下，从所述电源的输出节点引出脉冲电流、或者将脉冲电流提供给所述电源的输出节点的步骤；
对于将所述脉冲电流作用在所述电源后所产生的所述电源电压的时间变动波形进行测定的步骤；
从测定出的所述电源电压的时间变动波形中，导出所述电源所输出、以及/或者吸入的输出电流的波形的步骤。
5.一种测试方法，其是被测试设备的测试方法，其特征在于，
所述测试方法包括以下的步骤：
利用主电源而将电源电压提供给所述被测试设备的电源端子的步骤；
生成包含脉冲列的控制图形的步骤；
在所述被测试设备执行规定处理期间，利用与所述主电源分别设置的补偿电路，并根据所述控制图形，从而将补偿电流间歇性地注入到所述被测试设备的电源端子上，以及/或者将补偿电流从所述电源端子引入到与所述被测试设备不同的通路中的步骤，
其中，生成所述控制图形的步骤包括以下的步骤：
提供预测设备电流波形数据的步骤，所述预测设备电流波形数据在所述被测试设备执行所述规定处理时，以单位脉冲电流的重合形式，对于被预测到流动在所述被测试设备中的设备电流的波形进行定义；
提供脉冲应答波形数据的步骤，所述脉冲应答波形数据用于描述在从所述主电源引出所述单位脉冲电流时，对此进行应答而由所述主电源输出、以及/或者吸入的输出电流的波形；
根据由两次卷积所得到的两个波形的差分波形来生成所述控制图形的步骤，所述两次卷积为，对所述预测设备电流波形数据所描述的波形和所述单位脉冲电流的波形进行卷积，并且对所述预测设备电流波形数据所描述的波形和所述脉冲应答波形数据所描述的波形进行卷积。
6.根据权利要求5所述的测试方法，其特征在于，
所述预测设备电流波形数据是，根据提供给所述被测试设备的测试图形和所述被测试设备的电路结构信息而生成的。
7.根据权利要求5或6所述的测试方法，其特征在于，
所述脉冲应答波形数据是通过以下步骤而预先取得的：
在所述被测试设备没有与所述主电源连接的状态下，从所述主电源的输出节点引出脉冲电流、或者将脉冲电流提供给所述主电源的输出节点的步骤；
对于将所述脉冲电流作用在所述主电源后所产生的所述电源电压的时间变动波形进行测定的步骤；
从测定出的所述电源电压的时间变动波形中，导出所述主电源所输出、以及/或者吸入的输出电流的波形的步骤。
8.一种评价装置，其是将电源电压提供给半导体设备的电源端子的电源评价装置，其特征在于，具备：
电流源，其在所述半导体设备没有与所述电源连接的状态下，从所述电源的输出节点引出脉冲电流、或者将脉冲电流提供给所述电源的输出节点；
测定器，其对于使所述脉冲电流作用后所产生的所述电源电压的时间变动波形进行测定；
分析器，其从所述电源电压的时间变动波形中，导出所述电源所输出、以及/或者吸入的输出电流的波形。
9.一种评价方法，其是将电源电压提供给半导体设备的电源端子的电源评价方法，其特征在于，包括以下的步骤：
在所述半导体设备没有与所述电源连接的状态下，从所述电源的输出节点引出脉冲电流、或者将脉冲电流提供给所述电源的输出节点的步骤；
对于将所述脉冲电流作用在所述电源后所产生的所述电源电压的时间变动波形进行测定的步骤；
从测定出的所述电源电压的时间变动波形中，导出所述电源所输出、以及/或者吸入的输出电流的波形的步骤。
CN201310148363.5A 2008-09-10 2009-09-03 测试方法、电源装置、仿真方法 Active CN103295650B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2008/002509 WO2010029597A1 (ja) 2008-09-10 2008-09-10 試験装置および回路システム
JPPCT/JP2008/002509 2008-09-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801355535A Division CN102150054A (zh) 2008-09-10 2009-09-03 测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法

Publications (2)

Publication Number Publication Date
CN103295650A true CN103295650A (zh) 2013-09-11
CN103295650B CN103295650B (zh) 2016-06-15

Family

ID=42004868

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801355535A Pending CN102150054A (zh) 2008-09-10 2009-09-03 测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法
CN201310148363.5A Active CN103295650B (zh) 2008-09-10 2009-09-03 测试方法、电源装置、仿真方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801355535A Pending CN102150054A (zh) 2008-09-10 2009-09-03 测试装置、测试方法、电路系统、以及电源装置、电源评价装置、电源环境的仿真方法

Country Status (6)

Country Link
US (1) US8933716B2 (zh)
JP (1) JPWO2010029709A1 (zh)
KR (1) KR101231366B1 (zh)
CN (2) CN102150054A (zh)
TW (2) TWI485419B (zh)
WO (2) WO2010029597A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744310A (zh) * 2013-12-31 2014-04-23 中国人民解放军总装备部军械技术研究所 一种仿真电源装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146451A1 (ja) * 2007-05-28 2008-12-04 Advantest Corporation 半導体試験装置および試験方法
JP2012083208A (ja) * 2010-10-12 2012-04-26 Advantest Corp 試験装置
JP2013181831A (ja) * 2012-03-01 2013-09-12 Advantest Corp 試験装置
JP2014074622A (ja) * 2012-10-03 2014-04-24 Advantest Corp 試験装置および試験条件の取得方法
US9218011B2 (en) 2013-08-28 2015-12-22 Qualcomm Incorporated Corner-case emulation tool for thermal power testing
JP5713072B2 (ja) * 2013-09-26 2015-05-07 日本電気株式会社 測定装置、半導体装置およびインピーダンス調整方法
CN103698643A (zh) * 2013-12-25 2014-04-02 浙江图维电力科技有限公司 一种低压台区识别方法及台区识别仪
TWI575371B (zh) * 2015-12-10 2017-03-21 英業達股份有限公司 訊號檢測裝置及方法
JP6307532B2 (ja) 2016-01-28 2018-04-04 株式会社アドバンテスト 電源装置およびそれを用いた試験装置、電源電圧の供給方法
JP6683515B2 (ja) * 2016-03-23 2020-04-22 株式会社メガチップス 信号生成装置及びレギュレータの出力電圧の変動抑制方法
KR102288464B1 (ko) * 2017-06-08 2021-08-10 에스케이하이닉스 주식회사 반도체 테스트 시스템 및 테스트 방법
JP6986910B2 (ja) * 2017-09-12 2021-12-22 東京エレクトロン株式会社 電圧印加装置および出力電圧波形の形成方法
US10621494B2 (en) * 2017-11-08 2020-04-14 Samsung Electronics Co., Ltd. System and method for circuit simulation based on recurrent neural networks
TWI655583B (zh) * 2018-03-07 2019-04-01 和碩聯合科技股份有限公司 電源時序的模擬方法
CN108646635A (zh) * 2018-06-27 2018-10-12 广东好帮手环球科技有限公司 一种电源控制装置
KR102623677B1 (ko) 2018-12-11 2024-01-11 삼성전자주식회사 피엠아이씨(pmic) 모델링 시스템 및 이의 구동 방법
CN113228483B (zh) * 2019-03-13 2024-01-19 爱德万测试公司 电源、自动化测试设备、用于操作电源的方法、用于操作自动化测试设备的方法和使用电压变动补偿机制的计算机程序
US20200333403A1 (en) * 2019-04-20 2020-10-22 University Of Tennessee Research Foundation Power electronics based reconfigurable load tester
JP2023517889A (ja) 2020-03-10 2023-04-27 マサチューセッツ インスティテュート オブ テクノロジー ＮＰＭ１ｃ陽性がんの免疫療法のための組成物および方法
FR3111011A1 (fr) * 2020-06-02 2021-12-03 Idemia Starchip Testeur de circuits integres sur galette de silicium
US20220359035A1 (en) * 2021-05-10 2022-11-10 Nanya Technology Corporation Integrated circuit test apparatus
US11703905B1 (en) 2022-04-26 2023-07-18 Changxin Memory Technologies, Inc. Clock generation circuit, equidistant four-phase signal generation method, and memory
CN116994639A (zh) * 2022-04-26 2023-11-03 长鑫存储技术有限公司 测试电路、测试方法及存储器
CN116015074B (zh) * 2023-03-17 2023-06-06 深圳市大族半导体测试技术有限公司 一种高精度半导体测试电源多路输出控制方法及系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233559B2 (ja) * 1995-08-14 2001-11-26 シャープ株式会社 半導体集積回路のテスト方法および装置
US6457148B1 (en) 1998-02-09 2002-09-24 Advantest Corporation Apparatus for testing semiconductor device
JP2001004692A (ja) * 1999-01-01 2001-01-12 Advantest Corp 半導体試験装置
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
US6657455B2 (en) 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
US6339338B1 (en) 2000-01-18 2002-01-15 Formfactor, Inc. Apparatus for reducing power supply noise in an integrated circuit
US7333778B2 (en) * 2001-03-21 2008-02-19 Ericsson Inc. System and method for current-mode amplitude modulation
JP2003176788A (ja) * 2001-12-10 2003-06-27 Matsushita Electric Ind Co Ltd リニアコンプレッサの駆動装置
CN101101313A (zh) * 2002-01-30 2008-01-09 佛姆费克托公司 受测试集成电路的预测性自适应电源
JP2004228768A (ja) * 2003-01-21 2004-08-12 Toshiba Corp ゲート駆動回路
CN1320718C (zh) * 2004-06-22 2007-06-06 北京四方清能电气电子有限公司 串联型电能质量控制器
US20090224755A1 (en) * 2004-11-30 2009-09-10 Koninklijke Philips Electronics, N.V. Means and method for sensing a magnetic stray field in biosensors
WO2007049476A1 (ja) * 2005-10-27 2007-05-03 Advantest Corporation 試験装置、及び試験方法
JP2007205813A (ja) 2006-01-31 2007-08-16 Toshiba Corp 半導体試験装置用デバイス電源システムおよび電圧補正データ生成方法
KR101137535B1 (ko) 2006-05-26 2012-04-20 가부시키가이샤 어드밴티스트 시험 장치 및 시험 모듈
KR100736680B1 (ko) * 2006-08-10 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치의 캘리브레이션 방법
US7486096B2 (en) * 2006-10-31 2009-02-03 International Business Machines Corporation Method and apparatus for testing to determine minimum operating voltages in electronic devices
US7714587B2 (en) * 2007-06-29 2010-05-11 Caterpillar Inc. Systems and methods for detecting a faulty ground strap connection
JP2009071533A (ja) * 2007-09-12 2009-04-02 Advantest Corp 差動信号伝送装置および試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744310A (zh) * 2013-12-31 2014-04-23 中国人民解放军总装备部军械技术研究所 一种仿真电源装置
CN103744310B (zh) * 2013-12-31 2017-01-11 中国人民解放军总装备部军械技术研究所 一种仿真电源装置

Also Published As

Publication number Publication date
KR101231366B1 (ko) 2013-03-27
CN102150054A (zh) 2011-08-10
KR20110063534A (ko) 2011-06-10
CN103295650B (zh) 2016-06-15
TW201015098A (en) 2010-04-16
WO2010029597A1 (ja) 2010-03-18
WO2010029709A1 (ja) 2010-03-18
TWI485419B (zh) 2015-05-21
US20110181308A1 (en) 2011-07-28
US8933716B2 (en) 2015-01-13
TWI407131B (zh) 2013-09-01
TW201333509A (zh) 2013-08-16
JPWO2010029709A1 (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
CN103295650A (zh) 测试方法、电源装置、电源评价装置、仿真方法
US9746520B2 (en) Systems and methods mitigating temperature dependence of circuitry in electronic devices
TWI489121B (zh) 測試裝置
US20120086462A1 (en) Test apparatus
KR20120069561A (ko) 시험장치
US6433567B1 (en) CMOS integrated circuit and timing signal generator using same
US20110074497A1 (en) Power supply stabilizing circuit, electronic device and test apparatus
JP2013228406A (ja) 電源装置、試験方法、電源評価装置、電源の評価方法、電源環境のエミュレート方法
JP2012098156A (ja) 電源の評価方法、電源評価装置、電源の供給方法、それらを用いた試験装置、エミュレート機能付きの電源装置、電源環境のエミュレート方法
JP2952131B2 (ja) 半導体集積回路の試験装置
KR102505760B1 (ko) 이중 펄스 테스트를 이용한 전력반도체소자 특성 분석 장치 및 그 제어 방법
US6703854B2 (en) Burn-in apparatus having average voltage calculating circuit
JP2014215048A (ja) 電源装置およびそれを用いた試験装置
JP2012098124A (ja) 試験装置および試験方法
CN105988038A (zh) 芯片压降的测量装置及方法
JP2013196324A (ja) 電源装置、それを用いた試験装置、電源電圧の制御方法
JP2013088146A (ja) 試験装置
JP2014074621A (ja) 電源装置、それを用いた試験装置、電源電圧の制御方法
JP2012103104A (ja) 試験装置
JP2012103173A (ja) 試験装置
JP2012098183A (ja) 電源装置および試験装置
JP2001183432A (ja) タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法
JP2012122759A (ja) 試験装置
López et al. Model Level 0: Switching Behavior of Power MOSFETs
JP2012098180A (ja) 試験装置および電源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant