TWI655583B - 電源時序的模擬方法 - Google Patents

電源時序的模擬方法 Download PDF

Info

Publication number
TWI655583B
TWI655583B TW107107775A TW107107775A TWI655583B TW I655583 B TWI655583 B TW I655583B TW 107107775 A TW107107775 A TW 107107775A TW 107107775 A TW107107775 A TW 107107775A TW I655583 B TWI655583 B TW I655583B
Authority
TW
Taiwan
Prior art keywords
value
slow
delay time
power
power chip
Prior art date
Application number
TW107107775A
Other languages
English (en)
Other versions
TW201939276A (zh
Inventor
張家綺
Original Assignee
和碩聯合科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 和碩聯合科技股份有限公司 filed Critical 和碩聯合科技股份有限公司
Priority to TW107107775A priority Critical patent/TWI655583B/zh
Priority to CN201910006008.1A priority patent/CN110244807B/zh
Application granted granted Critical
Publication of TWI655583B publication Critical patent/TWI655583B/zh
Publication of TW201939276A publication Critical patent/TW201939276A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明提供一種電源時序的模擬方法。模擬方法包括：提供電源晶片，其中電源晶片對應於多個緩起動電容值具有多個電源時序結果；依據多個電源時序結果建立電源晶片的緩起動時間資訊以及延遲時間資訊；接收緩起動電容設定值以及輸出電壓設定值；以及依據緩起動時間資訊以及延遲時間資訊產生對應於緩起動電容設定值以及輸出電壓設定值而設定的電源晶片的經模擬電源時序表。

Description

電源時序的模擬方法
本發明是有關於一種時序的模擬方法，且特別是有關於電源晶片的一種電源時序的模擬方法。
一般而言，各家供應商所提供的電源晶片在規格上皆有差異，在時間延遲的控制上，可透過電源晶片上的腳位配置緩起動電容，並藉由緩起動電容的電容值來調整緩延遲時間。代工廠為避免原物料缺乏，往往都不會僅有一家廠商的零件，所以在導入多家供應商的電源晶片、電容等，代工廠需要進行電源時序（power sequence）的評估以試圖符合系統開機的電源時序標準。然而，各家供應商所提供的電源時序的計算方式不盡相同，因此在以相同的計算方式進行評估，不易真實呈現系統上多組供應商所提供的電源晶片、電容所產生的複雜組合的電源時序結果。
本發明提供一種電源時序的模擬方法，可以評估各種電源晶片、電容組合所產生的電源時序結果，縮短研發驗證的工時並且有效降低開發成本。
本發明的模擬方法包括：提供電源晶片，電源晶片對應於多個緩起動電容值具有多個電源時序結果；依據對應於多個該些緩起動電容值的多個電源時序結果建立電源晶片的緩起動時間資訊以及延遲時間資訊；接收緩起動電容設定值以及輸出電壓設定值；以及依據緩起動時間資訊以及延遲時間資訊產生對應於緩起動電容設定值以及輸出電壓設定值的電源晶片的經模擬電源時序表。
基於上述，本發明可依據電源晶片的緩起動時間資訊以及延遲時間資訊，產生對應於多數個緩起動電容設定值以及多數個輸出電壓設定值的電源晶片的經模擬電源時序表。藉以評估各種電源晶片、電容組合所產生的實際的電源時序結果，縮短研發驗證的工時並且有效降低開發成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請同時參考圖1及圖2，圖1是依據本發明一實施例所繪示的電源時序的模擬方法的方法流程圖。圖2是依據本發明一實施例所繪示的模擬裝置示意圖。在圖1與圖2的實施例中，電源晶片110在步驟S110被提供並且被設置於模擬裝置120上。在本實施例中，電源晶片110可以是泛指本領域技術人員所熟知的電源管理晶片或電壓轉換晶片。此外，在本實施例中，模擬裝置120可以是平板電腦、筆記型電腦與桌上型電腦等可接收來自於電源晶片110的緩起動時間值以及延遲時間的電子裝置，本發明並不以此為限。
在本實施例中，緩起動電容耦接至電源晶片110。電源晶片110藉由緩起動電容所提供的緩起動電容值Cssv來調整電源晶片110本身的電源時序結果PSR。舉例來說，具有緩起動電容值Cssv_1（未示出）的緩起動電容被耦接至電源晶片110。模擬裝置120可在電源晶片110被致能的期間，接收電源晶片110對應於緩起動電容值Cssv_1的電源時序結果PSR_1（未示出）。接下來，具有緩起動電容值Cssv_2（未示出）的緩起動電容被耦接至電源晶片110。模擬裝置120可在電源晶片110被致能的期間，接收電源晶片110對應於緩起動電容值Cssv_2的電源時序結果PSR_2（未示出），依此類推。模擬裝置120可接收電源晶片110對應於緩起動電容值Cssv的電源時序結果PSR。電源時序結果PSR可顯示出電源晶片110的輸出電壓對應於緩起動電容值Cssv的實際上電狀況。
在步驟S120中，模擬裝置120依據上述對應於緩起動電容值Cssv的電源時序結果PSR，來建立對應於緩起動電容值Cssv的緩起動時間資訊Tss_inf以及延遲時間資訊Td_inf。
在本實施例中，緩起動時間資訊Tss_inf可以是對應於電源晶片110的一種緩起動時間關係式。模擬裝置120在接收電源晶片110的電源時序結果PSR後，建立緩起動時間關係式如以下公式(1)，以計算出對應於緩起動電容值的緩起動時間模擬值。
………………….公式(1)
其中Tss_sim是緩起動時間模擬值，Cssv_set緩起動電容設定值，Iss是緩起動電流值，VFB是回饋電壓值。而K則是緩起動時間調整常數（可例如是1或1.1），用以修正公式(1)的可能產生的誤差。緩起動電流值（公式(1)的Iss）以及回饋電壓值（公式(1)的VFB）可取決於電源晶片110的類型（例如是型號）。在本實施例中，緩起動電流值可以是內建電流值。也就是說，在接收對應於電源晶片110的緩起動電流值、回饋電壓值以及對應於多個緩起動電容值的多個緩起動時間值後，模擬裝置120可依據電源晶片110的電氣特性、緩起動時間值以及多個緩起動電容值Cssv以建立對應於該電源晶片110的緩起動時間資訊Tss_inf（即為公式(1)）。如此一來，模擬裝置120可依據實測的電源時序結果PSR來產生緩起動時間資訊Tss_inf，接收緩起動電容設定值（公式(1)的Cssv_set）以及依據緩起動時間調整常數（公式(1)的K）的調整來計算出更為精確的緩起動時間模擬值（公式(1)的Tss_sim）。
在一些實施例中，緩起動電流值Iss可以是依據緩起動電容值Cssv而產生的電流值。在一些實施例中，回饋電壓值可以是電源晶片110的可預設電壓。本發明並不以緩起動電流值以及回饋電壓的接收方式為限。
關於延遲時間資訊Td_inf的建立，模擬裝置120同樣在步驟S120中可依據上述電源時序結果PSR來建立電源晶片110對應於緩起動電容值Cssv的延遲時間資訊Td_inf。
在本實施例中，延遲時間資訊Td_inf可以是對應於電源晶片110的一種延遲時間關係式。以本實施例來說，模擬裝置120在接收電源晶片110的電源時序結果PSR後，建立對應於電源晶片110的延遲時間資訊Td_inf如以下公式(2)與公式(3)。
……………...公式(2)
……………….公式(3)
其中Td1是第一子延遲時間模擬值，Cm是延遲時間調整常數，Td2是對應於電源晶片的第二子延遲時間值。此電源晶片110的電源時序結果PSR中，多個第一子延遲時間值實質上是別關連於對應的緩起動時間值，緩起動時間值與第一子延遲時間值實質上是具有延遲時間調整常數（公式(2)的Cm）的倍數關係。電源晶片110的第一子延遲時間值是關連於電源晶片110本身的電氣特性與緩起動電容值Cssv。因此，公式(2)意謂著電源晶片110的第一子延遲時間模擬值（公式(2)的Td1）是關連於緩起動時間模擬值（公式(2)的Tss_sim）。
在本實施例中，第二子延遲時間值Td2是電源晶片110在被致能後產生的實際延遲時間值與第一子延遲時間值的差值。第二子延遲時間值Td2是對應於電源晶片110本身的固定延遲時間值。本實施例的延遲時間模擬值（如公式(3)的Td_sim）實質上是第一子延遲時間模擬值（如公式(3)的Td1）與第二子延遲時間值（如公式(3)的Td2）的總合。也就是說，模擬裝置120可依據多數個第一子延遲時間模擬值、延遲時間調整常數以及第二子延遲時間值的運算結果以建立對應於電源晶片110的延遲時間資訊Td_inf。如此一來，模擬裝置120可依據實測的電源時序結果PSR並透過延遲時間資訊Td_inf來計算出更為精確的延遲時間模擬值Td。
在步驟S120的另一實施例中，延遲時間資訊Td_inf可以是對應於第二電源晶片（未示出）的另一種延遲時間關係式。其中第二電源晶片的型號或供應商與上述的電源晶片110的型號或供應商不同。以本實施例來說，模擬裝置120在接收第二電源晶片的電源時序結果PSR後，接收對應於第二電源晶片的緩起動偏移電壓值以及緩起動電流值。模擬裝置120可依據多數個緩起動電容值Cssv、緩起動偏移電壓值以及緩起動電流值的運算結果建立對應於該電源晶片的延遲時間資訊Td_inf如以下公式(4)。
……………...公式(4)
其中Vss_offset是對應於上述第二種電源晶片的緩起動偏移電壓值。
模擬裝置120可重覆執行步驟S110、S120以產生其他電源晶片的緩起動時間資訊Tss_inf以及該延遲時間資訊Td_inf。
在步驟S130中，模擬裝置120接收緩起動電容設定值Cssv_set以及輸出電壓設定值Vout_set。在步驟S140中，模擬裝置120在產生緩起動時間資訊Tss_inf以及該延遲時間資訊Td_inf之後，依據緩起動時間資訊Tss_inf以及該延遲時間資訊Td_inf產生對應於緩起動電容設定值Cssv_set以及該些輸出電壓設定值Vout_set的經模擬電源時序表。
具體來說明步驟S130、S140的實施方式，請參考圖3，圖3是依據本發明一實施例所繪示的模擬介面示意圖。在本實施例中，模擬介面300可包括電源晶片代碼IC_No的輸入欄位、輸出電壓設定值Vout_set的輸入欄位、緩起動電容設定值Cssv_set的輸入欄位、電源晶片名稱IC_c輸入欄位、緩起動時間模擬值Tss_sim的顯示欄位以及延遲時間模擬值Td_sim的顯示欄位。在圖3的實施例中，操作人員可將輸出電壓設定值Vout_set提供到在模擬介面300的輸出電壓設定值Vout_set的輸入欄位中，將緩起動電容值設定Cssv提供到緩起動電容設定值Cssv_set的輸入欄位中，以及將電源晶片名稱IC_c提供到電源晶片名稱IC_c的輸入欄位中。模擬介面300的緩起動時間模擬值Tss_sim的顯示欄位中的數值，係依據緩起動時間資訊Tss_inf計算出對應於電源晶片名稱IC_c的緩起動電容設定值Cssv_set的緩起動時間模擬值Tss_sim，如上述的公式(1)。模擬裝置120先將緩起動電容設定值Cssv_set與對應於電源晶片名稱IC_c的回饋電壓值進行乘法運算以產生運算結果，並對運算結果除以對應於該電源晶片的緩起動電流值，以計算出緩起動時間值Tss_sim。其中參考電壓值與緩起動電流值在本實施例中是對應於電源晶片名稱IC_c的內建常數值。因此在本實施例中，模擬介面300不會有參考電壓值與緩起動電流值的輸入欄位。
並且模擬介面300中延遲時間模擬值Td_sim的顯示欄位的數值，係依據對應於電源晶片的延遲時間資訊Td_inf計算出對應於電源晶片名稱IC_c的緩起動電容設定值Cssv_set的延遲時間模擬值Td_sim，如上述的公式(2)~(3)或公式(4)。以公式(2)與公式(3)為例，模擬裝置將緩起動時間值與延遲時間調整常數進行乘法運算後產生對應於電源晶片名稱IC_c的第一子延遲時間模擬值，接著將第一子延遲時間模擬值與對應於電源晶片的第二子延遲時間值進行加法運算以計算出延遲時間模擬值Td_sim。其中延遲時間調整常數、第一子延遲時間值與第二子延遲時間值的產生方式，在圖1以及圖2的實施例中已有清楚的敘述，恕不在此重述。以公式(4)為例，模擬裝置則將緩起動電容設定值Cssv_set與緩起動偏移電壓值進行乘法運算再除以對應於電源晶片的緩起動電流值以計算出延遲時間模擬值Td_sim。在本實施例中，模擬介面300表列了電源晶片代碼欄位IC_1~IC_4的電源晶片的緩起動時間模擬值Tss_sim的計算結果以及延遲時間模擬值Td_sim的計算結果。本發明並不以本實施例的電源晶片的表列數量為限。
在圖3的實施例中，模擬介面300還包括位移時間值Tsh欄位。操作人員更可以將位移時間值Tsh提供到位移時間值Tsh欄位，以對延遲時間模擬值Td_sim進行微調，藉以更進一步地進行延遲的模擬設定。
請參考圖4，圖4是依據圖3的實施例所繪示的經模擬電源時序表。圖4是依據延遲時間模擬值Td_sim以及上電時間模擬值Tup所產生對應於緩起動電容設定值Cssv_set以及輸出電壓設定值Vout的電源晶片電源時序表400。圖4的電源時序表400包括電源晶片代碼IC_No的顯示欄位、總延遲時間模擬值Tda的顯示欄位、上電時間模擬值Tup的顯示欄位、穩態時間設定值Tsd的顯示欄位以及輸出電壓設定值Vout_set的顯示欄位。
在經模擬電源時序表400中，總延遲時間模擬值Tda是延遲時間模擬值Td_sim與位移時間值Tsh的加法運算結果。上電時間模擬值Tup則是總延遲時間模擬值Tda與緩起動時間模擬值Tss_sim的加法運算結果。如果沒有位移時間值Tsh，則總延遲時間模擬值Tda等於延遲時間模擬值Td_sim。穩態時間設定值Tsd欄位的時間可以是預設的固定值，用以決定電源時序的觀察時間長度。如此一來，電源時序表400可被用以評估多種電源晶片與電容組合所產生真實且準確的經模擬電源時序結果，縮短研發驗證的工時並且有效降低開發成本。
請參考圖5，圖5是依據圖4的實施例所繪示的經模擬電源時序圖。在圖5的實施例中，經模擬電源時序圖500顯示了對應於電源晶片代碼IC_No的顯示欄位的電源晶片在被致能情況下的經模擬電源時序結果。以對應於電源晶片代碼欄位IC_1的電源晶片的經模擬電源時序結果為例，在經模擬電源時序圖500中，對應於電源晶片代碼欄位IC_1的電源晶片在被致能後的時間到達總延遲時間模擬值Tda（如0.222毫秒）時開始提高輸出電壓。接下來，電源晶片在上電時間模擬值Tup（如0.96毫秒）到達輸出電壓設定值Vout_set（如3.3V），依此類推。
綜上所述，本發明可依據電源晶片的緩起動時間資訊以及延遲時間資訊，產生對應於多數個緩起動電容值以及多數個輸出電壓值而設定的電源晶片的電源時序表。各種電源晶片、電容組合所產生真實且準確的經模擬電源時序結果的評估可透過電源時序表中的緩起動時間資訊以及延遲時間資訊來完成，從而縮短研發驗證的工時並且有效降低開發成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110、S120、S130、S140‧‧‧步驟
110‧‧‧電源晶片
120‧‧‧模擬裝置
300‧‧‧模擬介面
400‧‧‧經模擬電源時序表
500‧‧‧經模擬電源時序圖
Cssv‧‧‧緩起動電容值
PSR‧‧‧電源時序結果
Tss_inf‧‧‧緩起動時間資訊
Td_inf‧‧‧延遲時間資訊
Cssv_set‧‧‧緩起動電容設定值
Vout_set‧‧‧輸出電壓值
IC_No‧‧‧電源晶片代碼
IC_c‧‧‧電源晶片名稱
Tss_sim‧‧‧緩起動時間模擬值
Td_sim‧‧‧延遲時間模擬值
Tsh‧‧‧位移時間值
Tup‧‧‧上電時間模擬值
Tda‧‧‧總延遲時間模擬值
圖1是依據本發明一實施例所繪示的電源時序的模擬方法的方法流程圖。 圖2是依據本發明一實施例所繪示的模擬裝置示意圖。 圖3是依據本發明一實施例所繪示的模擬介面示意圖。 圖4是依據圖3的實施例所繪示的經模擬電源時序表。 圖5是依據圖4的實施例所繪示的經模擬電源時序圖。

Claims (10)

  1. 一種電源時序的模擬方法，包括：提供一電源晶片，該電源晶片對應於多個緩起動電容值具有多個電源時序結果；接收對應於該電源晶片的一緩起動電流值及一回饋電壓值、該電源晶片對應於該些緩起動電容值的多個緩起動時間值；以及依據該些電源時序結果的該些緩起動時間值、對應於該電源晶片的該緩起動電流值、該回饋電壓值以及該些緩起動電容值以建立對應於該電源晶片的一緩起動時間資訊以及一延遲時間資訊；接收一緩起動電容設定值以及一輸出電壓設定值；以及依據該緩起動時間資訊以及該延遲時間資訊產生對應於該緩起動電容設定值以及該輸出電壓設定值的一經模擬電源時序表。
  2. 如申請專利範圍第1項所述的模擬方法，其中依據對應於該些緩起動電容值的該些電源時序結果建立該緩起動時間資訊以及該延遲時間資訊的步驟更包括：依據該些電源時序結果接收多個第一子延遲時間值、對應於該電源晶片的一延遲時間調整常數以及一第二子延遲時間值；以及依據該些第一子延遲時間值、該延遲時間調整常數以及該第二子延遲時間值的運算結果建立對應於該電源晶片的該延遲時間資訊，其中該些緩起動時間值與該些第一子延遲時間值具有該延遲時間調整常數的倍數關係。
  3. 如申請專利範圍第2項所述的模擬方法，其中該第二子延遲時間值是對應於該電源晶片的一固定延遲時間值。
  4. 如申請專利範圍第1項所述的模擬方法，其中依據對應於多個該些緩起動電容值的該些電源時序結果建立該緩起動時間資訊以及該延遲時間資訊的步驟更包括：接收對應於該電源晶片的一緩起動偏移電壓值以及一緩起動電流值；以及依據該些緩起動電容值、該緩起動偏移電壓值以及該緩起動電流值的運算結果建立對應於該電源晶片的該延遲時間資訊。
  5. 如申請專利範圍第1項所述的模擬方法，其中依據該緩起動時間資訊以及該延遲時間資訊產生對應於該緩起動電容設定值以及該輸出電壓設定值的該經模擬電源時序表的步驟包括：依據該緩起動時間資訊計算該電源晶片對應於該緩起動電容設定值的一緩起動時間模擬值；依據該延遲時間資訊計算該電源晶片對應於該緩起動電容設定值的一延遲時間模擬值；對該緩起動時間模擬值以及該延遲時間模擬值進行加法運算以產生一上電時間模擬值；以及依據該延遲時間模擬值以及該上電時間模擬值產生該電源晶片對應於該緩起動電容設定值以及該輸出電壓設定值的該經模擬電源時序表。
  6. 如申請專利範圍第5項所述的模擬方法，其中依據該緩起動時間資訊計算該電源晶片對應於該緩起動電容設定值的該第一緩起動時間值的步驟包括：將該緩起動電容設定值與對應於該電源晶片的一回饋電壓值以及一緩起動時間調整常數進行乘法運算以產生一運算結果，並對該運算結果除以對應於該電源晶片的一緩起動電流值以運算出該緩起動時間模擬值，其中該緩起動時間調整常數在依據對應於該些緩起動電容值的該些電源時序結果建立該緩起動時間資訊以及該延遲時間資訊的步驟中取得。
  7. 如申請專利範圍第6項所述的模擬方法，其中依據該延遲時間資訊計算該電源晶片對應於該第一緩起動電容值的該第一延遲時間值的步驟包括：將該緩起動時間模擬值與對應於該電源晶片的一延遲時間調整常數進行乘法運算以產生一第一子延遲時間模擬值，並對該第一子延遲時間值與對應於該電源晶片的一第二子延遲時間值進行加法運算以運算出該延遲時間模擬值，其中該第二子延遲時間值是對應於該電源晶片的一固定延遲時間值，其中該延遲時間調整常數在依據對應於該些緩起動電容值的該些電源時序結果建立該緩起動時間資訊以及該延遲時間資訊的步驟中取得。
  8. 如申請專利範圍第7項所述的模擬方法，其中依據該延遲時間資訊計算該電源晶片對應於該第一緩起動電容值的設置的該第一延遲時間值的步驟包括：將該緩起動電容設定值與對應於該電源晶片的一緩起動偏移電壓值進行乘法運算以產生一運算結果，並對該運算結果除以對應於該電源晶片的一緩起動電流值以運算出該延遲時間模擬值。
  9. 如申請專利範圍第1項所述的模擬方法，更包括：依據該經模擬電源時序表繪製該電源晶片的一經模擬電源時序圖。
  10. 一種電源時序的模擬方法，包括：提供一電源晶片，該電源晶片對應於多個緩起動電容值具有多個電源時序結果；依據對應於該些緩起動電容值的該些電源時序結果建立該電源晶片的一緩起動時間資訊以及一延遲時間資訊；接收一緩起動電容設定值以及一輸出電壓設定值；依據該緩起動時間資訊計算該電源晶片對應於該緩起動電容設定值的一緩起動時間模擬值；依據該延遲時間資訊計算該電源晶片對應於該緩起動電容設定值的一延遲時間模擬值；對該緩起動時間模擬值以及該延遲時間模擬值進行加法運算以產生一上電時間模擬值；以及依據該延遲時間模擬值以及該上電時間模擬值產生該電源晶片對應於該緩起動電容設定值以及該輸出電壓設定值的該經模擬電源時序表。
TW107107775A 2018-03-07 2018-03-07 電源時序的模擬方法 TWI655583B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107107775A TWI655583B (zh) 2018-03-07 2018-03-07 電源時序的模擬方法
CN201910006008.1A CN110244807B (zh) 2018-03-07 2019-01-04 电源时序的模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107107775A TWI655583B (zh) 2018-03-07 2018-03-07 電源時序的模擬方法

Publications (2)

Publication Number Publication Date
TWI655583B true TWI655583B (zh) 2019-04-01
TW201939276A TW201939276A (zh) 2019-10-01

Family

ID=66996034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107775A TWI655583B (zh) 2018-03-07 2018-03-07 電源時序的模擬方法

Country Status (2)

Country Link
CN (1) CN110244807B (zh)
TW (1) TWI655583B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223093B (en) * 2001-04-04 2004-11-01 Intel Corp A method and system an algorithm for finding vectors to stimulate all paths and arcs through an LVS gate
US20100117697A1 (en) * 2008-11-11 2010-05-13 Renesas Technology Corp. Semiconductor integrated circuit and control method for clock signal synchronization
US20110270599A1 (en) * 2010-04-29 2011-11-03 Park Heat-Bit Method for testing integrated circuit and semiconductor memory device
TW201333509A (zh) * 2008-09-10 2013-08-16 Advantest Corp 測試裝置、測試方法以及電源環境的模擬方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI274266B (en) * 2005-05-26 2007-02-21 Faraday Tech Corp Verilog HDL simulation model for retain time
CN102487274A (zh) * 2010-12-04 2012-06-06 鸿富锦精密工业（深圳）有限公司 延时电路及具有该延时电路的时序控制器
DE102014214923A1 (de) * 2014-07-30 2016-02-25 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Ermittlung eines Schätzwertes für eine Rauschleistung
CN105824680A (zh) * 2015-01-07 2016-08-03 展讯通信（上海）有限公司 一种存储器编译器时序仿真方法
CN106682374A (zh) * 2017-03-17 2017-05-17 北京润科通用技术有限公司 一种工作时序的模拟仿真方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223093B (en) * 2001-04-04 2004-11-01 Intel Corp A method and system an algorithm for finding vectors to stimulate all paths and arcs through an LVS gate
TW201333509A (zh) * 2008-09-10 2013-08-16 Advantest Corp 測試裝置、測試方法以及電源環境的模擬方法
US20100117697A1 (en) * 2008-11-11 2010-05-13 Renesas Technology Corp. Semiconductor integrated circuit and control method for clock signal synchronization
US20110270599A1 (en) * 2010-04-29 2011-11-03 Park Heat-Bit Method for testing integrated circuit and semiconductor memory device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邱俊霖，"可調式頻率的晶片內網路架構時序模擬"，國立清華大學電機工程學系碩士論文，2015/7/16 *

Also Published As

Publication number Publication date
TW201939276A (zh) 2019-10-01
CN110244807A (zh) 2019-09-17
CN110244807B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
US7661079B2 (en) Designing and operating of semiconductor integrated circuit by taking into account process variation
US20120197617A1 (en) Co-Simulation with Peer Negotiated Time Steps
US20210390238A1 (en) Simulation and analysis of circuit designs
US20220292242A1 (en) Methods for automated hardware system synthesis
CN112362971A (zh) 电源模块等效电阻测试方法、装置、设备及存储介质
TWI655583B (zh) 電源時序的模擬方法
KR102271469B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
CN110456628A (zh) 自动校准显示屏时间的方法、装置、显示屏和用电设备
US8299777B2 (en) Calculating a parasitic capacitance of an oscillator circuit
US20080004826A1 (en) Mechanism for determining an accelerated test specification for device elements
JP7409220B2 (ja) 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置
KR20140030803A (ko) 칩 정보 획득 장치 및 방법
Ortega-Torres et al. A nonlinear macromodel for current-feedback operational amplifiers
CN103309394B (zh) 用于提高功率补偿精度的方法和设备
US9460250B1 (en) System, method, and computer program product for input/output buffer modeling
CN108959542A (zh) 一种新型自定义网页生成方法及装置
US20130198709A1 (en) Verification Test Set and Test Bench Map Maintenance
Mendes Coupled evolution of model-driven spreadsheets
JP2013190937A (ja) 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法
JP2013200594A (ja) 故障率算出装置及び故障率算出用プログラム
JP2015146701A (ja) インバータ試験システム
TW201839639A (zh) 電子系統層級的電池放電模擬
CN109728360B (zh) 电池模块的监控方法及电子装置
JP2017138911A (ja) シミュレーション装置
Ivannikov et al. Methods of slew rate verification of operational amplifier macro model