WO2007049476A1

WO2007049476A1 - 試験装置、及び試験方法

Info

Publication number: WO2007049476A1
Application number: PCT/JP2006/320552
Authority: WO
Inventors: Masakatsu Suda
Original assignee: Advantest Corporation
Priority date: 2005-10-27
Filing date: 2006-10-16
Publication date: 2007-05-03
Also published as: JP4939429B2; JPWO2007049476A1; KR100977415B1; US20090287431A1; US7979218B2; DE112006003066T5; KR20080055900A

Abstract

　被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべく、消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

Description

明細書

試験装置、及び試験方法

技術分野

[0001] 本発明は、半導体回路等の被試験デバイスを試験する試験装置、及び試験方法に関する。特に本発明は、被試験デバイスに供給する電源電力の変動を補償する試験装置及び試験方法に関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。

特願 2005— 313335 出願日 2005年 10月 27日

背景技術

[0002] 半導体回路等の被試験デバイスを試験する場合、被試験デバイスを駆動するための電源電力を供給する。例えば、試験装置が備える電源装置は、電源配線を介して被試験デバイスに電源電力を供給する。

[0003] しかし、 CMOS回路等の被試験デバイスにおヽては、被試験デバイスが有する素子の動作率が変動することにより、消費電流が変動する。この場合、電源装置と被試験デバイスとを接続する電源配線のインピーダンス、被試験デバイス内部の電源配線のインピーダンス、又は電源装置の出力インピーダンスにより、消費電流の変動に伴い、被試験デバイスの回路に供給される電源電圧の電圧降下量が変動する。

[0004] 係る電源電圧の変動が生じた場合、被試験デバイスの試験を精度よく行うことができない。このような問題に対し、従来の試験装置は、電源電圧の変動を検出して電源装置にフィードバックし、当該変動を補償する電源電圧を生成している。現在、関連する特許文献等は認識して、な、ので、その記載を省略する。

発明の開示

発明が解決しょうとする課題

[0005] しかし、上述した試験装置は、電源電圧を生成する電源装置に、電源電圧の変動をフィードバックしてヽるので、電源配線及びフィードバック経路等の抵抗成分及び容量成分等による時定数の大きさにより、電源電圧の変動に高速に追従して補償することができない。例えば、上述した試験装置におけるフィードバックの速度は、数十 KHz以下である。

[0006] これに対し、試験パターンに依存して変動する被試験デバイスの電源電圧の変動は、数十 MHz以上であり、上述した試験装置では、このように高速に遷移する電源電圧の変動に追従することが困難である。

[0007] このため本発明の一つの側面においては、上述した課題を解決することのできる試験装置、及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

課題を解決するための手段

[0008] 上記課題を解決するために、本発明の第 1の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべぐ消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

[0009] パターン発生部は、被試験デバイスの実試験時に入力するべき複数の試験パターンを被試験デバイスに順次入力し、設定部は、それぞれの試験パターン毎に、電源電圧の変動量を検出し、検出した電源電圧の変動量のうちの最大値に基づいて、負荷変動補償回路における電流範囲を設定してよい。

[0010] パターン発生部は、電源電圧の変動量を最大とするべく予め定められた試験バタ一ンを被試験デバイスに入力し、設定部は、当該試験パターンが被試験デバイスに入力された場合における、電源電圧の変動を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定してよい。 [0011] パターン発生部は、被試験デバイスの実試験前に、試験パターンを被試験デバィスに入力し、設定部は、被試験デバイスの実試験前に、負荷変動補償回路における電流範囲を設定してよい。

[0012] パターン発生部は、被試験デバイスの実試験後に、判定部の判定結果における被試験デバイスの不良率が所定の基準値より高い場合に、電源電圧の変動を測定するべぐ試験パターンを被試験デバイスに入力し、設定部は、当該試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量に基づいて、負荷変動補償回路における電流範囲を設定してよい。

[0013] パターン発生部は、試験パターンを被試験デバイスに繰り返し入力し、設定部は、ノターン発生部が試験パターンを被試験デバイスに入力する毎に、負荷変動補償回路における電流範囲を変更し、負荷変動補償回路に、それぞれの電流範囲に応じた補償電流を生成させる負荷制御部と、電流範囲毎に、電源電圧の変動を計測する計測部とを有し、負荷制御部は、計測部が計測した電源電圧の変動量が最小となる電流範囲を、被試験デバイスの実試験時に負荷変動補償回路に設定してよい。

[0014] 計測部は、被試験デバイスに入力される試験パターン毎、又は試験パターンのアドレスブロック毎に、被試験デバイスの電源電圧波形を測定し、測定したそれぞれの電源電圧波形に基づいて、電源電圧の最大値と最小値とを比較することにより、電源電圧の変動量を試験パターン毎に検出してよい。

[0015] 負荷変動補償回路は、被試験デバイスに供給される電源電圧の単位変動量に対して所定の第 1変動量で遅延量が変動し、与えられるクロック信号を遅延させる第 1 遅延回路部と、被試験デバイスに供給される電源電圧の単位変動量に対して、第 1 変動量より大きい第 2変動量で遅延量が変動し、与えられるクロック信号を遅延させる、第 1遅延回路部と並列に設けられた第 2遅延回路部と、被試験デバイスと並列に設けられ、電源配線の少なくとも一部を被試験デバイスと共通にする負荷回路と、第 1遅延回路部が出力するクロック信号と、第 2遅延回路部が出力するクロック信号との位相差を検出し、当該位相差に基づいて負荷回路が消費する消費電流量を、設定部が設定する電流範囲において、階調数で調整する位相検出部とを有してよい。

[0016] 設定部は、電源電圧を計測する計測部を有し、計測部は、被試験デバイスに供給される電源電圧に応じた周波数のクロック信号を出力する発振器と、クロック信号の周波数を測定する周波数測定部と、周波数測定部が測定した周波数に基づいて、電源電圧を算出する電圧算出部とを有してよい。

[0017] 本発明の第 2の形態においては、内部回路が消費する消費電流の変動により生じる内部回路に印加される電源電圧の変動を補償するべぐ消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験装置であって、被試験デバイスに試験パターンを入力するパターン発生部と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定部と、被試験デバイスに電源電力を供給する電源装置と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定部とを備える試験装置を提供する。

[0018] 本発明の第 3の形態においては、被試験デバイスを試験する試験方法であって、被試験デバイスに試験パターンを入力するパターン発生段階と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定段階と、被試験デバィスに電源電力を供給する電源段階と、被試験デバイスが消費する消費電流の変動により生じる被試験デバイスに印加される電源電圧の変動を補償するべぐ消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償段階と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償段階における電流範囲を設定する設定段階とを有する試験方法を提供する。

[0019] 本発明の第 4の形態においては、内部回路が消費する消費電流の変動により生じる内部回路に印加される電源電圧の変動を補償するべぐ消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験方法であって、被試験デバイスに試験パターンを入力するパターン発生段階と、被試験デバイスの出力信号に基づいて、被試験デバイスの良否を判定する判定段階と、被試験デバイスに電源電力を供給する電源段階と、試験パターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路における電流範囲を設定する設定段階とを備える試験方法を提供する。

[0020] なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこれらの特徴群のサブコンビネーションもまた、発明となりうる。

図面の簡単な説明

[0021] [図 1]本発明の実施形態に係る試験装置 100の構成の一例を示す図である。

[図 2]被試験デバイス 200の電源電圧波形の一例を示す図である。

[図 3]電源電圧変動の補償の一例を説明する図である。図 3 (a)は、従来の試験装置における電源電圧変動の補償を示し、図 3 (b)は、図 1に示した試験装置 100における電源電圧変動の補償の一例を示す。

[図 4]試験装置 100の動作の一例を示すフローチャートである。

[図 5]試験装置 100の動作の他の例を示すフローチャートである。

[図 6]試験装置 100の構成の他の例を示す図である。

[図 7]負荷変動補償回路 40の構成の一例を示す図である。

[図 8]第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における、電源電圧と遅延量との関係の一例を示す図である。

[図 9]負荷変動補償回路 40の構成の他の例を示す図である。

[図 10]図 9において説明した負荷変動補償回路 40の動作の一例を説明するタイミングチャートである。

[図 11]第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における各段の遅延素子が出力するクロック信号の遅延時間を示す図である。

[図 12]負荷器 54の構成の一例を示す図である。

[図 13]計測部 30の構成の一例を示す図である。

符号の説明

[0022] 10 · · 'パターン発生部、 12· · '波形成形部、 14· · 'タイミング発生部、 16 · · '判定部 , 18 · · '電源装置、 20· · '設定部、 24· · '負荷制御部、 25 · · 'インピーダンス成分、 26 · · '分岐電源配線、 29 · · ·主電源配線、 30· · '計測部、 31 · · '電源配線、 32· · · フィルタ部、 34· · '発振器、 36 · · '周波数測定部、 38 · · '電圧算出部、 40· · '負荷変動補償回路、 42· · ·遅延回路部、 44· · ·位相検出部、 46 · · ·負荷回路、 48 · · ·第 1 遅延素子、 50· · '第 2遅延素子、 52· · '位相比較器、 54· · '負荷器、 57· · '位相差生成部、 59 · · ·可変遅延回路、 100· · ·試験装置、 108、 110· "トランジスタ、 198 · • ·ロジック回路、 200· · '被試験デバイス

発明を実施するための最良の形態

[0023] 以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範隨こかかる発明を限定するものではなぐまた実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

[0024] 図 1は、本発明の実施形態に係る試験装置 100の構成の一例を示す図である。試験装置 100は、半導体回路等の被試験デバイス 200を試験する装置であって、バターン発生部 10、波形成形部 12、タイミング発生部 14、判定部 16、電源装置 18、設定部 20、及び負荷変動補償回路 40を備える。

[0025] パターン発生部 10は、被試験デバイス 200を試験する試験パターンを生成し、波形成形部 12を介して被試験デバイス 200に入力する。例えば、パターン発生部 10 は、使用者等により予め与えられる試験プログラムに基づいて、複数の試験パターンを被試験デバイス 200の実試験時に順次生成する。試験パターンは、例えばデジタルデータにより表されるパターンである。被試験デバイス 200の実試験とは、例えば所定の試験パターンを被試験デバイスに入力した場合に被試験デバイスが出力する信号と、期待値信号とを比較することにより、被試験デバイス 200の機能が正常であるかを試験する機能試験、被試験デバイス 200の動作速度を試験する実時間試験等を指す。

[0026] 波形成形部 12は、パターン発生部 10から与えられる試験パターンに基づいて、被試験デバイス 200に入力する信号を成形する。例えば、波形成形部 12は、タイミング発生部 14力も与えられるタイミングクロックに応じて、試験パターンのデジタルデータに応じた電圧値を示す信号を成形する。

[0027] 判定部 16は、被試験デバイス 200の出力信号に基づいて、被試験デバイス 200の良否を判定する。例えば、判定部 16は、パターン発生部 10から与えられる期待値信号と、被試験デバイス 200の出力信号とを比較することにより、被試験デバイス 200 の良否を判定する。また、判定部 16は、タイミング発生部 14から与えられるタイミングクロックに応じて、当該比較を行ってよい。

[0028] 電源装置 18は、被試験デバイス 200を駆動する電源電力を、被試験デバイス 200 に供給する。負荷変動補償回路 40は、被試験デバイス 200の消費電流の変動により生じる、被試験デバイス 200に印加される電源電圧の変動を補償する。例えば、負荷変動補償回路 40は、電源装置 18と被試験デバイス 200とを接続する電源配線から分岐して接続され、当該電源配線から補償電流を引き込む。つまり、負荷変動補償回路 40が、被試験デバイス 200の消費電流の変動に応じた補償電流を消費することにより、電源配線を伝送する電源電流を略一定とし、電源配線における電源電圧の電圧降下を略一定とすることができる。

[0029] このような構成により、被試験デバイス 200の実試験時における消費電流の変動を補償し、且つ被試験デバイス 200に印加される電源電圧の変動を補償することができる。負荷変動補償回路 40は、被試験デバイス 200の電源入力端子の近傍において、電源配線カゝら分岐して接続されることが好ましい。被試験デバイス 200の近傍に負荷変動補償回路 40を設けることにより、電源電圧の変動に高速に追従することができる。

[0030] また、負荷変動補償回路 40は、予め定められた階調数で補償電流を生成し、被試験デバイス 200に供給される電源電圧の変動を補償する。当該階調数は、例えば負荷変動補償回路 40の回路構成により定まる。

[0031] しかし、電源電圧の変動量は、入力される試験パターン、デバイスの特性等により一定とはならない。このため、負荷変動補償回路 40が生成する補償電流の階調数、設定分解能、可変範囲が一定であると、電源電圧の変動量によっては、高精度に補償することができない場合がある。これに対し、本例における試験装置 100は、試験ノターンが被試験デバイスに入力された場合における、電源電圧の変動量を検出し、検出した変動量に基づいて、負荷変動補償回路 40における補償電流の分解能及び可変量 (電流範囲）を設定する設定部 20を有する。

[0032] 設定部 20は、負荷変動補償回路 40における当該電流範囲、及び電流補償の分解能を設定する。ここで、負荷変動補償回路 40における電流補償の階調数は一定であるので、設定部 20は、当該電流範囲又は当該分解能のいずれかを定めることにより、当該電流範囲及び当該分解能の双方を設定してよい。また、設定部 20は、被試験デバイス 200に供給される電源電圧の変動の最大値に基づ、て、当該電流範囲及び当該分解能を定める。例えば、当該電流範囲の最大値の補償電流を生成した場合に補償される電源電圧の変動量と、電源電圧の変動の最大値とが略同一となるように定めることにより、一定の階調数が定められた負荷変動補償回路 40に、より精度よく補償電流を生成させ、電源電圧の変動を補償させることができる。

[0033] 設定部 20は、計測部 30、及び負荷制御部 24を有する。計測部 30は、当該試験パターンが被試験デバイス 200に供給された場合に、被試験デバイス 200に印加される電源電圧の、予め定められた基準電圧力の変動量を計測する。ここで基準電圧とは、被試験デバイス 200に印加されるべぐ仕様等により予め定められた定格電圧であってよぐまた、試験プログラムにおいて当該試験パターンの前に生成されるべき試験パターンを、被試験デバイス 200に印加した場合の電源電圧であってもよ、。

[0034] 負荷制御部 24は、計測部 30が計測した電源電圧の変動量に基づ、て、負荷変動補償回路 40における電流範囲及び分解能を設定する。負荷制御部 24は、前述したように、当該電流範囲の最大値の補償電流を生成した場合に補償される電源電圧の変動量と、電源電圧の変動の最大値とが略同一となるように電流範囲及び分解能を定めてよい。このような構成により、一定の階調数が定められた負荷変動補償回路 4 0に、より精度よく補償電流を生成させ、電源電圧を補償させることができる。

[0035] 上述した負荷変動補償回路 40の設定は、例えば被試験デバイス 200の実試験前に行ってよい。被試験デバイス 200の実試験時に、複数の試験パターンを入力する場合、パターン発生部 10は、負荷変動補償回路 40の設定時において、当該複数の試験パターンを被試験デバイスに順次入力する。

[0036] 計測部 30は、それぞれの試験パターン毎に、被試験デバイス 200に印加される電源電圧の変動量を検出してよい。例えば計測部 30は、被試験デバイス 200に入力される試験パターン毎に、被試験デバイス 200の電源電圧波形を測定し、測定したそれぞれの電源電圧波形に基づいて、電源電圧の最大値と最小値とを比較することにより、電源電圧の変動量を試験パターン毎に検出してよい。また、負荷制御部 24は、検出した電源電圧の変動量のうちの最大値に基づいて、負荷変動補償回路 40における電流範囲及び分解能を設定してよい。このような設定を行うことにより、電源電圧の変動を精度よく補償することができる。

[0037] また、パターン発生部 10は、被試験デバイス 200の実試験前に、被試験デバイス 2 00の電源電圧の変動量を最大とするべく予め定められた試験パターンを被試験デバイス 200に入力してよい。例えば、当該試験パターンは、試験パターンが被試験デバイス 200に供給された場合における、被試験デバイス 200が有する素子群の動作率により定まる消費電流を算出することにより設定することができる。

[0038] この場合、計測部 30は、当該試験パターンが被試験デバイス 200に入力された場合における、被試験デバイス 200の電源電圧の変動を検出する。そして、負荷制御部 24は、検出した変動量に基づいて、被試験デバイス 200の実試験前に、負荷変動補償回路 40における電流範囲及び分解能を設定する。

[0039] また、負荷変動補償回路 40の設定は、例えば被試験デバイス 200の実試験後に、判定部 16における被試験デバイス 200の不良率が所定の基準値より高い場合に行つてもよい。この場合、パターン発生部 10は、被試験デバイス 200の電源電圧の変動を測定するべぐ上述した複数の試験パターン又は予め定められた試験パターンを、被試験デバイス 200に入力する。そして、設定部 20は、上述したように、負荷変動補償回路 40における電流範囲及び分解能を設定する。そして、試験装置 100は、被試験デバイス 200の実試験を再度行う。このような制御により、負荷変動補償回路 40の設定が最適化されていないことによる、被試験デバイス 200の良否の誤判定を低減することができる。

[0040] 上述した、負荷変動補償回路 40の設定時、及び被試験デバイス 200の実試験時におけるパターン発生部 10及び設定部 20の動作は、試験装置 100を制御する制御手段が行ってよい。

[0041] 図 2は、被試験デバイス 200の電源電圧波形の一例を示す図である。図 2において横軸は、被試験デバイス 200に印加される試験パターンのアドレスブロックを示し、縦軸は、電源電圧の電圧値を示す。

[0042] パターン発生部 10は、複数の試験パターンを順次生成し、被試験デバイス 200〖こ順次入力する。また、それぞれの試験パターンは、それぞれ複数のアドレスブロックに分割される。図 2に示した例では、それぞれの試験パターンは、 5個のアドレスブロック〖こ分害される。

[0043] 前述したように、計測部 30は、それぞれの試験パターン毎に、被試験デバイス 200 に印加される電源電圧の変動量を検出してよい。また、計測部 30は、それぞれのァドレスブロック毎に、被試験デバイス 200に印加される電源電圧の変動量を検出してもよい。計測部 30が、試験パターン毎、又はアドレスブロック毎のいずれで電源電圧の変動を検出するかは、使用者が予め定めてよい。

[0044] 図 3は、電源電圧変動の補償の一例を説明する図である。図 3 (a)は、負荷変動補償回路 40の設定を最適化していない場合の補償を示し、図 3 (b)は、負荷変動補償回路 40の設定を最適化した場合の補償の一例を示す。また、図 3において横軸は時間、又は被試験デバイス 200に印加される試験パターン若しくはアドレスブロックを示し、縦軸は被試験デバイス 200に供給される電源電圧の電圧値を示す。

[0045] 負荷変動補償回路 40は、図 3において実線で示す電源電圧の変動に応じて、図 3 において丸印で示すように所定の応答周期で当該変動を補償する電流を生成する。負荷変動補償回路 40が生成する補償電流により補償される電圧の波形は、電源電圧の変動波形に応じた波形となることが好ましい。

[0046] しかし、負荷変動補償回路 40の設定を最適化していない場合、図 3 (a)に示すように、電源電圧の変動量に対して、補償可能な電圧範囲が大きい場合、電源電圧の補償に使用されない補償電流の階調が生じ、電源電圧の補償に用いられる階調数が減少してしまう。このため、図 3 (a)に示すように、歪みの大きい波形で電源電圧をネ ΐ償することとなる。

[0047] これに対し、負荷変動補償回路 40の設定を最適化した場合、電源電圧の変動の最大値に応じて、適切な補償電流の電流範囲及び分解能を設定することができるので、予め定められた補償の階調数を有効に利用することができる。このため、電源電圧の変動をより精度よく補償することができる。

[0048] 図 4は、試験装置 100の動作の一例を示すフローチャートである。本例においては、被試験デバイス 200の実試験後に、負荷変動補償回路 40の設定を最適化する場合について説明する。

[0049] まず、試験装置 100は、複数の被試験デバイス 200の実試験を行う（S200)。 S20 0で試験される複数の被試験デバイス 200は、同一の設計により製造されたデバイスであってよい。

[0050] 次に、被試験デバイス 200の実試験において、被試験デバイス 200の不良率が、所定の基準値より高いか否かを判定する（S202)。 S202における判定は、試験装置 100を制御する制御手段が行ってよぐまた試験装置 100の使用者が行ってもよい。制御手段又は使用者は、 S202における判定結果を試験装置 100に通知する。

[0051] 実試験における不良率が基準値より小さい場合、試験装置 100は、被試験デバィス 200の試験を終了する。また、実試験における不良率が基準値より大きい場合、試験装置 100は、負荷変動補償回路 40の設定を最適化する処理 (S204〜S210)を行う。

[0052] 負荷変動補償回路 40の設定を最適化する場合、まず、設定部 20が負荷変動補償回路 40における電流範囲及び分解能を設定する（S204)。 S204においては、電流範囲及び分解能を所定の値ずつ増加させてょ、。

[0053] 次に、パターン発生部 10は、試験パターンを被試験デバイス 200に入力する（S20 6)。そして、計測部 30は、当該試験パターンが被試験デバイス 200に入力された場合における、電源電圧の変動量を計測する（S208)。上述したように、当該試験バターンは、電源電圧の変動量を最大とするべく予め設定された試験パターンであってよい。また、複数の試験パターンを被試験デバイス 200に入力する場合、それぞれの試験パターン毎に、 S206及び S208の処理を行い、試験パターン毎の電源電圧の変動量を計測してよい。

[0054] 次に、設定部 20は、計測した変動量に基づいて、 S204において設定した補償量（電流範囲及び分解能）が最適である力否かを判定する（S210)。 S210においては、 S208において計測した電源電圧の変動量が最小となったときに、 S204において設定した補償量が最適であると判定してよい。例えば、負荷変動補償回路 40における可能補償量が、補償されるべき電源電圧の変動量の最大値より小さい場合において、 S204において可能補償量を徐々に増カロさせた場合、補償された後の電源電圧の変動量は徐々に小さくなる。そして、ある補償量において、電源電圧の変動量はゼロに近づき、ほぼ変化しなくなる。設定部 20は、当該補償量を最適値として判定してよい。

[0055] また、設定部 20は、 S208において計測した変動量力所定の基準値より小さくなつた場合に、対応する補償量を最適値として判定してもよい。また、設定部 20は、補償量を可変範囲の全範囲にわたって変化させ、電源電圧の変動が最小となる補償量を検出してもよい。また、 S206及び S208において、複数の試験パターンに対して電源電圧の変動量を計測する場合、当該変動量の平均値が最小となる補償量が最適であると判定してよい。

[0056] また、 S204にお、て設定した補償量が最適でな、と判定した場合、 S204力ら S2 08の処理を繰り返す。即ち、設定部 20は、負荷変動補償回路 40における補償量を順次変更し、パターン発生部 10は、設定部 20が補償量を設定する毎に、複数の試験パターン又は予め定められた試験パターンを繰り返し被試験デバイス 200に入力する。

[0057] そして、設定部 20は、負荷変動補償回路 40の補償量を変更する毎に、負荷変動補償回路 40により補償された後の電源電圧の変動量を計測する。そして、設定部 2 0は、補償された後の電源電圧の変動量が最小となる最適な補償量を検出し、最適な補償量を設定した状態で、被試験デバイス 200の実試験を行う。このような処理により、被試験デバイス 200の電源電圧の変動を高速且つ精度よく補償することができ、被試験デバイス 200の良否を精度よく判定することができる。

[0058] 図 5は、試験装置 100の動作の他の例を示すフローチャートである。本例においては、被試験デバイス 200の実試験 (S200)を行う前に、負荷変動補償回路 40の設定を最適化する処理 (S204から S210)を行う。それぞれの処理における試験装置 100 の動作は、図 4において説明した処理と同一である。このような処理により、実試験前に負荷変動補償回路 40の設定を最適化し、精度のよく被試験デバイス 200を試験することができる。

[0059] 図 6は、試験装置 100の構成の他の例を示す図である。本例においては、図 1に関連して説明した負荷変動補償回路 40を、被試験デバイス 200が有する。即ち、本例における試験装置 100は、負荷変動補償回路 40を備えない点を除き、図 1に関連して説明した試験装置 100と同一の構成及び機能を有する。

[0060] 被試験デバイス 200は、例えば複数のブロックに分割されたロジック回路 198 (内部回路)と、複数のロジック回路 198に対応して設けられた複数の負荷変動補償回路 4 0を備える。それぞれの負荷変動補償回路 40は、対応するロジック回路 198と電源配線の少なくとも一部を共通として設けられる。本例において負荷変動補償回路 40 は、外部の電源装置 18から与えられる電源電力をロジック回路 198に伝送する、被試験デバイス 200の内部に設けられた電源配線カゝら分岐して設けられる。

[0061] また、被試験デバイス 200は、負荷変動補償回路 40と、試験装置 100に設けられた負荷制御部 24とを電気的に接続する端子を備える。負荷制御部 24は、図 1に関連して説明した負荷制御部 24と同様に、それぞれの負荷変動補償回路 40の電圧補償の電圧範囲及び分解能を設定する。

[0062] このような構成により、被試験デバイス 200に内蔵された負荷変動補償回路 40に対して、試験プログラムに応じて電圧補償の電圧範囲及び分解能を適切な値に設定することができる。被試験デバイス 200において、負荷変動補償回路 40の設定値を書き換え不可なアンチヒューズ方式で設定する場合、試験装置は、当該設定を被試験デバイス 200に書き込むことが好ましい。これにより、被試験デバイス 200は、出荷後に実装された状態であっても、精度よく動作することができる。

[0063] また、図 1及び図 6に示した試験装置 100は、被試験デバイス 200が誤動作しない電源電圧の変動量を検出することもできる。例えば、電源電圧を補償する場合に生成するべき補償電流に対して符号が逆転した補償電流を生成することにより、通常の電源電圧の変動量より大きい電源電圧の変動を、被試験デバイス 200に与えることができる。このため、補償電流の符号及び補償電流の絶対値を制御することにより、被試験デバイス 200に印加される電源電圧を所望の値に設定することができる。

[0064] 例えば、負荷変動補償回路 40が生成する補償電流値を徐々に変化させ、被試験デバイス 200に印加される電源電圧を徐々に変化させながら、被試験デバイス 200 の機能試験を行ヽ、被試験デバイス 200が誤動作する電源電圧の変動量を検出する。このような制御により、被試験デバイス 200に対して、電源電圧変動をどの程度に押さえ込めば、被試験デバイス 200が誤動作しな、かを評価することができる。

[0065] 図 7は、負荷変動補償回路 40の構成の一例を示す図である。負荷変動補償回路 4 0は、電源装置 18から被試験デバイス 200に電源電力を供給する電源配線 31から分岐して設けられる。電源装置 18は、正出力端子及び負出力端子を有し、それぞれ正電源配線 31— 1及び負電源配線 31— 2を介して、被試験デバイス 200の正電源入力端子及び負電源入力端子に接続される。

[0066] また、電源配線 31は、被試験デバイス 200の電源入力端子の近傍において、主電源配線（29— 1及び 29— 2、以下 29と総称する）、及び分岐電源配線（26— 1及び 2 6— 2、以下 26と総称する）に分岐する。主電源配線 29は、電源装置 18と被試験デバイス 200とを接続し、被試験デバイス 200に電源電力を供給する。また分岐電源配線 26は、電源装置 18と負荷変動補償回路 40とを接続し、負荷変動補償回路 40に電源電力を供給する。

[0067] ここで、被試験デバイス 200の電源入力端子の近傍における分岐点は、例えば当該分岐点から被試験デバイス 200までの主電源配線 29のインピーダンスが略ゼロ、又は実質的に無視できる大きさとなる位置であってよい。少なくとも、電源装置 18から当該分岐点までの電源配線 31のインピーダンスより、当該分岐点から被試験デバイス 200までの主電源配線 29のインピーダンスが小さくなる位置となるように設けられる。また、分岐電源配線 26のインピーダンスも、略ゼロ又は実質的に無視できる大きさとなるように設けられることが好まし、。

[0068] 負荷変動補償回路 40は、被試験デバイス 200に供給される電源電力の変動を補償する。本例において負荷変動補償回路 40は、第 1遅延回路部 42— 1、第 2遅延回路部 42— 2、位相検出部 44、及び負荷回路 46を有する。

[0069] 第 1遅延回路部 42— 1は、被試験デバイス 200に供給される電源電圧の単位変動量に対して所定の第 1変動量で遅延量が変動し、与えられるクロック信号を遅延させる。また、第 2遅延回路部 42— 2は、被試験デバイス 200に供給される電源電圧の単位変動量に対して、第 1変動量より大きい第 2変動量で遅延量が変動し、与えられるクロック信号を遅延させる。本例において第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2は、分岐電源配線 26を介して電源電圧が与えられ、当該電源電圧の変動に応じて遅延量が変動する。

[0070] また、本例においては第 2遅延回路部 42— 2における第 2変動量が、第 1遅延回路部 42— 1における第 1変動量より大きい場合について説明するが、他の例においては、第 1変動量が第 2変動量より大きくてもよい。即ち、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2において、電源電圧の単位変動量に対する遅延量の変動量が異なって!/、ればよ、。第 1変動量又は第 2変動量の、ずれが大き、場合であっても、負荷変動補償回路 40は等価な動作を行うことができる。

[0071] 負荷回路 46は、被試験デバイス 200と並列に設けられ、電源配線の少なくとも一部を被試験デバイス 200と共通にする。本例において負荷回路 46は、電源配線 31を被試験デバイス 200と共通にし、分岐電源配線 26から電源電力を受け取る。

[0072] 位相検出部 44は、第 1遅延回路部 42— 1が出力するクロック信号と、第 2遅延回路部 42— 2が出力するクロック信号との位相差を検出し、当該位相差に基づいて負荷回路 46が消費する消費電流量を制御する。例えば、負荷回路 46は、予め定められた消費電流を、分岐電源配線 26を介して消費するか否かを切り替え可能な回路であり、位相検出部 44は、第 1遅延回路部 42— 1が出力するクロック信号と、第 2遅延回路部 42— 2が出力するクロック信号との、ずれの位相が進んで、るかに基づヽて、負荷回路 46に当該消費電流を消費させるか否かを切替させてよい。また、負荷回路 46は、消費電流量が変動可能な回路であり、位相検出部 44は、当該位相差に基づ、て負荷回路 46における消費電流量を制御してもよ、。

[0073] 図 8は、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における、電源電圧と遅延量との関係の一例を示す図である。本例においては、第 2変動量が、第 1変動量より大きい場合について説明する。即ち、図 8に示すように、電源電圧-遅延量特性の傾きが、第 1遅延回路部 42— 1より第 2遅延回路部 42— 2のほうが大きい場合について説明する。

[0074] 第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における遅延量は、被試験デバイス 200に供給される電源電圧が所定の基準電圧となった場合に同一となるように設計される。例えば、第 1遅延回路部 42— 1は、図 8の点線で示すように、電源電圧— 遅延量特性の傾きが、第 2遅延回路部 42— 2より小さい遅延素子と、与えられるクロック信号を遅延時間 to遅延させて当該遅延素子に入力する位相差生成部とを有する。位相差生成部における遅延時間 toを制御することにより、所望の基準電圧で、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における遅延量を略同一とすること力 Sできる。当該基準電圧は、例えば被試験デバイス 200に与えられるべき電源電圧と略等しい電圧であってよぐ例えば被試験デバイス 200の定格電圧と略等しい電圧であってよい。

[0075] 位相検出部 44は、第 1遅延回路部 42— 1が出力するクロック信号と、第 2遅延回路部 42— 2が出力するクロック信号との位相差力予め定められた位相差となるように、負荷回路 46が消費する消費電流量を制御する。本例においては、位相検出部 44は、当該位相差が略ゼロとなるように、負荷回路 46が消費する消費電流量を制御する

[0076] 図 8に示すように、当該位相差が略ゼロとなるのは、第 1遅延回路部 42— 1における遅延量と、第 2遅延回路部 42— 2における遅延量が略等しくなる場合である。即ち、位相検出部 44は、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2に与えられる電源電圧が、図 8に示す所定の基準電圧となるように、負荷回路 46が消費する消費電流量を制御する。

[0077] 例えば、被試験デバイス 200の消費電流量が減少した場合、電源配線 31のインピ一ダンス成分 25における電圧降下量は減少する。即ち、被試験デバイス 200に供給される電源電圧は基準電圧より大きくなる。この場合、図 8に示すように第 2遅延回路部 42— 2における遅延量力第 1遅延回路部 42— 1における遅延量より大きくなるので、第 1遅延回路部 42— 1が出力するクロック信号の位相は、第 2遅延回路部 42— 2 が出力するクロック信号の位相より進む。

[0078] 位相検出部 44は、第 1遅延回路部 42— 1が出力するクロック信号の位相が、第 2遅延回路部 42— 2が出力するクロック信号の位相より進んでいる場合に、負荷回路 46 の消費電流量を増加させる。例えば、負荷回路 46をオン状態に制御し、所定の消費電流を消費させる。負荷回路 46は、電源配線 31を介して電源電流を受け取るので、このような制御により、電源配線 31に流れる電源電流量は増大する。これにより、被試験デバイス 200の消費電流の減少による電源電圧の増大を補償することができる [0079] また、被試験デバイス 200の消費電流量が増大した場合、同様に被試験デバイス 2 00に供給される電源電圧は基準電圧より小さくなる。この場合、第 1遅延回路部 42 —1が出力するクロック信号の位相は、第 2遅延回路部 42— 2が出力するクロック信号の位相より遅れる。

[0080] 位相検出部 44は、第 1遅延回路部 42— 1が出力するクロック信号の位相が、第 2遅延回路部 42— 2が出力するクロック信号の位相より遅れている場合に、負荷回路 46 の消費電流量を減少させる。例えば、負荷回路 46をオフ状態に制御し、消費電流量を略ゼロとする。これにより、被試験デバイス 200の消費電流の増大による電源電圧の減少を補償することができる。

[0081] 本例における負荷変動補償回路 40によれば、上述したように、被試験デバイス 20 0の消費電流の変動による電源電圧変動を補償することができる。また、電源電圧の変動を電源装置 18にフィードバックせず、被試験デバイス 200の近傍に設けた負荷回路 46の消費電流を制御することにより、電源電圧変動を補償するので、負荷変動に高速に追従することができる。特に、負荷回路 46のオン又はオフを切り替えることで、電源電圧変動を補償することができるので、簡易な制御で負荷変動に高速に追従することができる。

[0082] 図 9は、負荷変動補償回路 40の構成の他の例を示す図である。本例における負荷変動補償回路 40は、図 7において説明した負荷変動補償回路 40の構成に加え、位相差生成部 57を更に有する。また、本例における第 1遅延回路部 42—1は、直列に接続された n個（但し nは自然数)の第 1遅延素子 (48- l〜48-n、以下 48と総称する）を有する。また、本例における第 2遅延回路部 42— 2は、直列に接続された n 個の第 2遅延素子（50—l〜50—n、以下 50と総称する）を有する。また、位相検出部 44は、 n個の位相比較器（52— 1〜52— n、以下 52と総称する）を有し、負荷回路 46は、 11個の負荷器（54—1〜54—11、以下 54と総称する）を有する。

[0083] 複数の第 1遅延素子 48は、縦続接続され、与えられるクロック信号を順次遅延させる。それぞれの第 1遅延素子 48には、分岐電源配線 26から電源電圧 (VH、 VL)が与えられ、当該電源電圧に応じた遅延を生じさせる。それぞれの第 1遅延素子 48〖こおける遅延量は略同一である。例えば、それぞれの第 1遅延素子 48における遅延量は、図 8において点線で示した遅延量を n分割した遅延量であってよい。それぞれの第 1遅延素子における遅延量は、例えば dl XVで与えられる。ここで、 dlは、第 1遅延素子 48に与えられる電源電圧の単位変動量に対する遅延量の変動量を示し、例えば第 1遅延素子 48に与えるバイアス電圧により制御される。また、 Vは第 1遅延素子 48に与えられる電源電圧を示す。

[0084] 複数の第 2遅延素子 50は、縦続接続され、与えられるクロック信号を順次遅延させる。それぞれの第 2遅延素子 50には、分岐電源配線 26から電源電圧 (VH、 VL)が与えられ、当該電源電圧に応じた遅延を生じさせる。それぞれの第 2遅延素子 50〖こおける遅延量は略同一である。例えば、それぞれの第 2遅延素子 50における遅延量は、図 8に示した第 2遅延回路部 42— 2の遅延量を n分割した遅延量であってよい。それぞれの第 2遅延素子 50における遅延量は、例えば d2 XVで与えられる。ここで、 d2は、第 2遅延素子 50に与えられる電源電圧の単位変動量に対する遅延量の変動量を示し、例えば第 2遅延素子 50に与えるバイアス電圧により制御される。また、 V は第 2遅延素子 50に与えられる電源電圧を示し、第 1遅延素子 48に与えられる電源電圧と略同一である。また、第 2遅延素子 50において、電源電圧の単位変動量に対する遅延量の変動量 (d2)は、第 1遅延素子 48における当該単位変動量に対する遅延量の変動量 (dl)より大き、。

[0085] 位相差生成部 57は、第 1遅延回路部 42— 1に入力されるクロック信号と、第 2遅延回路部 42— 2に入力されるクロック信号との間に、所定の位相差を生じさせる。本例において位相差生成部 57は、第 1遅延回路部 42— 1に入力されるクロック信号を遅延させる可変遅延回路 59— 1、又は第 2遅延回路部 42— 2に入力されるクロック信号を遅延させる可変遅延回路 59— 2の少なくともいずれかを有し、第 1遅延回路部 4 2—1に入力されるクロック信号、又は第 2遅延回路部 42— 2に入力されるクロック信号のいずれかを所定の時間遅延させる。また、可変遅延回路 59の遅延量は、負荷変動補償回路 40に与えられる電源電圧によらず一定である。負荷変動補償回路 40 は、一定の電源電圧を可変遅延回路 59に供給する手段を有することが好ましい。

[0086] 本例において、位相差生成部 57は、被試験デバイス 200に与えられる電源電圧が所定の基準電圧となった場合に、第 1遅延回路部 42—1における略中間段の第 1遅延素子 48が出力するクロック信号の位相と、第 2遅延回路部 42— 2における略中間段の第 2遅延素子 50が出力するクロック信号の位相とが、略同一となるように、第 1遅延回路部 42— 1又は第 2遅延回路部 42— 2に与えるクロック信号を遅延させる。例えば、第 2遅延素子 50の遅延量が、第 1遅延素子 48の遅延量より大きい場合、第 1遅延回路部 42— 1に入力するクロック信号を所定の時間遅延させる。

[0087] 複数の位相比較器 52は、複数の第 1遅延素子 48及び複数の第 2遅延素子 50と対応して設けられる。それぞれの位相比較器 52は、対応する第 1遅延素子 48、及び対応する第 2遅延素子 50が出力するクロック信号の位相差を検出する。本例では、第 1 遅延回路部 42— 1に与えられるクロック信号の位相力第 2遅延回路部 42— 2に与えられるクロック信号の位相より遅れており、第 2遅延素子 50の遅延量が第 1遅延素子 48の遅延量より大きいので、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2において、いずれかの段数の遅延素子が出力するクロック信号において、位相関係がする。

[0088] 例えば、当該段数の遅延素子より上流の遅延素子においては、第 1遅延素子 48が出力するクロック信号の位相力第 2遅延素子 50が出力するクロック信号の位相より遅れている。また、当該段数の遅延素子より下流の遅延素子においては、第 1遅延素子 48が出力するクロック信号の位相が、第 2遅延素子 50が出力するクロック信号の位相より進んでいる。このため、当該段数の遅延素子より上流の遅延素子に対応する位相比較器 52は、位相比較結果として例えば Η論理の信号を出力し、当該段数の遅延素子以降の遅延素子に対応する位相比較器は、位相比較結果として例えば L論理の信号を出力する。

[0089] 複数の負荷器 54は、複数の位相比較器 52と対応して設けられる。それぞれの負荷器 54は、対応する位相比較器 52の比較結果に応じて、所定の電流量を消費するか否かを切り替える。また、それぞれの負荷器 54は、被試験デバイス 200と並列に設けられ、電源配線の少なくとも一部を被試験デバイス 200と共通にする。本例において負荷器 54は、電源配線 31を被試験デバイス 200と共通にし、分岐電源配線 26から電源電力を受け取る。それぞれの負荷器 54における所定の電流量は、それぞれ同一であってよい。

[0090] 本例において、それぞれの位相比較器 52は、対応する第 1遅延素子 48が出力するクロック信号の位相力 S、対応する第 2遅延素子 50が出力するクロック信号の位相より進んでいる場合に、対応する負荷器 54をオン状態に制御し、所定の電流量を消費させる。また、それぞれの位相比較器 52は、対応する第 1遅延素子 48が出力するクロック信号の位相力対応する第 2遅延素子 50が出力するクロック信号の位相より遅れている場合に、対応する負荷器 54をオフ状態に制御し、消費電流量を略ゼロに制御する。

[0091] 図 10は、図 9において説明した負荷変動補償回路 40の動作の一例を説明するタイミングチャートである。本例において、位相差生成部 57は、第 1遅延回路部 42— 1 に入力されるクロック信号の位相を、第 2遅延回路部 42— 2に入力されるクロック信号の位相に対して所定の時間 T1遅らせて入力する場合について説明する。また、本例においては、第 2遅延素子 50の遅延量が、第 1遅延素子 48の遅延量より大きい場合について説明する。

[0092] まず、可変遅延回路 59— 1及び可変遅延回路 59— 2から、第 1遅延回路部 42—1 及び第 2遅延回路部 42— 2に対して、それぞれクロック信号が与えられる。上述したように、第 1遅延回路部 42— 1に入力されるクロック信号の位相は、第 2遅延回路部 4 2- 2に入力されるクロック信号の位相より、所定の位相差 T1遅れてヽる。

[0093] 第 1遅延素子 48— 1及び第 2遅延素子 50— 1は、それぞれ与えられたクロック信号を遅延して出力する。上述したように、第 2遅延素子 50— 1における遅延量は、第 1 遅延素子 48— 1における遅延量より大きい。このため、第 1遅延素子 48— 1が出力するクロック信号と、第 2遅延素子 50— 1が出力するクロック信号との位相差 T2は、位相差 T1から、第 1遅延素子 48— 1と第 2遅延素子 50— 2との遅延差を減算した値 T2となる。

[0094] それぞれのクロック信号を、複数の第 1遅延素子 48及び第 2遅延素子 50を通過させることにより、それぞれのクロック信号の位相差は徐々に小さくなり、所定の第 1遅延素子 48—（k+ 1)、及び第 2遅延素子 50—（k+ 1)において、クロック信号の位相関係が逆転する。上述したように、位相比較器 52は、対応する第 1遅延素子 48及び第 2遅延素子 50が出力するクロック信号の位相を比較し、比較結果に応じて対応する負荷器 54をオン又はオフ状態に制御する。

[0095] それぞれのクロック信号の位相が逆転する遅延素子の段数は、初期の位相差 T1と、第 1遅延素子 48及び第 2遅延素子 50における遅延差により定まる。初期の位相差 T1は、例えば被試験デバイス 200に与えられる電源電圧が所定の基準電圧となったときに、第 1遅延回路部 42— 1における略中間段の第 1遅延素子 48が出力するクロック信号の位相と、第 2遅延回路部 42— 2における略中間段の第 2遅延素子 50が出力するクロック信号の位相とが、略同一となるように設定される。

[0096] また、第 1遅延素子 48及び第 2遅延素子 50における遅延量は、被試験デバイス 20 0に供給される電源電圧に応じて変動する。このため、いずれの段数でクロック信号の位相関係が逆転するかは、与えられる電源電圧により定まる。例えば、電源電圧が基準電圧より小さくなつた場合、第 1遅延素子 48及び第 2遅延素子 50における遅延差は、基準電圧が与えられている状態に比べ減少する。このため、クロック信号の位相関係が逆転する遅延素子の段数は、中間段から、基準電圧に対する電源電圧の変動量に応じた段数だけ下流に移動する。

[0097] この場合、移動した段数に応じて、オン状態となる負荷器 54の個数が減少し、負荷回路 46における消費電流が減少する。このため、電源配線 31における電圧降下量が減少し、被試験デバイス 200に与えられる電源電圧の変動を補償することができる

[0098] 図 11は、第 1遅延回路部 42— 1及び第 2遅延回路部 42— 2における各段の遅延素子が出力するクロック信号の遅延時間を示す図である。図 10において説明したように、それぞれの遅延素子が出力するクロック信号の位相は、第 1遅延素子 48及び第 2遅延素子 50の遅延差に応じた段数で逆転する。図 11に示すように、遅延素子一段当たりの、第 1遅延素子 48及び第 2遅延素子 50の遅延差は、 (d2-dl) XVで与えられる。当該遅延差は、電源電圧に比例するので、位相が逆転する段数が電源電圧に応じて変化することがわかる。負荷変動補償回路 40は、電源電圧の変動量と、位相が逆転する段数の変動量との関係が線形で近似できる電圧範囲で、電源電圧の変動を補償してよい。 [0099] 図 12は、負荷器 54の構成の一例を示す図である。負荷器 54は、分岐電源配線 26 — 1及び分岐電源配線 26— 2の間に直列に接続されたトランジスタ 108及びトランジスタ 110を複数段有する。各段のトランジスタ 108は、例えば PMOSトランジスタであつて、ソース端子が分岐電源配線 26— 1に接続され、ドレイン端子がトランジスタ 110 のドレイン端子に接続され、ゲート端子に、電流量制御信号の対応するビット信号を受け取る。

[0100] 各段のトランジスタ 110は、例えば NMOSトランジスタであって、ソース端子が分岐電源配線 26 - 2に接続され、ドレイン端子がトランジスタ 108のドレイン端子に接続され、ゲート端子に、対応する位相比較器 52が出力する比較結果信号を受け取る。

[0101] 即ち、電流量制御信号によって、オン状態となるトランジスタ 108の個数を制御することができる。また、トランジスタ 110は、位相比較器 52における比較結果に応じて、全てオン又は全てオフ状態となる。このため、電流量制御信号によって、位相比較器 52が負荷器 54をオン状態に制御した場合に、負荷器 54が消費する電流量を所望の値に制御することができる。

[0102] 負荷制御部 24は、前述したように、電流量制御信号により、負荷器 54が消費する電流量を所望の値に制御する。即ち、負荷回路 46が消費する電流の分解能を制御する。これにより、電圧補償の電圧範囲及び分解能を制御することができる。例えば、負荷制御部 24は、被試験デバイス 200が消費する電流の変動量の最大値と、負荷回路 46が消費する電流の変動量の最大値とが略同一となるように、それぞれの負荷器 54が消費する電流量を調整してょヽ。

[0103] 図 13は、計測部 30の構成の一例を示す図である。本例における計測部 30は、フィルタ部 32、発振器 34、周波数測定部 36、及び電圧算出部 38を有する。フィルタ部 3 2は、被試験デバイス 200の電源入力端子に供給される電源電圧を受け取る。そして、フィルタ部 32は、入力された電源電圧の DC成分を除去し、抽出した AC成分を所定の電圧レベルに重畳して出力する。これ〖こより、フィルタ部 32は、所定の電圧レべルを基準とし、電源電圧の変動量に応じて変動する電圧を出力する。当該電圧レべルは、前述した基準電圧であってよい。また、他の例においては、発振器 34は、被試験デバイス 200に印加される電源電圧を、フィルタ部 32を介さずに受け取ってもよい [0104] 発振器 34は、フィルタ部 32から供給された電圧に応じた周波数のクロック信号を発生する。すなわち、発振器 34は、 DC成分が除去された電源電圧に応じた周波数のクロック信号を出力する。本実施の形態においては、発振器 34は、電源電圧が高くなれば周波数が高くなり、電源電圧が小さくなれば周波数が低くなるクロック信号を発生する。

[0105] 周波数測定部 36は、発振器 34から出力されたクロック信号の周波数を計測する。

より具体的には、周波数測定部 36は、予め定められた基準期間内（例えば、基準クロックの所定周期の間）におけるクロック信号のノルス数を計測する。電圧算出部 38 は、周波数測定部 36が測定したクロック信号の周波数に基づいて、被試験デバイス 200の電源電圧を測定する。

[0106] 電圧算出部 38には、当該クロック信号の周波数と、発振器 34に供給される電源電圧との関係が予め与えられてよい。電圧算出部 38は、測定した電源電圧を負荷制御部 24に通知する。負荷制御部 24は、通知された電圧値に基づいて、前述したように負荷回路 46が消費する電流の分解能を制御する。負荷制御部 24には、電源電圧の変動量と、設定するべき負荷回路 46の消費電流の分解能との関係が予め与えられてよい。当該関係は、電源配線 31におけるインピーダンス成分 25の抵抗値に基づ、て算出することができる。

[0107] 以上から明らかなように、本発明の一つの側面によれば、負荷変動補償回路を被試験デバイスの内部又は近傍に設けることにより、消費電流及び電源電圧の変動に高速に追従することができる。更に、負荷変動補償回路における補償範囲、及び補償分解能を適切な値に設定することができる。このため、消費電流及び電源電圧の変動を精度よく補償し、被試験デバイスを精度よく試験することができる。

[0108] 以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

請求の範囲

[1] 被試験デバイスを試験する試験装置であって、

前記被試験デバイスに試験パターンを入力するパターン発生部と、

前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と、

前記被試験デバイスに電源電力を供給する電源装置と、

前記被試験デバイスが消費する消費電流の変動により生じる前記被試験デバイスに印加される電源電圧の変動を補償するべぐ前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路と、

前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する設定部と

を備える試験装置。

[2] 前記パターン発生部は、前記被試験デバイスの実試験時に入力するべき複数の前記試験パターンを前記被試験デバイスに順次入力し、

前記設定部は、それぞれの前記試験パターン毎、又は前記試験パターンのァドレスブロック毎に、前記電源電圧の変動量を検出し、検出した前記電源電圧の変動量のうちの最大値に基づいて、前記負荷変動補償回路における前記電流範囲を設定する

請求項 1に記載の試験装置。

[3] 前記パターン発生部は、前記電源電圧の変動量を最大とするべく予め定められた前記試験パターンを前記被試験デバイスに入力し、

前記設定部は、当該試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する

請求項 1に記載の試験装置。

[4] 前記パターン発生部は、前記被試験デバイスの実試験前に、前記試験パターンを前記被試験デバイスに入力し、

前記設定部は、前記被試験デバイスの実試験前に、前記負荷変動補償回路における前記電流範囲を設定する

請求項 2又は 3に記載の試験装置。

[5] 前記パターン発生部は、前記被試験デバイスの実試験後に、前記判定部の判定結果における前記被試験デバイスの不良率が所定の基準値より高い場合に、前記電源電圧の変動を測定するべぐ前記試験パターンを前記被試験デバイスに入力し前記設定部は、当該試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する

請求項 2又は 3に記載の試験装置。

[6] 前記パターン発生部は、前記試験パターンを前記被試験デバイスに繰り返し入力し、

前記設定部は、

前記パターン発生部が前記試験パターンを前記被試験デバイスに入力する毎に、前記負荷変動補償回路における前記電流範囲を変更し、前記負荷変動補償回路に、それぞれの前記電流範囲に応じた補償電流を生成させる負荷制御部と、

前記電流範囲毎に、前記電源電圧の変動を計測する計測部と

を有し、

前記負荷制御部は、前記計測部が計測した前記電源電圧の変動量が最小となる前記電流範囲を、前記被試験デバイスの実試験時に前記負荷変動補償回路に設定する

請求項 2又は 3に記載の試験装置。

[7] 前記計測部は、前記被試験デバイスに入力される前記試験パターン毎に、前記被試験デバイスの電源電圧波形を測定し、測定したそれぞれの前記電源電圧波形に基づいて、前記電源電圧の最大値と最小値とを比較することにより、前記電源電圧の変動量を前記試験パターン毎に検出する請求項 6に記載の試験装置。

[8] 前記負荷変動補償回路は、

前記被試験デバイスに供給される電源電圧の単位変動量に対して所定の第 1変動量で遅延量が変動し、与えられるクロック信号を遅延させる第 1遅延回路部と、前記被試験デバイスに供給される前記電源電圧の前記単位変動量に対して、前記第 1変動量より大きい第 2変動量で遅延量が変動し、与えられる前記クロック信号を遅延させる、前記第 1遅延回路部と並列に設けられた第 2遅延回路部と、

前記被試験デバイスと並列に設けられ、電源配線の少なくとも一部を前記被試験デバイスと共通にする負荷回路と、

前記第 1遅延回路部が出力する前記クロック信号と、前記第 2遅延回路部が出力する前記クロック信号との位相差を検出し、当該位相差に基づいて前記負荷回路が消費する消費電流量を、前記設定部が設定する前記電流範囲において、前記階調数で調整する位相検出部と

を有する請求項 1に記載の試験装置。

[9] 前記設定部は、前記電源電圧を計測する計測部を有し、

前記計測部は、

前記被試験デバイスに供給される前記電源電圧に応じた周波数のクロック信号を出力する発振器と、

前記クロック信号の周波数を測定する周波数測定部と、

前記周波数測定部が測定した前記周波数に基づいて、前記電源電圧を算出する電圧算出部と

を有する請求項 1に記載の試験装置。

[10] 内部回路が消費する消費電流の変動により生じる前記内部回路に印加される電源電圧の変動を補償するべぐ前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験装置であって、

前記被試験デバイスに電源電力を供給する電源装置と、

を備える試験装置。

[11] 被試験デバイスを試験する試験方法であって、前記被試験デバイスに試験バターンを入力するパターン発生段階と、

前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定段階と、

前記被試験デバイスに電源電力を供給する電源段階と、

前記被試験デバイスが消費する消費電流の変動により生じる前記被試験デバイスに印加される電源電圧の変動を補償するべぐ前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償段階と、

前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償段階における前記電流範囲を設定する設定段階と

を有する試験方法。

[12] 内部回路が消費する消費電流の変動により生じる前記内部回路に印加される電源電圧の変動を補償するべぐ前記消費電流の変動に応じた補償電流を、設定される電流範囲内において、予め定められた階調数で生成する負荷変動補償回路を備える被試験デバイスを試験する試験方法であって、

前記被試験デバイスに試験パターンを入力するパターン発生段階と、前記被試験デバイスの出力信号に基づいて、前記被試験デバイスの良否を判定する判定段階と、

前記被試験デバイスに電源電力を供給する電源段階と、

前記試験パターンが前記被試験デバイスに入力された場合における、前記電源電圧の変動量を検出し、検出した前記変動量に基づいて、前記負荷変動補償回路における前記電流範囲を設定する設定段階と

を備える試験方法。