JP2004184345A - 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法 - Google Patents

電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法 Download PDF

Info

Publication number
JP2004184345A
JP2004184345A JP2002354469A JP2002354469A JP2004184345A JP 2004184345 A JP2004184345 A JP 2004184345A JP 2002354469 A JP2002354469 A JP 2002354469A JP 2002354469 A JP2002354469 A JP 2002354469A JP 2004184345 A JP2004184345 A JP 2004184345A
Authority
JP
Japan
Prior art keywords
power supply
supply noise
measurement
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002354469A
Other languages
English (en)
Inventor
Akinori Yamazaki
明則 山崎
Hisaoki Watanabe
久起 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002354469A priority Critical patent/JP2004184345A/ja
Publication of JP2004184345A publication Critical patent/JP2004184345A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】半導体内部の任意の個所について瞬間的な電源ノイズを観測可能で、しかも占有面積の小さい、評価セルの回路構成とその測定手法を実現する。
【解決手段】単体のMOSトランジスタからなり、電源ノイズ測定点の電圧を前記MOSトランジスタのゲートに供給し、外部から設定する判定基準電圧を前記のMOSトランジスタのソースに供給し、前記MOSトランジスタのドレインを測定端子とする。電源ノイズである電源ノイズ測定点の電圧の変動が、MOSトランジスタのゲート−ソース間電圧の変動となり、その変動が起こすMOSトランジスタのON/OFF状態もしくはドレイン電流値の変動を観測することで、電源ノイズを測定する。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法に関し、特に、CMOSトランジスタで構成される半導体回路の電源ノイズを測定する為の電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法に関する。
【0002】
【従来の技術】
近年、半導体回路は、プロセスの微細化に伴う動作速度の高速化と消費電力の低減化の為に電源電圧が低くなったことから、電源ノイズの影響が大きくなっている。特にIRドロップによる半導体回路の誤動作が起こりやすくなっており、電源ノイズの測定手法と対処方法が必要になっている。
【0003】
これを解決する為に従来では、半導体回路、特に樹脂封止等の半導体が露出していない形態のサンプルに関しては、外部電源端子にオシロスコープ等の測定機器を接続して行う電源ノイズの測定手法が用いられている(例えば特許文献1)。もしくは、半導体回路内部の動作速度の変化から半導体回路内部の電源電圧の変動を検知する為に、電源電圧の変動によって発振周波数が変化するリングオシレータを半導体回路に搭載し、その発振周波数を測定することによりIRドロップによる変動電圧を求める評価手法が採用されている。
【0004】
【特許文献1】
特開平11−31786号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来の外部電源端子に測定機器を接続して行う評価手法では、測定点が外部端子に限定されてしまい、半導体回路内部の任意の箇所で発生している電源ノイズもしくはIRドロップの電圧変動を測定することができないという問題を有している。
【0006】
また、リングオシレータによるIRドロップの測定手法では、測定値が半導体回路内部のリングオシレータ配置箇所の電源電圧に依存する為、任意の箇所の現象を測定することが可能ではあるが、発振周波数を測定する為、時間的に平均された変動電圧を測定しており、瞬間的なピーク値を測定することができないという問題を有している。
【0007】
さらに、リングオシレータによるIRドロップの測定手法では、測定箇所毎にリングオシレータを配置する必要がある為、IRドロップの測定を目的としている半導体回路でない限り、搭載するには面積的な犠牲を払う必要があるという問題を有している。
【0008】
本発明は、上記従来の問題点を解決するもので、半導体回路内部の任意の箇所における電源ノイズを測定可能なようにするとともに、瞬間的な電圧変動を観測可能なようにすることを目的とする。また、占有面積が小さい電源ノイズ測定セル、それを用いた回路構成、電源ノイズ測定方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
この目的を達成する為に、本発明の電源ノイズ測定セルの最小構成は、単体のMOSトランジスタからなり、電源ノイズ測定点の電圧を前記MOSトランジスタのゲートに供給し、前記測定点としての第1の電源とは異なる第2の電源から設定する判定基準電圧を前記MOSトランジスタのソースに供給し、前記MOSトランジスタのドレインを測定端子とする構成を有している。
【0010】
この構成によって、電源ノイズ測定セルは、電源ノイズである電源ノイズ測定点の電圧の変動が、MOSトランジスタのゲート−ソース間電圧の変動となり、その変動が起こすMOSトランジスタのON/OFF状態もしくはドレイン電流値の変動を観測することで、電源ノイズを測定することが可能である。
【0011】
この時、電源ノイズ測定セルの閾値電圧もしくはドレイン電流とゲート−ソース電圧とのIV特性は、プロセスパラメーターの値もしくはシミュレーションから得られた値を用いることも可能であるが、電源ノイズである電源電圧の変動を絶対値で精度良く測定する為には、電源ノイズ測定セルの閾値電圧もしくはドレイン電流とゲート−ソース電圧とのIV特性の基準値を、実デバイスから求めておく必要がある。
【0012】
その為に電源ノイズ観測点とは別に基準値測定を目的として半導体回路上に電源ノイズ測定セルを配置し、電源ノイズ測定点の電圧の代わりに第1の電源および第2の電源とは異なる第3の電源から設定する基準値測定電圧を、前記基準値測定を目的とした電源ノイズ測定セルに供給する回路構成を備える。これにより、電源ノイズ測定セルの基準値を測定可能とする。
【0013】
さらに、前記回路構成では、基準値測定を目的とした電源ノイズ測定セルの基準値を、電源ノイズ測定を目的としたその他の電源ノイズ測定セル全ての基準値として適用することになるが、半導体回路内の物理的な配置位置によるトランジスタ能力のバラツキが有る場合、前記基準値は前記バラツキ分の測定誤差を生じることになる。そこで、個々の電源ノイズ測定点での測定精度をより良くする為には、全ての電源ノイズ測定セルについて基準値を求める必要がある。
【0014】
その為に、電源ノイズ測定セルにセレクタを追加することで、電源ノイズ測定点の電圧と基準値測定電圧のいずれかの電圧を選択して供給することが可能なセレクタ付き電源ノイズ測定セルを構成する。
【0015】
このセレクタ付き電源ノイズ測定セルを用いた場合、あらかじめ基準値測定電圧を選択供給することで、セレクタ付き電源ノイズ測定セルの個々の基準値を測定することが可能となり、電源ノイズ測定セル用いる場合に対して半導体回路内の物理的な配置位置によるトランジスタ能力のバラツキに影響を受けずに電源ノイズを測定することが可能となる。
【0016】
【発明の実施の形態】
請求項1に記載の本発明は、MOSトランジスタで構成される半導体回路上で、測定点となる前記半導体回路の第1の電源がゲートに接続され、第2の電源から供給される判定基準電圧がソースに供給され、測定端子にドレインが接続されているものである。
【0017】
請求項2に記載の本発明は、MOSトランジスタで構成される半導体回路上で、測定点となる前記半導体回路の第1の電源に測定電圧入力端子が接続され、第2の電源から供給される判定基準電圧がソースに供給され、測定端子にドレインが接続され、基準値測定電圧入力端子が第3の電源に接続され、前記測定電圧入力端子と基準値測定電圧入力端子とのいずれか一方を選択的に出力端子と接続するセレクタ回路が設けられ、前記セレクタ回路の出力端子が前記MOSトランジスタのゲートに接続されているものである。
【0018】
請求項3に記載の本発明は、MOSトランジスタがPチャンネルトランジスタで構成されて、電源供給側電源の電源ノイズを測定するように構成されているものである。
【0019】
請求項4に記載の本発明は、MOSトランジスタがNチャンネルトランジスタで構成されて、グラウンド側電源の電源ノイズを測定するように構成されているものである。
【0020】
請求項5に記載の本発明は、請求項1に記載の電源ノイズ測定セルを用いた回路の構成であって、半導体回路上に前記電源ノイズ測定セルを1個以上搭載し、前記電源ノイズ測定セル全てで共用する測定端子と、前記電源ノイズ測定セル毎に設けられた判定基準電圧入力端子とを有するものである。
【0021】
請求項6に記載の本発明は、半導体回路上に、基準値測定を目的とした電源ノイズ測定セルを、電源ノイズ測定用の電源ノイズ測定セルとは別に搭載し、前記基準値測定を目的として搭載した電源ノイズ測定セルごとに基準値測定電圧入力端子を設けたものである。
【0022】
請求項7に記載の本発明は、請求項2に記載の電源ノイズ測定セルを用いた回路の構成において、半導体回路上に前記電源ノイズ測定セルを1個以上搭載し、前記電源ノイズ測定セル全てで共用する測定端子と、前記電源ノイズ測定セル毎に設けた判定基準電圧入力端子と、前記電源ノイズ測定セル全てで共用する基準値測定電圧入力端子と、前記電源ノイズ測定セル毎に設けた選択信号入力端子とを有するものである。
【0023】
請求項8に記載の本発明は、半導体回路上に複数の請求項1記載の電源ノイズ測定セルもしくは複数の請求項2記載の電源ノイズ測定セルを設け、前記複数の電源ノイズ測定セルの電圧入力端子に対応した複数の出力端子を有するとともに、これら複数の出力端子から任意の出力端子を選択して、この選択された出力端子を前記電圧入力端子と電気的に接続し、かつ前記選択された出力端子以外の出力端子をオープンにする電圧供給選択回路を設けて、前記複数の電源ノイズ測定セルから1つの電源ノイズ測定セルを任意に選択し、この選択された電源ノイズ測定セルに前記電圧供給選択回路より判定基準電圧を供給することで、電源ノイズを測定可能としたものである。
【0024】
請求項9に記載の本発明は、半導体回路上に複数の請求項2記載の電源ノイズ測定セルを設け、前記複数の電源ノイズ測定セルの選択信号入力端子に1対1の対応で接続された複数の出力端子を有するとともに各出力端子ごと任意に出力を設定可能な基準値測定選択回路を設けて、前記基準値測定選択回路から前記複数の電源ノイズ測定セルの選択信号入力端子を制御することで電源ノイズを測定可能としたものである。
【0025】
請求項10に記載の本発明は、同一のクロック信号で同期動作することで各々から同位相の出力波形を出力可能であるとともに、異なるIRドロップの傾向を持つ、第1の回路ブロックと第2の回路ブロックとを半導体回路上に設けた回路構成において、請求項1または請求項2のいずれかの電源ノイズ測定セルを設け、前記電源ノイズ測定セルの測定結果をON/OFFの状態変化をもって判定するように構成し、前記判定の結果によってクロック信号の伝搬遅延を調整するクロック遅延調整回路を、前記第1の回路ブロックと前記第2の回路ブロックのそれぞれの電源およびクロック信号に対応して搭載することで、IRドロップによる同期出力信号の位相ズレを補正可能としたものである。
【0026】
請求項11に記載の本発明は、請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、測定対象である第1の電源の変動に起因する電源ノイズ測定セルの状態変化を検出して測定点の電圧レベルを判定するものである。
【0027】
請求項12に記載の本発明は、請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、電源ノイズ測定セルのON/OFFを検出して、電源ノイズ測定セルの閾値との比較で測定点の電圧レベルを判定するものである。
【0028】
請求項13に記載の本発明は、請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、電源ノイズ測定セルのドレイン電流値を測定して、電源ノイズ測定セルのIV特性値との比較で測定点の電圧レベルを測定するものである。
【0029】
請求項14に記載の本発明は、第1の電源および第2の電源とは異なる第3の電源から基準値測定電圧を設定することで、電源ノイズ測定セルのON/OFF閾値の基準値を検出しておくものである。
【0030】
請求項15に記載の本発明は、第1の電源および第2の電源とは異なる第3の電源から基準値測定電圧を設定することで、電源ノイズ測定セルのIV特性の基準値を測定しておくものである。
【0031】
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明の実施の形態における電源供給側の電源ノイズを測定する電源ノイズ測定セルを示す回路図である。図1において、1はPチャンネルトランジスタ、2は測定電圧入力端子、3は判定基準電圧入力端子、4は測定端子である。すなわち、図1の電源ノイズ測定セルは、Pチャンネルトランジスタ1と、Pチャンネルトランジスタ1のゲート端子に接続された測定電圧入力端子2と、Pチャンネルトランジスタ1のソース端子に接続された判定基準電圧入力端子3と、Pチャンネルトランジスタ1のドレイン端子に接続された測定端子4とから構成される。
【0032】
判定基準電圧入力端子3へ供給される電圧は、測定電圧入力端子2に接続されている第1の電源とは異なる第2の電源から供給され、電源ノイズ測定時に一定の値に固定されており、測定電圧入力端子2へ入力される電圧ノイズである電圧の変動が、Pチャンネルトランジスタ1のゲート−ソース間電圧の変動となる為、Pチャンネルトランジスタ1のIV特性に応じたドレイン電流の変化もしくは、Pチャンネルトランジスタ1の閾値を越えるゲート−ソース間電圧の変動に対するON/OFFの状態変化を、測定端子4から観測することが可能となる。
【0033】
なお、判定基準電圧入力端子3へ供給される電圧は、1回の電源ノイズ測定時には一定の値に固定されているが、複数回の電源ノイズ測定を行う場合は、各電源ノイズ測定時に判定基準電圧入力端子3へ供給される電圧を異なる電圧値に固定しておくことで、測定電圧入力端子2に接続されている電源に対し複数の異なるIV特性もしくは閾値を用いて電源ノイズ測定を行うことが可能となる。
【0034】
図2は、本発明の実施の形態におけるグラウンド側の電源ノイズを測定する電源ノイズ測定セルを示す回路図である。図2において、5はNチャンネルトランジスタ、6は測定電圧入力端子、7は判定基準電圧入力端子、8は測定端子である。すなわち、図2の電源ノイズ測定セルは、Nチャンネルトランジスタ5と、Nチャンネルトランジスタ5のゲート端子に接続された測定電圧入力端子6と、Nチャンネルトランジスタ5のソース端子に接続された判定基準電圧入力端子7と、Nチャンネルトランジスタ5のドレイン端子に接続された測定端子8とから構成される。
【0035】
判定基準電圧入力端子7へ供給される電圧は、測定電圧入力端子6に接続されている第1の電源とは異なる第2の電源から供給され、電源ノイズ測定時に一定の値に固定されており、測定電圧入力端子6へ入力される電圧ノイズである電圧の変動が、Nチャンネルトランジスタ5のゲート−ソース間電圧の変動となる為、Nチャンネルトランジスタ5のIV特性に応じたドレイン電流の変化もしくは、Nチャンネルトランジスタ5の閾値を越えるゲート−ソース間電圧の変動に対するON/OFFの状態変化を、測定端子8から観測することが可能となる。
【0036】
なお、判定基準電圧入力端子7へ供給される電圧は、1回の電源ノイズ測定時に一定の値に固定されているが、複数回の電源ノイズ測定を行う場合、各電源ノイズ測定時に判定基準電圧入力端子7へ供給される電圧を異なる電圧値に固定しておくことで、測定電圧入力端子6に接続されている電源に対し複数の異なるIV特性もしくは閾値を用いて電源ノイズ測定を行うことが可能となる。
【0037】
図3は、本発明の実施の形態における電源供給側の電源ノイズを測定するセレクタ付き電源ノイズ測定セルを示す回路図である。図3において、1はPチャンネルトランジスタ、2は測定電圧入力端子、3は判定基準電圧入力端子、4は測定端子、9は基準値測定電圧入力端子、10は選択信号入力端子、11は第1のアナログスイッチ、12は第2のアナログスイッチ、13はインバーターである。すなちわ、図3のセレクタ付き電源ノイズ測定セルは、Pチャンネルトランジスタ1と、第1のアナログスイッチ11を介してPチャンネルトランジスタ1のゲート端子に接続された測定電圧入力端子2と、第2のアナログスイッチ12を介してPチャンネルトランジスタ1のゲート端子に接続された基準値測定電圧入力端子9と、Pチャンネルトランジスタ1のソース端子に接続された判定基準電圧入力端子3と、Pチャンネルトランジスタ1のドレイン端子に接続された測定端子4と、選択信号入力端子10からの信号を反転させるインバーター13とから構成され、第1のアナログスイッチ11および第2のアナログスイッチ12は、選択信号入力端子10およびインバーター13からの2つの信号を互い違いの極性のゲートに接続したものである。
【0038】
判定基準電圧入力端子3へ供給される電圧は、測定電圧入力端子2に接続されている第1の電源とは異なる第2の電源から供給され、電源ノイズ測定時に一定の値に固定されており、測定電圧入力端子2へ入力される電圧ノイズである電圧の変動が、Pチャンネルトランジスタ1のゲート−ソース間電圧の変動となる為、Pチャンネルトランジスタ1のIV特性に応じたドレイン電流の変化、もしくはPチャンネルトランジスタ1の閾値を越えるゲート−ソース間電圧の変動に対するON/OFFの状態変化を、測定端子4にて観測することが可能となる。
【0039】
また、基準値測定電圧入力端子9へ供給される電圧は、測定電圧入力端子2に接続されている第1の電源および判定基準電圧入力端子3に接続されている第2の電源とは異なる第3の電源から供給され、電源ノイズ測定時に任意の電圧に設定可能であり、選択信号入力端子10を制御することにより測定電圧入力端子2の電圧の代わりに基準値測定電圧入力端子9の電圧をPチャンネルトランジスタ1のゲートに供給することで、Pチャンネルトランジスタ1の実デバイス上のIV特性もしくは閾値を観測することが可能となる。
【0040】
なお、判定基準電圧入力端子3へ供給される電圧は、1回の電源ノイズ測定時に一定の値に固定されているが、複数回の電源ノイズ測定を行う場合、各電源ノイズ測定時に判定基準電圧入力端子3へ供給される電圧を異なる電圧値に固定しておくことで、測定電圧入力端子2の電圧および基準値測定電圧入力端子9の電圧に対し複数の異なるIV特性もしくは閾値を用いて電源ノイズ測定を行うことが可能となる。
【0041】
図4は、本発明の実施の形態におけるグラウンド側の電源ノイズを測定するセレクタ付き電源ノイズ測定セルを示す回路図である。図4において、5はNチャンネルトランジスタ、6は測定電圧入力端子、7は判定基準電圧入力端子、8は測定端子、9は基準値測定電圧入力端子、10は選択信号入力端子、11は第1のアナログスイッチ、12は第2のアナログスイッチ、13はインバーターである。すなわち、図4のセレクタ付き電源ノイズ測定セルは、Nチャンネルトランジスタ5と、第1のアナログスイッチ11を介してNチャンネルトランジスタ5のゲート端子に接続された測定電圧入力端子6と、第2のアナログスイッチ12を介してNチャンネルトランジスタ5のゲート端子に接続された基準値測定電圧入力端子9と、Nチャンネルトランジスタ5のソース端子に接続された判定基準電圧入力端子7と、Nチャンネルトランジスタ5のドレイン端子に接続された測定端子8と、選択信号入力端子10からの信号を反転させるインバーター13とから構成され、第1のアナログスイッチ11および第2のアナログスイッチ12は、選択信号入力端子10およびインバーター13からの2つの信号を互い違いの極性のゲートに接続したものである。
【0042】
判定基準電圧入力端子7へ供給される電圧は、測定電圧入力端子6に接続されている第1の電源とは異なる第2の電源から供給され、電源ノイズ測定時に一定の値に固定されており、測定電圧入力端子6へ入力される電圧ノイズである電圧の変動が、Nチャンネルトランジスタ5のゲート−ソース間電圧の変動となる為、Nチャンネルトランジスタ5のIV特性に応じたドレイン電流の変化、もしくはNチャンネルトランジスタ5の閾値を越えるゲート−ソース間電圧の変動に対するON/OFFの状態変化を、測定端子8から観測することが可能となる。
【0043】
また、基準値測定電圧入力端子9へ供給される電圧は、測定電圧入力端子6に接続されている第1の電源および判定基準電圧入力端子7に接続されている第2の電源とは異なる第3の電源から供給され、電源ノイズ測定時に任意の電圧に設定可能であり、選択信号入力端子10を制御することにより測定電圧入力端子6の電圧の代わりに基準値測定電圧入力端子9の電圧をNチャンネルトランジスタ5のゲートに供給することで、Nチャンネルトランジスタ5の実デバイス上のIV特性もしくは閾値を観測することが可能となる。
【0044】
なお、判定基準電圧入力端子7へ供給される電圧は、1回の電源ノイズ測定時に一定の値に固定されているが、複数回の電源ノイズ測定を行う場合、各電源ノイズ測定時に判定基準電圧入力端子7へ供給される電圧を異なる電圧値に固定しておくことで、測定電圧入力端子6の電圧および基準値測定電圧入力端子9の電圧に対し複数の異なるIV特性もしくは閾値を用いて電源ノイズ測定を行うことが可能となる。
【0045】
図5は、本発明の実施の形態における電源ノイズ測定セルを搭載した半導体回路を示す回路図である。図5において、14は半導体回路、15は電源供給端子、16は第1の回路ブロック、17は第2の回路ブロック、18は第1の電源ノイズ測定点、19は第1の判定基準電圧供給端子、20は共通測定端子、21は第1の電源ノイズ測定セル、22は第2の電源ノイズ測定点、23は第2の判定基準電圧供給端子、24は第2の電源ノイズ測定セル、25は基準値測定電圧供給端子、26は基準値測定用の判定基準電圧供給端子、27は基準値測定用の電源ノイズ測定セルである。すなわち、図5に示された、電源ノイズ測定セルを搭載した半導体回路14は、電源供給端子15から電源を供給される第1の回路ブロック16および第2の回路ブロック17と、測定電圧入力端子21aを第1の回路ブロック16の内部の第1の電源ノイズ測定点18に接続され、判定基準電圧入力端子21bを第1の判定基準電圧供給端子19に接続され、測定端子21cを共通測定端子20に接続された第1の電源ノイズ測定セル21と、測定電圧入力端子24aを第2の回路ブロック17の内部の第2の電源ノイズ測定点22に接続され、判定基準電圧入力端子24bを第2の判定基準電圧供給端子23に接続され、測定端子24cを共通測定端子20に接続された第2の電源ノイズ測定セル24と、測定電圧入力端子27aを基準値測定電圧供給端子25に接続され、判定基準電圧入力端子27bを基準値測定用の判定基準電圧供給端子26に接続され、測定端子27cを共通測定端子20に接続された基準値測定用の電源ノイズ測定セル27とから構成される。
【0046】
図5の半導体回路14に搭載される電源ノイズ測定セル21、24、27は、図1、図2に示す電源ノイズ測定セルのいずれかであり、第1の判定基準電圧供給端子19に、電源供給端子15へ電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧を供給し、かつ第2の判定基準電圧供給端子23と基準値測定用の判定基準電圧供給端子26とをオープンにすることで、第1の電源ノイズ測定点18の電源ノイズによる、第1の電源ノイズ測定セル21のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20にて観測することが可能である。
【0047】
同様に、第2の判定基準電圧供給端子23に、電源供給端子15へ電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧を供給し、かつ第1の判定基準電圧供給端子19と基準値測定用の判定基準電圧供給端子26とをオープンにすることで、第2の電源ノイズ測定点22の電源ノイズによる、第2の電源ノイズ測定セル24のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20にて観測することが可能である。
【0048】
また、基準値測定用の判定基準電圧供給端子26に、電源供給端子15へ電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧を供給し、第1の判定基準電圧供給端子19と第2の判定基準電圧供給端子23とをオープンにし、基準値測定電圧供給端子25に、電源供給端子15に電圧を供給する第1の電源および判定基準電圧供給端子26に電圧を供給する第2の電源とは異なる第3の電源より任意の電圧を供給することにより、基準値測定用の電源ノイズ測定セル27以外の電源ノイズ測定セルのための測定基準値となる、基準値測定用の電源ノイズ測定セル27の実デバイス上のIV特性もしくは閾値を、共通測定端子20にて観測することが可能である。
【0049】
もし、基準値測定用の電源ノイズ測定セル27以外の電源ノイズ測定セルの測定基準値が必要でなければ、半導体回路14から基準値測定電圧供給端子25、基準値測定用の判定基準電圧供給端子26、基準値測定用の電源ノイズ測定セル27を削除することが可能である。
【0050】
図5に示す実施の形態では電源ノイズ測定点18、22は2箇所存在するが、電源ノイズ測定セルおよび判定基準電圧供給端子を削除することで電源ノイズ測定点を減らすことが可能である。また、電源ノイズ測定セルおよび判定基準電圧供給端子を追加し、追加した電源ノイズ測定セルの測定電圧入力端子を新たな電源ノイズ測定点に接続し、追加した電源ノイズ測定セルの判定基準電圧入力端子を追加した判定基準電圧供給端子に接続し、追加した電源ノイズ測定セルの測定端子を共通測定端子20に接続することで、電源ノイズ測定点を増やすことが可能である。
【0051】
また、図5に示す実施の形態では、電源ノイズ測定点18、22は同一系統の電源ライン上に2箇所存在しているが、異なる電源系統の電源ライン上に測定点を設けることも可能である。この時、図1、図2に示す電源ノイズ測定セルの両方を半導体回路14に搭載し、かつ、電源ノイズ測定セルの測定基準値が必要であれば、基準値測定用の電源ノイズ測定セル27と、この基準値測定用の電源ノイズ測定セル27とは極性の異なるもう1つの基準値測定用の電源ノイズ測定セルとを、半導体回路14内に搭載する必要がある。
【0052】
図6は、本発明の他の実施の形態における電源ノイズ測定セルを搭載した半導体回路を示す回路図である。図6において、14は半導体回路、15は電源供給端子、16は第1の回路ブロック、17は第2の回路ブロック、18は第1の電源ノイズ測定点、19は第1の判定基準電圧供給端子、20は共通測定端子、28は第1のセレクタ付き電源ノイズ測定セル、22は第2の電源ノイズ測定点、23は第2の基準電圧供給端子、29は第2のセレクタ付き電源ノイズ測定セル、25は基準値測定電圧供給端子、30は第1のセレクタ制御端子、31は第2のセレクタ制御端子である。すなわち、図6の実施の形態における電源ノイズ測定セルを搭載した半導体回路14は、電源供給端子15から電源を供給される第1の回路ブロック16および第2の回路ブロック17と、測定電圧入力端子28aを第1の回路ブロック16の内部の第1の電源ノイズ測定点18に接続され、判定基準電圧入力端子28bを第1の判定基準電圧供給端子19に接続され、測定端子28cを共通測定端子20に接続され、基準値測定電圧入力端子28dを基準値測定電圧供給端子25に接続され、選択信号入力端子28eを第1のセレクタ制御端子30に接続された第1のセレクタ付き電源ノイズ測定セル28と、測定電圧入力端子29aを第2の回路ブロック17の内部の第2の電源ノイズ測定点22に接続され、判定基準電圧入力端子29bを第2の判定基準電圧供給端子23に接続され、測定端子29cを共通測定端子20に接続され、基準値測定用電圧入力端子29dを基準値測定電圧供給端子25に接続され、選択信号入力端子29eを第2のセレクタ制御端子31に接続された第2のセレクタ付き電源ノイズ測定セル29とから構成される。
【0053】
図6の実施の形態における半導体回路14に搭載される電源ノイズ測定セル28、29は、図3、図4に示すセレクタ付き電源ノイズ測定セルのいずれかであり、電源供給端子15によって電圧を供給する第1の電源とは異なる第2の電源より第1の判定基準電圧供給端子19に判定基準電圧を供給し、第2の判定基準電圧供給端子23をオープンにし、第1のセレクタ制御端子30に測定電圧入力端子が有効になる設定をすることで、第1の電源ノイズ測定点18の電源ノイズによる第1のセレクタ付き電源ノイズ測定セル28のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0054】
同様に、電源供給端子15によって電圧を供給する第1の電源とは異なる第2の電源より第2の判定基準電圧供給端子23に判定基準電圧を供給し、第1の判定基準電圧供給端子19をオープンにし、第2のセレクタ制御端子31を測定電圧入力端子29aが有効になる設定をすることで、第2の電源ノイズ測定点22の電源ノイズによる第2のセレクタ付き電源ノイズ測定セル29のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0055】
また、電源供給端子15によって電圧を供給する第1の電源とは異なる第2の電源より第1の判定基準電圧供給端子19に判定基準電圧を供給し、第2の判定基準電圧供給端子23をオープンにし、第1のセレクタ制御端子30を基準値測定用電圧入力端子28dが有効になる設定にし、電源供給端子15によって電圧を供給する第1の電源および判定基準電圧供給端子19に電圧を供給する第2の電源とは異なる第3の電源より基準値測定電圧供給端子25に任意の電圧を供給することで、第1のセレクタ付き電源ノイズ測定セル28の測定基準値となる実デバイス上のIV特性もしくは閾値を、共通測定端子20から観測することが可能である。
【0056】
同様に、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より第2の判定基準電圧供給端子23に判定基準電圧を供給し、第1の判定基準電圧供給端子19をオープンにし、第2のセレクタ制御端子31を基準値測定用電圧入力端子29dが有効になる設定とし、電源供給端子15より電圧を供給する第1の電源および判定基準電圧供給端子19に電圧を供給する第2の電源とは異なる第3の電源より基準値測定電圧供給端子25に任意の電圧を供給することで、第2のセレクタ付き電源ノイズ測定セル29の測定基準値となる実デバイス上のIV特性もしくは閾値を、共通測定端子20から観測することが可能である。
【0057】
図6に示す実施の形態では、電源ノイズ測定点18、22は2箇所存在するが、セレクタ付き電源ノイズ測定セルと判定基準電圧供給端子とセレクタ制御端子とを削除することで電源ノイズ測定点を減らすことが可能である。また、セレクタ付き電源ノイズ測定セルと判定基準電圧供給端子とセレクタ制御端子とを追加し、追加したセレクタ付き電源ノイズ測定セルの測定電圧入力端子を新たな電源ノイズ測定点に接続し、追加したセレクタ付き電源ノイズ測定セルの判定基準電圧入力端子を追加した判定基準電圧供給端子に接続し、追加したセレクタ付き電源ノイズ測定セルの選択信号入力端子を新たに追加したセレクタ制御端子に接続し、追加したセレクタ付き電源ノイズ測定セルの基準値測定電圧入力端子を基準値測定電源供給端子25に接続し、追加したセレクタ付き電源ノイズ測定セルの測定端子を共通測定端子20に接続することで、電源ノイズ測定点を増やすことも可能である。
【0058】
また、図6に示す実施の形態では、電源ノイズ測定点18、22は同一系統の電源ライン上に2箇所存在しているが、異なる電源系統の電源ライン上に測定点を設けることも可能である。
【0059】
図7は、本発明のさらに他の実施の形態における電源ノイズ測定セルを搭載した半導体回路を示す回路図である。図7において、14は半導体回路、15は電源供給端子、16は第1の回路ブロック、17は第2の回路ブロック、18は第1の電源ノイズ測定点、20は共通測定端子、21は第1の電源ノイズ測定セル、22は第2の電源ノイズ測定点、24は第2の電源ノイズ測定セル、25は基準値測定電圧供給端子、27は基準値判定用の電源ノイズ測定セル、32は電圧供給選択回路、33は判定基準電圧供給端子、34は電圧供給選択回路制御端子である。すなわち、図7の実施の形態における電源ノイズ測定セルを搭載した半導体回路14は、図5において示した本発明の実施の形態における電源ノイズ測定セルを搭載した半導体回路から、第1の判定基準電圧供給端子19、第2の判定基準電圧供給端子23、基準値測定用の判定基準電圧供給端子26を削除し、その代わりに、電圧供給選択回路32、判定基準電圧供給端子33、電圧供給選択回路制御端子34を追加したものである。
【0060】
このうち、電圧供給選択回路32は、第1の電源ノイズ測定セル21、第2の電源ノイズ測定セル24、基準値判定用の電源ノイズ測定セル27のいずれか1つの判定基準電圧入力端子に判定基準電圧を供給し、その他の判定基準電圧入力端子をオープンに設定するものである。判定基準電圧供給端子33は、電圧供給選択回路32が電源ノイズ測定セル21、24、27に供給する判定基準電圧を入力するためのものである。電圧供給選択回路制御端子34は、電圧供給選択回路32が電源ノイズ測定セル21、24、27のいずれの電源ノイズ測定セルに判定基準電圧を供給するかを制御するものである。
【0061】
図7の実施の形態における半導体回路14に搭載される電源ノイズ測定セル21、24、27は、図1、図2に示す電源ノイズ測定セルのいずれかであり、電源供給端子15へ電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第1の電源ノイズ測定セル21にのみ判定基準電圧を供給させるように設定することで、第1の電源ノイズ測定点18の電源ノイズによる第1の電源ノイズ測定セル21のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0062】
同様に、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第2の電源ノイズ測定セル24にのみ判定基準電圧を供給させるように設定することで、第2の電源ノイズ測定点22の電源ノイズによる第2の電源ノイズ測定セル24のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0063】
また、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、基準値測定用の電源ノイズ測定セル27にのみ判定基準電圧を供給させるように設定し、電源供給端子15より電圧を供給する第1の電源および判定基準電圧供給端子33に電圧を供給する第2の電源とは異なる第3の電源より基準値測定電圧供給端子25に任意の電圧を供給することで、基準値測定用の電源ノイズ測定セル27以外の電源ノイズ測定セルの測定基準値となる、この基準値測定用の電源ノイズ測定セル27の実デバイス上のIV特性もしくは閾値を、共通測定端子20から観測することが可能である。
【0064】
もし、基準値測定用の電源ノイズ測定セル27以外の電源ノイズ測定セルの測定基準値が必要でなければ、半導体回路14から、基準値測定電圧供給端子25と基準値測定用の電源ノイズ測定セル27とを削除することが可能である。
【0065】
図7に示す本発明の実施の形態では、電源ノイズ測定点は2箇所存在するが、電源ノイズ測定セルを追加し、電圧供給選択回路32をより多数の電源ノイズ測定セルの選択制御が可能な構成に修正し、追加した電源ノイズ測定セルの測定電圧入力端子を新たな電源ノイズ測定点に接続し、追加した電源ノイズ測定セルの判定基準電圧入力端子を修正した電圧供給選択回路32に接続し、追加した電源ノイズ測定セルの測定端子を共通測定端子20に接続することで、電源ノイズ測定点を増やすことが可能であり、図5にて示した実施の形態に比べ、制御端子の増加を抑えることが可能である。
【0066】
また、図7に示す実施の形態では、電源ノイズ測定点18、22は同一系統の電源ライン上に2箇所存在しているが、異なる電源系統の電源ライン上に測定点を設けることも可能である。この時、図1、図2に示す電源ノイズ測定セルの両方を半導体回路14に搭載し、かつ、電源ノイズ測定セルの測定基準値が必要であれば、基準値測定用の電源ノイズ測定セル27と、この基準値測定用の電源ノイズ測定セル27とは極性の異なるもう1つの基準値測定用の電源ノイズ測定セルとを、半導体回路14内に搭載する必要がある。
【0067】
図8は、本発明の実施の形態における電源ノイズ測定セルを搭載した半導体回路を示す回路図である。図8において、14は半導体回路、15は電源供給端子、16は第1の回路ブロック、17は第2の回路ブロック、18は第1の電源ノイズ測定点、20は共通測定端子、28は第1のセレクタ付き電源ノイズ測定セル、22は第2の電源ノイズ測定点、29は第2のセレクタ付き電源ノイズ測定セル、25は基準値測定電圧供給端子、32は電圧供給選択回路、33は判定基準電圧供給端子、34は電圧供給選択回路制御端子、35は基準値測定選択回路、36は基準値測定選択回路制御端子である。すなわち、この図8の実施の形態における電源ノイズ測定セルを搭載した半導体回路14は、図6において示した実施の形態における電源ノイズ測定セルを搭載した半導体回路から、第1の判定基準電圧供給端子19、第2の判定基準電圧供給端子23を削除し、代わりに、第1のセレクタ付き電源ノイズ測定セル28、第2のセレクタ付き電源ノイズ測定セル29のいずれか一方の判定基準電圧入力端子28b、29bに判定基準電圧を供給し、他方の判定基準電圧入力端子29b、28bをオープンに設定する電圧供給選択回路32と、電圧供給選択回路32がセレクタ付き電源ノイズ測定セル28、29に供給する判定基準電圧を入力する判定基準電圧供給端子33と、電圧供給選択回路32がセレクタ付き電源ノイズ測定セル28、29のいずれの電源ノイズ測定セルに判定基準電圧を供給するかを制御する電圧供給選択回路制御端子34とを追加するとともに、第1のセレクタ制御端子30、第2のセレクタ制御端子31を削除し、代わりに、第1のセレクタ付き電源ノイズ測定セル28および第2のセレクタ付き電源ノイズ測定セル29の選択信号入力端子を制御する基準値測定選択回路35と、基準値測定選択回路35がセレクタ付き電源ノイズ測定セル28、29のいずれの基準値を測定するかを制御する基準値測定選択回路制御端子36とを追加することにより構成される。
【0068】
図8の実施の形態における半導体回路14に搭載される電源ノイズ測定セル28、29は、図3、図4に示すセレクタ付き電源ノイズ測定セルのいずれかであり、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第1のセレクタ付き電源ノイズ測定セル28に判定基準電圧を供給するよう設定し、基準値測定選択回路制御端子36を、第1のセレクタ付き電源ノイズ測定セル28の測定電圧入力端子28aが有効になるよう設定することで、第1の電源ノイズ測定点18の電源ノイズによる第1のセレクタ付き電源ノイズ測定セル28のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0069】
同様に、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第2のセレクタ付き電源ノイズ測定セル29に判定基準電圧を供給するよう設定し、基準値測定選択回路制御端子36を、第2のセレクタ付き電源ノイズ測定セル29の測定電圧入力端子29aが有効になるよう設定することで、第2の電源ノイズ測定点22の電源ノイズによる第2のセレクタ付き電源ノイズ測定セル29のドレイン電流もしくはON/OFFの状態変化を、共通測定端子20から観測することが可能である。
【0070】
また、電源供給端子15によって電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第1のセレクタ付き電源ノイズ測定セル28に判定基準電圧を供給するよう設定し、基準値測定選択回路制御端子36を、第1のセレクタ付き電源ノイズ測定セル28の基準値測定電圧入力端子28dが有効になるよう設定し、基準値測定電圧供給端子25から、電源供給端子15より電圧を供給する第1の電源および判定基準電圧供給端子33に電圧を供給する第2の電源とは異なる第3の電源より任意の電圧を供給することにより、第1のセレクタ付き電源ノイズ測定セル28の測定基準値となる実デバイス上のIV特性もしくは閾値を、共通測定端子20から観測することが可能である。
【0071】
同様に、電源供給端子15によって電圧を供給する第1の電源とは異なる第2の電源より判定基準電圧供給端子33に判定基準電圧を供給し、電圧供給選択回路制御端子34を、第2のセレクタ付き電源ノイズ測定セル29に判定基準電圧を供給するよう設定し、基準値測定選択回路制御端子36を、第2のセレクタ付き電源ノイズ測定セル29の基準値測定電圧入力端子29dが有効になるよう設定し、電源供給端子15より電圧を供給する第1の電源および判定基準電圧供給端子33に電圧を供給する第2の電源とは異なる第3の電源より基準値測定電圧供給端子25へ任意の電圧を供給することにより、第2のセレクタ付き電源ノイズ測定セル29の測定基準値となる実デバイス上のIV特性もしくは閾値を、共通測定端子20から観測することが可能である。
【0072】
図8に示す実施の形態では、電源ノイズ測定点は2箇所存在するが、セレクタ付き電源ノイズ測定セルを追加するとともに、電圧供給選択回路32と基準値測定選択回路35をより多数のセレクタ付き電源ノイズ測定セルの選択制御が可能な構成に修正し、追加したセレクタ付き電源ノイズ測定セルの測定電圧入力端子を新たな電源ノイズ測定点に接続し、追加したセレクタ付き電源ノイズ測定セルの判定基準電圧入力端子を修正した電圧供給選択回路32に接続し、追加したセレクタ付き電源ノイズ測定セルの選択信号入力端子を修正した基準値測定選択選択回路35に接続し、追加したセレクタ付き電源ノイズ測定セルの基準値測定電圧入力端子を基準値測定電圧供給端子25に接続し、追加したセレクタ付き電源ノイズ測定セルの測定端子を共通測定端子20に接続することで、電源ノイズ測定点を増やすことが可能である。しかも、この場合は、図6にて示した実施の形態に比べ、制御端子の増加を抑えることが可能である。
【0073】
また、図8の実施の形態では、電源ノイズ測定点は同一系統の電源ライン上に2箇所存在しているが、異なる電源系統の電源ライン上に測定点を設けることも可能である。
【0074】
なお、図8に示す実施の形態では、第1のセレクタ付き電源ノイズ測定セル28の判定基準電圧入力端子28bと第2のセレクタ付き電源ノイズ測定セル29の判定基準電圧入力端子29bに電圧供給選択回路32から判定基準電圧を供給しているが、半導体回路14から、電圧供給選択回路32と判定基準電圧供給端子33と電圧供給選択回路制御端子34とを削除し、第1の判定基準電圧供給端子と第2の判定基準電圧供給端子を追加し、第1のセレクタ付き電源ノイズ測定セル28の判定基準電圧入力端子28bと追加した第1の判定基準電圧供給端子とを接続し、第2のセレクタ付き電源ノイズ測定セル29の判定基準電圧入力端子29bと追加した第2の判定基準電圧供給端子とを接続すれば、電源ノイズ測定セル28、29毎に判定基準電圧を供給することも可能である。
【0075】
図9は、本発明の他の実施の形態における電源ノイズ測定セルを搭載した半導体回路を示す回路図であり、この半導体回路は、局所的なIRドロップを検知し、IRドロップに起因する出力信号の位相ズレを補正することを目的とするものである。
【0076】
図9において、14は半導体回路、15は電源供給端子、16は第1の回路ブロック、17は第2の回路ブロック、18は第1の電源ノイズ測定点、19は第1の判定基準電圧供給端子、21は第1の電源ノイズ測定セル、22は第2の電源ノイズ測定点、23は第2の基準電圧供給端子、24は第2の電源ノイズ測定セル、37は第1のクロック遅延調整回路、38は第2のクロック遅延調整回路、39はクロック入力端子、40は第1の出力端子、41は第2の出力端子である。すなわち、図9の実施の形態における電源ノイズ測定セルを搭載した半導体回路14は、電源供給端子15から電源を供給される第1の回路ブロック16および第2の回路ブロック17と、測定電圧入力端子21aを第1の回路ブロック16の内部の第1の電源ノイズ測定点18に接続され、判定基準電圧入力端子21bを第1の判定基準電圧供給端子19に接続され、測定端子21cを第1のクロック遅延調整回路37に接続された第1の電源ノイズ測定セル21と、測定電圧入力端子24aを第2の回路ブロック17内部の第2の電源ノイズ測定点22に接続され、判定基準電圧入力端子24bを第2の判定基準電圧供給端子23に接続され、測定端子24cを第2のクロック遅延調整回路38に接続された第2の電源ノイズ測定セル24と、第1の回路ブロック16に入力されるクロック信号の伝搬遅延を調整する第1のクロック遅延調整回路37と、第2の回路ブロック17に入力されるクロック信号の伝搬遅延を調整する第2のクロック遅延調整回路38と、第1のクロック遅延調整回路37と第2のクロック遅延調整回路38にクロック信号を入力するクロック入力端子39と、第1の回路ブロック16内で第1のクロック遅延調整回路37から入力されるクロック信号に同期している第1の出力端子40と、第2の回路ブロック17内で第2のクロック遅延調整回路38から入力されるクロック信号に同期している第2の出力端子41とから構成される。
【0077】
図9の実施の形態における半導体回路14に搭載される電源ノイズ測定セル21、24は、図1、図2に示す電源ノイズ測定セルのいずれかであり、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より第1の判定基準電圧供給端子19に第1の判定基準電圧を供給し、かつ第2の判定基準電圧供給端子23には、電源供給端子15より電圧を供給する第1の電源とは異なる第2の電源より第1の判定基準電圧を供給するか、もしくは、電源供給端子15より電圧を供給する第1の電源および基準電圧供給端子19に第1の判定基準電圧を供給する第2の電源とは異なる第3の電源より第2の判定基準電圧を供給することで、第1の電源ノイズ測定点18のIRドロップによる第1の電源ノイズ測定セル21のON/OFFを第1のクロック遅延調整回路37にフィードバックするとともに、第2の電源ノイズ測定点22のIRドロップによる第2の電源ノイズ測定セル24のON/OFFを第2のクロック遅延調整回路38にフィードバックする。これにより、第1のクロック遅延調整回路37、第2のクロック遅延調整回路38は、第1の回路ブロック16、第2の回路ブロック17のそれぞれのIRドロップの発生状況に応じて、第1のクロック遅延調整回路37、第2のクロック遅延調整回路38に入力されるクロック信号に遅延調整を行う。このIRドロップ検知のフィードバックにより、IRドロップに起因する第1の回路ブロック16、第2の回路ブロック17からの本来同期する筈の第1の出力40と第2の出力41の位相ズレを補正することが可能である。
【0078】
図9に示す実施の形態では、1つの電源ノイズ測定点に対して1つの電源ノイズ測定セルでIRドロップを検知し、フィードバックをかけている為、1つの閾値に対するON/OFF(2値)のクロック遅延調整のみ可能であるが、1つの電源ノイズ測定点に対して複数の電源ノイズ測定セルを設置し、それぞれの判定基準電圧入力端子に異なる電圧を供給することにより、フィードバックに複数の閾値を持たせることができ、それによって多値のクロック遅延調整が可能となり、したがって第1の出力40と第2の出力41との位相補正精度を向上させることが可能である。
【0079】
【発明の効果】
以上のように本発明は、電源ノイズ測定点の電圧と判定基準電圧とをMOSトランジスタのゲート−ソース間電圧として供給する電源ノイズ測定セルを設けることにより、半導体回路に面積的なダメージを与えること無く、瞬間的な電源ノイズを測定することができる回路構成と電源ノイズ測定手法を実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の、電源供給側の電源ノイズを測定する為の電源ノイズ測定セルの構成を示す回路図
【図2】本発明の実施の形態の、グラウンド側の電源ノイズを測定する為の電源ノイズ測定セルの構成を示す回路図
【図3】本発明の実施の形態の、電源供給側の電源ノイズを測定する為のセレクタ付き電源ノイズ測定セルの構成を示す回路図
【図4】本発明の実施の形態の、グラウンド側の電源ノイズを測定する為のセレクタ付き電源ノイズ測定セルの構成を示す回路図
【図5】本発明の実施の形態の、電源ノイズ測定セルを搭載した半導体回路の構成を示す回路図
【図6】本発明の他の実施の形態の、電源ノイズ測定セルを搭載した半導体回路の構成を示す回路図
【図7】本発明の他の実施の形態の、電源ノイズ測定セルを搭載した半導体回路の構成を示す回路図
【図8】本発明の他の実施の形態の、電源ノイズ測定セルを搭載した半導体回路の構成を示す回路図
【図9】本発明の他の実施の形態の、電源ノイズ測定セルを搭載した半導体回路の構成を示す回路図
【符号の説明】
2 測定電圧入力端子
3 判定基準電圧入力端子
4 測定端子
6 測定電圧入力端子
7 判定基準電圧入力端子
8 測定端子
9 基準値測定電圧入力端子
10 選択信号入力端子
11 第1のアナログスイッチ
12 第2のアナログスイッチ
18 第1の電源ノイズ測定点
19 第1の判定基準電圧供給端子
20 共通測定端子
21 第1の電源ノイズ測定セル
22 第2の電源ノイズ測定点
23 第2の判定基準電圧供給端子
24 第2の電源ノイズ測定セル
25 基準値測定電圧供給端子
26 基準値測定用の判定基準電圧供給端子
27 基準値測定用の電源ノイズ測定セル
28 第1のセレクタ付き電源ノイズ測定セル
29 第2のセレクタ付き電源ノイズ測定セル
32 電圧供給選択回路
33 判定基準電圧供給端子
34 電圧供給選択回路制御端子
35 基準値測定選択回路
37 第1のクロック遅延調整回路
38 第2のクロック遅延調整回路

Claims (15)

  1. MOSトランジスタで構成される半導体回路上で、測定点となる前記半導体回路の第1の電源がゲートに接続され、第2の電源から供給される判定基準電圧がソースに供給され、測定端子にドレインが接続されていることを特徴とする電源ノイズ測定セル。
  2. MOSトランジスタで構成される半導体回路上で、測定点となる前記半導体回路の第1の電源に測定電圧入力端子が接続され、第2の電源から供給される判定基準電圧がソースに供給され、測定端子にドレインが接続され、基準値測定電圧入力端子が第3の電源に接続され、前記測定電圧入力端子と基準値測定電圧入力端子とのいずれか一方を選択的に出力端子と接続するセレクタ回路が設けられ、前記セレクタ回路の出力端子が前記MOSトランジスタのゲートに接続されていることを特徴とする電源ノイズ測定セル。
  3. MOSトランジスタがPチャンネルトランジスタで構成されて、電源供給側電源の電源ノイズを測定するように構成されていることを特徴とする請求項1または2記載の電源ノイズ測定セル。
  4. MOSトランジスタがNチャンネルトランジスタで構成されて、グラウンド側電源の電源ノイズを測定するように構成されていることを特徴とする請求項1または2記載の電源ノイズ測定セル。
  5. 請求項1記載の電源ノイズ測定セルを用いた回路の構成であって、半導体回路上に前記電源ノイズ測定セルを1個以上搭載し、前記電源ノイズ測定セル全てで共用する測定端子と、前記電源ノイズ測定セル毎に設けられた判定基準電圧入力端子とを有することを特徴とする回路構成。
  6. 半導体回路上に、基準値測定を目的とした電源ノイズ測定セルを、電源ノイズ測定用の電源ノイズ測定セルとは別に搭載し、前記基準値測定を目的として搭載した電源ノイズ測定セルごとに基準値測定電圧入力端子を設けたことを特徴とする請求項5記載の回路構成。
  7. 請求項2記載の電源ノイズ測定セルを用いた回路の構成であって、半導体回路上に前記電源ノイズ測定セルを1個以上搭載し、前記電源ノイズ測定セル全てで共用する測定端子と、前記電源ノイズ測定セル毎に設けた判定基準電圧入力端子と、前記電源ノイズ測定セル全てで共用する基準値測定電圧入力端子と、前記電源ノイズ測定セル毎に設けた選択信号入力端子とを有することを特徴とする回路構成。
  8. 半導体回路上に複数の請求項1記載の電源ノイズ測定セルもしくは複数の請求項2記載の電源ノイズ測定セルを設け、
    前記複数の電源ノイズ測定セルの電圧入力端子に対応した複数の出力端子を有するとともに、これら複数の出力端子から任意の出力端子を選択して、この選択された出力端子を前記電圧入力端子と電気的に接続し、かつ前記選択された出力端子以外の出力端子をオープンにする電圧供給選択回路を設けて、
    前記複数の電源ノイズ測定セルから1つの電源ノイズ測定セルを任意に選択し、この選択された電源ノイズ測定セルに前記電圧供給選択回路より判定基準電圧を供給することで、電源ノイズを測定可能とされている、
    ことを特徴とする回路構成。
  9. 半導体回路上に複数の請求項2記載の電源ノイズ測定セルを設け、前記複数の電源ノイズ測定セルの選択信号入力端子に1対1の対応で接続された複数の出力端子を有するとともに各出力端子ごと任意に出力を設定可能な基準値測定選択回路を設けて、前記基準値測定選択回路から前記複数の電源ノイズ測定セルの選択信号入力端子を制御することで電源ノイズを測定可能とされていることを特徴とする回路構成。
  10. 同一のクロック信号で同期動作することで各々から同位相の出力波形を出力可能であるとともに、異なるIRドロップの傾向を持つ、第1の回路ブロックと第2の回路ブロックとを半導体回路上に設けた回路構成において、請求項1または請求項2に記載の電源ノイズ測定セルを設け、前記電源ノイズ測定セルの測定結果をON/OFFの状態変化をもって判定するように構成し、前記判定の結果によってクロック信号の伝搬遅延を調整するクロック遅延調整回路を、前記第1の回路ブロックと前記第2の回路ブロックのそれぞれの電源およびクロック信号に対応して搭載することで、IRドロップによる同期出力信号の位相ズレを補正可能とされていることを特徴とする回路構成。
  11. 請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、測定対象である第1の電源の変動に起因する電源ノイズ測定セルの状態変化を検出して測定点の電圧レベルを判定することを特徴とする電源ノイズ測定方法。
  12. 請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、電源ノイズ測定セルのON/OFFを検出して、電源ノイズ測定セルの閾値との比較で測定点の電圧レベルを判定することを特徴とする電源ノイズ測定方法。
  13. 請求項5、7、8、9のいずれか1項に記載の回路構成において、測定対象である第1の電源とは異なる第2の電源から判定基準電圧を設定し、電源ノイズ測定セルのドレイン電流値を測定して、電源ノイズ測定セルのIV特性値との比較で測定点の電圧レベルを測定することを特徴とする電源ノイズ測定方法。
  14. 第1の電源および第2の電源とは異なる第3の電源から基準値測定電圧を設定することで、電源ノイズ測定セルのON/OFF閾値の基準値を検出しておくことを特徴とする請求項12記載の電源ノイズ測定方法。
  15. 第1の電源および第2の電源とは異なる第3の電源から基準値測定電圧を設定することで、電源ノイズ測定セルのIV特性の基準値を測定しておくことを特徴とする請求項13記載の電源ノイズ測定方法。
JP2002354469A 2002-12-06 2002-12-06 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法 Pending JP2004184345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002354469A JP2004184345A (ja) 2002-12-06 2002-12-06 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002354469A JP2004184345A (ja) 2002-12-06 2002-12-06 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法

Publications (1)

Publication Number Publication Date
JP2004184345A true JP2004184345A (ja) 2004-07-02

Family

ID=32755443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002354469A Pending JP2004184345A (ja) 2002-12-06 2002-12-06 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法

Country Status (1)

Country Link
JP (1) JP2004184345A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035604A1 (ja) * 2004-09-27 2006-04-06 Advantest Corporation 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置
US8754667B2 (en) 2010-03-19 2014-06-17 Fujitsu Semiconductor Limited Semiconductor device test method and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006035604A1 (ja) * 2004-09-27 2006-04-06 Advantest Corporation 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置
US7558692B2 (en) 2004-09-27 2009-07-07 Advantest Corp. Consumption current balance circuit, compensation current amount adjusting method, timing generator, and semiconductor testing apparatus
US8754667B2 (en) 2010-03-19 2014-06-17 Fujitsu Semiconductor Limited Semiconductor device test method and semiconductor device

Similar Documents

Publication Publication Date Title
US7816936B2 (en) Apparatus for controlling substrate voltage of semiconductor device
US7808268B2 (en) Time based driver output transition (slew) rate compensation
US8519730B2 (en) Circuit, system, and method for degradation detection
US20080129341A1 (en) Semiconductor apparatus
CN101180733A (zh) 以降低的功率维持集成电路性能的装置和方法
JP4939429B2 (ja) 試験装置、及び試験方法
CN203588103U (zh) 电路装置
US7808326B2 (en) PLL circuit
WO2013027739A1 (ja) 劣化診断回路および劣化診断方法
JP2006066833A (ja) 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法,抵抗値補償プログラム及び回路の抵抗値試験プログラム
US6791368B2 (en) Current sensing circuit and method of a high-speed driving stage
US20060150019A1 (en) Semiconductor device, test apparatus and measurement method therefor
US6822501B2 (en) Apparatus for correcting offset voltage
US20100072979A1 (en) Method for testing a variable digital delay line and a device having variable digital delay line testing capabilities
JP2001217692A (ja) 電圧比較回路およびこれを用いた基板バイアス調整回路
JP2004184345A (ja) 電源ノイズ測定セル、それを用いた回路構成および電源ノイズ測定方法
US6794919B1 (en) Devices and methods for automatically producing a clock signal that follows the master clock signal
US7915951B1 (en) Locally calibrated current source
US7965209B2 (en) A/D conversion circuit and A/D conversion method
US8013589B2 (en) Semiconductor device
KR20080035953A (ko) 반도체 시험 장치의 타이밍 교정 회로 및 타이밍 교정 방법
US5808476A (en) Built-in current sensor for IDDQ monitoring
US8793297B2 (en) Phase interpolator, semiconductor device and testing method thereof
US20060261859A1 (en) Semiconductor integrated circuit device
US20080143410A1 (en) Clock Input/Output Device