KR101137535B1 - 시험 장치 및 시험 모듈 - Google Patents

시험 장치 및 시험 모듈 Download PDF

Info

Publication number
KR101137535B1
KR101137535B1 KR1020087030774A KR20087030774A KR101137535B1 KR 101137535 B1 KR101137535 B1 KR 101137535B1 KR 1020087030774 A KR1020087030774 A KR 1020087030774A KR 20087030774 A KR20087030774 A KR 20087030774A KR 101137535 B1 KR101137535 B1 KR 101137535B1
Authority
KR
South Korea
Prior art keywords
delay
test
input terminals
variable delay
microcontroller
Prior art date
Application number
KR1020087030774A
Other languages
English (en)
Other versions
KR20090026152A (ko
Inventor
주니치 마츠모토
마스히로 야마다
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090026152A publication Critical patent/KR20090026152A/ko
Application granted granted Critical
Publication of KR101137535B1 publication Critical patent/KR101137535B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 당해 시험 장치를 제어하는 제어 장치, 상기 피시험 디바이스의 복수의 입력 단자에 공급하여야 할 복수의 시험 패턴을 발생하는 패턴 발생기, 상기 복수의 시험 패턴의 각각을 대응하는 상기 입력 단자에 제공하는 타이밍을 규정하는 복수의 가변 지연 회로, 및 상기 제어 장치로부터의 지시에 따라 각각의 상기 가변 지연 회로에 대해서 소정의 지연 설정값으로 설정한 때의 지연량을 측정하고 상기 소정의 지연 설정값과 측정된 지연량을 대응시켜서 저장하며 평행하게 동작할 수 있는 복수의 마이크로 컨트롤러를 포함하는 시험 장치를 제공한다.
시험 장치, 시험 모듈, 제어 장치, 패턴 발생기, 가변 지연 회로, 마이크로 컨트롤러

Description

시험 장치 및 시험 모듈{Testing apparatus and test module}
본 발명은 시험 장치 및 시험 모듈에 관한 것이다. 특히, 본 발명은 복수의 가변 지연 회로를 포함하는 시험 장치 및 시험 모듈에 관한 것이다. 본 출원은 다음의 일본 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 다음의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고 본 출원의 일부로 한다.
1. 일본특허출원 2006-147191 출원일 2006년 5월 26일
메모리 테스터 등의 시험 장치는 기준 클럭을 가변 지연 회로에 의해 지연시킴으로써 에지 타이밍을 나타내는 타이밍 신호를 생성하고, 타이밍 신호에 따라 피시험 디바이스에 공급할 시험 신호를 생성한다. 가변 지연 회로는 시험 패턴에 의해 지정된 지정 시간에 따라 기준 클럭의 지연량을 변화시킨다.
여기서, 가변 지연 회로는 지연량을 높은 정밀도로 제어하는 것을 목적으로 하여, 시험 패턴에 의해 지정되는 지정 시간의 분해능보다도 충분히 짧은 시간 단위로 지연량을 변화시킬 수 있는 구성으로 되어 있다(예를 들면, 특허 문헌 1 참조). 따라서, 시험 장치는 시험 전에 복수의 가변 지연 회로의 각각에 대하여 각 지연 설정에서의 실제의 지연 시간을 측정하고, 시험 패턴에 의해 지정되는 각 지 정 시간과 가변 지연 회로의 설정값의 대응을 메모리(선형화 메모리)에 저장하는 처리(선형 보정 처리)를 하지 않으면 안된다.
[특허 문헌 1] 일본특허공개 2006-54731호 공보
그런데, 시험 장치는 복수의 가변 지연 회로를 한 개씩 순차로 선택하여, 한 개의 주 제어 장치(예를 들면, 시스템 컨트롤러)에 의해 선형 보정 처리를 수행하고 있었다. 더욱이, 시험 장치는 병행하여 시험하여야 할 핀 수의 증가에 따라 보다 많은 가변 지연 회로를 포함하게 되어 왔다. 이러한 것으로부터, 종래의 시험 장치는 시험 전에 수행되는 선형 보정 처리를 단시간으로 수행하는 것이 곤란하였다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 시험 장치 및 시험 모듈을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 또 다른 유리한 구체예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 있어서, 당해 시험 장치를 제어하는 제어 장치, 피시험 디바이스의 복수의 입력 단자에 공급하여야 할 복수의 시험 패턴을 발생하는 패턴 발생기, 복수의 시험 패턴의 각각을 대응하는 입력 단자에 제공하는 타이밍을 규정하는 복수의 가변 지연 회로, 및 제어 장치로부터의 지시에 따라 각각의 가변 지연 회로에 대해서 소정의 지연 설정값으로 설정한 때의 지연량을 측정하고 소정의 지연 설정값과 측정된 지연량을 대응시켜서 저장하며 평행하게 동작할 수 있는 복수의 마이크로 컨트롤러를 포함하는 시험 장치를 제공한다.
시험 장치는 기준 클럭을 발생하는 기준 클럭 발생기, 및 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹의 각각에 대응하여 설치되며 당해 그룹에 속하는 각각의 입력 단자에 대하여 시험 패턴에 기초하는 시험 신호를 공급하는 복수의 시험 신호 공급부를 더 포함하며, 각각의 시험 신호 공급부는, 복수의 지연 회로, 복수의 마이크로 컨트롤러 가운데 적어도 한 개, 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 당해 입력 단자에 대응하는 시험 패턴에 의해 지정된 지연 지정값에 대응하여 기억된 지연 설정값을 대응하는 가변 지연 회로에 대하여 각각 출력하는 복수의 메모리, 및 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 대응하는 타이밍 신호에 기초하는 시험 신호를 당해 입력 단자에 각각 출력하는 복수의 시험 신호 출력부를 포함하며, 복수의 가변 지연 회로는 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 입력되는 지연 설정값에 따른 지연량만큼 기준 클럭을 지연시킨 타이밍 신호를 각각 생성하며, 복수의 마이크로 컨트롤러는 제어 장치로부터의 지시에 따라 당해 그룹에 대응하는 각각의 가변 지연 회로에 대해서 각각의 지연 설정값에 따른 지연량을 측정하고 측정 결과에 기초하여 각각의 지연 지정값에 대응하는 지연 설정값을 당해 가변 지연 회로에 대응하는 메모리에 저장하여도 된다.
각각의 시험 신호 공급부는, 당해 그룹에 속하는 적어도 하나의 입력 단자에 대응하여 설치된 가변 지연 회로, 메모리, 및 시험 신호 출력부를 각각 포함하는 복수의 제1 반도체 디바이스, 마이크로 컨트롤러를 포함하며 제어 장치에 접속되는 제2 반도체 디바이스, 및 제2 반도체 디바이스와 복수의 제1 반도체 디바이스를 접속하는 로컬 네트워크를 포함하며, 제2 반도체 디바이스는 제어 장치로부터 제1 반도체 디바이스 내의 레지스터에 대한 액세스 요구를 로컬 네트워크에 전송하고, 당해 제1 반도체 디바이스로부터의 액세스 응답을 로컬 네트워크를 통해서 수신하여 제어 장치에 전송하여도 된다.
각각의 제2 반도체 디바이스는, 당해 제2 반도체 디바이스 내의 마이크로 컨트롤러와 로컬 네트워크를 접속하여 마이크로 컨트롤러에 의해 제1 반도체 디바이스를 제어할 지 또는 당해 제2 반도체 디바이스를 통해서 제어 장치와 로컬 네트워크를 접속할 지를 선택하는 네트워크 전환부를 더 포함하며, 제어 장치는 각각의 그룹에 속하는 가변 지연 회로의 지연 설정값을 조정하는 경우에 당해 그룹에 속하는 마이크로 컨트롤러와 로컬 네트워크를 접속하게 네트워크 전환부를 설정하며, 제1 반도체 디바이스 내의 레지스터를 액세스하는 경우에 제어 장치와 로컬 네트워크를 접속하도록 네트워크 전환부를 설정하여도 된다.
각각의 제1 반도체 디바이스는, 당해 제1 반도체 디바이스의 온도를 검출하는 온도 센서를 더 포함하며, 각각의 메모리는 각각의 지연 지정값에 대응하여 복수의 온도 설정값의 각각에 관한 지연 설정값을 기억하며, 마이크로 컨트롤러는 당해 마이크로 컨트롤러가 속하는 그룹 내의 각각의 제1 반도체 디바이스의 온도에 기초하여 당해 제1 반도체 디바이스 내의 메모리에 기억된 어느 온도 설정값에 대응하는 지연 설정값을 당해 메모리로부터 출력시킬 지를 선택하여도 된다.
각각의 시험 신호 공급부는, 복수의 입력 단자의 각각에 대응하여 설치된 복수의 지연량 측정 회로를 더 포함하며, 각각의 지연량 측정 회로는, 가변 지연 회로를 포함하는 루프 경로를 형성하도록 가변 지연 회로의 접속을 전환하는 접속 전환부, 루프 경로에 펄스를 입력하는 펄스 인가부, 및 미리 설정된 길이의 측정 기간 동안에 펄스가 루프 경로를 순환한 회수를 계측하는 계측부를 포함하며, 마이크로 컨트롤러는 당해 마이크로 컨트롤러가 속하는 그룹에 대응하는 둘 이상의 지연량 측정 회로를 측정 기간이 중복되도록 병렬 동작시켜도 된다.
각각의 시험 신호 공급부는, 마이크로 컨트롤러가 실행하여야 하는 마이크로 프로그램을 기억하는 프로그램 메모리를 더 포함하며, 제어 장치는 복수의 메모리에 대한 지연 설정값의 설정에 앞서 각각의 시험 신호 공급부 내의 프로그램 메모리에 대하여 마이크로 프로그램을 기입하여도 된다.
본 발명의 제2 형태에 따르면, 피시험 디바이스를 시험하는 시험 장치에 실장되는 시험 모듈에 있어서, 피시험 디바이스의 복수의 입력 단자에 공급하여야 할 복수의 시험 패턴을 발생하는 패턴 발생기, 복수의 시험 패턴의 각각을 대응하는 입력 단자에 제공하는 타이밍을 규정하는 복수의 가변 지연 회로, 및 제어 장치로부터의 지시에 따라 각각의 가변 지연 회로에 대해서 소정의 지연 설정값으로 설정한 때의 지연량을 측정하고 소정의 지연 설정값과 측정된 지연량을 대응시켜서 저장하며 평행하게 동작할 수 있는 복수의 마이크로 컨트롤러를 포함하는 시험 모듈을 제공한다.
시험 모듈은, 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹의 각각에 대응하여 설치하며, 당해 그룹에 속하는 각각의 입력 단자에 대하여 시험 패턴에 기초하는 시험 신호를 공급하는 복수의 시험 신호 공급부를 더 포함하며, 각각의 시험 신호 공급부는, 복수의 지연 회로, 복수의 마이크로 컨트롤러 가운데 적어도 한 개, 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 당해 입력 단자에 대응하는 시험 패턴에 의해 지정된 지연 지정값에 대응하여 기억된 지연 설정값을 대응하는 가변 지연 회로에 대하여 각각 출력하는 복수의 메모리, 및 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 대응하는 타이밍 신호에 기초하는 시험 신호를 당해 입력 단자에 각각 출력하는 복수의 시험 신호 출력부를 포함하며, 복수의 가변 지연 회로는 당해 그룹에 속하는 각각의 입력 단자에 대응하여 설치되며 시험 장치의 기준 클럭을 입력되는 지연 설정값에 따른 지연량만큼 지연시킨 타이밍 신호를 각각 생성하며, 복수의 마이크로 컨트롤러는 당해 시험 장치를 제어하는 제어 장치로부터의 지시에 따라 당해 그룹에 대응하는 각각의 가변 지연 회로에 대해서 각각의 지연 설정값에 따른 지연량을 측정하고 측정 결과에 기초하여 각각의 지연 지정값에 대응하는 지연 설정값을 당해 가변 지연 회로에 대응하는 메모리에 저장하여도 된다.
또한, 상기 발명의 개요는 본 발명이 필요로 하는 특징의 모두를 열거한 것이 아니며, 이들 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
본 발명에 따르면, 복수의 가변 지연 회로의 선형 보정 처리를 고속으로 수행할 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(100)와 함께 나타낸다.
도 2는 본 실시 형태에 관한 시험 신호 공급부(20)의 구성을 나타낸다.
도 3은 본 실시 형태에 관한 가변 지연 회로(30)의 구성의 일례 및 메모리(32)를 나타낸다.
도 4는 본 실시 형태에 관한 메모리(32)에 의해 기억되는 지연 지정값과 지연 설정값의 대응을 나타내는 테이블의 일례를 나타낸다.
도 5는 본 실시 형태에 관한 시험 장치(10)에서의 제어 장치(12)와 시험 신호 공급부(20)를 접속하기 위한 구성의 일례를 나타낸다.
도 6은 본 실시 형태에 관한 지연량 측정부(70)의 구성의 일례를 복수의 가변 지연 회로(30)와 함께 나타낸다.
도 7은 본 실시 형태에 관한 시험 장치(10)에서의 처리 절차의 일례를 나타낸다.
도 8은 변형예에 따른 시험 신호 공급부(20)의 구성을 나타낸다.
<부호의 설명>
10 … 시험 장치, 12 … 제어 장치, 14 … 기준 클럭 발생기, 16 … 패턴 발생기, 20 … 시험 신호 공급부, 22 … 제1 반도체 디바이스, 24 … 제2 반도체 디바이스, 26 … 로컬 네트워크, 30 … 가변 지연 회로, 32 … 메모리, 34 … 시험 신호 출력부, 40 … 마이크로 컨트롤러, 42 … 프로그램 메모리, 44 … 네트워크 전환부, 50 … 게이트 지연 회로, 52 … 멀티플렉서, 54 … 미소 지연 회로, 56 … 게이트 지연 소자, 60 … 테스터 버스, 62 … 허브, 70 … 지연량 측정부, 72 … 선택부, 74 … 지연 설정값 출력부, 76 … 접속 전환부, 78 … 펄스 인가부, 80 … 계측부, 82 … 산출부, 84 … 저장부, 90 … 지연량 측정 회로, 92 … 온도 센서, 100 … 피시험 디바이스
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니며 또한 실시 형태에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수적인 것은 아니다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(100)와 함께 나타낸다. 시험 장치(10)는 제어 장치(12), 기준 클럭 발생기(14), 패턴 발생기(16), 및 복수의 시험 신호 공급부(20)를 포함하며, 피시험 디바이스(100)를 시험한다.
제어 장치(12)는 당해 시험 장치(10)를 제어한다. 제어 장치(12)는 일례로서 버스를 통하여 기준 클럭 발생기(14), 패턴 발생기(16), 및 복수의 시험 신호 공급부(20)를 제어하여도 된다. 기준 클럭 발생기(14)는 기준 클럭을 발생하고, 복수의 시험 신호 공급부(20)의 각각에 발생된 기준 클럭을 공급한다. 패턴 발생기(16)는 피시험 디바이스(100)의 복수의 입력 단자(여기에서, 입력 단자는 입력 전용 단자와 입출력 단자의 양쪽을 포함한다)에 공급하여야 하는 시험 신호의 패턴을 지정하는 복수의 시험 패턴을 발생한다.
복수의 시험 신호 공급부(20)는 하나 또는 복수의 피시험 디바이스(100)에서 의 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹의 각각에 대응하여 설치된다. 그리고, 복수의 시험 신호 공급부(20)의 각각은 당해 시험 신호 공급부(20)에 대응하는 그룹에 속하는 각각의 입력 단자에 대하여 시험 패턴에 기초하는 시험 신호를 공급한다. 또한, 시험 장치(10)는 기준 클럭 발생기(14), 패턴 발생기(16), 및 복수의 시험 신호 공급부(20)를 포함하는 시험 모듈, 및 당해 시험 모듈과는 별개인 당해 시험 모듈을 제어하는 제어 장치(12)를 포함하여도 된다.
도 2는 본 실시 형태에 관한 시험 신호 공급부(20)의 구성을 나타낸다. 각각의 시험 신호 공급부(20)는 당해 시험 신호 공급부(20)에 대응하는 그룹에 속하는 각각의 입력 단자에 대응해서 설치된 복수의 가변 지연 회로(30), 복수의 메모리(선형화 메모리)(32), 및 복수의 시험 신호 출력부(34)를 포함한다. 더욱이, 각각의 시험 신호 공급부(20)는 마이크로 컨트롤러(40), 프로그램 메모리(42), 및 네트워크 전환부(44)를 포함한다.
또한, 본 실시 형태에서, 각각의 시험 신호 공급부(20)는 복수의 제1 반도체 디바이스(22), 제2 반도체 디바이스(24), 및 로컬 네트워크(26)를 포함하여도 된다. 각각의 제1 반도체 디바이스(22)는 당해 시험 신호 공급부(20)에 대응하는 그룹에 속하는 적어도 하나의 입력 단자에 대응하여 설치된 가변 지연 회로(30), 메모리(32), 및 시험 신호 출력부(34)를 각각 포함한다. 제2 반도체 디바이스(24)는 마이크로 컨트롤러(40), 프로그램 메모리(42), 및 네트워크 전환부(44)를 포함하며, 제어 장치(12)에 접속된다. 제2 반도체 디바이스(24)는 제어 장치(12)로부터 제1 반도체 디바이스(22) 내의 레지스터에 대한 액세스 요구를 로컬 네트워크(26)에 전송하고, 당해 제1 반도체 디바이스(22)로부터의 액세스 응답을 로컬 네트워크(26)를 통해서 수신하여 제어 장치(12)에 전송한다. 로컬 네트워크(26)는 제2 반도체 디바이스(24)와 복수의 제1 반도체 디바이스(22)를 접속한다.
각각의 가변 지연 회로(30)는 기준 클럭 발생기(14)에 의해 출력된 기준 클럭을 입력 받는 동시에 대응하는 메모리(32)에 의해 출력된 지연 설정값을 입력 받는다. 그리고, 각각의 가변 지연 회로(30)는 입력되는 지연 설정값에 따른 지연량만큼 기준 클럭을 지연시킨 타이밍 신호를 각각 출력한다.
각각의 메모리(32)는 가변 지연 회로(30)의 지연량을 설정하기 위한 지연 설정값을 각 지연 지정값에 대응하여 기억한다. 각각의 메모리(32)는 논리 지연량을 물리 지연량으로 변환하는 데이타 변환용 테이블이며, 입력되는 지연 지정값인 논리 지연량과 가변 지연 회로(30)의 물리적인 지연량을 대응시켜서 데이타 변환용의 지연 설정값을 기억한다. 각각의 메모리(32)는 시험 신호의 변화 타이밍을 기준 타이밍으로부터의 지연 시간(지연 지정값)에 의해 지정하는 시험 패턴을 기준 클럭 발생기(14)로부터 입력 받는다. 그리고, 각각의 메모리(32)는 당해 입력 단자에 대응하는 시험 패턴에 의해 지정된 지연 지정값에 대응하여 기억된 지연 설정값을 대응하는 가변 지연 회로(30)에 대하여 각각 출력한다.
각각의 시험 신호 출력부(34)는 대응하는 입력 단자에 출력해야 하는 시험 신호의 변화 타이밍을 나타낸 타이밍 신호를 대응하는 가변 지연 회로(30)로부터 입력 받는다. 그리고, 각각의 시험 신호 출력부(34)는 대응하는 타이밍 신호에 기 초하여 생성된 시험 신호를 당해 입력 단자로 각각 출력한다. 각각의 시험 신호 출력부(34)는 일례로서 대응하는 타이밍 신호에 동기하여 상승 또는 하강하는 시험 신호를 생성하고, 생성된 시험 신호를 대응하는 입력 단자에 각각 출력하여도 된다.
마이크로 컨트롤러(40)는 미리 캘리브레이션을 실행시켜서 각각의 메모리(32)에 지연 설정값을 저장하는 것을 목적으로 하여, 제어 장치(12)로부터의 지시에 따라 당해 그룹에 대응하는 각각의 가변 지연 회로(30)에 대해서 각각의 지연 설정값에 따른 지연량을 측정한다. 그리고, 마이크로 컨트롤러(40)는 측정 결과에 기초하여 각각의 지연 지정값에 대응하는 지연 설정값을 당해 가변 지연 회로(30)에 대응하는 메모리(32)에 저장한다. 또한, 마이크로 컨트롤러(40)에 의해 수행되는 당해 처리를 이하 선형 보정 처리라고 한다.
프로그램 메모리(42)는 마이크로 컨트롤러(40)가 실행해야 하는 마이크로 프로그램을 기억한다. 마이크로 컨트롤러(40)는 시험에 앞서 프로그램 메모리(42)가 기억하는 마이크로 프로그램에 기초하여 동작하여 선형 보정 처리를 수행한다. 더욱이, 제어 장치(12)는 선형 보정 처리에 앞서 각각의 시험 신호 공급부(20) 내의 프로그램 메모리(42)에 대하여 마이크로 프로그램을 예를 들면 브로드캐스트에 의해 기입하여도 된다.
네트워크 전환부(44)는 당해 제2 반도체 디바이스(24) 내의 마이크로 컨트롤러(40)와 로컬 네트워크(26)를 접속하여 마이크로 컨트롤러(40)에 의해 제1 반도체 디바이스(22)를 제어할 지 또는 당해 제2 반도체 디바이스(24)를 통해서 제어 장 치(12)와 로컬 네트워크(26)를 접속할 지를 선택한다. 네트워크 전환부(44)는 일례로서 제어 장치(12)로부터 당해 제어 장치(12) 또는 마이크로 컨트롤러(40)의 어느 쪽을 로컬 네트워크(26)에 접속할 지를 나타내는 설정값을 보유하는 레지스터를 포함하며, 당해 제어 장치(12)로부터 당해 레지스터로 기입이 이루어짐에 따라 접속을 전환하여도 된다. 제어 장치(12)는 일례로서 각각의 그룹에 속하는 가변 지연 회로(30)의 지연 설정값을 조정하는 경우, 당해 그룹에 속하는 마이크로 컨트롤러(40)와 로컬 네트워크(26)를 접속하도록 네트워크 전환부(44)를 설정하여도 된다. 이에 따라, 제어 장치(12)는 복수의 가변 지연 회로(30)를 직접 액세스하지 않고, 각각의 그룹에 속하는 마이크로 컨트롤러(40)로 하여금 당해 그룹에 대응하는 가변 지연 회로(30)의 선형 보정 처리를 수행하게 할 수 있다. 또한, 제어 장치(12)는 일례로서 제1 반도체 디바이스(22) 내의 레지스터를 액세스하는 경우, 당해 제어 장치(12)와 로컬 네트워크(26)를 접속하도록 네트워크 전환부(44)를 설정하여도 된다. 이에 따라, 제어 장치(12)는 복수의 제1 반도체 디바이스(22)에 직접 액세스하여, 복수의 제1 반도체 디바이스(22)를 피시험 디바이스(100)의 시험을 위해서 동작시킬 수 있다.
이러한 시험 장치(10)에 의하면, 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹마다 병행하여 가변 지연 회로(30)에 대한 선형 보정 처리를 할 수 있다. 이에 따라, 시험 장치(10)에 의하면, 복수의 가변 지연 회로(30)의 선형 보정 처리를 고속으로 수행할 수 있다. 또한, 복수의 마이크로 컨트롤러(40)의 각각은 복수의 가변 지연 회로(30)에 대한 선형 보정 처리에 더하여, 시험 전에 미리 복수의 제1 반도체 디바이스(22)의 동작을 진단하여도 된다. 이에 따라, 시험 장치(10)에 의하면, 시험 전에 제1 반도체 디바이스(22)의 동작 진단을 병행하여 수행할 수 있다.
도 3은 본 실시 형태에 관한 가변 지연 회로(30)의 구성의 일례 및 메모리(32)를 나타낸다. 도 4는 본 실시 형태에 관한 메모리(32)에 의해 기억되는 지연 지정값과 지연 설정값의 대응을 나타내는 테이블의 일례를 나타낸다.
본 실시 형태에서, 메모리(32)는 M 비트(M은 양의 정수)로 표현된 지연 지정값의 각 값에 대응하여, N 비트(N은 M보다도 큰 양의 정수)의 지연 설정값을 기억한다. 메모리(32)는 도 4에 나타내는 바와 같은 예를 들면 8 비트의 지연 설정값의 각 값에 대응하여, 12 비트의 지연 설정값을 저장하는 테이블을 기억하여도 된다. 그리고, 메모리(32)는 M 비트로 표현된 지연 지정값을 시험 패턴에 의해 지정하고, 지정한 지연 지정값에 대응하는 N 비트의 지연 설정값을 출력한다.
본 실시 형태에서, 가변 지연 회로(30)는 게이트 지연 회로(50), 멀티플렉서(52), 및 미소 지연 회로(54)를 포함한다. 게이트 지연 회로(50)는 직렬 접속된 실질적으로 동일한 지연 시간을 갖는 복수의 게이트 지연 소자(56)를 포함하며, 입력된 기준 클럭이 순차 통과함으로써 게이트 단위의 지연이 되며, 각 게이트 지연 소자(56)의 출력 신호를 멀티플렉서(52)에 공급한다. 멀티플렉서(52)는 지연 설정값에 따라 복수의 게이트 지연 소자(56) 가운데 어느 하나의 게이트 지연 소자(56)에 의해 출력되는 지연된 기준 클럭을 선택하여 미소 지연 회로(54)에 출력한다. 멀티플렉서(52)는 일례로서 N 비트로 표현된 지연 설정값 가운데 상위 m 비트에 따 라 복수의 게이트 지연 소자(56) 가운데 어느 하나의 게이트 지연 소자(56)로부터 출력된 기준 클럭을 선택하여도 된다.
미소 지연 회로(54)는 게이트 단위의 지연보다도 작은 미소 지연이 가능한 지연 회로이며, 멀티플렉서(52)에 의해 출력된 기준 클럭을 받아서 지연 설정값에 따른 시간만큼 지연시켜 타이밍 신호로서 출력한다. 미소 지연 회로(54)는 일례로서 N 비트로 표현된 지연 설정값에서의 상위 m 비트를 제외하는 n 비트(하위 n 비트)에 따른 지연 시간만큼 멀티플렉서(52)로부터 출력된 기준 클럭을 지연시키고, 지연된 기준 클럭을 타이밍 신호로서 출력하여도 된다. 미소 지연 회로(54)는 일례로서 게이트 지연 소자(56)에 의한 지연 시간의 실질적으로 1/(2n) 시간 단위로 지연 시간을 전환하여도 된다. 이러한 가변 지연 회로(30) 및 메모리(32)에 의하면, 시험 패턴에 의해 지정되는 지연 지정값의 분해능(M 비트)보다도 높은 분해능(N 비트)으로 지연량을 제어할 수 있다.
도 5는 시험 장치(10)에서의 제어 장치(12)와 시험 신호 공급부(20)를 접속하기 위한 구성의 일례를 나타낸다. 시험 장치(10)는 일례로서 테스터 버스(60), 및 당해 테스터 버스(60)에 접속된 복수의 허브(62)를 더 포함하여도 된다. 이 경우, 제어 장치(12)는 테스터 버스(60)에 접속된다. 각각의 시험 신호 공급부(20)에서의 제2 반도체 디바이스(24)는 대응하는 하나의 허브(62)에 접속된다. 시험 장치(10)는 일례로서 128개의 시험 신호 공급부(20)를 각각 16개의 시험 신호 공급부(20)를 접속할 수 있는 8개의 허브(62)에 접속하여도 된다.
또한, 본 실시 형태에서, 각각의 시험 신호 공급부(20)에서의 복수의 제1 반도체 디바이스(22)는 일례로서 링형의 로컬 네트워크(26)를 통해서 제2 반도체 디바이스(24)에 접속되어도 된다. 이에 따라, 제1 반도체 디바이스(22) 및 제2 반도체 디바이스(24)는 적은 단자에 의해 서로를 접속할 수 있다.
이상과 같이 접속된 시험 장치(10)에 의하면, 제어 장치(12)가 복수의 시험 신호 공급부(20)에 대하여 병행으로 액세스할 수 있는 동시에, 복수의 시험 신호 공급부(20) 내의 제2 반도체 디바이스(24)의 각각이 독립적으로 선형 보정 처리를 할 수 있다.
도 6은 본 실시 형태에 관한 지연량 측정부(70)의 구성의 일례를 복수의 가변 지연 회로(30)와 함께 나타낸다. 시험 신호 공급부(20)는 지연량 측정부(70)를 더 포함하여도 된다. 지연량 측정부(70)는 선택부(72), 지연 설정값 출력부(74), 접속 전환부(76), 펄스 인가부(78), 계측부(80), 산출부(82), 및 저장부(84)를 포함한다.
선택부(72)는 당해 시험 신호 공급부(20)가 속하는 그룹에 대응하는 복수의 가변 지연 회로(30)를 하나씩 순차 선택한다. 지연 설정값 출력부(74)는 선택부(72)에 의해 선택된 가변 지연 회로(30)에 대하여 지연 설정값을 순차로 출력 하고, 선택된 가변 지연 회로(30)의 지연 설정을 전환한다. 접속 전환부(76)는 선택부(72)에 의해 선택된 가변 지연 회로(30)를 포함하는 루프 경로를 형성하도록 당해 가변 지연 회로(30)의 접속을 전환한다.
펄스 인가부(78)는 접속 전환부(76)에 의해 형성된 루프 경로에 한 개의 펄 스를 입력한다. 이에 따라, 루프 경로는 한 개의 펄스가 루프하여 당해 루프 경로의 전체 지연량에 대응한 주파수를 발생한다. 계측부(80)는 미리 설정된 측정 기간 동안에 펄스 인가부(78)에 입력된 펄스가 루프 경로를 순환한 회수를 계측한다. 산출부(82)는 계측부(80)에 의해 계측된 회수에 기초하여 루프 경로의 전체 루프 지연량을 구한다. 그리고, 계측부(80)는 지연 설정값으로부터 최소(제로 설정값)시의 전체 루프 지연량(제로 시 지연량)을 뺌으로써 각각의 지연 설정값에서의 실제의 물리 지연량을 구한다.
저장부(84)는 복수의 가변 지연 회로(30)의 각각에 대하여 산출한 각 지연 설정값마다 얻어진 물리 지연량에 기초하여, 복수의 가변 지연 회로(30)의 각각에 대하여 각 지연 지정값과 물리 지연량이 일치하는 지연 설정값을 대응하는 메모리(32)에 저장한다. 저장부(84)는 일례로서 복수의 가변 지연 회로(30)의 각각에 대하여 각 지연 지정값과 측정 결과의 물리 지연량이 가장 오차가 작은 지연 설정값을 검출하여 대응하는 메모리(32)에 저장한다.
또한, 접속 전환부(76), 펄스 인가부(78), 및 계측부(80)는 각각의 제1 반도체 디바이스(22) 내에 포함되어도 된다. 또한, 선택부(72), 지연 설정값 출력부(74), 산출부(82), 및 저장부(84)는 제2 반도체 디바이스(24) 내의 마이크로 컨트롤러(40) 내에 포함되어도 된다.
도 7은 본 실시 형태에 관한 시험 장치(10)에서의 처리 절차의 일례를 나타낸다. 우선, 제어 장치(12)는 각각의 시험 신호 공급부(20) 내의 프로그램 메모리(42)에 대하여 마이크로 프로그램을 테스터 버스(60)를 통해서 예를 들면 브로드 캐스트에 의해 기입한다(S11). 다음에, 제어 장치(12)는 각각의 시험 신호 공급부(20) 내의 마이크로 컨트롤러(40)에 대하여 테스터 버스(60)를 통해서 선형 보정 처리의 동작 시작의 명령을 공급한다(S12).
다음에, 선형 보정 처리의 동작 시작 명령을 받은 각각의 마이크로 컨트롤러(40)는 프로그램 메모리(42)에 기입된 마이크로 프로그램을 실행하고, 서로 병행하여 단계 S21 내지 S31의 처리를 시작한다(S13).
단계 S13에서 각각의 마이크로 컨트롤러(40)는 각각에 포함되는 복수의 가변 지연 회로(30)에 대해서 단계 S22 내지 S29의 처리를 반복한다(S21, S30). S22 내지 S29의 루프 처리에서 우선 선택부(72)는 각각의 제1 반도체 디바이스(22) 내에 포함된 레지스터 등에 설정값을 기입함으로써 제1 반도체 디바이스(22) 내의 접속 전환부(76)로 하여금 복수의 가변 지연 회로(30) 가운데 어느 하나의 가변 지연 회로(30)를 선택하게 한다(S22). 다음에, 제1 반도체 디바이스(22) 내의 접속 전환부(76)는 선택부(72)로부터의 설정에 따라 선택된 가변 지연 회로(30)를 포함하는 루프 경로를 형성한다(S23). 다음에, 제1 반도체 디바이스(22) 내의 계측부(80)는 펄스 인가부(78)에 의해 루프 경로에 펄스를 입력하여, 지연이 없는 상태로 설정된 가변 지연 회로(30)의 지연 시간을 측정한다(S24).
다음에, 지연 설정값 출력부(74)는 각각의 제1 반도체 디바이스(22) 내에 포함된 레지스터 등에 설정값을 기입함으로써 가변 지연 회로(30)의 각 지연 설정값을 순차 설정하여 단계 S26 내지 S28의 처리를 반복한다(S25, S29). 단계 S26 내지 S28의 루프 처리에서, 제1 반도체 디바이스(22) 내의 계측부(80)는 마이크로 컨 트롤러(40)의 지시에 따라 지연 설정값 출력부(74)에 의해 설정된 지연 설정값으로 설정된 경우의 가변 지연 회로(30)의 지연 시간을 측정한다(S26). 다음에, 산출부(82)는 계측부(80)에 의해 측정된 지연 시간을 취득하고, 취득된 지연 시간에 기초하여 각각의 지연 지정값에 대한 지연 설정값을 산출하는 선형화 처리를 수행한다(S27). 산출부(82)는 선형화 처리의 일례로서 각각의 지연 지정값에 측정 결과의 물리 지연량이 가장 가까워지는 지연 설정값을 검출하고, 검출된 값을 지연 지정값에 대응시키는 처리를 수행한다. 다음에, 저장부(84)는 선형화 처리에 의해 산출된 지연 지정값에 대한 지연 설정값을 선택된 가변 지연 회로(30)에 대응하는 메모리(32)에 저장한다(S28).
다음에, 각각의 마이크로 컨트롤러(40)는 복수의 시험 신호 공급부(20)에 관한 S21 내지 S30의 루프 처리를 종료하면, 예를 들면 완료 통지를 제어 장치(12)에 송신하는 등의 종료 처리를 수행하여(S31) 선형 보정 처리(S13)를 종료한다.
다음에, 제어 장치(12)는 복수의 시험 신호 공급부(20)의 각각이 단계 S13의 선형 보정 처리를 종료하면, 각 시험 신호 공급부(20) 내의 마이크로 컨트롤러(40)에 대하여 테스터 버스(60)를 통해서 예를 들면 브로드캐스트에 의해 동작 종료 명령을 공급한다(S14). 동작 종료 명령을 받은 각각의 마이크로 컨트롤러(40)는 마이크로 프로그램의 실행을 정지한다.
이상과 같이, 시험 장치(10)에 의하면, 복수의 제2 반도체 디바이스(24)를 병행하여 동작시켜서 복수의 가변 지연 회로(30)에 대한 선형 보정 처리를 병행하여 수행할 수 있다. 이에 따라, 시험 장치(10)에 의하면, 복수의 가변 지연 회 로(30)에 대한 선형 보정 처리를 고속으로 수행할 수 있다. 예를 들면, 128개의 제2 반도체 디바이스(24)를 포함하는 시험 장치(10)는 처리 시간을 1/128로 단축할 수 있다.
도 8은 변형예에 따른 시험 신호 공급부(20)의 구성을 나타낸다. 본 변형예는 본 실시 형태와 실질적으로 동일한 구성 및 기능을 가지므로 이하 상이점을 제외하고 설명을 생략하며, 도 8에 있어서 도 2 및 도 7에서 나타낸 부재와 실질적으로 동일한 구성 및 기능을 갖는 부재에는 동일한 부호를 붙인다.
변형예에 따른 각각의 시험 신호 공급부(20)는 복수의 입력 단자의 각각에 대응하여 설치된 복수의 지연량 측정 회로(90)를 더 포함한다. 복수의 제1 반도체 디바이스(22)는 당해 제1 반도체 디바이스(22)에 대응하는 입력 단자에 대응하여 설치된 지연량 측정 회로(90)를 포함하여도 된다.
각각의 지연량 측정 회로(90)는 접속 전환부(76), 펄스 인가부(78), 및 계측부(80)를 포함한다. 접속 전환부(76)는 선형 보정 처리 시에 대응하는 가변 지연 회로(30)를 포함하는 루프 경로를 형성하도록 가변 지연 회로(30)의 접속을 전환한다. 펄스 인가부(78)는 접속 전환부(76)에 의해 형성된 루프 경로에 펄스를 입력한다. 계측부(80)는 미리 설정된 길이의 측정 기간 동안에 펄스가 루프 경로를 순환한 회수를 계측한다. 본 변형예에서 마이크로 컨트롤러(40)는 당해 마이크로 컨트롤러(40)가 속하는 그룹에 대응하는 둘 이상의 지연량 측정 회로(90)를 측정 기간이 중복하도록 병렬 동작시킨다.
이에 따라, 본 변형예에 따른 시험 장치(10)에 의하면, 각 가변 지연 회 로(30)의 지연량의 측정 처리를 각각의 제1 반도체 디바이스(22)에 의해 병행하여 처리시킬 수 있으므로, 복수의 가변 지연 회로(30)의 선형 보정 처리를 더 고속으로 수행할 수 있다.
또한, 본 변형예에 따른 각각의 시험 신호 공급부(20) 내의 제1 반도체 디바이스(22)는 당해 제1 반도체 디바이스(22)의 온도를 검출하는 온도 센서(92)를 더 포함하여도 된다. 이 경우, 각각의 메모리(32)는 온도 센서(92)로 측정한 온도점에서 선형 보정 처리한 결과의 지연 설정값을 각 온도점마다(예를 들면 1도 온도차마다) 당해 메모리(32)에 기억한다. 이 경우, 마이크로 컨트롤러(40)는 당해 마이크로 컨트롤러(40)가 속하는 그룹 내의 각각의 제1 반도체 디바이스(22)의 온도에 기초하여, 당해 제1 반도체 디바이스(22) 내의 메모리(32)에 기억된 어느 온도 설정값에 대응하는 지연 설정값을 당해 메모리(32)로부터 출력시킬 지를 선택한다. 이에 따라, 시험 신호 공급부(20)에 의하면, 제1 반도체 디바이스(22)의 온도 변화에 의해 지연 설정값에 대한 가변 지연 회로(30)의 지연 시간이 변동하는 경우일지라도 지연 지정값에 대한 지연 시간을 일정하게 할 수 있는 결과, 타이밍 정밀도를 유지할 수 있다. 또한, 마이크로 컨트롤러(40)는 선형 보정 처리한 온도점(보정 시 온도점)에서의 소망 온도 이상의 변동(예를 들면 섭씨 ±2도 이상의 변동)이 온도 센서(92)로부터 검출된 경우, 시스템에 대하여 온도 이상을 통지하여도 된다. 이에 따라, 시험 장치(10)는 안정된 타이밍이 요구되는 시험에서 시험 품질의 보다 나은 향상을 실현할 수 있다. 또한, 도 2에 나타낸 시험 신호 공급부(20)에 온도 센서(92)를 내장하여 마찬가지로 시스템에 온도 이상을 통지하여도 된다.
이상, 본 발명을 실시 형태를 이용해서 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에 한정되지는 않는다. 상기 실시 형태에 다양한 변경 또는 개량을 추가할 수 있다는 것이 당업자에게 명확하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이 청구의 범위의 기재로부터 명확하다.

Claims (9)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    당해 시험 장치를 제어하는 제어 장치;
    상기 피시험 디바이스의 복수의 입력 단자에 공급하여야 할 복수의 시험 패턴을 발생하는 패턴 발생기;
    기준 클럭을 발생하는 기준 클럭 발생기; 및
    상기 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹의 각각에 대응하여 설치되며, 당해 그룹에 속하는 각각의 상기 입력 단자에 대하여 상기 시험 패턴에 기초하는 시험 신호를 공급하는 복수의 시험 신호 공급부
    를 포함하고,
    상기 제어 장치는, 상기 패턴 발생기, 상기 기준 클럭 발생기 및 상기 복수의 시험 신호 공급부를 제어하고,
    상기 복수의 시험 신호 공급부의 각각은,
    (i) 상기 기준 클럭 발생기에 의해 발생된 상기 기준 클럭을 입력받고, (ii) 당해 그룹에 속하는 각각의 상기 입력 단자에 대응하여 설치되며, (iii) 상기 복수의 시험 패턴의 각각을 대응하는 상기 입력 단자에 제공하는 타이밍을 규정하고, 입력되는 지연 설정값에 따른 지연량만큼 상기 기준 클럭을 지연시킨 타이밍 신호를 각각 생성하는 복수의 가변 지연 회로;
    (i) 상기 패턴 발생기에 의해 발생된 상기 시험 패턴을 입력받고, (ii) 당해 그룹에 속하는 상기 입력 단자에 각각 대응하여 설치되며, (iii) 당해 입력 단자에 대응하는 상기 시험 패턴에 의해 지정된 지연 지정값에 대응하여 기억된 상기 지연 설정값을 대응하는 상기 가변 지연 회로에 대하여 각각 출력하는 복수의 메모리;
    (i) 각각의 상기 복수의 가변 지연 회로에 의해 생성된 상기 타이밍 신호를 입력받고, (ii) 당해 그룹에 속하는 각각의 상기 입력 단자에 대응하여 설치되며, (iii) 대응하는 상기 타이밍 신호에 기초하는 시험 신호를 당해 입력 단자에 각각 출력하는 복수의 시험 신호 출력부;
    상기 복수의 입력 단자의 각각에 대응하여 설치된 복수의 지연량 측정 회로; 및
    상기 제어 장치로부터의 지시에 따라 각각의 상기 가변 지연 회로가 소정의 지연 설정값으로 설정된 때의 각각의 상기 가변 지연 회로에 대해서 지연량을 측정하고, 상기 소정의 지연 설정값과 측정된 지연량을 대응시켜서 저장하며 평행하게 동작할 수 있는 적어도 하나의 마이크로 컨트롤러
    를 포함하고,
    상기 마이크로 컨트롤러는 상기 제어 장치로부터의 지시에 따라 당해 그룹에 대응하는 각각의 상기 가변 지연 회로에 대해서 각각의 상기 지연 설정값에 따른 지연량을 측정하고, 측정 결과에 기초하여 각각의 상기 지연 지정값에 대응하는 상기 지연 설정값을 당해 가변 지연 회로에 대응하는 상기 메모리에 저장하는 시험 장치.
    시험 장치.
  2. 삭제
  3. 제1항에 있어서,
    각각의 상기 시험 신호 공급부는,
    당해 그룹에 속하는 적어도 하나의 상기 입력 단자에 대응하여 설치된 상기 가변 지연 회로, 상기 메모리, 및 상기 시험 신호 출력부를 각각 포함하는 복수의 제1 반도체 디바이스;
    상기 마이크로 컨트롤러를 포함하며, 상기 제어 장치에 접속되는 제2 반도체 디바이스; 및
    상기 제2 반도체 디바이스와 상기 복수의 제1 반도체 디바이스를 접속하는 로컬 네트워크
    를 포함하며,
    상기 제2 반도체 디바이스는 상기 제어 장치로부터 상기 제1 반도체 디바이스 내의 레지스터에 대한 액세스 요구를 상기 로컬 네트워크에 전송하고, 당해 제1 반도체 디바이스로부터의 액세스 응답을 상기 로컬 네트워크를 통해서 수신해서 상기 제어 장치에 전송하는 시험 장치.
  4. 제3항에 있어서,
    각각의 상기 제2 반도체 디바이스는 당해 제2 반도체 디바이스 내의 상기 마이크로 컨트롤러와 상기 로컬 네트워크를 접속하여 상기 마이크로 컨트롤러에 의해 상기 제1 반도체 디바이스를 제어할 지, 또는 당해 제2 반도체 디바이스를 통해서 상기 제어 장치와 상기 로컬 네트워크를 접속할 지를 선택하는 네트워크 전환부를 더 포함하며,
    상기 제어 장치는 각각의 그룹에 속하는 상기 가변 지연 회로의 상기 지연 설정값을 조정하는 경우에 당해 그룹에 속하는 상기 마이크로 컨트롤러와 상기 로컬 네트워크를 접속하도록 상기 네트워크 전환부를 설정하며, 상기 제1 반도체 디바이스 내의 레지스터를 액세스하는 경우에 상기 제어 장치와 상기 로컬 네트워크를 접속하도록 상기 네트워크 전환부를 설정하는 시험 장치.
  5. 제3항에 있어서,
    각각의 상기 제1 반도체 디바이스는 당해 제1 반도체 디바이스의 온도를 검출하는 온도 센서를 더 포함하며,
    각각의 상기 메모리는 각각의 상기 지연 지정값에 대응하여 복수의 온도 설정값의 각각에 관한 상기 지연 설정값을 기억하며,
    상기 마이크로 컨트롤러는 당해 마이크로 컨트롤러가 속하는 상기 그룹 내의 각각의 상기 제1 반도체 디바이스의 온도에 기초하여 당해 제1 반도체 디바이스 내의 상기 메모리에 기억된 어느 온도 설정값에 대응하는 상기 지연 설정값을 당해 메모리로부터 출력시킬 지를 선택하는 시험 장치.
  6. 제3항에 있어서,
    각각의 상기 지연량 측정 회로는,
    상기 가변 지연 회로를 포함하는 루프 경로를 형성하도록 상기 가변 지연 회로의 접속을 전환하는 접속 전환부;
    상기 루프 경로에 펄스를 입력하는 펄스 인가부; 및
    미리 설정된 길이의 측정 기간 동안에 상기 펄스가 상기 루프 경로를 순환한 회수를 계측하는 계측부
    를 포함하며,
    상기 마이크로 컨트롤러는 당해 마이크로 컨트롤러가 속하는 상기 그룹에 대응하는 둘 이상의 상기 지연량 측정 회로를 상기 측정 기간이 중복하도록 병렬 동작시키는 시험 장치.
  7. 제3항에 있어서,
    각각의 상기 시험 신호 공급부는 상기 마이크로 컨트롤러가 실행하여야 할 마이크로 프로그램을 기억하는 프로그램 메모리를 더 포함하며,
    상기 제어 장치는 상기 복수의 메모리에 대한 상기 지연 설정값의 설정에 앞서 각각의 상기 시험 신호 공급부 내의 상기 프로그램 메모리에 대하여 상기 마이크로 프로그램을 기입하는 시험 장치.
  8. 피시험 디바이스를 시험하는 시험 장치에 실장되는 시험 모듈에 있어서,
    상기 피시험 디바이스의 복수의 입력 단자에 공급하여야 할 복수의 시험 패턴을 발생하는 패턴 발생기; 및
    상기 복수의 입력 단자를 둘 이상의 입력 단자로 분할한 복수의 그룹의 각각에 대응하여 설치되며, 당해 그룹에 속하는 각각의 상기 입력 단자에 대하여 상기 시험 패턴에 기초하는 시험 신호를 공급하는 복수의 시험 신호 공급부
    를 포함하고,
    복수의 상기 시험 신호 공급부의 각각은,
    (i) 상기 시험 장치에서 의해 발생된 기준 클럭을 입력받고, (ii) 당해 그룹에 속하는 각각의 상기 입력 단자에 대응하여 설치되며, (iii) 상기 복수의 시험 패턴의 각각을 대응하는 상기 입력 단자에 제공하는 타이밍을 규정하고, 입력되는 지연 설정값에 따른 지연량만큼 상기 시험 장치의 상기 기준 클럭을 지연시킨 타이밍 신호를 각각 생성하는 복수의 가변 지연 회로;
    (i) 상기 패턴 발생기에 의해 발생된 상기 시험 패턴을 입력받고, (ii) 당해 그룹에 속하는 상기 입력 단자에 각각 대응하여 설치되며, (iii) 당해 입력 단자에 대응하는 상기 시험 패턴에 의해 지정된 지연 지정값에 대응하여 기억된 상기 지연 설정값을 대응하는 상기 가변 지연 회로에 대하여 각각 출력하는 복수의 메모리;
    (i) 각각의 상기 복수의 가변 지연 회로에 의해 생성된 상기 타이밍 신호를 입력받고, (ii) 당해 그룹에 속하는 각각의 상기 입력 단자에 대응하여 설치되며, (iii) 대응하는 상기 타이밍 신호에 기초하는 시험 신호를 당해 입력 단자에 각각 출력하는 복수의 시험 신호 출력부;
    상기 복수의 입력 단자의 각각에 대응하여 설치된 복수의 지연량 측정 회로; 및
    상기 시험 장치를 제어하는 제어 장치로부터의 지시에 따라 각각의 상기 가변 지연 회로가 소정의 지연 설정값으로 설정된 때의 각각의 상기 가변 지연 회로에 대해서 지연량을 측정하고, 상기 소정의 지연 설정값과 측정된 지연량을 대응시켜서 저장하며 평행하게 동작할 수 있는 적어도 하나의 마이크로 컨트롤러
    를 포함하고,
    상기 마이크로 컨트롤러는 상기 제어 장치로부터의 지시에 따라 당해 그룹에 대응하는 각각의 상기 가변 지연 회로에 대해서 각각의 상기 지연 설정값에 따른 지연량을 측정하고, 측정 결과에 기초하여 각각의 상기 지연 지정값에 대응하는 상기 지연 설정값을 당해 가변 지연 회로에 대응하는 상기 메모리에 저장하는 시험 모듈.
  9. 삭제
KR1020087030774A 2006-05-26 2007-04-26 시험 장치 및 시험 모듈 KR101137535B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006147191 2006-05-26
JPJP-P-2006-147191 2006-05-26
PCT/JP2007/059062 WO2007138814A1 (ja) 2006-05-26 2007-04-26 試験装置および試験モジュール

Publications (2)

Publication Number Publication Date
KR20090026152A KR20090026152A (ko) 2009-03-11
KR101137535B1 true KR101137535B1 (ko) 2012-04-20

Family

ID=38778335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030774A KR101137535B1 (ko) 2006-05-26 2007-04-26 시험 장치 및 시험 모듈

Country Status (5)

Country Link
US (1) US7782064B2 (ko)
JP (1) JP5100645B2 (ko)
KR (1) KR101137535B1 (ko)
TW (1) TWI404958B (ko)
WO (1) WO2007138814A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029597A1 (ja) 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム
JP2011081732A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその調整方法並びにデータ処理システム
US9213054B2 (en) * 2011-03-14 2015-12-15 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
JP2014185853A (ja) * 2013-03-21 2014-10-02 Advantest Corp 電流補償回路、半導体デバイス、タイミング発生器、試験装置
US11061077B2 (en) * 2017-03-09 2021-07-13 Keithley Instruments, Llc Parallel trigger model for test and measurement instruments
KR20200016680A (ko) * 2018-08-07 2020-02-17 삼성전자주식회사 피크 노이즈를 감소한 테스트 장치, 테스트 방법 및 테스트가 수행되는 반도체 장치
JP7072531B2 (ja) * 2019-03-12 2022-05-20 株式会社日立製作所 異常検出装置および異常検出方法
US11726904B2 (en) 2021-09-23 2023-08-15 International Business Machines Corporation Controlled input/output in progress state during testcase processing
CN113917871B (zh) * 2021-10-12 2024-02-27 北京英创汇智科技有限公司 一种适用于实车信号测试的电子控制装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
US6728903B1 (en) * 1998-09-30 2004-04-27 Advantest Corporation Electric part test system
US20060041772A1 (en) * 2004-08-12 2006-02-23 Advantest Corporation Timing generator, test apparatus and skew adjusting method
US7231573B2 (en) * 2002-12-20 2007-06-12 Verigy Pte. Ltd. Delay management system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310471A (ja) 1986-07-01 1988-01-18 Mitsubishi Electric Corp 燃料電池発電システム
JPH082623Y2 (ja) * 1986-07-07 1996-01-29 株式会社アドバンテスト 遅延量測定回路
JP2004212291A (ja) * 2003-01-07 2004-07-29 Advantest Corp 調整装置及び試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728903B1 (en) * 1998-09-30 2004-04-27 Advantest Corporation Electric part test system
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
US7231573B2 (en) * 2002-12-20 2007-06-12 Verigy Pte. Ltd. Delay management system
US20060041772A1 (en) * 2004-08-12 2006-02-23 Advantest Corporation Timing generator, test apparatus and skew adjusting method

Also Published As

Publication number Publication date
JPWO2007138814A1 (ja) 2009-10-01
US20090295404A1 (en) 2009-12-03
JP5100645B2 (ja) 2012-12-19
US7782064B2 (en) 2010-08-24
WO2007138814A1 (ja) 2007-12-06
KR20090026152A (ko) 2009-03-11
TWI404958B (zh) 2013-08-11
TW200745582A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
KR101137535B1 (ko) 시험 장치 및 시험 모듈
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
KR20020010545A (ko) 타이밍 교정방법 및 타이밍 교정기능을 가진 반도체 디바이스 시험장치
WO2008007636A1 (fr) Testeur, procédé d&#39;ajustement, et programme d&#39;ajustement
KR100995812B1 (ko) 시험 장치, 시험 방법, 및 프로그램
JP2005091038A (ja) 試験装置
JP4792340B2 (ja) 試験装置および試験方法
US20050182583A1 (en) Testing apparatus
JP2006300894A (ja) 試験装置、及びプログラム
US7237167B2 (en) Testing apparatus
JP4351677B2 (ja) 試験装置
JP2005091037A (ja) 試験装置及び試験方法
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
EP1653239B1 (en) Test apparatus with waveform formatter
KR102426476B1 (ko) 반도체 소자의 테스트 및 타이밍 보정 기능을 구비한 테스트 장치
JP2005091040A (ja) 試験装置
JP2006226791A (ja) 試験装置、タイミング発生器、及びプログラム
TWI413778B (zh) 可調整的測試型樣結果潛伏時間
JP2000149593A (ja) Ｉｃ試験装置
KR101323372B1 (ko) 신호 발생 장치 및 이를 이용한 자동 테스트 장치
JPH02198375A (ja) Ｉｃ試験装置
JP5249357B2 (ja) 電子デバイス、試験装置および試験方法
WO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
KR101234306B1 (ko) 오토 스트로브를 이용한 번인 테스트 방법
JP3101686B2 (ja) Ｉｃテスター

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8