CN103000657B - 发光装置及电子设备 - Google Patents

发光装置及电子设备 Download PDF

Info

Publication number
CN103000657B
CN103000657B CN201210336763.4A CN201210336763A CN103000657B CN 103000657 B CN103000657 B CN 103000657B CN 201210336763 A CN201210336763 A CN 201210336763A CN 103000657 B CN103000657 B CN 103000657B
Authority
CN
China
Prior art keywords
light
electrode
data wire
transistor
power line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210336763.4A
Other languages
English (en)
Other versions
CN103000657A (zh
Inventor
洼田岳彦
神田荣二
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumitec Display Technology Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN103000657A publication Critical patent/CN103000657A/zh
Application granted granted Critical
Publication of CN103000657B publication Critical patent/CN103000657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

本发明提供一种发光装置及电子设备，在基板(10)的面上形成有驱动晶体管(Tdr)和电容元件(C1)。驱动晶体管(Tdr)控制向发光元件(E)供给的电流量。电容元件(C1)与驱动晶体管(Tdr)的栅电极电连接，设定、保持栅极电位(Vg)。在覆盖驱动晶体管(Tdr)和电容元件(C1)的第一绝缘层(L1)的面上，形成有经由接触孔(Ha3)与驱动晶体管(Tdr)导通的元件导通部(71)。元件导通部(71)与发光元件E的第一电极(21)连接。从垂直于基板(10)的方向观察，元件导通部(71)隔着驱动晶体管(Tdr)配置在与电容元件(C1)相反的一侧的区域。由此，可抑制对发光元件的发光造成影响的寄生电容的产生。

Description

发光装置及电子设备
本申请是申请日为2006年11月28日、申请号为200610160486.0、发明名称为“发光装置及电子设备”的发明专利申请的分案申请。
技术领域
本发明涉及一种利用了有机EL(ElectroLuminescent)材料等的发光材料的发光装置的构造。
背景技术
以往，提出了一种将根据栅极电位控制向发光元件供给的电流量的晶体管(下面称作“驱动晶体管”)按每个发光元件而配置的有源矩阵方式的发光装置(例如，专利文献1)。驱动晶体管的栅电极连接有用于设定、保持其电位的电容元件。驱动晶体管经由图案形成为规定形状的源极金属而与发光元件电连接。
为了对应于发光元件的高精细化和发光装置的小型化，需要通过靠近配置与发光元件相关的各要素来缩小各发光元件的面积。但是，会在相互接近的要素之间产生寄生电容。例如，由于以上构成中的源极金属和电容元件的各电极经由绝缘层而靠近配置在相互重叠的位置，所以，容易在两者之间产生寄生电容。而且，因寄生于各要素的电容，会导致阻碍发光元件的举动(发光的时间长与光量)的高精度控制的问题。以上述情况为背景，本发明的目的在于抑制对发光元件的发光造成影响的寄生电容。
专利文献1：特开2004-119219号公报
发明内容
本发明一个方式的发光装置，在基板上配置有：控制供给到发光元件的电流量的驱动晶体管、与驱动晶体管的栅电极电连接的电容元件(例如图2的电容元件C1和图25及图26的电容元件C2)、和将驱动晶体管 与发光元件电连接的元件导通部(例如各实施方式中的元件导通部71、72及73)，元件导通部，隔着驱动晶体管配置在与电容元件相反的一侧的区域。本方式的具体例作为第一实施方式～第三实施方式将在后面叙述。
根据该构成，由于元件导通部隔着驱动晶体管配置在与电容元件相反的一侧，所以，与从垂直于基板的方向观察，在元件导通部配置在驱动晶体管和电容元件的间隙的构成相比，寄生于电容元件和元件导通部的电容被降低。因此，可以降低电容元件及元件导通部的一方的电位变动对另一方电位的影响。
另外，电容元件典型用于设定或保持驱动晶体管的栅电极的电位。例如，一个方式中的电容元件(例如图2的电容元件C1)介于驱动晶体管的栅电极与数据线之间。在该构成中，通过电容元件的电容耦合，驱动晶体管的栅电极被设定在数据线的电位变动量所对应的电位。而且，其他方式中的电容元件(例如图25和图26的电容元件C2)介于驱动晶体管的栅电极与被供给恒定电位的布线(例如电源线)之间。在该构成中，从数据线供给到驱动晶体管的栅电极的电位保持于电容元件。
在本发明的优选方式中，驱动晶体管包括形成有沟道区域的半导体层、和隔着栅极绝缘层而与沟道区域对置的栅电极；电容元件包括：与栅电极电连接的第一电极(例如图2的电极E1)、和隔着栅极绝缘层而与第一电极对置的第二电极(例如图2的电极E2)，元件导通部形成在覆盖栅电极和第一电极的绝缘层(例如图4的第一绝缘层L1)的面上。根据该方式，由于元件导通部与驱动晶体管和电容元件由不同层形成，所以，可进一步降低在元件导通部和电容元件之间寄生的电容。
在更优选的方式中，电容元件的第一电极与驱动晶体管的栅电极连接(例如各实施方式中的中间导电体51、52及53)。根据该方式，与第一电极和栅电极分开形成的构成相比，可以削减驱动晶体管与电容元件的间隙空间。
而且，在其他的方式中，驱动晶体管的半导体层和电容元件的第二电极从同一层形成。根据该构成，与半导体层和电容元件由不同层形成的情况相比，可实现制造工序的简单化和制造成本的降低。另外，在本发明中， 多个要素“从同一层形成”是指，通过选择性除去公共的膜体(不论是单层还是多层)，由同一工序形成多个要素，不论各要素是相互分离还是连接在一起。
在本发明具体的方式中，设置有根据选择信号而变为导通状态或者截止状态的选择晶体管，驱动晶体管的栅电极经由变为导通状态的选择晶体管而被设定在从数据线供给的数据信号所对应的电位，选择晶体管隔着电容元件配置在与驱动晶体管相反的一侧。并且，在更加优选的方式中，选择晶体管的半导体层与第二电极连接(例如半导体层41、42及43)，驱动晶体管的栅电极的电位根据基于数据信号的供给而引起的第二电极的电位变动量而设定(基于电容元件的电容耦合)。在该方式中，由于选择晶体管的半导体层与第二电极连接而形成，所以，与分别由不同层形成的构造相比，可实现制造工序的简单化和制造成本的降低。
在本发明的优选方式中，设置有根据初始化信号而变为导通状态或截止状态的初始化晶体管，驱动晶体管经由变为导通状态的初始化晶体管而成二级管连接，初始化晶体管隔着驱动晶体管配置在与电容元件相反的一侧。根据该方式，经由初始化晶体管而成二级管连接的驱动晶体管的栅电极，被设定在该驱动晶体管的阈值电压所对应的电位。因此，能够补偿驱动晶体管的阈值电压的误差。
在另外其他的方式中，具备：选择晶体管，其隔着电容元件配置在与驱动晶体管相反的一侧，并根据选择信号而变为导通状态或截止状态；和初始化晶体管，其隔着选择晶体管配置在与电容元件相反的一侧，并根据初始化信号而变为导通状态或截止状态，驱动晶体管的栅电极，经由变为导通状态的选择晶体管而被设定在从数据线供给的数据信号所对应的电位，驱动晶体管，经由变为导通状态的初始化晶体管而成二级管连接，初始化晶体管经由连接部(例如图15的连接部62)与驱动晶体管的栅电极电连接，选择晶体管的栅电极与连接部不重叠。
根据该方式，由于按照不与选择晶体管的栅电极重叠的方式形成连接部，所以，与和栅电极和连接部重叠的构成相比，可以降低与选择晶体管(或者传输选择信号的选择线)和连接部的容性耦合。因此，由连接部的电位变动引起的选择信号的波形变弱(噪声)被抑制，结果，能够以期望 的定时使选择晶体管高速动作。
在该方式中，选择晶体管包括相互隔开间隔配置的第一栅电极(例如图14的第一栅电极111)和第二栅电极(例如图14的第二栅电极)，连接部位于第一栅电极和第二栅电极的间隙。根据该方式，通过将选择晶体管形成双栅极构造，可降低选择晶体管的电流泄漏。并且，由于按照和第一栅电极及第二栅电极的任意一方都不重叠的方式配置连接部，所以，能够可靠地抑制与选择晶体管和连接部的容性耦合。
本发明所涉及的发光装置被利用于各种电子设备。该电子设备的典型例是将发光装置用作显示装置的设备。作为这种电子设备，有个人电脑和移动电话机等。当然，本发明所涉及的发光装置的用途不限定于图像显示。例如，可以将本发明的发光装置应用于下述各种装置，即，用于通过光线的照射在感光体筒等像的承载体形成潜像的曝光装置(曝光头)、配置在液晶装置的背面侧对其进行照明的装置(背光灯)、或者搭载于扫描仪等图像读取装置对原稿进行照明的装置等各种的照明装置等。
附图说明
图1是表示在发光装置中排列多个单位元件的情况的框图；
图2是表示各单位元件的电气构成的电路图；
图3是表示本发明第一实施方式中的单位元件的构成的俯视图；
图4是从图3中的IV-IV线观察的剖视图；
图5是表示形成了栅极绝缘层的阶段的俯视图；
图6是表示形成了第一绝缘层的阶段的俯视图；
图7是表示形成了第二绝缘层的阶段的俯视图；
图8是表示处于形成了第一绝缘层的阶段的多个单位元件的俯视图；
图9是表示处于形成了第二绝缘层的阶段的多个单位元件的俯视图；
图10是用于说明实施方式的效果的剖视图；
图11是用于说明实施方式的效果的电路图；
图12是表示本发明第二实施方式中的单位元件的构成的俯视图；
图13是表示形成了栅极绝缘层的阶段的俯视图；
图14是表示形成了第一绝缘层的阶段的俯视图；
图15是表示形成了第二绝缘层的阶段的俯视图；
图16是表示处于形成了第二绝缘层的阶段的多个单位元件的俯视图；
图17是表示在第二实施方式的变形例中形成了第一绝缘层的阶段的俯视图；
图18是表示在第二实施方式的变形例中形成了第二绝缘层的阶段的俯视图；
图19是表示本发明第三实施方式中的单位元件的构成的俯视图；
图20是表示形成了栅极绝缘层的阶段的俯视图；
图21是表示形成了第一绝缘层的阶段的俯视图；
图22是表示形成了第二绝缘层的阶段的俯视图；
图23是表示处于形成了第二绝缘层的阶段的多个单位元件的俯视图；
图24是表示变形例所涉及的单位元件的构成的电路图；
图25是表示变形例所涉及的单位元件的构成的电路图；
图26是表示变形例所涉及的单位元件的构成的电路图；
图27是作为本发明所涉及的电子设备的具体例的个人计算机的立体图；
图28是作为本发明所涉及的电子设备的具体例的移动电话机的立体图；
图29是作为本发明所涉及的电子设备的具体例的便携式信息终端的立体图。
图中：D-发光装置，P-单位元件，E-发光元件，10-基板，11-选择线，12-初始化线，13-数据线，15-电源线，21-第一电极，22-第二电极，23-发光层，31、32、33、41、42、43、45-半导体层，51、52、53-中间导电体，61、62、63-连接部，71、72、73-元件导通部，511、521-栅电极，Tdr-驱动晶体管，Ts1-选择晶体管，Tint-初始化晶体管，C1-电容元件，E1、E2-电极，L0-栅极绝缘层，L1-第一绝缘层，L2-第二绝缘层。
具体实施方式
<A：发光装置的电气构成>
图1是表示本发明的第一实施方式～第三实施方式所涉及的发光装置D的电气构成的框图。如该图所示，发光装置D具有多根选择线11、多根初始化线12和多根数据线13。各选择线11和各初始化线12沿X方向延伸。各数据线13沿与X方向正交的Y方向延伸。在选择线11与初始化线12的各对和数据线13的各交叉中配置单位元件(像素)P。因此，这些单位元件P在X方向及Y方向排列成矩阵状。一个单位元件P是成为发光的最小单位的要素。经由电源线15对各单位元件P供给高位侧的电源电位Vdd。
图2是表示各单位元件P的构成的电路图。如该图所示，在从电源线15到接地线(接地电位Gnd)的路径上配置有发光元件E和驱动晶体管Tdr。发光元件E是在第一电极21(阳极)与第二电极22(阴极)之间夹设由有机EL材料构成的发光层23的元件。第一电极21按每个单位元件P而相互分离形成。第二电极22在多个单位元件P内连续形成，并被接地(Gnd)。发光层23以与从第一电极21流向第二电极22的电流量相对应的光量进行发光。
驱动晶体管Tdr是用于根据栅电极的电位(下面称作“栅极电位”)Vg，来控制供给到发电元件E的电流量的p沟道型薄膜晶体管。驱动晶体管Tdr的源电极(S)与电源线15连接，其漏电极(D)与发光元件E的第一电极21连接。
在驱动晶体管Tdr的栅电极和漏电极(发光元件E的第一电极21)之间，夹设有用于控制两者的电连接的n沟道型晶体管(下面称作“初始化晶体管”)Tint。初始化晶体管Tint的栅电极与初始化线12连接。从驱动电路(省略图示)向初始化线12供给初始化信号Sb。若初始化信号Sb成为有效电平(active level)使得初始化晶体管Tint变化为导通状态，则驱动晶体管Tdr的栅电极和漏电极被电连接(成二级管连接)。
如图2所示，单位元件P包括由电极E1和电极E2构成的电容元件C1。电极E1与驱动晶体管Tdr的栅电极连接。在电极E2与数据线13之间夹设有对两者的电连接进行控制的n沟道型晶体管(下面称作“选择晶 体管”)Ts1。选择晶体管Ts1的栅电极与选择线11连接。从驱动电路(省略图示)向选择线11供给选择信号Sa。另外，驱动晶体管Tdr、选择晶体管Ts1和初始化晶体管Tint的导电型可以从图2所示的例子进行适当变更。
接着，将一个单位元件P的动作划分为初始化期间、写入期间和驱动期间进行说明。首先，在初始化期间，从驱动电路(省略图示)向数据线13供给规定的电位Vref，并且，选择线11的选择信号Sa和初始化线12的初始化信号Sb维持有效电平(高电平)。因此，电位Vref从数据线13经由选择晶体管Ts1被供给到电容元件C1的电极E2。并且，初始化晶体管Tint变化为导通状态，从而使得驱动晶体管Tdr成二级管连接。因此，驱动晶体管Tdr的栅极电位Vg收敛为供给到电源线15的电源电位Vdd与驱动晶体管Tdr的阈值电压Vth的差分值(Vg＝Vdd-Vth)。
然后，在经过初始化期间之后的写入期间中，初始化信号Sb过渡为非有效电平(低电平)。因此，初始化晶体管Tint变化为截止状态，驱动晶体管Tdr的二级管连接被解除。而且，选择晶体管Ts1依旧维持导通状态，从数据线13供给到电极E2的电位Vref变更为数据电位Vdata。数据电位Vdata是与单位元件P所指定的亮度对应的电位。
由于驱动晶体管Tdr的栅电极的阻抗足够高，所以，若电极E2仅以变化量ΔV(＝Vref-Vdata)从电位Vref变动到数据电位Vdata，则电极E1的电位基于电容元件C1中的电容耦合，会从初始化期间所设定的电位Vg(＝Vdd-Vth)发生变动。此时的电极E1的电位变化量，根据电容元件C1与其他寄生电容(例如驱动晶体管Tdr的栅极电容或寄生于其他布线的电容)的电容比而确定。更具体而言，若将电容元件C1的电容值设为“C”，将寄生电容的电容值设为“Cs”，则电极E1的电位变化量表现为“ΔV·C/(C+Cs)”。因此，驱动晶体管Tdr的栅极电位Vg在写入期间的终点，被设定为下述式(1)的电平。
Vg＝Vdd-Vth-k·ΔV    ……(1)
其中，k＝C/(C+Cs)
接着，在经过写入期间之后的驱动期间中，选择信号Sa过渡为非有效电平，选择晶体管Ts1变化为截止状态。而且，与驱动晶体管Tdr的栅 极电位Vg对应的电流，从电源线15经由驱动晶体管Tdr的源电极和漏电极，被供给到发光元件E。通过该电流的供给，发光元件E以对应于数据电位Vdata的光量发光。
现在，若假设驱动晶体管Tdr在饱和区域进行动作的情况，则在驱动期间供给到发光元件E的电流量I通过下述式(2)表示。其中，式(2)中的“β”是驱动晶体管Tdr的增益系数，“Vgs”是驱动晶体管Tdr的栅极-源极间的电压。
I＝(β/2)(|Vgs|-Vth)2……(2)
＝(β/2)(Vdd--Vg-Vth)2
通过式(1)的代入，式(2)变形为如下。
I＝(β/2)(k·ΔV)2
即，供给到发光元件E的电流量I不依赖于驱动晶体管Tdr的阈值电压Vth。因此，根据本实施方式，能够抑制因各驱动晶体管Tdr的阈值电压Vth的偏差(来自设计值的差异或与其他单位元件P的驱动晶体管Tdr的差异)而引起的发光元件E的光量误差(亮度不均)。
<B：单位元件P的具体构造>
下面，参照附图，对以上所说明的单位元件P的具体构造进行说明。另外，在下面参照的各附图中，为了方便说明，适当地使各要素的尺寸和比率与实际的装置不同。
<B-1：第一实施方式>
首先，对本发明第一实施方式所涉及的发光装置D的单位元件P的具体构成进行说明。图3是表示一个单位元件P的构成的俯视图，图4是从图3中的IV-IV线观察的剖视图。另外，虽然图3是俯视图，但是为了容易把握各要素，对于和图4公共的要素适当地实施了与图4相同方式的影线(hatching)。以下所参照的其他俯视图也同样。
如图4所示，驱动晶体管Tdr和发光元件E这种图2的各要素形成在基板10的面上。基板10是由玻璃或塑料等各种绝缘材料构成的板状部件。另外，也可以将覆盖基板10的绝缘性膜体(例如氧化硅或氮化硅的膜体)作为基底，在基板10的面上形成单位元件P的各要素。而且，本 实施方式的发光装置D是顶部发射(top emission)型。因此，不对基板10要求透光性。
图5～图7是表示形成了单位元件P的各阶段的基板10的面上的情况的俯视图。另外，在图5～图7中，应该形成图3所示的第一电极21的区域A由双点划线一并记述。
如图4和图5所示，在基板10的面上，由硅等半导体材料形成有半导体层31和半导体层41。半导体层31和半导体层41，通过在基板10的整个区域连续形成的膜体的图案形成，由同一工序一并形成。另外，如半导体层31和半导体层41的关系那样，下面，将通过选择性地除去公共膜体(不论是单层和多层的哪一层)而由同一工序形成多个要素的情况简单表述为“从同一层形成”。从同一层形成的各要素当然由同一材料构成，各自的膜厚近似一致。根据多个要素从同一层形成的构成，与分别由不同层形成的构成相比，具有能够实现制造工序的简单化和制造成本的降低的优点。
如图4和图5所示，半导体层31包括第一元件部311和第二元件部312。第一元件部311是作为驱动晶体管Tdr的半导体层而发挥功能的近似矩形状的部分。第二元件部312是作为初始化晶体管Tint的半导体层而发挥功能的部分，从第一元件部311观察，形成在X方向的正侧和Y方向的负侧区域(即，第一元件部311的右上部)。若进一步详细而言，则第二元件部312如图5所示，包括：从第一元件部311向Y方向的负侧连接的部分312a、从该部分312a向X方向的正侧延伸的部分312b、和从部分312b向Y方向的正侧延伸的部分312c。
从半导体层31观察，半导体层41是配置在Y方向正侧的部分，包括：构成图2的电容元件C1的近似矩形状的电极E2、和从电极E2向Y方向延伸的元件部411。元件部411是作为选择晶体管Ts1而发挥功能的部分，从电极E2观察，形成在X方向的负侧和Y方向的正侧的区域(即，电极E2的左下部)。
如图4所示，形成有半导体层31和半导体层41的基板10的表面，在其整个区域内由栅极绝缘层L0覆盖。如图4和图6所示，在栅极绝缘层L0的面上，通过导电性材料而从同一层形成有选择线11、初始化线 12、中间导电体51和第一数据线部131。
选择线11在多个单位元件P沿X方向延伸，与半导体层41的元件部411重叠。元件部411中隔着栅极绝缘层L0与选择线11对置的区域，是选择晶体管Ts1的沟道区域。初始化线12在多个单位元件P沿X方向延伸，与半导体层31的第二元件部312重叠。第二元件部312的部分312a和部分312c各自当中隔着栅极绝缘层L0与初始化线12对置的区域，是初始化晶体管Tint的沟道区域。即，本实施方式中的初始化晶体管Tint是双栅极(dual gate)构造的晶体管。
中间导电体51是在选择线11和初始化线12的间隙区域形成的部分，包括电极E1、栅电极511和连接部513。从垂直于基板10的方向观察，电极E1是与半导体层41的电极E2重叠的近似矩形状的部分。如图4和图6所示，通过隔着栅极绝缘层L0(电介体)电极E1和电极E2对置，构成了图2的电容元件C1。
连接部513从电极E1的右上部向Y方向的负侧延伸。栅电极511是与电极E1隔开间隔、从连接部513向X方向的负侧延伸的部分，在第一元件部311的大致整个宽度(X方向的尺寸)，与第一元件部311重叠。如图4所示，第一元件部311中隔着栅极绝缘层L0与栅电极511对置的区域是驱动晶体管Tdr的沟道区域311c。而且，第一元件部311中比沟道区域311c靠近电极E2侧的区域(即，如图6所示，从垂直于基板10的方向观察，是位于栅电极511和电极E1的间隙的区域)是源极区域311s，其相反的一侧的区域是漏极区域311d。
第一数据线部131是构成图2的数据线13的部分。从中间导电体51观察，该第一数据线部131配置在X方向的负侧区域，在选择线11和初始化线12的间隙中沿Y方向延伸。
图8是表示处于图6的阶段的四个单位元件P在X方向和Y方向排列的状况的俯视图。如图6和图8所示，在各单位元件P中，形成在Y方向负侧的周缘的第二元件部312(初始化晶体管Tint)位于X方向的正侧，形成在Y方向正侧的周缘的元件部411(选择晶体管Ts1)位于X方向的负侧。
现在，假想第二元件部312和元件部411配置在各单位元件P中的X 方向的相同侧的构成。在该构成中，为了使第二元件部312和元件部411可靠地分离，需要充分确保在Y方向邻接的各单位元件P的间隙区域(相当于图8的区域B的区域)，因此，存在着阻碍单位元件P的高精细化的问题。与之相对，在本实施方式中，由于第二元件部312和元件部411在X方向的位置不同，所以，如图8所示，第二元件部312和元件部411在区域B内沿X方向交替排列。根据该构成，由于即使在使区域B狭小化的情况下，也能够可靠地分离第二元件部312和元件部411，所以，具有单位元件P的高精细化容易实现的优点。
如图4所示，形成有中间导电体51和第一数据线部131的栅极绝缘层L0的表面，在其整个区域内由第一绝缘层L1覆盖。如图4和图7所示，在第一绝缘层L1的面上，通过导电性材料从同一层形成有连接部61、元件导通部71、电源线15和第二数据线部132。
如图7所示，若从垂直于基板10的方向观察，则连接部61与第二元件部312的部分312c中的Y方向正侧的端部、中间导电体51(栅电极511)重叠。而且，连接部61经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hal而与部分312c导通，并且，经由导通第一绝缘层L1接触孔Ha2而与中间导电体51导通。即，驱动晶体管Tdr的栅电极511(电容元件C1的电极E1)和初始化晶体管Tint经由连接部61而电连接。另外，本说明书中的接触孔是指，用于电连接位于绝缘层一方侧的要素和位于绝缘层另一方侧的要素的部分，更具体而言，是沿厚度方向贯通绝缘层的部分(孔或洞)。接触孔的平面形状是任意的。
元件导通部71是介于驱动晶体管Tdr和发光元件E之间将两者电连接的部分，若从垂直于基板10的方向观察，则配置在隔着驱动晶体管Tdr与电容元件C1相反的一侧的区域(即，相对驱动晶体管Tdr为Y方向的负侧区域)。从垂直于基板10的方向观察，本实施方式的元件导通部71构成为，与第一元件部311的漏极区域311d重叠的部分711、和位于隔着初始化线12与部分711相反的一侧的部分712连续的形状。
从垂直于基板10的方向观察，在第一绝缘层L1中与漏极区域311d重叠的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个接触孔Ha3。这些接触孔Ha3排列在栅电极511延伸的X方向(即，驱动晶体 管Tdr的沟道宽度方向)。元件导通部71的部分711经由各接触孔Ha3与漏极区域311d导通。
下面，图9是表示处于图8的阶段的四个单位元件P在X方向及Y方向排列的状况的俯视图。如图7和图9所示，电源线15是沿着多个单位元件P的排列而沿X方向延伸的带状布线。从垂直于基板10的方向观察，该电源线15与各单位元件P的电容元件C1和驱动晶体管Tdr的源极区域311s的双方重叠。如图7所示，在第一绝缘层L1中与源极区域311s重叠的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个接触孔Ha4。这些接触孔Ha4在栅电极511延伸的X方向排列。电源线15经由各接触孔Ha4与驱动晶体管Tdr的源极区域311s导通。
从垂直于基板10的方向观察，本实施方式的电源线15按照选择晶体管Ts1(元件部411)和选择线11、初始化晶体管Tint(第二元件部312)与初始化线12不重叠的方式，选择其形状与尺寸。换而言之，电源线15如图9所示，在沿着选择线11的各选择晶体管Ts1的排列和沿着初始化线12的各初始化晶体管Tint的排列的间隙区域，沿X方向延伸。
第二数据线部132是与第一数据线部131共同作用构成数据线13的部分，如图7和图9所示，在各电源线15的间隙中沿Y方向延伸。如图7所示，第二数据线部132中的Y方向的正侧(下侧)的端部132a，与第一数据线部131中的Y方向负侧(上侧)的端部131a(参照图6)重叠。端部132a和端部131a经由贯通第一绝缘层L1的接触孔Ha5而相互导通。同样，第二数据线部132中的Y方向负侧的端部132b和第一数据线部131中的Y方向正侧的端部131b(参照图6)经由接触孔Ha6而相互导通。如上所述，通过使沿Y方向交替排列的第一数据线部131和第二数据线部132电连接，构成在Y方向以直线状延伸的数据线13。
如图7所示，在第二数据线部132上连接设置有分支部134。分支部134是隔着选择线11位于与电容元件C1相反的一侧的部分，沿X方向延伸，与半导体层41的元件部411重叠。该分支部134经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Ha7而与元件部411导通。即，选择晶体管Ts1和数据线13经由分支部134电连接。
如图7和图9所示，各单位元件P的电容元件C1，与邻接于其X方 向正侧的其他单位元件P对应的数据线13邻接。图10是将任意一个单位元件P1和邻接于其X方向正侧的其他单位元件P2的附近放大表示的剖视图。在该图中，表示了单位元件P1的中间导电体51(这里特别是电容元件C1的电极E1)、和与单位元件P2对应的数据线13的第一数据线部131。
由于中间导电体51和第一数据线部131从同一层形成且相互接近，所以如图10所示，中间导电体51的电极E1和第一数据线部131容性耦合，在两者之间附随有电容(寄生电容)Ca。因此，单位元件P1的电极E1(进而驱动晶体管Tdr的栅电极511)的电位Vg，尽管原本拘束于应该仅通过单位元件P1所对应的数据线13的电位变动量(单位元件P1的亮度所对应的电压)设定，实际上还受到与单位元件P2对应的第一数据线部131的电位变动量(单位元件P2的亮度所对应的电压)的影响。即，无法正确设定各单位元件P的驱动晶体管Tdr中的栅极电位Vg，结果，有可能在发光元件E的光量中产生误差。
如图7所示，第一数据线部131和电源线15隔着第一绝缘层L1对置。因此，在第一数据线部131和电源线15之间形成有电容。在本实施方式中，如图10所示，在单位元件P2的第一数据线部131和电源线15之间形成的电容Cb的电容值c2，比在该第一数据线部131和单位元件P1的中间导电体51(电极E1)之间附随的电容Ca的电容值c1大。根据该构成，因单位元件P2的第一数据线部131的电位变动而对单位元件P1的中间导电体51(电极E1)造成的影响通过电容Cb而降低。因此，能够以高精度将各单位元件P中的驱动晶体管Tdr的栅极电位Vg和与该栅极电位Vg对应的发光元件E的光量设定为期望值。
在本实施方式中，以满足以上条件(c2＞c1)的方式，选定第一数据线部131和电源线15的距离(第一绝缘层L1的膜厚)、单位元件P1的中间导电体51和单位元件P2的第一数据线部131的间隔。更详细而言，单位元件P2的第一数据线部131和电源线15的距离(第一绝缘层L1的膜厚)，比单位元件P1的中间导电体51与单位元件P2的第一数据线部131的间隔小。另外，单位元件P2的第一数据线部131和电源线15隔着第一绝缘层L1而对置的面积(即，从垂直于基板10的方向观察，第一 数据线部131和电源线15重叠部分的面积)，比该第一数据线部131和单位元件P1的中间导电体51对置的面积(即，中间导电体51的侧端面(垂直于基板10的侧面)中与第一数据线部131的侧端面对置的区域的面积)大。通过如上述那样选定各部的尺寸和间隔，可以使电容值c2大于电容值c1。
但是，为了根据数据线13的数据电位Vdata正确地设定驱动晶体管Tdr的栅极电位Vg，希望任意单位元件P2中的电容Cb的电容值c2小于该单位元件P2的电容元件C1的电容值C(当在栅电极511寄生了电容Cs的情况下，是电容元件C1和寄生电容Cs的合成电容)。为了满足该条件，例如，第一数据线部131与电源线15的间隙，选定为比电容元件C1中的电极E1与电极E2的间隙大的尺寸。若进一步详细叙述，则介于第一数据线部131与电源线15之间的第一绝缘层L1(即，电容Cb的电介体)的膜厚，被选定为比介于电极E1与电极E2之间的栅极绝缘层L0(电容元件C1的电介体)的膜厚大的尺寸。而且，通过电极E1和电极E2的对置的面积(即，电容元件C1的面积)比第一数据线部131和电源线15的对置的面积大的构成，也会使得电容Cb的电容值c2比电容元件C1的电容值C小。
另外，如图4所示，形成有第二数据线部132和电源线15的第一绝缘层L1的表面，其整个区域由第二绝缘层L2覆盖。如图3和图4所示，在第二绝缘层L2的表面上形成有第一电极21。从垂直于基板10的方向观察，第一电极21是与元件导通部71、驱动晶体管Tdr及电容元件C1重叠的近似矩形状的电极。本实施方式的第一电极21，由铝或银等金属或者以这些金属为主要成分的合金等反光性导电材料形成。该第一电极21经由贯通第二绝缘层L2的接触孔Ha8与元件导通部71的部分712导通。即，驱动晶体管Tdr的漏极区域311d和发光元件E的第一电极21经由元件导通部71而电连接。
在形成有第一电极21的第二绝缘层L2的面上，形成有对各单位元件P的边界进行间隔的形状(格子状)的隔壁25。该隔壁25起着使相邻的第一电极21电绝缘的作用(即，能够单独控制第一电极21的电位的作用)。各发光元件E的发光层23被包围在隔壁25的内周面，形成在以 第一电极21为底面的凹部。另外，也可以采用在发光层23中层叠各种功能层(空穴注入层、空穴输送层、电子注入层、电子输送层、空穴阻隔层、电子阻隔层)的构成，用于促进或者使发光层23的发光高效化。
如图4所示，第二电极22在多个单位元件P内连续形成，是覆盖发光层23及隔壁25的电极。因此，隔壁25在各发光元件E的间隙区域中，使各第一电极21和第二电极22电绝缘。换而言之，隔壁25划定电流在第一电极21和第二电极22之间流动的区域(即，实际发光的区域)。第二电极22由ITO(Indium Tint Oxide)或IZO(Indium Zinc Oxide)这样的透光性导电材料形成。因此，从发光层23向基板10相反的一侧射出的光和从发光层23向基板10射出并由第一电极21的表面反射的光，透过第二电极22而射出。即，本实施方式的发光装置D是顶部发射型。
第二电极22，在其整个区域由密封材料(省略图示)覆盖。该密封材料从第二电极22侧开始依次层叠有：保护第二电极22的第一层、使第二电极22表面的阶梯差平坦化的第二层、防止杂质(例如水分)向第二电极22和发光层23侵入的第三层(势垒层)的构造。
如以上所说明那样，在本实施方式中，元件导通部71隔着驱动晶体管Tdr配置在与电容元件C1相反的一侧的区域。根据该构成，起到了可以降低对电容元件C1所要求的电容值的效果。对于该效果如下进行详细叙述。
现在，假设从垂直于基板10的方向观察，元件导通部71被配置在驱动晶体管Tdr和电容元件C1的间隙的构成(下面称作“构成1”)。在该构成1中，电容元件C1的电极E1和元件导通部71隔着第一绝缘层L1而靠近。因此，如图11中以虚线所示那样，在电极E1与元件导通部71(第一电极21)之间附随有电容Cx。
在写入期间，电极E1的电位仅变化“ΔV·C/(C+Cs)”。由于构成1中的电容值Cs，与电极E1和元件导通部71不容性耦合的情况相比，仅增大了电容Cx，所以，驱动晶体管Tdr的栅极电位Vg的变动量相对于数据线13的电位的变动量ΔV受限制。因此，为了根据变动量ΔV而使栅极电位Vg在大范围变动(即，为了充分确保发光元件E的光量范围)，需要通过栅极绝缘层L0的膜厚减少和电极E1及电极E2的面积增大的对 策，在电容元件C1中确保足够的电容值C。由于降低栅极绝缘膜L0的膜厚存在界限，所以，需要最终在构成1中增大电极E1与电极E2的面积。但是，在增大了电容元件C1的面积的情况下，存在着单位元件P的高精细化被限制的问题。
另外，若通过将第一绝缘层L1形成为足够的膜厚来使电极E1和元件导通部71分离，则在构成1中电容Cx也会降低。但是，若第一绝缘层L1形成得厚，则存在着容易产生裂缝等成膜的不良情况，和因接触孔的不良情况(例如，第一绝缘层L1中的接触孔的部分未被完全除去的不良情况)而导致各要素不能完全被导通的问题，因此，基于该方法的电容Cx的降低存在限制。
与之相对，在本实施方式中，由于元件导通部71隔着驱动晶体管Tdr配置在与电容元件C1相反的一侧的区域，所以，附随于电极E1和元件导通部71的电容Cx与构成1相比被充分降低。因此，即使将电容元件C1的面积增大到构成1的程度，也可以使驱动晶体管Tdr的栅电极511的栅极电位Vg(进而发光元件E的光量)在大范围发生变化。
而且，在本实施方式中，和电源线15从同一层形成的元件导通部71及连接部61的双方，从垂直于基板10的方向观察，位于驱动晶体管Tdr的Y方向负侧(即，电源线15的宽度方向的一方侧)。根据该构成，相对于第一绝缘层L1表面中的驱动晶体管Tdr，在Y方向的正侧(电源线15的宽度方向的另一方侧)可充分确保形成电源线15的空间。因此，能够将电源线15以宽幅度形成，起到可降低其电阻的效果。尤其是在本实施方式中，由于以与电容元件C1重叠的方式形成电源线15，所以，例如与电源线15仅和驱动晶体管Tdr的源极区域31s重叠的构成相比，电源线15的电阻被大幅降低。而且，由于基于该低电阻化，电源线15面内的电压下降被抑制，所以，能够降低供给到各单位元件P的电源电位Vdd的偏差，和由此而引起的各发光元件E的光量偏差。
并且，例如在元件导通部71和连接部61配置于驱动晶体管Tdr与电容元件C1的间隙的构成中，需要以避开元件导通部71和连接部61的形状形成电源线15。但是，这样，使电源线15的形状复杂化，则由于制造技术上的原因，存在着容易产生电源线15的断线或损伤的问题。对此， 根据本实施方式，由于隔着驱动晶体管Tdr在与元件导通部71和连接部61相反的一侧确保了电源线15的空间，所以，如图7所示，能够将电源线15形成为单纯的带状。结果，由于抑制了电源线15的断线和破损，所以，根据本实施方式，也能够提高发光装置D的成品率。
可是，若仅从电源线15的低电阻化的观点考虑，可以采用除了驱动晶体管Tdr和电容元件C1之外，电源线15还与选择晶体管Ts1和初始化晶体管Tint重叠的构成(下面称作“构成2”)。但是，在该构成2中，选择晶体管Ts1和选择线11与电源线15容性耦合(即，在两者之间寄生有电容)，存在着因该电容而在选择信号Sa中容易产生波形变弱的问题。同样，在初始化晶体管Tint和初始化线12与电源线15之间附随的电容，也成为初始化信号Sb波形变弱的原因。因此，在构成2中，存在着选择晶体管Ts1与初始化晶体管Tint的开关延迟的问题。
对此，在本实施方式中，由于从垂直于基板10的方向观察，电源线15，与选择晶体管Ts1和选择线11、及初始化晶体管Tint和初始化线12不重叠，所以在这些要素和电源线15之间寄生的电容与构成2相比被降低。因此，根据本实施方式，能够抑制选择信号Sa与初始化信号Sb的波形变弱，使选择晶体管Ts1与初始化晶体管Tint高速动作。
<B-2：第二实施方式>
下面对本发明第二实施方式中的单位元件P的具体构成进行说明。图12是表示本实施方式中的单位元件P的构成的俯视图，图13～图15是表示形成单位元件P的各阶段的基板10的面上的状况的俯视图。另外，在以下所示的各方式中，对于与第一实施方式公共的要素赋与同一符号，并适当地省略其说明。
如图13所示，在基板10的面上，半导体层32、半导体层42和半导体层45由半导体材料从同一层形成。半导体层32是构成驱动晶体管Tdr的近似矩形状的部分。从半导体层32观察，半导体层42是形成在Y方向正侧的部分，包括近似矩形状的电极E2、从电极E2的左下部沿X方向延伸的元件部421。元件部421是作为选择晶体管Ts1的半导体层而发挥功能的部分。半导体层45是构成初始化晶体管Tint的部分，在隔着半导体层42与半导体层32相反的一侧的区域沿X方向延伸。 
形成有以上各部的基板10的表面由栅极绝缘层L0覆盖。如图14所示，在栅极绝缘层L0的面上，从同一层形成有第一数据线部131、选择线11、初始化线12、中间导电体52和第一中继布线部171。第一数据线部131与第一实施方式同样是构成数据线13的部分，从中间导电体52观察，在X方向的正侧区域沿Y方向延伸。
初始化线12具有：从沿X方向延伸的部分向Y方向的负侧分支并与半导体层45重叠的第一栅电极121和第二栅电极122。半导体层45中的与第一栅电极121及第二栅电极122的每一个重叠的部分是初始化晶体管Tint的沟道区域。同样，选择线11具有从沿X方向延伸的部分向Y方向的负侧分支并与半导体层42的元件部421重叠的第一栅电极111和第二栅电极112。第一栅电极111和第二栅电极112隔开间隔在X方向邻接。元件部421中隔着栅极绝缘层L0与第一栅电极111及第二栅电极112的每一个重叠的部分是选择晶体管Ts1的沟道区域。如上所述，本实施方式的选择晶体管Ts1及初始化晶体管Tint是双栅极构造的薄膜晶体管。
中间导电体52包括：与电极E2对置而构成电容元件C1的电极E1、从电极E1向Y方向负侧连接的栅电极521、和从电极E1中X方向的近似中央向Y方向正侧突出的连接部523。栅电极521以在沿半导体层32的Y方向的整个尺寸内与半导体层32重叠的方式，沿Y方向延伸。如图14所示，半导体层32中隔着栅极绝缘层L0与栅电极521对置的区域是驱动晶体管Tdr的沟道区域32c。而且，隔着沟道区域32c在X方向负侧的区域是漏极区域32d，其相反的一侧的区域是源极区域32s。
第一中继布线部171，是构成用于电连接初始化晶体管Tint和驱动晶体管Tdr的漏极区域32d的布线(以下称作“中继布线”)的部分，从中间导电体52观察，在X方向的负侧区域沿Y方向延伸。即，本实施方式中的中间导电体52配置在第一数据线部131和第一中继布线部171的间隙。
形成有以上各部的栅极绝缘层L0的表面，在其整个区域内由第一绝缘层L1覆盖。如图12和图15所示，在第一绝缘层L1的面上，形成有第二数据线部132、连接部62、第二中继布线部172、元件导通部72和电源线15。
第二数据线部132与第一实施方式同样，和第一数据线部131共同作 用构成数据线13。即，第二数据线部132经由接触孔Hb1，从与第一数据线部131的上端部131a(参照图14)导通的端部132a沿Y方向延伸，直至端部132b。端部132b经由接触孔Hb2与第一数据线部131的下端部131b(参照图14)导通。而且，本实施方式的第二数据线部132经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb3，与元件部421的端部导通。即，数据线13和选择晶体管Ts1经由接触孔Hb3电连接。
如图14和图15所示，连接部62按照与中间导电体52的连接部523和半导体层45的X方向正侧的端部451重叠的方式，沿Y方向延伸。连接部62经由贯通第一绝缘层L1的接触孔Hb4与连接部523(电极E1与栅电极521)导通，并且，经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb5与半导体层45的端部451导通。即，电容元件C1的电极E1(进而驱动晶体管Tdr的栅电极521)和初始化晶体管Tint经由连接部62而电连接。
如图15所示，若从垂直于基板10的方向观察，则连接部62位于选择晶体管Ts1的第一栅电极111和第二栅电极112的间隙区域内。因此，连接部62与第一栅电极111和第二栅电极112不重叠。这里，在例如第一栅电极111(或者第二栅电极112)与连接部62重叠的构成中，两者容性耦合。因此，伴随着连接部62的电位(即，电极E1与驱动晶体管Tdr的栅电极511的电位)的变动，第一栅电极111的电位也变化，结果，有时初始化信号Sb的波形会变弱。初始化信号Sb的波形变弱成为初始化晶体管Tint的动作的动作延迟的原因。
对此，在本实施方式中，由于按照不与第一栅电极111和第二栅电极112重叠的方式形成连接部62，所以连接部62与第一栅电极111和第二栅电极112之间的容性耦合被抑制。因此连接部62的电位变动对初始化晶体管Tint施加的影响被降低，结果，能够使初始化晶体管Tint高速动作。
而且，若如上所述，根据初始化晶体管Tint和电容元件C1的电极E1经由连接部62而导通的构成，则由于可充分确保选择晶体管Ts1与初始化晶体管Tint的沟道长度，所以，与沟道长度被限制的构成相比，能够抑制选择晶体管Ts1与初始化晶体管Tint中的电流泄漏。由于选择晶 体管Ts1与初始化晶体管Tint与驱动晶体管Tdr的栅电极521连接，所以，通过各自中的电流泄漏的削减，能够抑制驱动期间的栅电极521的电位变动。因此，根据本实施方式，能够以高精度将发光元件E的光量维持在期望值。
图15的元件导通部72与第一实施方式的元件导通部71同样，是介于驱动晶体管Tdr的漏电极和发光元件E的第一电极21之间，对两者进行电连接的部分。该元件导通部72是沿Y方向延伸的部分721、和位于隔着驱动晶体管Tdr与电容元件C1相反的一侧的部分722连接的形状(近似L字状)。部分721与第一中继布线部171的端部171a(参照图14)和半导体层32的漏极区域32d重叠。部分721经由贯通第一绝缘层L1的接触孔Hb6与上端部171a导通。
在第一绝缘层L1中与漏极区域32d重叠的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个(这里为两个)接触孔Hb7。这些接触孔Hb7排列在栅电极521延伸的Y方向(即，驱动晶体管Tdr的沟道宽度方向)。元件导通部72的部分721经由各接触孔Hb7与漏极区域32d导通。
第二中继布线部172如图14和图15所示，是按照与半导体层45中的X方向负侧的端部452和第一中继布线部171重叠的方式，沿Y方向延伸的布线。该第二中继布线部172经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb8与端部452导通，并且，经由贯通第一绝缘层L1的接触孔Hb9与第一中继布线部171的下端部171b导通。如上所述，初始化晶体管Tint和驱动晶体管Tdr的漏极区域32d(进而元件导通部72)，通过由第一中继布线部171和第二中继布线部172构成的中继布线17而电连接。
图16是表示处于图15的阶段的四个单位元件P在X方向及Y方向排列的情况的俯视图。如图15及图16所示，本实施方式中的电源线15是在多个单位元件P内沿X方向延伸的第一部分151、和在多个单位元件P内沿Y方向延伸的第二部分152交叉的形状(格子状)的布线。
如图15所示，在第一绝缘层L1中与半导体层32的源极区域32s重叠的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个(这里为 两个)接触孔Hb10。这些接触孔Hb10排列在栅电极521延伸的Y方向。电源线15(第二部分152)经由各接触孔Hb10与源极区域32s导通。
第一部分151以通过各第二数据线部132的间隙的区域、第二中继布线部172及元件导通部72(部分721)的间隙区域的方式，沿X方向延伸。因此，如图15与图16所示，若从垂直于基板10的方向观察，则第一部分151与第一数据线部131、第一中继布线部171、及电容元件C1重叠。而且，第二部分152按照通过元件导通部72(部分722)及第二数据线部132的间隙区域、连接部62及第二数据线部132的间隙区域的方式，沿Y方向延伸。如图15和图16所示，电源线15与选择晶体管Ts1和初始化晶体管Tint不重叠。
形成有以上各要素的第一绝缘层L1的表面，在其整个区域内由第二绝缘层L2覆盖。如图12所示，发光元件E与隔开其间隙的隔壁25形成在第二绝缘层L2的面上。元件导通部72的部分722与第一实施方式同样，经由贯通第二绝缘层L2的接触孔Hb11与第一电极21导通。如图12所示，发光元件E与隔壁25的具体构成和第一实施方式相同。
如以上所说明那样，在本实施方式中，元件导通部72隔着驱动晶体管Tdr配置在与电容元件C1相反的一侧。因此，第一实施方式同样，寄生于电极E1和元件导通部72的电容(图11的电容Cx)被削减，结果，可以削减电容元件C1的电容值。而且，由于按照不与选择晶体管Ts1和初始化晶体管Tint重叠的方式形成了电源线15，所以，与第一实施方式同样，能够以所期望的定时(timing)使选择晶体管Ts1与初始化晶体管Tint高速动作。
并且，在本实施方式中，元件导通部72、连接部62及第二中继布线部172与电源线15从同一层形成，且元件导通部72隔着驱动晶体管Tdr配置在X方向的负侧(即，电源线15的宽度方向的一方侧)，并且，连接部62和第二中继布线部172被配置在其相反的一侧(电源线15的宽度方向的另一方侧)。因此，在元件导通部72和连接部62(第二中继布线部172)的间隙中，能够充分确保应该形成电源线15中沿X方向延伸的第一部分151的空间。进而，从垂直于基板10的方向观察，与电容元件C1重叠的空间也可以用于电源线15的形成。因此，与第一实施方式同样， 可将电源线15(第一部分151)形成为宽幅度，起到能够降低其电阻的效果。
而且，在本实施方式中，通过沿Y方向延伸的第二部分152而连接各第一部分151，所以，与仅由第一部分151构成电源线15的情况相比，可进一步降低电源线15的电阻。并且，由于电源线15的第一部分151的形状呈单纯的带状，所以，与按照避开和电源线15从同一层形成的要素(元件导通部72和连接部62)的方式使电源线15形成为复杂形状的构成相比，可抑制电源线15的断线和破损。
另外，在本实施方式中，数据线13沿各单位元件P中的X方向正侧的周缘延伸，并且，中继布线17沿X方向负侧的周缘延伸。在该构成中，例如如图16所示，若着眼于任意一个单位元件P1和与其X方向负侧邻接的其他单位元件P2，则在单位元件P1的电容元件C1和与单位元件P2所对应的数据线13之间夹设有单位元件P1的中继布线17。因此，与一个单位元件P的电容元件C1和与其邻接的单位元件P的数据线13靠近的第一实施方式的构成相比，形成在单位元件P1的电容元件C1和单位元件P2的数据线13之间的电容被降低。根据该构成，由于单位元件P2的数据线13的电位变动对单位元件P1的电容元件C1造成的影响被降低，所以，能够以高的精度将单位元件P中的驱动晶体管Tdr的栅极电位Vg和与该栅极电位Vg对应的发光元件E的光量设定为期望值。
<第二实施方式的变形例>
下面，对于以上所说明的第二实施方式的变形例进行说明。图17是表示本变形例中形成了第一绝缘层L1的阶段(图14的阶段)的俯视图。在第二实施方式中，举例说明了驱动晶体管Tdr的栅电极521沿Y方向延伸的构成。与之相对，在本变形例中如图17所示，栅电极521沿X方向延伸。另外，对于本变形例中与第二实施方式同样的要素赋与共同的符号，并适当省略其说明。
如图17所示，本实施方式的中间导电体52包括：从电极E1的左上部向Y方向的负侧延伸的连接部525、从该连接部525向X方向延伸并与半导体层32重叠的栅电极521。栅电极521在半导体层32的X方向整个尺寸内沿X方向延伸。半导体层32中隔着栅极绝缘层L0而与栅电极 521对置的区域是驱动晶体管Tdr的沟道区域32c。另外，隔着沟道区域32c靠近电极E1侧的区域是源极区域32s，其相反的一侧的区域是漏极区域32d。
图18是表示从图17的阶段进一步形成了电源线15和元件导通部72的阶段(图15的阶段)的俯视图。如图18所示，元件导通部72在隔着驱动晶体管Tdr而与电容元件C1相反的一侧的区域形成为近似矩形状。如图17和图18所示，元件导通部72经由沿栅电极511所延伸的X方向(即，驱动晶体管Tdr的沟道长度方向)排列的多个接触孔Hb7而与漏极区域32d导通。而且，电源线15经由沿着栅电极511在X方向排列的多个接触孔Hb10与源极区域32s导通。
如以上所说明那样，由于驱动晶体管Tdr的栅电极521沿X方向延伸，所以，漏极区域32d沿着X方向以长条状形成在隔着栅电极521与电容元件C1相反的一侧的区域。在该构成中，不需要在元件导通部72上形成沿着驱动晶体管Tdr在Y方向延伸的部分(第一实施方式的部分721)。因此，根据本变形例，从图18和图15的对比可知，具有能够将电源线15中沿栅电极521的方向延伸的第一部分151形成得比第二实施方式宽的优点。
而且，在本变形例中，各接触孔Hb7、接触孔Hb6(中继布线17和元件导通部72导通的部分)和接触孔Hb1(第一数据线部131和第二数据线部132导通的部分)，沿X方向排列成直线状。因此，与各接触孔(Hb7、Hb6、Hb1)在Y方向的位置不同的构成相比，能够充分确保沿X方向以直线状(带状)延伸的第一部分151。
可是，在第二实施方式中，栅电极521在与电源线15的第一部分151正交的方向延伸。因此，栅电极521的长度(更严密而言是元件导通部72的部分721的长度)越增加，第一部分151的线宽越减小。对此，在本变形例中，由于栅电极521沿与第一部分151平行的方向延伸，所以，可以不缩小第一部分151的线宽而使栅电极521的长度增加。由于栅电极521的长度相当于驱动晶体管Tdr的沟道宽度，所以，根据本变形例，能够维持第一部分151的线宽且使驱动晶体管Tdr的沟道宽度增大。这样，根据沟道宽度大的驱动晶体管Tdr，具有可以充分确保从电源线15经由 驱动晶体管Tdr供给到发光元件E的电流量。
<B-3：第三实施方式>
下面，对本发明第三实施方式中的单位元件P的具体构成进行说明。图19是表示本实施方式中的单位元件P的构成的俯视图，图20～图22是表示形成了单位元件P的各阶段的基板10的面上状况的俯视图。
如图20所示，在基板10的面上，半导体层33和半导体层43由半导体材料从同一层形成。半导体层33的形状与第一实施方式的半导体层31同样。半导体层43包括：构成电容元件C1的近似矩形状的电极E2、和与电极E2连接的元件部431。元件部431是作为选择晶体管Ts1的半导体层而发挥功能的部分，包括：从电极E2的右下部向Y方向的正侧延伸的部分431a、从该部分431a向X方向的正侧延伸的部分431b、和从部分431b的端部向Y方向的负侧延伸的部分431c。
在覆盖半导体层33和半导体层43的栅极绝缘层L0的面上，如图21所示，中间导电体53、选择线11和初始化线12从同一层形成。中间导电体53及初始化线12的形状和与其他要素的关系，与第一实施方式的中间导电体51及初始化线12同样。从垂直于基板10的方向观察，选择线11按照与半导体层43的元件部431重叠的方式沿X方向延伸。元件部431中的部分431a及部分431c各自当中与选择线11重叠的部分成为选择晶体管Ts1的沟道区域。即，本实施方式的选择晶体管Ts1是双栅极构造。
在覆盖中间导电体53、选择线11和初始化线12的第一绝缘层L1的面上，如图22所示，连接部63、元件导通部73、数据线13和电源线15从同一层形成。连接部63的形状和与其他要素的关系与第一实施方式的连接部61同样。从驱动晶体管Tdr和电容元件C1观察，数据线13是在X方向正侧的区域沿Y方向延伸的布线，经由接触孔Hc1与半导体层43的元件部431(部分431c)导通。
元件导通部73是隔着驱动晶体管Tdr形成在与电容元件C1相反的一侧的区域的近似矩形状的部分，经由接触孔Hc2与半导体层33(驱动晶体管Tdr的漏极区域)导通。如图19和图22所示，发光元件E的第一电极21经由贯通第二绝缘层L2的接触孔Hc3与元件导通部73导通。
图23是表示处于图22的阶段的四个单位元件P在X方向和Y方向排列的情况的俯视图。如图22及图23所示，从垂直于基板10的方向观察，本实施方式的电源线15按照与各单位元件P的驱动晶体管Tdr及电容元件C1重叠的方式，沿Y方向延伸。该电源线15与第一实施方式同样，经由接触孔Ha4与半导体层33(驱动晶体管Tdr的源极区域)导通。如图22所示，在电源线15中的X方向负侧的周缘以避开元件导通部73的形状形成有缺口部分155，在X方向正侧的周缘以避开连接部63的形状形成有缺口部分157。
现在，如图23所示，着眼于任意一个单位元件P1和在其X方向的负侧邻接的其他单位元件P2。在本实施方式中，如参照图11对第一实施方式进行的说明那样，按照附随在单位元件P1的电极E1(中间导电体53)和单位元件P2的数据线13之间的电容Ca的电容值c1，比附随在单位元件P2的数据线13和电源线15之间的电容Cb的电容值c2小(c1＜c2)的方式，选定数据线13与电源线15的距离(第一绝缘层L1的膜厚)、和单位元件P1的中间导电体53与单位元件P2的数据线13的间隔。根据该构成，与第一实施方式同样，能够降低单位元件P2的数据线13的电位变动对单位元件P1的电容元件C1的电位造成的影响。
而且，在本实施方式中，由于元件导通部73配置在隔着驱动晶体管Tdr与电容元件C1相反的一侧，所以，与第一实施方式同样，电极E1和元件导通部73的容性耦合(图11所示的电容Cx的寄生)被抑制。因此，能够使电容元件C1低电容化(进而小面积化)。并且，相对于在第一实施方式和第二实施方式中，由第一数据线部131和第二数据线部132的连接来构成数据线13，在本实施方式中，数据线13由单一的导电膜形成。因此，与第一实施方式和第二实施方式相比，具有可降低数据线13的电阻值，且能够防止其断线的优点。
<C：变形例>
对以上的方式施加各种变形。具体的变形方式如下所述。另外，也可对以下各方式进行适当组合。
<C-1：变形例1>
对以上各方式中的单位元件P的电气构成进行了适当的变更。下面，举例说明本发明所采用的单位元件P的具体方式。
(1)如图24所示，可以在驱动晶体管Tdr和发光元件E之间夹设晶体管(下面称作“发光控制晶体管”)Tcnt。该发光控制晶体管Tcnt，是根据供给到发光控制线14的发光控制信号Sc，来控制驱动晶体管Tdr的漏电极和发光元件E的第一电极21的电连接的开关元件。若发光控制晶体管Tcnt变化为导通状态，则形成电流从电源线15向发光元件E的路径，发光元件E被允许发光；若发光控制晶体管Tcnt变化为截止状态，则该路径被截断，发光元件E被禁止发光。因此，根据该构成，仅在除了初始化期间和写入期间之外的驱动期间中使发光控制晶体管Tcnt处于导通状态，并使发光元件E发光，该情况下能够正确规定发光元件E实际发光的期间。
在第一实施方式～第三实施方式的每一个中，发光控制晶体管Tcnt例如被配置在隔着驱动晶体管Tdr与电容元件C1相反的一侧(即，Y方向的负侧)。根据该方式，与例如发光控制晶体管Tcnt配置在驱动晶体管Tdr和电容元件C1的间隙区域的构成相比，具有可以将电源线15按照与驱动晶体管Tdr及电容元件C1双方重叠的方式形成为宽幅度的优点。
(2)如图25所示，也可采用在驱动晶体管Tdr的栅电极与源电极(电源线15)之间夹设电容元件C2的构成。根据该构成，具有可以将在写入期间所设定的驱动晶体管Tdr的栅极电位Vg，在驱动期间保持于电容元件C2的优点。当然，在驱动晶体管Tdr的栅电极的面积(沟道区域的面积)被充分确保的构成中，可通过该驱动晶体管Tdr的栅极电容保持栅极电位Vg。因此，即使在如第一实施方式～第三实施方式那样，未配置电容元件C2的构成中，也能够在驱动期间保持栅极电位Vg。
(3)还采用了图26所示的构成的单位元件P。在该单位元件P中，未形成以上各方式中的电容元件C1和初始化晶体管Tint(初始化线12)，驱动晶体管Tdr的栅电极与数据线13的电连接通过选择晶体管Ts1控制。而且，在驱动晶体管Tdr的栅电极与源电极(电源线15)之间夹设有电容元件C2。
在该构成中，若选择晶体管Ts1变化为导通状态，则与发光元件E所指定的亮度对应的数据电位Vdata，从数据线13经由选择晶体管Ts1被供给到驱动晶体管Tdr的栅电极。此时，由于电容元件C2中蓄积有与数据电位Vdata对应的电荷，所以，即使选择晶体管Ts1变化为截止状态，驱动晶体管Tdr的栅极电位Vg也可以维持在数据电位Vdata。因此，发光元件E被持续供给与驱动晶体管Tdr的栅极电位Vg对应的电流(与数据电位Vdata对应的电流)。通过该电流的供给，发光元件E以与数据电位Vdata对应的亮度发光。
图26的电容元件C2，例如以与以上的各方式中的电容元件C1同样的方式设置在基板10的面上。通过该方式，也会起到与第一实施方式～第三实施方式同样的作用和效果。如上所述，与驱动晶体管Tdr的栅电极连接的电容元件，可以是用于通过电容耦合来设定驱动晶体管Tdr的栅极电位Vg的电容元件C1，也可以是用于保持从数据线13向驱动晶体管Tdr的栅电极供给的数据电位Vdata的电容元件C2。
<C-2：变形例2>
在以上的方式中，举例说明了第一电极21由光反射性材料形成的构成，但也可以采用从发光层23向基板10侧射出的光，通过与第一电极21独立的反射层而向与基板10相反的一侧反射的构成。在该构成中，由光反射性材料而在第一绝缘层L1的面上形成反射层，按照覆盖该反射层的方式形成第一电极21。第一电极21由ITO或IZO等透光性导电材料形成。而且，在以上的方式中，举例说明了第二电极22由透光性材料形成的构成，但是，通过采用将具有遮光性或光反射性的导电材料形成为充分薄的电极作为第二电极22的构成，也可以使来自发光层23的放射光透过。
当然，本发明也适用于来自发光层23的出射光透过基板10而射出的底部发射型的发光装置。在该构成中，例如，由光反射性的导电性材料形成第二电极22，并且，由透光性的导电性材料形成第一电极21。而且，从发光层23向基板10侧的出射光，和从发光层23向与基板10相反的一侧射出并由第二电极22的表面反射后的光，透过第一电极21及基板10而射出。
<C-3：变形例3>
在第一实施方式和第二实施方式中，举例说明了电源线15不与选择晶体管Ts1及初始化晶体管Tint的任何一个重叠的构成，但是，也可以采用电源线15与选择晶体管Ts1重叠的构成或电源线15与初始化晶体管Tint重叠的构成。
<C-4：变形例4>
在第二实施方式中，举例说明了连接部62形成在选择晶体管Ts1的第一栅电极111和第二栅电极112的间隙区域的构成。与此相同，电源线15的第二部分152也可以形成在初始化晶体管Tint的第一栅电极121和第二栅电极122的间隙区域。
<C-5：变形例5>
在第一实施方式中，举例说明了电源线15仅包括沿X方向延伸的部分(本发明中的“第一部分”)的构成，但是，也可以如第二实施方式那样，电源线15包括按照相互连接这些部分的每一个的方式沿Y方向延伸的部分(以下称作“第二部分”)。该第二部分，例如在图7所示的连接部61与元件导通部71的间隙区域和各单位元件P的间隙区域，沿Y方向延伸，将在Y方向邻接的各电源线15(第一部分)相互连接。根据该构成，与第一实施方式相比，可以降低电源线15的电阻。
<C-6：变形例6>
在以上的各实施方式中，举例说明了仅在隔壁25的内周缘的内侧区域形成发光层23的构成，但是，也可以采用在基板10的整个面(更具体而言是第二绝缘层L2的整个面)内连续形成发光层23的构成。根据该构成，例如具有可以将旋涂法等成本低廉的成膜技术应用于发光层23的形成的优点。另外，由于第一电极21按每个发光元件E单独形成，所以，即使说发光层23在多个发光元件E内连续，发光层23的光量也按每个发光元件E而被单独控制。在如上所述那样，发光层23在多个发光元件E内连续的构成中，也可以省略隔壁25。
另外，在利用将发光材料的液滴喷出到由隔壁25隔开的各空间的喷墨法(液滴喷出法)形成发光层23的情况下，优选如上述各实施方式那样，采用将隔壁25配置到第二绝缘层L2的面上的构造。其中，用于按 每个发光元件E形成发光层23的方法可适当变更。更具体而言，通过选择性除去在基板10的整个区域形成的发光材料的膜体的方法、或激光转印(LITI：Laser-Induced Thermal Imaging)法等各种图案形成技术，也可以按每个发光元件E形成发光层23。该情况下，可以不需要形成隔壁25而按每个发光元件E独立形成发光层23。如上所述，在本发明的发光装置中，隔壁25是未必需要的要素。
<C-7：变形例7>
在以上的各方式中，举例说明了包含由有机EL材料构成的发光层23的发光元件E，但是本发明中的发光元件不限定于此。例如，可以采用包含由无机EL材料构成的发光层的发光元件或LED(Light EmitTintg Diode)元件等的各种发光元件。本发明的发光元件只要是通过电能的供给(典型的是电流供给)而发光的元件即可，不论其具体的构成与材料如何。
<D：应用例>
接着，对利用了本发明所涉及的发光装置的电子设备的具体形态进行说明。图27是表示采用了以上所说明的任意方式所涉及的发光装置D作为显示装置的便携式个人计算机的构成的立体图。个人计算机2000具备作为显示装置的发光装置D和主体部2010。电源开关2001及键盘2002设置于主体部2010。由于该发光装置D将有机EL材料的发光层23作为发光元件E，所以，可以显示视野角度宽且易于观看的画面。
图28表示采用了各方式所涉及的发光装置D的移动电话机的构成。移动电话机3000具备：多个操作按钮3001、滚动(scroll)按钮3002及作为显示装置的发光装置D。通过操作滚动按钮3002，显示于发光装置D的画面发生滚动。
图29表示应用了各方式所涉及的发光装置D的便携信息终端(PDA：Personal Digital Assistants)的构成。信息便携终端4000具备：多个操作按钮4001、电源开关4002及作为显示装置的发光装置D。若操作电源开关4002，则地址录或时间表等各种信息会显示于发光装置D。
另外，作为应用了本发明所涉及的发光装置的电子设备，除了图27～图29所示的设备之外，还可举出：数码相机、电视机、摄像机、车辆导 航装置、寻呼机、电子记事本、电子纸、电子计算机、文字处理器、工作站、可视电话、POS终端、打印机、扫描仪、复印机、录像机、具备触摸面板的设备等。另外，本发明所涉及的发光装置的用途不限定于图像显示。例如，在光写入式的打印机或电子复印机等图像形成装置中，使用了根据应该形成在纸等记录材料上的图像，对感光体曝光的写入头，也可以利用本发明的发光装置作为这种写入头。

Claims (26)

1.一种发光装置，其特征在于，具备：
基板，其具有第一面；
第一数据线，其配置在所述第一面上，沿着第一方向延伸；
第二数据线，其配置在所述第一面上，沿着所述第一方向延伸；
电源线，其配置在所述第一面上，具有沿着所述第一方向延伸的第一部分、和与所述第一数据线以及所述第二数据线交叉的第二部分；
发光元件，其配置在所述第一面上，具有第一电极、第二电极、和配置在所述第一电极与所述第二电极之间的发光层；
第一晶体管，其具有第一栅电极、包含与所述第一栅电极对置的第一沟道区域的第一半导体层、第一端子、第二端子、和配置在所述第一栅电极与所述第一半导体层之间的第一栅极绝缘层，根据从所述第一数据线供给的数据信号来控制所述电源线与所述发光元件之间的电连接状态；
第二晶体管，其连接在所述第一栅电极与所述第一端子之间，具有第二栅电极、第三端子和第四端子；和
第一连接部，其对所述第一栅电极与所述第三端子进行电连接，
所述第一部分配置在所述第一数据线与所述第一连接部之间。
2.根据权利要求1所述的发光装置，其特征在于，
所述发光装置还具有对所述第一端子与所述第四端子进行电连接的第二连接部，
所述第一部分配置在所述第一数据线与所述第二连接部之间。
3.根据权利要求1所述的发光装置，其特征在于，
所述发光装置还具有与所述第一栅电极连接的电容元件，
所述电容元件配置在所述第一晶体管与所述第二晶体管之间，
从与所述第一面垂直的方向观察，所述电源线与所述第一晶体管以及所述电容元件重叠，不与所述第二晶体管重叠。
4.根据权利要求1所述的发光装置，其特征在于，
所述发光装置还具有第三晶体管，该第三晶体管具备与扫描线连接的第三栅电极，
所述第一栅电极通过处于导通状态的所述第三晶体管而被设定在与从所述第一数据线供给的所述数据信号相应的电位，
从与所述第一面垂直的方向观察，所述第三栅电极的一部分不与所述电源线重叠。
5.根据权利要求1所述的发光装置，其特征在于，
所述第二晶体管是双栅极构造。
6.根据权利要求1所述的发光装置，其特征在于，
所述第二晶体管具备包括与所述第二栅电极对置的第二沟道区域的第二半导体层，
所述第一半导体层和所述第二半导体层形成为一体。
7.根据权利要求1所述的发光装置，其特征在于，
从与所述第一面垂直的方向观察，所述电源线与所述第一栅电极重叠，不与所述第二栅电极重叠。
8.一种电子设备，其特征在于，具备权利要求1所述的发光装置。
9.一种发光装置，其特征在于，具备：
基板，其具有第一面；
第一数据线，其配置在所述第一面上，沿着第一方向延伸；
电源线，其配置在所述第一面上，具有沿着所述第一方向延伸的第一部分；
第一电极；
第二电极；
发光层，其配置在所述第一电极与所述第二电极之间；
第一晶体管，其具有第一栅电极、包含与所述第一栅电极对置的第一沟道区域的第一半导体层、第一端子、第二端子、和配置在所述第一栅电极与所述第一半导体层之间的第一栅极绝缘层，根据从所述第一数据线供给的数据信号来控制所述电源线与所述发光元件之间的电连接状态；
第二晶体管，其连接在所述第一栅电极与所述第一端子之间，具有第二栅电极、第三端子和第四端子；和
第一连接部，其对所述第一栅电极与所述第三端子进行电连接，
所述第一部分配置在所述第一数据线与所述第一连接部之间。
10.根据权利要求9所述的发光装置，其特征在于，
所述发光装置还具有对所述第一端子与所述第四端子进行电连接的第二连接部，
所述第一部分配置在所述第一数据线与所述第二连接部之间。
11.根据权利要求9所述的发光装置，其特征在于，
所述发光装置还具有与所述第一栅电极连接的电容元件，
所述电容元件配置在所述第一晶体管与所述第二晶体管之间，
从与所述第一面垂直的方向观察，所述电源线与所述第一晶体管以及所述电容元件重叠，不与所述第二晶体管重叠。
12.根据权利要求9所述的发光装置，其特征在于，
所述发光装置还具有第三晶体管，该第三晶体管具备与扫描线连接的第三栅电极，
所述第一栅电极通过处于导通状态的所述第三晶体管而被设定在与从所述第一数据线供给的所述数据信号相应的电位，
从与所述第一面垂直的方向观察，所述第三栅电极的一部分不与所述电源线重叠。
13.根据权利要求9所述的发光装置，其特征在于，
所述第二晶体管是双栅极构造。
14.根据权利要求9所述的发光装置，其特征在于，
所述发光装置还具有沿着所述第一方向延伸的第二数据线，
所述电源线具备与所述第一数据线以及所述第二数据线交叉的第二部分。
15.根据权利要求9所述的发光装置，其特征在于，
所述第二晶体管具备包括与所述第二栅电极对置的第二沟道区域的第二半导体层，
所述第一半导体层和所述第二半导体层形成为一体。
16.根据权利要求9所述的发光装置，其特征在于，
从与所述第一面垂直的方向观察，所述电源线与所述第一栅电极重叠，不与所述第二栅电极重叠。
17.一种电子设备，其特征在于，具备权利要求9所述的发光装置。
18.一种发光装置，其特征在于，具备：
基板，其具有第一面；
第一数据线，其配置在所述第一面上，沿着第一方向延伸；
第二数据线，其与所述第一数据线相邻；
电源线，其配置在所述第一面上，具有沿着所述第一方向延伸且配置在所述第一数据线与所述第二数据线之间的第一部分；
第一电极；
第二电极；
发光层，其配置在所述第一电极与所述第二电极之间；
第一晶体管，其具有第一栅电极、包含与所述第一栅电极对置的第一沟道区域的第一半导体层、第一端子、第二端子、和配置在所述第一栅电极与所述第一半导体层之间的第一栅极绝缘层，根据从所述第一数据线供给的数据信号来控制所述电源线与所述发光元件之间的电连接状态；
第二晶体管，其连接在所述第一栅电极与所述第一端子之间，具有第二栅电极、第三端子和第四端子；和
第一连接部，其对所述第一栅电极与所述第三端子进行电连接，
所述第一连接部配置在所述电源线与所述第二数据线之间。
19.根据权利要求18所述的发光装置，其特征在于，
所述发光装置还具有对所述第一端子与所述第四端子进行电连接的第二连接部，
所述第二连接部配置在所述电源线与所述第二数据线之间。
20.根据权利要求18所述的发光装置，其特征在于，
所述发光装置还具有与所述第一栅电极连接的电容元件，
所述电容元件配置在所述第一晶体管与所述第二晶体管之间，
从与所述第一面垂直的方向观察，所述电源线与所述第一晶体管以及所述电容元件重叠，不与所述第二晶体管重叠。
21.根据权利要求18所述的发光装置，其特征在于，
所述发光装置还具有第三晶体管，该第三晶体管具备与扫描线连接的第三栅电极，
所述第一栅电极通过处于导通状态的所述第三晶体管而被设定在与从所述第一数据线供给的所述数据信号相应的电位，
从与所述第一面垂直的方向观察，所述第三栅电极的一部分不与所述电源线重叠。
22.根据权利要求18所述的发光装置，其特征在于，
所述第二晶体管是双栅极构造。
23.根据权利要求18所述的发光装置，其特征在于，
所述电源线具备与所述第一数据线以及所述第二数据线交叉的第二部分。
24.根据权利要求18所述的发光装置，其特征在于，
所述第二晶体管具备包括与所述第二栅电极对置的第二沟道区域的第二半导体层，
所述第一半导体层和所述第二半导体层形成为一体。
25.根据权利要求18所述的发光装置，其特征在于，
从与所述第一面垂直的方向观察，所述电源线与所述第一栅电极重叠，不与所述第二栅电极重叠。
26.一种电子设备，其特征在于，具备权利要求18所述的发光装置。
CN201210336763.4A 2005-11-30 2006-11-28 发光装置及电子设备 Active CN103000657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005345298A JP4661557B2 (ja) 2005-11-30 2005-11-30 発光装置および電子機器
JP2005-345298 2005-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006101604860A Division CN1976052B (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Publications (2)

Publication Number Publication Date
CN103000657A CN103000657A (zh) 2013-03-27
CN103000657B true CN103000657B (zh) 2015-06-17

Family

ID=37714651

Family Applications (8)

Application Number Title Priority Date Filing Date
CN201210336771.9A Active CN103000659B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336763.4A Active CN103000657B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336755.XA Active CN102903731B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336765.3A Active CN103000658B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201110455661.XA Active CN102522423B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201010194687A Pending CN101872782A (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336748.XA Active CN103000656B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN2006101604860A Active CN1976052B (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210336771.9A Active CN103000659B (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Family Applications After (6)

Application Number Title Priority Date Filing Date
CN201210336755.XA Active CN102903731B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336765.3A Active CN103000658B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201110455661.XA Active CN102522423B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201010194687A Pending CN101872782A (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN201210336748.XA Active CN103000656B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CN2006101604860A Active CN1976052B (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Country Status (6)

Country Link
US (5) US8704234B2 (zh)
EP (2) EP2270867A3 (zh)
JP (1) JP4661557B2 (zh)
KR (1) KR100760549B1 (zh)
CN (8) CN103000659B (zh)
TW (1) TWI317169B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4993292B2 (ja) * 2007-07-18 2012-08-08 カシオ計算機株式会社 表示パネル及びその製造方法
JP5502864B2 (ja) * 2009-07-01 2014-05-28 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
TWI421758B (zh) * 2009-12-31 2014-01-01 Innolux Corp 觸控裝置及驅動方法
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
JP5929136B2 (ja) * 2011-12-05 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP6015095B2 (ja) 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP5533946B2 (ja) * 2012-06-18 2014-06-25 セイコーエプソン株式会社 発光装置および電子機器
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
JP2014102319A (ja) 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
KR102060732B1 (ko) * 2013-04-23 2019-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6221413B2 (ja) * 2013-06-27 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
CN104576688B (zh) * 2013-10-10 2018-11-09 精工爱普生株式会社 发光装置以及电子设备
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
JP6372084B2 (ja) 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
JP2015175921A (ja) * 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
US9472605B2 (en) 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
CN104698665B (zh) * 2015-04-01 2017-11-07 上海天马微电子有限公司 触控显示面板结构及其形成方法、触控显示装置
KR102408898B1 (ko) * 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105489168B (zh) * 2016-01-04 2018-08-07 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
JP6620601B2 (ja) * 2016-03-03 2019-12-18 セイコーエプソン株式会社 電気光学装置、および電子機器
KR102464900B1 (ko) * 2016-05-11 2022-11-09 삼성디스플레이 주식회사 디스플레이 장치
CN111627967B (zh) * 2016-09-08 2022-12-23 群创光电股份有限公司 显示设备
KR20180041281A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102655009B1 (ko) * 2016-12-28 2024-04-04 엘지디스플레이 주식회사 전계발광 표시장치
KR20180080741A (ko) 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
KR20180089928A (ko) * 2017-02-01 2018-08-10 삼성디스플레이 주식회사 표시 장치
CN110473896A (zh) * 2018-05-11 2019-11-19 上海和辉光电有限公司 一种显示面板和显示装置
CN108878494B (zh) * 2018-06-29 2020-12-04 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
JP6915734B2 (ja) * 2018-12-19 2021-08-04 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
TWI742339B (zh) * 2019-01-28 2021-10-11 友達光電股份有限公司 顯示面板
CN110047383B (zh) * 2019-04-29 2021-06-22 昆山国显光电有限公司 一种显示面板及显示装置
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
US20220358880A1 (en) * 2019-06-25 2022-11-10 Sharp Kabushiki Kaisha Display device and method for driving same
CN113270046B (zh) * 2020-02-14 2023-07-07 群创光电股份有限公司 电子装置
TWI770750B (zh) * 2020-12-31 2022-07-11 友達光電股份有限公司 畫素陣列基板
KR20220096854A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698087A (zh) * 2003-05-16 2005-11-16 东芝松下显示技术有限公司 有源阵列型显示设备

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US69997A (en) * 1867-10-22 Arthur huston
US57182A (en) * 1866-08-14 Abnee peelee
US26149A (en) * 1859-11-15 Improvement in type setters and distributers
US70808A (en) * 1867-11-12 Improved clothes-wbinger
US196213A (en) * 1877-10-16 Improvement in shoes
US259142A (en) * 1882-06-06 Flag staff holdee
JP2821347B2 (ja) 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US6072450A (en) 1996-11-28 2000-06-06 Casio Computer Co., Ltd. Display apparatus
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100637433B1 (ko) 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP4117985B2 (ja) * 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP4683766B2 (ja) 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
TW536836B (en) 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
TW503565B (en) 2000-06-22 2002-09-21 Semiconductor Energy Lab Display device
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
CN100485928C (zh) * 2000-09-29 2009-05-06 三洋电机株式会社 半导体器件以及显示装置
GB2370787A (en) * 2000-12-07 2002-07-10 Jackel Int Ltd Feeding bottle and stand
JP2002196704A (ja) * 2000-12-27 2002-07-12 Sharp Corp 有機ｅｌパネルおよびその製造方法
JP2002366057A (ja) 2001-06-11 2002-12-20 Toshiba Corp 表示装置
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP2003091245A (ja) 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP2003108068A (ja) 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP2002189447A (ja) 2001-10-01 2002-07-05 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
KR100763171B1 (ko) 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP2003167533A (ja) * 2001-12-04 2003-06-13 Toshiba Corp 表示装置
KR100484591B1 (ko) 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US6835954B2 (en) 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP3706107B2 (ja) 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100892945B1 (ko) * 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2003257645A (ja) 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
TW591564B (en) * 2002-04-24 2004-06-11 Sanyo Electric Co Display device
JP4027149B2 (ja) * 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TW588571B (en) * 2002-05-24 2004-05-21 Sanyo Electric Co Electroluminescence display device
JP4123832B2 (ja) 2002-05-31 2008-07-23 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI255432B (en) 2002-06-03 2006-05-21 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent display device and fabricating method thereof
JP3922374B2 (ja) * 2002-09-25 2007-05-30 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4378767B2 (ja) * 2002-09-26 2009-12-09 セイコーエプソン株式会社 発光装置及び電子機器
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2004191627A (ja) 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
KR100503129B1 (ko) 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP4425574B2 (ja) 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP3965583B2 (ja) 2003-09-01 2007-08-29 カシオ計算機株式会社 表示画素及び表示装置
JP4610228B2 (ja) 2003-11-07 2011-01-12 三洋電機株式会社 画素回路及び表示装置
JP4180018B2 (ja) 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
JP4592330B2 (ja) 2003-11-07 2010-12-01 三洋電機株式会社 画素回路及び表示装置
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4529467B2 (ja) * 2004-02-13 2010-08-25 ソニー株式会社 画素回路および表示装置
US7572718B2 (en) 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3933667B2 (ja) 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
JP2007003792A (ja) * 2005-06-23 2007-01-11 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US8645439B2 (en) 2009-12-24 2014-02-04 Mcmaster University Bit-width allocation for scientific computations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698087A (zh) * 2003-05-16 2005-11-16 东芝松下显示技术有限公司 有源阵列型显示设备

Also Published As

Publication number Publication date
EP1793425A2 (en) 2007-06-06
CN103000658B (zh) 2015-12-16
CN102903731A (zh) 2013-01-30
US8937316B2 (en) 2015-01-20
TWI317169B (en) 2009-11-11
US20150060865A1 (en) 2015-03-05
EP1793425A3 (en) 2012-09-19
KR100760549B1 (ko) 2007-09-20
CN103000656A (zh) 2013-03-27
CN103000657A (zh) 2013-03-27
US8704234B2 (en) 2014-04-22
CN102903731B (zh) 2016-02-24
CN103000659B (zh) 2016-01-20
CN1976052A (zh) 2007-06-06
EP2270867A2 (en) 2011-01-05
JP4661557B2 (ja) 2011-03-30
US9917145B2 (en) 2018-03-13
CN102522423B (zh) 2014-10-15
US20070120118A1 (en) 2007-05-31
CN102522423A (zh) 2012-06-27
EP2270867A3 (en) 2012-09-19
CN101872782A (zh) 2010-10-27
KR20070056972A (ko) 2007-06-04
US20130214276A1 (en) 2013-08-22
JP2007148216A (ja) 2007-06-14
US20160276423A1 (en) 2016-09-22
CN103000656B (zh) 2016-01-13
US20120104401A1 (en) 2012-05-03
CN1976052B (zh) 2012-10-31
CN103000658A (zh) 2013-03-27
CN103000659A (zh) 2013-03-27
US9379172B2 (en) 2016-06-28
US9070649B2 (en) 2015-06-30
TW200739896A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
CN103000657B (zh) 发光装置及电子设备
CN101621070B (zh) 发光装置及电子设备
CN102244089B (zh) 发光装置及电子机器
CN102144293B (zh) 发光显示装置
US8432381B2 (en) Active matrix display
CN1832225B (zh) 有机el装置及电子机器
CN103367390A (zh) 显示装置及其制造方法、修理显示装置的方法及电子设备
WO2021227623A1 (zh) 像素单元、显示基板及显示装置
US20220052138A1 (en) Array substrate, display panel, and display device
JP5761308B2 (ja) 発光装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240401

Address after: Ai Erlandubailin

Patentee after: Lumitec Display Technology Co.,Ltd.

Country or region after: Ireland

Address before: Tokyo

Patentee before: Seiko Epson Corp.

Country or region before: Japan