CN101621070B - 发光装置及电子设备 - Google Patents

发光装置及电子设备 Download PDF

Info

Publication number
CN101621070B
CN101621070B CN2009101662395A CN200910166239A CN101621070B CN 101621070 B CN101621070 B CN 101621070B CN 2009101662395 A CN2009101662395 A CN 2009101662395A CN 200910166239 A CN200910166239 A CN 200910166239A CN 101621070 B CN101621070 B CN 101621070B
Authority
CN
China
Prior art keywords
electrode
light
transistor
power line
driving transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101662395A
Other languages
English (en)
Other versions
CN101621070A (zh
Inventor
洼田岳彦
神田荣二
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101621070A publication Critical patent/CN101621070A/zh
Application granted granted Critical
Publication of CN101621070B publication Critical patent/CN101621070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

一种发光装置，在基板(10)的面上配置有驱动晶体管Tdr、元件导通部(71)、初始化晶体管Tint和连接部(61)。驱动晶体管Tdr控制从电源线(15)提供给发光元件E的电流量。元件导通部(71)将驱动晶体管Tdr和发光元件E电连接。初始化晶体管Tint通过变化为导通状态，使驱动晶体管Tdr成二极管连接。连接部(61)将驱动晶体管Tdr和初始化晶体管Tint电连接。电源线(15)在X方向上延伸。元件导通部(71)以及连接部(61)与电源线从同一层形成，从垂直于基板(10)的方向观察，隔着驱动晶体管Tdr位于电源线的宽度方向(Y方向)的一侧。这样，抑制了电源线电阻并与电源线从同一层形成各要素。

Description

发光装置及电子设备
本发明是申请人精工爱普生株式会社于2006年11月28日提出的申请号为200610160487.5的、发明名称为“发光装置及电子设备”发明申请的分案申请。
技术领域
本发明涉及一种利用了有机EL(Electro Luminescent)材料等的发光材料的发光装置的构造。
背景技术
以往，公开有一种将控制向发光元件提供的电流量的晶体管(下面称作“驱动晶体管”)按每个发光元件配置的有源矩阵方式的发光装置。而且，例如在专利文献1和专利文献2中，还公开了如下的构成：用于补偿驱动晶体管阈值电压误差的晶体管(下面称作“初始化晶体管”)介于驱动晶体管的栅电极和漏电极(或源电极)之间。在该构成中，若初始化晶体管变化为导通状态使得驱动晶体管成二极管连接，则驱动晶体管的栅电极被设定为与其阈值电压对应的电位。通过使驱动晶体管的栅电极从该状态变化至与所希望的灰度对应的电位，可以对发光元件供给不依赖于其阈值电压的电流量。
专利文献1：美国专利第6,229,506号公报(图2)
专利文献2：特开2004-133240号公报(图2及图3)
但是，在上述的构成中，需要用于电连接与发光元件的发光相关的各要素的布线。例如，需要用于电连接驱动晶体管和初始化晶体管的布线(下面称作“连接部”)、电连接驱动晶体管和发光元件的布线(下面称作“元件导通部”)。但是，若通过独立工序分别形成这些布线，则存在着制造工艺复杂和制造成本增大的问题。
作为解决该问题的对策，还考虑基于一个导电膜的图案形成，通过与其他要素(例如电源线)相同的工序形成连接部和元件导通部的方法。但是，作为该方法的基础，需要以避开连接部和元件导通部的形状来形成电源线等的其他要素。而且，由于这种制约而不能确保例如电源线具有足够的线宽，结果将产生无法充分降低电源线的电阻的问题。
发明内容
本发明正是鉴于上述问题而提出的，其目的在于解决抑制电源线的电阻并与电源线从同一层形成连接部和元件导通部的课题。
本发明所涉及的发光装置的第一特征是，在基板上配置有：驱动晶体管，其控制从电源线供给到发光元件的电流量；元件导通部(例如图7的元件导通部71)，其将驱动晶体管和发光元件电连接；初始化晶体管，通过将其变化为导通状态，从而使驱动晶体管成二极管连接；和连接部(例如图7的连接部61)，其将驱动晶体管和初始化晶体管电连接，电源线包括在规定方向上延伸的第一部分(例如图7中所示的电源线15)，元件导通部以及连接部与电源线从同一层形成，元件导通部以及连接部位于在第一部分的宽度方向(例如图7的Y方向)上比第一部分更靠近驱动晶体管侧的位置。本方式的具体的例子作为第一实施方式在后面描述。
根据该构成，由于元件导通部以及连接部与电源线从同一层形成，所以与由不同层形成各部的构成比较，实现了制造工序的简单化和制造成本的降低。而且，由于在位于在第一部分的宽度方向上比第一部分更靠近驱动晶体管侧的位置上配置连接部和元件导通部，所以，可以隔着驱动晶体管在另一侧确保电源线的空间。由此，能够以充足的面积(或者线宽)形成电源线，来抑制其电阻。
另外，所谓多个要素“从同一层形成”是指，通过选择性除去公共的膜体(不管是单层还是多层)而以同一工序形成多个要素，各要素是相互分离还是相互连接不予考虑。
在本发明的优选的方式中，还设置与驱动晶体管的栅电极电连接的电容元件(例如图2的电容元件C1、图20或图21的电容元件C2)，电容元件配置在隔着驱动晶体管与连接部以及元件导通部的相反侧，电源线的第一部分与电容元件重叠。根据该方式，由于按照与电容元件重叠的方式形成电源线，所以可以进一步充分确保电源线的面积。
在更具体的方式中，还设置根据选择信号而变为导通状态或截止状态的选择晶体管，驱动晶体管的栅电极被设定成与经由变为导通状态的选择晶体管从数据线供给的数据信号对应的电位，第一部分在第一部分的宽度方向上配置于选择晶体管与驱动晶体管之间。根据该方式，由于配置有隔着电容元件与驱动晶体管相反侧的选择晶体管，所以，与例如在驱动晶体管和电容元件之间的间隙配置选择晶体管的构成相比，可以充分确保电源线的面积(线宽)，并且可以使电源线的形状简单化(例如不包含缺口等的简单的带状)。
也优选采用排列多个单位元件的构成。各单位元件包括驱动晶体管、选择晶体管和初始化晶体管，并排列在与规定方向交叉的方向(进而规定的方向)。在该方式中，选择晶体管配置于沿着规定方向的一侧(例如图8中的X方向的负侧)，初始化晶体管配置于沿着规定方向的另一侧(例如图8中的X方向的正侧)。根据该构成，由于选择晶体管和初始化晶体管的沿着规定方向的位置不同，所以，可维持选择晶体管和初始化晶体管的电绝缘，并且可以缩小各单位元件的间隙(例如图8的区域B)。
本发明所涉及的发光装置的第二特征是，在基板上配置有：驱动晶体管，其控制从电源线供给到发光元件的电流量；元件导通部(例如图15的元件导通部72)，其将驱动晶体管和发光元件电连接；初始化晶体管，通过将其变化为导通状态，从而使驱动晶体管成二极管连接；和连接部(例如图15的连接部62)，其将驱动晶体管和初始化晶体管电连接，电源线包括在规定方向延伸的第一部分(例如图15的第一部分151)，元件导通部以及连接部与电源线从同一层形成，第一部分在第一部分的宽度方向上位于元件导通部与连接部(例如图15中的Y方向的正侧)之间，元件导通部位于比第一部分更靠近述驱动晶体管的位置(例如图15中的Y方向的负侧)。该方式的具体的例子作为第二实施方式在后面描述。
根据该构成，由于元件导通部以及连接部与电源线从同一层形成，所以与第一方式同样，和由不同层形成各部的构成比较，实现了制造工序的简单化和制造成本的降低。而且，由于在隔着驱动晶体管位于相互相反侧的各区域分别形成连接部和元件导通部，所以可以在元件导通部和连接部之间的间隙确保电源线的空间。由此，能够以充足的面积(或者线宽)形成电源线，来抑制其电阻。
在第二特征所涉及的发光装置的优选方式中，还设置有与驱动晶体管的栅电极电连接的电容元件(例如图2的电容元件C1、图20或图21的电容元件C2)，电容元件配置在驱动晶体管和连接部之间的间隙，电源线的第一部分与电容元件重叠。根据该方式，由于按照与电容元件重叠的方式形成电源线，所以，可以进一步充分确保电源线的面积。
而且，在优选的方式中，还设置有根据选择信号而变为导通状态或截止状态的选择晶体管，驱动晶体管的栅电极被设定成与经由变为导通状态的选择晶体管从数据线供给的数据信号对应的电位，第一部分在第一部分的宽度方向上配置于选择晶体管与驱动晶体管之间。根据该方式，由于配置有隔着电容元件与驱动晶体管的相反侧的选择晶体管，所以，与例如在驱动晶体管和电容元件之间的间隙配置选择晶体管的构成比较，可以充分确保电源线的面积(线宽)，并且可以使电源线的形状简单化(例如不包含缺口等的简单的带状)。
在如以上例示那样将电容元件与驱动晶体管的栅电极连接的构成中，电源线可以仅与电容元件的一部分重叠，也可以与其全部重叠。另外，以上例示的各方式中的电容元件也可以典型地利用于设定或保持驱动晶体管的栅电极的电位。例如，一个方式中的电容元件(例如图2的电容元件C1)介于驱动晶体管的栅电极和数据线之间。在该构成中，通过电容元件的电容耦合，将驱动晶体管的栅电极设定在与数据线的电位变动量对应的电位。另外，其他方式中的电容元件(例如图20或图21的电容元件C2)介于驱动晶体管的栅电极和供给恒定电位的布线(例如电源线)之间。在该构成中，从数据线供给到驱动晶体管的栅电极的电位被保持在电容元件中。
在本发明的第一以及第二特征所涉及的发光装置的具体方式中，各自包括驱动晶体管、元件导通部、初始化晶体管和连接部的多个单位元件排列在与规定方向交叉的方向，电源线包括与各单位元件对应的多个第一部分、和将彼此邻接的各第一部分连接的第二部分(例如图15中的第二部分152)。根据该方式，与仅由第一部分构成电源线的构成比较，可以进一步降低电源线的电阻。
本发明所涉及的发光装置被利用于各种电子设备。该电子设备的典型例子是将发光装置利用为显示装置的设备。作为这种电子设备，有个人电脑和便携电话机等。当然，本发明所涉及的发光装置的用途不限定于图像显示。例如，可以将本发明的发光装置应用于下述各种装置，即，用于通过光线的照射在感光体圆筒等像的承载体形成潜像的曝光装置(曝光头)、配置在液晶装置的后面侧对其进行照明的装置(背光灯)、或者搭载于扫描仪等图像读取装置对原稿进行照明的装置等各种的照明装置等。
附图说明
图1是表示在发光装置中排列多个单位元件的状况的框图。
图2是表示各单位元件的电气构成的电路图。
图3是表示本发明第一实施方式中的单位元件的构成的俯视图。
图4是从图3中的IV-IV线观察的剖视图。
图5是表示形成了栅极绝缘层的阶段的俯视图。
图6是表示形成了第一绝缘层的阶段的俯视图。
图7是表示形成了第二绝缘层的阶段的俯视图。
图8是表示处于形成了第一绝缘层的阶段的多个单位元件的俯视图。
图9是表示处于形成了第二绝缘层的阶段的多个单位元件的俯视图。
图10是用于说明实施方式的效果的剖视图。
图11是用于说明实施方式的效果的电路图。
图12是表示本发明第二实施方式中的单位元件的构成的俯视图。
图13是表示形成了栅极绝缘层的阶段的俯视图。
图14是表示形成了第一绝缘层的阶段的俯视图。
图15是表示形成了第二绝缘层的阶段的俯视图。
图16是表示处于形成了第二绝缘层的阶段的多个单位元件的俯视图。
图17是表示在第二实施方式的变形例中形成了第一绝缘层的阶段的俯视图。
图18是表示在第二实施方式的变形例中形成了第二绝缘层的阶段的俯视图。
图19是表示变形例所涉及的单位元件的构成的电路图。
图20是表示变形例所涉及的单位元件的构成的电路图。
图21是表示变形例所涉及的单位元件的构成的电路图。
图22是作为本发明所涉及的电子设备的具体例的个人计算机的立体图。
图23是作为本发明所涉及的电子设备的具体例的移动电话的立体图。
图24是作为本发明所涉及的电子设备的具体例的便携信息终端的立体图。
图中：D-发光装置，P-单位元件，E-发光元件，10-基板，11-选择线，12-初始化线，13-数据线，15-电源线，21-第一电极，22-第二电极，23-发光层，31、32、41、42、45-半导体层，51、52-中间导电体，61、62-连接部，71、72-元件导通部，511、521-栅电极，Tdr-驱动晶体管，Ts1-选择晶体管，Tint-初始化晶体管，C1-电容元件，E1、E2-电极，L0-栅极绝缘层，L1-第一绝缘层，L2-第二绝缘层。
具体实施方式
<A：发光装置的电气构成>
图1是表示本发明的各实施方式所涉及的发光装置D的电气构成的框图。如该图所示，发光装置D具有多根选择线11、多根初始化线12和多根数据线13。各选择线11和各初始化线12在X方向延伸。各数据线13在与X方向正交的Y方向延伸。在选择线11以及初始化线12的各对与数据线13的各交叉处配置有单位元件(像素)P。因此，这些单位元件P遍布X方向以及Y方向排列成矩阵状。一个单位元件P是成为发光的最小单位的要素。经由电源线15对各单位元件P供给高位侧的电源电位Vdd。
图2是表示各单位元件P的构成的电路图。如该图所示，在从电源线15到接地线(接地电位Gnd)的路径上配置有发光元件E和驱动晶体管Tdr。发光元件E是在第一电极21(阳极)和第二电极22(阴极)之间夹设由有机EL材料构成的发光层23的元件。第一电极21按每个单位元件P而相互分离形成。第二电极22遍布多个单位元件P连续形成，并被接地。发光层23以与从第一电极21流向第二电极22的电流量对应的光量进行发光。
驱动晶体管Tdr是用于根据栅电极的电位(下面称作“栅极电位”)Vg，控制提供给发电元件E的电流量的p沟道型薄膜晶体管。驱动晶体管Tdr的源电极(S)与电源线15连接，其漏电极(D)与发光元件E的第一电极21连接。
在驱动晶体管Tdr的栅电极和漏电极(发光元件E的第一电极21)之间，夹设有用于控制二者的电连接的n沟道型晶体管(下面称作“初始化晶体管”)Tint。初始化晶体管Tint的栅电极与初始化线12连接。从驱动电路(省略图示)向初始化线12供给初始化信号Sb。如果初始化信号Sb成为有源电平使得初始化晶体管Tint变化为导通状态，则驱动晶体管Tdr的栅电极和漏电极被电连接(二级管连接)。
如图2所示，单位元件P包括由电极E1和电极E2构成的电容元件C1。电极E1与驱动晶体管Tdr的栅电极连接。在电极E2与数据线13之间，夹设有对二者的电连接进行控制的n沟道型晶体管(下面称作“选择晶体管”)Ts1。选择晶体管Ts1的栅电极与选择线11连接。从驱动电路(省略图示)向选择线11供给选择信号Sa。另外，驱动晶体管Tdr、选择晶体管Ts1和初始化晶体管Tint的导电型可以从图2所示的例子进行适当变更。
接着，将一个单位元件P的动作划分为初始化期间、写入期间和驱动期间进行说明。首先，在初始化期间中，从驱动电路(省略图示)向数据线13供给规定的电位Vref，并且，选择线11的选择信号Sa和初始化线12的初始化信号Sb维持有源电平(高电平)。因此，电位Vref从数据线13经由选择晶体管Ts1被提供给电容元件C1的电极E2。并且，通过初始化晶体管Tint变化为导通状态，使得驱动晶体管Tdr成二级管连接。因此，驱动晶体管Tdr的栅极电位Vg，收敛为被提供给电源线15的电源电位Vdd与驱动晶体管Tdr的阈值电压Vth的差分值(Vg＝Vdd-Vth)。
接着，在经过初始化期间之后的写入期间中，初始化信号Sb过渡为非有源电平(低电平)。因此，初始化晶体管Tint变化为截止状态，驱动晶体管Tdr的二级管连接被解除。而且，选择晶体管Ts1依旧维持导通状态，从数据线13提供给电极E2的电位Vref变更为数据电位Vdata。数据电位Vdata是与单位元件P所指定的灰度对应的电位。
由于驱动晶体管Tdr的栅电极的阻抗足够高，所以，如果电极E2仅以变化量ΔV(＝Vref-Vdata)从电位Vref变动到数据电位Vdata，则电极E1的电位基于电容元件C1的电容耦合，会从初始化期间所设定的电位Vg(＝Vdd-Vth)发生变动。此时的电极E1的电位变化量，根据电容元件C1与其他寄生电容(例如驱动晶体管Tdr的栅极电容或寄生于其他布线的电容)的电容比而确定。更具体而言，如果将电容元件C1的电容值设为“C”，将寄生电容的电容值设为“Cs”，则电极E1的电位变化量表现为“ΔV·C/(C+Cs)”。因此，驱动晶体管Tdr的栅极电位Vg在写入期间的终点，被设定为下述公式(1)的电平。
Vg＝Vdd-Vth-k·ΔV    ……(1)
其中，k＝C/(C+Cs)
接着，在经过写入期间之后的驱动期间中，选择信号Sa过渡为非有源电平，选择晶体管Ts1变化为截止状态。而且，与驱动晶体管Tdr的栅极电位Vg对应的电流，从电源线15经由驱动晶体管Tdr的源电极和漏电极，被提供给发光元件E。通过该电流的供给，发光元件E以对应于数据电位Vdata的光量发光。
现在，如果假设驱动晶体管Tdr在饱和区域进行动作的情况，则在驱动期间提供给发光元件E的电流量I由下述公式(2)表示。其中，公式(2)中的“β”是驱动晶体管Tdr的增益系数，“Vgs”是驱动晶体管Tdr的栅极-源极间的电压。
I＝(β/2)(Vgs-Vth)2    ……(2)
 ＝(β/2)(Vdd-Vg-Vth)2
通过公式(1)的代入，公式(2)变形如下。
I＝(β/2)(k·ΔV)2
即，提供给发光元件E的电流量I不依赖于驱动晶体管Tdr的阈值电压Vth。因此，根据本实施方式，能够抑制因各驱动晶体管Tdr的阈值电压Vth的偏差(与设计值的差异或与其他单位元件P的驱动晶体管Tdr的差异)而引起的发光元件E的光量误差(亮度不均)。
<B：单位元件P的具体构造>
下面，参照附图，对以上所说明的单位元件P的具体构造进行说明。另外，在下面所参照的各附图中，为了方便说明，使各要素的尺寸和比率与实际的装置不同。
<B-1：第一实施方式>
首先，对本发明第一实施方式所涉及的发光装置D的单位元件P的具体构成进行说明。图3是表示一个单位元件P的构成的俯视图，图4是从图3中的IV-IV线观察的剖视图。另外，虽然图3是俯视图，但是为了容易把握各要素，对于和图4公共的要素适当地采用了与图4相同方式的剖面线。以下所参照的其他俯视图也同样。
如图4所示，驱动晶体管Tdr和发光元件E等图2的各要素形成在基板10的面上。基板10是由玻璃或塑料等各种绝缘材料构成的板状部件。另外，也可以将覆盖基板10的绝缘性膜体(例如氧化硅或氮化硅的膜体)作为基底，在基板10的面上形成单位元件P的各要素。而且，本实施方式的发光装置D是顶部发射型。因此，对基板10不要求透光性。
图5至图7是表示形成了单位元件P的各阶段的基板10的面上的状况的俯视图。另外，在图5至图7中，应该形成图3所示的第一电极21的区域A由双点划线一并记述。
如图4和图5所示，在基板10的面上由硅等半导体材料形成有半导体层31和半导体层41。半导体层31和半导体层41，通过遍布基板10的整个区域连续形成的膜体的图案形成，以同一工序一并形成。另外，如半导体层31和半导体层41的关系那样，下面，将通过选择性地除去公共膜体(不论是单层或多层的哪一层)由同一工序形成多个要素的情况简单表述为“从同一层形成”。从同一层形成的各要素当然由同一材料构成，各自的膜厚近似一致。根据多个要素从同一层形成的构成，与分别由不同层形成的构成相比，具有能够实现制造工序的简单化和制造成本的降低的优点。
如图4和图5所示，半导体层31包括第一元件部311和第二元件部312。第一元件部311是作为驱动晶体管Tdr的半导体层而发挥功能的近似矩形状的部分。第二元件部312是作为初始化晶体管Tint的半导体层而发挥功能的部分，从第一元件部311观察，形成在X方向的正侧和Y方向的负侧的区域(即，第一元件部311的右上部)。如果进一步详细而言，则第二元件部312如图5所示，包括：从第一元件部311向Y方向的负侧连续的部分312a、从该部分312a向X方向的正侧延伸的部分312b、和从部分312b向Y方向的正侧延伸的部分312c。
从半导体层31观察，半导体层41是配置在Y方向正侧的部分，包括：构成图2的电容元件C1的近似矩形状的电极E2、和从电极E2向Y方向延伸的元件部411。元件部411是作为选择晶体管Ts1的半导体层而发挥功能的部分，从电极E2观察，形成在X方向的负侧和Y方向的正侧的区域(即，电极E2的左下部)。
如图4所示，形成有半导体层31和半导体层41的基板10的表面，遍布其整个区域由栅极绝缘层L0覆盖。如图4和图6所示，在栅极绝缘层L0的面上通过导电性材料从同一层形成有选择线11、初始化线12、中间导电体51和第一数据线部131。
选择线11遍布多个单位元件P在X方向延伸，与半导体层41的元件部411重合。元件部411中隔着栅极绝缘层L0与选择线11对置的区域，是选择晶体管Ts1的沟道区域。初始化线12遍布多个单位元件P在X方向延伸，与半导体层31的第二元件部312重合。第二元件部312的部分312a和部分312c各自当中隔着栅极绝缘层L0与初始化线12对置的区域，是初始化晶体管Tint的沟道区域。即，本实施方式中的初始化晶体管Tint是双重栅极(dual gate)构造的晶体管。
中间导电体51是在选择线11和初始化线12的间隙区域形成的部分，包括电极E1、栅电极511和连接部513。从垂直于基板10的方向观察，电极E1是与半导体层41的电极E2重叠的近似矩形状的部分。如图4和图6所示，通过隔着栅极绝缘层L0(电介体)电极E1和电极E2对置，构成了图2的电容元件C1。
连接部513从电极E1的右上部向Y方向的负侧延伸。栅电极511是与电极E1隔开间隔、从连接部513向X方向的负侧延伸的部分，遍布第一元件部311的大致整个宽度(X方向的尺寸)与第一元件部311重合。如图4所示，第一元件部311中隔着栅极绝缘层L0与栅电极511对置的区域是驱动晶体管Tdr的沟道区域311c。而且，第一元件部311中比沟道区域311c靠近电极E2侧的区域(即，如图6所示，从垂直于基板10的方向观察，是位于栅电极511和电极E1的间隙的区域)是源极区域311s，其相反侧的区域是漏极区域311d。
第一数据线部131是构成图2的数据线13的部分。从中间导电体51观察，该第一数据线部131配置在X方向的负侧区域，在选择线11和初始化线12的间隙沿Y方向延伸。
图8是表示处于图6的阶段的4个单位元件P遍及X方向和Y方向而排列的状况的俯视图。如图6和图8所示，在各单位元件P中，形成在Y方向负侧的周缘的第二元件部312(初始化晶体管Tint)位于X方向的正侧，形成在Y方向正侧的周缘的元件部411(选择晶体管Ts1)位于X方向的负侧。
现在，假想第二元件部312和元件部411配置在各单位元件P中的X方向的相同侧的构成。在该构成中，为了使第二元件部312和元件部411可靠地分离，需要充分确保在Y方向邻接的各单位元件P的间隙区域(相当于图8的区域B的区域)，因此，存在着阻碍单位元件P的高精细化的问题。与之相对，在本实施方式中，由于第二元件部312和元件部411在X方向的位置不同，所以，如图8所示，第二元件部312和元件部411在区域B内沿X方向交替排列。根据该构成，由于即使在使区域B狭小化的情况下，也能够可靠地分离第二元件部312和元件部411，所以，具有单位元件P的高精细化容易实现的优点。
如图4所示，形成有中间导电体51和第一数据线部131的栅极绝缘层L0的表面，遍布其整个区域由第一绝缘层L1覆盖。如图4和图7所示，在第一绝缘层L1的面上通过导电性材料从同一层形成有连接部61、元件导通部71、电源线15和第二数据线部132。
如图7所示，若从垂直于基板10的方向观察，则连接部61与第二元件部312的部分312c的Y方向正侧的端部、中间导电体51(栅电极511)重合。而且，连接部61经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hal与部分312c导通，并且，经由贯通第一绝缘层L1接触孔Ha2与中间导电体51导通。即，驱动晶体管Tdr的栅电极511(电容元件C1的电极E1)和初始化晶体管Tin经由连接部61而电连接。另外，本说明书中的接触孔是指，用于电连接位于绝缘层一方侧的要素和位于绝缘层另一方侧的要素的部分，更具体而言，是沿厚度方向贯通绝缘层的部分(孔或洞)。接触孔的平面形状是任意的。
元件导通部71是介于驱动晶体管Tdr和发光元件E之间将二者电连接的部分，如果从垂直于基板10的方向观察，则配置在隔着驱动晶体管Tdr与电容元件C1相反侧的区域(即，相对驱动晶体管Tdr为Y方向的负侧区域)。从垂直于基板10的方向观察，本实施方式的元件导通部71构成为，与第一元件部311的漏极区域311d重合的部分711和位于隔着初始化线12与部分711相反侧的部分712连续的形状。
从垂直于基板10的方向观察，在第一绝缘层L1中与漏极区域311d重合的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个接触孔Ha3。这些接触孔Ha3排列在栅电极511延伸的X方向(即，驱动晶体管Tdr的沟道宽度方向)。元件导通部71的部分711经由各接触孔Ha3与漏极区域311d导通。
接着，图9是表示处于图8的阶段的4个单位元件P遍布X方向以及Y方向排列的状况的俯视图。如图7和图9所示，电源线15是沿着多个单位元件P的排列而在X方向延伸的带状布线。从垂直于基板10的方向观察，该电源线15与各单位元件P的电容元件C1和驱动晶体管Tdr的源极区域311s的双方重合。如图7所示，在第一绝缘层L1中与源极区域311s重合的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个接触孔Ha4。这些接触孔Ha4在栅电极511延伸的X方向排列。电源线15经由各接触孔Ha4与驱动晶体管Tdr的源极区域311s导通。
从垂直于基板10的方向观察，本实施方式的电源线15按照不与选择晶体管Ts1(元件部411)和选择线11、以及初始化晶体管Tint(第二元件部312)和初始化线12不重合的方式，选择其形状和尺寸。换言之，电源线15如图9所示，在沿着选择线11的各选择晶体管Ts1的排列和沿着初始化线12的各初始化晶体管Tint的排列的间隙区域，沿X方向延伸。
第二数据线部132是与第一数据线部131共同作用构成数据线13的部分，如图7和图9所示，在各电源线15的间隙中沿Y方向延伸。如图7所示，第二数据线部132中的Y方向正侧(下侧)的端部132a，与第一数据线部131中的Y方向负侧(上侧)的端部131a(参照图6)重合。端部132a和端部131a经由贯通第一绝缘层L1的接触孔Ha5相互导通。同样，第二数据线部132中的Y方向负侧的端部132b和第一数据线部131中的Y方向正侧的端部131b(参照图6)经由接触孔Ha6相互导通。如上所述，通过使沿Y方向交替排列的第一数据线部131和第二数据线部132电连接，构成了在Y方向以直线状延伸的数据线13。
如图7所示，在第二数据线部132上连接设置有分支部134。分支部134是隔着选择线11位于与电容元件C1相反侧的部分，在X方向延伸，与半导体层41的元件部411重合。该分支部134经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Ha7与元件部411导通。即，选择晶体管Ts1和数据线13经由分支部134电连接。
如图7和图9所示，各单位元件P的电容元件C1，与邻接于其X方向正侧的其他单位元件P对应的数据线13邻接。图10是将任意一个单位元件P1和在其X方向正侧邻接的其他单位元件P2的附近放大表示的剖视图。在该图中，表示了单位元件P1的中间导电体51(这里特别是电容元件C1的电极E1)、和与单位元件P2对应的数据线13的第一数据线部131。
由于中间导电体51和第一数据线部131从同一层形成且相互接近，所以如图10所示，中间导电体51的电极E1和第一数据线部131以电容方式结合，在二者之间附随有电容(寄生电容)Ca。因此，单位元件P1的电极E1(进而驱动晶体管Tdr的栅电极511)的电位Vg，按理说不拘束于应该仅基于与单位元件P1对应的数据线13的电位变动量(与单位元件P1的灰度对应的电压)而设定，实际上也受到与单位元件P2对应的第一数据线部131的电位变动量(与单位元件P2的灰度对应的电压)的影响。即，无法正确设定各单位元件P的驱动晶体管Tdr中的栅极电位Vg，结果，有可能在发光元件E的光量中产生误差。
如图7所示，第一数据线部131和电源线15隔着第一绝缘层L1对置。因此，在第一数据线部131和电源线15之间形成有电容。在本实施方式中，如图10所示，在单位元件P2的第一数据线部131和电源线15之间形成的电容Cb的电容值c2，比在该第一数据线部131和单位元件P1的中间导电体51(电极E1)之间附随的电容Ca的容量值c1大。根据该构成，因单位元件P2的第一数据线部131的电位变动对单位元件P1的中间导电体51(电极E1)造成的影响通过电容Cb而减少。因此，能够以高精度将各单位元件P中的驱动晶体管Tdr的栅极电位Vg和与该栅极电位Vg对应的发光元件E的光量设定为期望值。
在本实施方式中，按照满足以上条件(c2＞c1)的方式，选定第一数据线部131和电源线15的距离(第一绝缘层L1的膜厚)、单位元件P1的中间导电体51和单位元件P2的第一数据线部131的间隔。更详细而言，单位元件P2的第一数据线部131和电源线15的距离(第一绝缘层L1的膜厚)，比单位元件P1的中间导电体51与单位元件P2的第一数据线部131的间隔小。另外，单位元件P2的第一数据线部131和电源线15隔着第一绝缘层L1而对置的面积(即，从垂直于基板10的方向观察，第一数据线部131和电源线15重合部分的面积)，比该第一数据线部131和单位元件P1的中间导电体51对置的面积(即，中间导电体51的侧端面(垂直于基板10的侧面)中与第一数据线部131的侧端面对置的区域的面积)大。如上所述，通过选定各部的尺寸和间隔，可以使电容值c2大于电容值c1。
但是，为了根据数据线13的数据电位Vdata正确地设定驱动晶体管Tdr的栅极电位Vg，希望任意单位元件P2中的电容Cb的电容值c2小于该单位元件P2的电容元件C1的电容值C(当在栅电极511寄生了电容Cs的情况下，是电容元件C1和寄生电容Cs的合成电容)。为了满足该条件，例如选定第一数据线部131与电源线15的间隙，比电容元件C1中的电极E1与电极E2的间隙大的尺寸。若进一步详细叙述，则介于第一数据线部131和电源线15之间的第一绝缘层L1(即，电容Cb的电介体)的膜厚，被选定为比介于电极E1和电极E2之间的栅极绝缘层L0(电容元件C1的电介体)的膜厚大的尺寸。而且，通过电极E1和电极E2的对置的面积(即，电容元件C1的面积)比第一数据线部131和电源线15的对置的面积大的构成，电容Cb的电容值c2也会比电容元件C1的电容值C小。
如图4所示，形成有第二数据线部132和电源线15的第一绝缘层L1的表面，遍布其整个区域由第二绝缘层L2覆盖。如图3和图4所示，在第二绝缘层L2的表面形成有第一电极21。从垂直于基板10的方向观察，第一电极21是与元件导通部71、驱动晶体管Tdr以及电容元件C1重合的近似矩形状的电极。本实施方式的第一电极21，由铝或银等金属或者以这些金属为主要成分的合金等反光性导电材料形成。该第一电极21经由贯通第二绝缘层L2的接触孔Ha8与元件导通部71的部分712导通。即，驱动晶体管Tdr的漏极区域311d和发光元件E的第一电极21经由元件导通部71而电连接。
在形成了第一电极21的第二绝缘层L2的面上，形成有对各单位元件P的边界进行间隔的形状(格子状)的隔壁25。该隔壁25起着使相邻的第一电极21电绝缘的作用(即，能够独立控制第一电极21的电位的作用)。各发光元件E的发光层23被包围在隔壁25的内周面，形成在以第一电极21为底面的凹部。另外，也可以在发光层23中层叠各种功能层(空穴注入层、空穴输送层、电子注入层、电子输送层、空穴阻隔层、电子阻隔层)，用于促进或者使发光层23的发光高效化。
如图4所示，第二电极22遍布多个单位元件P而连续形成，是覆盖发光层23以及隔壁25的电极。因此，隔壁25在各发光元件E的间隙区域中，使各第一电极21和第二电极22电绝缘。换言之，隔壁25划定电流在第一电极21和第二电极22之间流过的区域(即，实际发光的区域)。第二电极22由ITO(Indium Tin Oxide)或IZO(Indium Zinc Oxide)等透光性导电材料形成。因此，从发光层23向基板10相反侧射出的光和从发光层23向基板10射出并由第一电极21的表面反射的光，透过第二电极22而射出。即，本实施方式的发光装置D是顶部发射型。
第二电极22，遍布其整个区域由密封材料(省略图示)覆盖。该密封材料从第二电极22侧，按照保护第二电极22的第一层、使第二电极22表面的阶梯差平坦化的第二层、防止杂质(例如水分)向第二电极22和发光层23侵入的第三层(势垒层)的顺序层叠而成。
如以上所说明那样，在本实施方式中，元件导通部件71配置在隔着驱动晶体管Tdr与电容元件C1相反侧的区域。根据该构成，起到了可以降低对电容元件C1所要求的电容值的效果。针对该效果如下进行详细叙述。
现在，假设从垂至于基板10的方向观察，元件导通部件71被配置在驱动晶体管Tdr和电容元件C1的间隙的构成(下面称作“构成1”)。在该构成1中，电容元件C1的电极E1和元件导通部71隔着第一绝缘层L1而接近。因此，如图11中以虚线所示那样，在电极E1与元件导通部71(第一电极21)之间附随电容Cx。
在写入期间，电极E1的电位仅变化“ΔV·C/(C+Cs)”。由于构成1中的电容值Cs与电极E1和元件导通部71不电容结合的情况相比，仅增大了电容Cx份，所以，驱动晶体管Tdr的栅极电位Vg的变动量相对数据线13的电位的变动量ΔV被限制。因此，为了根据变动量ΔV使栅极电位Vg在大范围变动(即，为了充分确保发光元件E的光量范围)，需要根据栅极绝缘层L0的膜厚减少和电极E1以及电极E2的面积增大的对策，在电容元件C1中确保足够的电容值C。由于降低栅极绝缘膜L0的膜厚方面存在界限，所以，需要最终在构成1中增大电极E1与电极E2的面积。但是，在增大了电容元件C1的面积的情况下，存在着单位元件P的高精细化被限制的问题。
另外，如果通过将第一绝缘层L1形成为足够的膜厚来使电极E1和元件导通部71分离，则在构成1中电容Cx也会降低。但是，如果第一绝缘层L1形成得厚，则存在着容易发生龟裂等成膜不良情况，和因接触孔的不良(例如，第一绝缘层L1中接触孔的部分无法完全被除去的不良)而导致各要素不能完全被导通的问题，因此，基于该方法的电容Cx的降低存在限制。
与之相对，在本实施方式中，由于元件导通部71配置在隔着驱动晶体管Tdr与电容元件C1相反侧的区域，所以，附随于电极E1和元件导通部71的电容Cx与构成1相比被充分降低。因此，即使将电容元件C1的面积增加到构成1的程度，也可以使驱动晶体管Tdr的栅电极511的栅极电位Vg(进而发光元件E的光量)遍布大范围发生变化。
而且，在本实施方式中，和电源线15从同一层形成的元件导通部71以及连接部61的双方，从垂直于基板10的方向观察，位于驱动晶体管Tdr的Y方向负侧(即，电源线15宽度方向的一方侧)。根据该构成，第一绝缘层L1表面中相对于驱动晶体管Tdr，在Y方向的正侧(电源线15的宽度方向的另一方侧)可充分确保形成有电源线15的空间。因此，能够将电源线15以宽幅形成，起到可降低其电阻的效果。尤其是在本实施方式中，由于按照与电容元件C1重合的方式形成了电源线15，所以，例如与电源线15仅和驱动晶体管Tdr的源极区域31s重合的构成相比，电源线15的电阻被大幅降低。而且，由于基于该低电阻化，电源线15面内的电压降被抑制，所以，能够降低提供给各单位元件P的电源电位Vdd的偏差，和由此而引起的各发光元件E的光量偏差。
并且，例如在元件导通部71和连接部61配置于驱动晶体管Tdr和电容元件C1的间隙的构成中，需要以避开元件导通部71和连接部61的形状形成电源线15。但是，如果这样地使电源线15的形状复杂化，则由于制造技术上的原因，存在着容易产生电源线15的断线或损伤的问题。对此，根据本实施方式，由于在隔着驱动晶体管Tdr与元件导通部71和连接部61相反侧确保了电源线15的空间，所以，如图7所示，能够将电源线15形成为单纯的带状。结果，由于抑制了电源线15的断线和破损，所以，根据本实施方式还能够提高发光装置D的成品率。
可是，如果仅从电源线15的低电阻化的观点考虑，则可以采用除了驱动晶体管Tdr和电容元件C1之外，电源线15还与选择晶体管Ts1和初始晶体管Tint重合的构成(下面称作“构成2”)。但是，在该构成2中，选择晶体管Ts1和选择线11与电源线15电容结合(即，在二者之间寄生有电容)，存在着因该电容在选择信号Sa中容易产生波形钝化的问题。同样，在初始化晶体管Tint和初始化线12与电源线15之间附随的电容，也成为初始化信号Sb波形钝化的原因。因此，在构成2中，存在着选择晶体管Ts1与初始化晶体管Tint的开关延迟的问题。
对此，在本实施方式中，由于从垂直于基板10的方向观察，电源线15与选择晶体管Ts1和选择线11以及初始化晶体管Tint和初始化线12不重合，所以，在这些要素和电源线15之间寄生的电容与构成2相比被降低。因此，根据本实施方式，能够抑制选择信号Sa与初始化信号Sb的波形钝化，可以使选择晶体管Ts1与初始化晶体管Tint高速动作。
<B-2：第二实施方式>
下面，对本发明第二实施方式中的单位元件P的具体构成进行说明。图12是表示本实施方式中的单位元件P的构成的俯视图，图13至图15是表示形成有单位元件P的各阶段的基板10的面上的状况的俯视图。另外，在以下所示的各方式中，对于与第一实施方式公共的要素赋予同一符号，并适当地省略其说明。
如图13所示，在基板10的面上，半导体层32、半导体层42和半导体层45通过半导体材料从同一层形成。半导体层32是构成驱动晶体管Tdr的近似矩形状的部分。半导体层42是从半导体层32观察形成在Y方向正侧的部分，包括近似矩形状的电极E2、从电极E2的左下部在X方向延伸的元件部421。元件部421是作为选择晶体管Ts1的半导体层而发挥功能的部分。半导体层45是构成初始化晶体管Tint的部分，在隔着半导体层42与半导体层32相反侧的区域沿X方向延伸。
形成有以上各部的基板10的表面由栅极绝缘层L0覆盖。如图14所示，在栅极绝缘层L0的面上从同一层形成有第一数据线部131、选择线11、初始化线12、中间导电体52和第一中继布线部171。第一数据线部131与第一实施方式同样是构成数据线13的部分，从中间导电体52观察，在X方向的正侧区域沿Y方向延伸。
初始化线12具有：从在X方向延伸的部分向Y方向的负侧分支与半导体层45重合的第一栅电极121和第二栅电极122。半导体层45中的与第一栅电极121以及第二栅电极122分别重合的部分是初始化晶体管Tint的沟道区域。同样，选择线11具有从在X方向延伸的部分向Y方向的负侧分支与半导体层42的元件部421重合的第一栅电极111和第二栅电极112。第一栅电极111和第二栅电极112隔开间隔在X方向邻接。元件部421中隔着栅极绝缘层L0与第一栅电极111以及第二栅电极112分别重合的部分是选择晶体管Ts1的沟道区域。如上所述，本实施方式的选择晶体管Ts1以及初始化晶体管Tint是双重栅极构造的薄膜晶体管。
中间导电体52包括：与电极E2对置并构成电容元件C1的电极E1、从电极E1向Y方向负侧连续的栅电极521、和从电极E1中X方向的近似中央向Y方向的正侧突出的连接部523。栅电极521按照遍及沿着半导体层32的Y方向的全部尺寸与半导体层32重合的方式，在Y方向延伸。如图14所示，半导体层32中隔着栅极绝缘层L0与栅电极521对置的区域是驱动晶体管Tdr的沟道区域32c。而且，隔着沟道区域32c在X方向负侧的区域是漏极区域32d，其相反侧的区域是源极区域32s。
第一中继布线部171，是构成用于电连接初始化晶体管Tint和驱动晶体管Tdr的漏极区域32d的布线(以下称作“中继布线”)的部分，从中间导电体52观察，在X方向的负侧区域沿Y方向延伸。即，本实施方式中的中间导电体52配置在第一数据线部131和第一中继布线部171的间隙。
形成有以上各部的栅极绝缘层L0的表面，遍布其整个区域由第一绝缘层L1覆盖。如图12和图15所示，在第一绝缘层L1的面上形成有第二数据线部132、连接部62、第二中继布线部172、元件导通部72和电源线15。
第二数据线部132与第一实施方式同样，和第一数据线部131共同作用构成数据线13。即，第二数据线部132从经由接触孔Hb1与第一数据线部131的上端部131a(参照图14)导通的端部132沿Y方向延伸，直至端部132b。端部132b经由接触孔Hb2与第一数据线部131的下端部131b(参照图14)导通。而且，本实施方式的第二数据线部132经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb3，与元件部421的端部导通。即，数据线13和选择晶体管Ts1经由接触孔Hb3电连接。
如图14和图15所示，连接部62按照与中间导电体52的连接部523和半导体层45的X方向正侧的端部451重合的方式，在Y方向延伸。连接部62经由贯通第一绝缘层L1的接触孔Hb4与连接部523(电极E1与栅电极521)导通，并且，经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb5与半导体层45的端部451导通。即，电容元件C1的电极E1(进而驱动晶体管Tdr的栅电极521)和初始化晶体管Tint经由连接部62而电连接。
如图15所示，若从垂直于基板10的方向观察，则连接部62位于选择晶体管Ts1的第一栅电极111和第二栅电极112的间隙区域内。因此，连接部62与第一栅电极111和第二栅电极112不重合。这里，在例如第一栅电极111(或者第二栅电极112)与连接部62重合的构成中，二者电容结合。因此，伴随着连接部62的电位(即，电极E1与驱动晶体管Tdr的栅电极511的电位)变动，第一栅电极111的电位也变化，结果，有时初始化信号Sb的波形会钝化。初始化信号Sb的波形钝化成为初始化晶体管Tint的动作延迟的原因。
对此，在本实施方式中，由于按照不与第一栅电极111和第二栅电极112重合的方式形成了连接部62，所以，连接部62与第一栅电极111和第二栅电极112之间的电容式结合被抑制。因此，连接部62的电位变动对初始化晶体管Tint所施加的影响被减少，结果，能够使初始化晶体管Tint高速动作。
而且，若如上所述，根据初始化晶体管Tint和电容元件C1的电极E1经由连接部62而导通的构成，则由于可充分确保选择晶体管Ts1与初始化晶体管Tint的沟道长度，所以，与沟道长度被限制的构成相比，能够抑制选择晶体管Ts1与初始化晶体管Tint中的电流泄漏。由于选择晶体管Ts1和初始化晶体管Tint与驱动晶体管Tdr的栅电极521连接，所以，基于各自的电流泄漏的削减，能够抑制驱动期间的栅电极521的电位变动。因此，根据本实施方式，能够以高精度将发光元件E的光量维持为期望值。
图15的元件导通部72与第一实施方式的元件导通部71同样，是介于驱动晶体管Tdr的漏电极和发光元件E的第一电极21之间，对二者进行电连接的部分。该元件导通部72是在Y方向延伸的部分721和位于隔着驱动晶体管Tdr与电容元件C1相反侧的部分722连接的形状(近似L字状)。部分721与第一中继布线部171的端部171a(参照图14)和半导体层32的漏极区域32d重合。部分721经由贯通第一绝缘层L1的接触孔Hb6与上端部171a导通。
在第一绝缘层L1中与漏极区域32d重合的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个(这里为两个)接触孔Hb7。这些接触孔Hb7排列在栅电极521延伸的Y方向(即，驱动晶体管Tdr的沟道宽度方向)。元件导通部72的部分721经由各接触孔Hb7与漏极区域32d导通。
第二中继布线部172如图14和图15所示，是按照与半导体层45中的X方向负侧的端部452和第一中继布线部171重合的方式，在Y方向延伸的布线。该第二中继布线部172经由贯通第一绝缘层L1和栅极绝缘层L0的接触孔Hb8与端部452导通，并且，经由贯通第一绝缘层L1的接触孔Hb9与第一中继布线部171的下端部171b导通。如上所述，初始化晶体管Tint和驱动晶体管Tdr的漏极区域32d(进而元件导通部72)，通过由第一中继布线部171和第二中继布线部172构成的中继布线17而电连接。
图16是表示处于图15的阶段的4个单位元件P遍布X方向以及Y方向排列的状况的俯视图。如图15以及图16所示，本实施方式中的电源线15是遍布多个单位元件P在X方向延伸的第一部分151、和遍布多个单位元件在Y方向延伸的第二部分152交叉的形状(格子状)的布线。
如图15所示，在第一绝缘层L1中与半导体层32的源极区域32s重合的区域，形成有贯通第一绝缘层L1和栅极绝缘层L0的多个(这里为两个)接触孔Hb10。这些接触孔Hb10在栅电极521延伸的Y方向排列。电源线15(第二部分152)经由各接触孔Hb10与源极区域32s导通。
第一部分151按照通过各第二数据线部132的间隙区域、第二中继布线部172以及元件导通部72(部分721)的间隙区域的方式，在X方向延伸。因此，如图15与图16所示，若从垂直于基板10的方向观察，则第一部分151与第一数据线部131、第一中继布线部171以及电容元件C1重合。而且，第二部分152按照通过元件导通部72(部分722)以及第二数据线部132的间隙区域、连接部62以及第二数据线部132的间隙区域的方式，在Y方向延伸。如图15和图16所示，电源线15与选择晶体管Ts1和初始化晶体管Tint不重合。
形成有以上各要素的第一绝缘层L1的表面，遍布其整个区域由第二绝缘层L2覆盖。如图12所示，发光元件E与隔开其间隙的隔壁25形成在第二绝缘层L2的面上。元件导通部72的部分722与第一实施方式同样，经由贯通第二绝缘层L2的接触孔Hb11与第一电极21导通。如图12所示，发光元件E与隔壁25的具体构成和第一实施方式相同。
如以上所说明那样，在本实施方式中，元件导通部72配置在隔着驱动晶体管Tdr与电容元件C1相反侧。因此，与第一实施方式同样，寄生于电极E1和元件导通部72的电容(图11的电容Cx)被削减，结果，可以削减电容元件C1的电容值。而且，由于按照不与选择晶体管Ts1和初始化晶体管Tint重合的方式形成了电源线15，所以，与第一实施方式同样，能够以所期望的定时(timing)使选择晶体管Ts1与初始化晶体管Tint高速动作。
并且，在本实施方式中，元件导通部72、连接部62以及第二中继布线部172与电源线15从同一层形成，且元件导通部72隔着驱动晶体管Tdr配置在X方向的负侧(即，电源线15的宽度方向的一方侧)，并且，连接部62和第二中继布线部172被配置在其相反侧(电源线15的宽度方向的另一方侧)。因此，在元件导通部72和连接部62(第二中继布线部172)的间隙中，能够充分确保应该形成电源线15中在X方向延伸的第一部分151的空间。进而，从垂至于基板10的方向观察，与电容元件C1重合的空间也可以用于电源线15的形成。因此，与第一实施方式同样，可将电源线15(第一部分151)形成为宽幅，起到能够降低其电阻的效果。
而且，在本实施方式中，由于利用在Y方向延伸的第二部分152连接各第一部分151，所以，与仅由第一部分151构成电源线15的情况相比，可进一步降低电源线15的电阻。并且，由于电源线15的第一部分151的形状呈单纯的带状，所以，与按照避开和电源线15从同一层形成的要素(元件导通部72和连接部62)的方式，电源线15形成为复杂形状的构成相比，可抑制电源线15的断线和破损。
另外，在本实施方式中，数据线13沿各单位元件P中的X方向正侧的周缘延伸，并且，中继布线17沿X方向负侧的周缘延伸。在该构成中，例如如图16所示，若着眼于任意一个单位元件P1和与其X方向负侧邻接的其他单位元件P2，则在单位元件P1的电容元件C1和与单位元件P2对应的数据线13之间夹设有单位元件P1的中继布线17。因此，与一个单位元件P的电容元件C1和与其邻接的单位元件P的数据线13接近的第一实施方式的构成相比，形成在单位元件P1的电容元件C1和单位元件P2的数据线13之间的电容被减少。根据该构成，由于单位元件P2的数据线13的电位变动对单位元件P1的电容元件C1造成的影响被降低，所以，能够以高的精度将各单位元件P中的驱动晶体管Tdr的栅极电位Vg和与该栅极电位Vg对应的发光元件E的光量设定为期望值。
<第二实施方式的变形例>
下面，对于以上所说明的第二实施方式的变形例进行说明。图17是表示本变形例中形成了第一绝缘层L1的阶段(图14的阶段)的俯视图。在第二实施方式中，举例说明了驱动晶体管Tdr的栅电极521在Y方向延伸的构成。与之相对，在本变形例中如图17所示，栅电极521在X方向延伸。另外，对于本变形例中与第二实施方式同样的要素赋予共同的符号，并适当省略其说明。
如图17所示，本实施方式的中间导电体52包括：从电极E1的左上部向Y方向的负侧延伸的连接部525、从该连接部525向X方向延伸与半导体层32重合的栅电极521。栅电极521遍布半导体层32的X方向整个尺寸在X方向延伸。半导体层32中隔着栅极绝缘层L0与栅电极521对置的区域是驱动晶体管Tdr的沟道区域32c。另外，隔着沟道区域32c靠近电极E1侧的区域是源极区域32s，其相反侧的区域是漏极区域32d。
图18是表示从图17的阶段进一步形成了电源线15和元件导通部72的阶段(图15的阶段)的俯视图。如图18所示，元件导通部72以近似矩形状，形成在隔着驱动晶体管Tdr与电容元件C1相反侧的区域。如图17和图18所示，元件导通部72经由在栅电极511延伸的X方向(即，驱动晶体管Tdr的沟道长度方向)排列的多个接触孔Hb7与漏极区域32d导通。而且，电源线15经由沿着栅电极511在X方向排列的多个接触孔Hb10与源极区域32s导通。
如以上所说明那样，由于驱动晶体管Tdr的栅电极521在X方向延伸，所以，漏极区域32d沿着X方向以长条状形成在隔着栅电极521与电容元件C1相反侧的区域。在该构成中，不需要在元件导通部72上形成沿着驱动晶体管Tdr在Y方向延伸的部分(第一实施方式的部分721)。因此，根据本变形例，从图18和图15的对比可知，具有能够将电源线15中在栅电极521的方向延伸的第一部分151形成得比第二实施方式宽的优点。
而且，在本变形例中，各接触孔Hb7、接触孔Hb6(导通中继布线17和元件导通部72的部分)和接触孔Hb1(导通第一数据线部131和第二数据线部132的部分)，沿X方向排列成直线状。因此，与各接触孔(Hb7、Hb6、Hb1)在Y方向的位置不同的构成相比，能够充分确保沿X方向以直线状(带状)延伸的第一部分151。
在第二实施方式中，栅电极521在与电源线15的第一部分151正交的方向延伸。因此，栅电极521的长度(更严密而言是元件导通部72的部分721的长度)越增加，第一部分151的线宽越减小。对此，在本变形例中，由于栅电极521在与第一部分151平行的方向延伸，所以，可以不减小第一部分151的线宽地使栅电极521的长度增加。由于栅电极521的长度相当于驱动晶体管Tdr的沟道宽度，所以，根据本变形例，能够在维持第一部分151的线宽的同时，使驱动晶体管Tdr的沟道宽度增大。这样，根据沟道宽度大的驱动晶体管Tdr，可以充分确保从电源线15经由驱动晶体管Tdr提供给发光元件E的电流量。
<C：变形例>
对以上的方式施加各种变形。具体的变形状态如下所述。另外，也可以对下述各方式进行适当组合。
<C-1：变形例1>
对以上各方式中的单位元件P的电气构成进行了适当的变更。下面，举例说明本发明所采用的单位元件P的具体方式。
(1)如图19所示，可以在驱动晶体管Tdr和发光元件E之间夹设晶体管(下面称作“发光控制晶体管”)Tcnt。该发光控制晶体管Tcnt，是根据提供给发光控制线14的发光控制信号Sc，控制驱动晶体管Tdr的漏电极与发光元件E的第一电极21的电连接的开关元件。如果发光控制晶体管Tcnt变化为导通状态，则将形成电流从电源线15向发光元件E的路径，发光元件E被允许发光；如果发光控制晶体管Tcnt变化为截止状态，则该路径被遮断，发光元件E被禁止发光。因此，根据该构成，仅在除了初始化期间和写入期间之外的驱动期间中，发光控制晶体管Tcnt处于导通状态，可以在使发光元件E发光的情况下，正确规定发光元件E实际发光的期间。
在第一实施方式和第二实施方式中，发光控制晶体管Tcnt例如被配置在隔着驱动晶体管Tdr与电容元件C1相反侧(即，Y方向的负侧)。根据该方式，与例如将发光控制晶体管Tcnt配置在驱动晶体管Tdr和电容元件C1的间隙区域的构成相比，具有可以将电源线15按照与驱动晶体管Tdr以及电容元件C1双反重合的方式形成为宽幅的优点。
(2)如图20所示，可以在驱动晶体管Tdr的栅电极与源电极(电源线15)之间夹设电容元件C2。根据该构成，具有可以将在写入期间设定的驱动晶体管Tdr的栅极电位Vg，在驱动期间保持于电容元件C2的优点。当然，在驱动晶体管Tdr的栅电极面积(沟道区域的面积)被充分确保的构成中，可通过该驱动晶体管Tdr的栅极电容保持栅极电位Vg。因此，即使在如第一实施方式和第二实施方式那样，没有配置电容元件C2的构成中，也能够在驱动期间保持栅极电位Vg。
(3)还可采用图21所示的构成的单位元件P。在该单位元件P中，没有形成以上各方式中的电容元件C1和初始化晶体管Tint(初始化线12)，驱动晶体管Tdr的栅电极与数据线13的电连接通过选择晶体管Ts1控制。而且，在驱动晶体管Tdr的栅电极与源电极(电源线15)之间夹设有电容元件C2。
在该构成中，如果选择晶体管Ts1变化为导通状态，则与发光元件E所指定的灰度对应的数据电位Vdata，从数据线13经由选择晶体管Ts1被供给到驱动晶体管Tdr的栅电极。此时，由于电容元件C2中蓄积有与数据电位Vdata对应的电荷，所以，即使选择晶体管Ts1变化为截止状态，驱动晶体管Tdr的栅极电位Vg也可以维持为数据电位Vdata。因此，发光元件E被持续供给与驱动晶体管Tdr的栅极电位Vg对应的电流(与数据电位Vdata对应的电流)。通过该电流的供给，发光元件E以与数据电位Vdata对应的灰度发光。
图21的电容元件C2，例如以与以上的各方式中的电容元件C1同样的方式设置在基板10的面上。通过该方式，也会起到与第一实施方式和第二实施方式同样的作用和效果。如上所述，与驱动晶体管Tdr的栅电极连接的电容元件，可以是用于通过电容耦合设定驱动晶体管Tdr的栅极电位Vg的电容元件C1，也可以是用于保持从数据线13向驱动晶体管Tdr的栅电极供给的数据电位Vdata的电容元件C2。
<C-2：变形例2>
在以上的方式中，举例说明了第一电极21由光反射性材料形成的构成，但也可以采用从发光层23向基板10侧射出的光，通过与第一电极21独立的反射层而向与基板10相反侧发射的构成。在该构成中，利用光反射性材料在第一绝缘层L1的面上形成反射层，按照覆盖该反射层的方式形成第一电极21。第一电极21由ITO或IZO等透光性导电材料形成。而且，在以上的方式中，举例说明了第二电极22由透光性材料形成的构成，但是，通过采用将具有遮光性或光反射性的导电材料形成为充分薄的电极作为第二电极22的构成，也可以使来自发光层23的放射光透过。
当然，本发明也适用于来自发光层23的出射光透过基板10而射出的底部发射型的发光装置。在该构成中，例如由光反射性的导电性材料形成第二电极22，并且，由透光性的导电性材料形成第一电极21。而且，从发光层23向基板10侧的出射光，和从发光层23向与基板10相反侧射出并由第二电极22的表面反射的光，透过第一电极21以及基板10而射出。
<C-3：变形例3>
在第一实施方式和第二实施方式中，举例说明了电源线15不与选择晶体管Ts1以及初始化晶体管Tint的任何一个重合的构成，但是，也可以采用电源线15与选择晶体管Ts1重合的构成或电源线15与初始化晶体管Tint重合的构成。
<C-4：变形例4>
在第二实施方式中，举例说明了连接部62形成在选择晶体管Ts1的第一栅电极111和第二栅电极112的间隙区域的构成。与之相同，电源线15的第二部分152也可以形成在初始化晶体管Tint的第一栅电极121和第二栅电极122的间隙区域。
<C-5：变形例5>
在第一实施方式中，举例说明了电源线15仅包括在X方向延伸的部分(本发明中的“第一部分”)的构成，但是，也可以如第二实施方式那样，电源线15包括按照相互连接这些部分每一个的方式在Y方向延伸的部分(以下称作“第二部分”)。该第二部分，例如在图7所示的连接部61与元件导通部71的间隙区域和各单位元件P的间隙区域，沿Y方向延伸，将在Y方向邻接的各电源线15(第一部分)相互连接。根据该构成，与第一实施方式相比，可以降低电源线15的电阻。
<C-6：变形例6>
在以上的各实施方式中，举例说明了仅在隔壁25的内周缘的内侧区域形成了发光层23的构成，但是，也可以采用遍布基板10的整个面(更具体而言是第二绝缘层L2的整个面)连续形成发光层23的构成。根据该构成，例如具有可以将旋涂法等成本低廉的成膜技术应用于发光层23的形成的优点。另外，由于第一电极21按每个发光元件E单独形成，所以，即使发光层23遍布多个发光元件E而连续，发光层23的光量也可以按每个发光元件E单独进行控制。在如上所述那样，发光层23遍布多个发光元件E而连续的构成中，可以省略隔壁25。
另外，在利用将发光材料的液滴喷出到由隔壁25隔开的各空间的喷墨法(液滴喷出法)形成发光层23的情况下，优选如上述各实施方式那样，采用将隔壁25配置到第二绝缘层L2的面上的构造。其中，用于按每个发光元件E形成发光层23的方法可适当变更。具体而言，通过选择性除去在基板10的整个区域形成的发光材料的膜体的方法、或激光转印(LITI：Laser-Induced Thermal Imaging)法等各种图案形成技术，也可以按每个发光元件E形成发光层23。该情况下，可以不需要隔壁25的形成而按每个发光元件E独立形成发光层23。如上所述，在本发明的发光装置中，隔壁25是不一定需要的要素。
<C-7：变形例7>
在以上的各方式中，举例说明了包含由有机EL材料构成的发光层23的发光元件E，但是本发明中的发光元件不限定于此。例如，可以采用包含由无机EL材料构成的发光层的发光元件或LED(Light Emitting Diode)元件等的各种发光元件。本发明的发光元件只要是通过电能的供给(典型的是电流供给)而发光的元件即可，不论其具体的构成与材料如何。
<D：应用例>
接着，对利用了本发明所涉及的发光装置的电子设备的具体形态进行说明。图22是表示采用了以上所说明的各种方式所涉及的发光装置D作为显示装置的便携式个人计算机的构成的立体图。个人计算机2000具备作为显示装置的发光装置D和主体部2010。电源开关2001以及键盘2002设置于主体部2010。由于该发光装置D将有机EL材料的发光层23用作发光元件E，所以，可以显示视野角度宽且易于观看的画面。
图23表示采用了各方式所涉及的发光装置D的移动电话机的构成。移动电话机3000具备：多个操作按钮3001、滚动按钮3002以及作为显示装置的发光装置D。通过操作滚动按钮3002，显示于发光装置D的画面发生滚动。
图24表示应用了各方式所涉及的发光装置D的便携信息终端(PDA：Personal Digital Assistants)的构成。信息便携终端4000具备：多个操作按钮4001、电源开关4002以及作为显示装置的发光装置D。如果操作电源开关4002，则地址录或时间表等各种信息会显示于发光装置D。
另外，作为应用了本发明所涉及的发光装置的电子设备，除了图22至图24所示的设备之外，还可举出：数字静态相机、电视、摄像机、车辆导航装置、寻呼机、电子记事本、电子纸、电脑、文字处理器、工作站、可视电话、POS终端、打印机、扫描仪、复印机、录像机、具备触摸面板的设备等。另外，本发明所涉及的发光装置的用途不限定于图像显示。例如，在光写入式的打印机或电子复印机等图像形成装置中，使用了根据应该形成在纸等记录材料上的图像，对感光体曝光的写入头，也可以利用本发明的发光装置作为这种写入头。

Claims (7)

1.一种发光装置，具有：选择线，所述选择线在第一方向上延伸；数据线，所述数据线在与所述第一方向交叉的第二方向上延伸；电源线，所述电源线具有在所述第一方向上延伸的第一部分；以及单位元件，所述单位元件是与所述选择线和所述数据线之间的交叉对应设置的；
所述单位元件具有：发光元件；第一晶体管，所述第一晶体管连接在所述电源线与所述发光元件之间；以及第二晶体管，其与所述第一晶体管电连接；
所述发光装置具有：
半导体层，所述半导体层具有第一元件部和第二元件部，所述第一元件部作为所述第一晶体管的第一半导体层发挥作用，所述第二元件部作为所述第二晶体管的第二半导体层发挥作用；
连接部，所述连接部电连接所述第二元件部和所述第一晶体管的栅极电极；以及
元件导通部，所述元件导通部电连接所述第一元件部和所述发光元件；
在所述半导体层中，所述第二元件部自所述第一元件部连续形成；
所述连接部和所述元件导通部在所述第一部分的宽度方向上，比所述第一部分更靠近所述第一晶体管一侧。
2.根据权利要求1所述的发光装置，其特征在于，
还具有第一绝缘层，所述第一绝缘层设置在所述半导体层及所述栅电极之上；
所述连接部和所述第一晶体管的所述栅电极通过设置在所述第一绝缘层的第一接触孔而连接在一起；
所述连接部和所述第二元件部通过设置在所述第一绝缘层的第二接触孔而连接在一起；
所述元件导通部和所述第一元件部通过设置在所述第一绝缘层的第三接触孔而连接在一起。
3.根据权利要求1所述的发光装置，其特征在于，
在俯视时，所述第一晶体管的所述栅电极配置在所述第一部分与所述元件导通部之间。
4.根据权利要求1所述的发光装置，其特征在于，
还具有电容元件，所述电容元件连接在所述第一晶体管的所述栅电极；
在俯视时，所述第一晶体管的所述栅电极配置在所述电容元件与所述元件导通部之间。
5.根据权利要求2所述的发光装置，其特征在于，
第二绝缘层设置在所述第一绝缘层之上；
所述发光元件具有第一电极、第二电极和发光层，所述发光层夹在所述第一电极与所述第二电极之间；
所述第一电极设置在所述第二绝缘层的面上，并通过设置在所述第二绝缘层的第四接触孔而连接在所述元件导通部。
6.根据权利要求5所述的发光装置，其特征在于，
所述第一电极通过所述第二绝缘层而设置在所述第一晶体管及所述连接部之上。
7.一种电子设备，具备权利要求1所述的发光装置。
CN2009101662395A 2005-11-30 2006-11-28 发光装置及电子设备 Active CN101621070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-345299 2005-11-30
JP2005345299 2005-11-30
JP2005345299A JP4939045B2 (ja) 2005-11-30 2005-11-30 発光装置および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101604875A Division CN100545896C (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Publications (2)

Publication Number Publication Date
CN101621070A CN101621070A (zh) 2010-01-06
CN101621070B true CN101621070B (zh) 2012-01-11

Family

ID=38086613

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101662395A Active CN101621070B (zh) 2005-11-30 2006-11-28 发光装置及电子设备
CNB2006101604875A Active CN100545896C (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101604875A Active CN100545896C (zh) 2005-11-30 2006-11-28 发光装置及电子设备

Country Status (5)

Country Link
US (4) US7855387B2 (zh)
JP (1) JP4939045B2 (zh)
KR (1) KR100757821B1 (zh)
CN (2) CN101621070B (zh)
TW (1) TWI345846B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
KR101107178B1 (ko) * 2009-07-20 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP2010160526A (ja) * 2010-04-23 2010-07-22 Seiko Epson Corp 発光装置および電子機器
CN102891163B (zh) * 2011-07-19 2016-09-07 群创光电股份有限公司 有机电激发光显示装置
JP5141812B2 (ja) * 2011-11-09 2013-02-13 セイコーエプソン株式会社 発光装置および電子機器
CN102569348A (zh) * 2012-02-15 2012-07-11 福州华映视讯有限公司 主动式发光元件
KR101924996B1 (ko) 2012-03-29 2018-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
JP2012190045A (ja) * 2012-05-25 2012-10-04 Seiko Epson Corp 発光装置および電子機器
KR102061791B1 (ko) 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
JP2013250565A (ja) * 2013-07-17 2013-12-12 Seiko Epson Corp 発光装置および電子機器
JP6286941B2 (ja) 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
CN104219834B (zh) * 2014-08-08 2016-10-05 厦门市致创能源技术有限公司 一种基于封闭载波技术的面板与灯具控制系统
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6331054B2 (ja) * 2014-10-15 2018-05-30 株式会社Ｊｏｌｅｄ 有機ｅｌ表示パネルの製造方法、有機ｅｌ表示パネル
KR102367462B1 (ko) * 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
US10504431B2 (en) * 2018-03-27 2019-12-10 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with light-emitting device initialization
KR102516060B1 (ko) * 2019-12-23 2023-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20220025989A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457220A (zh) * 2002-06-03 2003-11-19 Lg.菲利浦Lcd株式会社 有源矩阵型有机电致发光显示装置及其制造方法
CN1701436A (zh) * 2003-01-27 2005-11-23 松下电器产业株式会社 半导体装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821347B2 (ja) 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
EP0845812B1 (en) * 1996-11-28 2009-10-28 Casio Computer Co., Ltd. Display apparatus
TW441136B (en) * 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6850292B1 (en) 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP4730994B2 (ja) 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4683766B2 (ja) 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
TW536836B (en) * 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
TW503565B (en) 2000-06-22 2002-09-21 Semiconductor Energy Lab Display device
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP2002196704A (ja) 2000-12-27 2002-07-12 Sharp Corp 有機ｅｌパネルおよびその製造方法
JP2002366057A (ja) 2001-06-11 2002-12-20 Toshiba Corp 表示装置
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP2002189447A (ja) 2001-10-01 2002-07-05 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
KR100763171B1 (ko) 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP2003167533A (ja) * 2001-12-04 2003-06-13 Toshiba Corp 表示装置
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP3706107B2 (ja) 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100892945B1 (ko) 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
JP2003257645A (ja) 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2003280551A (ja) 2002-03-22 2003-10-02 Dainippon Printing Co Ltd 画像表示装置
JP2003280555A (ja) 2002-03-25 2003-10-02 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
JP4123832B2 (ja) * 2002-05-31 2008-07-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4034122B2 (ja) * 2002-05-31 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP4378767B2 (ja) 2002-09-26 2009-12-09 セイコーエプソン株式会社 発光装置及び電子機器
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP2004145011A (ja) * 2002-10-24 2004-05-20 Seiko Epson Corp 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JP2004191627A (ja) * 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
KR100503129B1 (ko) * 2002-12-28 2005-07-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP4048969B2 (ja) * 2003-02-12 2008-02-20 セイコーエプソン株式会社 電気光学装置の駆動方法及び電子機器
EP1607931B1 (en) * 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP4467910B2 (ja) * 2003-05-16 2010-05-26 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
JP2005062400A (ja) * 2003-08-11 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 平面表示装置およびその製造方法
KR100560782B1 (ko) * 2003-08-25 2006-03-13 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP3922229B2 (ja) * 2003-08-29 2007-05-30 セイコーエプソン株式会社 アレイ基板、表示パネル及び電子機器
JP3965583B2 (ja) 2003-09-01 2007-08-29 カシオ計算機株式会社 表示画素及び表示装置
JP4610228B2 (ja) 2003-11-07 2011-01-12 三洋電機株式会社 画素回路及び表示装置
JP4180018B2 (ja) 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
JP4592330B2 (ja) 2003-11-07 2010-12-01 三洋電機株式会社 画素回路及び表示装置
JP4581408B2 (ja) 2004-01-19 2010-11-17 ソニー株式会社 表示装置
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7572718B2 (en) * 2004-04-19 2009-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3933667B2 (ja) 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
US8645439B2 (en) * 2009-12-24 2014-02-04 Mcmaster University Bit-width allocation for scientific computations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457220A (zh) * 2002-06-03 2003-11-19 Lg.菲利浦Lcd株式会社 有源矩阵型有机电致发光显示装置及其制造方法
CN1701436A (zh) * 2003-01-27 2005-11-23 松下电器产业株式会社 半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-086084A 2005.03.31

Also Published As

Publication number Publication date
US9066388B2 (en) 2015-06-23
US20120286659A1 (en) 2012-11-15
US8785948B2 (en) 2014-07-22
US20140292221A1 (en) 2014-10-02
US7855387B2 (en) 2010-12-21
KR100757821B1 (ko) 2007-09-11
CN1975841A (zh) 2007-06-06
JP2007148217A (ja) 2007-06-14
US20110031882A1 (en) 2011-02-10
JP4939045B2 (ja) 2012-05-23
TW200727521A (en) 2007-07-16
US20070120188A1 (en) 2007-05-31
US8772789B2 (en) 2014-07-08
KR20070056971A (ko) 2007-06-04
CN101621070A (zh) 2010-01-06
TWI345846B (en) 2011-07-21
CN100545896C (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
CN101621070B (zh) 发光装置及电子设备
CN1976052B (zh) 发光装置及电子设备
CN102244089B (zh) 发光装置及电子机器
CN102144293B (zh) 发光显示装置
CN1832225B (zh) 有机el装置及电子机器
CN110233163B (zh) 显示装置、其制造方法以及制造电子设备的方法
US11183125B2 (en) Organic light emitting diode display device
WO2021227623A9 (zh) 像素单元、显示基板及显示装置
CN114766064B (zh) 显示面板和显示装置
US20220310773A1 (en) Display device with dual-layer voltage transmitting lines
US11997879B2 (en) Array substrate, display panel, and display device for improving display effect
US20240021160A1 (en) Display panel and display device
US20230030463A1 (en) Display panel and display device
WO2024000273A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant