CN102934348B - 电子电路 - Google Patents

电子电路 Download PDF

Info

Publication number
CN102934348B
CN102934348B CN201180026251.1A CN201180026251A CN102934348B CN 102934348 B CN102934348 B CN 102934348B CN 201180026251 A CN201180026251 A CN 201180026251A CN 102934348 B CN102934348 B CN 102934348B
Authority
CN
China
Prior art keywords
connection metal
schottky barrier
inductance
diode
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180026251.1A
Other languages
English (en)
Other versions
CN102934348A (zh
Inventor
奥村启树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102934348A publication Critical patent/CN102934348A/zh
Application granted granted Critical
Publication of CN102934348B publication Critical patent/CN102934348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供一种电子电路，其包含：双极性器件；与上述双极性器件并联地连接的单极性器件；以及，与上述双极性器件及单极性器件连接的输出线。上述单极性器件和上述输出线之间的电感比上述双极性器件和上述输出线之间的电感小。

Description

电子电路
技术领域
本发明涉及逆变器电路（invertercircuit)、变换器电路（convertercircuit）等的电子电路。
背景技术
MOSFET（Metal－Oxide－SemiconductorFieldEffectTransistor：金属氧化物半导体场效应管）作为逆变器电路、变换器电路等的电子电路的开关元件来使用。在MOSFET中寄生有作为双极性器件的PN结二极管（体二极管）。在使用MOSFET的电子电路中，当电流流过寄生于MOSFET的PN结二极管（体二极管）时，器件特性有可能恶化。具体地讲，当电流流过PN结二极管时，在MOSFET中存在结晶缺陷部的情况下，电子和空穴在结晶缺陷部进行再结合，结晶缺陷部有可能扩大。
特别是，由以SiC为主的半导体材料制作的SiCMOSFET中，当电流流过PN结二极管时，产生正向恶化。更具体地讲，已知在SiC半导体结晶中存在被称为基面位错（BPD：BasalPlaneDislocation）的结晶缺陷。BPD中的结晶结构与其它部分的结晶结构不同，该结晶的能带隙比SiC半导体本来的能带隙更小。因此，BPD易于成为电子和空穴的再结合中心。因此，当正向电流流过PN结部时，BPD扩大，成为面缺陷（堆垛层错（stackingfault））。由此，SiCMOSFET的导通电阻增大。
因此，为了防止电流流过PN结二极管，建议将工作电压比PN结二极管低的肖特基势垒二极管（SchottkyBarrierDiode）与PN结二极管并联连接的电路结构。
专利文献1：日本特开2006－310790号公报
但是，在采用了并联连接肖特基势垒二极管的电路结构的情况下，也产生电流流过PN结二极管的现象。本申请的发明者发现了该现象起因于通过肖特基势垒二极管的电流路径的寄生电感而发生。即，当电流流过肖特基势垒二极管时，由通过肖特基势垒二极管的电流路径的寄生电感而产生反电动势。当该反电动势达到与肖特基势垒二极管并联连接的PN结二极管的正向起始电压时，电流流过该PN结二极管。
发明内容
本发明的目的在于，提供一种能抑制电流流过双极性器件的电子电路。
该发明提供一种电子电路，其包含：双极性器件；与所述双极性器件并联地连接的单极性器件；与所述双极性器件及单极性器件连接的输出线。而且，所述单极性器件和所述输出线之间的电感比所述双极性器件和所述输出线之间的电感小。
本发明中上述的、或者进一步的其它目的、特征及效果通过参照附图进行如下叙述的实施方式的说明变得更加清楚。
附图说明
图1是表示涉及本发明第一实施方式的逆变器电路的电气电路图；
图2是表示图1的模块的内部结构的图解的平面图；
图3是表示图2的封装的内部结构的图解的侧面图；
图4是表示涉及本发明第二实施方式的逆变器电路的电气电路图；
图5是表示涉及本发明第三实施方式的逆变器电路的电气电路图；
图6是表示涉及本发明第四实施方式的逆变器电路的电气电路图；
图7是表示涉及本发明第五实施方式的变换器电路的电气电路图；
图8是表示涉及本发明第六实施方式的变换器电路的电气电路图。
具体实施方式
该发明的一实施方式提供一种包含双极性器件、与所述双极性器件并联地连接的单极性器件、以及与所述双极性器件及单极性器件连接的输出线的电子电路。所述单极性器件和所述输出线之间的电感比所述双极性器件和所述输出线之间的电感小。双极性器件也可以是PN结二极管。另外，单极性器件也可以是肖特基势垒二极管。
双极性器件和输出线的连接方式也可以是下面的第一连接方式或第二连接方式的任一种。在第一连接方式中，双极性器件通过连接线与单极性器件连接，单极性器件通过其它的连接线与输出线连接。在第二连接方式中，双极性器件不与单极性器件连接，而与输出线连接。即，双极性器件及单极性器件通过个别的连接线分别与输出线连接。
在第一连接方式中，存在基于双极性器件和单极性器件之间的连接线而产生的电感，且存在基于单极性器件和输出线之间的连接线而产生的电感。因此，单极性器件和输出线之间的电感比双极性器件和输出线之间的电感小。在第一连接方式中，当电流流过单极性器件时，通过单极性器件和输出线之间的电感，产生反电动势。但是，由于双极性器件与单极性器件连接，所以与单极性器件的工作电压（在肖特基势垒二极管中，为正向起始电压）相当的电压只作用在双极性器件。由于双极性器件的工作电压比单极性器件的工作电压低，所以电流不会流过双极性器件。因此，即使双极性器件中存在结晶缺陷部，也能抑制结晶缺陷部的扩大。
在第二连接方式中，当电流流过单极性器件时，通过基于单极性器件和输出线之间的连接线而产生的电感，也产生反电动势。但是，由于基于单极性器件和输出线之间的连接线而产生的电感比双极性器件和输出线之间的电感小，所以通过单极性器件和输出线之间的较小的电感而产生的反电动势被双极性器件和输出线之间的较大的电感吸收。因此，电流不会流过双极性器件。因此，即使双极性器件中存在结晶缺陷部，也能抑制结晶缺陷部扩大。
在本发明的一实施方式中，所述双极性器件是由以SiC主的半导体材料制作的SiC半导体器件。在SiC半导体器件中，由于存在被称为基面位错（BPD：BasalPlaneDislocation）的结晶缺陷，所以当正向电流流过PN结部时，BPD扩大，成为面缺陷。该结构中，在电流流过单极性器件的情况下，能抑制电流流过作为双极性器件的SiC半导体器件（PN结部）。由此，能抑制存在于SiC半导体器件中的BPD扩大。
在本发明的一实施方式中，基于所述单极性器件和所述输出线之间的电感而产生的反电动势为2.0V以上。可以认为双极性器件的工作电压（例如PN结二极管的正向起始电压）为2.0V程度。因此，在基于单极性器件和输出线之间的电感而产生的反电动势不足2.0V时，电流原本就不会流过双极性器件。因此，在基于单极性器件和输出线之间的电感而产生的电动势为2.0V以上的情况下，能得到基于本发明的实质性的效果。
在本发明的一实施方式中，所述双极性器件包含PN结二极管，所述单极性器件包含肖特基势垒二极管。
当电流流过肖特基势垒二极管时，基于肖特基势垒二极管和输出线之间的电感而产生反电动势。在上述的第一连接方式中，由于PN结二极管与肖特基势垒二极管连接，所以只有与肖特基势垒二极管的正向起始电压相当的电压才作用于PN结二极管。由于PN结二极管的正向起始电压比肖特基势垒二极管的正向起始电压低，所以电流不会流过PN结二极管。
在上述第二连接方式中，肖特基势垒二极管和输出线之间的电感比PN结二极管和输出线之间的电感小。因此，基于肖特基势垒二极管和输出线之间的电感而产生的反电动势被PN结二极管和输出线之间的电感吸收。因此，电流不会流过PN结二极管。
在本发明的一实施方式中，还包含：将所述PN结二极管的阳极与所述肖特基势垒二极管的阳极进行连接，并且寄生有电感的连接金属部件，所述肖特基势垒二极管的阳极与所述输出线连接。连接金属部件也可以是导线、带或框。
当电流流过肖特基势垒二极管时，基于肖特基势垒二极管和输出线之间的电感而产生反电动势。但是，由于PN结二极管的阳极通过连接金属部件与肖特基势垒二极管的阳极连接，所以只有与肖特基势垒二极管的正向起始电压相当的电压才作用于PN结二极管。由于肖特基势垒二极管的正向起始电压比PN结二极管的正向起始电压低，所以电流不会流过PN结二极管。
在本发明的一实施方式中，还包含：将所述PN结二极管的阴极与所述肖特基势垒二极管的阴极进行连接，并且寄生有电感的连接金属部件，所述肖特基势垒二极管的阴极与所述输出线连接。
当电流流过肖特基势垒二极管时，基于肖特基势垒二极管和输出线之间的电感而产生反电动势。但是，由于PN结二极管的阴极通过连接金属部件与肖特基势垒二极管的阴极连接，所以只有与肖特基势垒二极管的正向起始电压相当的电压才作用于PN结二极管。由于肖特基势垒二极管的正向起始电压比PN结二极管的正向起始电压低，所以电流不会流过PN结二极管。
在本发明的一实施方式中，所述PN结二极管与开关器件反并联连接。
在本发明的一实施方式中，所述开关器件为MOSFET，所述PN结二极管内置于所述MOSFET中。在该结构中，由于能抑制电流流过内置于MOSFET的PN结二极管，所以能抑制MOSFET的正向恶化。
在本发明的一实施方式中，还包含：将所述MOSFET的源极与所述肖特基势垒二极管的阳极进行连接，并且寄生有电感的连接金属部件，所述肖特基势垒二极管的阳极与所述输出线连接。
当电流流过肖特基势垒二极管时，基于肖特基势垒二极管和输出线之间的电感而产生反电动势。但是，由于MOSFET的源极通过连接金属部件与肖特基势垒二极管的阳极连接，所以只有与肖特基势垒二极管的工作电压相当的电压才作用于内置于MOSFET的PN结二极管。由于肖特基势垒二极管的正向起始电压比PN结二极管的正向起始电压低，所以电流不会流过PN结二极管。由此，能抑制MOSFET的正向恶化。
也可以还包含：将所述肖特基势垒二极管的阳极与所述输出线进行连接，并且寄生有电感的连接金属部件。另外，也可以连续地连接将所述MOSFET的源极与所述肖特基势垒二极管的阳极进行连接的所述连接金属部件和将所述肖特基势垒二极管的阳极与所述输出线进行连接的所述连接金属部件。
在本发明的一实施方式中，还包含：将所述MOSFET的漏极与所述肖特基势垒二极管的阴极进行连接，并且寄生有电感的连接金属部件，所述肖特基势垒二极管的阴极与所述输出线连接。
当电流流过肖特基势垒二极管时，基于肖特基势垒二极管和输出线之间的电感而产生反电动势。但是，由于MOSFET的漏极通过连接金属部件与肖特基势垒二极管的阴极连接，所以只有与肖特基势垒二极管的正向起始电压相当的电压才作用于内置于MOSFET的PN结二极管。由于肖特基势垒二极管的正向起始电压比PN结二极管的正向起始电压低，所以，电流不会流过PN结二极管。由此，能抑制MOSFET的正向恶化。
在本发明的一实施方式中，所述连接金属部件包含导线。作为连接金属部件的其它例子，可以列举出带以及框。导线是线状连接部件，带是带状连接部件。它们是通常均具有挠性的金属部件。框是挠性差的板状金属部件。
下面，参照附图对本发明的实施方式进行详细地说明。
图1是表示涉及本发明第一实施方式的逆变器电路1的电气电路图。
逆变器电路1包含第一模块2和第二模块3。第一模块2具备：第一电源端子41、第二电源端子43、两个栅极端子44、45、输出端子42。第二模块3具备：第一电源端子46、第二电源端子48、两个栅极端子49、50、输出端子47。各模块2、3的第一电源端子41、46经由第一输出线17与电源15（直流电源）的正极端子连接。在各模块2、3的输出端子42、47之间，经由第二输出线18连接感应性负载16。各模块2、3的第二电源端子43、48经由第三输出线19与电源15的负极端子连接。在各模块2、3的栅极端子44、45，49、50连接未图示的控制单元。
第一模块2包含高侧的第一MOSFET11和与其串联连接的低侧的第二MOSFET12。MOSFET11、12分别内置有第一PN结二极管（体二极管）11a及第二PN结二极管12a。这些PN结二极管11a、12a为双极性器件。各PN结二极管11a、12a的阳极与对应的MOSFET11、12的源极电连接，其阴极与对应的MOSFET11、12的漏极电连接。
在MOSFET11、12中分别并联地连接有作为单极性器件的第一肖特基势垒二极管21及第二肖特基势垒二极管22。即，在作为双极性器件的PN结二极管11a、12a中并联地连接有作为单极性器件的肖特基势垒二极管21、22。
第一MOSFET11的漏极与第一模块2的第一电源端子41连接。第一肖特基势垒二极管21的阴极与第一MOSFET11的漏极（第一PN结二极管11a的阴极）连接。第一MOSFET11的源极（第一PN结二极管11a的阳极）经由连接金属部件31，与第一肖特基势垒二极管21的阳极连接。第一肖特基势垒二极管21的阳极经由其它的连接金属部件32与第一模块2的输出端子42连接。即，第一肖特基势垒二极管21的阳极经由连接金属部件32与第二输出线18连接。
在连接金属部件31、32中分别寄生有电感L1、L2（L1＞0、L2＞0）。因此，第一PN结二极管11a和第二输出线18之间的电感（L1＋L2）比第一肖特基势垒二极管21和第二输出线18之间的电感L2大。
第二MOSFET12的漏极与第一模块2的输出端子42连接。第二肖特基势垒二极管22的阴极与第二MOSFET12的漏极（第二PN结二极管12a的阴极）连接。第二MOSFET12的源极（第二PN结二极管12a的阳极）经由连接金属部件33，与第二肖特基势垒二极管22的阳极连接。第二肖特基势垒二极管22的阳极经由连接金属部件34，与第一模块2的第二电源端子43连接。即，第二肖特基势垒二极管22的阳极经由连接金属部件34与第三输出线19连接。
在连接金属部件33、34中分别寄生有电感L3、L4（L3＞0、L4＞0）。因此，第二PN结二极管12a和第三输出线19之间的电感（L3＋L4）比第二肖特基势垒二极管22和第三输出线19之间的电感L4大。
第二模块3包含高侧的第三MOSFET13和与其串联地连接的低侧的第四MOSFET14。MOSFET13、14分别内置有第三及第四PN结二极管（体二极管）13a、14a。这些PN结二极管13a、14a为双极性器件。各PN结二极管13a、14a的阳极与对应的MOSFET13、14的源极电连接，其阴极与对应的MOSFET13、14的漏极电连接。
在MOSFET13、14中分别并联地连接有第三及第四肖特基势垒二极管23、24。即，在作为双极性器件的PN结二极管13a、14a中并联地连接有作为单极性器件的肖特基势垒二极管23、24。
第三MOSFET13的漏极与第二模块3的第一电源端子46连接。第三肖特基势垒二极管23的阴极与第三MOSFET13的漏极（第三PN结二极管13a的阴极）连接。第三MOSFET13的源极（第三PN结二极管13a的阳极）经由连接金属部件35，与第三肖特基势垒二极管23的阳极连接。第三肖特基势垒二极管23的阳极经由其它的连接金属部件36，与第二模块3的输出端子47连接。即，第三肖特基势垒二极管23的阳极经由连接金属部件36，与第二输出线18连接。
在连接金属部件35、36中分别寄生有电感L5、L6（L5＞0、L6＞0）。因此，第三PN结二极管13a和第二输出线18之间的电感（L5＋L6）比第三肖特基势垒二极管23和第二输出线18之间的电感L6大。
第四MOSFET14的漏极与第二模块3的输出端子47连接。第四肖特基势垒二极管24的阴极与第四MOSFET14的漏极（第四PN结二极管14a的阴极）连接。第四MOSFET14的源极（第四PN结二极管14a的阳极）经由连接金属部件37，与第四肖特基势垒二极管24的阳极连接。第四肖特基势垒二极管24的阳极经由连接金属部件38，与第二模块3的第二电源端子48连接。即，第四肖特基势垒二极管24的阳极经由连接金属部件38，与第三输出线19连接。
在连接金属部件37、38中分别寄生有电感L7、L8（L7＞0、L8＞0）。因此，第四PN结二极管14a和第三输出线19之间的电感（L7＋L8）比第四肖特基势垒二极管24和第三输出线19之间的电感L8大。
第一～第四MOSFET11～14是例如以化合物半导体的一例即SiC（碳化硅）为半导体材料使用的SiC器件。各肖特基势垒二极管21～24的正向起始电压Vf1比各PN结二极管11a～14a的正向起始电压Vf2低。各PN结二极管11a～14a的正向起始电压Vf2例如为2.0V。另一方面，各肖特基势垒二极管21～24的正向起始电压Vf1例如为1.0V。
图2是表示图1的模块2的内部结构的图解的平面图。另外，图3是表示图2的封装4的内部结构的图解的侧面图。
模块2包含：绝缘性基板8；固定于绝缘性基板8上的两个封装4、5；固定于绝缘性基板8的一个表面且收容两个封装4、5的壳体（图示略）。在平面视图中，绝缘性基板8形成矩形。在平面视图中，各封装4、5形成大致矩形。两个封装4、5沿着绝缘性基板8的长度方向并排配置。
参照图2及图3，一个封装4包含：压料垫51、栅极用引线52、源极用引线53、第一MOSFET11、第一肖特基势垒二极管21、密封它们的模制树脂57。在平面视图中，压料垫51为T字形，具有矩形的主体部和从主体部一边的大致中央突出的引线部。引线部的前端部从模制树脂57突出。栅极用引线52和源极用引线53夹持压料垫51的引线部，并且与压料垫51的引线部平行地配置。栅极用引线52和源极用引线53的各一端部从模制树脂57突出。压料垫51、栅极用引线52及源极用引线53例如由铜或铝的板状体构成。
在压料垫51的主体部的表面，沿着其一边并排配置有第一MOSFET11和第一肖特基势垒二极管21。第一MOSFET11和第一肖特基势垒二极管21与压料垫51的一表面管芯焊接。第一MOSFET11在与压料垫相对的表面具有漏电极11D，该漏电极11D由导电性焊料与压料垫51接合。第一MOSFET11在与压料垫51相反侧的表面具有源电极11S及栅电极11G。
第一肖特基势垒二极管21在与压料垫51相对的表面具有阴极电极21K，该阴极电极21K由导电性焊料与压料垫51接合。第一肖特基势垒二极管21在与压料垫51相反侧的表面具有阳极电极21A。
第一MOSFET11的栅电极11G通过接合线（连接金属部件）39与栅极用引线52电连接。另外，第一MOSFET11的源电极11S通过接合线（连接金属部件）31与第一肖特基势垒二极管21的阳极电极21A电连接。第一肖特基势垒二极管21的阳极电极21A通过接合线（连接金属部件）32与源极用引线53电连接。
用于将第一MOSFET11的源电极11S与第一肖特基势垒二极管21的阳极电极21A连接的线接合和将第一肖特基势垒二极管21的阳极电极21A与源极用引线53连接的线接合也可以通过针脚式接合法进行。即，也可以通过以第一MOSFET11的源电极11S及源极用引线53中的一个为起点、以它们的另一个为终点、以第一肖特基势垒二极管21的阳极电极21A为中继点的针脚式接合，进行它们的连接。接合线31、32、39是例如以Al、Au、Cu等为主要成分的导线。
参照图2，另一个封装5包含：压料垫54、栅极用引线55、源极用引线56、第二MOSFET12、第二肖特基势垒二极管22、密封它们的模制树脂58。在平面视图中，压料垫54为T字形，具有矩形的主体部和从主体部的一边的大致中央突出的引线部。引线部的前端部从模制树脂58突出。栅极用引线55和源极用引线56夹持压料垫54的引线部，并且与压料垫54的引线部平行地配置。栅极用引线55和源极用引线56的各一端部从模制树脂58突出。压料垫54、栅极用引线55及源极用引线56例如由铜或铝的板状体构成。
在压料垫54的主体部的表面，沿着其一边并排配置有第二MOSFET12和第二肖特基势垒二极管22。第二MOSFET12和第二肖特基势垒二极管22与压料垫54的一表面管芯焊接。第二MOSFET12在与压料垫54相对的表面具有漏电极，该漏电极由导电性焊料与压料垫54接合。第二MOSFET12在与压料垫54相反侧的表面具有源电极12S及栅电极12G。
第二肖特基势垒二极管22在与压料垫54相对的表面具有阴极电极，该阴极电极由导电性焊料与压料垫54接合。第二肖特基势垒二极管22在与压料垫54相反侧的表面具有阳极电极22A。
第二MOSFET12的栅电极12G通过接合线（连接金属部件）40与栅极用引线55电连接。另外，第二MOSFET12的源电极12S通过接合线（连接金属部件）33与第二肖特基势垒二极管22的阳极电极22A电连接。第二肖特基势垒二极管22的阳极电极22A通过接合线（连接金属部件）34与源极用引线56电连接。
用于将第二MOSFET12的源电极12S与第二肖特基势垒二极管22的阳极电极22A连接的线接合和将第二肖特基势垒二极管22的阳极电极22A与源极用引线56连接的线接合也可以通过针脚式接合法进行。即，也可以通过以第二MOSFET11的源电极12S及源极用引线56中的一个为起点、以它们的另一个为终点、以第二肖特基势垒二极管22的阳极电极22A为中继点的针脚式接合，进行它们的连接。接合线33、34、40是例如以Al、Au、Cu等为主成分的导线。
在平面视图中，封装4的源极用引线56和封装5的压料垫54的引线部通过U字形的带状金属图案59电连接。该金属图案59例如由铜或铝的薄膜布线构成，并且形成于绝缘性基板8的表面。
封装4的栅极用引线52与栅极端子44连接。栅极端子44被引出到模块2的壳体外侧。封装4的压料垫51的引线部与第一电源端子41连接。第一电源端子41被引出到模块2的壳体外侧。在第一电源端子41连接电源15。金属图案59与输出端子42连接。输出端子42被引出到模块2的壳体外侧。
封装5的栅极用引线55与栅极端子45连接。栅极端子45被引出到模块2的壳体外侧。封装5的源极用引线56与第二电源端子43连接。第二电源端子43被引出到模块2的壳体外侧。第二电源端子43接地（与电源15的负极连接）。
由于第二模块3的内部结构也与第一模块2的内部结构相同，因此，省略其说明。
返回图1，在这样的逆变器电路1中，例如，第一MOSFET11和第四MOSFET14被导通。之后，通过这些MOSFET11、12被关断，使所有的MOSFET11～14成为关断状态。当经过规定的死区时间（deadtime）期间时，这次第二MOSFET12和第三MOSFET13被导通。之后，通过这些MOSFET12、13被关断，使所有的MOSFET11～14成为关断状态。当经过规定的死区时间期间时，第一MOSFET11和第四MOSFET14再次被导通。通过反复这种动作，负载16被交流驱动。
在第一MOSFET11和第四MOSFET14被导通的情况下，电流从电源15的正极，经由第一输出线17、第一MOSFET11、连接金属部件31、连接金属部件32、第二输出线18、负载16、第二输出线18、第四MOSFET14、连接金属部件37及连接金属部件38，流向第三输出线19。该情况下，在负载16中，电流流向箭头A所示的方向。
从该状态，当所有的MOSFET11～14成为关断状态时，感应性负载16所具有的电感要维持流向负载16的电流（流向箭头A所示的方向的电流）。因此，在连接金属线34、第二肖特基势垒二极管22、负载16、连接金属线36及第三肖特基势垒二极管23中，电流从连接金属线34流向第三肖特基势垒二极管23的方向。由此，电流流过连接金属线34及连接金属线36。
当电流流过连接金属线34时，基于寄生在连接金属线34的电感L4而产生反电动势。但是，该反电动势电压不会施加于第二PN结二极管12a。这是因为，第二PN结二极管12a的阳极通过连接金属线33与第二肖特基势垒二极管22的阳极连接。与第二肖特基势垒二极管22的正向起始电压Vf1相当的电压只施加于第二PN结二极管12a。即，不会对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第二PN结二极管12a。
同样，当电流流过连接金属线36时，基于寄生在连接金属线36的电感L6而产生电动势。但是，该反电动势电压不会施加于第三PN结二极管13a。这是因为，第三PN结二极管13a的阳极通过连接金属线35与第三肖特基势垒二极管23的阳极连接。与第三肖特基势垒二极管23的正向起始电压Vf1相当的电压只施加于第三PN结二极管13a。即，不会对第三PN结二极管13a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第三PN结二极管13a。
在第二MOSFET12和第三MOSFET13被导通的情况下，电流从电源15的正极，经由第一输出线17、第三MOSFET13、连接金属部件35、连接金属部件36、第二输出线18、负载16、第二输出线18、第二MOSFET12、连接金属部件33及连接金属部件34，流向第三输出线19。该情况下，在负载16中，电流流向箭头B所示的方向。
在该状态下，当所有的MOSFET11～14成为关断状态时，感应性负载16所具有的电感要维持流向负载16的电流（流向箭头B所示的方向的电流）。因此，在连接金属线38、第四肖特基势垒二极管24、负载16、连接金属线32及第一肖特基势垒二极管21中，电流从连接金属线38流向第一肖特基势垒二极管21的方向。由此，电流流过连接金属线38及连接金属线32。
当电流流过连接金属线38时，基于寄生在连接金属线38的电感L8而产生电动势。但是，该反电动势电压不会施加于第四PN结二极管14a。这是因为，第四PN结二极管14a的阳极通过连接金属线37与第四肖特基势垒二极管24的阳极连接。与第四肖特基势垒二极管24的正向起始电压Vf1相当的电压只施加于第四PN结二极管14a。即，不会对第四PN结二极管14a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第四PN结二极管14a。
同样，当电流流过连接金属线32时，基于寄生在连接金属线32的电感L2而产生电动势。但是，该反电动势电压不会施加于第一PN结二极管11a。这是因为，第一PN结二极管11a的阳极通过连接金属线31与第一肖特基势垒二极管21的阳极连接。与第一肖特基势垒二极管21的正向起始电压Vf1相当的电压只施加于第一PN结二极管11a。即，不会对第一PN结二极管11a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第一PN结二极管11a。
这样，在该第一实施方式中，在死区时间期间，能抑制电流流过内置于MOSFET11～14的PN结二极管11a～14a。由此，能抑制MOSFET11～14的正向恶化。
图4是表示涉及本发明第二实施方式的逆变器电路1A的电气电路图。图4中，对图1各部的对应部分，标注与图1相同的参照符号。
在上述的第一实施方式中，如图3所示的封装4，在各封装中，MOSFET11～14的漏电极和肖特基势垒二极管21～24的阴极电极，与压料垫接合。与此相对，在第二实施方式中，在各封装中，MOSFET11～14的源电极和肖特基势垒二极管21～24的阳极电极，与压料垫接合。因此，在各封装中，在MOSFET11～14的压料垫的相反侧的表面形成有漏电极，在肖特基势垒二极管21～24的压料垫的相反侧的表面形成有阴极电极。
参照图4，第一MOSFET11的源极（第一PN结二极管11a的阳极）及第一肖特基势垒二极管21的阳极，与第一模块2A的输出端子42连接。第一MOSFET11的漏极（第一PN结二极管11a的阴极）通过寄生有电感L1的连接金属部件31A，与第一肖特基势垒二极管21的阴极连接。第一肖特基势垒二极管21的阴极通过寄生有电感L2的连接金属部件32A，与第一模块2A的第一电源端子41连接。即，第一肖特基势垒二极管21的阴极经由寄生有电感L2的连接金属部件32A，与第一输出线17连接。
第二MOSFET12的源极（第二PN结二极管12a的阳极）及第二肖特基势垒二极管22的阳极，与第一模块2A的第二电源端子43连接。第二MOSFET12的漏极（第二PN结二极管12a的阴极）通过寄生有电感L3的连接金属部件33A，与第二肖特基势垒二极管22的阴极连接。第二肖特基势垒二极管22的阴极通过寄生有电感L4的连接金属部件34A，与第一模块2A的输出端子42连接。即，第二肖特基势垒二极管22的阴极经由寄生有电感L4的连接金属部件34A，与第二输出线18连接。
第三MOSFET13的源极（第三PN结二极管13a的阳极）及第三肖特基势垒二极管23的阳极，与第二模块3A的输出端子47连接。第三MOSFET13的漏极（第三PN结二极管13a的阴极）通过寄生有电感L5的连接金属部件35A，与第三肖特基势垒二极管23的阴极连接。第三肖特基势垒二极管23的阴极通过寄生有电感L6的连接金属部件36A，与第二模块3A的第一电源端子46连接。即，第三肖特基势垒二极管23的阴极经由寄生有电感L6的连接金属部件36A，与第一输出线17连接。
第四MOSFET14的源极（第四PN结二极管14a的阳极）及第四肖特基势垒二极管24的阳极，与第二模块3A的第二电源端子48连接。第四MOSFET14的漏极（第四PN结二极管14a的阴极）通过寄生有电感L7的连接金属部件37A，与第四肖特基势垒二极管24的阴极连接。第四肖特基势垒二极管24的阴极通过寄生有电感L8的连接金属部件38A，与第二模块3A的输出端子47连接。即，第四肖特基势垒二极管24的阴极经由寄生有电感L8的连接金属部件38A，与第二输出线18连接。
另外，为了方便，表示电感的参照符号设为与第一实施方式相同，但并不意味着连接金属部件31A～38A的电感分别与第一实施方式中的连接金属部件31～38的电感相等。
在第一MOSFET11和第四MOSFET14被导通的情况下，电流从电源15的正极，经由第一输出线17、连接金属部件32A、连接金属部件31A、第一MOSFET11、第二输出线18、负载16、第二输出线18、连接金属部件38A、连接金属部件37A及第四MOSFET14，流向第三输出线19。该情况下，在负载16，电流流向箭头A所示的方向。
从该状态，当所有的MOSFET11～14成为关断状态时，感应性负载16所具有的电感要维持流向负载16的电流（流向箭头A所示的方向的电流）。因此，在第二肖特基势垒二极管22、连接金属线34A、负载16、第三肖特基势垒二极管23及连接金属线36A，电流从第二肖特基势垒二极管22流向连接金属线36A的方向。由此，电流流过连接金属线34A及连接金属线36A。
当电流流过连接金属线34A时，基于寄生在连接金属线34A的电感L4而产生反电动势。但是，该反电动势电压不会施加于第二PN结二极管12a。这是因为，第二PN结二极管12a的阴极通过连接金属线33A与第二肖特基势垒二极管22的阴极连接。与第二肖特基势垒二极管22的正向起始电压Vf1相当的电压只施加于第二PN结二极管12a。即，不对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第二PN结二极管12a。
同样，当电流流过连接金属线36A时，基于寄生在连接金属线36A的电感L6而产生电动势。但是，该反电动势电压不会施加于第三PN结二极管13a。这是因为，第三PN结二极管13a的阴极通过连接金属线35A与第三肖特基势垒二极管23的阴极连接。与第三肖特基势垒二极管23的正向起始电压Vf1相当的电压只施加于第三PN结二极管13a。即，不对第三PN结二极管13a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第三PN结二极管13a。
在第二MOSFET12和第三MOSFET13被导通的情况下，电流从电源15的正极，经由第一输出线17、连接金属部件36A、连接金属部件35A、第三MOSFET13、第二输出线18、负载16、第二输出线18、连接金属部件34A、连接金属部件33A及第二MOSFET12，流向第三输出线19。该情况下，在负载16中，电流流向箭头B所示的方向。
在该状态下，当所有的MOSFET11～14成为关断状态时，感应性负载16所具有的电感要维持流向负载16的电流（流向箭头B所示的方向的电流）。因此，在第四肖特基势垒二极管24、连接金属线38A、负载16、第一肖特基势垒二极管21及连接金属线32A，电流从第四肖特基势垒二极管24流向连接金属线32A的方向。由此，电流流过连接金属线38A及连接金属线32A。
当电流流过连接金属线38A时，基于寄生在连接金属线38A的电感L8而产生反电动势。但是，该反电动势电压不会施加于第四PN结二极管14a。这是因为，第四PN结二极管14a的阴极通过连接金属线37A与第四肖特基势垒二极管24的阴极连接。与第四肖特基势垒二极管24的正向起始电压Vf1相当的电压只施加于第四PN结二极管14a。即，不对第四PN结二极管14a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第四PN结二极管14a。
同样，当电流流过连接金属线32A时，基于寄生在连接金属线32A的电感L2而产生反电动势。但是，该反电动势电压不会施加于第一PN结二极管11a。这是因为，第一PN结二极管11a的阴极通过连接金属线31A与第一肖特基势垒二极管21的阴极连接。与第一肖特基势垒二极管21的正向起始电压Vf1相当的电压只施加于第一PN结二极管11a。即，不对第一PN结二极管11a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第一PN结二极管11a。
这样，即使在该第二实施方式中，也与第一实施方式一样，在死区时间期间，能抑制电流流过内置于MOSFET11～14的PN结二极管11a～14a。由此，能抑制MOSFET11～14的正向恶化。
图5是表示涉及本发明的第三实施方式的逆变器电路1B的电气电路图。在图5中，对图1各部的对应部分，标注与图1相同的参照符号。
在上述的第一实施方式中，各MOSFET11～14的源极（PN结二极管11a～14a的阳极）经由连接金属部件31、33、35、37，与对应的肖特基势垒二极管21～24的阳极连接。
与此相对，在第三实施方式中，各MOSFET11～14的源极（PN结二极管11a～14a的阳极）经由分别寄生有电感L1、L3、L5、L7的连接金属部件31B、33B、35B、37B，与输出线连接。但是，为了方便，只将表示电感的参照符号设为与第一实施方式相同，并不意味着连接金属部件31B～38B的电感分别与第一实施方式中的连接金属部件31～38的电感相等。
当对具体的构成进行说明时，第一MOSFET11的源极（第一PN结二极管11a的阳极）经由连接金属部件31B，与第一模块2B的输出端子42连接。即，第一MOSFET11的源极（第一PN结二极管11a的阳极）经由连接金属部件31B，与第二输出线18连接。
第二MOSFET12的源极（第二PN结二极管12a的阳极）经由连接金属部件33B，与第一模块2B的第二电源端子43连接。即，第二MOSFET12的源极（第二PN结二极管12a的阳极）经由连接金属部件33B，与第三输出线19连接。
第三MOSFET13的源极（第三PN结二极管13a的阳极）经由连接金属部件35B，与第二模块3B的输出端子47连接。即，第三MOSFET13的源极（第三PN结二极管13a的阳极）经由连接金属部件35B，与第二输出线18连接。
第四MOSFET14的源极（第四PN结二极管14a的阳极）经由连接金属部件37B，与第二模块3B的第二电源端子48连接。即，第四MOSFET14的源极（第四PN结二极管14a的阳极）经由连接金属部件37B，与第三输出线19连接。
与第一实施方式一样，第一及第三肖特基势垒二极管21、23的阳极经由分别寄生有电感L2、L6的连接金属部件32B、36B，与第二输出线18连接。与第一实施方式一样，第二及第四肖特基势垒二极管22、24的阳极经由分别寄生有电感L4、L8的连接金属部件34B、38B，与第三输出线19连接。
在第三实施方式中，分别寄生于连接金属部件31B、33B、35B、37B的电感L1、L3、L5、L7比分别寄生于连接金属部件32B、34B、36B、38B的电感L2、L4、L6、L8大。即，L1＞L2、L3＞L4、L5＞L6及L7＞L8的关系成立。例如，在连接金属部件31B～38B为接合线的情况下，通过调节接合线的长度、接合线的直径、接合线的线圈角度等，能调节电感L1～L8。接合线越长、接合线的直径越小、或者接合线的线圈角度越大，电感变得越大。
在第一MOSFET11和第四MOSFET14被导通的情况下，电流从电源15的正极，经由第一输出线17、第一MOSFET11、连接金属部件31B、第二输出线18、负载16、第二输出线18、第四MOSFET14及连接金属部件37B，流向第三输出线19。该情况下，在负载16中，电流流向箭头A所示的方向。
从该状态下，当所有的MOSFET11～14成为关断状态时，感应性负载16所含有的电感要维持流向负载16的电流（流向箭头A所示的方向的电流）。因此，在连接金属线34B、第二肖特基势垒二极管22、负载16、连接金属线36B及第三肖特基势垒二极管23，电流从连接金属线34B流向第三肖特基势垒二极管23的方向。由此，电流流过连接金属线34B及连接金属线36B。
当电流流过连接金属线34B时，基于寄生在连接金属线34B的电感L4而产生反电动势。由电感L4产生的反电动势被提供给连接金属线33B。但是，由于寄生于连接金属线33B的电感L3比电感L4大，所以基于该反电动势产生的能量被电感L3吸收。因此，不会对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第二PN结二极管12a。
同样，当电流流过连接金属线36B时，基于寄生在连接金属线36B的电感L6而产生反电动势。由电感L6产生的反电动势被提供给连接金属线35B。但是，由于寄生于连接金属线35B的电感L5比电感L6大，所以，该反电动势产生的能量被电感L5吸收。因此，不会对第三PN结二极管13a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第三PN结二极管13a。
在第二MOSFET12和第三MOSFET13被导通的情况下，电流从电源15的正极，经由第一输出线17、第三MOSFET13、连接金属部件35B、第二输出线18、负载16、第二输出线18、第二MOSFET12及连接金属部件33B，流向第三输出线19。该情况下，在负载16中，电流流向箭头B所示的方向。
从该状态，当所有的MOSFET11～14成为关断状态时，感应性负载16所包含的电感要维持流向负载16的电流（流向箭头B所示的方向的电流）。因此，在连接金属线38B、第四肖特基势垒二极管24、负载16、连接金属线32B及第一肖特基势垒二极管21，电流从连接金属线38B流向第一肖特基势垒二极管21的方向。由此，电流流过连接金属线38B及连接金属线32B。
当电流流过连接金属线38B时，基于寄生在连接金属线38B的电感L8而产生反电动势。由电感L8产生的反电动势被提供给连接金属线37B。但是，由于寄生于连接金属线37B的电感L7比电感L8大，所以该反电动势产生的能量被电感L7吸收。因此，不会对第四PN结二极管14a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第四PN结二极管14a。
同样，当电流流过连接金属线32B时，基于寄生在连接金属线32B的电感L2而产生反电动势。由电感L2产生的反电动势被提供给连接金属线31B。但是，由于寄生于连接金属线31B的电感L1比电感L2大，所以，该反电动势产生的能量被电感L1吸收。因此，不会对第一PN结二极管11a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第一PN结二极管11a。
这样，即使在该第三实施方式中，也与第一实施方式一样，在死区时间期间，能抑制电流流过内置于MOSFET11～14的PN结二极管11a～14a。由此，能抑制MOSFET11～14的正向恶化。
图6是表示涉及本发明的第四实施方式的逆变器电路1C的电气电路图。图6中，对图1各部的对应部分，标注与图1相同的参照符号。
在上述的第一实施方式中，如图3所示的封装4，在各封装中，MOSFET11～14的漏电极和肖特基势垒二极管21～24的阴极电极，与压料垫接合。与此相对，在第四实施方式中，在各封装中，MOSFET11～14的源电极和肖特基势垒二极管21～24的阳极电极，与压料垫接合。因此，在各封装中，在MOSFET11～14的压料垫的相反侧的表面形成有漏电极，在肖特基势垒二极管21～24的压料垫的相反侧的表面形成有阴极电极。
参照图6，第一MOSFET11的源极（第一PN结二极管11a的阳极）及第一肖特基势垒二极管21的阳极，与第一模块2C的输出端子42连接。第一MOSFET11的漏极（第一PN结二极管11a的阴极）经由寄生有电感L1的连接金属部件31C，与第一模块2C的第一电源端子41连接。第一肖特基势垒二极管21的阴极经由寄生有电感L2的连接金属部件32C，与第一模块2C的第一电源端子41连接。即，第一PN结二极管11a的阴极经由连接金属部件31C与第一输出线17连接，第一肖特基势垒二极管21的阴极经由连接金属部件32C与第一输出线17连接。
第二MOSFET12的源极（第二PN结二极管12a的阳极）及第二肖特基势垒二极管22的阳极，与第一模块2C的第二电源端子43连接。第二MOSFET12的漏极（第二PN结二极管12a的阴极）通过寄生有电感L3的连接金属部件33C，与第一模块2C的输出端子42连接。第二肖特基势垒二极管22的阴极通过寄生有电感L4的连接金属部件34C，与第一模块2C的输出端子42连接。即，第二PN结二极管12a的阴极经由连接金属部件33C与第二输出线18连接，第二肖特基势垒二极管22的阴极经由连接金属部件34C与第二输出线18连接。
第三MOSFET13的源极（第三PN结二极管13a的阳极）及第三肖特基势垒二极管23的阳极，与第二模块3C的输出端子47连接。第三MOSFET13的漏极（第三PN结二极管13a的阴极）通过寄生有电感L5的连接金属部件35C，与第二模块3C的第一电源端子46连接。第三肖特基势垒二极管23的阴极通过寄生有电感L6的连接金属部件36C，与第二模块3C的第一电源端子46连接。即，第三PN结二极管13a的阴极经由连接金属部件35C与第一输出线17连接，第三肖特基势垒二极管23的阴极经由连接金属部件36C与第一输出线17连接。
第四MOSFET14的源极（第四PN结二极管14a的阳极）及第四肖特基势垒二极管24的阳极，与第二模块3C的第二电源端子48连接。第四MOSFET14的漏极（第四PN结二极管14a的阴极）通过寄生有电感L7的连接金属部件37C，与第二模块3C的输出端子47连接。第四肖特基势垒二极管24的阴极通过寄生有电感L8的连接金属部件38C，与第二模块3C的输出端子42连接。即，第四PN结二极管14a的阴极经由连接金属部件37C与第二输出线18连接，第四肖特基势垒二极管24的阴极经由连接金属部件38C与第二输出线18连接。
另外，为了方便，表示电感的参照符号设为与第一实施方式相同，但并不意味着连接金属部件31C～38C的电感分别与第一实施方式中的连接金属部件31～38的电感相等。
在该第四实施方式中，分别寄生于连接金属部件31C、33C、35C、37C的电感L1、L3、L5、L7比分别寄生于连接金属部件32C、34C、36C、38C的电感L2、L4、L6、L8大。即，L1＞L2、L3＞L4、L5＞L6及L7＞L8的关系成立。例如，在连接金属部件31C～38C为接合线的情况下，通过调节接合线的长度、接合线的直径、接合线的线圈角度等，能调节电感L1～L8。
在第一MOSFET11和第四MOSFET14被导通的情况下，电流从电源15的正极，经由第一输出线17、连接金属部件31C、第一MOSFET11、第二输出线18、负载16、第二输出线18、连接金属部件37C及第四MOSFET14，流向第三输出线19。该情况下，在负载16中，电流流向箭头A所示的方向。
从该状态，当所有的MOSFET11～14成为关断状态时，感应性负载16所包含的电感要维持流向负载16的电流（流向箭头A所示的方向的电流）。因此，在第二肖特基势垒二极管22、连接金属线34C、负载16、第三肖特基势垒二极管23及连接金属线36C，电流从第二肖特基势垒二极管22流向连接金属线36C的方向。由此，电流流过连接金属线34C及连接金属线36C。
当电流流过连接金属线34C时，基于寄生在连接金属线34C的电感L4而产生反电动势。由电感L4产生的反电动势被提供给连接金属线33C。但是，由于寄生于连接金属线33C的电感L3比电感L4大，所以，该反电动势产生的能量被电感L3吸收。因此，不会对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第二PN结二极管12a。
同样，当电流流过连接金属线36C时，基于寄生在连接金属线36C的电感L6而产生反电动势。由电感L6产生的反电动势被提供给连接金属线35C。但是，由于寄生于连接金属线35C的电感L5比电感L6大，所以，该反电动势的能量被电感L5吸收。因此，不会对第三PN结二极管13a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第三PN结二极管13a。
在第二MOSFET12和第三MOSFET13被导通的情况下，电流从电源15的正极，经由第一输出线17、连接金属部件35C、第三MOSFET13、第二输出线18、负载16、第二输出线18、连接金属部件33C及第二MOSFET12，流向第三输出线19。该情况下，在负载16中，电流流向箭头B所示的方向。
从该状态，当所有的MOSFET11～14成为关断状态时，感应性负载16所包含的电感要维持流向负载16的电流（流向箭头B所示的方向的电流）。因此，在第四肖特基势垒二极管24、连接金属线38C、负载16、第一肖特基势垒二极管21及连接金属线32C，电流从第四肖特基势垒二极管24流向连接金属线32C的方向。由此，电流流过连接金属线38C及连接金属线32C。
当电流流过连接金属线38C时，基于寄生在连接金属线38C的电感L8而产生反电动势。由电感L8产生的反电动势被提供给连接金属线37C。但是，由于寄生于连接金属线37C的电感L7比电感L8大，所以，该反电动势的能量被电感L7吸收。因此，不会对第四PN结二极管14a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第四PN结二极管14a。
同样，当电流流过连接金属线32C时，基于寄生在连接金属线32C的电感L2而产生反电动势。由电感L2产生的反电动势被提供给连接金属线31C。但是，由于寄生于连接金属线31C的电感L1比电感L2大，所以，该反电动势的能量被电感L1吸收。因此，不会对第一PN结二极管11a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第一PN结二极管11a。
这样，即使在该第四实施方式中，也与第一实施方式一样，在死区时间期间，能抑制电流流过内置于MOSFET11～14的PN结二极管11a～14a。由此，能抑制MOSFET11～14的正向恶化。
图7是表示适用于涉及本发明第五实施方式的电子电路的变换器电路101的电气电路图。
该变换器电路101为降压用DC－DC变换器电路。变换器电路101包含：模块2、线圈72、电容器73。模块2与第一实施方式的第一模块2具有相同的结构。模块2的第一电源端子41经由第一输出线17与电源115的正极端子连接。模块2的第二电源端子43经由第三输出线19与电源115的负极端子连接。模块2的输出端子42经由第二输出线18及线圈72与第一外部端子111连接。模块2的第二电源端子43经由第三输出线19与第二外部端子112连接。
在线圈72与第一外部端子111的连接点和第二电源端子43与第二外部端子112之间的第三输出线19之间，连接有电容器73。线圈72和电容器73形成平滑电路。在第一外部端子111和第二外部端子112之间，连接有负载116。模块2的栅极端子45经由电阻71与第三输出线19连接。在模块2的栅极端子44连接未图示的控制单元。
模块2包含高侧的第一MOSFET11和与其串联地连接的低侧的第二MOSFET12。MOSFET11、12分别内置有第一PN结二极管（体二极管）11a及第二PN结二极管12a。这些PN结二极管11a、12a为双极性器件。
在MOSFET11、12中，分别并联地连接有作为单极性器件的第一肖特基势垒二极管21及第二肖特基势垒二极管21。即，在作为双极性器件的PN结二极管11a、12a中，并联地连接有作为单极性器件的肖特基势垒二极管21、22。
第一MOSFET11的漏极与模块2的第一输出端子41连接。第一肖特基势垒二极管21的阴极与第一MOSFET11的漏极（第一PN结二极管11a的阴极）连接。第一MOSFET11的源极（第一PN结二极管11a的阳极）经由寄生有电感L1的连接金属部件31，与第一肖特基势垒二极管21的阳极连接。第一肖特基势垒二极管21的阳极经由寄生有电感L2的连接金属部件32，与模块2的输出端子42连接。即，第一肖特基势垒二极管21的阳极经由寄生有电感L2的连接金属部件32，与第二输出线18连接。
第二MOSFET12的漏极与模块2的输出端子42连接。第二肖特基势垒二极管22的阴极与第二MOSFET12的漏极（第二PN结二极管12a的阴极）连接。第二MOSFET12的源极（第二PN结二极管12a的阳极）经由寄生有电感L3的连接金属部件33，与第二肖特基势垒二极管22的阳极连接。第二肖特基势垒二极管22的阳极经由寄生有电感L4的连接金属部件34，与模块2的第二电源端子43连接。即，第二肖特基势垒二极管22的阳极经由寄生有电感L4的连接金属部件34，与第三输出线19连接。
各MOSFET11、12是例如以化合物半导体的一例即SiC（碳化硅）为半导体材料使用的SiC器件。另外，各肖特基势垒二极管21、22的正向起始电压Vf1比各PN结二极管11a、12a的正向起始电压Vf2低。各PN结二极管11a、12a的正向起始电压Vf2例如为2.0V。各肖特基势垒二极管21、22的正向起始电压Vf1例如为1.0V。
在这样的变换器电路101中，以预先设定的占空比来导通关断（开关）第一MOSFET11。当第一MOSFET11被导通时，电流从电源115的正极，经由第一输出线17、第一MOSFET11、连接金属部件31、连接金属部件32、第二输出线18及线圈72（平滑电路），流向负载116。由此，在线圈72蓄积能量，并且向负载116供给电力。
当第一MOSFET11被关断时，线圈72要维持流向第一MOSFET11的电流，而产生电动势。基于该电动势，通过连接金属部件34及第二肖特基势垒二极管22，电流流向线圈72，并向负载116供给电力。通过反复进行这样的动作，对负载116施加比电源115的电压低的电压。
如上所述，在将第一MOSFET11从导通切换成关断时，基于由线圈72产生的电动势，电流会流过连接金属部件34。当电流流过连接金属部件34时，基于寄生在连接金属部件34的电感L4而产生反电动势。但是，该反电动势电压不会施加于第二PN结二极管12a。这是因为，第二PN结二极管12a的阳极通过连接金属线33与第二肖特基势垒二极管22的阳极连接。与第二肖特基势垒二极管22的正向起始电压Vf1相当的电压只施加于第二PN结二极管12a。即，不会对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。由此，电流不会流过第二PN结二极管12a。
这样，在该第五实施方式中，在将第一MOSFET11从导通切换成关断时，能抑制电流流过内置于第二MOSFET12的PN结二极管12a。由此，能抑制MOSFET12的正向恶化。
另外，与第三实施方式的第一模块2B一样，也可以通过连接金属部件31，将第一MOSFET11的源极与输出端子42连接，通过连接金属部件33，将第二MOSFET12的源极与第二电源端子43连接。但是，在该情况下，分别寄生于连接金属部件31、33的电感L1、L3比寄生于连接金属部件32、34的电感L2、L4大。
另外，在升压用的DC－DC变换器中也能使用模块2。在该情况下，在模块2的端子42、43之间连接电源，在模块2的端子41、43之间连接由线圈及电容器构成的平滑电路。而且，在电容器并联地连接负载。另外，第一MOSFET11的栅极端子44经由电阻而接地。而且，第二MOSFET12被开关。在这种升压用的DC－DC变换器中，与上述的降压用的DC－DC变换器一样，在关断第二MOSFET12时，电流不会流过第一MOSFET11的PN结二极管11a。
图8是表示涉及本发明第六实施方式的变换器电路101A的电气电路图。图8中，对图7各部的对应部分标注与图7相同的参照符号。
该换器电路101A与第五实施方式的变换器电路101相比，模块2A的结构不同。上述的第五实施方式中的模块2的结构与第一实施方式中的第一模块2具有相同的结构。与此相对，第六实施方式中的模块2A的结构与第二实施方式中的第一模块2A具有相同的结构。
参照图8，第一MOSFET11的源极（第一PN结二极管11a的阳极）及第一肖特基势垒二极管21的阳极，与第一模块2A的输出端子42连接。第一MOSFET11的漏极（第一PN结二极管11a的阴极）通过寄生有电感L1的连接金属部件31A，与第一肖特基势垒二极管21的阴极连接。第一肖特基势垒二极管21的阴极通过寄生有电感L2的连接金属部件32A，与模块2A的第一电源端子41连接。即，第一肖特基势垒二极管21的阴极经由寄生有电感L2的连接金属部件32A，与第一输出线17连接。
第二MOSFET12的源极（第二PN结二极管12a的阳极）及第二肖特基势垒二极管22的阳极，与模块2A的第二电源端子43连接。第二MOSFET12的漏极（第二PN结二极管12a的阴极）通过寄生有电感L3的连接金属部件33A，与第二肖特基势垒二极管22的阴极连接。第二肖特基势垒二极管22的阴极通过寄生有电感L4的连接金属部件34A，与模块2A的输出端子42连接。即，第二肖特基势垒二极管22的阴极经由寄生有电感L4的连接金属部件34A，与第二输出线18连接。
各MOSFET11、12是例如以化合物半导体的一例即SiC（碳化硅）为半导体材料使用的SiC器件。另外，各肖特基势垒二极管21、22的正向起始电压Vf1比各PN结二极管11a、12a的正向起始电压Vf2低。各PN结二极管11a、12a的正向起始电压Vf2例如为2.0V。各肖特基势垒二极管21、22的正向起始电压Vf1例如为1.0V。
模块2A的栅极端子45经由电阻71与第三输出线19连接。模块2A的栅极端子44与未图示的控制单元连接。
在这样的变换器电路101A中，以预先设定的占空比导通关断（开关）第一MOSFET11。当第一MOSFET11被导通时，电流从电源115的正极，经由第一输出线17、连接金属部件32A、连接金属部件31A、第一MOSFET11、第二输出线122及线圈72（平滑电路），流向负载116。由此，在线圈72蓄积能量，并且，向负载116供给电力。
当第一MOSFET11被关断时，线圈72要维持流向第一MOSFET11的电流，而产生电动势。基于该电动势，通过第二肖特基势垒二极管22及连接金属部件34A，电流流向负载116，并向负载116供给电力。通过反复进行这样的动作，对负载116施加比电源115的电压低的电压。
如上所述，当将第一MOSFET11从导通切换成关断时，基于由线圈72产生的电动势，电流会流过连接金属部件34A。当电流流过连接金属部件34A时，基于寄生在连接金属部件34A的电感L4而产生反电动势。但是，该反电动势电压不会施加于第二PN结二极管12a。这是因为，第二PN结二极管12a的阴极通过连接金属线33A与第二肖特基势垒二极管22的阴极连接。与第二肖特基势垒二极管22的正向起始电压Vf1相当的电压只施加于第二PN结二极管12a。即，不会对第二PN结二极管12a施加其正向起始电压Vf2以上的电压。因此，电流不会流过第二PN结二极管12a。
这样，即使在该第六实施方式中，在将第一MOSFET11从导通切换成关断时，也能抑制电流流过内置于第二MOSFET12的PN结二极管12a。由此，能抑制MOSFET12的正向恶化。
另外，与第四实施方式的第一模块2C一样，也可以通过连接金属部件31A，将第一MOSFET11的漏极与第一电源端子41连接，通过连接金属部件33A，将第二MOSFET12的漏极与输出端子42连接。但是，在该情况下，分别寄生于连接金属部件31A、33A的电感L1、L3比分别寄生于连接金属部件32A、34A的电感L2、L4大。
另外，也能在升压用的DC－DC变换器中使用模块2A。在该情况下，在模块2A的端子42、43之间连接电源，在模块2A的端子41、43之间连接由线圈及电容器构成的平滑电路。而且，在电容器并联地连接负载。另外，第一MOSFET11的栅极端子44经由电阻而接地。而且，第二MOSFET12被开关。在这样的升压用的DC－DC变换器中，与上述的降压用的DC－DC变换器一样，在第二MOSFET12被关断时，电流不会流过第一MOSFET11的PN结二极管11a。
以上，对本发明的六个实施方式进行了说明，但本发明也能进一步以其它方式实施。例如，在上述的实施方式中，各MOSFET11、12，13、14是SiC器件，但也可以是将Si（硅）作为半导体材料使用的Si器件。
对本发明的实施方式进行了详细地说明，这些实施方式只不过是为了揭示本发明的技术内容而使用的具体例，本发明不应解释为限定于这些具体例，本发明的范围仅通过添加的请求范围限定。
本申请对应2010年5月27日在日本国专利局提出的特愿2010－121375号，该申请的全部内容通过在此引用而编入本申请。
符号说明
1、1A、1B、1C　逆变器电路
2、2A、2B、2C　模块
2、3A、3B、3C　模块
11～14　MOSFET
11a～14a　PN结二极管
21～24　肖特基势垒二极管
31～38、31A～38A、31B～38B、31C～38C　连接金属部件
72　线圈。

Claims (7)

1.一种电子电路，其中，包含：
包含PN结二极管的双极性器件；
与所述双极性器件并联地连接且包含肖特基势垒二极管的单极性器件；
与所述双极性器件及单极性器件连接的输出线；以及
将所述PN结二极管的阴极与所述肖特基势垒二极管的阴极进行连接，并且寄生有电感的连接金属部件，
所述肖特基势垒二极管的阴极与所述输出线连接，
所述单极性器件和所述输出线之间的电感比所述双极性器件和所述输出线之间的电感小。
2.根据权利要求1所述的电子电路，其中，
所述双极性器件是由以SiC为主的半导体材料制作的SiC半导体器件。
3.根据权利要求1所述的电子电路，其中，
由所述单极性器件和所述输出线之间的电感产生的反电动势为2.0V以上。
4.根据权利要求1～3中任一项所述的电子电路，其中，
所述PN结二极管与开关器件反并联连接。
5.根据权利要求4所述的电子电路，其中，
所述开关器件为MOSFET，所述PN结二极管内置于所述MOSFET中。
6.根据权利要求5所述的电子电路，其中，
所述连接金属部件将所述MOSFET的漏极与所述肖特基势垒二极管的阴极进行连接。
7.根据权利要求1所述的电子电路，其中，
所述连接金属部件包含导线。
CN201180026251.1A 2010-05-27 2011-05-27 电子电路 Active CN102934348B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010121375A JP5525917B2 (ja) 2010-05-27 2010-05-27 電子回路
JP2010-121375 2010-05-27
PCT/JP2011/062233 WO2011149059A1 (ja) 2010-05-27 2011-05-27 電子回路

Publications (2)

Publication Number Publication Date
CN102934348A CN102934348A (zh) 2013-02-13
CN102934348B true CN102934348B (zh) 2015-11-25

Family

ID=45004042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180026251.1A Active CN102934348B (zh) 2010-05-27 2011-05-27 电子电路

Country Status (6)

Country Link
US (10) US9245956B2 (zh)
EP (3) EP3528380B1 (zh)
JP (1) JP5525917B2 (zh)
CN (1) CN102934348B (zh)
DE (2) DE202011111078U1 (zh)
WO (1) WO2011149059A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
WO2013046824A1 (ja) 2011-09-30 2013-04-04 ローム株式会社 半導体装置
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
US9070562B2 (en) * 2013-03-11 2015-06-30 Semiconductor Components Industries, Llc Circuit including a switching element, a rectifying element, and a charge storage element
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
US9437589B2 (en) * 2014-03-25 2016-09-06 Infineon Technologies Ag Protection devices
JP5865422B2 (ja) * 2014-04-14 2016-02-17 ローム株式会社 電子回路
WO2016002249A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 スイッチング回路およびこれを備えた電源回路
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
US20170062410A1 (en) * 2015-08-31 2017-03-02 Semiconductor Components Industries, Llc Circuit including a rectifying element, an electronic device including a diode and a process of forming the same
US10250115B2 (en) * 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
JP6977460B2 (ja) * 2017-10-03 2021-12-08 富士電機株式会社 半導体装置
US10510340B1 (en) * 2017-12-05 2019-12-17 Amazon Technologies, Inc. Dynamic wakeword detection
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール
JP7178980B2 (ja) * 2019-10-30 2022-11-28 三菱電機株式会社 半導体装置
JP7447480B2 (ja) 2019-12-23 2024-03-12 富士電機株式会社 電子回路、半導体モジュール及び半導体装置
DE102020201810B4 (de) * 2020-02-13 2023-01-12 Siemens Aktiengesellschaft Stromrichter-Schaltung
DE102021208810A1 (de) 2021-08-12 2023-02-16 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
JP2023044583A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
WO2009081561A1 (ja) * 2007-12-20 2009-07-02 Panasonic Corporation 電力変換装置、スイッチ装置、および電力変換装置の制御方法
JP2009194954A (ja) * 2008-02-12 2009-08-27 Mitsubishi Electric Corp レーザ電源装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125018A (ja) 1987-11-09 1989-05-17 Fuji Electric Co Ltd インバータ回路
JPH05316725A (ja) 1992-05-08 1993-11-26 Toshiba Corp スイッチング電源の整流回路
US5689164A (en) * 1995-12-08 1997-11-18 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Resonant power electronic control of switched reluctance motor
JPH11103594A (ja) * 1997-09-29 1999-04-13 Meidensha Corp スイッチドリラクタンスモータの駆動回路
US6144093A (en) 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
DE10030875C1 (de) * 2000-06-23 2002-03-07 Compact Dynamics Gmbh Halbbrückenbaugruppe
JP2002141465A (ja) 2000-10-31 2002-05-17 Toshiba Corp 電力用半導体モジュール
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
CN101165860B (zh) * 2003-08-22 2010-04-07 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
US7359170B2 (en) * 2003-10-22 2008-04-15 Broadcom Corporation RF circuit electrostatic discharge protection
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP2005285913A (ja) 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4565879B2 (ja) 2004-04-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4409380B2 (ja) 2004-07-22 2010-02-03 本田技研工業株式会社 電子回路装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2006166562A (ja) 2004-12-06 2006-06-22 Toshiba Corp Ｄｃ−ｄｃコンバータ
JP4091595B2 (ja) 2004-12-09 2008-05-28 株式会社東芝 半導体装置
JP2006310790A (ja) 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP2007305836A (ja) 2006-05-12 2007-11-22 Mitsubishi Electric Corp 電力変換回路
TW200812066A (en) 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP5191689B2 (ja) 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2008017237A (ja) 2006-07-07 2008-01-24 Mitsubishi Electric Corp 電子部品およびその電子部品を用いた電力変換器
US7557434B2 (en) 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP4471967B2 (ja) 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP5109506B2 (ja) 2007-07-03 2012-12-26 株式会社デンソー 半導体装置
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP5770412B2 (ja) 2008-01-31 2015-08-26 ダイキン工業株式会社 電力変換装置
JP4557015B2 (ja) * 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
JP2010121375A (ja) 2008-11-20 2010-06-03 Japan Pile Corp 掘削装置及び掘削方法
ITTO20090367A1 (it) * 2009-05-08 2010-11-09 Torino Politecnico Procedimento e sistema di conversione statica per la regolazione della potenza in una rete elettrica in corrente alternata
JP5525917B2 (ja) * 2010-05-27 2014-06-18 ローム株式会社 電子回路
EP2684906B1 (en) 2011-09-06 2016-04-06 Toray Industries, Inc. Polyester with excellent heat resistance and method for producing same
JP5646034B2 (ja) 2013-11-15 2014-12-24 ローム株式会社 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001245479A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp 電力半導体モジュール
WO2009081561A1 (ja) * 2007-12-20 2009-07-02 Panasonic Corporation 電力変換装置、スイッチ装置、および電力変換装置の制御方法
JP2009194954A (ja) * 2008-02-12 2009-08-27 Mitsubishi Electric Corp レーザ電源装置

Also Published As

Publication number Publication date
US9917074B2 (en) 2018-03-13
US10896896B2 (en) 2021-01-19
US20180190624A1 (en) 2018-07-05
US11502063B2 (en) 2022-11-15
EP3528380A1 (en) 2019-08-21
EP3813247A1 (en) 2021-04-28
CN102934348A (zh) 2013-02-13
US10559552B2 (en) 2020-02-11
US20210104500A1 (en) 2021-04-08
US20180350781A1 (en) 2018-12-06
US9679877B2 (en) 2017-06-13
US9245956B2 (en) 2016-01-26
EP2579443A4 (en) 2015-08-05
EP2579443B1 (en) 2018-12-19
US11894349B2 (en) 2024-02-06
US10074634B2 (en) 2018-09-11
DE202011111042U1 (de) 2018-09-18
US20130082284A1 (en) 2013-04-04
US20200144227A1 (en) 2020-05-07
EP2579443A1 (en) 2013-04-10
US20170263590A1 (en) 2017-09-14
JP5525917B2 (ja) 2014-06-18
US9461021B2 (en) 2016-10-04
WO2011149059A1 (ja) 2011-12-01
US20230025045A1 (en) 2023-01-26
DE202011111078U1 (de) 2019-05-20
US20170018536A1 (en) 2017-01-19
EP3813247B1 (en) 2024-04-10
JP2011250589A (ja) 2011-12-08
US20160133609A1 (en) 2016-05-12
EP3528380B1 (en) 2021-03-03
US20240120322A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
CN102934348B (zh) 电子电路
US8076696B2 (en) Power module assembly with reduced inductance
CN102460709B (zh) 电力变换装置
CN104321869A (zh) 半导体功率模块和装置
JP2001245479A (ja) 電力半導体モジュール
TW200849478A (en) Boost converter with integrated high power discrete FET and low voltage controller
CN107910308A (zh) 用于半导体装置封装体的导电夹
CN109937478A (zh) 具有低回路电感的电子模块组件
JP2010183840A (ja) 電力半導体モジュール
JP5865422B2 (ja) 電子回路
JP5818959B2 (ja) 半導体デバイス
JP5646034B2 (ja) 半導体装置、モジュール、インバータ、コンバータおよびモジュールの駆動方法
JP2019075726A (ja) 車載用の半導体スイッチ装置及び車載用電源装置
JP2013013179A (ja) ノイズ低減回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant