CN102169904B - 显示基板 - Google Patents

显示基板 Download PDF

Info

Publication number
CN102169904B
CN102169904B CN201110008745.9A CN201110008745A CN102169904B CN 102169904 B CN102169904 B CN 102169904B CN 201110008745 A CN201110008745 A CN 201110008745A CN 102169904 B CN102169904 B CN 102169904B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor pattern
base plate
display base
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110008745.9A
Other languages
English (en)
Other versions
CN102169904A (zh
Inventor
金己园
尹甲洙
金度贤
李贤贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102169904A publication Critical patent/CN102169904A/zh
Application granted granted Critical
Publication of CN102169904B publication Critical patent/CN102169904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示基板。该显示基板包括：设置在基板上的栅互连；设置在该栅互连上且包括氧化物半导体的氧化物半导体图案；以及设置在该氧化物半导体图案上的数据互连。该氧化物半导体图案包括：具有第一氧化物和第一元素的第一氧化物半导体图案；以及具有第二氧化物的第二氧化物半导体图案。

Description

显示基板
技术领域
本发明的示范性实施例涉及显示基板。
背景技术
近年来，对开发大尺寸高质量显示器件的需求已经急剧增长。尤其是，对改善驱动液晶显示器的薄膜晶体管(TFT)的操作特性的需求已经比过去更强。LCD仅是一类显示器件。常规TFT包括氢化非晶硅(a-Si:H)形成的半导体图案。然而，a-Si:H形成的TFT一般具有低的电子迁移率。
近来已经开发了形成具有高电子迁移率的氧化物半导体图案的技术。
然而，氧化物半导体可能由于与蓝光反应而产生泄露电流，且截止电压的绝对值随着TFT操作的持续而增大。
发明内容
本发明的示范性实施例提供一种具有稳定和可靠的薄膜晶体管(TFT)的显示基板。
本发明的其他特征将在下面的描述中阐述，且将从该描述部分变得显然，或者可以通过实践本发明而习知。
本发明一示范性实施例公开一种显示基板，其包括：设置在基板上的栅互连，设置在栅互连上且包括氧化物半导体的氧化物半导体图案，以及设置在氧化物半导体图案上的数据互连。该氧化物半导体图案包括第一氧化物半导体图案和第二氧化物半导体图案，该第一氧化物半导体图案包括第一氧化物和第三元素，该第二氧化物半导体图案包括第二氧化物。
本发明一示范性实施例还公开一种显示基板，其包括：设置在基板上的栅互连，设置在栅互连上且包括氧化物半导体的氧化物半导体图案，以及设置在氧化物半导体图案上以互连所述栅互连的数据互连。该氧化物半导体图案包括第一氧化物半导体图案、第二氧化物半导体图案和第三氧化物半导体图案，该第一氧化物半导体图案包括第一氧化物和第三元素，该第二氧化物半导体图案包括第二氧化物，该第三氧化物半导体图案包括第三氧化物和第四元素。
本发明一示范性实施例还公开一种显示基板，其包括：设置在基板上的栅互连，设置在栅互连上且包括氧化物半导体的氧化物半导体图案，以及设置在氧化物半导体图案上以互连所述栅互连的数据互连。该氧化物半导体图案包括第一氧化物和第三元素，该第三元素具有沿垂直于该基板的表面的方向变化的浓度梯度。
将理解，前面的概略描述和下面的详细描述两者都是示范性和说明性的，旨在提供对要求保护的本发明的进一步说明。
附图说明
包括附图以提供对本发明的进一步理解，附图包括在本说明书中并构成本说明书的一部分，附图示出本发明的实施例，并与文字描述一起用于说明本发明的原理。
图1是根据本发明第一示范性实施例的显示基板的平面布局。
图2A是沿图1的线A-A′截取的剖视图。
图2B是根据本发明第一变型示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图3A、3B、3C、3D和3E示出曲线图，用于说明图2A和2B所示的显示基板的薄膜晶体管(TFT)的某些操作特性。
图4A是显示器件沿图1的线A-A′截取的剖视图，该显示器件包括根据本发明第一示范性实施例的显示基板。
图4B是显示器件沿图1的线A-A′截取的剖视图，该显示器件包括根据本发明第一变型示范性实施例的显示基板。
图5、图6、图7、图8、图9、图10、图11、图12、图13和图14是剖视图，示出制造根据本发明第一示范性实施例的显示基板的方法中的处理步骤。
图15、图16、图17、图18、图19、图20、图21、图22、图23和图24是剖视图，示出制造根据本发明第一变型示范性实施例的显示基板的方法中的处理步骤。
图25A是根据本发明第二示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图25B是根据本发明第二变型示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图26A是根据本发明第三示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图26B是根据本发明第三变型示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图27A是根据本发明第四示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图27B是根据本发明第四变型示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图28A是根据本发明第五示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
图28B是根据本发明第五变型示范性实施例的显示基板沿图1的线A-A′截取的剖视图。
具体实施方式
下面参照附图更充分地描述本发明，附图中示出本发明的实施例。然而，本发明可以以许多不同的形势体现，不应解释与局限于这里阐述的实施例。而是，提供这些实施例以使本公开彻底且将向本领域技术人员充分传达本发明的范围。图中，层和区域的尺寸和相对尺寸为了清楚而被夸大。图中相似的附图标记指示相似的元件。
将理解，当元件或层称为在另一元件或层上或者连接到另一元件或层时，他可以直接到另一元件或层上或者直接连接到另一元件或层，或者可以存在居间元件或层。相反，当元件称为直接在另一元件或层上或者直接连接到另一元件或层时，则没有居间元件或层存在。
将理解，尽管术语第一、第二、第三等可在这里用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面论述的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分而不偏离本发明的教导。
这里使用的术语仅用于描述特定实施例而无意限制本发明。这里使用时，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文清楚地另外表明。还将理解，在本说明书中使用时术语“包括”和/或“包含”指明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
空间相关术语诸如“之下”、“下方”、“下”、“之上”、“上”等可为了方便描述而在这里用来描述一个元件或特征相对于另一元件(或多个元件)或特征(或多个特征)的如图所示的关系。将理解，空间相关术语旨在涵盖除了图示取向之外器件在使用或操作中的不同取向。例如，如果图中的器件被倒置，则描述为在其他元件或特征之下或下方的元件将取向为在其他元件或特征之上。因此，示范性术语“之下”旨在涵盖之下和之上两种取向。器件可以另外地取向，且相应地理解这里使用的空间相关描述语。
下面将参照附图更详细地描述根据本发明示范性实施例的显示基板、包括显示基板的显示器件、以及制造显示基板的方法。
首先，下面将参照图1、2A、2B、3A、3B、3C、3D和3E描述根据本发明第一示范性实施例的显示基板。
图1是根据本发明第一示范性实施例的显示基板的平面布局图。图2A是沿图1的线A-A′截取的剖视图，图2B是沿图1的线A-A′截取的根据本发明第一变型示范性实施例的显示基板的剖视图。图3A、3B、3C、3D和3E是曲线图，用于说明图2A和2B所示的显示基板的薄膜晶体管(TFT)的某些操作特性。
参照图1和2A，显示基板101包括形成在绝缘基板10上的包括TFT的各种元件。
绝缘基板10可由玻璃诸如碱石灰玻璃或硼硅酸盐玻璃、塑料等制成。
用于传输栅信号的栅互连(22和26)形成在绝缘基板10上。栅互连(22和26)包括沿一方向形成在绝缘基板10上的栅线22和从栅线22突出的TFT的栅电极26。
用于传输公共电压的存储互连(27和28)也形成在绝缘基板10上。存储互连(27和28)包括存储电极27和存储电极线28。存储电极线28可形成得基本平行于栅线22。存储电极27连接到存储电极线28，存储电极27宽于存储电极线28。存储电极27交迭漏电极扩展部67，像素电极82(稍后描述)连接到漏电极扩展部67。存储电极27和漏电极扩展部67构成存储电容器以用于改善像素的电荷存储能力。存储电极27和存储电极线28一起称为存储互连。
存储互连(27和28)的形状和布置在其他实施例中可以变化。例如，如果像素电极82和栅线22通过彼此交迭而产生足够的存储电容，则存储互连(27和28)可以不形成。
栅互连(22和26)和存储互连(27和28)可包括材料诸如Al基金属例如Al或Al合金、Ag基金属例如Ag或Ag合金、Cu基金属例如Cu或Cu合金、Mo基金属例如Mo或Mo合金、Cr、Ti或Ta。栅互连(22和26)和存储互连(27和28)可具有包括具有不同物理属性的两个导电层(未示出)的多层结构。栅互连(22和26)和存储互连(27和28)的两个导电层之一可包括具有低电阻率的金属诸如Al基金属、Ag基金属或Cu基金属，且因此可减小信号延迟或电压降。栅互连(22和26)和存储互连(27和28)的另一导电层可包括对其他材料尤其是对ZnO、ITO或IZO具有优良粘合属性的材料，诸如Mo基金属、Cr、Ti或Ta。例如，栅互连(22和26)和存储互连(27和28)可包括含Cr下层和含Al上层。备选地，栅互连(22和26)和存储互连(27和28)可包括Al制成的下层和Mo制成的上层、CuMn合金制成的下层和Cu制成的上层、Ti制成的下层和Cu制成的上层、以及其他组合。
可由电介质材料诸如硅氧化物(SiOx)或硅氮化物(SiNx)制成的栅绝缘层30形成在绝缘基板10、栅互连(22和26)和存储互连(27和28)上。
栅绝缘层30可具有包括硅氮化物(SiNx)层和硅氧化物(SiOx)层的堆叠双层结构(未示出)。在该情况下，硅氮化物(SiNx)层形成在栅互连(22和26)和存储互连(27和28)上，硅氧化物(SiOx)层形成在硅氮化物(SiNx)层上以接触将在后面描述的氧化物半导体图案144。在一备选实施例中，栅绝缘层30可具有单层结构，该单层结构可包含硅氮氧化物(SiON)层。硅氮氧化物(SiON)层可具有依照堆叠方向改变的氧浓度。在该情况下，氧浓度可随着硅氮氧化物(SiON)层变得接近氧化物半导体图案144而增大。
氧化物半导体图案144形成在栅绝缘层30上。氧化物半导体图案144可包括第一氧化物半导体图案44和第二氧化物半导体图案54。
第一氧化物半导体图案44可包括第一氧化物和一种或更多第三元素，第二氧化物半导体图案54可包括第二氧化物。这里，第三元素可以是属于元素周期表中比第一氧化物中的金属元素族更高的族的元素。特别地，第三元素可以是V-VII族元素。第三元素的示例包括但不限于N、P、F和Cl。
同时，第一氧化物的第一元素的示例可包括但不限于Zn、In、Ga、Sn和Hf。例如，第一氧化物可包括下列氧化物中的一种或更多种：InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO和ZnO。当第三元素是例如N时，第一氧化物半导体图案44可包括下列氧化物中的一种或更多种：InZnON、InGaON、InSnON、ZnSnON、GaSnON、GaZnON、GaZn SnON、GaInZnON、HfInZnON和ZnON。
包括第二氧化物的第二氧化物半导体图案54形成在第一氧化物半导体图案44上。这里，第二氧化物可包括但不限于Zn、In、Ga、Sn和Hf中的至少一种。例如，第二氧化物可包括InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO和ZnO中的至少一种。
第一氧化物和第二氧化物可包括元素周期表中相同族的金属元素。也就是说，第二氧化物和第一氧化物可由相同金属制成。因此，当第一氧化物和第二氧化物是相同材料时，氧化物半导体图案144可包括GaInZnON/GaInZnO。
另一方面，第一氧化物和第二氧化物可包括不同族的金属元素。例如，当第一氧化物和第二氧化物的金属元素是彼此不同的族时，氧化物半导体图案144可包括HfInZnON/GaInZnO。
第一氧化物半导体图案(42和44)、第二氧化物半导体图案(52和54)以及稍后将描述的数据互连(62、65、66和67)的图案形状可以相同或不同。也就是说，第一氧化物半导体图案(42和44)和第二氧化物半导体图案(52和54)可形成在栅电极26交迭源电极65和漏电极66的部分上，赋予岛型图案。备选地，第一氧化物半导体图案(42和44)和第二氧化物半导体图案(52和54)可具有线型形状，其基本相同于将稍后描述的数据互连(62、65、66和67)，除了氧化物TFT的沟道区之外。
图3A示出第一氧化物半导体图案(42和44)的带隙，图3B示出第二氧化物半导体图案(52和54)的带隙。
参照图3A和3B，第一氧化物半导体图案(42和44)的带隙大于第二氧化物半导体图案(52和54)的带隙。
例如，在第一氧化物半导体图案(42和44)包括GaInZnON(下文将称为GIZON)的情况下，他们具有约3.0eV的带隙。在第二氧化物半导体图案(52和54)包括GaInZnO(下文将称为GIZO)的情况下，他们具有约2.7eV的带隙。
由于第一氧化物半导体图案(42和44)的带隙大于第二氧化物半导体图案(52和54)的带隙，所以包括在根据本发明第一示范性实施例的显示基板101中的TFT的截止电压的绝对值可总体上减小。因此，即使显示基板101被持续驱动，也可防止TFT的截止电压的绝对值增大。此外，可防止源电极65和漏电极66之间的电流泄漏。
图3C示出第一氧化物半导体图案(42和44)包括GIZON时的透射率值。参照图3C，GIZON在约400nm的波长范围中的光透射率低于其在可见光波长范围内的透射率。
如上所述，第一氧化物半导体图案(42和44)可部分防止具有400nm和500nm之间范围的波长的光入射到第二氧化物半导体图案(52和54)中。也就是说，第一氧化物半导体图案(42和44)可防止蓝波长范围内的可见光入射到第二氧化物半导体图案(52和54)中。在蓝光入射到第二氧化物半导体图案(52和54)中的情况下，第二氧化物半导体图案(52和54)可与蓝光反应，形成源电极65和漏电极66之间的沟道。因此，即使当导通电压不施加到栅电极26时，泄漏电流可在源电极65和漏电极66之间流动，这会增大TFT的截止电压的绝对值。因此，入射到第二氧化物半导体图案(52和54)中的蓝光可通过形成第一氧化物半导体图案(42和44)而被阻挡，由此改善与TFT的截止电压相关的泄露电流特性。
数据互连(62、65、66和67)形成在第二氧化物半导体图案(52和54)上。数据互连(62、65、66和67)包括：数据线62，其例如沿垂直方向延伸并通过交叉栅线22而定义像素；源电极65，其从数据线62分支且延伸于第二氧化物半导体图案(52和54)之上；漏电极66，其与源电极65分隔开，形成在第二氧化物半导体图案(52和54)上且关于栅电极26或氧化物TFT沟道面对源电极65；以及漏电极扩展部67，其从漏电极66延伸，交迭存储电极27，且具有较大宽度。
如图2A所示，数据互连(62、65、66和67)可接触第二氧化物半导体图案(52和54)且因此可与第二氧化物半导体图案(52和54)构成欧姆接触。为此，数据互连(62、65、66和67)可包括单层和多层材料，诸如Ni、Co、Ti、Ag、Cu、Mo、Al、Be、Nb、Au、Fe、Se、Mn或Ta。例如，数据互连(62、65、66和67)可包括Ta/Al、Ni/Al、Co/Al、Mo(Mo合金)/Cu、Ti(Ti合金)/Cu、TiN(TiN合金)/Cu、Ta(Ta合金)/Cu、TiOx/Cu、Al/Nd、Mo/Nb或Mn(Mn合金)/Cu双层，或者Ti/Al/Ti、Ta/Al/Ta、Ti/Al/TiN、Ta/Al/TaN、Ni/Al/Ni或Co/Al/Co三层。然而，本发明不限于这些成分。尽管图2A未示出，但是数据互连(62、65、66和67)可以不接触第二氧化物半导体图案(52和54)。在该情况下，显示器件还可包括在数据互连(62、65、66和67)与第二氧化物半导体图案(52和54)之间的欧姆接触层(未示出)。
源电极65部分交迭第二氧化物半导体图案(52和54)。漏电极66也部分交迭第二氧化物半导体图案(52和54)且关于氧化物TFT沟道面对源电极65。
钝化层70形成在数据互连(62、65、66和67)和第二氧化物半导体图案54上。例如，钝化层70可包括无机材料诸如硅氮化物(SiNx)或硅氧化物(SiOx)、具有优良平坦化属性和光敏性的有机材料、或者具有低介电常数的电介质材料诸如通过等离子体增强化学气相沉积(PECVD)获得的a-Si:C:O或a-Si:O:F。
钝化层70可具有多层结构，包括但不限于硅氧化物(SiOx)层和硅氮化物(SiNx)层。这里，硅氧化物(SiOx)层可形成在氧化物半导体图案144上，硅氮化物(SiNx)层可形成在硅氧化物(SiOx)层上。由于氧化物半导体图案144和硅氧化物(SiOx)层可彼此相邻设置，所以氧化物半导体图案144的TFT特性的恶化可被防止。
接触孔77形成在钝化层70中。漏电极扩展部67通过接触孔77暴露。
像素电极82形成在钝化层70上且顺应像素的形状。像素电极82通过接触孔77电连接到漏电极扩展部67。像素电极82可包括透明导电材料诸如ITO或IZO或者反射导电材料诸如Al。
参照图1和2B，根据本发明第一变型示范性实施例的显示基板102具有与根据本发明第一示范性实施例的显示基板101基本相同的构造，除了显示基板102包括形成在第二氧化物半导体图案54上的蚀刻停止图案57之外。在图1和2B中，与第一示范性实施例的那些对应的各种功能部件由相同的附图标记指示，因此将省略其详细描述。
蚀刻停止图案57可包括例如硅氧化物(SiOx)或硅氮化物(SiNx)。蚀刻停止图案57可形成在与第二氧化物半导体图案54的沟道部分对应的位置。因此，可以防止部分第二氧化物半导体图案54在形成源电极65和漏电极66时被过蚀刻，由此防止氧化物TFT的特性恶化。蚀刻停止图案57通过源电极65和漏电极66被暴露。
现在将描述根据本发明第一示范性实施例和第一变型示范性实施例的显示基板101和102中包括的氧化物TFT的特性。
图3D和3E是曲线图，示出预定电压施加到源电极之后对于一范围的栅电压测量的漏-源电流(Ids)的数据。具体地，图3D示出没有第一氧化物半导体图案44的TFT的测试结果，图3E是根据本发明第一示范性实施例和第一变型示范性实施例的显示基板101和102的TFT的测试结果。
如图3D和3E所示，当漏-源电流Ids为lnA时，栅电压(下面将称为导通电压)比较如下。没有第一氧化物半导体图案44的TFT在约-8V导通(见图3D)，而有第一氧化物半导体图案44的TFT在约0V导通(见图3E)。因此，当第一氧化物半导体图案44包括在TFT中时，导通电压值沿正向偏移，从而其绝对值与第一氧化物半导体图案44不包括在TFT中的情况相比可减小。因此，TFT的操作电压范围可减小，功耗也可减小。此外，当截止电压大于或等于0V时，显示质量的恶化例如丢失颜色组元可通过利用氧化物半导体形成TFT而得到抑制。此外，利用氧化物半导体可形成非晶硅栅极(ASG)。
接下来，将参照图1、4A和4B描述包括根据本发明第一示范性实施例和第一变型示范性实施例的显示基板的显示器件。
图4A和4B是包括沿图1的线A-A′截取的根据本发明第一示范性实施例和第一变型示范性实施例的显示基板的显示器件的剖视图。
参照图4A，根据本发明第二示范性实施例的显示器件1_1可包括第一显示基板101、第二显示基板200和液晶层300。这里，第一显示基板101与根据本发明第一示范性实施例的显示基板基本相同，将省略重复说明。
将进一步详细描述第二显示基板200。防止光泄露的黑矩阵220形成在绝缘基板210上。黑矩阵220可形成在绝缘基板210的除了与像素电极82对应的部分之外的整个表面上，因此可定义像素区。黑矩阵220可包括不透明有机材料或不透明金属，但是不限于此。
滤色器230形成在绝缘基板210上。为了在显示中表现颜色，滤色器230可包括红、绿或蓝滤色器。滤色器230可被染成红、绿或蓝且因此可以通过透射或吸收红光、绿光或蓝光而表现红色、绿色或蓝色。滤色器230可利用加色混合法通过混合红光、绿光和蓝光而表现各种颜色。
涂层240形成在黑矩阵220和滤色器230上。涂层240减小黑矩阵220和滤色器230之间的台阶差。涂层240可包括透明有机材料。涂层240可设置来保护滤色器230和黑矩阵220以及用于使滤色器230和黑矩阵220与稍后描述的公共电极250绝缘。
公共电极250形成在涂层240上。公共电极250可包括透明导电材料诸如ITO或IZO，但是不限于此。
液晶层300插置在第一显示基板101和第二显示基板200之间。液晶层300的透射率根据像素电极82的电压与公共电极250的电压之间的电压差而改变。
参照图4B，根据本发明第一变型示范性实施例的显示器件1_2包括第一显示基板102、第二显示基板200和液晶层300。为了说明的清楚和方便，用于描述第一变型示范性实施例的多个图中具有相同功能的部件用相同的附图标记标识，其重复描述将被省略。
根据本发明第一变型示范性实施例的显示器件1_2的第一显示基板102具有与根据第一示范性实施例的显示基板101基本相同的构造，除了显示器件1_2额外包括形成在第二氧化物半导体图案54上的蚀刻停止图案57之外。
接下来将参照图1、2A、2B、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23和24描述制造根据本发明第一示范性实施例和第一变型示范性实施例的显示基板的方法。在下面的实施例中，为了说明的清楚和方便，相同的附图标记将用于指示与第一示范性实施例中描述的那些相同或相似的部件，关于上述元件的重复说明将被省略或简化。
图5、6、7、8、9、10、11、12、13和14是剖视图，示出在制造根据本发明第一示范性实施例的显示基板的方法中的处理步骤。图15、16、17、18、19、20、21、22、23和24是剖视图，示出在制造根据本发明第一变型示范性实施例的显示基板的方法中的处理步骤。
首先参照图2A和5，用于形成栅互连(22、26)和存储互连(27和28)的金属层(未示出)沉积在绝缘基板10上且被构图，从而形成包括栅线22和栅电极26的栅互连(22，26)以及包括存储电极27和存储线28的存储互连(27和28)。这里，溅射方法可用于形成栅互连(22、26)和存储互连(27和28)。
栅绝缘层30通过例如使用PECVD法或反应溅射法沉积在绝缘基板10、栅互连(22和26)和存储互连(27和28)上。
溅射法可在200℃或更低的低温下进行。通过低温溅射法形成的栅互连和存储互连(22、26、27、28)可防止例如碱石灰玻璃制成的绝缘基板10的劣化。接下来，导电层可利用湿法蚀刻或干法蚀刻被构图。使用湿法蚀刻时，湿蚀刻剂可以是氧化酸(oxidizing acid)诸如磷酸、硝酸或醋酸。
之后，栅绝缘层30通过例如PECVD或反应溅射沉积在绝缘基板10、栅互连(22、26)和存储互连(27和28)上。栅绝缘层30可由硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)或硅碳氧化物(SiOC)制成，且可通过PECVD形成。例如，栅绝缘层30可由硅氮化物(SiNx)、硅氧化物(SiOx)或硅氮氧化物(SiON)制成且可通过反应溅射形成。当进行反应溅射时，氮(N2)、氧(O2)或其混合物可用作反应气体。例如，惰性气体诸如Ar可用作混合气体。
接下来，可通过用例如反应溅射在栅绝缘层30上沉积第一氧化物来形成第一氧化物半导体层40。形成第一氧化物半导体层40的工艺可使用Ar、O2和N2的混合气体作为溅射气体混合物。在该情况下，腔室中N2的分压可在10-80％的范围。如果N2的分压超过80％，则形成层的接触电阻会增大。另一方面，如果N2的分压低于10％，则第一氧化物半导体图案44和第二氧化物半导体图案54之间的带隙差可被忽略。
参照图2A和6，通过用例如反应溅射在第一氧化物半导体层40上沉积第二氧化物来形成第二氧化物半导体层50。当进行溅射时，腔室可包括Ar和O2作为溅射气体混合物。在该情况下，腔室中O2的分压可在7-70％的范围。如果O2的分压超过70％，则氧化物有源层图案(52、54)的电荷迁移率会降低。另一方面，如果O2的分压低于7％，则氧化物有源层图案(52、54)可被赋予导电属性。同时，第一氧化物半导体层40和第二氧化物半导体层50可在同一腔室中形成。因此，处理时间和成本可减小。
参照图7，用于形成数据互连的导电层60利用例如溅射法沉积在第二氧化物半导体层50上。之后，光致抗蚀剂层1010涂覆在导电层60上。
接下来，参照图8，光利用掩模照射到光致抗蚀剂层1010中，接着进行显影，由此形成光致抗蚀剂层图案1012和1014。这里，光致抗蚀剂层图案1014的位置对应于TFT的沟道部分，即光致抗蚀剂图案1014出现在源电极(图11的65)和漏电极(图11的66)之间并形成得薄于光致抗蚀剂层图案1012，光致抗蚀剂层图案1012位于可对应于数据互连的区域，即可形成数据互连的潜在区。保持在除了沟道部分和数据互连部分之外的区域上的光致抗蚀剂层被去除。这里，保持在沟道部分中的光致抗蚀剂层图案1014与保持在数据互连部分中的光致抗蚀剂层图案1012的厚度比可根据稍后描述的蚀刻工艺中的处理条件而不同。
如上所述，光致抗蚀剂层1010的厚度可根据光致抗蚀剂层的位置而以许多方式改变。为了调节透射光的量，狭缝、网格型图案或半透明膜可用作掩模。备选地，可形成较薄的光致抗蚀剂层图案1014使得可回流材料制成的光致抗蚀剂层利用分成光透射部分和非透射部分的普通掩模被曝光、显影、且回流以允许部分光致抗蚀剂层流到没有保持光致抗蚀剂层的部分。
参照图8和9，用于形成数据互连的导电层60利用光致抗蚀剂层图案1012和1014作为蚀刻掩模被蚀刻。蚀刻可以是湿法蚀刻或干法蚀刻。在湿法蚀刻中，磷酸、硝酸或醋酸的混合溶液可用作蚀刻剂。利用蚀刻，导电层60在除了用于形成数据线62、源电极65和漏电极66的导电层图案64之外的部分中被完全去除。这里，用于形成数据线62、源电极65和漏电极66的导电层图案64具有与数据互连(图2的62、65、66和67)基本相同的构造，除了导电层图案64不与源电极(图11的65)和漏电极(图11的66)分隔开而是连接到它们之外。
参照图8、9、10和11，暴露于光致抗蚀剂图案1012之间的第二氧化物半导体层50和第一氧化物半导体层40被同时蚀刻。结果，形成第一和第二氧化物半导体图案(42、44、52和54)；因此，第一氧化物半导体图案42和44可由相同材料制成，但是不限于此。类似地，第二氧化物半导体图案52和54可由相同材料制成，但是不限于此。之后，光致抗蚀剂层图案1012和1014被回蚀，由此去除与TFT的预期沟道部分对应的光致抗蚀剂层图案1014。接下来，导电层图案64利用光致抗蚀剂层图案1012作为蚀刻掩模被湿法蚀刻或干法蚀刻。使用湿法蚀刻时，磷酸、硝酸或醋酸的混合溶液或者氢氟酸(HF)和去离子水的溶液可用作蚀刻剂。以此方式，光致抗蚀剂层图案1012之间的导电层图案64被去除以将源电极65与漏电极66分隔开，由此完成数据互连(62、65、66和67)。在蚀刻期间，沟道部分中的部分第二氧化物半导体图案54也可被蚀刻。源电极65和漏电极66彼此间隔开且彼此面对。此外，源电极65和漏电极66暴露第二氧化物半导体图案54的沟道部分的一部分。
参照图11和12，保留在数据互连(62、65、66和67)上的光致抗蚀剂层图案1012例如通过灰化被去除。
参照图12和13，钝化层70形成在栅绝缘层30的暴露部分、第二氧化物半导体图案(52和54)以及数据互连(62、65、66和67)上。钝化层70可利用与栅绝缘层30相同的材料且通过相同的方法形成。
接下来，如图14所示，对钝化层70进行光刻，由此形成接触孔77，漏电极扩展部67通过接触孔77暴露。
最后，透明导电材料诸如ITO或IZO可被沉积且通过光刻被蚀刻以形成像素电极82，像素电极连接到漏电极扩展部67，由此完成图2A所示的显示基板。
接下来将描述制造根据本发明第一变型示范性实施例的显示基板的方法。为了说明的清楚和方便，具有用于描述第一示范性实施例的多个图中相同功能的部件用相同的附图标记标识，且其重复描述将被省略。
首先，参照图2B和15，蚀刻停止层56形成在第二氧化物半导体层50上。蚀刻停止层56通过例如PECVD法或反应溅射法沉积。蚀刻停止层56可由硅氮化物(SiNx)、硅氧化物(SiOx)、硅氮氧化物(SiON)或硅碳氧化物(SiOC)制成且可通过PECVD形成。
接下来，参照图2B和16，可对蚀刻停止层56进行光刻，由此形成蚀刻停止图案57。蚀刻停止图案57形成在第二氧化物半导体图案54的沟道部分，其部分地对应于第二氧化物半导体层50。因此，蚀刻停止图案57的存在可防止第二氧化物半导体图案54的部分沟道在形成源电极65和漏电极66时被蚀刻。
随后，参照图17、18、19、20、21和22，第一氧化物半导体图案(42和44)、第二氧化物半导体图案(52和54)和数据互连(62、65、66和67)可以以与制造根据第一示范性实施例的显示基板101的方法基本相同的方式形成。这里，数据互连(62、65、66和67)中的源电极65和漏电极66彼此间隔开且彼此面对。此外，源电极65和漏电极66暴露蚀刻停止图案57。
参照图23和24，钝化层70可以以与制造根据第一示范性实施例的显示基板的方法基本相同的方式形成在第二氧化物半导体图案(52和54)、数据互连(62、65、66和67)以及栅绝缘层30上。此外，可对钝化层70进行光刻，由此形成暴露漏电极扩展部67的接触孔77。
最后，透明导电材料诸如ITO或IZO被沉积且通过光刻被蚀刻以形成像素电极82，像素电极82通过接触孔77连接到漏电极扩展部67，由此完成图2B所示的显示基板。
下面将参照图1、25A和25B描述根据本发明第二示范性实施例和第二变型示范性实施例的显示基板。图25A是沿图1的线A-A′截取的根据本发明第二示范性实施例的显示基板的剖视图，图25B是沿图1的线A-A′截取的根据本发明第二变型示范性实施例的显示基板的剖视图。为了说明的清楚和方便，具有与用于描述第一示范性实施例的多个图中相同功能的部件用相同的附图标记标识，其重复描述将被省略。
图25A所示的根据第二示范性实施例的显示基板201具有与根据第一示范性实施例的显示基板基本相同的构造，除了以下之外。
即，在图25A所示的根据第二示范性实施例的显示基板201中，第二氧化物半导体图案54设置在栅线26上，第一氧化物半导体图案44设置在第二氧化物半导体图案54上。因此，第一氧化物半导体图案44能防止从沟道层入射的光进入第二氧化物半导体图案54。如在第一示范性实施例中那样，所述光可具有在400nm和500nm之间范围的波长。
同时，图25B所示的根据第二变型示范性实施例的显示基板202具有与根据第一变型示范性实施例的显示基板基本相同的构造，除了以下之外。
即，在图25B所示的根据第二变型示范性实施例的显示基板202中，第二氧化物半导体图案54设置在栅线26上，第一氧化物半导体图案44设置在第二氧化物半导体图案54上。因此，第一氧化物半导体图案44能防止从沟道层入射的光进入第二氧化物半导体图案54。如在第一示范性实施例中那样，所述光可具有在400nm与500nm之间范围内的波长。
下面将参照图1、26A和26B描述根据本发明第三示范性实施例和第三变型示范性实施例的显示基板。图26A是沿图1的线A-A′截取的根据本发明第三示范性实施例的显示基板的剖视图，图26B是沿图1的线A-A′截取的根据本发明第三变型示范性实施例的显示基板的剖视图。为了说明的清楚和方便，具有与用于描述第一示范性实施例的多个图中相同功能的部件用相同的附图标记标识，其重复描述将被省略。
图26A所示的根据第三示范性实施例的显示基板301具有与根据第一示范性实施例的显示基板基本相同的构造，除了以下之外。
即，在图26A所示的根据第三示范性实施例的显示基板301中，氧化物半导体图案344包括第一氧化物半导体图案44、第二氧化物半导体图案54和第三氧化物半导体图案58。这里，第一氧化物半导体图案44设置在栅线26上，第二氧化物半导体图案54设置在第一氧化物半导体图案44上，第三氧化物半导体图案58设置在第二氧化物半导体图案54上。
这里，第三氧化物半导体图案58可使用与第一氧化物半导体图案44基本相同的材料通过基本相同的方法形成。
根据本发明第三示范性实施例，第一氧化物半导体图案44可防止从栅极线26一侧入射的光进入第二氧化物半导体图案54。此外，第三氧化物半导体图案58能防止从沟道层入射的光进入第二氧化物半导体图案54。如在第一示范性实施例中那样，所述光可具有在400nm和500nm之间范围内的波长。
同时，图26B所示的根据第三变型示范性实施例的显示基板302具有与根据第三示范性实施例的显示基板301基本相同的构造，除了蚀刻停止图案57形成在氧化物半导体图案344上之外。第三变型示范性实施例的蚀刻停止图案57与第一变型示范性实施例的蚀刻停止图案57基本相同，其重复描述将被省略。
下面将参照图1、27A和27B描述根据本发明第四示范性实施例和第四变型示范性实施例的显示基板。图27A是沿图1的线A-A′截取的根据本发明第四示范性实施例的显示基板的剖视图，图27B是沿图1的线A-A′截取的根据本发明第四变型示范性实施例的显示基板的剖视图。为了说明的清楚和方便，具有与用于描述第一示范性实施例的多个图中相同功能的部件用相同的附图标记标识，其重复描述将被省略。
图27A所示的根据第四示范性实施例的显示基板401具有与根据第一示范性实施例的显示基板基本相同的构造，除了以下之外。
即，在图27A所示的根据第四示范性实施例的显示基板401中，氧化物半导体图案444包括第一氧化物和元素周期表的第三元素。这里，第一氧化物和第三元素与第一示范性实施例的那些基本相同，其重复描述将被省略。
第三元素具有沿相对于氧化物半导体图案444的垂直方向变化的浓度梯度。因此，氧化物半导体图案444可包括具有较高第三元素浓度的第一部分444-1和具有较低第三元素浓度的第二部分444-2。因此，第一部分444-1具有与第一示范性实施例的第一氧化物半导体图案44的特性类似的特性，而第二部分444-2具有与第一示范性实施例的第二氧化物半导体图案54的特性类似的特性。也就是说，第一部分444-1具有比第二部分444-2大的带隙。此外，第一部分444-1具有比第二部分444-2更低的对400nm和500nm之间范围波长的光的透射率。此外，第一部分444-1和第二部分444-2可连续形成在氧化物半导体图案444中。
在根据本发明第四示范性实施例的显示基板401中，第一部分444-1可形成得邻近栅线26。第一部分444-1设置得离栅线26越远，氧化物半导体图案444中包括的第三元素的浓度越小。因此，第一部分444-1能防止从栅线26的相对侧入射的光进入第二部分444-2。这里，如上面在第一示范性实施例中描述的那样，所述光可具有400nm和500nm之间的波长范围。
接下来，图27B所示的根据第四变型示范性实施例的显示基板402具有与根据第四示范性实施例的显示基板401基本相同的构造，除了蚀刻停止图案57形成在氧化物半导体图案444上之外。第四变型示范性实施例的蚀刻停止层57与第一变型示范性实施例的蚀刻停止图案57基本相同，其重复描述将被省略。
下面将参照图1、28A和28B描述根据本发明第五示范性实施例和第五变型示范性实施例的显示基板。图28A是沿图1的线A-A′截取的根据本发明第五示范性实施例的显示基板的剖视图，图28B是沿图1的线A-A′截取的根据本发明第五变型示范性实施例的显示基板的剖视图。为了说明的清楚和方便，具有与用于描述第一示范性实施例的多个图中相同功能的部件用相同的附图标记标识，其重复描述将被省略。
图28A所示的根据第五示范性实施例的显示基板501具有与根据第四示范性实施例的显示基板401基本相同的构造，除了以下之外。
即，在图28A所示的根据第五示范性实施例的显示基板501中，氧化物半导体图案544的第二部分544-2可形成得邻近栅线26。换言之，第二部分544-2设置得离栅线26越远，包括在氧化物半导体图案544中的第三元素的浓度越小。因此，第一部分544-1可防止从沟道层入射的光进入第二部分544-2。这里，如上面在第一示范性实施例中描述的那样，所述光可具有在400nm和500nm之间的波长范围。
接下来，图28B所示的根据第五变型示范性实施例的显示基板502具有与根据第五示范性实施例的显示基板501基本相同的构造，除了蚀刻停止图案57形成在氧化物半导体图案544上之外。此外，第五变型示范性实施例的蚀刻停止图案57也可与第五示范性实施例的蚀刻停止图案57基本相同，其重复描述将被省略。
对本领域技术人员将显然的是，在本发明中可进行各种修改和变化而不偏离本发明的思想和范围。因此，本发明旨在覆盖本发明的修改和变型，只要它们在所附权利要求及其等价物的范围内。
本申请要求2010年1月15日提交的韩国专利申请No.10-2010-0004021的优先权和权益，其通过引用合并于此以用于所有目的，如同完全阐述于此那样。

Claims (10)

1.一种显示基板，包括：
设置在基板上的栅互连；
设置在该栅互连之上且包括氧化物半导体的氧化物半导体图案；以及
设置在该氧化物半导体图案上的数据互连，
其中该氧化物半导体图案包括：
第一氧化物半导体图案，包括第一组成元素的第一氧化物和第一元素；以及
第二氧化物半导体图案，包括第二氧化物，
其中所述第一氧化物半导体图案比所述第二氧化物半导体图案更靠近所述栅互连，并且
其中所述第一氧化物半导体图案的带隙大于所述第二氧化物半导体图案的带隙，
其中所述第一氧化物半导体图案包括选自包括Ga、In、Zn、Sn和Hf的组的至少一种元素，
其中所述第一元素包括选自包括N、P、F和Cl的组的至少一种元素。
2.如权利要求1的显示基板，其中该第一氧化物半导体图案阻挡具有在400nm至500nm范围中的波长的光。
3.如权利要求1的显示基板，其中该栅互连包括栅电极，施加到该栅电极的导通电压大于或等于0V。
4.如权利要求1的显示基板，其中该第一元素属于元素周期表中比该第一氧化物的所述第一组成元素的族更高的族。
5.如权利要求4的显示基板，其中该第一元素包括元素周期表的V-VII族元素。
6.如权利要求1的显示基板，其中该第一氧化物半导体图案阻挡光入射到该第二氧化物半导体图案中，所述光具有在400nm至500nm范围内的波长。
7.如权利要求1的显示基板，其中该第一氧化物和该第二氧化物包括元素周期表的相同族的金属元素。
8.如权利要求1的显示基板，其中该第一氧化物和该第二氧化物包括元素周期表的不同族的金属元素。
9.如权利要求1的显示基板，还包括设置在该氧化物半导体图案上的蚀刻停止图案。
10.如权利要求9的显示基板，其中该数据互连包括彼此间隔开且彼此面对的源电极和漏电极，该蚀刻停止图案设置在该源电极和该漏电极之间。
CN201110008745.9A 2010-01-15 2011-01-17 显示基板 Active CN102169904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR4021/10 2010-01-15
KR1020100004021A KR101701208B1 (ko) 2010-01-15 2010-01-15 표시 기판

Publications (2)

Publication Number Publication Date
CN102169904A CN102169904A (zh) 2011-08-31
CN102169904B true CN102169904B (zh) 2015-11-04

Family

ID=44276919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110008745.9A Active CN102169904B (zh) 2010-01-15 2011-01-17 显示基板

Country Status (4)

Country Link
US (2) US9159745B2 (zh)
JP (2) JP6203992B2 (zh)
KR (1) KR101701208B1 (zh)
CN (1) CN102169904B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
KR101875224B1 (ko) * 2011-10-24 2018-07-06 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
KR101950834B1 (ko) * 2012-03-06 2019-02-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 이의 제조 방법
EP2823082B1 (en) 2012-03-09 2024-05-15 Versum Materials US, LLC Barrier materials for display devices
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP2014032399A (ja) * 2012-07-13 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR102099261B1 (ko) * 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9806198B2 (en) * 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102205698B1 (ko) 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102230653B1 (ko) * 2013-12-31 2021-03-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP6263721B2 (ja) * 2014-06-20 2018-01-24 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2017124383A (ja) * 2016-01-15 2017-07-20 双葉電子工業株式会社 乾燥剤、封止構造、及び有機ｅｌ素子
CN105789284B (zh) * 2016-04-12 2018-08-28 中国科学院宁波材料技术与工程研究所 薄膜晶体管及其制备方法和显示装置
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
US11624953B2 (en) 2017-07-05 2023-04-11 Samsung Display Co., Ltd. Display apparatus comprising a color conversion pattern and a light blocking pattern disposed on a data pattern of a thin film transistor
KR102421629B1 (ko) * 2017-07-05 2022-07-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN108550625B (zh) * 2018-04-18 2021-04-02 Tcl华星光电技术有限公司 一种薄膜晶体管及其制作方法
JP2021027199A (ja) * 2019-08-06 2021-02-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398134B2 (ja) 2002-04-01 2010-01-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、薄膜トランジスタの製造方法および該薄膜トランジスタを含むアクティブ・マトリックス型表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2006165530A (ja) 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4904789B2 (ja) * 2005-11-30 2012-03-28 凸版印刷株式会社 薄膜トランジスタ
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR100858617B1 (ko) * 2007-05-10 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자

Also Published As

Publication number Publication date
KR101701208B1 (ko) 2017-02-02
JP6203992B2 (ja) 2017-09-27
JP6204517B2 (ja) 2017-09-27
US10439067B2 (en) 2019-10-08
JP2016136634A (ja) 2016-07-28
US20160020331A1 (en) 2016-01-21
CN102169904A (zh) 2011-08-31
JP2011146713A (ja) 2011-07-28
US20110175082A1 (en) 2011-07-21
US9159745B2 (en) 2015-10-13
KR20110084005A (ko) 2011-07-21

Similar Documents

Publication Publication Date Title
CN102169904B (zh) 显示基板
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN101487961B (zh) 具有提高电子迁移率的量子阱的显示基板和显示装置
TWI637525B (zh) 顯示裝置
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101539354B1 (ko) 액정 표시 장치
KR20090079686A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8743334B2 (en) Display substrate, and method of manufacturing the same
KR20100031374A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101820372B1 (ko) 표시 기판, 표시 장치 및 이의 제조 방법
CN103000628A (zh) 显示装置、阵列基板及其制作方法
CN104659060A (zh) 阵列基板和制造该阵列基板的方法
JP2017531322A (ja) 薄膜トランジスタアレイ基板
US8558230B2 (en) Thin film transistor substrate and method of fabricating the same
KR101600887B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2020150173A (ja) 半導体装置及びその作製方法
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20110118384A (ko) 표시 기판 및 그 제조 방법
KR101707039B1 (ko) 표시 기판
KR20140140738A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121114

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121114

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant