CN102024846A - 3端子电子器件和2端子电子器件 - Google Patents

3端子电子器件和2端子电子器件 Download PDF

Info

Publication number
CN102024846A
CN102024846A CN201010277945XA CN201010277945A CN102024846A CN 102024846 A CN102024846 A CN 102024846A CN 201010277945X A CN201010277945X A CN 201010277945XA CN 201010277945 A CN201010277945 A CN 201010277945A CN 102024846 A CN102024846 A CN 102024846A
Authority
CN
China
Prior art keywords
electrode
nanometer sheet
terminal electronic
active layer
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010277945XA
Other languages
English (en)
Other versions
CN102024846B (zh
Inventor
小林俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102024846A publication Critical patent/CN102024846A/zh
Application granted granted Critical
Publication of CN102024846B publication Critical patent/CN102024846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了3端子电子器件和2端子电子器件。3端子电子器件包括：(A)控制电极；(B)第一电极和第二电极；以及(C)有源层，设置在第一电极和第二电极之间，并被设置为经由绝缘层与控制电极相对。有源层包括纳米片的集合体。当假设纳米片具有平均尺寸LS且第一电极和第二电极之间具有间隔D时，满足LS/D≥10。

Description

3端子电子器件和2端子电子器件
相关申请的交叉参考
本发明包含于2009年9月10日向日本专利局提交的日本优先专利申请JP 2009-209842的主题，其全部内容结合于此作为参考。
技术领域
本发明涉及一种构成薄膜晶体管等的3端子电子器件以及一种构成化学物质传感器等的2端子电子器件。
背景技术
在薄膜晶体管(TFT)中，考虑如下技术，即，将由石墨烯(grapheme)或还原石墨烯氧化物(reduced grapheme oxide，RGO)制成的纳米片充足地设置在衬底上，从而形成沟道形成区域(例如，参见Nano Letters 7，3499(2007)，Nature Nanotechnology 3，270(2008)和Advanced Materials 20，3440(2008))。此外，可以从例如Applied Physics Letters 94，083111(2009)中获知使用由石墨烯或RGO制成的纳米片的气体传感器。RGO是通过化学还原通过氧化石墨获得的氧化石墨烯片而获得的纳米片。由于RGO包括各种形成sp3键的官能团，所以尽管RGO的传导率比石墨烯低，但是RGO的优势在于RGO可以高浓度地溶解在各种溶剂中。
发明内容
顺便提及，在纳米片中，纳米片之间的电阻大于纳米片内部的电阻。因此，当TFT沟道形成区域由纳米片构成时，并且当TFT沟道长度约等于纳米片的平均尺寸时，沟道形成区域在纳米片间具有显著改变的电阻值，这引起了特性(例如，载流子迁移率)的变化。此外，传感器还在设置在两个电极之间的纳米片间具有显著改变的电阻值，这引起传感器特性的变化。
考虑到上述问题，期望提供具有较小特性变化的3端子电子器件和2端子电子器件。
根据本发明的第一实施方式，提供了一种3端子电子器件，包括：(A)控制电极；(B)第一电极和第二电极；以及(C)有源层，设置在第一电极和第二电极之间，并被设置为经由绝缘层与控制电极相对。
有源层包括纳米片的集合体。
当假设纳米片具有平均尺寸LS且第一电极和第二电极之间具有间隔D时，满足LS/D≥10。
根据本发明的第二实施方式，提供了一种3端子电子器件，包括：(A)控制电极；(B)第一电极和第二电极；以及(C)有源层，设置在第一电极和第二电极之间，并被设置为经由绝缘层与控制电极相对。
有源层包括纳米片的集合体。
当假设纳米片具有平均尺寸LS，第一电极和第二电之间具有间隔D，并且第一电极和第二电极均具有长度LE时，满足D×LE≥3×102×LS 2。
根据本发明的第三实施方式，提供了一种2端子电子器件，包括：(A)第一电极和第二电极；以及(B)有源层，设置在第一电极和第二电极之间。
有源层包括纳米片的集合体。
当假设纳米片具有平均尺寸LS且第一电极和第二电极之间具有间隔D时，满足LS/D≥10。
根据本发明的第四实施方式，提供了一种2端子电子器件，包括：(A)第一电极和第二电极；以及(B)有源层，设置在第一电极和第二电极之间。
有源层包括纳米片的集合体。
当假设纳米片具有平均尺寸LS，第一电极和第二电极之间具有间隔D，并且第一电极和第二电极均具有长度LE时，满足D×LE≥3×102×LS 2。
在根据本发明第一实施方式的3端子电子器件或根据本发明第三实施方式的2端子电子器件中，满足LS/D≥10。具体地，第一电极和第二电极之间具有充分大于第一电极和第二电极之间的间隔的纳米片。在根据本发明第二实施方式的3端子电子器件或根据本发明第四实施方式的2端子电子器件中，满足D×LE≥3×102×LS 2。具体地，第一电极和第二电极之间的间隔D与第一电极和第二电极的长度LE的乘积(即，有源层占据的面积)为纳米片的平均面积的3×102倍或以上。换句话说，有源层包括大量(或3×102或以上)纳米片。因此，这可以抑制设置在第一电极和第二电极之间的有源层的电阻值变化，并抑制3端子电子器件的特性变化(例如，载流子迁移率的变化)和2端子电子器件的特性变化。
如附图所示，根据本发明的优选模式的实施方式的详细描述，本发明的这些和其他目的、特征和优点将变得更加显而易见。
附图说明
图1A和图1B是示出例如用于解释实施例1的3端子电子器件的制造方法的概况的基体的示意性局部端视图；
图2A和图2B是分别示出LS/D和载流子迁移率变化之间的关系以及D×LE和载流子迁移率变化之间的关系的评估结果的曲线图；
图3是示出纳米片集合体(由大量纳米片构成的薄膜)的薄层电阻值Rsheet的结构的示意图；
图4A和图4B是示出例如用于解释实施例2的3端子电子器件的制造方法的概况的基体的示意性局部端视图；
图5A和图5B是示出例如用于解释实施例3的3端子电子器件的制造方法的概况的基体的示意性局部端视图；
图6A至图6C是示出例如用于解释实施例4的3端子电子器件的制造方法的概况的基体的示意性局部端视图；以及
图7A和图7B是示出实施例5的2端子电子器件的示意性局部截面图。
具体实施方式
下面将参照附图描述本发明的实施方式。然而，本发明不限于这些实施方式，并且实施方式的实施例中的各种数值和材料仅仅是示例性的。将按照以下顺序进行描述。
1.根据本发明第一实施方式和第二实施方式的3端子电子器件和2端子电子器件的总体描述。
2.实施例1(根据本发明的第一实施方式和第二实施方式的3端子电子器件)
3.实施例2(实施例1的变形)
4.实施例3(实施例1的变形)
5.实施例4(实施例1的变形)
6.实施例5(根据本发明第一实施方式和第二实施方式的2端子电子器件及其他)
[根据本发明第一实施方式和第二实施方式的3端子电子器件和2端子电子器件的总体描述]
在根据本发明第一实施方式或第二实施方式的3端子电子器件或2端子电子器件(下文中，在某些情况下简单地统称为“本发明的电子器件”)中，纳米片是指一边的长度为几十纳米到几百微米而厚度为几个原子层或以下的材料。典型纳米片的实施例包括由一层碳原子的石墨烯(包括还原石墨烯氧化物RGO)制成的纳米片和由诸如MoS2、SnS2和GaSe的半导体材料制成的纳米片。通过将这些纳米片分散在溶剂中，可基于溶液处理(例如，涂覆方法)来形成大面积的薄膜。当通过溶液处理将纳米片用来在基体上形成薄膜时，纳米片被沉积(或层压)在基体上以覆盖基体。因此，电子可以从一个纳米片传导至另一个纳米片，从而横穿电极。此时，纳米片集合体(由大量纳米片构成的薄膜)具有(Rintra+Rinter)的总和的薄层电阻值Rsheet(参见图3的示意图)。在该公式中，Rintra表示纳米片内部的电阻值，Rinter表示纳米片之间的电阻值。如图3所示，薄层电阻值Rsheet为Rintra+Rinter的总和的原因在于，许多串联的(Rintra+Rinter)以并联形式存在。在图3中，沿着电流流过的方向垂直地设置的电阻分量(Rintra)中没有电流流过(或者其中流过非常小的电流量)，因此可以忽略。
可以通过计算纳米片面积S(通过利用具有合适放大倍率的显微镜观察纳米片来计算面积S)以计算面积S的平方根的平均值来获得平均纳米片尺寸LS。
根据本发明第一实施方式或第二实施方式的3端子电子器件可以为场效应晶体管(更具体地，薄膜晶体管)。根据本发明第一实施方式或第二实施方式的2端子电子器件可以为，例如用于感测NO2气体、O2气体、NH3气体、苯乙烯气体、己烷气体、辛烷气体、癸烷气体和三甲基苯气体的化学物质传感器。当纳米片用于TFT或化学物质传感器时，可能存在如果有源层不具有降至约一层原子层的厚度则纳米片的功能不会出现的情况。例如，由于石墨烯具有高载流子浓度，所以可能存在如下情况，即，没有具有几层原子层以下厚度的有源层而无法获得由场效应引起的电流调制。此外，由于化学物质传感器需要具有增大的比表面积，所以期望有源层(化学物质感测层)具有一层的厚度。
例如，场效应晶体管可以为底栅/底接触型、底栅/顶接触型、顶栅/底接触型、顶栅/顶接触型。通过使用分散了纳米片的溶液以基于涂覆法在基体上形成有源层，可以从纳米片的集合体获得场效应晶体管中的沟道形成区域。
更具体地，底栅/底接触型场效应晶体管包括：
(a)栅电极(对应于控制电极)，形成在支撑体上；
(b)栅极绝缘膜(对应于绝缘层并且还对应于基体)，形成在栅电极和支撑体上；
(c)源/漏电极(对应于第一电极和第二电极)，形成在栅极绝缘膜上；以及
(d)沟道形成区域，设置在源/漏电极之间，形成在栅极绝缘膜上，并且由有源层构成。
底栅/顶接触型场效应晶体管包括：
(a)栅电极(对应于控制电极)，形成在支撑体上；
(b)栅极绝缘膜(对应于绝缘层并且还对应于基体)，形成在栅电极和支撑体上；
(c)沟道形成区域组成层(channel formation region constitutinglayer)，形成在栅极绝缘膜上并包括由有源层构成的沟道形成区域；以及
(d)源/漏电极(对应于第一电极和第二电极)，形成在沟道形成区域组成层上。
顶栅/底接触型场效应晶体管包括：
(a)源/漏电极(对应于第一电极和第二电极)，形成在基体上；
(b)沟道形成区域，形成在源/漏电极之间的基体上，并由有源层构成；
(c)栅极绝缘膜(对应于绝缘层)，形成在源/漏电极和沟道形成区域上；以及
(d)栅电极(对应于控制电极)，形成在栅极绝缘膜上。
顶栅/顶接触型场效应晶体管包括：
(a)沟道形成区域组成层，形成在基体上并包括由有源层构成的沟道形成区域；
(b)源/漏电极(对应于第一电极和第二电极)，形成在沟道形成区域组成层上；
(c)栅极绝缘膜(对应于绝缘层)，形成在源/漏电极和沟道形成区域上；以及
(d)栅电极(对应于控制电极)，形成在栅极绝缘膜上。
在根据本发明实施方式的电子器件中，用于形成有源层的涂覆方法的实施例包括：旋涂法；浸渍法；浇铸法；各种印刷法，诸如丝网印刷法、喷墨印刷法、平板印刷法和凹版印刷法；压印法、喷涂法；以及各种涂覆方法，诸如气刀涂覆法(air doctor coatermethod)、刮片涂覆法(blade coater method)、辊涂覆法(rod coatermethod)、刮刀涂覆法(knife coater method)、挤压式涂覆法、逆转辊涂覆法、转移辊涂覆法、凹版涂覆法、接触涂覆法、浇铸涂覆法、喷涂法、缝隙涂覆法(slit orifice coater method)和压延涂覆法(slitorifice coater method)。用于分散纳米片的溶剂的实施例包括：无极性或低极性有机溶剂，诸如水、甲苯、氯仿、己烷、甲醇和乙醇；或者极性溶剂，诸如DMF(N，N-二甲基甲酰胺)和NMP(N-甲基吡咯烷酮)。
基体可由以下材料形成：氧化硅基材料(例如，SiOX或旋涂玻璃(SOG))；氮化硅(SiNY)；氮氧化硅(SiON)；氧化铝(Al2O3)；或金属氧化物高介电绝缘膜。当基体由这些材料形成时，仅需要在适当地选自以下材料的支撑体上(或在支撑体上方)形成基体。具体地，支撑体或除上述基体之外的基体的实施例包括有机聚合物(具有高聚物材料的形式，诸如由高聚物材料形成的柔性塑料膜、塑料板和塑料基板)，所述有机聚合物包括聚甲基丙烯酸甲酯(PMMA)、聚乙烯醇(PVA)、聚乙烯苯酚(PVP)、聚醚砜(PES)、聚酰亚胺、聚碳酸酯(PC)、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)。通过使用由上述柔性高聚物材料形成的基体，根据本发明实施方式的电子器件可以安装在或集成在具有弯曲形状的显示装置或电子装置中。可选地，基体(或支撑体)的实施例还包括各种玻璃基板或石英基板、其上形成有绝缘膜的各种玻璃基板、其上形成有绝缘膜的石英基板、其上形成有绝缘膜的硅基板、其上形成有绝缘膜的导电基板(由诸如金、铝和不锈钢的金属或合金制成的基板，由高取向石墨制成的基板)。
在根据本发明实施方式的电子器件中，控制电极、第一电极、第二电极和各种任选地形成的配线可由以下材料制成：诸如金属(列如，铂(Pt)、金(Au)、钯(Pd)、铬(Cr)、镍(Ni)、铝(Al)、银(Ag)、钽(Ta)、钨(W)、铜(Cu)、钛(Ti)、铟(In)、锡(Sn)、铁(Fe)、钴(Co)和钼(Mo))、包括这些金属元素的合金、由这些金属制成的导电性粒子、包括这些金属的合金的导电性粒子以及诸如包括掺杂物的多晶硅的导电物质，或者还可以具有包括这些元素的层的层压结构。此外，控制电极、第一电极、第二电极和各种配线还可以由诸如聚(3，4-乙烯二烃噻吩)(poly(3，4-ethylenedioxythiophene))/聚苯乙烯磺酸[PEDOT/PSS]的有机材料(导电性高聚物)制成。
在根据本发明实施方式的电子器件中，根据其构成材料，可通过以下任何方法来形成控制电极、第一电极、第二电极和各种配线：物理气相沉积(PVD)；包括MOCVD法的各种化学气相沉积(CVD)；旋涂法；浸渍法；浇铸法；上述各种印刷法；压印法；上述各种涂覆方法；剥离法；溶胶-凝胶法；电极沉积法；荫罩法(shadow mask method)；电镀法(诸如电解电镀法、非电解电镀法或它们的组合)；以及喷涂法以及任选的图案化技术的组合。例如，PVD方法可以为：(a)各种真空气相沉积法，诸如电子束加热法、电阻加热法和闪蒸(flash evaporation)；(b)等离子体气相沉积法；(c)各种溅射法，诸如偶极子溅射法、DC(直流)溅射法、DC磁控管溅射法、高频溅射法、磁控管溅射法、离子束溅射法和偏压溅射法；以及(d)各种离子电镀法，诸如DC法、RF法、多阴极法、活化反应方法、电场沉积法、高频离子电镀法和反应性离子电镀法。
此外，在根据本发明实施方式的电子器件中，绝缘层(可对应于基体)和栅极绝缘膜可由以下材料形成，这些材料不仅包括例如金属氧化物高介电绝缘膜(诸如氧化硅基材料、氮化硅(SiNy)和氧化铝(Al2O3))的无机绝缘材料，而且还包括由一端具有可结合至控制电极的官能团的直链烃例示的有机绝缘材料(有机聚合物)(例如，聚甲基丙烯酸甲酯(PMMA)；聚乙烯苯酚(PVP)、聚乙烯醇(PVA)；聚酰亚胺；聚碳酸酯(PC)；聚对苯二甲酸乙二醇酯(PET)；聚苯乙烯；硅烷醇衍生物(硅烷偶合剂)，诸如N-2-(氨乙基)-3氨基丙基三甲氧基硅烷(N-2(aminoethyl)3-aminopropyltrimethoxysilane，AEAPTMS)、3-巯基丙基三甲氧基硅烷(3-mercapto propyl trimethoxy silane，MPTMS)或十八烷基三氯硅烷(octadecyltrichlorosilane，OTS)；十八硫醇(octadecanethiol)或十二烷基异氰酸酯)或者它们的组合。例如，氧化硅基材料可以为氧化硅(SiOx)、BPSG、PSG、BSG、AsSG、PbSG、氮氧化硅(SiON)、SOG(旋涂玻璃)或低介电常数SiO2基材料(例如，聚芳醚、环全氟化碳环(cycloperfluorocarbon polymer)和苯并环丁烯(benzocyclobutene)、环氟树脂、聚四氟乙烯、含氟芳醚(aryletherfluoride)、含氟聚酰亚胺(polyimide fluoride)、无定形碳和有机SOG)。
绝缘层和栅极绝缘膜可通过以下任何方法形成：上述各种PVD法；各种CVD法；旋涂法；上述各种印刷法；上述各种涂覆方法；浸渍法；浇铸法；溶胶-凝胶法；电极沉积法；荫罩法；以及喷涂法。可选地，绝缘层和栅极绝缘膜还可以通过氧化或氮化控制电极的表面来形成，或者还可以通过在控制电极的表面上形成氧化膜或氮化膜来获得。根据构成控制电极的材料，可通过使用例如O2等离子体或阳极氧化法的氧化方法来氧化控制电极的表面。根据构成控制电极的材料，例如可以通过使用N2等离子体的氮化方法来氮化控制电极的表面。可选地，对于Au电极，例如，通过具有可与控制电极化学地形成键的官能团的绝缘分子(诸如一端被巯基(mercaptogroup)修饰的直链烃)，诸如浸渍法的方法还可用于以自组织方式覆盖控制电极的表面，从而在控制电极的表面形成绝缘层或栅极绝缘膜。可选地，控制电极的表面还可以由硅烷醇衍生物(硅烷耦合剂)修饰，从而形成绝缘层或栅极绝缘膜。
当将电子器件应用于或用于显示装置和各种电子装置时，电子器件可以是支撑体与大量电子器件集成在一起的单片集成电路。可选地，还可以将各电子器件分割和个体化，并且还可以将其用作分立部分。还可以用树脂来密封电子器件。
[实施例1]
实施例1涉及根据本发明第一实施方式和第二实施方式的3端子电子器件(具体地，场效应晶体管，更具体地，薄膜晶体管(TFT))。根据实施例1或后述的实施例2～实施例4的3端子电子器件为包括以下部分的3端子电子器件：
(A)控制电极(对应于栅电极14)；
(B)第一电极和第二电极(对应于源/漏电极16)；以及
(C)有源层20，设置在第一电极和第二电极之间，并设置为经由绝缘层(对应于栅绝缘膜15)与控制电极14相对。
更具体地，如图1B的示意性部分截面图所示，实施例1的3端子电子器件为底栅/底接触型薄膜晶体管(TFT)，包括：
(a)栅电极14(对应于控制电极)，形成在支撑体10上；
(b)栅绝缘膜15(对应于绝缘层和基体13)，形成在栅电极14和支撑体10上；
(c)源/漏电极16(对应于第一电极和第二电极)，形成在栅绝缘膜15上；以及
(d)沟道形成区域17，设置在源/漏电极16之间，形成在栅绝缘膜15上，并且由有源层20构成。
有源层20(沟道形成区域17)由纳米片21的集合体形成(具体地，纳米片21的集合体由还原石墨烯氧化物(RGO)制成)。这里，使用具有平均尺寸LS为2μm的纳米片。在图中，为了方便，可由圆圈示出纳米片21。
根据本发明第一实施方式的3端子电子器件的结构要求，当假设纳米片平均尺寸为LS且第一电极和第二电极之间的间隔为D时，实施例1的3端子电子器件满足LS/D≥10。具体地，制备3端子电子器件(薄膜晶体管)，其中第一电极和第二电极之间的间隔D(源/漏电极16之间的间隔)为0.2μm。将控制电极(栅电极14)的长度LC以及第一电极和第二电极的长度LE设置为100μm。然后，为了研究LS/D和载流子迁移率之间的关系，试制了各种TFT。具体地，在LC＝100μm的固定条件下，试制了具有不同D的各种TFT，并评估载流子迁移率变化，其结果在图2A中示出。载流子迁移率变化是指通过将载流子迁移率测量值的标准偏差(σ)除以载流子迁移率测量值的平均值所获得的值。
从图2A可以看出，LS/D值的增加引起载流子迁移率变化的减小。具体地，通过在源/漏电极16之间设置充分大于源/漏电极16之间的间隔的纳米片，可以抑制设置在源/漏电极16之间的有源层20出现电阻值的变化，因此抑制了3端子电子器件的载流子迁移率的变化。如上所述，当源/漏电极16之间包括充分大于源/漏电极16之间的间隔的纳米片时，源/漏电极16之间的有源层20的薄层电阻(sheet resistance)值Rsheet通常为Rintra。因此，可以抑制有源层20的电阻值的变化。
此外，根据本发明第二实施方式的3端子电子器件的结构要求，实施例1的3端子电子器件满足D×LE≥3×102×LS 2。具体地，试制了下表1所示的3端子电子器件，并评估载流子迁移率变化，其结果在图2B中示出。
[表1]
样本 D(μm)  LE(μm)  D×LE(m2)      D×LE/LS 2
1    2.5     34       8.5×10-11     2.1×10
2    2.5     100      2.5×10-10     6.3×10
3    2.5     560      1.4×10-9      3.5×102
4    2.5     2700     6.8×10-9      1.7×103
5    6.5     100      6.5×10-10     1.6×102
6    6.5     900      5.9×10-9      1.5×103
7    18.5    100      1.9×10-9      4.6×102
8    18.5    300      5.6×10-9      1.4×103
9    54.5    100      5.5×10-9      1.4×103
10   54.5    900      4.9×10-8      1.2×104
从图2B可以看出，当D×LE/LS 2为3×102或以上时，载流子迁移率变化减小。具体地，当LS/D值约为1时，同时由一个纳米片桥接源/漏电极16[即，薄层电阻值Rsheet＝Rintra]以及由多个纳米片桥接源/漏电极16[即，薄层电阻值Rsheet＝(Rintra+Rinter)]，这引起了特性变化(参见表1的样本1和样本2)。因此，通过满足D×LE≥3×102×LS 2(即，通过将第一电极和第二电极之间的间隔D与第一电极和第二电极的长度LE的乘积(有源层20占据的面积)增加到平均纳米片面积的3×102倍或以上)(即，通过允许在有源层20中存在大量纳米片)，使控制电极(栅电极14)的每单位长度的有源层20的薄层电阻值Rsheet平均化。因此，可以抑制设置在源/漏电极16之间的有源层20的电阻值的变化，由此抑制3端子电子器件的载流子迁移率发生变化。
当建立LS/D≥10时，载流子迁移率变化为7％或以下。可选地，当建立D×LE≥3×102×LS 2时，载流子迁移率变化为7％或以下。将载流子迁移率变化抑制在等于或低于7％的值经验性地示出了降低的ON电流变化。例如，当将3端子电子器件(薄膜晶体管)用作有机电致发光显示装置的驱动TFT时，可使用补偿电路容易地补偿发光元件之间的亮度变化，结果可以显示具有高均匀度的清晰图像。
以下将参照例如作为基体的示意性局部端视图的图1A和图1B描述实施例1的3端子电子器件(场效应晶体管)的制造方法的概况。
预先制备包括纳米片21的溶液。具体地，向500毫克的石墨粉末(100目通过的产品)添加382毫克的NaNO3、17毫升的H2SO4和2.29克的KMO4，并且在室温下将这些材料搅拌5天，从而氧化石墨。然后，用50毫升5wt％的H2SO4稀释所得到的悬浊液，并添加几滴30wt％的H2O2。然后，用3wt％的H2SO4和0.5wt％的H2O2的混合溶液置换(substitute)经过离心分离的上清液10次，从而去除离子。通过将该沉淀物分散在纯水中，获得氧化石墨烯(GO)的分散液。为了将酸和离子从GO分散液中完全去除，执行透析60小时。然后，将GO分散液制备为pH值为10且浓度为0.4毫克/毫升，然后将肼(hydrazine)(GO和肼的重量比为1∶1)加入其中。将所得到的液体在95℃的氩气气氛下还原1个小时。此后，立即对分散液进行透析，以去除残留的肼，从而获得RGO分散液(包括纳米片21的溶液)。
[步骤100]
首先，在支撑体10上，形成栅电极14。具体地，在玻璃基板11的表面上形成的由SiO2制成的绝缘膜12上，通过光刻技术形成抗蚀层(未示出)。在抗蚀层中，去除要形成栅电极14的部分。此后，通过真空气相沉积法在整个表面上顺次形成作为接触层的钛(Ti)层(未示出)和作为栅电极14的金(Au)层，以顺次去除抗蚀层。以这种方式，可基于所谓的剥离法来获得栅电极14。
[步骤110]
接下来，在包括栅电极14的支撑体10(具体地，形成在玻璃基板11表面上的绝缘膜12)上，形成对应于基体13的栅绝缘膜15。具体地，基于溅射法在栅电极14和绝缘膜12上形成由SiO2制成的栅绝缘膜15。在栅绝缘膜15的形成期间，可以用硬质掩模覆盖栅电极14的一部分，从而在不执行光刻工艺的情况下形成栅电极14的取出部(未示出)。
[步骤120]
此后，在栅绝缘膜15上，形成由金(Au)层制成的源/漏电极16(参见图1A)。具体地，基于真空气相沉积法顺次形成作为接触层的厚度约为0.5nm的钛(Ti)层(未示出)和作为源/漏电极16的厚度约为25nm的金(Au)层。在这些层的形成期间，可以用硬质掩模覆盖栅绝缘膜15的一部分，从而在不执行光刻工艺的情况下形成源/漏电极16。
[步骤130]
接下来，基于涂覆方法，使用包括纳米片21的上述溶液在基体13上形成有源层20。具体地，通过旋涂法，将预先制备的包括纳米片21的溶液用来在整个表面上涂覆包括纳米片21的溶液。然后，干燥包括纳米片21的溶液。结果，可以在栅绝缘膜15和源/漏电极16上形成有源层20(参见图1B)。
[步骤140]
最后，在整个表面上形成钝化膜(未示出)，从而获得底栅/底接触型FET(具体地，TFT)。
在实施例1或者实施例2～实施例4(稍后进行描述)的3端子电子器件(具体地，FET)中，将预定电压施加至第一电极和第二电极(源/漏电极16)，并且另外将电压施加至控制电极(栅电极14)，结果可以控制(或调制)流入有源层20的电流。
[实施例2]
实施例2是实施例1的变形。在实施例2中，3端子电子器件为底栅/顶接触型FET(具体地，TFT)。如图4B的示意性部分截面图所示，实施例2的场效应晶体管包括：
(a)栅电极14(对应于控制电极)，形成在支撑体10上；
(b)栅绝缘膜15(对应于绝缘层并且还对应于基体13)，形成在栅电极14和支撑体10上；
(c)沟道形成区域组成层18，形成在栅绝缘膜15上并包括由有源层20构成的沟道形成区域17；以及
(d)源/漏电极16(对应于第一电极和第二电极)，形成在沟道形成区域组成层18上。
以下将参照例如作为基体的示意性局部端视图的图4A和图4B描述实施例2的3端子电子器件(场效应晶体管)的制造方法的概况。
[步骤200]
首先，与实施例1的[步骤100]一样，在支撑体10上形成栅电极14。然后，与实施例1的[步骤110]一样，在包括栅电极14的支撑体(更具体地，绝缘膜12)上形成对应于基体13的栅极绝缘膜15。
[步骤210]
接下来，与实施例1的[步骤130]一样，在基体13上形成有源层20(参见图4A)。以这种方式，可以形成包括沟道形成区域17的沟道形成区域组成层18。
[步骤220]
此后，在沟道形成区域组成层18上形成源/漏电极16，以便将沟道形成区域17夹在中间(参见图4B)。具体地，与实施例1的[步骤120]一样，基于真空气相沉积法顺次形成作为接触层的钛(Ti)层(未示出)和作为源/漏电极16的金(Au)层。在这些层的形成期间，可以用硬质掩模覆盖沟道形成区域组成层18的一部分，从而在不执行光刻工艺的情况下形成源/漏电极16。
[步骤230]
最后，通过在整个表面上形成钝化膜(未示出)，可以完成实施例2的3端子电子器件。
[实施例3]
实施例3也是实施例1的变形。在实施例3中，3端子电子器件为顶栅/底接触型FET(具体地，TFT)。如图5B的示意性局部截面图所示，实施例3的场效应晶体管包括：
(a)源/漏电极16(对应于第一电极和第二电极)，形成在对应于基体13的绝缘膜12上；
(b)沟道形成区域17，形成在源/漏电极16之间的基体13上，并由有源层20构成；
(c)栅绝缘膜15(对应于绝缘层)，形成在源/漏电极16和沟道形成区域17上；以及
(d)栅电极14(对应于控制电极)，形成在栅绝缘膜15上。
以下将参照例如图5A和图5B的基体的示意性局部端视图描述实施例3的3端子电子器件(场效应晶体管)的制造方法的概况。
[步骤300]
首先，通过与实施例1的[步骤120]一样的方法，在对应于基体13的绝缘膜12上形成源/漏电极16。此后，与实施例1的[步骤130]一样，在包括源/漏电极16的基体13(具体地，绝缘膜12)上形成有源层20(参见图5A)。
[步骤310]
接下来，通过与实施例1的[步骤110]一样的方法形成栅绝缘膜15。此后，通过与实施例1的[步骤100]一样的方法在沟道形成区域17上的栅绝缘膜15的一部分上形成栅电极14(参见图5B)。
[步骤320]
最后，在整个表面上形成钝化膜(未示出)，从而完成实施例3的3端子电子器件。
[实施例4]
实施例4也是实施例1的变形。在实施例4中，3端子电子器件为顶栅/顶接触型FET(具体地，TFT)。如图6C的示意性局部截面图所示，实施例4的场效应晶体管包括：
(a)沟道形成区域组成层18，形成在对应于基体13的绝缘膜12上并由有源层20构成；
(b)源/漏电极16(对应于第一电极和第二电极)，形成在沟道形成区域组成层18上；
(c)栅绝缘膜15(对应于绝缘层)，形成在源/漏电极16和沟道形成区域17上；以及
(d)栅电极14(对应于控制电极)，形成在栅绝缘膜15上。
以下将参照例如图6A～图6C的基体的示意性局部端视图描述实施例4的3端子电子器件(场效应晶体管)的制造方法的概况。
[步骤400]
首先，与实施例1的[步骤130]一样，在基体13(更具体地，绝缘膜12)上形成有源层20(参见图6A)。
[步骤410]
接下来，通过与实施例1的[步骤120]一样的方法，在沟道形成区域组成层18上形成源/漏电极16(参见图6B)。
[步骤420]
此后，通过与实施例1的[步骤110]一样的方法形成栅绝缘膜15。接下来，通过与实施例1的[步骤100]一样的方法在沟道形成区域17上的栅绝缘膜15的一部分上形成栅电极14(参见图6C)。
[步骤430]
最后，在整个表面上形成钝化膜(未示出)，从而完成实施例4的3端子电子器件。
[实施例5]
实施例5涉及根据本发明第一实施方式或第二实施方式的2端子电子器件(具体地，用于感测NO2气体的化学物质传感器)，如图7A或图7B的示意性局部截面图所示，实施例5的2端子电子器件包括：
(a)第一电极116A和第二电极116B；以及
(b)有源层120，设置在第一电极116A和第二电极116B之间。
有源层(化学物质感测层)120由纳米片21的集合体形成。在图7A所示的实施例5的2端子电子器件中，在基体13上形成第一电极116A和第二电极116B。另一方面，在图7B所示的实施例5的2端子电子器件中，在基体13与第一电极116A和第二电极116B之间存在纳米片21的集合体。当假设纳米片具有平均尺寸LS且第一电极116A和第二电极116B之间的间隔为D时，满足LS/D≥10。可选地，当假设纳米片具有平均尺寸LS，第一电极116A和第二电极116B之间的间隔为D，以及第一电极116A和第二电极116B均具有长度LE时，满足D×LE≥3×102×LS 2。在实施例5的2端子电子器件中，用树脂层(未示出)密封除露出有源层120的部分之外的部分。
具体地，在实施例5的2端子电子器件中，与实施例1一样，将LS＝2μm的纳米片21用于制备2端子电子器件(化学物质传感器)，其中将第一电极116A和第二电极116B之间的间隔D设置为0.2μm。将第一电极116A和第二电极116B的长度LE设置为100μm。
可选地，在实施例5的2端子电子器件中，将第一电极116A和第二电极116B之间的间隔D设置为2.5μm，并且将第一电极116A和第二电极116B的长度LE设置为600μm。
在实施例5的化学物质传感器中，由有源层120吸附待感测的化学物质引起第一电极116A和第二电极116B之间的电阻值的变化。因此，使电流在第一电极116A和第二电极116B之间流过，或者在第一电极116A和第二电极116B之间施加适当的电压，以测量有源层120的电阻值。因此，可以测量有源层120吸附的化学物质的量(浓度)。由于化学物质在有源层120中具有吸附平衡状态，所以在包括有源层120的气氛中的化学物质的量(浓度)的暂时变化引起平衡状态的变化。
在实施例5中，也满足LS/D≥10。具体地，在第一电极116A和第二电极116B之间设置充分大于第一电极116A和第二电极116B之间的间隔的纳米片。因此，如基于LS/D与载流子迁移率变化之间的关系的评估结果所描述的实施例1一样，可以抑制设置在第一电极116A和第二电极116B之间的有源层120的电阻值的变化，由此抑制2端子电子器件发生特性变化。可选地，通过建立D×LE≥3×102×LS 2(即，通过允许在有源层120中存在大量纳米片)，如基于D×LE与载流子迁移率变化之间的关系的评估结果所描述的实施例1一样，可以抑制设置在第一电极116A和第二电极116B之间的有源层120的电阻值的变化，由此抑制2端子电子器件发生特性变化。
基本上可以通过执行与实施例3的[步骤300]一样的步骤来获得如图7A所示的实施例5的2端子电子器件。基本上可以通过执行与实施例4的[步骤400]～[步骤410]一样的步骤来获得如图7B所示的实施例5的2端子电子器件。
如上所述，已经基于优选实施方式描述了本发明。然而，本发明不限于这些实施方式。电子器件的结构和构造、形成条件和制造条件是示例性的，并且可以适当地加以变化。在实施例中，使用由一个碳原子层形成的石墨烯(还原石墨烯氧化物)的纳米片。然而，还可以使用由诸如MoS2、SnS2或GaSe的半导体材料所形成的纳米片。当将作为通过本发明获得的3端子电子器件的场效应晶体管(FET)应用于或用于显示装置和各种电子器件时，例如，可以获得支撑体或支撑件与大量FET集成在一起的单片集成电路，以及还可以将各FET分割和个体化并且可以将其用作独立的部分。
本领域的技术人员应理解，根据设计要求和其他因素，可以有多种变形、组合、再组合以及改进，均应包含在所附权利要求或其等同替换的范围之内。

Claims (4)

1.一种3端子电子器件，包括：
(A)控制电极；
(B)第一电极和第二电极；以及
(C)有源层，设置在所述第一电极和所述第二电极之间，并被设置为经由绝缘层与所述控制电极相对，
其中，所述有源层包括纳米片的集合体，并且
其中，当假设所述纳米片具有平均尺寸LS且所述第一电极和所述第二电极之间具有间隔D时，满足LS/D≥10。
2.一种3端子电子器件，包括：
(A)控制电极；
(B)第一电极和第二电极；以及
(C)有源层，设置在所述第一电极和所述第二电极之间，
并被设置为经由绝缘层与所述控制电极相对，
其中，所述有源层包括纳米片的集合体，并且
其中，当假设所述纳米片具有平均尺寸LS，所述第一电极和所述第二电极之间具有间隔D，并且所述第一电极和所述第二电极均具有长度LE时，满足D×LE≥3×102×LS 2。
3.一种2端子电子器件，包括：
(A)第一电极和第二电极；以及
(B)有源层，设置在所述第一电极和所述第二电极之间，
其中，所述有源层包括纳米片的集合体，并且
其中，当假设所述纳米片具有平均尺寸LS且所述第一电
极和所述第二电极之间具有间隔D时，满足LS/D≥10。
4.一种2端子电子器件，包括：
(A)第一电极和第二电极；以及
(B)有源层，设置在所述第一电极和所述第二电极之间，
其中，所述有源层包括纳米片的集合体，并且
其中，当假设所述纳米片具有平均尺寸LS，所述第一电极和所述第二电极之间具有间隔D，并且所述第一电极和所述第二电极均具有长度LE时，满足D×LE≥3×102×LS 2。
CN201010277945XA 2009-09-10 2010-09-03 3端子电子器件和2端子电子器件 Expired - Fee Related CN102024846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009209842A JP5544796B2 (ja) 2009-09-10 2009-09-10 ３端子型電子デバイス及び２端子型電子デバイス
JP2009-209842 2009-09-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2013100529769A Division CN103178090A (zh) 2009-09-10 2010-09-03 3 端子电子器件和2 端子电子器件

Publications (2)

Publication Number Publication Date
CN102024846A true CN102024846A (zh) 2011-04-20
CN102024846B CN102024846B (zh) 2013-03-27

Family

ID=43646995

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013100529769A Pending CN103178090A (zh) 2009-09-10 2010-09-03 3 端子电子器件和2 端子电子器件
CN201010277945XA Expired - Fee Related CN102024846B (zh) 2009-09-10 2010-09-03 3端子电子器件和2端子电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013100529769A Pending CN103178090A (zh) 2009-09-10 2010-09-03 3 端子电子器件和2 端子电子器件

Country Status (3)

Country Link
US (1) US8344357B2 (zh)
JP (1) JP5544796B2 (zh)
CN (2) CN103178090A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102651339A (zh) * 2011-09-29 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102820324A (zh) * 2011-06-10 2012-12-12 三星电子株式会社 具有多层栅极绝缘层的石墨烯电子器件
CN102832344A (zh) * 2012-08-30 2012-12-19 上海交通大学 一种用于实现印刷柔性集成电路的互联、封装结构
CN103649739A (zh) * 2011-05-05 2014-03-19 森西克有限公司 使用石墨烯的用于化学传感的场效应晶体管、使用晶体管的化学传感器和制造晶体管的方法
CN104870987A (zh) * 2012-12-28 2015-08-26 国立大学法人东京大学 气体传感器及气体传感器结构体
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
CN103227103B (zh) * 2012-01-26 2017-06-23 三星电子株式会社 石墨烯晶体管以及制造石墨烯器件的方法
CN107923868A (zh) * 2015-06-22 2018-04-17 诺基亚技术有限公司 包括纳米膜的装置和相关方法
CN112219116A (zh) * 2018-05-31 2021-01-12 爱思外集平台株式会社 基于rgo的生物传感器及其制造方法，生物材料检测方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011192667A (ja) * 2010-03-11 2011-09-29 Toshiba Corp トランジスタおよびその製造方法
CN102054869B (zh) * 2010-09-17 2012-12-19 中国科学院微电子研究所 一种石墨烯器件及其制造方法
KR101157105B1 (ko) * 2011-02-14 2012-06-22 동국대학교 산학협력단 그라핀 옥사이드의 저항 스위칭 특성을 이용한 비휘발성 메모리 소자 및 이의 제조 방법
US9676621B2 (en) * 2011-02-18 2017-06-13 Uwm Research Foundation, Inc. Graphene-based field-effect transistor biosensors
KR101835005B1 (ko) * 2011-04-08 2018-03-07 삼성전자주식회사 반도체소자 및 그 제조방법
US20120305891A1 (en) * 2011-06-03 2012-12-06 Nayfeh Osama M Graphene channel transistors and method for producing same
KR101428015B1 (ko) 2011-07-22 2014-08-11 동국대학교 산학협력단 그라핀 옥사이드를 이용한 전계효과 트랜지스터 및 그 제조방법
CN102653454A (zh) * 2011-08-12 2012-09-05 京东方科技集团股份有限公司 一种图案化石墨烯薄膜的制备方法
KR101906972B1 (ko) * 2012-04-18 2018-10-11 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101984695B1 (ko) * 2012-08-29 2019-09-03 삼성전자주식회사 그래핀 소자 및 그 제조방법
CN103199084B (zh) * 2013-03-08 2015-10-14 京东方科技集团股份有限公司 基板对位标记、基板及基板对位标记的制作方法
WO2015020880A2 (en) * 2013-08-05 2015-02-12 Siemens Healthcare Diagnostics Inc. Device and method for unit use sensor testing
US8987707B2 (en) * 2013-08-20 2015-03-24 Wisconsin Alumni Research Foundation Stretchable transistors with buckled carbon nanotube films as conducting channels
US9347911B2 (en) 2013-12-30 2016-05-24 Infineon Technologies Ag Fluid sensor chip and method for manufacturing the same
KR20150093977A (ko) * 2014-02-10 2015-08-19 한국전자통신연구원 이차원 물질을 이용한 접합 전자 소자의 제조방법
GB2523173A (en) 2014-02-17 2015-08-19 Nokia Technologies Oy An apparatus and associated methods
DE102014212282B4 (de) * 2014-06-26 2023-11-09 Infineon Technologies Ag Graphen-Gassensor zur Messung der Konzentration von Kohlendioxid in Gasumgebungen
CA2956926C (en) * 2014-08-01 2023-05-02 Uwm Research Foundation, Inc. Real-time detection of water contaminants
JP6394301B2 (ja) * 2014-11-10 2018-09-26 富士通株式会社 ガスセンサ及びその製造方法
JP6583812B2 (ja) * 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
CN105304495A (zh) 2015-09-21 2016-02-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
JP6777846B2 (ja) * 2016-03-08 2020-10-28 富士通株式会社 ガスセンサ、ガスセンサアレイ及びガスセンサ装置
CN105789323A (zh) * 2016-04-06 2016-07-20 清华大学 场效应晶体管以及制备方法
KR20180133408A (ko) * 2016-04-19 2018-12-14 도레이 카부시키가이샤 반도체 소자, 그의 제조 방법, 무선 통신 장치 및 센서
JP6792141B2 (ja) * 2016-06-23 2020-11-25 富士通株式会社 ガスセンサ及びその使用方法
US11646202B2 (en) * 2016-08-30 2023-05-09 Toyota Motor Europe Three-dimensional assembled active material from two-dimensional semiconductor flakes for optoelectronic devices
US9653537B1 (en) * 2016-09-26 2017-05-16 International Business Machines Corporation Controlling threshold voltage in nanosheet transistors
JP6905188B2 (ja) * 2017-07-25 2021-07-21 富士通株式会社 半導体装置及びその製造方法
CN107727699A (zh) * 2017-10-10 2018-02-23 重庆大学 一种no2气敏材料溶液及其制备方法
EP3710403A1 (en) * 2017-11-17 2020-09-23 Corning Incorporated Direct graphene transfer and graphene-based devices
JP6974715B2 (ja) * 2017-11-21 2021-12-01 富士通株式会社 ガスセンサ及びその製造方法
CN110112073B (zh) * 2019-04-22 2021-09-24 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145838A1 (en) * 2004-01-07 2005-07-07 International Business Machines Corporation Vertical Carbon Nanotube Field Effect Transistor
JP2007134721A (ja) * 2005-11-10 2007-05-31 Internatl Business Mach Corp <Ibm> 相補型カーボン・ナノチューブ・トリプル・ゲート技術
CN101325218A (zh) * 2007-06-13 2008-12-17 三星电子株式会社 场效应晶体管、包括场效应晶体管的逻辑电路及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
KR100850905B1 (ko) * 2007-02-23 2008-08-07 고려대학교 산학협력단 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
WO2008129992A1 (ja) * 2007-04-16 2008-10-30 Nec Corporation 半導体装置及びその製造方法
US9991391B2 (en) * 2008-07-25 2018-06-05 The Board Of Trustees Of The Leland Stanford Junior University Pristine and functionalized graphene materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145838A1 (en) * 2004-01-07 2005-07-07 International Business Machines Corporation Vertical Carbon Nanotube Field Effect Transistor
JP2007134721A (ja) * 2005-11-10 2007-05-31 Internatl Business Mach Corp <Ibm> 相補型カーボン・ナノチューブ・トリプル・ゲート技術
CN101325218A (zh) * 2007-06-13 2008-12-17 三星电子株式会社 场效应晶体管、包括场效应晶体管的逻辑电路及制造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103649739A (zh) * 2011-05-05 2014-03-19 森西克有限公司 使用石墨烯的用于化学传感的场效应晶体管、使用晶体管的化学传感器和制造晶体管的方法
CN103649739B (zh) * 2011-05-05 2015-07-08 格拉芬斯克公司 使用石墨烯的用于化学传感的场效应晶体管、使用晶体管的化学传感器和制造晶体管的方法
CN102820324A (zh) * 2011-06-10 2012-12-12 三星电子株式会社 具有多层栅极绝缘层的石墨烯电子器件
CN102820324B (zh) * 2011-06-10 2017-04-12 三星电子株式会社 具有多层栅极绝缘层的石墨烯电子器件
US9159805B2 (en) 2011-09-29 2015-10-13 Boe Technology Group Co., Ltd. TFT array substrate and a method for manufacturing the same graphene based display device
CN102651339A (zh) * 2011-09-29 2012-08-29 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
WO2013044836A1 (zh) * 2011-09-29 2013-04-04 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN102629577B (zh) * 2011-09-29 2013-11-13 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102651339B (zh) * 2011-09-29 2014-11-05 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103227103B (zh) * 2012-01-26 2017-06-23 三星电子株式会社 石墨烯晶体管以及制造石墨烯器件的方法
CN102832344B (zh) * 2012-08-30 2014-11-19 上海交通大学 一种用于实现印刷柔性集成电路的互联、封装结构
CN102832344A (zh) * 2012-08-30 2012-12-19 上海交通大学 一种用于实现印刷柔性集成电路的互联、封装结构
CN104870987A (zh) * 2012-12-28 2015-08-26 国立大学法人东京大学 气体传感器及气体传感器结构体
CN107923868A (zh) * 2015-06-22 2018-04-17 诺基亚技术有限公司 包括纳米膜的装置和相关方法
US20180172628A1 (en) * 2015-06-22 2018-06-21 Nokia Technologies Oy An apparatus comprising a nanomembrane, and associated methods
CN106328708A (zh) * 2015-07-03 2017-01-11 三星电子株式会社 包括二维材料结构的装置及形成该二维材料结构的方法
CN112219116A (zh) * 2018-05-31 2021-01-12 爱思外集平台株式会社 基于rgo的生物传感器及其制造方法，生物材料检测方法
CN112219116B (zh) * 2018-05-31 2023-03-28 爱思外集平台株式会社 基于rgo的生物传感器及其制造方法，生物材料检测方法

Also Published As

Publication number Publication date
US8344357B2 (en) 2013-01-01
JP5544796B2 (ja) 2014-07-09
CN103178090A (zh) 2013-06-26
JP2011061046A (ja) 2011-03-24
CN102024846B (zh) 2013-03-27
US20110057168A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
CN102024846B (zh) 3端子电子器件和2端子电子器件
US7723152B2 (en) Patterning method, method of manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board
US7186634B2 (en) Method for forming metal single-layer film, method for forming wiring, and method for producing field effect transistors
US8274084B2 (en) Method and structure for establishing contacts in thin film transistor devices
JP4951878B2 (ja) 電界効果型トランジスタの製造方法
JP5477750B2 (ja) 有機電界効果型トランジスタ
Zhou et al. Fabrication of electronics by electrohydrodynamic jet printing
WO2010053171A1 (ja) スイッチング素子及びその製造方法
JP2006059896A (ja) 電界効果型トランジスタ
CN104332559A (zh) 一种低操作电压有机场效应晶体管及其制备方法
JP4892810B2 (ja) 電界効果型トランジスタ
EP2157629A2 (en) Electronic device and process involving pinhole undercut area
JP2006278692A (ja) 有機電界効果型トランジスタ
JP2009111000A (ja) 有機半導体素子の製造方法、及び有機半導体素子
JP5158010B2 (ja) 電界効果型トランジスタの製造方法
US20120132991A1 (en) Organic thin-film transistor, and process for production thereof
JP5194401B2 (ja) 電荷移動錯体薄膜、及び、電界効果型トランジスタ
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
Wu et al. Organic Thin Film Transistors with Contacts Printed from Metal Nanoparticles
WO2009090966A1 (ja) 薄膜トランジスタ及びその製造方法
JP2013087070A (ja) ジオキサアンタントレン系化合物及び電子デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20150903

EXPY Termination of patent right or utility model