JP2006059896A

JP2006059896A - 電界効果型トランジスタ

Info

Publication number: JP2006059896A
Application number: JP2004238087A
Authority: JP
Inventors: Kazumasa Nomoto; 和正野本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-08-18
Filing date: 2004-08-18
Publication date: 2006-03-02
Anticipated expiration: 2024-08-18
Also published as: JP4826074B2

Abstract

【課題】バックグランドキャリアに起因したオフ電流の低減を可能とする構造を有する電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ゲート電極１２、ゲート絶縁層１３、ソース／ドレイン電極２１、並びに、ゲート電極１２へのゲート電圧への印加によって誘起されるチャネル領域１５をその一部分に有する有機半導体材料層１４を備えており、ソース／ドレイン電極２１は、（ａ）ゲート絶縁層１３及びチャネル領域１５を構成する有機半導体材料層１４の部分に接しており、チャネル領域１５に電荷注入可能な第１の導電材料から成る第１導電材料層２２、並びに、（ｂ）チャネル領域１５を構成しない有機半導体材料層１４の部分に接しており、第１の導電材料よりも有機半導体材料層１４への電荷注入効率の悪い第２の導電材料から成る第２導電材料層２３から成る。
【選択図】図１

Description

本発明は、電界効果型トランジスタ（ＦＥＴ）、詳しくは、チャネル領域が有機半導体材料層から構成された電界効果型トランジスタに関する。

従来の電界効果型トランジスタ（ＦＥＴ）の一種である薄膜トランジスタ（ＴＦＴ）においては、チャネル領域を構成する半導体層としてＳｉやＧａＡｓ、ＩｎＧａＡｓ等の無機半導体材料が用いられているが、これらの無機半導体材料を用いたＴＦＴの製造工程では４００゜Ｃ以上の高温のプロセスが必要とされる。そのため、無機半導体材料を用いたＴＦＴをプラスチックス等の柔らかく、割れ難く、軽い支持体（基板）上に作製することは極めて困難である。

一方、チャネル領域を有機半導体材料層から構成するＴＦＴ（以下、有機ＴＦＴと呼ぶ）は、プラスチックスの耐熱温度よりも低い温度で製造が可能である。また、塗布可能な材料に基づき製造可能であることから、低コスト、大面積に向いた半導体素子として期待されている。

ところで、従来の有機ＴＦＴでは、有機半導体材料層の導電型がｐ型である場合、係る有機半導体材料層と良好なオーミック接合を形成するために、ソース／ドレイン電極は、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）といった金属材料から構成されており、あるいは又、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］や不純物をドーピングしたポリアニリン、あるいは又、カーボンナノチューブから構成されている。そして、ソース／ドレイン電極の厚さは、典型的には５０ｎｍ以上である。

特開２００３−２２９５７９特開２００４−１０３９０５

一般に、有機半導体材料は、大気中の酸素や水中に存在する溶存酸素、あるいは、溶媒中の不純物によって酸化される可能性があり、酸化された場合、有機半導体材料にはホールがドーピングされる。そして、このホールに基づくバックグランドキャリアの増加は、オフ電流を増大させる。この傾向は、ソース／ドレイン電極の厚さが厚いほど、著しくなる。この状態を、模式的に図７に示す。即ち、ゲート電極１１２にゲート電圧を印加したとき、ソース／ドレイン電極１２１間の有機半導体材料層１１４であって、ゲート絶縁層１１３の近傍の部分にはチャネル領域１１５が形成される。尚、一方のソース／ドレイン電極１２１からチャネル領域１１５を経由して他方のソース／ドレイン電極１２１へと流れる電流を、図７においては矢印で示す。そして、ソース／ドレイン電極１２１の厚さが厚いと、バックグランドキャリアの増加に起因して、ゲート電極１１２によって制御することができない有機半導体材料層１１４のチャネル領域１１５から離れた部分１１４Ａにおいて、オフ電流（図７においては、その流れを模式的に点線で示す）が増大する。尚、図７中、参照番号１１１は支持体である。

金属材料から成るソース／ドレイン電極と、チャネル領域を構成する有機半導体材料層とが、直接、接触していない構造を有する有機ＴＦＴが、例えば、特開２００３−２２９５７９や特開２００４−１０３９０５から公知である。

特開２００３−２２９５７９に開示された技術にあっては、ソース／ドレイン電極は、金属から成る部分と、チャネル領域を構成する有機伝導性化合物層と接触する金属化合物の部分から構成されている。ここで、金属化合物として、例えば、周期律表第６族から１１族の金属原子を含有する化合物が挙げられ、この中でもイリジウム、ロジウム、ルテニウム、白金、金、銀、サマリウム、オスミウム、パラジウム、ニッケル、コバルト、ユーロピウム等の金属化合物が好ましく、あるいは又、これらの金属の塩が好ましいとされ、あるいは又、これらの金属の錯体から選択することができるとされている（特開２００３−２２９５７９の段落番号［００２３］参照）。

また、特開２００４−１０３９０５に開示された技術にあっては、ソース／ドレイン電極と、チャネル領域を構成する有機半導体層との間に、ＩＴＯやＩＺＯ、酸化錫、酸化亜鉛等の金属の酸化物や窒化物や酸化物、金属や合金、有機化合物から成るバッファ層が形成されている（特開２００４−１０３９０５の段落番号［００１２］参照）。

しかしながら、これらの特許公開公報に開示された有機ＴＦＴにあっては、バックグランドキャリアに起因したオフ電流の低減に関して、記載も示唆も認められない。

従って、本発明の目的は、バックグランドキャリアに起因したオフ電流の低減を可能とする構造を有する電界効果型トランジスタを提供することにある。

上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタは、
（Ａ）ゲート電極、
（Ｂ）ゲート絶縁層、
（Ｃ）ソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする。

上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタは、
（Ａ）ゲート電極、
（Ｂ）ゲート絶縁層、
（Ｃ）ソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする。

上記の目的を達成するための本発明の第３の態様に係る電界効果型トランジスタは、所謂ボトムゲート型の電界効果型トランジスタであって、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間のゲート絶縁層の部分の上に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする。

上記の目的を達成するための本発明の第４の態様に係る電界効果型トランジスタは、所謂ボトムゲート型の電界効果型トランジスタであって、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間のゲート絶縁層の部分の上に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする。

上記の目的を達成するための本発明の第５の態様に係る電界効果型トランジスタは、所謂トップゲート型の電界効果型トランジスタであって、
（Ａ）支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極間に位置する支持体の部分の上に形成された有機半導体材料層、
（Ｃ）有機半導体材料層の上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えた電界効果型トランジスタであって、
有機半導体材料層は、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有し、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする。

上記の目的を達成するための本発明の第６の態様に係る電界効果型トランジスタは、所謂トップゲート型の電界効果型トランジスタであって、
（Ａ）支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極間に位置する支持体の部分の上に形成された有機半導体材料層、
（Ｃ）有機半導体材料層の上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えた電界効果型トランジスタであって、
有機半導体材料層は、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有し、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする。

本発明の第１の態様〜第６の態様に係る電界効果型トランジスタにあっては、第１導電材料層と第２導電材料層とが積層されている構成とすることができる。あるいは又、本発明の第１の態様〜第４の態様に係る電界効果型トランジスタにあっては、第２導電材料層は、第１導電材料層よりもチャネル領域から離れた所に、第１導電材料層と並置して配されている構成とすることができる。

また、本発明の第３の態様及び第４の態様に係る電界効果型トランジスタにあっては、ゲート絶縁層と第１導電材料層との間に密着層が形成されていることが好ましく、この場合、密着層の厚さは１ｎｍ以上５ｎｍ以下であることが望ましい。

上述した好ましい形態、構成を含む本発明の第１の態様〜第６の態様に係る電界効果型トランジスタ（以下、これらを総称して、単に、本発明の電界効果型トランジスタと呼ぶ場合がある）において、チャネル領域の平均厚さをｔ_C、第１導電材料層の厚さをｔ₁としたとき、１≦t₁／ｔ_C≦１０を満足することが好ましい。また、これらの形態を含む本発明の電界効果型トランジスタにおいては、第１導電材料層の厚さは１ｎｍ以上１０ｎｍ以下であることが望ましい。

本発明の第２の態様、第４の態様、あるいは、第６の態様に係る電界効果型トランジスタにあっては、代替的に、有機半導体材料層に対して第１導電材料層がオーミック接合するような材料から第１の導電材料を選択し、有機半導体材料層に対して第２導電材料層は非オーミック接合するような材料から第２の導電材料を選択してもよい。

あるいは又、本発明の第２の態様、第４の態様、あるいは、第６の態様に係る電界効果型トランジスタにあっては、チャネル領域のシート抵抗値をＲ、チャネル領域を構成しない有機半導体材料層の部分の比抵抗値をρとしたとき、
ρ／ｔ₂＞Ｒ・ｔ_C／t₁
を満足することが望ましい。

以上に説明した好ましい形態、構成を含む本発明の電界効果型トランジスタにおいて、有機半導体材料層を構成する有機半導体材料の導電型がｐ型の場合、第１の導電材料として、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）といった仕事関数の大きな金属材料、ポリエチレンスルホン酸をドープしたポリエチレンジオキシチオフェン、ドデシルベンゼンスルホン酸をドープしたポリアニリンから成る群から選択された１種類の材料を挙げることができ、第２の導電材料として、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、リチウム（Ｌｉ）から成る群から選択された１種類の材料を挙げることができる。尚、第１の導電材料を金、白金、パラジウムとする場合、密着層を、クロム（Ｃｒ）やチタン（Ｔｉ）から構成することができるし、また、第１の導電材料を金とする場合、密着層を、メルカプト系のシランカップリング剤（例えば、メルカプトプロピルトリメトキシシラン）の自己組織単分子膜から構成することができる。

一方、有機半導体材料層を構成する有機半導体材料の導電型がｎ型の場合、第１の導電材料として、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、リチウム（Ｌｉ）から成る群から選択された１種類の材料を挙げることができ、第２の導電材料として、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ポリエチレンスルホン酸をドープしたポリエチレンジオキシチオフェン、ドデシルベンゼンスルホン酸をドープしたポリアニリンから成る群から選択された１種類の材料を挙げることができる。

以上に説明した好ましい形態、構成を含む本発明の電界効果型トランジスタにおいて、有機半導体材料層を構成する材料として、具体的には、２，３，６，７−ジベンゾアントラセン（ペンタセンとも呼ばれる）、Ｃ₉Ｓ₉（ベンゾ［１，２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［１，２］ジチオール−１，４，７−トリチオン）、Ｃ₂₄Ｈ₁₄Ｓ₆（アルファ−セキシチオフェン）、銅フタロシアニンで代表されるフタロシアニン、フラーレン（Ｃ₆₀）、テトラチオテトラセン（Ｃ₁₈Ｈ₈Ｓ₄）、テトラセレノテトラセン（Ｃ₁₈Ｈ₈Ｓｅ₄）、テトラテルルテトラセン（Ｃ₁₈Ｈ₈Ｔｅ₄）、ポリ（３−ヘキシルチオフェン）、ポリフルオレン（Ｃ₁₃Ｈ₁₀）、導電型がｐ型であるポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］を挙げることができる。尚、ポリ（３，４−エチレンジオキシチオフェン）の構造式（１）、ポリスチレンスルホン酸の構造式（２）を図４に示す。尚、一般に、有機半導体材料層がｎ型、ｐ型のどちらの極性になるかは、有機半導体材料層の作製・形成条件に依存する。

あるいは又、有機半導体材料層として、例えば、以下に例示する複素環式共役系導電性高分子及び含ヘテロ原子共役系導電性高分子を用いることができる。尚、構造式中、「Ｒ」，「Ｒ’」はアルキル基（Ｃ_nＨ_2n+1）を意味する。

［複素環式共役系導電性高分子］
ポリピロール［図４の構造式（３）参照］
ポリフラン［図４の構造式（４）参照］
ポリチオフェン［図４の構造式（５）参照］
ポリセレノフェン［図４の構造式（６）参照］
ポリテルロフェン［図４の構造式（７）参照］
ポリ（３−アルキルチオフェン）［図４の構造式（８）参照］
ポリ（３−チオフェン−β−エタンスルホン酸）［図４の構造式（９）参照］
ポリ（Ｎ−アルキルピロール）［図５の構造式（１０）参照］
ポリ（３−アルキルピロール）［図５の構造式（１１）参照］
ポリ（３，４−ジアルキルピロール）［図５の構造式（１２）参照］
ポリ（２，２’−チエニルピロール）［図５の構造式（１３）参照］

［含ヘテロ原子共役系導電性高分子］
ポリアニリン［図５の構造式（１４）参照］
ポリ（ジベンゾチオフェンスルフィド）［図５の構造式（１５）参照］

あるいは又、有機半導体材料層を構成する有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端にチオール基（ＳＨ）、アミノ基（−ＮＨ₂）、イソシアノ基（−ＮＣ）、チオアセトキシル基（−ＳＣＯＣＨ₃）又はカルボキシル基（−ＣＯＯＨ）を有することが望ましく、より具体的には、有機半導体分子として、以下の材料を例示することができる。

４，４’−ビフェニルジチオール［図６の構造式（１６）参照］
４，４’−ジイソシアノビフェニル［図６の構造式（１７）参照］
４，４’−ジイソシアノ−ｐ−テルフェニル［図６の構造式（１８）参照］
２，５−ビス（５’−チオアセトキシル−２’−チオフェニル）チオフェン［図６の構造式（１９）参照］

有機半導体材料層の形成方法として、有機半導体材料層を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；及びスプレー法の内のいずれかを挙げることができる。

ゲート電極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジム（Ｎｄ）、ルビジウム（Ｒｂ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、ポリシリコン、アモルファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物（ＩＴＯ）を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料を挙げることもできる。

ゲート電極やソース／ドレイン電極（第１導電材料層及び第２導電材料層）の形成方法として、ゲート電極やソース／ドレイン電極（第１導電材料層及び第２導電材料層）を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；ＭＯＣＶＤ法を含む各種のＣＶＤ法；スピンコート法；各種導電性ペーストを用いた上述の各種印刷法；上述した各種コーティング法；リフトオフ法；シャドウマスク法；スプレー法；及び、電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法の内のいずれか、あるいは、更には必要に応じてパターニング技術との組合せを挙げることができる。尚、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ(direct current)法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。

ゲート絶縁層を構成する材料として、酸化ケイ素系材料、窒化ケイ素（ＳｉＮ_Y）、Ａｌ₂Ｏ₃、ＨｆＯ₂、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリオキシメチレン（ＰＯＭ）、ポリ塩化ビニル、ポリフッ化ビニリデン、ポリスルホン、ポリカーボネート（ＰＣ）、ポリイミドにて例示される有機系絶縁材料を挙げることができるし、これらの組合せを用いることもできる。尚、酸化ケイ素系材料として、二酸化シリコン（ＳｉＯ_X）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯ₂系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。ゲート絶縁層の形成方法として、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；上述した各種印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及びスプレー法の内のいずれかを挙げることができる。

支持体として、各種のガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、支持体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された支持体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。支持体として、その他、導電性基板（金等の金属、高配向性グラファイトから成る基板）を挙げることができる。また、電界効果型トランジスタの構成、構造によっては、電界効果型トランジスタが支持部材上に設けられているが、この支持部材も上述した材料から構成することができる。

本発明の電界効果型トランジスタを、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電界効果型トランジスタを集積したモノリシック集積回路としてもよいし、各電界効果型トランジスタを切断して個別化し、ディスクリート部品として使用してもよい。また、電子装置や電界効果型トランジスタを樹脂にて封止してもよい。

本発明において、ソース／ドレイン電極は、（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層から成り、あるいは又、第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低い。従って、一方のソース／ドレイン電極を構成する第１導電材料層から、ゲート電極へのゲート電圧の印加によって誘起されたチャネル領域を経由して、他方のソース／ドレイン電極を構成する第１導電材料層へと、電流は容易に流れる。ここで、チャネル領域は、ソース／ドレイン電極間に位置する有機半導体材料層の部分であって、ゲート絶縁層の近傍の部分に誘起される。然るに、一方のソース／ドレイン電極を構成する第２導電材料層から、チャネル領域から離れた有機半導体材料層の部分（この部分は、ゲート電極によっては制御できない、ゲート絶縁層から遠い所に位置する）を経由して、他方のソース／ドレイン電極を構成する第２導電材料層へとは、電流は流れ難い。その結果、ゲート電極によって制御することができない有機半導体材料層のチャネル領域から離れた部分において、バックグランドキャリアの増加に起因してオフ電流が増大するといった現象の発生を確実に回避することができる。しかも、ソース／ドレイン電極は第１導電材料層と第２導電材料層とから構成されているので、ソース／ドレイン電極の低抵抗化を図ることができる。

以下、図面を参照して、実施例に基づき本発明を説明する。

実施例１は、本発明の第１の態様、第２の態様、第３の態様及び第４の態様に係る電界効果型トランジスタの関する。実施例１の電界効果型トランジスタの模式的な一部断面図を図１の（Ａ）に示す。

この実施例１の電界効果型トランジスタは、
（Ａ）ゲート電極１２、
（Ｂ）ゲート絶縁層１３、
（Ｃ）ソース／ドレイン電極２１、並びに、
（Ｄ）ソース／ドレイン電極２１間に位置し、ゲート絶縁層１３を介してゲート電極１２と対向し、ゲート電極１２へのゲート電圧の印加によって誘起されるチャネル領域１５をその一部分に有する有機半導体材料層１４、
を備えている。

あるいは又、実施例１の電界効果型トランジスタは、所謂ボトムゲート（／ボトムコンタクト）型の薄膜トランジスタ（ＴＦＴ）であり、
（Ａ）支持体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２の上及び支持体１１の上に形成されたゲート絶縁層１３、
（Ｃ）ゲート絶縁層１３上に形成されたソース／ドレイン電極２１、並びに、
（Ｄ）ソース／ドレイン電極２１間のゲート絶縁層１３の部分の上に位置し、ゲート絶縁層１３を介してゲート電極１２と対向し、ゲート電極１２へのゲート電圧の印加によって誘起されるチャネル領域１５をその一部分に有する有機半導体材料層１４、
を備えている。

そして、ソース／ドレイン電極２１は、
（ａ）ゲート絶縁層１３及びチャネル領域１５を構成する有機半導体材料層１４の部分に接しており、チャネル領域１５に電荷注入可能な第１の導電材料から成る第１導電材料層２２、並びに、
（ｂ）チャネル領域１５を構成しない有機半導体材料層１４の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層２３、
から成る。

あるいは又、ソース／ドレイン電極２１は、
（ａ）ゲート絶縁層１３及びチャネル領域１５を構成する有機半導体材料層１４の部分に接する第１導電材料層２２、並びに、
（ｂ）チャネル領域１５を構成しない有機半導体材料層１４の部分に接する第２導電材料層２３、
から成り、
第１導電材料層２２と有機半導体材料層１４との間の接触抵抗値Ｒ_C1は、第２導電材料層２３と有機半導体材料層１４との間の接触抵抗値Ｒ_C2よりも低い。

実施例１の電界効果型トランジスタにあっては、第１導電材料層２２と第２導電材料層２３とは積層されている。

実施例１において、支持体１１は、表面にバッファー層としてＳｉＮ_X層とＳｉＯ_Y層の積層膜（図示せず）が形成されたガラス基板から成る。また、ゲート電極１２は銅から成り、ゲート絶縁層１３はＳｉＯ₂から成り、更には、有機半導体材料層１４は導電型がｐ型のペンタセンから成る。

また、厚さｔ₁が５ｎｍの第１導電材料層２２を構成する第１の導電材料は金（Ａｕ）であり、厚さｔ₂が５０ｎｍの第２導電材料層２３を構成する第２の導電材料はクロム（Ｃｒ）である。尚、チャネル領域１５の平均厚さｔ_Cは、３ｎｍである。ここで、第１導電材料層２２と有機半導体材料層１４との間の接触抵抗値Ｒ_C1は、１００ｋΩ／□であり、一方、第２導電材料層２３と有機半導体材料層１４との接触抵抗値Ｒ_C2は、１ＧΩ・ｃｍである。また、チャネル領域１５のシート抵抗値をＲ、チャネル領域１５を構成しない有機半導体材料層１４の部分の比抵抗値をρとしたとき、ρ／ｔ₂＞Ｒ・ｔ_C／t₁を満足している。ここで、Ｒ＝１００ＭΩ／□、ρ＝１０ＧΩ・ｃｍである。

以下、実施例１のボトムゲート（／ボトムコンタクト）型のＴＦＴの製造方法の概略を説明する。

［工程−１００］
先ず、表面にＳｉＯ₂層（図示せず）が形成されたガラス基板から成る支持体１１上に、銅ペーストを用いたスクリーン印刷法に基づきゲート電極１２を形成する。

［工程−１１０］
次いで、ゲート電極１２の上及び支持体１１の上に、ＳｉＯ₂から成るゲート絶縁層１３をスパッタリング法に基づき形成する。

［工程−１２０］
その後、真空蒸着法に基づき、ゲート絶縁層１３上に、第１導電材料層２２及び第２導電材料層２３を順次、形成する。尚、ゲート絶縁層１３の一部をハードマスクで覆うことによって、第１導電材料層２２及び第２導電材料層２３をフォトリソグラフィ・プロセス無しで形成することができる。

あるいは又、スパッタリング法、リフトオフ法やエッチング法、メッキ法、インクジェット印刷法、スクリーン印刷法、オフセット印刷法、グラビア印刷法等の印刷技術に基づき、第１の導電材料から成るパターニングされた第１導電材料層２２をゲート絶縁層１３上に形成した後、スパッタリング法、リフトオフ法やエッチング法、メッキ法や各種の印刷技術に基づき、第２の導電材料から成るパターニングされた第２導電材料層２３を第１導電材料層２２上に形成してもよい。

あるいは又、リフトオフ法に基づき、第１導電材料層２２及び第２導電材料層２３を形成してもよい。即ち、第１導電材料層２２及び第２導電材料層２３を形成すべき領域が露出し、その他の領域がレジスト層で覆われた状態を、レジスト材料を用いてリソグラフィ技術にて得た後、各種の方法に基づき全面に第１導電材料層２２及び第２導電材料層２３を順次、成膜し、次いで、レジスト層並びにその上の第１導電材料層２２及び第２導電材料層２３を除去することで、第１導電材料層２２及び第２導電材料層２３が積層された構造を有するソース／ドレイン電極２１を得ることができる。

あるいは又、ゲート絶縁層１３上に、第１の導電材料から成る層、第２の導電材料から成る層を順次、成膜した後、第２の導電材料から成る層、第１の導電材料から成る層を順次、パターニングすることで、第１導電材料層２２及び第２導電材料層２３が積層された構造を有するソース／ドレイン電極２１を得ることができる。

［工程−１３０］
次いで、全面に、有機半導体材料層１４を形成する。具体的には、ペンタセンから成る有機半導体材料層１４を以下の表１に例示する真空蒸着法に基づき、ソース／ドレイン電極２１の上及びゲート絶縁層１３の上に形成する。有機半導体材料層１４の成膜を行う際、ソース／ドレイン電極２１及びゲート絶縁層１３の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しで有機半導体材料層１４を形成することができる。

［表１］
支持体温度：６０゜Ｃ
成膜速度：３ｎｍ／分
圧力：５×１０^-4Ｐａ

あるいは又、例えば、ポリチオフェンやポリフルオレンから成る有機半導体材料層１４を、スクリーン印刷法やスピンコート法に基づき、ソース／ドレイン電極２１の上及びゲート絶縁層１３の上に形成することもできる。

［工程−１４０］
最後に、全面にパッシベーション膜である絶縁層（図示せず）を形成し、ソース／ドレイン電極２１の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース／ドレイン電極２１に接続された配線（図示せず）が絶縁層上に形成された実施例１の電界効果型トランジスタを完成させることができる。

図１の（Ｂ）、（Ｃ）、図２の（Ａ）、（Ｂ）、（Ｃ）に、実施例１の電界効果型トランジスタ［ボトムゲート（／ボトムコンタクト）型のＴＦＴ］の変形例の模式的な一部断面図を示す。

図１の（Ｂ）に示す変形例にあっては、第１導電材料層２２の大きさが第２導電材料層２３の大きさよりも大きい。

図１の（Ｃ）にあっては、第２導電材料層２３は第１導電材料層２２よりもチャネル領域１５から離れた所に位置し、第２導電材料層２３は第１導電材料層２２と並置して配されており（即ち、第１導電材料層２２に隣接して設けられ）、第１導電材料層２２及び第２導電材料層２３はゲート絶縁層１３に接している。

また、図２の（Ａ）、（Ｂ）、（Ｃ）にあっては、図１の（Ａ）、（Ｂ）、（Ｃ）に示した電界効果型トランジスタにおいて、第１導電材料層２２とゲート絶縁層１３との間に厚さ１〜３ｎｍのチタン（Ｔｉ）又はクロム（Ｃｒ）から成る密着層２４が形成されている。

実施例２は、本発明の第１の態様〜第２の態様、第５の態様〜第６の態様に係る電界効果型トランジスタに関する。実施例２の電界効果型トランジスタの模式的な一部断面図を図３に示す。

この実施例２の電界効果型トランジスタは、
（Ａ）ゲート電極１２、
（Ｂ）ゲート絶縁層１３、
（Ｃ）ソース／ドレイン電極２１、並びに、
（Ｄ）ソース／ドレイン電極２１間に位置し、ゲート絶縁層１３を介してゲート電極１２と対向し、ゲート電極１２へのゲート電圧の印加によって誘起されるチャネル領域１５をその一部分に有する有機半導体材料層１４、
を備えている。

あるいは又、実施例２の電界効果型トランジスタは、所謂トップゲート（／ボトムコンタクト）型の薄膜トランジスタ（ＴＦＴ）であり、
（Ａ）支持体上に形成されたソース／ドレイン電極２１、
（Ｂ）ソース／ドレイン電極２１間に位置する支持体の部分の上に形成された有機半導体材料層１４、
（Ｃ）有機半導体材料層１４の上に形成されたゲート絶縁層１３、並びに、
（Ｄ）ゲート絶縁層１３上に形成されたゲート電極、
を備えており、
有機半導体材料層１４は、ゲート絶縁層１３を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域１５をその一部分に有している。

そして、ソース／ドレイン電極２１は、実施例１と同様に、
（ａ）ゲート絶縁層１３及びチャネル領域１５を構成する有機半導体材料層１４の部分に接しており、チャネル領域１５に電荷注入可能な第１の導電材料から成る第１導電材料層２２、並びに、
（ｂ）チャネル領域１５を構成しない有機半導体材料層１４の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層２３、
から成る。

あるいは又、ソース／ドレイン電極２１は、実施例１と同様に、
（ａ）ゲート絶縁層１３及びチャネル領域１５を構成する有機半導体材料層１４の部分に接する第１導電材料層２２、並びに、
（ｂ）チャネル領域１５を構成しない有機半導体材料層１４の部分に接する第２導電材料層２３、
から成り、
第１導電材料層２２と有機半導体材料層１４との間の接触抵抗値Ｒ_C1は、第２導電材料層２３と有機半導体材料層１４との間の接触抵抗値Ｒ_C2よりも低い。

実施例２の電界効果型トランジスタにあっても、第１導電材料層２２と第２導電材料層２３とは積層されている。

実施例２の電界効果型トランジスタの各部位を構成する材料は、実施例１にて説明した電界効果型トランジスタの各部位を構成する材料と同様とすることができるので、詳細な説明は省略する。また、第１導電材料層２２の厚さｔ₁、第２導電材料層２３の厚さｔ₂、チャネル領域１５の平均厚さｔ_C、第１導電材料層２２と有機半導体材料層１４との間の接触抵抗値Ｒ_C1、第２導電材料層２３と有機半導体材料層１４との間の接触抵抗値Ｒ_C2、チャネル領域１５のシート抵抗値Ｒ、チャネル領域１５を構成しない有機半導体材料層１４の部分の比抵抗値ρのそれぞれの値も、実施例１にて説明した値と同じ値である。

以下、実施例２のトップゲート（／ボトムコンタクト）型のＴＦＴの製造方法の概略を説明する。

［工程−２００］
先ず、表面にＳｉＯ₂層（図示せず）が形成されたガラス基板から成る支持体１１上に、リフトオフ法に基づき、第２導電材料層２３及び第１導電材料層２２を順次、形成する。即ち、第２導電材料層２３及び第１導電材料層２２を形成すべき領域が露出し、その他の領域がレジスト層で覆われた状態を、レジスト材料を用いてリソグラフィ技術にて得た後、スパッタリング法にて全面に第２導電材料層２３及び第１導電材料層２２を順次、成膜する。次いで、レジスト層並びにその上の第２導電材料層２３及び第１導電材料層２２を除去することで、第２導電材料層２３及び第１導電材料層２２が積層された構造を有するソース／ドレイン電極２１を支持体１１上に形成することができる。尚、第２導電材料層２３及び第１導電材料層２２が積層された構造を有するソース／ドレイン電極２１を形成する方法として、その他、実施例１の［工程−１２０］において説明した方法（但し、第１導電材料層２２及び第２導電材料層２３の成膜順序等は逆とする）を採用してもよい。

［工程−２１０］
その後、例えば、ポリチオフェンやポリフルオレンから成る有機半導体材料層１４を、スクリーン印刷法に基づき、ソース／ドレイン電極２１間の支持体１１の部分の上に形成する。

［工程−２２０］
次いで、全面にゲート絶縁層１３を形成する。具体的には、ＳｉＯ₂から成るゲート絶縁層１３を、スパッタリング法に基づき全面に（具体的には、有機半導体材料層１４の上及びソース／ドレイン電極２１上に）形成する。

［工程−２３０］
その後、銅ペーストを用いたスクリーン印刷法に基づき、ゲート絶縁層１３上にゲート電極１２を形成する。

［工程−２４０］
最後に、全面にパッシベーション膜である絶縁層（図示せず）を形成し、ソース／ドレイン電極２１の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース／ドレイン電極２１に接続された配線（図示せず）が絶縁層上に形成された実施例２の電界効果型トランジスタを完成させることができる。

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造や構成、製造条件、使用した材料は例示であり、適宜変更することができる。本発明によって得られた電界効果型トランジスタ（ＴＦＴ）を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のＴＦＴを集積したモノリシック集積回路としてもよいし、各ＴＦＴを切断して個別化し、ディスクリート部品として使用してもよい。

図１の（Ａ）、（Ｂ）及び（Ｃ）は、実施例１の電界効果型トランジスタ、及び、その変形例の模式的な一部断面図である。図２の（Ａ）、（Ｂ）及び（Ｃ）は、実施例１の電界効果型トランジスタの変形例の模式的な一部断面図である。図３は、実施例２の電界効果型トランジスタの模式的な一部断面図である。図４は、本発明における使用に適した有機半導体材料の構造式を例示したものである。図５は、本発明における使用に適した有機半導体材料の構造式を例示したものである。図６は、本発明における使用に適した有機半導体材料の構造式を例示したものである。図７は、従来の有機ＴＦＴにおける問題点を説明するための有機ＴＦＴの模式的な一部断面図である。

符号の説明

１１・・・支持体、１２・・・ゲート電極、１３・・・ゲート絶縁層、１４・・・有機半導体材料層、１５・・・チャネル領域、２１・・・ソース／ドレイン電極、２２・・・第１導電材料層、２３・・・第２導電材料層、２４・・・密着層

Claims

（Ａ）ゲート電極、
（Ｂ）ゲート絶縁層、
（Ｃ）ソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
第２導電材料層は、第１導電材料層よりもチャネル領域から離れた所に、第１導電材料層と並置して配されていることを特徴とする請求項１に記載の電界効果型トランジスタ。
（Ａ）ゲート電極、
（Ｂ）ゲート絶縁層、
（Ｃ）ソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項４に記載の電界効果型トランジスタ。
第２導電材料層は、第１導電材料層よりもチャネル領域から離れた所に、第１導電材料層と並置して配されていることを特徴とする請求項４に記載の電界効果型トランジスタ。
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間のゲート絶縁層の部分の上に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項７に記載の電界効果型トランジスタ。
第２導電材料層は、第１導電材料層よりもチャネル領域から離れた所に、第１導電材料層と並置して配されていることを特徴とする請求項７に記載の電界効果型トランジスタ。
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極間のゲート絶縁層の部分の上に位置し、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有する有機半導体材料層、
を備えた電界効果型トランジスタであって、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項１０に記載の電界効果型トランジスタ。
第２導電材料層は、第１導電材料層よりもチャネル領域から離れた所に、第１導電材料層と並置して配されていることを特徴とする請求項１０に記載の電界効果型トランジスタ。
ゲート絶縁層と第１導電材料層との間に密着層が形成されていることを特徴とする請求項７又は請求項１０に記載の電界効果型トランジスタ。
密着層の厚さは１ｎｍ以上５ｎｍ以下であることを特徴とする請求項１３に記載の電界効果型トランジスタ。
（Ａ）支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極間に位置する支持体の部分の上に形成された有機半導体材料層、
（Ｃ）有機半導体材料層の上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えた電界効果型トランジスタであって、
有機半導体材料層は、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有し、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接しており、チャネル領域に電荷注入可能な第１の導電材料から成る第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接しており、第１の導電材料よりも有機半導体材料層への電荷注入効率の悪い第２の導電材料から成る第２導電材料層、
から成ることを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項１５に記載の電界効果型トランジスタ。
（Ａ）支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極間に位置する支持体の部分の上に形成された有機半導体材料層、
（Ｃ）有機半導体材料層の上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えた電界効果型トランジスタであって、
有機半導体材料層は、ゲート絶縁層を介してゲート電極と対向し、ゲート電極へのゲート電圧の印加によって誘起されるチャネル領域をその一部分に有し、
ソース／ドレイン電極は、
（ａ）ゲート絶縁層及びチャネル領域を構成する有機半導体材料層の部分に接する第１導電材料層、並びに、
（ｂ）チャネル領域を構成しない有機半導体材料層の部分に接する第２導電材料層、
から成り、
第１導電材料層と有機半導体材料層との間の接触抵抗値は、第２導電材料層と有機半導体材料層との間の接触抵抗値よりも低いことを特徴とする電界効果型トランジスタ。
第１導電材料層と第２導電材料層とが積層されていることを特徴とする請求項１７に記載の電界効果型トランジスタ。
チャネル領域の平均厚さをｔ_C、第１導電材料層の厚さをｔ₁としたとき、１≦t₁／ｔ_C≦１０を満足することを特徴とする請求項１、請求項４、請求項７、請求項１０、請求項１５及び請求項１７のいずれか１項に記載の電界効果型トランジスタ。
第１導電材料層の厚さは１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１、請求項４、請求項７、請求項１０、請求項１５及び請求項１７のいずれか１項に記載の電界効果型トランジスタ。