CN101471258B - 台型半导体器件及其制造方法 - Google Patents
台型半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101471258B CN101471258B CN2008101833479A CN200810183347A CN101471258B CN 101471258 B CN101471258 B CN 101471258B CN 2008101833479 A CN2008101833479 A CN 2008101833479A CN 200810183347 A CN200810183347 A CN 200810183347A CN 101471258 B CN101471258 B CN 101471258B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- ditch
- dielectric film
- mesa
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000009413 insulation Methods 0.000 claims abstract description 8
- 239000004642 Polyimide Substances 0.000 claims abstract description 4
- 229920001721 polyimide Polymers 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 14
- 239000003822 epoxy resin Substances 0.000 claims 2
- 229920000647 polyepoxide Polymers 0.000 claims 2
- 229920005989 resin Polymers 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000009623 Bosch process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
在台型半导体器件及其制造方法中，谋求提升良率及生产性。于半导体衬底(10)的表面形成N-型半导体层(11)，于该N-型半导体层(11)的上层形成P型半导体层(12)。于P型半导体层(12)上复形成与P型半导体层(12)连接的阳极电极(14)，以包围阳极电极(14)的方式，从P型半导体层(12)的表面形成比N-型半导体层(11)还深的台沟(16)。之后，形成从台沟(16)内延伸至台沟(16)外侧的P型半导体层(12)上的第二绝缘膜(17)。第二绝缘膜(17)是由聚酰亚胺系的树脂等有机绝缘物所构成。之后，沿着划痕(DL1)切割由半导体衬底(10)以及层叠于半导体衬底(10)的各层所构成的层叠体。
Description
技术领域
本发明是有关一种具有台(mesa)沟的台型半导体器件及其制造方法。“mesa，平台或梯形台形状的突出台，本文中概称为“台””
背景技术
以往，作为台型半导体器件的一种，已知有大电力用的台型二极管。参照图12至图15，说明已知例的台型二极管。图12及图14是显示将已知例的多个台型二极管配置成矩阵状的半导体晶圆的概略平面图。图13是沿着图12的X-X线的剖面图，且为沿着划痕(scribe line)DL进行切割后的状态。图15是沿着图14的Y-Y线的剖面图，且显示沿着划痕DL2进行切割后的状态。
如图12及图13所示，于N+型的半导体衬底10的表面形成N-型半导体层11。于N-型半导体层11的表面形成P型半导体层12，于P型半导体层12上形成第一绝缘膜13。此外，形成与P型半导体层12电性连接的阳极电极14。于半导体衬底10的背面形成阴极电极15。
此外，形成有从P型半导体层12的表面到达N+型的半导体衬底10的台沟(mesa groove)16。台沟16是形成为比N-型半导体11还深，且台沟16的底部位于N+型的半导体衬底10中。以覆盖包含有接触N-型半导体层11与P型半导体层12而构成的PN接合部JC的侧壁的方式，于台沟16内埋置第二绝缘膜37。台型二极管是被该台沟16所包围且具有台型的构造。该台型二极管的划痕DL1是在台沟16内沿着台沟16的宽度方向的大致中央延伸。
此外，作为其它已知例，如图14及图15所示，在被台沟26包围着的台型二极管的划痕DL2是包围台沟26的外侧而延伸时，于P型半导体层12上形成第一绝缘膜23，并于第一绝缘膜23的开口部内形成比N-型半导体层11还深的台沟26。以覆盖包含有PN接合部JC的侧壁的方式，于台沟26内填埋第二绝缘膜47。
关于台型的半导体器件，是记载于例如专利文献1。
专利文献1：日本特开2003-347306号公报
发明内容
发明所欲解决的课题
然而，在上述图12与图13所示的已知例中，在切割时，当切割刀(dicing blade)沿着划痕DL1切削第二绝缘膜37时，在第二绝缘膜37中，P型半导体层12表面附近的区域37C会剥离，而产生第二绝缘膜37的形成不良。此外，在图14及图15所示的已知例中，当切割刀沿着台沟26外侧的划痕DL2切削P型半导体层12时，于P型半导体层12表面附近的区域12产生剥落(chipping)或龟裂(crack)。亦即，在上述的已知例皆会产生台型半导体器件的良率及生产性低落的问题。
解决课题的手段
本发明的台型半导体器件的制造方法具备有：准备包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体衬底，并形成局部性地覆盖第二半导体层的表面的第一绝缘膜的步骤；形成具有离未被第一绝缘膜覆盖的第二半导体层的表面达预定深度的台沟的步骤；形成从台沟侧面延伸至台沟外的第二半导体层的表面的第二绝缘膜的步骤；以及沿着台沟切削比台沟的宽度还窄的区域以进行切割的步骤。
此外，本发明的台型半导体器件的制造方法具备有：准备包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体衬底，并形成局部性地覆盖第二半导体层的表面的第一绝缘膜的步骤；形成具有离未被第一绝缘膜覆盖的第二半导体层的表面达预定深度的台沟，并于邻接台沟而设置的划痕区域形成划痕沟的步骤；形成覆盖台沟及划痕沟的第二绝缘膜的步骤；以及沿着被第二绝缘膜覆盖的划痕沟切削比划痕沟的宽度还窄的区域以进行切割的步骤。
此外，本发明的台型半导体器件具备有：半导体衬底，包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；第一绝缘膜，是局部性地覆盖第二半导体层的表面；台沟，具有离未被所述第一绝缘膜覆盖的所述第二半导体层的表面达预定的深度；以及第二绝缘膜，以覆盖所述第二半导体层的表面端部的方式从所述台沟侧面延伸。
此外，本发明的台型半导体器件具备有：半导体衬底，包含有第一导电型的第一半导体层、以及形成在第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；第一绝缘膜，是局部性地覆盖第二半导体层的表面；台沟，是距未被第一绝缘膜覆盖的第二半导体层的表面具有预定的深度；划痕沟，设置于所述台沟外测；以及第二绝缘膜，以覆盖所述划痕沟中的所述第二半导体层的表面以及所述台沟的方式从所述划痕沟外侧端部延伸。
依据上述构成，由于在切割时于切割刀的接触部位形成具有高覆盖性的第二绝缘膜，因此能抑制如已知例的第二绝缘膜的剥离、以及第二半导体层的剥落或龟裂。
发明的效果
依据本发明的台型半导体器件及其制造方法，能提升良率及生产性。
附图说明
为能让读者更了解本发明的技术内容，特举较佳实施例及附图说明如下，其中：
图1是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图2是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图3是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图4是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图5是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图6是显示本发明第一实施形态的台型二极管及其制造方法的剖面图。
图7是显示本发明第二实施形态的台型二极管及其制造方法的剖面图。
图8是显示本发明第二实施形态的台型二极管及其制造方法的剖面图。
图9是显示本发明第二实施形态的台型二极管及其制造方法的剖面图。
图10是显示本发明第二实施形态的台型二极管及其制造方法的剖面图。
图11是显示本发明第二实施形态的台型二极管及其制造方法的剖面图。
图12是显示已知例的台型二极管的平面图。
图13是显示已知例的台型二极管的剖面图。
图14是显示已知例的台型二极管的平面图。
图15是显示已知例的台型二极管的剖面图。
具体实施方式
第一实施形态
以下参照附图，说明在本发明的第一实施形态的台型半导体器件及其制造方法中，当台型半导体器件为台型二极管的情形。图1至图6是显示本实施形态的台型二极管及其制造方法的剖面图，并对应沿着图12的X-X线的剖面。在图1至图6中，与图12所示的构成要素相同的构成要素是附上相同的元件符号以供参照。
以下所说明的台型二极管的制造方法是如图12所示，对将多个台型二极管配置成矩阵状的半导体晶圆来进行。在图1至图6中，为了说明上的方便，是图标有在多个台型二极管中以一个台型二极管为中心、及邻接该台型二极管的两个台型二极管的一部分。
如图1所示，准备一片经高浓度扩散有例如磷等的N型杂质的N+型半导体衬底10(例如单晶硅衬底)。于该半导体衬底10的表面例如磊晶成长半导体层，由此形成低浓度的N型半导体层(亦即N-型半导体层11)。此外，N-型半导体层11亦可为于上述之外在半导体衬底10的表面扩散杂质而构成的杂质扩散区域。之后，于N-型半导体层11的表面扩散例如硼等的P型杂质，由此形成P型半导体层12。由此，于N-型半导体层11与P型半导体层12的界面形成PN接合部JC。在上述构成中，半导体衬底10、N-型半导体层11、以及P型半导体层12的整体厚度是例如约200μm左右。
接着，如图2所示，由例如热氧化法或CVD(Chemical VaporDeposition；化学气相沉积)法，于P型半导体层12的表面形成氧化硅膜等的第一绝缘膜13。之后，使用掩膜对第一绝缘膜13的一部分进行蚀刻，而于第一绝缘膜13设置露出P型半导体层12的一部分的第一开口部13A以及第二开口部13B。第一开口部13A是对应台型二极管的活性化区域而设置，第二开口部13B是对应后述的台沟16的形成预定区域而设置。台沟16的形成预定区域的宽度方向中的中央或大致中央是对应沿着划痕DL1的划痕区域。
接着，形成阳极电极14，该阳极电极14是通过第一绝缘膜13的第一开口部13A而与P型半导体层12连接。阳极电极14是由铝等导电材料所构成，且由溅镀法或蒸镀法等而形成。另一方面，使用与形成阳极电极14的相同方法，于半导体衬底10的背面形成由铝等导电材料所构成的阴极电极15。
接着，如图3所示，形成覆盖第一绝缘膜13的光刻胶(resist)层PR1。光刻胶层PR1是对应第一绝缘膜13的第二开口部13B并具有将台沟16的形成预定区域予以开口的开口部PR1A。接着，将该光刻胶层PR1作为掩膜，进行蚀刻P型半导体层12、N-型半导体层11、以及达至半导体衬底10的厚度方向中途的区域，形成包围台型二极管的活性化区域的台沟16。在该蚀刻中，是使用重复等向性干蚀刻与保护膜的形成的波希法(Boschprocess)，或在极低压力下的非等向性干蚀刻等，由此能形成深宽比(aspect ratio)高的台沟16。台沟16的底部是比N-型半导体层11还深，达至半导体衬底10中。台沟16整体的深度较佳为约100μm。此外，台沟16的宽度是例如约10μm。
依据具有此种台沟16的台型二极管，能在施加逆向偏压时，亦即从阴极电极15对阳极电极14施加高电压时，提高对PN接合部JC施加逆向偏压时的耐压。
接着，如图4所示去除光刻胶层PR1，之后，如图5所示，形成第二绝缘膜17，该第二绝缘膜17是填埋至台沟16内，并从台沟16内连续覆盖至台沟16外侧的P型半导体层12的表面上。延伸于台沟16外侧的一部分的第二绝缘膜17较佳为从台沟16端至少延伸约10μm。此外，第二绝缘膜17不仅覆盖台沟16外侧的P型半导体层12，亦可覆盖围绕台沟16的第一绝缘膜13，亦可进一步覆盖阳极电极14的端部。
第二绝缘膜17是由具有粘性的有机绝缘物所构成，且从台沟16内连续地形成至台沟16外侧的P型半导体层12的表面上这种程度。第二绝缘膜17是为包含有例如聚酰亚胺系的树脂或环氧系的树脂。此外，除了上述有机绝缘物之外，作为第二绝缘膜17，只要为具有与上述相同粘性者即可，例如亦可使用将铅系或锌系的玻璃粉末混合至树脂而构成的玻璃糊剂。第二绝缘膜17是由例如网版印刷法、涂布法、或旋涂法所形成，并根据需要，由光刻步骤等予以图案化。
接着，如图6所示，使用切割刀，沿着延伸至台沟16底部的大致中央的划痕DL1将由半导体衬底10以及层叠于半导体衬底10的各层所构成的层叠体予以切割，切削比台沟16的宽度还窄的区域。在此，如同上述，由于第二绝缘膜17是填埋至台沟16内并从台沟16内连续形成至台沟16外侧的P型半导体层12的表面上，因此与已知例相比，具有较高的机械性强度。因此，在切割刀沿着划痕DL1切削第二绝缘膜17时，能抑制P型半导体层12表面附近的第二绝缘膜17剥离。结果，能提升台型二极管的良率及生产性。
此外，由于第二绝缘膜17是在台沟16内覆盖达至比N-型半导体层11还深的半导体衬底10中，因此亦具有用以防止水分等渗入至台型二极管的活性化区域的保护环(guard ring)的功能。
此外，由半导体衬底10以及层叠在半导体衬底10的各层所构成的层叠体是以台沟16为交界分离成各个台型二极管。亦即，台型二极管的侧壁是变成N-型半导体层11与P型半导体层12的端部。从而，由于芯片尺寸变成与台型二极管的活性区域同等，因此能谋求台型二极管的细致化。
第二实施形态
以下参照附图，说明在本发明的第二实施形态的台型半导体器件及其制造方法中，当台型半导体器件为台型二极管的情形。图7至图11是显示本实施形态的台型二极管及其制造方法的剖面图，并对应沿着图14的Y-Y线的剖面。在图7至图11中，与图1至图6以及图14所示的构成要素相同的构成要素是附上相同的元件符号以供参照。
以下所说明的台型二极管的制造方法是如图14所示，对将多个台型二极管配置成矩阵状的半导体晶圆来进行。在图7至图11中，为了说明上的方便，是图标在多个台型二极管中以一个台型二极管为中心、及邻接该台型二极管的两个台型二极管的一部分。
如图7所示，与第一实施形态相同，准备一片N+型半导体衬底10，于该半导体衬底10的表面形成N-型半导体层11与P型半导体层12。由例如热氧化法或CVD法，于P型半导体层12的表面形成氧化硅膜等的第一绝缘膜23。之后，使用掩膜对第一绝缘膜23的一部分进行蚀刻，而于第一绝缘膜23设置露出P型半导体层12的一部分的第一开口部23A以及第二开口部23B。第一开口部23A是对应台型二极管的活性化区域而设置，第二开口部23B是对应沿着包围台沟26的形成预定区域的划痕DL2的划痕区域而设置。
接着，形成阳极电极14，该阳极电极14是通过第一绝缘膜23的第一开口部23A而与P型半导体层12连接。另一方面，于半导体衬底10的背面形成阴极电极15。阳极电极14与阴极电极15的材料及形成方法是与第一实施形态相同。
接着，如图8所示，形成覆盖第一绝缘膜23的光刻胶层PR2。光刻胶层PR2是具有对应后述的台沟26A的形成预定区域而设置的开口部PR2A。第一绝缘膜23的第二开口部23B是被光刻胶层PR2覆盖。光刻胶层PR2的开口部PR2A的宽度是比第一绝缘膜23的第二开口部23B的宽度还小。接着，将该光刻胶层PR2作为掩膜，蚀刻去除在开口部PR2A中露出的第一绝缘膜23，而于第一绝缘膜23设置第三开口部23C。之后，将该光刻胶层PR2作为掩膜，由进行干蚀刻P型半导体层12、N-型半导体层11、以及达至半导体衬底10的厚度方向中途的区域而予以去除，形成包围绕台型二极管的活性化区域的台沟26A。台沟26A的底部是比N-型半导体层11还深，达至半导体衬底10中。台沟26整体的深度较佳为约100μm。此外，台沟26的宽度是例如约10μm。
接着，如图9所示，去除光刻胶层PR2后，对台沟26的内壁进行湿蚀刻，并洗净在上述干蚀刻所产生的台沟26内壁的脏污。该湿蚀刻是洗净台沟26的内壁，同时将在第一绝缘膜23的第二开口部23B所露出的P型半导体层12去除达至预定深度。由此，在沿着延伸于第二开口部23B内的划痕DL2的划痕区域中，形成达至P型半导体层12的厚度方向中途的划痕沟26B。划痕沟26B是形成为比台沟26A还浅，较佳为形成具有约1μm至约3μm的深度。此外，划痕沟26B的宽度是例如约50μm至100μm。
接着，如图10所示，形成第二绝缘膜27A与27B，该第二绝缘膜27A与27B是填埋至台沟26A内及划痕沟26B内，并从划痕沟26B内连续延伸至划痕沟26B的外侧(亦即第一绝缘膜23上)。在图10中，虽然填埋至台沟26A内的第二绝缘膜27A是与填埋至划痕沟26B的第二绝缘膜27B连续形成，但两者亦可分离形成。不论在哪种情形中，延伸于划痕沟26B外侧的一部分的第二绝缘膜27B是例如从划痕沟26B端至少延伸约50μm。第二绝缘膜27A、27B是由与第一实施形态的第二绝缘膜17相同的材料所构成，且由相同的方法形成。此外，在图10中，填埋至台沟26A内的第二绝缘膜27A虽形成为未延伸达至阳极电极14的端部上，但亦可形成为延伸至阳极电极14的端部上。
接着，如图11所示，使用切割刀，沿着延伸至第二开口部23B内的划痕DL2将由半导体衬底10以及层叠于半导体衬底10的各层所构成的层叠体予以切割，切削比第二开口部23B的宽度还窄的区域，而分离成多个台型二极管。
在此，如同上述，由于第二绝缘膜27B是填埋至划痕沟26B内、且其外侧亦连续形成至第一绝缘膜23上，因此与已知例相比，具有较高的机械性强度。因此，在切割刀沿着划痕DL2切削第二绝缘膜27B时，能抑制第二绝缘膜27B的在P型半导体层12表面附近的区域剥离。结果，能提升台型二极管的良率及生产性。
此外，由于第二绝缘膜27是在台沟26内覆盖达至比N-型半导体层11还深的半导体衬底10中，因此亦具有用以防止水分等渗入至台型二极管的活性化区域的保护环的功能。
此外，本发明并未限定于上述实施形态，只要在未脱离本发明的要旨的范围内，当然可进行各种变更。例如，在上述各实施形态中，在台沟16、26A的外侧区域中亦可不形成第一绝缘膜13、23。在此情形中，在台沟16、26A的外侧区域中，第二绝缘膜17、27B是延伸形成于P型半导体层12的表面上。
此外，在各实施形态中，N+型的半导体衬底10、N-型半导体层11、以及P型半导体层12各者的导电型亦可相反。此外，亦可直接于N型的半导体衬底上形成P型半导体层。在各实施形态中，虽以台型二极管为例来说明，但本发明亦可应用于其它台型半导体器件。例如本发明亦可应用于台型双极性晶体管、台型MOSFET(Meral-Oxide Semiconductor FieldEffect Transistor；金属氧化物半导体场效应晶体管)、台型IGBT(Insulated Gate Bipolar Transistor；绝缘栅双极晶体管)、以及台型栅流体(thyristor)等。例如，在台型双极性晶体管的情形中，于P型半导体层12的表面进一步设置N型半导体层，由此能获得NPN型的双极性晶体管构造。
Claims (15)
1.一种台型半导体器件的制造方法，具备有：
准备包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体衬底，并形成局部性地覆盖所述第二半导体层的表面的第一绝缘膜的步骤；
形成具有离未被所述第一绝缘膜覆盖的所述第二半导体层的表面达预定深度的台沟的步骤；
形成从所述台沟侧面延伸至所述台沟外的所述第二半导体层的表面的第二绝缘膜的步骤；以及
沿着所述台沟切削比所述台沟的宽度还窄的区域以进行切割的步骤。
2.一种台型半导体器件的制造方法，具备有：
准备包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层并具有PN接合部的半导体衬底，并形成局部性地覆盖所述第二半导体层的表面的第一绝缘膜的步骤；
形成具有离未被所述第一绝缘膜覆盖的所述第二半导体层的表面达预定深度的台沟，并于邻接所述台沟而设置的划痕区域形成划痕沟的步骤；
形成覆盖所述台沟及所述划痕沟的第二绝缘膜的步骤；以及
沿着被所述第二绝缘膜覆盖的所述划痕沟切削比所述划痕沟的宽度还窄的区域以进行切割的步骤。
3.如权利要求2所述的台型半导体器件的制造方法，其中，所述划痕沟是比所述台沟还浅。
4.如权利要求1至3中任一项所述的台型半导体器件的制造方法，其中，所述第二绝缘膜是由有机绝缘物所构成。
5.如权利要求4所述的台型半导体器件的制造方法，其中，所述有机绝缘物为聚酰亚胺或环氧树脂。
6.如权利要求1至3中任一项所述的台型半导体器件的制造方法，其中，所述台沟是到达所述第一半导体层中。
7.如权利要求1至3中任一项所述的台型半导体器件的制造方法，其中，所述第一半导体层包含有第一层以及形成于所述第一层的表面并具有比所述第一层的浓度还低的第二层；所述第二层与所述第二半导体层连接。
8.如权利要求7所述的台型半导体器件的制造方法，其中，所述台沟是到达所述第一层中。
9.一种台型半导体器件，具备有：
半导体衬底，包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；
第一绝缘膜，局部性地覆盖所述第二半导体层的表面；
台沟，具有离未被所述第一绝缘膜覆盖的所述第二半导体层的表面达预定的深度；以及
第二绝缘膜，以覆盖所述第二半导体层的表面端部的方式从所述台沟侧面延伸。
10.一种台型半导体器件，具备有：
半导体衬底，包含有第一导电型的第一半导体层以及形成在该第一半导体层表面的第二导电型的第二半导体层，并具有PN接合部；
第一绝缘膜，局部性地覆盖所述第二半导体层的表面；
台沟，具有离未被所述第一绝缘膜覆盖的所述第二半导体层的表面达预定的深度；
划痕沟，设置于所述台沟外测；以及
第二绝缘膜，以覆盖所述划痕沟中的所述第二半导体层的表面以及所述台沟的方式从所述划痕沟外侧端部延伸。
11.如权利要求9或10所述的台型半导体器件，其中，所述第二绝缘膜是由有机绝缘物所构成。
12.如权利要求11所述的台型半导体器件，其中，所述有机绝缘物为聚酰亚胺或环氧树脂。
13.如权利要求9至10中任一项所述的台型半导体器件，其中，所述台沟是到达所述第一半导体层中。
14.如权利要求9至10中任一项所述的台型半导体器件，其中，所述第一半导体层包含有第一层、以及形成于所述第一层的表面并具有比所述第一层的浓度还低的第二层；所述第二层是与所述第二半导体层连接。
15.如权利要求14所述的台型半导体器件，其中，所述台沟是到达所述第一层中。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-332702 | 2007-12-25 | ||
| JP2007332702 | 2007-12-25 | ||
| JP2007332702A JP2009158589A (ja) | 2007-12-25 | 2007-12-25 | メサ型半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101471258A CN101471258A (zh) | 2009-07-01 |
| CN101471258B true CN101471258B (zh) | 2012-11-07 |
Family
ID=40787616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101833479A Expired - Fee Related CN101471258B (zh) | 2007-12-25 | 2008-12-02 | 台型半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8368181B2 (zh) |
| JP (1) | JP2009158589A (zh) |
| KR (1) | KR101080447B1 (zh) |
| CN (1) | CN101471258B (zh) |
| TW (1) | TW200929437A (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5074172B2 (ja) * | 2007-12-21 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) * | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
| JP5235829B2 (ja) * | 2009-09-28 | 2013-07-10 | 株式会社東芝 | 半導体装置の製造方法、半導体装置 |
| JP4862965B1 (ja) * | 2011-01-25 | 2012-01-25 | 三菱電機株式会社 | 半導体ウェハ、半導体バー、半導体ウェハの製造方法、半導体バーの製造方法、半導体素子の製造方法 |
| DE102011112659B4 (de) * | 2011-09-06 | 2022-01-27 | Vishay Semiconductor Gmbh | Oberflächenmontierbares elektronisches Bauelement |
| JP6299412B2 (ja) * | 2014-05-15 | 2018-03-28 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US9893231B2 (en) | 2015-03-19 | 2018-02-13 | Epistar Corporation | Light emitting device and method of fabricating the same |
| EP3113219B1 (de) * | 2015-06-30 | 2020-03-11 | SEMIKRON Elektronik GmbH & Co. KG | Halbleiterbauelement und verfahren zu dessen herstellung |
| CN110770918B (zh) * | 2017-04-19 | 2023-03-10 | 麦克姆技术解决方案控股有限公司 | 用于hast改进的器件隔离设计规则 |
| DE102018106434B4 (de) | 2017-06-30 | 2023-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleiter-Bauelement und Verfahren zu dessen Herstellung |
| US11121050B2 (en) * | 2017-06-30 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of a semiconductor device |
| US10497690B2 (en) * | 2017-09-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly |
| CN110838515B (zh) | 2018-08-17 | 2023-10-20 | 铠侠股份有限公司 | 半导体晶片及半导体装置 |
| CN109904109B (zh) * | 2019-01-31 | 2021-05-28 | 上海朕芯微电子科技有限公司 | 一种双极集成电路的隔离结构及隔离结构的形成方法 |
| JP7370215B2 (ja) * | 2019-10-25 | 2023-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2021117345A1 (ja) * | 2019-12-12 | 2021-06-17 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051111A (ja) * | 2003-07-30 | 2005-02-24 | Matsushita Electric Ind Co Ltd | メサ型半導体装置 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5719869B2 (zh) | 1974-09-18 | 1982-04-24 | ||
| JPS5310279A (en) * | 1976-07-16 | 1978-01-30 | Mitsubishi Electric Corp | Mesa type semiconductor device |
| US4227975A (en) | 1979-01-29 | 1980-10-14 | Bell Telephone Laboratories, Incorporated | Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors |
| US4656497A (en) | 1984-11-01 | 1987-04-07 | Ncr Corporation | Trench isolation structures |
| JPH0728044B2 (ja) * | 1985-08-23 | 1995-03-29 | サンケン電気株式会社 | ガラス被覆半導体チツプの製造方法 |
| US4824797A (en) * | 1985-10-31 | 1989-04-25 | International Business Machines Corporation | Self-aligned channel stop |
| JPH0244729A (ja) | 1988-08-05 | 1990-02-14 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| US5164218A (en) | 1989-05-12 | 1992-11-17 | Nippon Soken, Inc. | Semiconductor device and a method for producing the same |
| US4974050A (en) * | 1989-05-30 | 1990-11-27 | Motorola Inc. | High voltage semiconductor device and method |
| JP3155894B2 (ja) | 1994-09-29 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5726086A (en) * | 1996-11-18 | 1998-03-10 | Mosel Vitelic Inc. | Method of making self-aligned cylindrical capacitor structure of stack DRAMS |
| JPH1140797A (ja) * | 1997-05-19 | 1999-02-12 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| KR19990003500A (ko) | 1997-06-25 | 1999-01-15 | 김영환 | 레이저 다이오드 및 그 제조 방법 |
| US5882986A (en) | 1998-03-30 | 1999-03-16 | General Semiconductor, Inc. | Semiconductor chips having a mesa structure provided by sawing |
| JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| JP3514227B2 (ja) * | 2000-10-23 | 2004-03-31 | サンケン電気株式会社 | 半導体素子 |
| JP4421144B2 (ja) | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
| JP2003124478A (ja) | 2001-10-09 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| DE10162065A1 (de) | 2001-12-17 | 2003-06-26 | Infineon Technologies Ag | Verfahren zum Grabenätzen |
| TWI241028B (en) | 2002-03-08 | 2005-10-01 | Sanken Electric Co Ltd | Semiconductor device and its manufacturing method |
| JP3985582B2 (ja) | 2002-05-24 | 2007-10-03 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2004128063A (ja) | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3972846B2 (ja) * | 2003-03-25 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| TWI266367B (en) | 2003-11-14 | 2006-11-11 | Ind Tech Res Inst | Method for smoothing the sidewall ripples of an etching structure |
| JP2005276877A (ja) * | 2004-03-23 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2006012889A (ja) * | 2004-06-22 | 2006-01-12 | Canon Inc | 半導体チップの製造方法および半導体装置の製造方法 |
| JP4982948B2 (ja) | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| US7776672B2 (en) | 2004-08-19 | 2010-08-17 | Fuji Electric Systems Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2006130868A (ja) | 2004-11-09 | 2006-05-25 | Canon Inc | インクジェット記録ヘッド及びその製造方法 |
| JP2006287118A (ja) * | 2005-04-04 | 2006-10-19 | Canon Inc | 半導体装置及びその製造方法 |
| JP2006310672A (ja) | 2005-05-02 | 2006-11-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4967340B2 (ja) * | 2005-12-28 | 2012-07-04 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| JP2007207796A (ja) | 2006-01-31 | 2007-08-16 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007305906A (ja) | 2006-05-15 | 2007-11-22 | Renesas Technology Corp | ダイオード |
| JP4789713B2 (ja) | 2006-06-29 | 2011-10-12 | 株式会社豊田中央研究所 | ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法 |
| US7646015B2 (en) * | 2006-10-31 | 2010-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
| JP5074172B2 (ja) * | 2007-12-21 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | メサ型半導体装置及びその製造方法 |
| TW200933899A (en) | 2008-01-29 | 2009-08-01 | Sanyo Electric Co | Mesa type semiconductor device and method for making the same |
-
2007
- 2007-12-25 JP JP2007332702A patent/JP2009158589A/ja active Pending
-
2008
- 2008-11-17 TW TW097144301A patent/TW200929437A/zh unknown
- 2008-12-02 CN CN2008101833479A patent/CN101471258B/zh not_active Expired - Fee Related
- 2008-12-18 US US12/338,694 patent/US8368181B2/en active Active
- 2008-12-23 KR KR1020080132342A patent/KR101080447B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051111A (ja) * | 2003-07-30 | 2005-02-24 | Matsushita Electric Ind Co Ltd | メサ型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009158589A (ja) | 2009-07-16 |
| CN101471258A (zh) | 2009-07-01 |
| US20090160035A1 (en) | 2009-06-25 |
| KR101080447B1 (ko) | 2011-11-04 |
| KR20090069233A (ko) | 2009-06-30 |
| US8368181B2 (en) | 2013-02-05 |
| TW200929437A (en) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101471258B (zh) | 台型半导体器件及其制造方法 | |
| CN101499421B (zh) | 台型半导体装置及其制造方法 | |
| CN101667590B (zh) | 半导体器件及其制造方法 | |
| EP3422415B1 (en) | Semiconductor device comprising a laterally diffused mos transistor | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| CN101465382B (zh) | 台型半导体装置及其制造方法 | |
| US10403554B2 (en) | Method for manufacturing semiconductor device | |
| US7615469B2 (en) | Edge seal for a semiconductor device and method therefor | |
| CN107527922A (zh) | 半导体装置以及半导体装置的制造方法 | |
| WO1995004375A1 (fr) | Dispositf a semi-conducteurs et sa fabrication | |
| CN101604632B (zh) | 台型半导体装置及其制造方法 | |
| US10957685B2 (en) | Multi-trench semiconductor device and method of manufacture thereof | |
| CN101604660A (zh) | 台型半导体装置及其制造方法 | |
| JPH10200104A (ja) | 電圧駆動型半導体装置及びその製造方法 | |
| CN109326592B (zh) | 瞬态电压抑制器及其制造方法 | |
| US20230369485A1 (en) | Configurable low ohmic power circuits | |
| JP3693321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000077548A (ja) | 半導体装置及びその製造方法 | |
| JPH05243502A (ja) | 集積回路 | |
| JPH0262944B2 (zh) | ||
| JPH01302739A (ja) | 誘電体分離半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SANYO SEMICONDUCTOR CO., LTD. NIIGATA SANYO ELECTR Free format text: FORMER OWNER: SANYO SEMICONDUCTOR CO., LTD. SANYO SEMICONDUCTOR MANUFACTURING CO., LTD. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20110121 Address after: Japan Osaka Applicant after: Sanyo Electric Co.,Ltd. Co-applicant after: Sanyo Semiconductor Co.,Ltd. Co-applicant after: Xinxie Sanyo Electronics Co.,Ltd. Address before: Japan's Osaka Moriguchi city Beijing Sakamoto 2 D eyes 5 times 5 Applicant before: Sanyo Electric Co.,Ltd. Co-applicant before: Sanyo Semiconductor Co.,Ltd. Co-applicant before: Sanyo Semiconductor Manufacturing Co.,Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20211202 |