CN101335047A - 闪存装置和调节闪存装置的读电压的方法 - Google Patents

闪存装置和调节闪存装置的读电压的方法 Download PDF

Info

Publication number
CN101335047A
CN101335047A CNA2008101292938A CN200810129293A CN101335047A CN 101335047 A CN101335047 A CN 101335047A CN A2008101292938 A CNA2008101292938 A CN A2008101292938A CN 200810129293 A CN200810129293 A CN 200810129293A CN 101335047 A CN101335047 A CN 101335047A
Authority
CN
China
Prior art keywords
storage unit
voltage
read
flash memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101292938A
Other languages
English (en)
Other versions
CN101335047B (zh
Inventor
姜东求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101335047A publication Critical patent/CN101335047A/zh
Application granted granted Critical
Publication of CN101335047B publication Critical patent/CN101335047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种闪存装置包括单元阵列和读电压调节器。所述单元阵列包括具有第一存储单元的第一区域和具有第二存储单元的第二区域。所述读电压调节器参考从第二区域的存储单元读取的第二数据来确定用于从第一区域的第一存储单元读取第一数据的读电压。

Description

闪存装置和调节闪存装置的读电压的方法
相关申请的交叉引用
本申请要求于2007年6月28日提交的韩国专利申请No.10-2007-0064547的优先权，在此并入其主题作为参考。
技术领域
此处公开的本发明涉及半导体存储装置。更具体地，本发明涉及能够调节读电压的闪存装置。
背景技术
半导体存储装置按照数据存储通常被分为易失性存储器或者非易失性存储器。易失性存储器以高频操作，但是在数据保持方面存在不足，因为它们在没有电源时会丢失数据。相反，非易失性存储器在这方面有用，因为它们不管是否提供电力都能够保持数据。非易失性半导体存储器包括例如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、以及电可擦除可编程ROM(EEPROM)。
MROM、PROM和EPROM在更新内容方面通常被普通用户认为不方便，因为难以擦除数据和写数据。然而，EEPROM日益被用作要求周期或者持续更新的辅助存储装置或者系统编程工具，因为它们能够电擦除数据和写数据。特别是，快闪EEPROM在集成度方面优于传统的EEPROM，因此可以被有利地用作高容量辅助存储单元。NAND型快闪EEPROM(下文被称作“NAND闪存”)在集成度方面通常优于其它类型的快闪EEPROM。
如果需要，则闪存装置是一种能够存储信息和读出信息的集成电路。闪存装置包括多个用数据重写的存储单元。每个存储单元可以存储一位数据或者多位数据。在单位存储单元中存储一位数据的情况下，该存储单元以两个可能阈值电压分布之一来配置(condition)，即两个数据状态“1”或者“0”中的一个。通过比较，在单位存储单元中存储两位数据的情况下，该存储单元以四个可能阈值电压分布之一来配置。而且，在单位存储单元中存储三位数据的情况下，该存储单元以八个阈值电压分布之一来配置。最近，已经对单位存储单元中存储四位数据的可能性进行了研究。
发明内容
本发明的一方面提供了一种包括单元阵列和读电压调节器的闪存装置。该单元阵列包括具有第一多个存储单元的第一区域和具有第二多个存储单元的第二区域。该读电压调节器参考从第二区域的第二多个存储单元读取的第二数据来确定用于从第一区域的第一多个存储单元读取第一数据的读电压。
在各个实施例中，所述第一多个存储单元和所述第二多个存储单元可以连接到相同的字线。所述第二区域的第二多个存储单元可以被编程为最高状态。而且，所述第二区域的第二多个存储单元可以通过索引读电压来读出，所述索引读电压可以是用于将所述第二区域的第二多个存储单元编程为最高状态的校验电压。
在各个实施例中，所述读电压调节器可以对来自第二数据的与接通单元对应的位数进行计数。所述读电压调节器也可以基于对应于接通单元的位数将读电压调节得更低。
在各个实施例中，所述第一多个存储单元和第二多个存储单元可以是多电平单元，每个多电平单元存储多位数据。所述单元阵列可以进一步包括多个标记单元，用于表示所述第一多个存储单元和第二多个存储单元中存储的位数。所述第一多个存储单元、第二多个存储单元和多个标记单元可以连接到相同的字线。
在各个实施例中，所述第二区域可以包括多个对应于多位数据的页的索引区域。而且，根据通过至少一个标记单元读出的页信息，可以从属于所述多个索引区域之一的第二多个存储单元读出第二数据。每个索引区域可以包括通过具有不同电平的索引读电压读出的存储单元。
在各个实施例中，闪存装置还可以包括被配置来生成读电压的高电压发生器。
本发明的另一方面提供了一种闪存装置，包括多个存储单元、页面缓冲器、高电压发生器和读电压调节器。每个存储单元被包含在主区域、空白区域和索引区域之一中。页面缓冲器连接到多个存储单元的位线。高电压发生器对多个存储单元的字线提供读电压。读电压调节器参考从索引区域和空白区域的存储单元读取的第二数据来确定用于从主区域的存储单元读取第一数据的读电压，并且用于设置高电压发生器来生成读电压。
在各个实施例中，所述多个存储单元可以连接到相同的字线。而且，空白区域的存储单元可以包括用于存储表示在主区域中编程的页数的页信息的标记单元。所述索引区域可以包括多个单元区域，每个单元区域对应于页数。
在各个实施例中，所述多个单元区域可以包括多个存储单元，所述多个存储单元可以分别通过具有不同电平的索引读电压来读出。所述第二数据可以包括页信息和从与页信息对应的多个单元区域的存储单元读取的索引数据。
在各个实施例中，所述读电压调节器可以对来自索引数据的与接通单元对应的位数进行计数。所述读电压调节器也可以根据计数的位数来确定读电压。而且，所述读电压调节器可以基于位数将读电压调节得更低。
在各个实施例中，闪存装置可以进一步包括命令寄存器和控制逻辑块，用于响应读命令激活所述读电压调节器。
本发明的又一方面提供了一种多位闪存装置的读方法。所述方法包括：响应读命令从属于索引区域的存储单元读取索引数据；和参考所述索引数据来调节读电压。
在各个实施例中，所述读方法可以进一步包括使用调节的读电压读取属于主区域的存储单元。
在各个实施例中，索引区域的存储单元可以被编程为与多位数据对应的多个阈值电压状态中的最高阈值电压状态。而且，索引区域的存储单元可以通过索引读电压来读出。索引读电压可以是最高阈值电压状态的校验电压。
在各个实施例中，调节读电压可以包括对来自索引数据的与接通单元对应的位数进行计数。而且，基于与接通单元对应的位数，可以将读电压调节得更低。
在各个实施例中，属于索引区域和主区域的存储单元可以连接到相同的字线。
而且，本发明的另一方面提供了一种多位闪存装置的读方法。该方法包括：响应于读命令，读取来自标记单元的页信息；根据页信息，从属于多个索引区域之一的存储单元中读取索引数据；参考索引数据来调节读电压；和使用调节的读电压读取属于主区域的存储单元。
在各个实施例中，属于索引区域和主区域的标记单元和存储单元可以连接到相同的字线。标记单元可以表示属于主区域的存储单元的失败位的数目。而且，标记单元可以至少包括表示第二页是否被编程的第二标记单元、表示第三页是否被编程的第三标记单元和表示第四页是否被编程的第四标记单元。
在各个实施例中，多个索引区域可以包括对应于第二页的第二索引区域、对应于第三页的第三索引区域和对应于第四页的第四索引区域。而且，第二索引区域的存储单元可以通过第二索引读电压来读出，第三索引区域的存储单元可以通过第三索引读电压来读出，并且第四索引区域的存储单元可以通过第四索引读电压来读出。第二到第四读电压可以是相应于页的最高状态的校验电压。
在各个实施例中，调节读电压可以包括对来自索引数据的与接通单元对应的位数进行计数。基于与接通单元对应的位数，可以将读电压调节得更低。
本发明的另一方面提供了一种包括闪存装置和被配置来控制闪存装置的存储器控制器的存储器系统。该闪存装置被配置成包括：单元阵列，包括具有第一多个存储单元的第一区域和具有第二多个存储单元的第二区域；和读电压调节器，用于参考从第二区域的第二多个存储单元读取的第二数据来确定用于从第一区域的第一多个存储单元读取第一数据的读电压。
本发明的另一方面还提供了一种包括闪存装置和被配置来控制闪存装置的存储器控制器的存储器系统。该闪存装置被配置成包括多个存储单元、页面缓冲器、高电压发生器和读电压调节器。每个存储单元被包含在主区域、空白区域和索引区域之一中。页面缓冲器连接到存储单元的位线。高电压发生器为存储单元的字线提供读电压。读电压调节器参考从索引区域和空白区域的存储单元读取的第二数据来确定用于从主区域的存储单元读取第一数据的读电压，并且用于设置高压发生器来生成读电压。
本发明的另一方面提供了一种包括存储器系统和计算系统的信息处理系统，包括存储器系统作为存储系统。该存储器系统被配置成包括闪存装置和被配置来控制闪存装置的存储器控制器。该闪存装置包括：单元阵列，包括具有第一多个存储单元的第一区域和具有第二多个存储单元的第二区域；和读电压调节器，用于参考从第二区域的第二多个存储单元读取的第二数据来确定用于从第一区域的第一多个存储单元读取第一数据的读电压。
本发明的另一方面还提供了一种包括存储器系统和计算系统的信息处理系统，包括存储器系统作为存储系统。该存储器系统被配置成包括闪存装置和被配置来控制闪存装置的存储器控制器。该闪存装置包括多个存储单元、页面缓冲器、高电压发生器和读电压调节器。每个存储单元被包含在主区域、空白区域和索引区域之一中。页面缓冲器连接到存储单元的位线。高电压发生器为存储单元的字线提供读电压。读电压调节器参考从索引区域和空白区域的存储单元读取的第二数据来确定用于从主区域的存储单元读取第一数据的读电压，并且用于设置高电压发生器来生成读电压。
下面参考附图提供了本发明的各个实施例的特性和优点的进一步描述。
附图说明
将参考附图来描述本发明的非限制性和非穷尽的实施例，其中除非特别规定，则相似的附图标记指代相似的部件。附图中：
图1是示出由于多位闪存单元的电荷损失而造成的影响的图解说明图；
图2是示出根据本发明示例性实施例的存储区域的构成图；
图3是示出根据本发明示例性实施例的、在读取索引区域的同时调节读电压的图解说明图；
图4是示出根据本发明示例性实施例的、基于通过读取索引区域而产生的失败位的数目的读电压组的示例表；
图5是根据本发明示例性实施例的闪存装置的方框图；
图6是示出根据本发明示例性实施例的用于调节读电压的方法的流程图；
图7示出了根据本发明示例性实施例的与页对应的索引电平的图解说明图；
图8是示出根据本发明示例性实施例的标记单元和索引区域的构成图；
图9是示出根据本发明示例性实施例的参考读电压组的读操作的流程图；
图10是本发明示例性实施例的存储系统的方框图；和
图11是根据本发明示例性实施例的信息系统的方框图。
具体实施方式
现在将参考附图来更全面地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明能够以各种不同的方式来体现，并且不应当被曲解为仅限于所图解的实施例。相反，这些实施例被提供为示例，以便向本领域的普通技术人员传达本发明的概念。因此，对于本发明的一些实施例并没有描述已知的处理、组件和技术。整个附图和书面的描述中，相似的附图标记将被用来指向相同或者类似的元件。
在整个该描述中，高温应力(hot temperature stress，HTS)被提供作为注入到闪存单元的浮置栅极的电荷损耗的一般原因的示例。然而，应当理解为，HTS仅是导致电荷损失的许多潜在原因之一。而且，NAND闪存装置被用作用于描述和图解根据本发明的各个实施例的特征和功能的典型。
将结合附图来描述本发明的示例性实施例。所述实施例致力于能够最小化读错误的多位闪存装置以及用于在多位闪存装置中调节读电压的方法。
图1是示出例如由于来自多位闪存单元的高温应力(HTS)引起的电荷损失造成的阈值电压分布的变化的图解说明图。图1示出了由正常编程操作形成的目标阈值电压分布10、20、30、40以及由HTS引起的异常阈值电压分布25、35和45。对于阈值电压的第一状态ST1，通过校验电压Vvfy1来编程存储单元。对于第二状态ST2，通过校验电压Vvfy2来编程存储单元。对于第三状态ST3，通过校验电压Vvfy3来编程存储单元。在对目标分布20、30和40编程之后，注入到存储单元的浮置栅极的电子由于HTS可能泄漏(或者丢失)。由于注入到浮置栅极的电子的泄漏，存储单元的阈值电压从目标分布20、30和40被分别偏移到分布25、35和45。通常，用于检索来自存储单元的数据的读电压被固定在固定电平，尽管具有阈值电压分布的偏移。因此，需要适当地偏移读电压，以便补偿例如由于HTS的影响引起的偏移的阈值电压分布。
偏移阈值电压的程度或者比率根据阈值电压的位置而变化。具体地，在相同的HTS条件下，阈值电压分布40移动到阈值电压分布45，阈值电压分布30移动到阈值电压分布35，以及阈值电压分布20移动到阈值电压分布25。在阈值电压分布当中，在偏移比率上可能存在差别。例如，对应于第三状态ST3的阈值电压分布40和45彼此相差电压差距ΔV3。对应于第二状态ST2的阈值电压分布30和35彼此相差电压差距ΔV2。类似地，对应于第一状态ST1的阈值电压分布20和25彼此相差电压差距ΔV1。电压差距ΔV1、ΔV2和ΔV3可以类似地彼此不同。因此，根据目标分布与当前分布之间的电压差距而调节各自读电压50(Vvfy3、Vvfy2和Vvfy1)。另外，由于HTS的程度，在来自浮置栅极的电子泄漏中也可能存在差别。因此，本发明的实施例能够检测HTS程度并且参考检测到的HTS程度来选择调节读电压的比率。
图2是示出根据本发明示例性实施例的存储区域的构成图。基于通过例如以字线或者存储块单元将存储单元分配成图2的区域而对由于HTS引起的电荷损失率进行的量化，可以根据量化的HTS程度来调节读电压。参考图2，存储单元在主区域100、空白区域110和索引区域120中。主区域100的存储单元被用外部提供的数据编程。空白区域110的存储单元存储有关主区域100中存储的数据的控制信息。具体地，在根据本发明示例性实施例的闪存装置中，空白区域110包括标记单元。该标记单元用来以编程的位数来指令多位闪存单元。标记单元中存储的数据可被称作“页信息”。
根据示例性实施例的闪存装置的单元阵列也包括与索引区域120对应的存储单元。索引区域120中包含的存储单元被编程为主区域100中编程的多位数据当中的最高阈值电压状态。在读操作期间，响应于与HTS索引电平(HIL)对应的读电压而读取索引区域120的存储单元。可以通过最高阈值电压状态的校验电压来选择HIL。从索引区域120读出的数据可被称作“索引数据”。根据索引数据，通过对与接通单元对应的位数(逻辑“1”)进行计数可以量化电荷损失的程度。能够获得的电荷损失量化的程度(resolution)是基于索引区域120中包含的存储单元的数目的。在示例性实施例中，索引区域120可以包括能够形成与阈值电压分布对应的曲线的存储单元。例如，16或者32字节的存储单元可被分配给索引区域120。
存储区域的分配可被应用于与单条字线连接的存储单元或者存储块中包含的存储单元。为了描述简洁，所述的示例性实施例被示出为连接到单条字线的、被分配成主区域100、空白区域110和索引区域120的存储单元的结构。
图3是示出根据本发明示例性实施例的、在读取索引区域120(HIF)的同时调节读电压Vrd的图解说明图。参考图3，属于索引区域HIF的每个存储单元被编程到最高状态，形成相应的阈值电压分布130。属于主区域100(MF)的存储单元通过利用多位数据的编程操作，以具有对应于擦除状态ST0的阈值电压分布或者阈值电压分布150、160或者170之一来配置。
然而，由于HTS，索引区域HIF的存储单元的阈值电压分布130可以朝着阈值电压分布140偏移。在HTS发生以后，主区域MF的存储单元的阈值电压分别偏移到分布155、165和175。如果通过仍未被调节的读电压180(Vrd1、Vrd2和Vrd3)读取主区域MF，则尤其可能失败地部分读取阈值电压分布175中包含的存储单元。换句话说，当使用未调节的读电压Vrd3来读出主区域MF的存储单元时，从第三状态ST3的存储单元读出的数据可能包括错误。当使用调节的读电压190(Vrd1’、Vrd2’和Vrd3’)来读出主区域MF的存储单元时，能够没有错误地或者成功地读出主区域MF的存储单元。默认读电压180(Vrd1～Vrd3)到调节的读电压190(Vrd1’～Vrd3’)的调节补偿了由HTS引起的不利影响。通过读取索引区域HIF和计数失败位可以进行对读电压190的这一调节。
使用对应于HIL的索引读电压来执行读出索引区域HIF的存储单元。根据索引数据，可以计数对应于接通单元(即失败位)的位数。通过阈值电压分布140的阴影部分(在HIL以下)来表示对应于失败位的存储单元。相应的调节的读电压的电平通过失败位的数目来确定。在根据失败位的数目确定调节读电压的计数之后，可以设置高电压发生器(未示出)来生成调节的读电压190(Vrd1’～Vrd3’)。然后，对于主区域MF的存储单元，使用调节的读电压190来执行读操作。
根据索引区域HIF的读操作和计数的失败位的数目可以调节读电压。可以通过索引区域HIF的读操作实时地量化电荷损失程度。然后，在主区域的读操作中，使用调节的读电压190可以最小化读错误。
图4是示出根据本发明示例性实施例的、在读取索引区域HIF之后计数的失败位的数目和与失败位的数目对应的调节的读电压电平的示例的表格。参考图4，在索引区域HIF中的存储单元的读操作之后，对失败位的数目进行计数。然后，根据计数的结果，确定调节的读电压的电平。图4的表格示出了图3中所示的包括两位存储单元(2位MLC)的示例。为了说明目的，假设索引区域HIF中包含的存储单元的数目对应于32字节。
通过索引区域HIF的读操作，对由于电荷损失(或者电荷泄漏)而生成的失败位的数目进行计数。根据失败位的数目来确定分别对应于偏移的阈值电压分布155、165和175的调节的读电压Vrd1’、Vrd2’和Vrd3’。如果没有检测到失败位的数目或者如果检测到的失败位的数目小于参考值，则不调节读电压。
如图4所示，当失败位的数目被检测为在1到8位的范围内时，与阈值电压状态对应的读电压被调节为比默认读电压Vrd1、Vrd2和Vrd3分别低第一预定调节电平ΔV11、ΔV21和ΔV31。当失败位的数目被检测为在9到40位的范围内时，与阈值电压状态对应的读电压被调节为比默认读电压Vrd1、Vrd2和Vrd3分别低第二预定调节电平ΔV12、ΔV22和ΔV32。当失败位的数目被检测为在41到160位的范围内时，与阈值电压状态对应的读电压被调节为比默认读电压Vrd1、Vrd2和Vrd3分别低第三预定调节电平ΔV13、ΔV23和ΔV33。当失败位的数目被检测为大于161位(20字节)时，与阈值电压状态对应的读电压被调节为比默认读电压Vrd1、Vrd2和Vrd3分别低第四预定调节电平ΔV14、ΔV24和ΔV34。在实施例中，与较高阈值电压对应的读电压具有较高的调节电平。例如，第一调节电平与其它调节电平关系如下：ΔV11＜ΔV21＜ΔV31。
应当理解，如图4所示的上面关于读电压的调节电平和失败位数讨论的维数和单位是用于解释本发明的示例性实施例的示例。例如，可以基于编程页数来修改对应于调节电平的读电压的分组模式(grouping pattern)。
图5是根据本发明示例性实施例的闪存装置的方框图。参考图5，如下所讨论的，读电压调节器250参考从索引区域HIF读取的数据，设置用于读出主区域MF的存储单元的读电压的最佳电平。
闪存装置200包括用于存储数据的单元阵列，该单元阵列被划分为主区210、空白区220和索引区230(例如，分别对应于图2中所示的主区域100、空白区域110和索引区域120)。区210、220和230参考列地址而被划分(sector)。主区210存储外部提供的数据。例如，在普通NAND闪存中，多个存储单元串联连接到单条字线。HTS通常迫使存储单元的阈值电压向下偏移。空白区220存储控制信息，诸如坏块数据或者纠错数据(ECC数据)。更具体地，空白区220包括标记单元，其被布置成对应于字线并且通过相应的字线存储页信息。例如，对于多位存储单元结构，单位存储单元存储多位的数据。页信息表示在连接到相应字线的存储单元中存储了多少位数据。索引区230包括用于读出例如由于HTS引起的电荷损失程度的存储单元。属于索引区230的存储单元被编程为最高阈值电压状态，因此它们首先受到HTS影响。索引区230中包含的存储单元然后被HIL读出。因此可以量化HTS影响并且通过对读出位中的失败位的数目进行计数可以估计HTS影响。
在多位闪存装置200中，单元阵列的区210、220和230包括多位单元，每个存储m位数据(其中m是大于1的正整数)。在示例性实施例中，使用提供给单位字线的编程电压将要被同时编程的页数据写入到存储单元。在读操作期间，连接到单位字线的存储单元中存储的页数据被读出并且被页面缓冲器240锁存，同时读电压被提供给字线。因此，读电压可被调节的最小单位对应于字线。在最佳条件下对于多条字线各自选择读电压。字线可被分割地分配到偶数页和奇数页，并且对于该偶数页和奇数页可以单独地提供读电压。当单位多位存储单元被以多位编程时，根据本实施例，对于多位数据的每页可以进行读电压调节。
页面缓冲器240根据操作模式操作为写驱动器电路或者读出放大器电路。在编程操作中，在区210、220和230中的将被编程的页数据被载入到页面缓冲器240。载入的页数据被传送到位线并且在存储单元中被编程。在读操作中，页面缓冲器240操作来读出和锁存单元阵列的区210、220和230的所选存储单元中存储的数据。
读电压调节器250对属于字线或者单元阵列的区210、220和230中包含的单位页的存储单元设置最佳读电压。如果输入读命令，则命令寄存器和控制逻辑块260进行读操作的整个控制功能。具体地，响应于读命令，命令寄存器和控制逻辑块260将控制信号发送到读电压调节器250用于执行读电压调节。读电压调节器250响应于控制信号，提供HIL的读电压用以读出索引区230的存储单元。通过页面缓冲器240将读索引数据提供给读电压调节器250。读电压调节器250参考向其传送的索引数据来对失败位的数目进行计数。失败位的数目对应于具有低于图3所示的HIL的阈值电压的存储单元的数目。
读电压调节器250参考计数的失败位的数目来选择读电压。读电压调节器250包括通过失败位的数目选择的读电压组。每个读电压组包括对应于每个阈值电压状态或者分布的调节的读电压信息。读电压调节器250控制高电压发生器270来生成选择的一个读电压。在通过高电压发生器270调节读电压之后，读操作开始使用调节的读电压来读出主区210的存储单元。在该读操作期间，通过输入/输出缓冲器(未示出)外部地输出从主区210读出的数据。
命令寄存器和控制逻辑块260响应于从闪存装置200的外部系统(例如存储器控制器)输入的读命令，提供用于激活读电压调节器250的控制信号。按照控制信号，读电压调节器250读出索引区230(即，HIF)的存储单元，并且参考读出结果来调节高电压发生器270的读电压。
高电压发生器270将字线电压提供给由区210、220和230组成的单元阵列。高电压发生器270根据操作模式将具有各种电平的字线电压选择性地提供给字线。在编程操作期间，高电压发生器270将编程电压Vpgm提供给所选的字线。在读操作期间，高电压发生器270提供读电压Vrd用以读取耦接到所选字线的所选页。具体地，根据本发明的示例性实施例，高电压发生器270能够对所选字线提供特定于该字线的读电压。根据读取索引区230(或者索引区域HIF)的结果，高电压发生器270被设置来生成单独通过字线的页调节的读电压。高电压发生器270能够将最佳的读电压提供给每条字线。另外地，高电压发生器270能够提供对应于单位字线的页的最佳读电压。
为了将最佳读电压提供给每条字线的页，高电压发生器270包括设置寄存器271。该设置寄存器271存储用于生成字线的最佳读电压的设置数据。设置寄存器217中存储的设置数据是为最佳读电压准备的，每个最佳读电压分别对应于字线的页。从读电压调节器250中生成并且从读取索引区230的结果中获得该设置数据。在读取索引区230用于设置最佳读电压的同时，高电压发生器270提供高分辨率的读电压。
行译码器280响应于行地址来选择字线。行译码器280将读电压(或者字线电压)进一步传送到被选字线。
使用上述的结构，根据本发明描述的实施例，闪存装置200能够提供对字线的页最佳的读电压。通过设置最佳读电压，闪存装置200能够减少或最小化读操作中的读错误。
图6是示出根据本发明示例性实施例的用于通过图5的读电压调节器250调节读电压的方法的流程图。图6示出了读电压调节器250对索引区230(或者索引区域HIF)的读操作和高电压发生器270的设置寄存器271的设置操作。读电压调节器250通过进行索引区230的读操作来得到由于HTS引起的电荷损失程度，并且根据电荷损失程度来调节读电压。将结合附图来描述读电压调节器250进行的索引区230的读操作和对读电压的设置操作。
首先，从闪存装置200的外部系统输入读命令(S10)。响应于该读命令，命令寄存器和控制逻辑块260生成并传送控制信号到读电压调节器250，该读电压调节器250开始响应于该控制信号而调节读电压。读电压调节器250参考索引电平HIL而进行对索引区230(或者索引区域HIF)的读操作(S20)。通过页面缓冲器240来读出和锁存索引区230的存储单元(或者索引单元)中存储的数据。读命令可以是例如用于单位页的读命令。因此，页面缓冲器240也将读出和锁存来自被选页的主区210(或者主区域MF)的数据。读电压调节器250仅选择从索引区230的存储单元读出和锁存的索引数据。
读电压调节器250参考向其输入的索引数据来对失败位的数目进行计数(S30)。失败位与由于HTS引起的电荷损失程度成比例地产生，对应于具有比索引电平HIL低的阈值电压的存储单元。因此，计数失败位相当于计数索引数据中包含的接通单元的数目(即逻辑“1”的数目)的操作。
根据失败位的数目的计数，读电压调节器250参考失败位的数目来选择与阈值电压状态或者分布对应的读电压。通常，如图4的表格所示，读电压调节器250能够选择参考失败位数调节的读电压的组。而且，读电压调节器250设置高电压发生器270来生成选择的一个读电压(S40)。例如，高电压发生器270的设置寄存器271接收用于生成选择的读电压的代码。在调节读电压之后，对主区210执行读取相应于第一读命令的页(S50)。在读取主区210之后，外部地输出页面缓冲器240中锁存的读数据(S60)。
通过读操作，索引区域的存储单元被通过索引电平HIL读出为索引数据。根据该索引数据，失败位被计数来估计由于HTS引起的阈值电压的变化。然后，读电压被调节成对应于估计的值，并且使用该调节的读电压从主区域中读出主数据。该读操作有助于减少或者最小化读错误。
图7示出了编程多位闪存装置(例如，四位闪存装置)之后的阈值电压分布。参考图7，四位闪存装置的存储单元以彼此不同的页为条件。类似地，存储单元具有阈值电压窗口和按照页的读边界。因此，必须按照页而在彼此之间不同的索引电平上读取索引区域中包含的存储单元。
换句话说，通过在编程第一页(最低有效位(LSB)页)之后将一位数据编程到闪存单元，存储单元被充电为两个阈值电压状态之一。然而，在编程两位数据之后(例如，在第二页编程之后)，存储单元以四个阈值电压状态之一来配置。在编程三位数据之后(例如，在第三页编程之后)，存储单元达到八个阈值电压状态之一。在编程四位数据之后，存储单元相应地生成十六个阈值电压状态或者分布之一。因此，即使在编程任一页时，阈值电压分布很可能由于存储单元的HTS引起的来自浮置栅极的电荷损失而偏移。因此，用于通过字线选择读电压的最佳电平的技术可以改进按照页分配最佳读电压的功能，如下所述。
而且，第一页(对应于LSB)的阈值电压状态的读电压可被调节或者不根据用户的需要来调节。阈值电压分布的偏移在编程LSB页时相对不重要。
在第二页编程之后，第二页编程对阈值电压分布的影响比LSB页编程对阈值电压分布的影响更显著。因此，通过第二页编程，存储单元以四个阈值电压状态ST0、ST1、ST2、和ST3之一来配置。当输入读命令时，读电压调节器250通过读出来自空白区220(或者空白区域)的标记单元来获得页信息。当页信息被检测表示已经对第二页进行了编程操作时，根据索引电平HIL_2对索引区230(或者索引区域HIF)进行读操作。读电压调节器250参考从索引区230读出的索引数据来计数失败位。读电压调节器250根据所计数的失败位的数目来确定最佳读电压。
第三页编程对阈值电压分布产生的HTS影响比第二页编程对阈值电压分布产生的HTS影响更显著。因此，在第三页编程之后，存储单元以八个阈值电压状态ST0、ST1、ST2、ST3、ST4、ST5、ST6和ST7之一来配置。当有读命令输入时，读电压调节器250通过从空白区220读出标记单元得到页信息。当页信息表示第三页已经被编程时，读电压调节器250通过索引电平HIL_3调节用于对索引区230的读操作的读电压。读电压调节器250参考索引数据来计数失败位。读电压调节器250也根据所计数的失败位的数目来确定用于读取第三页的最佳读电压。
对应于第四页(最高有效位(MSB)页)的最佳读电压通过索引区230的读操作来确定，该索引区230被编程为与四位数据对应的阈值电压状态的最高一个状态。第四页编程对阈值电压分布产生的HTS影响比第三页编程对阈值电压分布产生的HTS影响更明显。因此，在第四页编程之后，存储单元以十六个阈值电压状态ST0、ST1、ST2、ST3、ST4、ST5、ST6、ST7、ST8、ST9、ST10、ST11、ST12、ST13、ST14和ST15之一来配置。当输入读命令时，读电压调节器250通过从空白区220读出标记单元来得到页信息。当页信息表示第四页已经被编程时，读电压调节器250通过索引电平HIL_4调节用于对索引区230的读操作的读电压。读电压调节器250参考索引数据来计数失败位。读电压调节器250也根据所计数的失败位的数目来确定用于读取第四页的最佳读电压。
在实施例中，读电压调节器250能够通过偏移阈值电压分布来仅对具有高出错概率的页调节读电压。例如，可以仅对MSB页或者MSB页和第三页执行读电压的调节。为了按照页调节读电压，由于大容量的用于按照字线的页生成最佳读电压的设置数据，高电压发生器270的设置寄存器171必须具有大数据存储容量。
图8是示出根据本发明示例性实施例的、用于如图7所示按照页调节读电压的空白区域和索引区域的构成图。参考图8，索引区域HIF(或者索引区230)包括第二、第三和第四索引区HIF_2、HIF_3和HIF_4(HIF_2～HIF_4)，用于读出分别来自第二页、第三页和第四页的HTS影响。索引区域HIF_2～HIF_4中的每一个包括足够的存储单元来形成阈值电压分布。例如，索引区域HIF_2～HIF_4中的每一个包括具有大约16字节的容量的存储单元。
连同每个对应于多位数据的页的索引区域HIF_2～HIF_4一起，空白区域(或者空白区220)包括对应于相应页的标记单元FC2、FC3和FC4(FC2～FC4)。具体地，标记单元FC2～FC4中的每一个存储页信息。页信息被输入到标记单元FC2、FC3和FC4中的每一个，指示其中存储了第一页到第四页的哪一页的数据。当输入读命令时，读电压调节器250读出与标记单元FC2～FC4中存储的页信息对应的主区域(或者主区210)的被编程页(被称作“编程页”)。读电压调节器250通过读出与检测到的编程页对应的索引区域来计数失败位的数目。
图9是示出根据本发明示例性实施例的读电压发生器250的读操作的流程图。参考图9，基于主区域的编程页来确定最佳读电压，并且相应地设置高电压发生器270。为了讨论目的，对于选择的字线而选择按页的最佳读电压，跳过用于选择一条字线的步骤。下面参考附图描述读电压调节器250的操作、检测页信息、按页数据读取索引区域(或者索引区230)、以及选择和设置读电压。
调节读电压以从闪存装置的外部系统接收读命令开始(S100)。响应于该读命令，读电压调节器250读出所选字线的标记单元FC2～FC4(S105)。读电压调节器250检测来自对应于MSB页的标记单元FC2～FC4的页信息。
确定标记单元FC4中存储的页信息(S110)。当标记单元FC4中存储的页信息是“0”时，这意味着主区域(或者主区210)的存储单元已经被编程到第四页。因此，读电压调节器250对第四索引区域HIF_4进行读操作，以便设置与第四页对应的读电压。为此，页面缓冲器240被重置，并且第四索引区域HIF_4的存储单元参考索引电平HIL_4而被读出。读电压调节器250从基于读出结果输出的索引数据中计数失败位。根据所计数的失败位的数目，选择读电压的最佳组用以读取第四页数据(S115)。然后，根据选择的读电压组读出主区域的存储单元的数据(S140)。
否则，当标记单元FC4中存储的页信息是“1”时，这意味着主区域的存储单元存储了少于四位数据的多位数据。因此，读电压调节器250检验来自标记单元FC3的页信息(S120)。当标记单元FC3中存储的页信息是“0”时，这意味着主区域的存储单元已经被编程到第三页。因此，读电压调节器250对第三索引区域HIF_3进行读操作，以便设置与第三页对应的读电压。为此，页面缓冲器240被重置，并且第三索引区域HIF_3的存储单元参考索引电平HIL_3而被读出。读电压调节器250计数来自作为读出结果输出的索引数据的失败位。根据所计数的失败位的数目，选择读电压的最佳组用以读取第三页数据(S125)。然后，根据选择的读电压组读出主区域的存储单元的数据(S140)。
当标记单元FC3和FC4中存储的页信息都是“1”时，这意味着主区域的存储单元存储了少于两位数据的数据。因此，读电压调节器250检验来自标记单元FC2的页信息(S130)。当标记单元FC2中存储的页信息是“0”时，这意味着主区域的存储单元已经被编程到第二页。因此，读电压调节器250对第二索引区域HIF_2进行读操作，以便设置与第二页对应的读电压。为此，页面缓冲器240被重置，并且第二索引区域HIF_2的存储单元参考索引电平HIL_2而被读出。读电压调节器250计数来自作为读出结果示出的索引数据的失败位。根据所计数的失败位的数目，选择读电压的最佳组用以读取第二页数据(S135)。然后，根据选择的读电压组读出主区域的存储单元的数据(S140)。
当标记单元FC2～FC4中存储的页信息都是“1”时，这意味着在主区域中仅第一页数据被编程。因此，读电压调节器250指示在主区域的存储单元中第一页数据被编程，并且页面缓冲器240被控制来外部地输出其锁存的数据(S150)。
因此，参考与另外提供用以读电压调节的、与页对应的标记单元的页信息，读取索引区域。通过从索引区域计数失败位的数目，在选择和设置最佳读电压之后，对主区域进行读操作。通过该读电压设置顺序，闪存装置能够提供减少的或者最小化的读错误。
图10是根据本发明示例性实施例的包括多位闪存装置310的存储系统300(诸如存储卡或者固态盘(SSD))的方框图。闪存装置310可以与例如图5所示的装置相同。参考图10，存储器系统300支持大容量数据存储。根据所述的实施例，存储器系统300也包括存储器控制器320，用于控制主机与闪存装置310之间的数据交换的整个操作。存储器系统300的闪存装置310生成对应于字线和字线的页的最佳读电压，并且使用该最佳读电压进行读操作。因此，以由于调节的读电压而导致的减少的出错率来输出从闪存装置310读出的数据，从而对存储器系统300提供高可靠性。
静态随机存取存储器(SRAM)可被用作用于中央处理单元(CPU)或者存储器控制器320的处理器322的操作存储器。主机接口323包括连接到存储卡300的主机的数据交换协议。检错和纠错(ECC)块324检测和纠正例如从多位闪存装置310读出的数据中的错误。存储器接口325与闪存装置310接口。处理器322进行与存储器控制器320的数据交换的一般操作。尽管未示出，但是对于本领域技术人员来说明显的是，例如存储卡的存储器系统300可以进一步包括只读存储器(ROM)，其例如可以存储与主机接口的代码数据。
在存储器系统300，从闪存装置310中示出具有最少错误的读数据。尽管通过减少读错误，可以通过ECC块324检测到任何错误并且可以纠正任何错误，但是闪存装置310减轻了ECC块324上的负担。
另外地，存储器系统300可被配置成SSD。在这种情况下，相对于SSD的纠错，进一步减少了ECC块324的操作负担。因此，存储器系统300能够完成更高质量和更快的读操作。尽管未示出，但是存储器系统300可被提供为能够例如通过组合应用芯片组、诸如CMOS图像传感器(CIS)的相机图像处理或者移动DRAM来交换大容量数据的信息处理设备。
图11是根据本发明示例性实施例的配备有闪存系统410的信息处理系统400的方框图。参考图11，闪存系统410内嵌于信息处理系统400中(其可以是例如移动设备或者膝上型电脑)。信息处理器系统400包括通过总线460连接到闪存系统410的中央处理单元(CPU)450，该闪存系统410包括存储器控制器411和闪存装置412。RAM 440、用户接口430和调制解调器420类似地连接到总线460。闪存系统410可以与上述的存储卡或者闪存系统基本相同地构造。闪存装置412通过存储器控制器411存储由用户接口430或者CPU450提供的数据。
CPU 450和其它系统组件对应于配备有闪存系统410的主机，可被提供有来自闪存系统410的非常可靠的数据。闪存系统410可被组织为SSD，在这种情况下，信息处理系统400可被提供有高频和高可靠性的数据，从而具有减少的纠错负担。尽管图11中未示出，但是该系统可被进一步配备有应用芯片组、相机图像处理器(例如，CIS)、移动DRAM等等。
闪存或者闪存系统可以通过各种类型的封装来安装，包括：层叠封装(PoP)、球栅阵列(BGA)、芯片规模封装(CSP)、塑料式引线芯片承载封装(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔形式的模芯(Die in Waffle Pack)、晶片形式的模芯(Die in Wafer Form)、芯片直接贴装技术(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型封装(SOIC)、缩小外型封装(SSOP)、薄型小尺寸封装(TSOP)、薄型四方扁平封装(TQFP)、单列直插式封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级处理堆栈封装(WSP)、或者晶片级处理封装(WSP)。
如上所述，本发明提供了能够通过按字线和页调节读电压以便补偿例如由于HTS引起的阈值电压分布偏移来减少和/或最小化读错误的闪存装置或者存储器系统。
尽管已经参考示例性实施例描述了本发明，但是本领域的普通技术人员将会明白，在不背离本发明的精神和范畴的情况下可以进行各种各样的变化和修改。因此，将会理解上面的实施例不是限制性的而是说明性的。

Claims (25)

1.一种闪存装置，包括：
单元阵列，包括具有第一多个存储单元的第一区域和具有第二多个存储单元的第二区域；和
读电压调节器，用于参考从第二区域的第二多个存储单元读取的第二数据来确定用于从第一区域的第一多个存储单元读取第一数据的读电压。
2.如权利要求1所述的闪存装置，其中所述第一多个存储单元和所述第二多个存储单元连接到相同的字线。
3.如权利要求2所述的闪存装置，其中所述第二区域的第二多个存储单元被编程为最高状态。
4.如权利要求3所述的闪存装置，其中所述第二区域的第二多个存储单元通过索引读电压来读出。
5.如权利要求4所述的闪存装置，其中所述索引读电压是用于将所述第二区域的第二多个存储单元编程为最高状态的校验电压。
6.如权利要求5所述的闪存装置，其中所述读电压调节器对来自第二数据的与接通单元对应的位数进行计数。
7.如权利要求6所述的闪存装置，其中所述读电压调节器基于对应于接通单元的位数将读电压调节得更低。
8.如权利要求1所述的闪存装置，其中所述第一多个存储单元和第二多个存储单元是多电平单元，每个多电平单元存储多位数据。
9.如权利要求8所述的闪存装置，其中所述单元阵列进一步包括多个标记单元，用于表示所述第一多个存储单元和第二多个存储单元中存储的位数。
10.如权利要求9所述的闪存装置，其中所述第一多个存储单元、第二多个存储单元和多个标记单元连接到相同的字线。
11.如权利要求10所述的闪存装置，其中所述第二区域包括多个对应于多位数据的页的索引区域。
12.如权利要求11所述的闪存装置，其中所述第二数据是根据由至少一个标记单元读出的页信息从属于所述多个索引区域之一的第二多个存储单元中读出的。
13.如权利要求12所述的闪存装置，其中每个索引区域包括通过具有不同电平的索引读电压读出的存储单元。
14.如权利要求1所述的闪存装置，还包括：
被配置来生成读电压的高电压发生器。
15.一种闪存装置，包括：
多个存储单元，每个存储单元被包含在主区域、空白区域和索引区域之一中；
连接到多个存储单元的位线的页面缓冲器；
高电压发生器，用于对多个存储单元的字线提供读电压；和
读电压调节器，用于参考从索引区域和空白区域的存储单元读取的第二数据来确定用于从主区域的存储单元读取第一数据的读电压，并且用于设置高电压发生器来生成读电压。
16.如权利要求15所述的闪存装置，其中所述多个存储单元连接到相同的字线。
17.如权利要求16所述的闪存装置，其中空白区域的存储单元包括用于存储表示在主区域中编程的页数的页信息的标记单元。
18.如权利要求17所述的闪存装置，其中所述索引区域包括多个单元区域，每个单元区域对应于页数。
19.如权利要求18所述的闪存装置，其中所述多个单元区域包括多个存储单元的存储单元，所述多个单元区域的存储单元分别由具有不同电平的索引读电压来读出。
20.如权利要求19所述的闪存装置，其中所述第二数据包括页信息和从与该页信息对应的多个单元区域的存储单元读取的索引数据。
21.如权利要求20所述的闪存装置，其中所述读电压调节器对来自索引数据的与接通单元对应的位数进行计数。
22.如权利要求21所述的闪存装置，其中所述读电压调节器根据计数的位数来确定读电压。
23.如权利要求22所述的闪存装置，其中所述读电压调节器基于位数将读电压调节得更低。
24.如权利要求15所述的闪存装置，还包括：
命令寄存器和控制逻辑块，用于响应于读命令而激活所述读电压调节器。
25.一种多位闪存装置的读方法，所述方法包括：
响应于读命令而从属于索引区域的存储单元中读取索引数据；和参考所述索引数据来调节读电压。
CN2008101292938A 2007-06-28 2008-06-30 闪存装置和调节闪存装置的读电压的方法 Active CN101335047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR64547/07 2007-06-28
KR1020070064547A KR100891005B1 (ko) 2007-06-28 2007-06-28 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법

Publications (2)

Publication Number Publication Date
CN101335047A true CN101335047A (zh) 2008-12-31
CN101335047B CN101335047B (zh) 2013-11-20

Family

ID=40160221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101292938A Active CN101335047B (zh) 2007-06-28 2008-06-30 闪存装置和调节闪存装置的读电压的方法

Country Status (4)

Country Link
US (1) US8040725B2 (zh)
JP (2) JP5378711B2 (zh)
KR (1) KR100891005B1 (zh)
CN (1) CN101335047B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102483949A (zh) * 2009-08-31 2012-05-30 桑迪士克以色列有限公司 预加载数据到快闪存储装置中
CN103456361A (zh) * 2012-05-29 2013-12-18 三星电子株式会社 操作非易失性存储装置的方法和集成电路存储系统
CN105304114A (zh) * 2014-07-28 2016-02-03 三星电子株式会社 存储装置和操作存储系统的方法
KR20170073800A (ko) * 2015-12-18 2017-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN107039080A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 使用基于经解码数据的误码率的读取阈值电压自适应
TWI655576B (zh) * 2018-06-20 2019-04-01 深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN109791794A (zh) * 2016-07-28 2019-05-21 美高森美解决方案美国股份有限公司 具有后台参考定位和局部参考定位的方法和装置
CN111290876A (zh) * 2018-12-07 2020-06-16 爱思开海力士有限公司 存储器系统及其操作方法
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN113094202A (zh) * 2020-01-08 2021-07-09 西部数据技术公司 用于处理存储器装置中与温度有关的故障的设备和方法
CN115547397A (zh) * 2022-11-25 2022-12-30 芯天下技术股份有限公司 读取芯片配置文件信息的方法、装置、设备及存储介质

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886204B2 (en) * 2006-09-27 2011-02-08 Sandisk Corporation Methods of cell population distribution assisted read margining
US7934052B2 (en) * 2007-12-27 2011-04-26 Pliant Technology, Inc. System and method for performing host initiated mass storage commands using a hierarchy of data structures
KR101518199B1 (ko) * 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
US7859917B2 (en) * 2009-01-08 2010-12-28 Macronix International Co., Ltd. Voltage regulation method and memory applying thereof
US7924614B2 (en) * 2009-01-19 2011-04-12 Macronix International Co., Ltd. Memory and boundary searching method thereof
JP5680275B2 (ja) 2009-01-20 2015-03-04 富士フイルム株式会社 エマルション組成物、該エマルション組成物を含む食品及び化粧品
KR101626528B1 (ko) * 2009-06-19 2016-06-01 삼성전자주식회사 플래시 메모리 장치 및 이의 데이터 독출 방법
US8437193B1 (en) * 2009-07-15 2013-05-07 Marvell International Ltd. Flash memory data recovery
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
US8072805B2 (en) * 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
JP2011159351A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性メモリシステム
US8233324B2 (en) * 2010-03-25 2012-07-31 Sandisk Il Ltd. Simultaneous multi-state read or verify in non-volatile storage
US8576625B1 (en) 2010-04-20 2013-11-05 Marvell International Ltd. Decoder parameter estimation using multiple memory reads
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
KR101703279B1 (ko) * 2010-08-05 2017-02-06 삼성전자 주식회사 플래시 메모리 장치 및 플래시 메모리 장치의 독출 방법
US9135998B2 (en) * 2010-11-09 2015-09-15 Micron Technology, Inc. Sense operation flags in a memory device
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
KR20120088452A (ko) * 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 프로그래밍 방법
US8665650B2 (en) 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
US8547746B2 (en) 2011-02-24 2013-10-01 Micron Technology, Inc. Voltage generation and adjustment in a memory device
US8631288B2 (en) * 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8782330B2 (en) * 2011-05-09 2014-07-15 Bae Systems Information And Electronic Systems Integration Inc. Flash boot and recovery area protection to meet GMR requirements
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
KR20130046130A (ko) * 2011-10-27 2013-05-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20130049543A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 불휘발성 메모리 장치를 제어하는 제어 방법
US8793543B2 (en) 2011-11-07 2014-07-29 Sandisk Enterprise Ip Llc Adaptive read comparison signal generation for memory systems
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
JP5802603B2 (ja) * 2012-04-27 2015-10-28 株式会社東芝 半導体記憶装置
JP2013232097A (ja) 2012-04-27 2013-11-14 Toshiba Corp 半導体記憶装置
US9645177B2 (en) 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
KR20130136734A (ko) * 2012-06-05 2013-12-13 에스케이하이닉스 주식회사 불휘발성 메모리 장치
KR20140008098A (ko) * 2012-07-10 2014-01-21 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
US20140026003A1 (en) * 2012-07-23 2014-01-23 Zhengang Chen Flash memory read error rate reduction
US8811076B2 (en) * 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
KR102077811B1 (ko) * 2012-08-29 2020-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
KR102015906B1 (ko) * 2012-11-12 2019-08-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 읽기 방법
KR102083491B1 (ko) * 2012-12-05 2020-03-02 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9430339B1 (en) 2012-12-27 2016-08-30 Marvell International Ltd. Method and apparatus for using wear-out blocks in nonvolatile memory
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9195587B2 (en) 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation
US9530515B2 (en) 2013-03-13 2016-12-27 Sandisk Technologies Llc Determining read voltages for reading memory
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
TWI521513B (zh) * 2013-06-28 2016-02-11 群聯電子股份有限公司 讀取電壓設定方法、控制電路與記憶體儲存裝置
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
CN105518795B (zh) * 2013-09-13 2019-08-13 东芝存储器株式会社 半导体存储装置以及存储系统
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
KR101503822B1 (ko) * 2013-10-14 2015-03-18 주식회사 디에이아이오 비휘발성 메모리 장치
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9378840B2 (en) * 2013-10-28 2016-06-28 Seagate Technology Llc Systems and methods for sub-zero threshold characterization in a memory cell
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
KR102102175B1 (ko) * 2013-11-05 2020-04-21 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 테스트 방법
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
KR102157875B1 (ko) * 2013-12-19 2020-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
KR20160011939A (ko) * 2014-07-23 2016-02-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9401217B2 (en) * 2014-08-27 2016-07-26 Freescale Semiconductor, Inc. Flash memory with improved read performance
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US9552171B2 (en) 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
US9978456B2 (en) 2014-11-17 2018-05-22 Sandisk Technologies Llc Techniques for reducing read disturb in partially written blocks of non-volatile memory
US9349479B1 (en) 2014-11-18 2016-05-24 Sandisk Technologies Inc. Boundary word line operation in nonvolatile memory
US9535786B2 (en) 2015-02-09 2017-01-03 HGST Netherlands B.V. Adaptive targeting of read levels in storage devices
US9449700B2 (en) 2015-02-13 2016-09-20 Sandisk Technologies Llc Boundary word line search and open block read methods with reduced read disturb
KR101639185B1 (ko) 2015-07-02 2016-07-13 가온미디어 주식회사 무선랜 네트워크에서의 에어타임 제어 방법 및 이를 위한 기록매체
KR20170006977A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9653154B2 (en) 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories
KR102435027B1 (ko) 2015-11-09 2022-08-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9659664B1 (en) 2015-12-15 2017-05-23 International Business Machines Corporation Dynamically adjusting read voltage in a NAND flash memory
KR102656168B1 (ko) 2016-07-06 2024-04-11 삼성전자주식회사 메모리 장치와 이를 포함하는 메모리 시스템
US10581841B2 (en) * 2017-02-13 2020-03-03 Zentel Japan Corporation Authenticated network
JP6953148B2 (ja) * 2017-02-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体記憶装置及びデータ読出方法
US10229749B2 (en) 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
CN109840047A (zh) 2017-11-27 2019-06-04 华为技术有限公司 一种降低读延时的方法及装置
KR102648618B1 (ko) * 2018-03-28 2024-03-19 에스케이하이닉스 주식회사 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
US10559366B2 (en) * 2018-03-30 2020-02-11 Western Digital Technologies, Inc. Boundary word line voltage shift
KR102567314B1 (ko) * 2018-04-27 2023-08-17 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
JP7158965B2 (ja) * 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
US11610116B2 (en) 2018-12-31 2023-03-21 SK Hynix Inc. Storage device performance optimization using deep learning
TWI681393B (zh) * 2019-01-07 2020-01-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
US11017864B2 (en) 2019-06-26 2021-05-25 Seagate Technology Llc Preemptive mitigation of cross-temperature effects in a non-volatile memory (NVM)
US10956064B2 (en) 2019-06-28 2021-03-23 Seagate Technology Llc Adjusting code rates to mitigate cross-temperature effects in a non-volatile memory (NVM)
US10892029B1 (en) * 2019-07-12 2021-01-12 Micron Technology, Inc. Self-adaptive read voltage adjustment using directional error statistics for memories with time-varying error rates
US11017850B2 (en) 2019-08-22 2021-05-25 Seagate Technology Llc Master set of read voltages for a non-volatile memory (NVM) to mitigate cross-temperature effects
US10957407B1 (en) * 2019-10-30 2021-03-23 International Business Machines Corporation Calculating corrective read voltage offsets in non-volatile random access memory
US11086717B2 (en) 2019-10-31 2021-08-10 Seagate Technology Llc Random selection of code words for read voltage calibration
US11636322B2 (en) * 2020-01-03 2023-04-25 Silicon Storage Technology, Inc. Precise data tuning method and apparatus for analog neural memory in an artificial neural network
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
JP6895002B1 (ja) * 2020-05-27 2021-06-30 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
US11587620B2 (en) * 2020-06-05 2023-02-21 Samsung Electronics Co., Ltd. Automatic program voltage selection network
US11960989B2 (en) 2020-07-24 2024-04-16 SK Hynix Inc. Read threshold estimation systems and methods using deep learning
US11810625B2 (en) 2020-10-09 2023-11-07 Seagate Technology Llc Solid-state memory with intelligent cell calibration
US11393539B2 (en) * 2020-11-20 2022-07-19 SK Hynix Inc. Systems and methods for determining change of read threshold voltage
CN113793636B (zh) * 2021-09-10 2024-03-19 深圳大普微电子科技有限公司 一种闪存块磨损度的评估方法及固态硬盘
KR20230056333A (ko) * 2021-10-20 2023-04-27 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 그의 동작 방법
CN116469434A (zh) 2022-01-11 2023-07-21 联华电子股份有限公司 具有修整后参考电流的存储器扇区及其改善存储器读取裕度的方法
US11894080B2 (en) * 2022-04-29 2024-02-06 Sandisk Technologies Llc Time-tagging read levels of multiple wordlines for open block data retention

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11213682A (ja) * 1998-01-30 1999-08-06 Sony Corp 不揮発性半導体記憶装置
KR20010061457A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리의 독출 바이어스 제어장치
JP4517503B2 (ja) 2000-12-15 2010-08-04 株式会社デンソー 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
CN1720587A (zh) * 2002-11-14 2006-01-11 柰米闪芯集成电路有限公司 使用整合技术的组合式非易失性存储器
US6839280B1 (en) * 2003-06-27 2005-01-04 Freescale Semiconductor, Inc. Variable gate bias for a reference transistor in a non-volatile memory
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
KR100612569B1 (ko) * 2005-03-10 2006-08-11 주식회사 하이닉스반도체 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
CN100466105C (zh) * 2005-06-14 2009-03-04 旺宏电子股份有限公司 氮化硅只读存储单元的位的读取方法
JP2007012180A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体記憶装置
JP4988190B2 (ja) * 2005-12-02 2012-08-01 富士通セミコンダクター株式会社 不揮発性半導体メモリ
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
US7606084B2 (en) * 2006-06-19 2009-10-20 Sandisk Corporation Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
JP2008097705A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473460A (zh) * 2009-08-25 2012-05-23 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102473460B (zh) * 2009-08-25 2016-10-12 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102483949A (zh) * 2009-08-31 2012-05-30 桑迪士克以色列有限公司 预加载数据到快闪存储装置中
CN102483949B (zh) * 2009-08-31 2014-12-10 桑迪士克以色列有限公司 预加载数据到快闪存储装置中
CN103456361A (zh) * 2012-05-29 2013-12-18 三星电子株式会社 操作非易失性存储装置的方法和集成电路存储系统
CN105304114A (zh) * 2014-07-28 2016-02-03 三星电子株式会社 存储装置和操作存储系统的方法
CN105304114B (zh) * 2014-07-28 2019-10-25 三星电子株式会社 存储装置和操作存储系统的方法
CN107039080B (zh) * 2015-10-30 2021-11-12 希捷科技有限公司 使用基于经解码数据的误码率的读取阈值电压自适应
CN107039080A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 使用基于经解码数据的误码率的读取阈值电压自适应
KR20170073800A (ko) * 2015-12-18 2017-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102473167B1 (ko) 2015-12-18 2022-12-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN107017028A (zh) * 2015-12-18 2017-08-04 三星电子株式会社 非易失性存储器设备以及对其进行编程的方法
CN107017028B (zh) * 2015-12-18 2022-03-01 三星电子株式会社 非易失性存储器设备以及对其进行编程的方法
CN109791794A (zh) * 2016-07-28 2019-05-21 美高森美解决方案美国股份有限公司 具有后台参考定位和局部参考定位的方法和装置
CN109791794B (zh) * 2016-07-28 2020-09-04 美高森美解决方案美国股份有限公司 具有后台参考定位和局部参考定位的方法和装置
TWI655576B (zh) * 2018-06-20 2019-04-01 深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN111290876A (zh) * 2018-12-07 2020-06-16 爱思开海力士有限公司 存储器系统及其操作方法
CN111290876B (zh) * 2018-12-07 2023-12-26 爱思开海力士有限公司 存储器系统及其操作方法
CN113094202A (zh) * 2020-01-08 2021-07-09 西部数据技术公司 用于处理存储器装置中与温度有关的故障的设备和方法
CN113094202B (zh) * 2020-01-08 2023-12-19 西部数据技术公司 用于处理存储器装置中与温度有关的故障的设备和方法
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN115547397A (zh) * 2022-11-25 2022-12-30 芯天下技术股份有限公司 读取芯片配置文件信息的方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US20090003058A1 (en) 2009-01-01
CN101335047B (zh) 2013-11-20
KR100891005B1 (ko) 2009-03-31
KR20090000466A (ko) 2009-01-07
JP5520408B2 (ja) 2014-06-11
JP2009009688A (ja) 2009-01-15
US8040725B2 (en) 2011-10-18
JP5378711B2 (ja) 2013-12-25
JP2013140670A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN101335047B (zh) 闪存装置和调节闪存装置的读电压的方法
US11953980B2 (en) Memory sub-system with dynamic calibration using component-based function(s)
US7545673B2 (en) Using MLC flash as SLC by writing dummy data
TWI482169B (zh) 後端記憶體系統介面之動態最佳化
US20090164710A1 (en) Semiconductor memory system and access method thereof
US10706944B2 (en) Memory controller for controlling memory device based on erase state information and method of operating the memory controller
US9093154B2 (en) Method, memory controller and system for reading data stored in flash memory
JP2018160065A (ja) メモリシステム
CN107402836A (zh) 半导体存储装置及其存储器系统
KR20170008849A (ko) 임계 전압 분석
TW201705132A (zh) 記憶體系統及其操作方法
US11321170B2 (en) Memory system, memory controller, and method for operating memory system
CN102197437A (zh) 存储器装置中的数据传送及编程
US8374028B2 (en) Sense operation in a memory device
US11474740B2 (en) Memory system and memory controller
US11048582B2 (en) Method for programming non-volatile memory
US8120965B2 (en) Data storage device and data read method
US11881265B2 (en) Memory system and read method
KR20130008302A (ko) 플래시 메모리 장치의 리드 전압 조절 방법 및 이를 이용한 데이터 리드 방법
CN112685213B (zh) 非易失性存储器及其电压校准方法
CN112037837B (zh) 存储器系统、存储器控制器和存储器设备
US20200210285A1 (en) Flash memory and operation method thereof
CN111462801B (zh) 存储器系统及其操作方法
US20230006673A1 (en) Memory system and memory controller
JPH1173785A (ja) 多重レベルメモリ装置及びデータ書込方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant