CN109791794B - 具有后台参考定位和局部参考定位的方法和装置 - Google Patents

具有后台参考定位和局部参考定位的方法和装置 Download PDF

Info

Publication number
CN109791794B
CN109791794B CN201780059770.5A CN201780059770A CN109791794B CN 109791794 B CN109791794 B CN 109791794B CN 201780059770 A CN201780059770 A CN 201780059770A CN 109791794 B CN109791794 B CN 109791794B
Authority
CN
China
Prior art keywords
read
threshold voltage
voltage offset
page
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780059770.5A
Other languages
English (en)
Other versions
CN109791794A (zh
Inventor
A·马瑞利
R·米歇罗尼
R·科恩
A·莫塞克
E·柯斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Solutions US Inc
Original Assignee
Microsemi Solutions US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Solutions US Inc filed Critical Microsemi Solutions US Inc
Publication of CN109791794A publication Critical patent/CN109791794A/zh
Application granted granted Critical
Publication of CN109791794B publication Critical patent/CN109791794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

公开了一种用于减少存储器控制器的等待时间的非易失性存储器系统、非易失性存储器控制器和方法。在关闭块处发生耐久性事件、保留定时器事件或读取干扰事件之际，在偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合。当使用特性被确定为满足使用特性阈值时，读取电路使用阈值电压移位读取指令来执行后续主机请求的读取，并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行对关闭块的页面的读取。

Description

具有后台参考定位和局部参考定位的方法和装置
背景
固态驱动器(SSD)设备通常采用NAND闪存存储器芯片和闪存控制器来管理闪存存储器并在闪存存储器与主机计算机之间传递数据。针对客户端和企业固态驱动器(SSD)的不可校正的误比特率(UBER)要求非常严格，要求客户端SSD的UBER为10-15，并且企业SSD的UBER为10-16。纠错码已被广泛采用以获取达成这些低UBER要求所需要的低误比特率(BER)。在成本的驱动下，NAND行业不断努力推动工艺技术缩减。技术缩减已成功地增加了每mm2的Gbit数目，但这种成功导致了NAND闪存存储器芯片和使用NAND闪存存储器芯片的SSD的BER增加。
在SSD的寿命内执行标准读取操作。然而，随着SSD中的NAND器件老化并经受大量读取、编程和擦除(P/E)循环，BER增加，最终导致解码失败，其中解码过程不能成功地恢复所存储的码字。常规的闪存管理技术已通过在失败的标准读取操作之后立即执行读取重试来延长SSD的寿命，从而允许SSD恢复在原始读取操作中未被恢复的码字。然而，对SSD寿命的这种延长所付出的代价是读取等待时间增加。当由于解码失败而触发读取重试时，SSD的等待时间被增加了执行标准读取操作所需要的时间加上读取重试操作所需要的时间。这带来了问题。因此，需要一种将减少读取等待时间并且将满足严格的UBER要求的方法和装置。
概述
公开了一种非易失性存储器系统，包括状态电路，该状态电路被配置成确定非易失性存储器器件的至少一个使用特性。后台参考定位电路耦合到该状态电路并被配置成：在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合。读取电路耦合到状态电路和后台参考定位电路。该读取电路被配置成确定所确定的使用特性是否满足使用特性阈值。当使用特性被确定为满足使用特性阈值时，该读取电路被配置成：使用阈值电压移位读取指令来执行后续主机请求的对该非易失性存储器器件的读取，并且其中，后续主机请求的对关闭块的页面的读取是使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行的。
公开了一种用于减少非易失性存储器控制器的等待时间的方法，该方法包括标识非易失性存储器器件的每个块中的多个页面群。在该非易失性存储器器件的块被关闭之后，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合。该方法进一步包括：确定该非易失性存储器器件的使用特性是否满足使用特性阈值，并且当使用特性被确定为满足使用特性阈值时，使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对该关闭块的页面的读取。
附图简述
所包括的附图用于提供对本发明的进一步理解，且被纳入到本说明书中并构成其一部分。附图解说了本发明的各实施例，并与说明书一起用于解释本发明的原理。
图1是解说了根据本发明的一实施例的非易失性存储器系统的框图。
图2是解说了根据本发明的一实施例的非易失性存储器控制器和非易失性存储器器件的示图并解说了该非易失性存储器控制器与该非易失性存储器器件之间的通信。
图3是解说了根据本发明的一实施例的存储器逻辑组织的框图。
图4是解说了根据本发明的一实施例的NAND阵列的示图。
图5是解说了根据本发明的一实施例的用于减少对耦合到存储器控制器的非易失性存储器器件的读取等待时间的方法的流程图。
图6是解说了根据本发明的一实施例的用于执行后台参考定位操作的各步骤的流程图。
图7是示出了根据本发明的一实施例的TLC NAND器件的阈值电压分布并解说了对三级单元非易失性存储器器件的下部页面执行的示例性后台参考定位操作的示图。
图8是解说了根据本发明的一实施例的随着水平轴上示出的时间的示例性耐久性事件、保留定时器事件和读取干扰事件的示图。
图9是解说了根据本发明的一实施例的示例性后台读取的示图。
图10是解说了根据本发明的一实施例的用于减少对非易失性存储器器件的读取的等待时间的方法的示图，该方法标识离群者并生成用于被标识为离群者的块的页面群的经更新的阈值电压偏移值。
详细描述
图1中示出了非易失性存储器系统1以包括非易失性存储器控制器11，该非易失性存储器控制器11耦合到用于存储数据的多个非易失性存储器器件20。在本实施例中，非易失性存储器器件20是NAND器件，并且非易失性存储器系统1是包括一个或多个电路板的固态驱动器(SSD)，主机连接器插座12、非易失性存储器控制器11和非易失性存储器器件20被附连到这些电路板上。非易失性存储器系统1还可包括一个或多个分立设备13，这些分立设备13被附连到电路板并被附连到主机连接器插座12、非易失性存储器控制器11和非易失性存储器器件20中的一者或多者。
非易失性存储器控制器11被配置成：通过图1的主机连接器插座12从主机计算机接收读取和写入指令，并对非易失性存储器器件20的存储器单元执行编程操作、擦除操作和读取操作以完成来自主机计算机的指令。例如，在经由主机连接器插座12从主机计算机接收到写入指令之际，存储器控制器11可操作用于通过对一个或多个非易失性存储器器件20执行编程操作(并且在需要时，执行擦除操作)来将数据存储到非易失性存储器系统1中，并且在接收到读取指令之际，非易失性存储器控制器11可操作用于通过对一个或多个非易失性存储器器件20执行主机请求的读取操作来从非易失性存储器系统1读取数据。如本申请中使用的术语“主机请求的读取”仅包括响应于从外部设备接收的(例如，在主机连接器插座12处接收的)指令而执行的那些读取，并且特别包括从主机计算机或其他外部计算设备接收的读取请求。主机请求的读取不包括在后台参考定位操作期间执行的后台读取，或者依照内务操作(诸如但不限于垃圾收集、损耗平衡和块回收)而执行的读取。
在本实施例中，每个非易失性存储器器件20是经封装的半导体管芯或“芯片”，其通过耦合每个非易失性存储器器件20与非易失性存储器控制器11之间的指令、数据和其它信息的导电通路被耦合到非易失性存储器控制器11。在图2中所示的实施例中，每个非易失性存储器器件20包括寄存器24、微控制器25和存储器阵列26，并且每个非易失性存储器器件20通过芯片使能信号线(CE#)、命令锁存使能(CLE)信号线、读取使能信号线(RE#)、地址锁存使能(ALE)信号线、写入使能信号线(WE#)、读取/繁忙(R/B)信号线以及输入和输出(DQ)信号线被耦合到非易失性存储器控制器11。在从主机计算机接收到写入指令之际，写入电路2可操作用于将接收到的数据编码成码字，该码字连同对应的NAND写入指令被发送到寄存器24。微控制器25可操作用于执行所请求的NAND写入指令并通过对存储器阵列26的单元进行编程来将码字存储到存储器阵列26中。响应于从主机计算机接收到读取指令，读取电路9可操作用于向NAND 20发送读取指令，该读取指令被存储在寄存器24中。微控制器25响应于该读取指令而从存储器阵列26读取码字并在寄存器24处输出码字。码字被发送到解码器8，该解码器8可操作用于解码该码字以获取所存储的数据。
现在参照图3，每个非易失性存储器器件20包括被组织成块22和页面23的NAND存储器单元，其中每个块22由共享相同字线群的NAND串构成。每个逻辑页面23由属于相同字线的单元构成。逻辑块22内的逻辑页面23的数目通常是16的倍数(例如，64、128)。在本实施例中，逻辑页面23是用于从NAND存储器读取和向NAND存储器写入的最小可寻址单元，并且逻辑块22是最小可擦除单元。然而，要领会，在本发明的各实施例中，取决于NAND阵列的结构，对小于整个页面进行编程也许是可能的。
图4中示出了示例性存储器阵列30，该存储器阵列30由串联连接以形成NAND串的NAND存储器单元组成。每个NAND串通过选择晶体管(诸如举例而言，选择晶体管31和选择晶体管32)与阵列的其余部分隔离。多个存储器单元通过字线共享栅极电压(Vg)，并且一个存储器单元的漏极是毗邻存储器单元的源极。例如，图3的存储器单元34-39共享字线0(WL0)。存储器单元34-39可以是各自存储单比特信息的单级单元，或者存储每单元2比特、每单元3比特、或每单元4比特的NAND器件。NAND阵列的结构可以是平面或3D的。
在图1中所示的实施例中，非易失性存储器控制器11包括读取电路9，该读取电路9被配置成使用常规读取指令和阈值电压移位读取指令两者来执行对非易失性存储器器件20的读取。正常读取是使用“硬读取指令”(例如，READ指令)来执行的读取，其中在定义存储器单元的比特所需要的每个阈值电压下执行单次读取。阈值电压移位读取和软读取不被认为是正常读取。响应于软读取指令，NAND器件20生成码字加上软信息，该软信息指示对阈值电压和偏移阈值电压的读取的读取结果。
阈值电压移位读取是通过向NAND器件20发送阈值电压移位读取指令来执行的，该阈值电压移位读取指令包括要由NAND器件20用于执行读取的一个或多个阈值电压偏移值。阈值电压偏移值(后文也可被简单地称为“偏移值”或“偏移”)指示用于执行读取的阈值电压将与对应的默认阈值电压偏移的量，并且由NAND器件20的制造商指定。在本实施例中，NAND器件20将使用-2、-1、0、+1和+2的偏移值来执行阈值电压移位读取。对于MLC NAND器件和TLC NAND器件，需要在一个以上阈值电压下进行读取以标识特定比特的值。因此，针对MLC NAND或TLC NAND器件20的阈值电压移位读取指令将包括两个或更多个阈值电压偏移值，针对标识正被读取的特定比特所需要的每个电压位置有一个阈值电压偏移值。响应于接收到包括所需要的阈值电压偏移值的阈值电压移位读取指令，NAND器件20可操作用于在与所指示的阈值电压偏移值相对应的阈值电压下执行读取，以生成指示读取结果的码字。
NAND 20的已擦除块可被称为“空闲块”。当数据被编程到块中时，该块被称为“开放块(open block)”，直至该块的所有页面已被编程。一旦块的所有页面已被编程，该块被称为“关闭块(closed block)”，直至它被擦除。
非易失性存储器控制器11包括写入电路2、存储器存储装置4、耦合到读取电路9的状态电路3、耦合到状态电路3和读取电路9的后台参考定位(BRP)电路6、耦合到读取电路9的解码器电路8、以及局部参考定位(LRP)电路7。存储器存储装置4被配置成存储指示阈值电压移位读取参数和对应索引值的数据。在一个实施例中，指示阈值电压移位读取参数和对应索引值的数据被存储在非易失性存储器控制器11上的存储器存储装置4中。替换地，指示阈值电压移位读取参数和对应索引值的数据可以被存储在一个或多个非易失性存储器器件20中或者分开的分立设备13(其可以是例如DRAM)中。在本实施例中，阈值电压移位读取参数被存储在被示为后台参考定位(BRP)表5的一个或多个表中。
状态电路3被配置成确定非易失性存储器器件20的使用特性。所确定的使用特性可被存储在非易失性存储器控制器11的存储器存储装置4中。替换地，所确定的使用特性可以被存储在一个或多个非易失性存储器器件20中或者分开的分立设备13(其可以是例如DRAM)中。如本发明中使用的术语“使用特性”是在非易失性存储器器件的使用期间确定的值，该值指示非易失性存储器器件直至特定时间点的历史使用，其可以是但不限于非易失性存储器器件20的块或块群的编程和擦除循环数目或误比特率(BER)。
图5解说了用于减少非易失性存储器控制器的等待时间的方法，该方法包括对编程和擦除循环数目进行计数，如步骤100中所示。在本实施例中，状态电路3可操作用于对每个NAND器件20的每个块的编程和擦除(P/E)循环数目进行计数。该方法进一步包括标识非易失性存储器器件的每个块中的多个页面群，如步骤101中所示。在本实施例中，每个非易失性存储器器件20的每个块22被划分成包括具有类似误差特性的页面的页面群。
字线根据其拓扑转变行为被编群为拓扑群(上部页面、中部页面和下部页面)并被编群为各类别。在本实施例中，拓扑转变行为通过将不同字线指派给不同类别来进行分类。在一个解说性实施例中，字线被编群为以下类别：
第一：字线0到字线24。
第二：字线25到字线84。
第三：字线85到字线119。
第四：字线120到字线127。
可以看出，不同的字线群不一定包括相同数目的字线或相同数目的存储器单元。在本实施例中，字线群通过在实验室中分析NAND器件的特性以标识具有类似误差行为的编群来确定。在本解说性实施例中，非易失性存储器器件20是TLC NAND器件，其中每个存储器单元可以存储三个不同的信息比特。由于TLC NAND器件中存在三种页面类型，这给出了以下页面群：
页面群1：字线0-24的上部页面。
页面群2：字线0-24的中部页面。
页面群3：字线0-24的下部页面。
页面群4：字线25-84的上部页面。
页面群5：字线25-84的中部页面。
页面群6：字线25-84的下部页面。
页面群7：字线85-119的上部页面。
页面群8：字线85-119的中部页面。
页面群9：字线85-119的下部页面。
页面群10：字线120-127的上部页面。
页面群11：字线120-127的中部页面。
页面群12：字线120-127的下部页面。
因此，在非易失性存储器器件系统1包括128个非易失性存储器器件、以及每个非易失性存储器器件有2048个块的实施例中，系统1将包括3,145,728(128x2048x12)页面群。
在一个实施例中，除了对页面编群之外，块也可被编群以减少需要管理的页面群数目。在一个示例性实施例中，每个非易失性存储器器件的块被划分成可与非易失性存储器系统1的通道相对应的32个块群，从而将每个非易失性存储器器件20的页面群数目减少到768并将非易失性存储器系统1中的页面群数目减少到98,304。
每个非易失性存储器器件20的每个块的读取次数被计数(102)。在图1中所示的实施例中，状态电路3可操作用于确定每个块的读取次数(BLOCK READ COUNT(块读取计数))并将每个块的读取次数存储在存储器存储装置4中。在本实施例中，当块为开放时(102-103)以及当块为关闭时，每次每个块的页面被读取时，该块的读取次数被递增，并且直到块被擦除(115-116)块读取计数器才被重置(116)。
在一个实施例中，当块为开放时，确定该块开放的时间，并且如果块开放的时间超过预定阈值(例如，1小时)，则关闭块，以确保块不会保持开放太久。可以通过用虚设数据来编程开放块的所有未编程页面来将块关闭。此外，在本发明的各实施例中，如果块读取计数超过预定的开放块读取计数阈值(例如，150,000次读取)，则块被发送以供回收并被复制和擦除以防止开放块中的读取误差。
当块被关闭时(103)，块保留定时器开始(104)。在图1中所示的实施例中，状态电路3包括块保留定时器，该定时器在每个非易失性存储器器件20的每个块22被关闭时开始定时。每个块22的块保留时间指示每个关闭块已经保持关闭的时间，并且不会停止或被重置，直至块变得空闲115-116、127(诸如当块被擦除时)。
在关闭块处发生耐久性事件105、保留定时器事件106和读取干扰事件107中的一个或多个事件之际，执行后台参考定位操作(117)。在图1中所示的实施例中，BRP电路6被配置成确定在一个非易失性存储器器件20的关闭块处何时发生了耐久性事件、何时发生了保留定时器事件、以及何时发生了读取干扰事件。
在一个实施例中，步骤105通过确定块P/E计数是否超过耐久性阈值来执行，并且步骤106通过确定块保留时间是否超过保留时间阈值来执行，并且步骤107通过确定块读取计数是否超过块读取阈值来执行。在一个实施例中，耐久性阈值、保留时间阈值和块读取阈值是用户可编程的，以使得它们可被改变以容适不同类型的NAND器件20的特性。
BRP电路6可操作用于通过在与读取关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对关闭块的每个页面群的代表性页面的后台读取来执行后台参考定位操作117，以标识用于关闭块的每个页面群的经更新阈值电压偏移值集合。只要块为关闭(如由线125所示)，就继续在耐久性、保留定时器和读取干扰事件时执行后台参考定位操作117。当块变得空闲115-116时(诸如当块被擦除时)，后台参考定位操作117和局部参考定位操作118不再被执行(如线121所示)，直至块再次被关闭103。
在本发明的各实施例中，BRP电路6可操作用于通过向读取电路9发送读取指令来执行后台读取。读取电路9在接收到指令之际可操作用于通过相比向响应于来自主机计算设备的读取请求而生成的读取指令指派的优先级，向步骤117执行的后台读取指令指派较低的优先级来执行读取。在另一实施例中，读取电路9可操作用于向读取指令指派包括高优先级值、中优先级值和低优先级值的优先级值，并且可操作用于向响应于来自主机计算设备的读取请求而生成的读取指令指派高优先级值，并进一步可操作用于通过向特定的读取指令指派中优先级值或低优先级值来在步骤117执行的后台读取指令与用于内务操作的读取指令之间排定优先级。
图6解说了根据本发明的一实施例的示例性后台参考定位操作200。确定要在每个后台读取步骤中使用的代表性页面的数目(201)。测试的页面数目越大，准确性越高。然而，更多的页面意味着每个后台参考定位操作花费更多时间。在本实施例中，从每个页面群中选择五个代表性页面。在本实施例中，由于每个逻辑页面是字线，这意味着将从每个页面群读取五条代表性字线。更具体而言，将对每个被测试块的60个示例性页面(4x3x5)执行后台参考定位测试。
与读取代表性页面所需要的阈值电压的偏移被设置(202)为在先前后台参考划分操作中确定的偏移。如果还未执行先前后台参考划分操作，则所有阈值电压偏移被设置为零。随后标识读取代表性页面所需要的阈值电压中的一者以进行更新(203)。在与所标识阈值电压的偏移下使用阈值电压移位读取指令来执行(204)对代表性页面的后台读取。在一个实施例中，BRP电路6可操作用于执行步骤201-203并且可操作用于通过向读取电路9发送后台读取指令来执行步骤204，该读取电路9可操作用于向被读取的NAND器件20发送阈值电压移位读取指令。
确定步骤204的读取中的误差数目(205)，并对所确定数目的误差求和(206)。在本实施例中，在读取电路9处接收每个读取操作的结果并将其发送到解码器8，该解码器8可操作用于解码读取结果并确定在解码操作中发现的误差数目。
针对所有代表性页面重复该过程(208、216)并改变偏移值(207)，并且过程继续(209、217)，直至已在针对步骤203所标识的阈值电压的所有偏移值下读取了所有代表性页面(其中其他阈值电压偏移保持在步骤202所确定的值，直至在步骤203被选定)。在所有偏移值下读取了所有代表性页面之后，确定产生最小误差数目的阈值电压偏移(210)。在一个实施例中，步骤210包括：通过对在偏移电压下的每次读取的误差求和(206)来确定误差和，并标识与被确定为具有最小误差数目的误差和相对应的阈值电压偏移。经更新的阈值电压偏移被存储(211)为针对所标识阈值电压的经更新阈值电压偏移值。在已针对所选择的阈值电压更新了阈值电压偏移值之后，过程在不同的所标识阈值电压(203)下重复(218)，并在后台参考划分操作200的后续读取204中使用在步骤211存储的经更新阈值电压偏移(而不是来自步骤202的对应阈值电压偏移)，直至所有阈值电压已被更新(212)并且该过程结束(213)。在本实施例中，BRP电路6可操作用于执行步骤207-212。
图7解说了针对示例性三级单元NAND器件20执行示例性后台参考划分操作200，这些NAND器件20通过在阈值电压区域1-7的读取来定义比特以使用默认阈值电压41-47来标识电压分布40A。更具体而言，当在NAND器件20处接收到具有偏移0的阈值电压移位读取指令时，将使用两个或更多个默认阈值电压41-47来读取所存储的码字。在本实施例中，下部页面阈值电压在阈值电压区域1和5(默认阈值电压41和45)被读取，上部页面比特通过在阈值电压区域3和7(默认阈值电压43和47)的读取来定义，并且中部页面比特通过在阈值电压区域2、4和6(默认阈值电压42、44和46)的读取来定义。在该示例性实施例中，NAND器件20能够在-2、-1、0、+1和+2的阈值电压偏移值下执行阈值电压移位读取。
在本示例中，在步骤204被读取的页面群(其被标识为示例性页面群501)是仅包括下部页面的下部页面页面群。因此，在后台读取204中读取每个页面所需要的一组阈值电压将是区域1和5中的下部页面阈值电压。因此，针对下部页面的每个阈值电压移位读取指令将包括两个阈值电压偏移，并且阈值电压移位读取指令可被表示为BRP读取(VO1,VO5)，其中“VO1”是读取区域1的阈值电压偏移，并且“VO5”是读取区域5的阈值电压偏移。
在本示例性实施例中，基于在先前后台参考划分操作200中计算的经更新阈值电压偏移，区域1的阈值电压偏移和区域5的阈值电压偏移两者在步骤202都被设置为0。首先选择区域5的阈值电压45以在步骤203进行更新。在图7所示的示例40B中，在步骤204，在区域1的偏移0和区域5的偏移-2下(被示为参考电压41、49)执行第一后台读取(BRP读取(0,-2))以定义第一码字，该第一码字被解码以确定对页面的读取中的误差数目(205)，并且读取中的误差数目被求和(206)以获取电压偏移误差和SV5-1。执行对第二页面的后台读取BRP读取(0,-2)(204)以定义第二码字，该第二码字被解码以确定对页面的读取的误差数目(如步骤205所示)，并且该数目的误差被求和(206)以获取电压偏移误差和SV5-1。执行对第三页面的后台读取BRP读取(0,-2)(204)以定义第三码字，该第三码字被解码以确定对页面的读取的误差数目(如步骤205所示)，并且该数目的误差被求和(206)以获取电压偏移误差和SV5-1。执行对第四页面的后台读取BRP读取(0,-2)以定义第四码字，该第四码字被解码以确定对页面的读取中的误差数目(如步骤205所示)，并且该数目的误差被求和(206)以获取电压偏移误差和SV5-1。执行对第五页面的后台读取BRP读取(0,-2)以定义第五码字，该第五码字被解码以确定对页面的读取中的误差数目(如步骤205所示)，并且该数目的误差被求和(206)以获取最终电压偏移误差和SV5-1，该最终电压偏移误差和SV5-1是第一码字、第二码字、第三码字、第四码字和第五码字中的所有误差的和。一旦所有页面已被读取(208、216)，就通过将先前后台读取204中使用的电压偏移值加一来改变电压偏移(207)，并使用先前步骤207的电压偏移来重复步骤203-206，直至在所有偏移下(209、217)读取了所有页面(208、216)。在示例性实施例40B中，针对电压区域5的所有其他偏移来重复步骤204-207，同时将第一电压区域中的偏移保持在0。更具体而言，在BRP读取(0,-1)(被示为阈值电压41、50)下读取(204)五个示例性页面以计算(206)第二电压偏移误差和SV5-2。在下一迭代，区域5的偏移被改变为0，并且在BRP读取(0,0)(被示为阈值电压41、45)下读取(204)五个示例性页面以计算(206)第三电压偏移误差和SV5-3。在下一迭代，区域5的偏移在步骤207被改变为+1，并且在BRP读取(0,+1)(被示为阈值电压41、51)下读取五个示例性页面以计算(206)第四电压偏移误差和SV5-4。在下一迭代，区域5的偏移在步骤207被改变为+2，并且在BRP读取(0,+2)(被示为阈值电压41、52)下读取五个示例性页面以计算(206)第五电压偏移误差和SV5-5。在步骤210，确定具有最小误差数目(这将是误差和SV5-1、SV5-2、SV5-3、SV5-4和SV5-5中的最小值)的阈值电压偏移。在本示例中，第一电压偏移误差和SV5-1被确定为具有与阈值电压偏移值-2相对应的最小误差数目，该偏移值被存储(211)(例如，(VBRP5＝-2))为页面群的经更新阈值电压偏移值中的第一偏移值。在一个实施例中，经更新阈值电压偏移值通过覆写在步骤202设置的对应阈值电压偏移值来存储。
接着标识区域1的阈值电压41以进行更新(203)，并在区域1中的不同偏移下执行读取，直至在所有可能偏移下读取了所有五个页面(如由线216-217所示)，同时将所有其他区域的阈值电压偏置保持在来自步骤211的经更新阈值偏移，或者如果特定的阈值电压还未被选择(203)进行更新，则保持在步骤202设置的值。在图7所示的示例40C中，步骤204-207在偏移41和54-57下执行后台读取，同时将区域5的偏移保持在-2(阈值电压49)。更具体而言，现在参照40C，在BRP读取(-2,-2)(被示为阈值电压54、49)下读取(204)五个示例性页面以计算(206)第一电压偏移误差和SV1-1；在BRP读取(-1,-2)(被示为阈值电压55、49)下读取(204)五个示例性页面以计算(206)第二电压偏移误差和SV1-2；在BRP读取(0,-2)(被示为阈值电压41、49)下读取(204)五个示例性页面以计算(206)第三电压偏移误差和SV1-3；并在BRP读取(+1,-2)(被示为阈值电压56、49)下读取五个示例性页面以计算(206)第四电压偏移误差和SV1-4。在下一迭代，区域1的偏移在步骤207被改变为+2，并在BRP读取(+2,-2)(被示为阈值电压57、49)下读取五个示例性页面以计算(206)第五电压偏移误差和SV1-5。在步骤210，确定具有最小误差数(这将是误差和SV1-1、SV1-2、SV1-3、SV1-4和SV1-5中的最小值)的阈值电压偏移。在本示例中，第五电压偏移误差和SV1-5被确定为具有最小误差数目(例如，最小值)，因此与SV1-5相对应的阈值电压偏移值被存储(211)(例如，(VBRP1＝+2))为页面群的经更新阈值电压偏移值中的第二偏移值。由于在本示例中下部页面仅包括两个参考电压，因此所有参考电压已被测试(213)。在一个实施例中，步骤201-214的校准过程的结果被存储在BRP表5中，作为被测试页面群的一组经更新参考电压偏移值。在本实施例中，结果被级联并被存储在页面群的阈值电压移位参数中，作为该页面群的最新近确定的一组经更新阈值电压偏移，并且可被表示成具有形式VBRP501＝(VBRP1,VBRP5)，在该示例中具有值VBRP501＝(+2,-2)。
在来自读取204的数据是不可校正的或者所确定的误差数(205)超过特定阈值的情况下，关闭块可被标记为“弱块”并且针对该弱块的后续步骤105-107将保留时间阈值减半、将耐久性阈值减半并将块读取阈值减半。替换地，关闭块可被标记为不良块。
在一个实施例中，每次基于耐久性事件的发生而确定经更新阈值电压偏移值时，该值在BRP表5中被存储为页面群的VBRP耐久性(其表示页面群的最新近确定的耐久性阈值电压偏移值)。每次基于保留定时器事件或读取干扰事件的发生而确定经更新阈值电压偏移值时，该经更新阈值电压偏移值被存储为页面群的VBRPRET_RD。被存储为页面群的VBRPRET_RD的阈值电压偏移值由此表示该页面群的最新近确定的经更新阈值电压偏移值，并且可以来自耐久性事件、保留定时器事件或读取干扰事件，并且是临时电压阈值偏移值，该临时电压阈值偏移值考虑在块为关闭时对阈值电压的改变。当下一耐久性事件发生时，所计算的页面群的VBRP被存储为VBRP耐久性(例如，通过覆写先前的VBRP耐久性值)。每次计算VBRP耐久性时，该VBRP耐久性就被存储为页面群的VBRPRET_RD(例如，通过覆写先前的VBRPRET_RD值)。每次基于保留定时器事件或读取干扰事件的发生而确定经更新阈值电压偏移时，该偏移被存储为页面群的VBRPRET_RD(例如，通过覆写先前的VBRPRET_RD值)。
在图8-9中所解说的一个实施例中，耐久性阈值被设置为500P/E循环以使得每500P/E循环构成耐久性事件，并且保留阈值被设置为12个小时以使得保留定时器事件在块被关闭的每12个小时之后发生。在该实施例中，读取干扰阈值被设置为50,000次读取，以使得读取干扰事件在块读取计数器的每50,000次读取之后发生。图8示出了示例性时间线，并且图9示出了包括图8的事件以及数个后续事件的事件矩阵。在以下示例中，在项VBRP(x,y,z)中，x表示计算VBRP时的耐久性阈值，y表示计算VBRP时的保留时间阈值，并且z表示计算VBRP时的块读取阈值。图9中的每个箭头表示后台参考定位操作的起始点。在61，块被开放，并且在62，块被关闭。在该示例中，当块被关闭62时P/E循环计数超过500，因此当块被关闭62时耐久性事件70被确定为已发生。执行后台参考定位操作并且结果被存储为VBRP耐久性和VBRPRET_RD两者。在从关闭块62起的12个小时之后，第一保留定时器事件71被确定为已发生(12小时保留定时器事件)。由于针对保留定时器事件和读取干扰事件的计算使用VBRPRET_RD作为图6的步骤202的起始参考阈值电压偏移，因此在步骤202使用来自500P/E事件70的VBRPRET_RD来计算新的经更新阈值电压偏移VBRP(500,12,0)，该VBRP(500,12,0)被存储为VBRPRET_RD。在发生第二保留定时器事件72(24小时保留定时器事件)之际，来自12小时保留定时器事件71的VBRPRET_RD被用作图6的步骤202的起始参考阈值电压偏移并且新的经更新偏移值被存储为VBRPRET_RD(500,24,0)。类似地，在发生第三保留定时器事件73(36小时保留定时器事件)之际，(来自24小时保留定时器事件72的)VBRPRET_RD被用作图6的步骤202中的起始参考阈值电压偏移，并且新的经更新偏移值被存储为VBRPRET_RD(500,36,0)。
在耐久性事件时，在页面群的最新近耐久性事件中计算的VBRP(VBRP耐久性)被用作图6的步骤202中的起始参考阈值电压偏移。因此，在第二耐久性事件74之际(在1,000P/E循环处)，来自500P/E事件70的VBRP耐久性被用作步骤202中的起始参考阈值电压偏移。
在发生保留定时器事件之际，最新近计算的经更新阈值电压偏移值被用作步骤202中的起始参考阈值电压偏移，这可以是响应于发生耐久性事件、保留定时器事件或读取干扰事件而计算的经更新VBRP。由于根据耐久性事件计算的每个VBRP被存储为VBRPRET_RD和VBRP耐久性两者，因此值VBRPRET_RD总是反映页面群的最新近更新的阈值偏压偏移。因此，在发生保留定时器事件75(12小时保留定时器事件)之际，来自1K P/E事件74的VBRPRET_RD被用作步骤202中的起始参考阈值电压偏移。在发生第二保留定时器事件76(24小时保留定时器事件)之际，(来自12小时保留定时器事件75的)VBRPRET_RD被用作图6的步骤202中的起始参考阈值电压偏移。类似地，在发生第三保留定时器事件77(36小时保留定时器事件)之际，(来自24小时保留定时器事件76的)VBRPRET_RD被用作图6的步骤202中的起始参考阈值电压偏移。
在发生读取干扰事件79之际，最新近计算的经更新阈值电压偏移值被用作步骤202中的起始参考阈值电压偏移，这可以是响应于发生耐久性事件、保留定时器事件或读取事件而计算的经更新VBRP。由于根据耐久性事件计算的每个VBRP被存储为VBRPRET_RD和VBRP耐久性两者，因此值VBRPRET_RD总是反映页面群的最新近更新的阈值偏压偏移。因此，在示例性50,000读取计数的读取干扰事件79处，VBRPRET_RD(1K,36,0)被用作步骤202中的起始阈值电压偏移并且所得到的VBRP(1K,36,50K)被存储为VBRPRET_RD。
在一个实施例中，当P/E计数大于耐久性阈值并且在(被添加到每个耐久性阈值的)耐久性裕量内时，耐久性事件被确定为已发生。在一个示例性实施例中，耐久性裕量是30，因此如果P/E是500-530P/E循环、1,000-1030P/E循环、1500-1530P/E循环等等，则耐久性事件被确定为已发生。当执行针对耐久性事件的后台参考定位操作时，已发现当读取计数不太高时获取较好的结果。因此，在本发明的各实施例中，在确定是否应当执行后台参考定位操作时，应用对读取计数的数目的限制。在一个实施例中，当P/E循环的数目在耐久性裕量内并且原本将被确定为构成耐久性事件时，在读取计数超过数量阈值(例如，25,000次读取)的情况下不执行后台参考定位步骤117的计算。
当块空闲63时，先前确定的VBRPRET_RD值对于确定电压阈值校正不再有用。因此，紧接在块擦除之后的后台参考定位操作117将使用在页面群的最新近耐久性事件中计算的VBRP(VBRP耐久性)作为图6的步骤202中的起始参考阈值电压偏移，不管该VBRP是针对耐久性事件、保留定时器事件还是读取干扰事件的VBRP计算。因此，如果在关闭块事件65时耐久性事件未被确定为已发生并且保留或读取干扰事件78被确定为已发生，则来自1,000P/E事件74的VBRP耐久性被用作步骤202中的起始参考阈值电压并且所计算的VBRP被存储为VBRPRET_RD。
如先前讨论的，在块空闲63之后，先前确定的VBRPRET_RD值不再有用。因此，在本发明的各实施例中，当在块被关闭之后并且在针对关闭块确定第一VBRPRET_RD之前执行读取时，将继续使用在页面群的最新近耐久性事件中计算的VBRP(VBRP耐久性)来执行读取，直至在关闭块事件之后确定第一VBRPRET_RD。
在一个实施例中，在每个关闭块事件之际(每次块被关闭时)，通过确定读取计数是否超过块读取阈值来作出关于读取干扰事件是否已发生的确定。在一个示例性实施例中，如果读取计数在50,000至100,000之间，则50,000读取计数的读取干扰事件被确定为已发生。如果读取计数在100,000至150,000之间，则100,000读取计数的读取干扰事件被确定为已发生。
以下是解说了来自图8的示例性关闭块事件65以及在从开放块64移至关闭块65之际执行的计算的示例性程序段：
如果需要计算VBRP耐久性[即，如果循环计数在耐久性事件的30P/E循环内，例如，在1500-1530P/E]
如果RD<25K，则进行校准，随后VBRP耐久性和VBRPRET_RD＝BRP(1000,0,0)[意味着用校准的结果来覆写两个寄存器]
否则如果25K<RD<50K，则不进行校准
否则如果50k<RD<100K，则通过从VBRP(1K,0,0)开始、随后VBRPRET_RD＝VBRP(1K,0,50K)来进行校准
否则如果100K<RD<150K，则通过从VBRP(1K,0,0)开始、随后VBRPRET_RD＝VBRP(1K,0,100K)来进行校准
否则[例如，在650P/E循环]
如果RD<50K，则不进行校准
否则如果50K<RD<100K，则通过从VBRP(1K,0,0)开始、随后VBRPRET_RD＝VBRP(1K,0,50K)来进行校准
否则如果100K<RD<150K，则通过从VBRP(1K,0,0)开始、随后VBRPRET_RD＝VBRP(1K,0,100K)来进行校准
现在参照图5的步骤118，局部参考定位(LRP)操作由LRP电路7执行，该LRP电路7可操作用于紧接在步骤201-213对新的经更新阈值电压偏移值集合的每次计算之后在后台计算并存储LRP参考电压偏移。在本实施例中，图1的存储器存储装置4包括局部参考定位(LRP)表10，该LRP表10包括局部参考定位阈值电压校正值和对应的索引值的集合，这些索引值标识耐久性事件、保留定时器事件和读取干扰事件的不同组合。在该实施例中，局部参考定位(LRP)电路7可操作用于：标识与关闭块中发生的耐久性事件、保留定时器事件和读取干扰事件相对应的索引值，并使用所标识的索引值对LRP表10编索引以获取局部参考定位校正值。局部参考定位电路7随后可操作用于将局部参考定位校正值加到最新近确定的经更新阈值电压偏移值集合以获取一局部参考定位阈值电压偏移值集合。
在本实施例中，存储在LRP表10中的LRP校正值包括三个值：耐久性校正值(SHIFT_A)、保留定时校正值(SHIFT_B)和读取干扰校正值(SHIFT_C)，并且LRP电路7可操作用于标识耐久性值、保留定时校正值或读取干扰校正值，并将所标识的值加到与关闭块的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压的电压移位值，以获取第一局部参考定位阈值电压偏移值集合。随后标识耐久值、保留定时校正值和读取干扰校正值中的不同一者，并将其加到与关闭块的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压的电压移位值，以获取第二LRP阈值电压偏移集合值。随后标识耐久值、保留定时校正值和读取干扰校正值中还未使用的一者，并将其加到与关闭块的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压的电压移位值，以获取第三LRP阈值电压偏移集合值。
以下是解说示例性LRP表的逻辑的图表：
耐久性 保留定时 读取干扰 第一 第二 第三
真 假 假 SHIFT_A SHIFT_B SHIFT_C
真 假 真 SHIFT_A SHIFT_C SHIFT_B
真 真 真 SHIFT_A SHIFT_B SHIFT_C
假 真 真 SHIFT_B SHIFT_C SHIFT_A
假 真 假 SHIFT_B SHIFT_A SHIFT_C
假 假 真 SHIFT_C SHIFT_A SHIFT_B
假 假 假 SHIFT_A SHIFT_B SHIFT_C
在一个实施例中，在测试实验室中确定LRP表中的各个值，该测试实验室的特征在于具有与NAND器件20相同的制造商、相同的零件号、并且优选地相同的制造批次的大量示例性测试NAND器件。在一个实施例中，在测试NAND器件中重现LRP表中的条件以标识将产生最低误比特率的对应电压移位。Shift_A(其也可被称为耐久性阈值电压移位值)指示P/E循环数目接近下一耐久性阈值的效应。Shift_B(其也可以被称为保留时间阈值电压移位值)指示块保留时间接近下一保留时间阈值的效应。Shift_C(其也可被称为读取干扰阈值移位值)指示块读取计数接近下一块读取阈值的效应。Shift_A、Shift_B和Shift_C的值表示对阈值电压移位值的改变并且可以是正的或负的。
LRP电路7可操作用于生成指示关闭块的耐久性事件、保留定时器事件和读取干扰条件的索引值。在一个实施例中，耐久性索引(例如，逻辑“1”或逻辑“0”)指示关闭块的P/E循环数目是更加接近前一耐久性阈值还是更加接近下一耐久性阈值，该耐久性索引可使用下式来计算：P/E>[PE(BRP)+PE步长/2]，其中P/E是关闭块的当前P/E循环数目，PE(BRP)是对关闭块的VBRP耐久性的最新近计算中的PE循环数目，并且PE步长/2是耐久性事件的步长大小(例如，500P/E循环)。在一个实施例中，保留定时索引(例如，逻辑“1”或逻辑“0”)指示关闭块的保留时间是更加接近前一保留时间阈值还是更加接近下一保留时间阈值，并且可使用下式来计算：RETENTION_TIME>[RT(BRP)+RT步长/2]，其中RETENTION_TIME(保留_时间)是关闭块的当前保留时间，RT(BRP)是由保留事件引起的对关闭块的VBRPRET_RD的最新近计算中的保留时间，并且RT步长/2是保留事件的步长大小(例如，12个小时)。在一个实施例中，读取干扰索引(例如，逻辑“1”或逻辑“0”)指示关闭块的读取次数是更加接近前一读取干扰阈值还是更加接近下一读取干扰阈值，并且可使用下式来计算：BLOCK_READ_COUNT>[RD(BRP)+RD步长/2]，其中BLOCK_READ_COUNT(块_读取_计数)是关闭块的读取次数，RD(BRP)是由读取干扰事件引起的对关闭块的VBRPRET_RD的最新近计算的读取次数，并且RD步长/2是读取干扰事件的步长大小(例如，50,000次读取)。
LRP电路7还可操作用于用所生成的索引值对表编索引，以标识局部参考定位校正值中要被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移的一个校正值，以获取第一局部参考定位阈值电压偏移值集合；标识局部参考定位校正值中要被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压的一个校正值，以获取第二局部参考定位阈值电压偏移值集合；以及标识局部参考定位校正值中要被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移的一个校正值，以获取第三局部参考定位阈值电压偏移值集合。
在一个实施例中，存在用于标识局部参考定位校正值的单个LRP表10。替换地，存在用于每个页面群的LRP表10，并且用于标识局部参考定位校正值的LRP表10是与计算其局部参考定位阈值电压偏移的页面群相对应的LRP表10。
在图7中所示的示例中，LRP电路7将第一LRP校正值(LRP1)加到一组阈值电压偏移值中的每个阈值电压偏移，以获取第一组LRP校正电压(例如，VLRP501-1＝((+2+LRP1,1),(-2+LRP1,5)))。LRP计算随后将第二LRP校正值(LRP2)加到一组阈值电压偏移值中的每个阈值电压偏移，以获取第二组LRP校正电压(例如，VLRP501-2＝((+2+LRP2,1),(-2+LRP2,5)))。LRP计算随后将第三LRP校正值(LRP3)加到一组阈值电压偏移值中的每个阈值电压偏移，以获取第三组LRP校正电压(例如，VLRP501-3＝((+2+LRP3,1),(-2+LRP3,5)))。如果LRP计算得到比NAND器件20的制造商所允许的最大偏移大的偏移，则使用NAND器件20所允许的最大偏移，并且如果LRP计算得到比NAND器件20的制造商所允许的最大偏移小的偏移，则使用NAND器件20所允许的最小偏移。
在一个实施例中，将LRP校正电压级联到一组经更新的阈值电压偏移值并存储为页面群的阈值电压读取参数(VREAD)。例如，对于页面群501，阈值电压读取参数可被表达为VREAD501＝VBRP501，VLRP501-1，VLRP501-2，VLRP501-3，其中VBRP501，VLRP501-1，VLRP501-2和VLRP501-3中的每一者包括一组两个或更多个阈值电压偏移值。
返回参照图5，确定非易失性存储器器件的至少一个使用特性。在本实施例中，使用特性是编程和擦除循环的数目，并且阈值是编程和擦除循环的数目(编程和擦除循环阈值)。在图1中所示的实施例中，状态电路3被配置成：确定非易失性存储器器件20的(诸)使用特性并将所确定的使用特性存储在存储器存储装置4中、一个或多个NAND器件20中、或者分立的设备13(诸如RAM设备)中。
当使用特性不满足使用特性(UC)阈值108时，执行正常读取操作(READ指令)(109)。当使用特性满足使用特性(UC)阈值108时，使用阈值电压移位读取操作(其使用阈值电压移位读取指令)来执行后续读取(110)。
在图1中所示的实施例中，读取电路9被配置成：确定非易失性存储器器件20的使用特性是否满足使用特性阈值，并使用阈值电压移位读取指令来执行后续主机请求的对被确定为具有满足使用特性阈值的每个非易失性存储器器件的读取，并使用与正被读取页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对关闭块的各页面的读取。
更具体而言，读取电路9被配置成：通过查询状态电路3以标识使用特性，并将所标识的使用特性与被存储在寄存器中或存储器存储装置4中的使用特性阈值进行比较来确定非易失性存储器器件20的使用特性是否满足使用特性阈值。在一个实施例中，使用特性是关闭块的编程和擦除循环数目，并且执行正常读取直至块的编程和擦除循环数目已达到编程和擦除循环阈值。在一个实施例中，使用600的编程和擦除循环阈值。在另一实施例中，使用特性是关闭块的BER，并且执行正常读取直至关闭块的BER已达到BER阈值。
一旦非易失性存储器器件20的块22达到(108)使用特性阈值，就使用阈值电压移位读取操作、使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行主机请求的对该块的读取，即使在块已变得空闲(115-116、127)之后也如此。所有其他块继续使用正常读取指令(如由步骤108-109和线129所示)并使用常规的误差恢复操作来读取。
使用特性阈值被选择成使得在使用正常读取指令的读取109导致解码失败从而要求误差恢复操作之前，从执行正常读取操作109移至执行阈值电压移位读取110。由此，避免了因使用正常读取指令的读取109引起的等待时间和所产生的误差恢复操作的等待时间。更具体而言，常规读取失败过程需要两次读取来恢复码字(正常读取和后续误差恢复读取重试的读取)，从而导致显著的等待时间。通过将使用特性阈值设置为与在来自NAND器件20的解码误差达到不可校正的误比特率情况下的误比特率相比要低的误比特率，避免了由于使用正常读取指令109而会出现的等待时间，从而提供了具有减少的等待时间并延长了非易失性存储器器件20的有用寿命的方法和装置。
在一个实施例中，当使用特性被确定为满足使用特性阈值时(108)，使用阈值电压移位读取指令，所有后续主机请求的对关闭块的页面的读取通过使用与被正读取的页面的页面群相对应的经更新阈值电压偏移值集合(当块关闭时，使用VBRPRET_RD，或者当块未关闭时，使用VBRP耐久性)来执行。由此，当块为关闭时，在读取时考虑因块的保留时间和因块的读取干扰引起的电压阈值的临时变化，并且在块已被擦除之后，不再考虑电压阈值的这些临时变化，直至块再次被开放。在除了块为开放以外的时间，在读取中使用更加永久的老化效应(如由P/E循环数目所指示的)。由此，减少了读取误差数目。此外，减少了BER，从而延长了每个NAND器件在不可校正的误差开始发生之前可以操作的时间并且由此延长了非易失性存储器控制器1的有用寿命。
在替换的实施例中，使用特性阈值是块群阈值(例如，确定块群中所有块的P/E循环数目或者群中任何块的最大P/E循环数目，并将其与对应的块群P/E阈值进行比较)，并且使用阈值电压移位读取指令来执行对满足使用特性阈值的块群中的块的所有后续读取。
在一个实施例中，当使用特性被确定为满足使用特性阈值时(108)，使用阈值电压移位读取指令，对关闭块的页面的所有后续读取通过使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行。因此，使用阈值电压移位读取操作，所有后续主机请求的对关闭块的页面的读取和所有后续内务操作读取通过使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合(当块关闭时使用VBRPRET_RD，或者当块未关闭时使用VBRP耐久性)来执行。
读取电路9可操作用于通过以下步骤来使用阈值电压移位读取指令执行读取：用与正被读取的页面相对应的索引值对BRP表编索引以获取要在阈值电压移位读取操作中使用的阈值电压移位读取参数(用于正被读取的页面的页面群的经更新阈值电压偏移值和LRP阈值电压)，这些阈值电压移位读取参数被用于生成被发送给要读取的NAND 20设备的对应阈值电压移位读取指令。
在替换的实施例中，存储器存储装置4包括一个以上BRP表，其中第一表(页面群表)包括标识页面的索引值和标识对应页面群的索引。第二表(BRP页面群表)包括标识页面群的索引值和对应的阈值电压移位读取参数。在该实施例中，为了执行阈值电压移位读取，读取电路9可操作用于使用标识要被读取的页面的索引值对页面群表编索引，以获取标识要被读取的页面的页面群的索引值。页面群的索引值随后被用于对BRP页面群表编索引以获取要在读取操作中使用的阈值电压移位读取参数。
当发生对关闭块的页面读取的解码失败(111)时，局部参考定位读取操作通过使用失败页面的页面群的一LRP阈值电压偏移集合值、以阈值电压移位读取操作来读取失败页面而执行(112)。如果步骤111的解码失败，则确定失败的次数并与局部参考定位(LRP)限制113进行比较，并且继续执行局部参考定位读取(如由步骤112-113所示)直至达到LRP限制。在达到LRP限制之后，执行常规的误差恢复操作(114)。常规误差恢复操作114可以是例如软读取和/或RAID操作。
在本实施例中，读取电路9可操作用于执行步骤111-113。更具体而言，读取电路9在执行步骤110的读取之前接收第一LRP阈值电压偏移集合、第二LRP阈值电压偏移集合和第三LRP阈值电压偏移集合、以及用于失败页面的经更新阈值电压偏移值集合。在第一次解码失败111时，读取电路9可操作用于使用失败页面的页面群的第一LRP阈值电压偏移值集合、以阈值电压移位读取操作来读取失败页面。在第二次解码失败111时，读取电路9可操作用于使用失败页面的页面群的第二LRP阈值电压偏移值集合、以阈值电压移位读取操作来读取失败页面。在第三次解码失败111时，读取电路9可操作用于使用失败页面的页面群的第三LRP阈值电压偏移值集合、以阈值电压移位读取操作来读取失败页面。在本实施例中，在步骤113使用为3的局部参考定位限制。尽管本实施例使用三个LRP阈值电压偏移值集合，但在其他实施例中，可使用更多或更少的LRP阈值电压偏移值集合。
在本实施例中，每次用步骤110的阈值电压移位读取指令的读取失败时，就使用步骤112-114的局部参考定位读取过程。因此，当使用特性被确定为满足使用特性阈值(108)时，使用阈值电压移位读取指令，对关闭块的页面的所有后续读取通过使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行，并且对关闭块的页面的后续读取的所有失败使用步骤112-114的误差恢复过程。在使用阈值电压移位读取指令、所有后续主机请求的对关闭块的页面的读取通过使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行的实施例中，后续主机请求的对关闭块的页面的读取的所有失败使用步骤112-114的误差恢复过程。
在一个实施例中，图5的方法包括：存储包括多个局部参考定位校正值的局部参考定位表，以及通过以下操作来确定该多个局部参考定位校正值要被应用于解码失败的次序：确定正被读取的页面的当前编程和擦除循环数目是否接近下一耐久性阈值，确定正被读取的页面的当前读取计数是否接近下一读取干扰阈值，以及确定当前保留时间是否接近下一保留时间阈值。基于所确定的次序，局部参考定位校正值中的第一校正值被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移，以获取第一局部参考定位阈值电压偏移值集合。基于所确定的次序，局部参考定位校正值中的第二校正值被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移，以获取第二局部参考定位阈值电压偏移值集合。基于所确定的次序，局部参考定位校正值中的第三校正值被加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移，以获取第三局部参考定位阈值电压偏移值集合。在对正被读取的页面的读取的第一次解码失败之际，使用第一局部参考定位阈值电压偏移值集合来读取失败页面。在对正被读取的页面的读取的第二次解码失败之际，使用第二局部参考定位阈值电压偏移值集合来读取失败页面。在对正被读取的页面的读取的第三次解码失败之际，使用第三局部参考定位阈值电压偏移值集合来读取失败页面。
通过使用局部参考定位表10来确定要添加哪一LRP校正值以生成第一、第二和第三局部参考定位阈值电压偏移集合，局部参考定位电路7标识最有可能成功的LRP阈值电压校正值以用于第一读取、标识第二最有可能的校正值以用于第二读取、以及标识第三最有可能的校正值以用于第三读取。此外，由于首先使用的校正值将最接近地对应于正被读取的NAND器件的特定块的当前条件，因此第一局部参考定位读取112成功的可能性远远大于现有技术系统中不考虑局部条件的误差恢复操作成功的可能性。因此，与现有技术系统中的误差恢复操作相比，需要更少的误差恢复相关的读取操作，从而得到减少的等待时间。
即使图5-6的方法考虑了局部差异，也总是存在局部条件未被图5-6的方法校正并且不对应于预期误差模式的可能性。这些局部条件必须被尽快标识以避免误差恢复使用过多，误差恢复使用过多会增加等待时间。已发现，每个块的某些页面往往在其他页面之前经历失败。例如，已发现，每个块的字线124往往在每个块的其他页面之前经历失败，从而使存储在字线124中的页面成为块的健康的良好指示符。在图10所示的实施例中，指示符页面(诸如举例而言，字线24)被用于标识这些局部条件。
在图10所示的实施例中公开了方法300，其中标识了离群(outlier)块，如由步骤302-304所示。更具体而言，诸如通过使用系统时钟或可用于非易失性存储器控制器11的其他定时设备来确定时间(T)，并且每次时间达到预定定时间隔(302)(其可被称为全局定时间隔(GTI))时，执行对所有非易失性存储器器件20的所有块的后台块误差测试(303)。在一个实施例中，使用两个小时的定时间隔，以使得每两个小时执行对每个非易失性存储器器件20的每个块的指示符页面的后台读取。对指示符页面的后台读取中的误差数由解码器电路8确定并与误差阈值进行比较。如果对指示符页面的后台读取中的误差数目超过误差阈值，则该块在步骤304被标识为“离群块”。“离群块”是具有超过误差阈值的误差数目的任何块。误差阈值表示预期的误差数目(例如，BER)并且可以是存储在非易失性存储器系统1中的一个或多个值，这些值反映在非易失性存储器器件20的寿命中的一个或多个特定时刻的预期误差率。在一个实施例中，存储具有误差阈值和对应的P/E循环的表，以使得可以选择与正被测试的设备20的年龄相对应的误差阈值。
一旦块被标识为离群块，就执行后台参考划分操作305和局部参考划分操作306，以便以与如方法5-6中所公开的相同方式来标识要在对离群块的后续读取中使用的阈值电压移位读取参数集合。更具体而言，在步骤305，在与读取离群块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对离群块的每个页面群的代表性页面的后台读取，以标识用于离群块的每个页面群的经更新阈值电压偏移值集合，并且在步骤306，确定局部参考定位阈值电压偏移值，并且存储BRP和LRP阈值电压偏移值，如由步骤307所示。在一个实施例中，后台参考定位操作305的结果被存储为VBRP耐久性值。这些结果也可被存储为VBRPRET_RD值。
在本实施例中，通过藉由以下操作确定局部参考定位校正值集合要被应用于解码失败的次序来执行局部参考定位操作306：确定正被读取的页面的当前编程和擦除循环数目是否接近下一耐久性阈值；确定正被读取的页面的当前读取计数是否接近下一读取干扰阈值，以及当前保留时间是否接近下一保留时间阈值；并基于所确定的次序，将局部参考定位校正值加到在步骤305获取的经更新阈值电压偏移值集合中的每个阈值电压，以在步骤306获取用于离群块的每个页面群的局部参考定位阈值电压偏移值集合。
如由步骤308-310所示，在关闭块处发生耐久性(E)事件、保留定时器(RT)事件和读取干扰(RD)事件中的一个或多个事件时执行后台参考定位操作309和局部参考定位操作310，以便以与图5-6中的相同方式来标识用于关闭块的每个页面群的经更新阈值电压偏移值集合。在图1中所示的实施例中，读取电路9被配置成：以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取以标识离群块。在本实施例中，后台参考定位电路6被配置成：在与读取离群块的代表性页面所需要的每个阈值电压的偏移下执行对离群块的每个页面群的代表性页面的后台读取，以标识用于离群块的经更新阈值电压偏移值集合；以及在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际执行后台参考定位操作，以标识用于关闭块的每个页面群的经更新阈值电压偏移值集合；并且在步骤311存储来自步骤309-310的结果。
每次执行主机请求的读取操作时，就将使用正常读取(如由框314和线324所示)，直至一个或多个使用特性被确定为满足一个或多个使用特性阈值。一旦满足该一个或多个使用特性阈值，就使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行所有后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。在本实施例中，读取电路9被配置成确定使用特性是否满足一个或多个使用特性阈值，并且当使用特性被确定为满足该一个或多个使用特性阈值时，读取电路9被配置成使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
在步骤304被标识为离群页面的任何页面将被确定为满足使用特性，并且将使用阈值电压移位读取操作来执行所有后续主机请求的对离群块的读取，如由步骤315所示。在该实施例中，第一使用特性是对指示符页面的后台读取中的误差数目，并且第一使用特性阈值是误差阈值。因此，当对块的指示符页面的任何后台读取中的误差数目超过误差阈值时，使用特性将满足该一个或多个使用特性阈值。
在本实施例中，以与图5中所讨论的相同方式来使用使用特性(诸如编程和擦除循环数目)以确定是否应当在步骤315用阈值电压移位读取指令来读取未被标识为离群块的块。更具体而言，在一个实施例中，编程和擦除循环数目被用作第二使用特性并与编程和擦除循环阈值进行比较，其中当块的编程和擦除循环数目超过编程和擦除循环阈值的编程和擦除循环数目时，使用特性被确定为满足使用特性阈值。
在解码失败之际(如由步骤316-318、325所示)，失败页面被读取(317)，直至局部参考定位读取(317)的次数达到局部参考定位限制(如由步骤113所示)。随后，执行常规解码失败操作(319)。更具体而言，使用用于正被读取的页面的页面群的局部参考定位阈值电压偏移值集合、以在局部参考定位操作306、310中确定的次序来读取失败页面(317)，以校正解码失败，直至已达到解码失败的最大次数，如由步骤318所示。在本实施例中，以与图5-6的方法中所描述的相同方式来执行步骤316-319的过程。
使用后台参考定位和局部参考定位两者得到更少的解码误差并且因此得到更少的软读取操作，从而与使用常规读取操作的系统相比提供了等待时间减少的非易失性存储器系统1。此外，减少了BER，从而延长了非易失性存储器系统1的寿命。
在各个实施例中，本发明的系统可以在现场可编程门阵列(FPGA)或专用集成电路(ASIC)中实现。
在本发明的替换实施例中，执行步骤110的阈值电压移位读取指令而不管在步骤110是否达到UC阈值，并且此类实施例可包括步骤100-107和109-118中的一些或全部。例如，可在非易失性存储器器件的整个寿命期间、或者仅在某种其他触发事件(其可以是但不限于全局定时事件)之后执行步骤110的读取。
公开了一种用于减少非易失性存储器控制器的等待时间的方法，该方法包括：标识非易失性存储器器件的每个块中的多个页面群；以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取；确定每个块的指示符页面的后台读取中的误差数目；将具有超过误差阈值的所确定误差数目的块标识为离群块；在与读取离群块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的每个页面群的经更新阈值电压偏移值集合；在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；以及当使用特性被确定为满足一个或多个使用特性阈值时，使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性的每个块的页面的读取。
在本发明的各实施例中，第一使用特性是对指示符页面的后台读取中的误差数目，并且其中，第一使用特性阈值是误差阈值，并且其中，当对块的指示符页面的任何后台读取中的误差数目超过误差阈值时，使用特性被确定为满足该一个或多个使用特性阈值。
本发明的一个实施例进一步包括包含编程和擦除循环数目的第二使用特性以及作为编程和擦除循环阈值的第二使用特性阈值，并且其中，当块的编程和擦除循环数目超过编程和擦除循环阈值的编程和擦除循环数目时，使用特性被确定为满足该一个或多个使用特性阈值。
本发明的各实施例进一步包括：存储包括多个局部参考定位校正值的局部参考定位表；通过确定正被读取的页面的当前编程和擦除循环数目是否接近下一耐久性阈值、确定正被读取的页面的当前读取计数是否接近下一读取干扰阈值、以及当前保留时间是否接近下一保留时间阈值，来确定该多个局部参考定位校正值要被应用于解码失败的次序；基于所确定的次序，将局部参考定位校正值中的第一校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合；基于所确定的次序，将局部参考定位校正值中的第二校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第二局部参考定位阈值电压偏移值集合；基于所确定的次序，将局部参考定位校正值中的第三校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第三局部参考定位阈值电压偏移值集合；在对正被读取的页面的读取的第一次解码失败之际，使用第一局部参考定位阈值电压偏移值集合来读取失败页面；在对正被读取的页面的读取的第二次解码失败之际，使用第二局部参考定位阈值电压偏移值集合来读取失败页面；以及在对正被读取的页面的读取的第三次解码失败之际，使用第三局部参考定位阈值电压偏移值集合来读取失败页面。
在本发明的各实施例中，该方法进一步包括：对在与阈值电压的偏移下的每次读取的误差进行求和；确定具有最小误差数目的误差和；以及标识经更新阈值电压偏移值集合以包括与被确定为具有最小误差数目的误差和相对应的阈值电压偏移值。
公开了一种非易失性存储器控制器，包括：状态电路，该状态电路被配置成确定非易失性存储器器件的使用特性；以及读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取以标识离群块，其中，当对块的指示符页面的后台读取中的误差数目超过误差阈值时，该块被标识为离群块；耦合到读取电路的后台参考定位电路，该后台参考定位电路被配置成：在与读取离群块的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的每个页面群的经更新阈值电压偏移值集合，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，该读取电路被进一步配置成：在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；并且其中，该读取电路被配置成确定使用特性是否满足一个或多个使用特性阈值，并且当使用特性被确定为满足该一个或多个使用特性阈值时，该读取电路被配置成：使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
在本发明的各实施例中，该一个或多个使用特性中的第一使用特性是对指示符页面的后台读取中的误差数目，并且其中，第一使用特性阈值是误差阈值，并且当对块的指示符页面的任何后台读取中的误差数目超过误差阈值时，该一个或多个使用特性被确定为满足该一个或多个使用特性阈值。
该非易失性存储器控制器可进一步包括包含编程和擦除循环数目的第二使用特性以及作为编程和擦除循环阈值的第二使用特性阈值，并且其中，当块的编程和擦除循环数目超过编程和擦除循环阈值的编程和擦除循环数目时，使用特性被确定为满足该一个或多个使用特性阈值。
该非易失性存储器控制器可进一步包括存储器存储装置，该存储器存储装置被配置成存储后台参考定位表，该后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，该读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对后台参考定位表编索引来标识要在后续主机请求的读取中使用的阈值电压偏移值。
该非易失性存储器控制器可进一步包括存储器存储装置，其被配置成存储多个局部参考定位校正值，该非易失性存储器控制器进一步包括：局部参考定位电路，该局部参考定位电路耦合到读取电路并且能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位偏移值集合来读取失败页面。
该局部参考定位校正值可包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合，并且进一步其中，该局部参考定位电路能操作用于将耐久性校正值、保留定时校正值和读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，该读取电路在第二次解码失败之际能操作用于使用第二局部参考定位偏移值集合来读取失败页面。
该非易失性存储器器件的块可被编群为多个块群，并且其中，每个块群内的页面被编群为多个页面群。
该非易失性存储器控制器可进一步包括状态电路，该状态电路能操作用于确定该非易失性存储器器件的每个关闭块的关闭块保留时间，并且其中，该后台参考定位电路被配置成：每次关闭块保留时间达到阈值保留时间时，确定保留定时器事件已发生。
该非易失性存储器控制器可进一步包括状态电路，该状态电路能操作用于确定该非易失性存储器器件的每个块的读取次数，并且其中，该后台参考定位电路被配置成：每次关闭块的读取次数达到阈值读取次数时，确定读取干扰事件已发生。
该非易失性存储器控制器可进一步包括读取电路，该读取电路能操作用于向读取指令指派优先级值，并且能操作用于通过相比向响应于来自主机计算设备的读取请求而生成的读取指令指派的优先级向后台读取指令指派较低的优先级来执行后台读取。
在本发明的各实施例中，公开了一种非易失性存储器系统，包括：多个非易失性存储器器件；耦合到非易失性存储器器件中的每一者的存储器控制器，该存储器控制器被配置成执行对非易失性存储器器件的存储器单元的编程操作和读取操作，该非易失性存储器控制器包括：状态电路，该状态电路被配置成确定非易失性存储器器件的使用特性；以及读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取以标识离群块，其中，当对指示符页面的后台读取中的误差数目超过误差阈值时，块被标识为离群块；耦合到读取电路的后台参考定位电路，该后台参考定位电路被配置成：在与读取离群块的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的经更新阈值电压偏移值集合，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，该读取电路被进一步配置成：在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；并且其中，该读取电路被配置成确定使用特性是否满足一个或多个使用特性阈值，并且当使用特性被确定为满足该一个或多个使用特性阈值时，该读取电路被配置成：使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
该非易失性存储器控制器可进一步包括第一使用特性，该第一使用特性是对指示符页面的后台读取中的误差数目，并且可具有第一使用特性阈值，该第一使用特性阈值是误差阈值，并且其中，当对块的代表性页面的任何后台读取中的误差数目超过误差阈值时，使用特性被确定为满足该一个或多个使用特性阈值。
该非易失性存储器控制器可进一步包括存储器存储装置，该存储器存储装置被配置成存储后台参考定位表，该后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，该读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对后台参考定位表编索引来标识要在后续主机请求的读取中使用的阈值电压偏移值。
该非易失性存储器控制器可进一步包括存储器存储装置，其被配置成存储多个局部参考定位校正值，该非易失性存储器控制器进一步包括：局部参考定位电路，该局部参考定位电路耦合到读取电路并且能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位偏移值集合来读取失败页面。
该非易失性存储器控制器可进一步包括局部参考定位校正值，该局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合，并且进一步其中，该局部参考定位电路能操作用于将耐久性校正值、保留定时校正值和读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，该读取电路在第二次解码失败之际能操作用于使用第二局部参考定位偏移值集合来读取失败页面。
作为简短概述，本文至少公开了以下几个宽泛概念：
概念1.一种非易失性存储器控制器，包括：
状态电路，该状态电路被配置成确定非易失性存储器器件的使用特性；以及
后台参考定位电路，该后台参考定位电路耦合到状态电路并被配置成：在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；
存储器存储装置，其被配置成存储所标识的经更新阈值电压偏移值集合中的每一者；以及
读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：确定使用特性是否满足使用特性阈值，并且当使用特定被确定为满足使用特性阈值时，该读取电路被配置成：使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对关闭块的页面的读取。
概念2.如概念1所述的非易失性存储器控制器，其中，该存储器存储装置被配置成存储后台参考定位表，该后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，该读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对后台参考定位表编索引来标识要在后续主机请求的读取中使用的阈值电压偏移值。
概念3.如概念1所述的非易失性存储器控制器，其中，该存储器存储装置被进一步配置成存储多个局部参考定位校正值，该非易失性存储器控制器进一步包括：
局部参考定位电路，该局部参考定位电路耦合到读取电路并且能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且
其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位偏移值集合来读取失败页面。
概念4.如概念3所述的非易失性存储器控制器，其中，该局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合，并且进一步其中，该局部参考定位电路能操作用于将耐久性校正值、保留定时校正值和读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，该读取电路在第二次解码失败之际能操作用于使用第二局部参考定位偏移值集合来读取失败页面。
概念5.如概念2所述的非易失性存储器控制器，其中，使用特性包括编程和擦除循环数目。
概念6.如概念1所述的非易失性存储器控制器，其中，非易失性存储器器件的块被编群为多个块群，并且其中，每个块群内的页面被编群为多个页面群。
概念7.如概念2所述的非易失性存储器控制器，其中，该状态电路能操作用于确定非易失性存储器器件的每个块的编程和擦除循环数目，并且其中，该后台参考定位电路被配置成：每次关闭块的所确定编程和擦除循环数目达到编程和擦除循环的阈值数目时，确定耐久性事件已发生。
概念8.如概念7所述的非易失性存储器控制器，其中，该状态电路能操作用于确定非易失性存储器器件的每个关闭块的关闭块保留时间，并且其中，该后台参考定位电路被配置成：每次关闭块保留时间达到阈值保留时间时，确定保留定时器事件已发生。
概念9.如概念8所述的非易失性存储器控制器，其中，该状态电路能操作用于确定非易失性存储器器件的每个块的读取次数，并且其中，该后台参考定位电路被配置成：每次关闭块的读取次数达到阈值读取次数时，确定读取干扰事件已发生。
概念10.如概念1所述的非易失性存储器控制器，其中，该读取电路能操作用于向读取指令指派优先级值，并且能操作用于通过相比向响应于来自主机计算设备的读取请求而生成的读取指令指派的优先级向后台读取指令指派较低的优先级来执行后台读取。
概念11.如概念1所述的非易失性存储器控制器，其中，该读取电路能操作用于：向读取指令指派包括高优先级值、中优先级值和低优先级值的优先级值，并且能操作用于向响应于来自主机计算设备的读取请求而生成的读取指令指派高优先级值，并且进一步能操作用于：通过向特定读取指令指派中优先级值或低优先级值来在后台读取和用于内务操作的读取指令之间排定优先级。
概念12.一种非易失性存储器系统，包括：
多个非易失性存储器器件；
耦合到非易失性存储器器件中的每一者的存储器控制器，该存储器控制器被配置成执行对非易失性存储器器件的存储器单元的编程操作和读取操作，该非易失性存储器控制器包括：
状态电路，其被配置成确定非易失性存储器器件的至少一个使用特性；以及
后台参考定位电路，该后台参考定位电路耦合到状态电路并被配置成：在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；以及
读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：确定使用特性是否满足使用特性阈值，并且当使用特定被确定为满足使用特性阈值时，该读取电路被配置成：使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对关闭块的页面的读取。
概念13.如概念12所述的非易失性存储器系统，进一步包括：
存储器存储装置，其被配置成存储后台参考定位表，该后台参考定位表包括用于非易失性存储器器件的每个块中的多个页面群中的每个页面群的阈值电压移位读取参数以及对应的索引值；并且
其中，该读取电路被配置成：使用指示正被读取的页面的页面群的阈值电压移位读取参数的阈值电压移位读取指令来执行后续主机请求的对关闭块的页面的读取，并且进一步其中，该后台参考定位电路被配置成：将经更新阈值电压偏移值集合存储在关闭块的每个页面群的相应阈值电压移位读取参数中。
概念14.如概念13所述的非易失性存储器系统，其中，包括局部参考定位校正值的局部参考定位表被存储在该存储器存储装置中，该非易失性存储器控制器进一步包括：
耦合到读取电路并耦合到存储器存储装置的局部参考定位电路，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以计算第一局部参考定位阈值电压偏移值集合，并且能操作用于将局部参考定位校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以计算第二局部参考定位阈值电压偏移值集合；并且
其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位阈值电压偏移值集合来读取失败页面，并且在第二次解码失败之际能操作用于使用第二局部参考定位阈值电压偏移值集合来读取失败页面。
概念15.如概念14所述的非易失性存储器系统，其中，该局部参考定位校正值包括：被用于计算第一局部参考定位阈值电压偏移值集合的第一局部参考定位校正值，被用于计算第二局部参考定位阈值电压偏移值集合的第二局部参考定位校正值，以及第三局部参考定位校正值，并且其中，该局部参考定位电路能操作用于将第三局部参考定位校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以获取第三局部参考定位阈值电压偏移值集合，并且其中，该读取电路在第三次解码失败之际能操作用于使用第三局部参考定位阈值电压偏移值集合来读取失败页面。
概念16.如概念15所述的非易失性存储器系统，其中，该局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于：基于当前保留时间、当前读取次数以及当前编程和擦除循环数目来确定耐久性校正值、保留定时校正值和读取干扰校正值要被应用于解码失败的次序。
概念17.一种用于减少非易失性存储器控制器的等待时间的方法，包括：
标识非易失性存储器器件的每个块中的多个页面群；
在非易失性存储器器件的块被关闭之后，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；
确定非易失性存储器器件的使用特性是否满足使用特性阈值；以及
当使用特性被确定为满足使用特性阈值时，使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对关闭块的页面的读取。
概念18.如概念17所述的方法，进一步包括：
存储包括多个局部参考定位校正值的局部参考定位表；
通过确定正被读取的页面的当前编程和擦除循环数目是否接近下一耐久性阈值、确定正被读取的页面的当前读取计数是否接近下一读取干扰阈值、以及当前保留时间是否接近下一保留时间阈值，来确定该多个局部参考定位校正值要被应用于解码失败的次序；
基于所确定的次序，将局部参考定位校正值中的第一校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合；
基于所确定的次序，将局部参考定位校正值中的第二校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第二局部参考定位阈值电压偏移值集合；
基于所确定的次序，将局部参考定位校正值中的第三校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第三局部参考定位阈值电压偏移值集合；
在对正被读取的页面的读取的第一次解码失败之际，使用第一局部参考定位阈值电压偏移值集合来读取失败页面；
在对正被读取的页面的读取的第二次解码失败之际，使用第二局部参考定位阈值电压偏移值集合来读取失败页面；
在对正被读取的页面的读取的第三次解码失败之际，使用第三局部参考定位阈值电压偏移值集合来读取失败页面。
概念19.如概念17所述的方法，其中，该方法进一步包括：
对在与阈值电压的偏移下的每次读取的误差进行求和；
确定具有最小误差数目的误差和；以及
标识经更新阈值电压偏移值集合以包括与被确定为具有最小误差数目的误差和相对应的阈值电压偏移值。
概念20.如概念17所述的方法，进一步包括：
标识块群；
将用于关闭块的每个页面群的经更新阈值电压偏移值集合存储为包括该关闭块的块群的每个页面群的经更新阈值电压偏移值集合；并且
其中，标识非易失性存储器器件的每个块中的多个页面群进一步包括：标识每个块群中的多个页面群。
概念21.一种用于减少非易失性存储器控制器的等待时间的方法，包括：
标识非易失性存储器器件的每个块中的多个页面群；
以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取；
确定每个块的指示符页面的后台读取中的误差数目；
将具有超过误差阈值的所确定误差数目的块标识为离群块；
在与读取离群块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的每个页面群的经更新阈值电压偏移值集合；
在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；以及
当使用特性被确定为满足一个或多个使用特性阈值时，使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
概念22.如概念21所述的方法，其中，第一使用特性是对指示符页面的后台读取中的误差数目，并且其中，第一使用特性阈值是误差阈值，并且其中，当对块的指示符页面的任何后台读取中的误差数目超过误差阈值时，使用特性被确定为满足该一个或多个使用特性阈值。
概念23.如概念22所述的非易失性存储器控制器，进一步包括包含编程和擦除循环数目的第二使用特性以及作为编程和擦除循环阈值的第二使用特性阈值，并且其中，当块的编程和擦除循环数目超过编程和擦除循环阈值的编程和擦除循环数目时，使用特性被确定为满足该一个或多个使用特性阈值。
概念24.如概念21所述的方法，进一步包括：
存储包括多个局部参考定位校正值的局部参考定位表；
通过确定正被读取的页面的当前编程和擦除循环数目是否接近下一耐久性阈值、确定正被读取的页面的当前读取计数是否接近下一读取干扰阈值、以及当前保留时间是否接近下一保留时间阈值，来确定该多个局部参考定位校正值要被应用于解码失败的次序；
基于所确定的次序，将局部参考定位校正值中的第一校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合；
基于所确定的次序，将局部参考定位校正值中的第二校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第二局部参考定位阈值电压偏移值集合；
基于所确定的次序，将局部参考定位校正值中的第三校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第三局部参考定位阈值电压偏移值集合；
在对正被读取的页面的读取的第一次解码失败之际，使用第一局部参考定位阈值电压偏移值集合来读取失败页面；
在对正被读取的页面的读取的第二次解码失败之际，使用第二局部参考定位阈值电压偏移值集合来读取失败页面；以及
在对正被读取的页面的读取的第三次解码失败之际，使用第三局部参考定位阈值电压偏移值集合来读取失败页面。
概念25.如概念24所述的方法，其中，该方法进一步包括：
对在与阈值电压的偏移下的每次读取的误差进行求和；
确定具有最小误差数目的误差和；以及
标识经更新阈值电压偏移值集合以包括与被确定为具有最小误差数目的误差和相对应的阈值电压偏移值。
概念26.一种非易失性存储器控制器，包括：
状态电路，该状态电路被配置成确定非易失性存储器器件的使用特性；以及
读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取以标识离群块，其中，当对块的指示符页面的后台读取中的误差数目超过误差阈值时，该块被标识为离群块；
耦合到读取电路的后台参考定位电路，该后台参考定位电路被配置成：在与读取离群块的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的每个页面群的经更新阈值电压偏移值集合，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，该读取电路被进一步配置成：在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；并且
其中，该读取电路被配置成确定使用特性是否满足一个或多个使用特性阈值，并且当使用特性被确定为满足该一个或多个使用特性阈值时，该读取电路被配置成：使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
概念27.如概念26所述的非易失性存储器控制器，其中，该一个或多个使用特性中的第一使用特性是对指示符页面的后台读取中的误差数，并且其中，第一使用特性阈值是误差阈值，并且其中，当对块的指示符页面的任何后台读取中的误差数目超过误差阈值时，该一个或多个使用特性被确定为满足该一个或多个使用特性阈值。
概念28.如概念27所述的非易失性存储器控制器，进一步包括包含编程和擦除循环数目的第二使用特性以及作为编程和擦除循环阈值的第二使用特性阈值，并且其中，当块的编程和擦除循环数目超过编程和擦除循环阈值的编程和擦除循环数目时，使用特性被确定为满足该一个或多个使用特性阈值。
概念29.如概念26所述的非易失性存储器控制器，进一步包括存储器存储装置，该存储器存储装置被配置成存储后台参考定位表，该后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，该读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对后台参考定位表编索引来标识要在后续主机请求的读取中使用的阈值电压偏移值。
概念30.如概念26所述的非易失性存储器控制器，其中，该存储器存储装置被进一步配置成存储多个局部参考定位校正值，该非易失性存储器控制器进一步包括：
局部参考定位电路，该局部参考定位电路耦合到读取电路并且能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且
其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位偏移值集合来读取失败页面。
概念31.如概念28所述的非易失性存储器控制器，其中，该局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合，并且进一步其中，该局部参考定位电路能操作用于将耐久性校正值、保留定时校正值和读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，该读取电路在第二次解码失败之际能操作用于使用第二局部参考定位偏移值集合来读取失败页面。
概念32.如概念26所述的非易失性存储器控制器，其中，非易失性存储器器件的块被编群为多个块群，并且其中，每个块群内的页面被编群为多个页面群。
概念33.如概念32所述的非易失性存储器控制器，其中，该状态电路能操作用于确定非易失性存储器器件的每个关闭块的关闭块保留时间，并且其中，该后台参考定位电路被配置成：每次关闭块保留时间达到阈值保留时间时，确定保留定时器事件已发生。
概念34.如概念33所述的非易失性存储器控制器，其中，该状态电路能操作用于确定非易失性存储器器件的每个块的读取次数，并且其中，该后台参考定位电路被配置成：每次关闭块的读取次数达到阈值读取次数时，确定读取干扰事件已发生。
概念35.如概念26所述的非易失性存储器控制器，其中，该读取电路能操作用于向读取指令指派优先级值，并且能操作用于通过相比向响应于来自主机计算设备的读取请求而生成的读取指令指派的优先级向后台读取指令指派较低的优先级来执行后台读取。
概念36.一种非易失性存储器系统，包括：
多个非易失性存储器器件；
耦合到非易失性存储器器件中的每一者的存储器控制器，该存储器控制器被配置成执行对非易失性存储器器件的存储器单元的编程操作和读取操作，该非易失性存储器控制器包括：
状态电路，该状态电路被配置成确定非易失性存储器器件的使用特性；以及
读取电路，该读取电路耦合到状态电路和后台参考定位电路并且被配置成：以预定的定时间隔来执行对非易失性存储器器件的每个块的指示符页面的后台读取以标识离群块，其中，当对指示符页面的后台读取中的误差数目超过误差阈值时，块被标识为离群块；
耦合到读取电路的后台参考定位电路，该后台参考定位电路被配置成：在与读取离群块的代表性页面所需要的每个阈值电压的偏移下执行对该离群块的每个页面群的代表性页面的后台读取，以标识用于该离群块的经更新阈值电压偏移值集合，并且在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，该读取电路被进一步配置成：在与读取该关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移下执行对该关闭块的每个页面群的代表性页面的后台读取，以标识用于该关闭块的每个页面群的经更新阈值电压偏移值集合；并且
其中，该读取电路被配置成确定使用特性是否满足一个或多个使用特性阈值，并且当使用特性被确定为满足一个或多个使用特性阈值时，该读取电路被配置成：使用阈值电压移位读取指令并使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合来执行后续主机请求的对满足该一个或多个使用特性阈值的每个块的页面的读取。
概念37.如概念36所述的非易失性存储器系统，其中，第一使用特性是对指示符页面的后台读取中的误差数目，并且其中，第一使用特性阈值是误差阈值，并且其中，当对块的代表性页面的任何后台读取中的误差数目超过误差阈值时，使用特性被确定为满足该一个或多个使用特性阈值。
概念38.如概念37所述的非易失性存储器系统，进一步包括存储器存储装置，该存储器存储装置被配置成存储后台参考定位表，该后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，该读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对后台参考定位表编索引来标识要在后续主机请求的读取中使用的阈值电压偏移值。
概念39.如概念36所述的非易失性存储器系统，进一步包括被配置成存储多个局部参考定位校正值的存储器存储装置，该非易失性存储器控制器进一步包括：
局部参考定位电路，该局部参考定位电路耦合到读取电路并且能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且
其中，该读取电路在第一次解码失败之际能操作用于使用第一局部参考定位偏移值集合来读取失败页面。
概念40.如概念39所述的非易失性存储器系统，其中，该局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，该局部参考定位电路能操作用于将局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取第一局部参考定位阈值电压偏移值集合，并且进一步其中，该局部参考定位电路能操作用于将耐久性校正值、保留定时校正值和读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，该读取电路在第二次解码失败之际能操作用于使用第二局部参考定位偏移值集合来读取失败页面。
尽管已经参照本发明的特定实施例描述了本发明，但对于本领域普通技术人员来说显而易见的是，可以对所描述的实施例作出修改而不脱离本发明的精神。因此，本发明的范围将由所附权利要求限定，而不是由以上详细描述限定。

Claims (20)

1.一种非易失性存储器控制器，包括：
状态电路，其被配置成确定非易失性存储器器件的使用特性；以及
后台参考定位电路，所述后台参考定位电路耦合到所述状态电路并被配置成：在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，通过向所述非易失性存储器器件发送阈值电压移位读取指令来执行对所述关闭块的每个页面群的代表性页面的后台读取，所述阈值电压移位读取指令代表与读取所述关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移，以标识用于所述关闭块的每个页面群的经更新阈值电压偏移值集合；
读取电路，所述读取电路耦合到所述状态电路和所述后台参考定位电路并且被配置成：确定所述使用特性是否满足使用特性阈值，并且当所述使用特性被确定为满足所述使用特性阈值时，所述读取电路被配置成：通过向所述非易失性存储器器件发送阈值电压移位读取指令来执行所有后续主机请求的对所述关闭块的页面的读取，所述阈值电压移位读取指令使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合；
其中，所述状态电路能操作用于确定对所述非易失性存储器器件的每个关闭块的读取次数，并且所述后台参考定位电路被配置成：每次所述读取次数达到读取干扰阈值时确定读取干扰事件已发生；并且
其中，所述状态电路能操作用于确定所述非易失性存储器器件的每个关闭块的关闭块保留时间，并且其中，所述后台参考定位电路被配置成：当所述关闭块保留时间达到阈值保留时间时确定保留定时器事件已发生。
2.如权利要求1所述的非易失性存储器控制器，其特征在于，进一步包括存储器存储装置，所述存储器存储装置被配置成存储后台参考定位表，所述后台参考定位表包括所标识的经更新阈值电压偏移值集合中的每一者以及对应的索引值，并且其中，所述读取电路被配置成：通过使用与正被读取的页面的页面群相对应的索引值对所述后台参考定位表编索引来标识要在所述后续主机请求的读取中使用的阈值电压偏移值。
3.如权利要求1所述的非易失性存储器控制器，其特征在于，进一步包括存储器存储装置，所述存储器存储装置被配置成存储多个局部参考定位校正值，所述非易失性存储器控制器进一步包括：
局部参考定位电路，所述局部参考定位电路耦合到所述读取电路并且能操作用于将所述局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位偏移值集合；并且
其中，所述读取电路在第一次解码失败之际能操作用于使用所述第一局部参考定位偏移值集合来读取失败页面。
4.如权利要求3所述的非易失性存储器控制器，其特征在于，所述局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，所述局部参考定位电路能操作用于将所述局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个阈值电压，以获取所述第一局部参考定位阈值电压偏移值集合，并且进一步其中，所述局部参考定位电路能操作用于将所述耐久性校正值、所述保留定时校正值和所述读取干扰校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个偏移值，以获取第二局部参考定位阈值电压偏移值集合，并且进一步其中，所述读取电路在第二次解码失败之际能操作用于使用所述第二局部参考定位偏移值集合来读取失败页面。
5.如权利要求2所述的非易失性存储器控制器，其特征在于，所述使用特性包括编程和擦除循环数目。
6.如权利要求1所述的非易失性存储器控制器，其特征在于，所述非易失性存储器器件的块被编群为多个块群，并且其中，每个块群内的页面被编群为多个页面群。
7.如权利要求2所述的非易失性存储器控制器，其特征在于，所述状态电路能操作用于确定所述非易失性存储器器件的每个块的编程和擦除循环数目，并且其中，所述后台参考定位电路被配置成：每次关闭块的所确定编程和擦除循环数目达到编程和擦除循环的阈值数目时，确定耐久性事件已发生。
8.如权利要求1所述的非易失性存储器控制器，其特征在于，所述非易失性存储器控制器被配置成：针对每个页面群存储耐久性阈值电压偏移值集合和保留读取阈值电压偏移值集合，其中，所述读取电路被配置成：使用与正被读取页面的页面群相对应的保留读取阈值电压偏移值集合来执行后续主机请求的对关闭块的读取，并且所述读取电路被配置成：使用与正被读取页面的页面群相对应的耐久性阈值电压偏移值集合来执行后续主机请求的对未关闭块的读取。
9.如权利要求1所述的非易失性存储器控制器，其特征在于，与读取关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移进一步包括起始参考阈值电压偏移，对关闭块的每个页面群的代表性页面的后台读取是通过向所述非易失性存储器器件发送阈值电压移位读取指令来执行的，所述阈值电压移位读取指令代表与多个起始参考阈值电压偏移中的每一者的偏移。
10.如权利要求9所述的非易失性存储器控制器，其特征在于，进一步包括：
其中，所述非易失性存储器控制器被配置成：针对每个页面群存储耐久性阈值电压偏移值集合和保留读取阈值电压偏移值集合；
其中，每次发生耐久性事件时，所述后台参考定位电路被配置成：将所得到的经更新阈值电压偏移值存储为耐久性阈值电压偏移值集合并存储为保留读取阈值电压偏移值集合；
其中，每次发生读取干扰事件时，所述后台参考定位电路被配置成：将所得到的经更新阈值电压偏移值存储为保留读取阈值电压偏移值集合；
其中，每次发生保留定时器事件时，所述后台参考定位电路被配置成：将所得到的经更新阈值电压偏移值存储为保留读取阈值电压偏移值集合；
其中，当响应于发生耐久性事件并发生读取干扰事件和保留定时器事件中的一个或多个事件时，所述后台参考定位电路被配置成：将所得到的经更新阈值电压偏移值存储为耐久性阈值电压偏移值集合并存储为保留读取阈值电压偏移值集合；
其中，当发生耐久性事件时，所存储的耐久性阈值电压偏移值集合被用作对应后台读取中的起始参考阈值电压偏移；
其中，当发生保留定时器事件时，所述后台参考定位电路被配置成：使用所存储的保留读取阈值电压偏移值集合作为对应后台读取中的起始参考阈值电压偏移；
其中，当发生读取干扰事件时，所存储的保留读取阈值电压偏移值集合被用作对应后台读取中的起始参考阈值电压偏移；并且
其中，每次发生块擦除时，所存储的耐久性阈值电压偏移值集合被用作后续后台读取中的起始参考阈值电压偏移。
11.如权利要求1所述的非易失性存储器控制器，其特征在于，所述非易失性存储器控制器被配置成：针对每个页面群存储耐久性阈值电压偏移值集合和保留读取阈值电压偏移值集合，并且其中，当执行后续主机请求的对关闭块的读取时，该读取是使用保留读取阈值电压偏移值集合来执行的，并且进一步其中，当执行后续主机请求的对未关闭块的读取时，该读取是使用耐久性阈值电压偏移值集合来执行的。
12.一种非易失性存储器系统，包括：
多个非易失性存储器器件；
耦合到所述非易失性存储器器件中的每一者的存储器控制器，所述存储器控制器被配置成执行对所述非易失性存储器器件的存储器单元的编程操作和读取操作，所述非易失性存储器控制器包括：
状态电路，其被配置成确定非易失性存储器器件的至少一个使用特性；
后台参考定位电路，所述后台参考定位电路耦合到所述状态电路并被配置成：在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际，通过向所述非易失性存储器器件发送阈值电压移位读取指令来执行对所述关闭块的每个页面群的代表性页面的后台读取，所述阈值电压移位读取指令代表与读取所述关闭块的每个页面群的代表性页面所需要的每个阈值电压的偏移，以标识用于所述关闭块的每个页面群的经更新阈值电压偏移值集合；以及
读取电路，所述读取电路耦合到所述状态电路和所述后台参考定位电路并且被配置成：确定使用特性是否满足使用特性阈值，并且当所述使用特性被确定为满足所述使用特性阈值时，所述读取电路被配置成：通过向所述非易失性存储器器件发送阈值电压移位读取指令来执行所有后续主机请求的对所述关闭块的页面的读取，所述阈值电压移位读取指令使用与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合；并且
其中，所述状态电路能操作用于确定对所述非易失性存储器器件的每个关闭块的读取次数，并且所述后台参考定位电路被配置成：每次对特定关闭块的读取次数达到读取干扰阈值时确定读取干扰事件已发生；并且
其中，所述状态电路能操作用于确定所述非易失性存储器器件的每个关闭块的关闭块保留时间，并且其中，所述后台参考定位电路被配置成：每次所述关闭块保留时间达到阈值保留时间时确定保留定时器事件已发生。
13.如权利要求12所述的非易失性存储器系统，其特征在于，进一步包括：
存储器存储装置，其被配置成存储后台参考定位表，所述后台参考定位表包括用于非易失性存储器器件的每个块中的多个页面群中的每个页面群的阈值电压移位读取参数以及对应的索引值；并且
其中，所述读取电路被配置成：使用指示正被读取的页面的页面群的阈值电压移位读取参数的阈值电压移位读取指令来执行对所述关闭块的页面的后续主机请求的读取，并且进一步其中，所述后台参考定位电路被配置成：将经更新阈值电压偏移值集合存储在所述关闭块的每个页面群的相应阈值电压移位读取参数中。
14.如权利要求13所述的非易失性存储器系统，其特征在于，包括局部参考定位校正值的局部参考定位表被存储在所述存储器存储装置中，所述非易失性存储器控制器进一步包括：
耦合到所述读取电路并耦合到所述存储器存储装置的局部参考定位电路，所述局部参考定位电路能操作用于将所述局部参考定位校正值中的一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以计算第一局部参考定位阈值电压偏移值集合，并且能操作用于将所述局部参考定位校正值中的不同一者加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以计算第二局部参考定位阈值电压偏移值集合；并且
其中，所述读取电路在第一次解码失败之际能操作用于使用所述第一局部参考定位阈值电压偏移值集合来读取失败页面，并且在第二次解码失败之际能操作用于使用所述第二局部参考定位阈值电压偏移值集合来读取失败页面。
15.如权利要求14所述的非易失性存储器系统，其特征在于，所述局部参考定位校正值包括：被用于计算所述第一局部参考定位阈值电压偏移值集合的第一局部参考定位校正值，被用于计算所述第二局部参考定位阈值电压偏移值集合的第二局部参考定位校正值，以及第三局部参考定位校正值，并且其中，所述局部参考定位电路能操作用于将所述第三局部参考定位校正值加到与正被读取的页面的页面群相对应的经更新阈值电压偏移值集合中的每个经更新阈值电压偏移值，以获取第三局部参考定位阈值电压偏移值集合，并且其中，所述读取电路在第三次解码失败之际能操作用于使用所述第三局部参考定位阈值电压偏移值集合来读取失败页面。
16.如权利要求15所述的非易失性存储器系统，其特征在于，所述局部参考定位校正值包括耐久性校正值、保留定时校正值和读取干扰校正值，并且其中，所述局部参考定位电路能操作用于：基于当前保留时间、当前读取次数以及当前编程和擦除循环数目来确定所述耐久性校正值、所述保留定时校正值和所述读取干扰校正值要被应用于解码失败的次序。
17.一种用于减少非易失性存储器控制器的等待时间的方法，包括：
标识非易失性存储器器件的每个块中的多个页面群；
使用阈值电压移位读取指令来执行对块的每个页面群的代表性页面的后台读取，所述阈值电压移位读取指令代表与读取所述块的每个页面群的代表性页面所需要的每个阈值电压的偏移，以标识用于所述块的每个页面群的经更新阈值电压偏移值集合；
存储包括多个局部参考定位校正值的局部参考定位表；
通过确定当前编程和擦除循环数目是否接近下一耐久性阈值、确定当前读取计数是否接近下一读取干扰阈值、以及确定当前保留时间是否接近下一保留时间阈值，来确定所述多个局部参考定位校正值要被应用于解码失败的次序；
基于所确定的次序，将所述局部参考定位校正值中的第一校正值加到经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第一局部参考定位阈值电压偏移值集合；
基于所确定的次序，将所述局部参考定位校正值中的第二校正值加到经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第二局部参考定位阈值电压偏移值集合；
基于所确定的次序，将所述局部参考定位校正值中的第三校正值加到经更新阈值电压偏移值集合中的每个阈值电压偏移值，以获取第三局部参考定位阈值电压偏移值集合；
在对一个代表性页面的读取的第一次解码失败之际，使用所述第一局部参考定位阈值电压偏移值集合来读取该一个代表性页面；
在对一个代表性页面的读取的第二次解码失败之际，使用所述第二局部参考定位阈值电压偏移值集合来读取该一个代表性页面；以及
在对一个代表性页面的读取的第三次解码失败之际，使用所述第三局部参考定位阈值电压偏移值集合来读取该一个代表性页面。
18.如权利要求17所述的方法，其特征在于，所述后台读取是在关闭块处发生耐久性事件、保留定时器事件和读取干扰事件中的一个或多个事件之际执行的，并且其中，与读取块的每个页面群的代表性页面所需要的每个阈值电压的偏移进一步包括起始参考阈值电压偏移，对块的每个页面群的代表性页面的后台读取是通过在与多个起始参考阈值电压偏移中的每一者的偏移下发送阈值电压移位读取指令来执行的。
19.如权利要求18所述的方法，其特征在于，进一步包括：
针对每个页面群标识耐久性阈值电压偏移值集合和保留读取阈值电压偏移值集合；
其中，当发生耐久性事件时，所得到的经更新阈值电压偏移值被存储为耐久性阈值电压偏移值集合并被存储为保留读取阈值电压偏移值集合；
其中，当发生读取干扰事件时，所得到的经更新阈值电压偏移值被存储为保留读取阈值电压偏移值集合；
其中，当发生保留定时器事件时，所得到的经更新阈值电压偏移值被存储为保留读取阈值电压偏移值集合；
其中，当响应于发生耐久性事件并发生读取干扰事件和保留定时器事件中的一个或多个事件而确定经更新阈值电压偏移值时，所得到的经更新阈值电压偏移值被存储为耐久性阈值电压偏移值集合并被存储为保留读取阈值电压偏移值集合；
其中，当发生耐久性事件时，所存储的耐久性阈值电压偏移值集合被用作对应后台读取中的起始参考阈值电压偏移；
其中，当发生保留定时器事件时，所存储的保留读取阈值电压偏移值集合被用作对应后台读取中的起始参考阈值电压偏移；
其中，当发生读取干扰事件时，所存储的保留读取阈值电压偏移值集合被用作对应后台读取中的起始参考阈值电压偏移；并且
其中，每次发生块擦除时，所存储的耐久性阈值电压偏移值集合被用作后续后台读取中的起始参考阈值电压偏移。
20.如权利要求18所述的方法，其特征在于，进一步包括：
标识块群；
将用于所述关闭块的每个页面群的经更新阈值电压偏移值集合存储为包括所述关闭块的块群的每个页面群的经更新阈值电压偏移值集合；并且
其中，标识非易失性存储器器件的每个块中的多个页面群进一步包括：标识每个块群中的多个页面群。
CN201780059770.5A 2016-07-28 2017-07-25 具有后台参考定位和局部参考定位的方法和装置 Active CN109791794B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201662367789P 2016-07-28 2016-07-28
US62/367,789 2016-07-28
US201662378145P 2016-08-22 2016-08-22
US62/378,145 2016-08-22
US15/655,518 US10283215B2 (en) 2016-07-28 2017-07-20 Nonvolatile memory system with background reference positioning and local reference positioning
US15/655,518 2017-07-20
US15/655,639 US10157677B2 (en) 2016-07-28 2017-07-20 Background reference positioning and local reference positioning using threshold voltage shift read
US15/655,639 2017-07-20
PCT/US2017/043799 WO2018022662A1 (en) 2016-07-28 2017-07-25 Method and apparatus with background reference positioning and local reference positioning

Publications (2)

Publication Number Publication Date
CN109791794A CN109791794A (zh) 2019-05-21
CN109791794B true CN109791794B (zh) 2020-09-04

Family

ID=61009831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780059770.5A Active CN109791794B (zh) 2016-07-28 2017-07-25 具有后台参考定位和局部参考定位的方法和装置

Country Status (5)

Country Link
US (2) US10283215B2 (zh)
EP (2) EP3832655A1 (zh)
JP (1) JP2019522309A (zh)
CN (1) CN109791794B (zh)
WO (1) WO2018022662A1 (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
TWI640865B (zh) * 2017-09-05 2018-11-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US10936205B2 (en) 2017-10-05 2021-03-02 International Business Machines Corporation Techniques for retention and read-disturb aware health binning
US10877898B2 (en) 2017-11-16 2020-12-29 Alibaba Group Holding Limited Method and system for enhancing flash translation layer mapping flexibility for performance and lifespan improvements
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
US10643730B1 (en) * 2018-02-26 2020-05-05 Toshiba Memory Corporation Adapting flash memory programming parameters for high endurance and steady performance
JP2019168937A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 メモリシステム、制御方法及びコントローラ
WO2019222958A1 (en) 2018-05-24 2019-11-28 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
KR102070307B1 (ko) * 2018-05-28 2020-01-23 에센코어 리미티드 저장 장치의 구동 방법
CN111902804B (zh) 2018-06-25 2024-03-01 阿里巴巴集团控股有限公司 用于管理存储设备的资源并量化i/o请求成本的系统和方法
US10921992B2 (en) 2018-06-25 2021-02-16 Alibaba Group Holding Limited Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US10614881B2 (en) * 2018-08-13 2020-04-07 International Business Machines Corporation Calibration of open blocks in NAND flash memory
US10699791B2 (en) * 2018-08-24 2020-06-30 International Business Machines Corporation Adaptive read voltage threshold calibration in non-volatile memory
US11094383B2 (en) 2018-08-24 2021-08-17 International Business Machines Corporation Selective page calibration based on hierarchical page mapping
JP2020047322A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11132291B2 (en) 2019-01-04 2021-09-28 Alibaba Group Holding Limited System and method of FPGA-executed flash translation layer in multiple solid state drives
US10860420B2 (en) * 2019-02-05 2020-12-08 Alibaba Group Holding Limited Method and system for mitigating read disturb impact on persistent memory
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US10970212B2 (en) 2019-02-15 2021-04-06 Alibaba Group Holding Limited Method and system for facilitating a distributed storage system with a total cost of ownership reduction for multiple available zones
US11061834B2 (en) 2019-02-26 2021-07-13 Alibaba Group Holding Limited Method and system for facilitating an improved storage system by decoupling the controller from the storage medium
US10891065B2 (en) 2019-04-01 2021-01-12 Alibaba Group Holding Limited Method and system for online conversion of bad blocks for improvement of performance and longevity in a solid state drive
US10922234B2 (en) 2019-04-11 2021-02-16 Alibaba Group Holding Limited Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive
US10908960B2 (en) 2019-04-16 2021-02-02 Alibaba Group Holding Limited Resource allocation based on comprehensive I/O monitoring in a distributed storage system
US11169873B2 (en) 2019-05-21 2021-11-09 Alibaba Group Holding Limited Method and system for extending lifespan and enhancing throughput in a high-density solid state drive
US11106370B2 (en) * 2019-07-02 2021-08-31 Micron Technology, Inc. Changing of memory components to be used for a stripe based on an endurance condition
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11074124B2 (en) 2019-07-23 2021-07-27 Alibaba Group Holding Limited Method and system for enhancing throughput of big data analysis in a NAND-based read source storage
US11086716B2 (en) 2019-07-24 2021-08-10 Microchip Technology Inc. Memory controller and method for decoding memory devices with early hard-decode exit
US11264103B2 (en) * 2019-08-28 2022-03-01 International Business Machines Corporation Hybrid read voltage calibration in non-volatile random access memory
KR102689978B1 (ko) * 2019-09-03 2024-08-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11126561B2 (en) 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11150986B2 (en) 2020-02-26 2021-10-19 Alibaba Group Holding Limited Efficient compaction on log-structured distributed file system using erasure coding for resource consumption reduction
US11200114B2 (en) 2020-03-17 2021-12-14 Alibaba Group Holding Limited System and method for facilitating elastic error correction code in memory
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11218165B2 (en) 2020-05-15 2022-01-04 Alibaba Group Holding Limited Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11573720B2 (en) * 2020-08-19 2023-02-07 Micron Technology, Inc. Open block family duration limited by time and temperature
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11450391B2 (en) * 2020-09-15 2022-09-20 Micron Technology, Inc. Multi-tier threshold voltage offset bin calibration
KR20220056919A (ko) * 2020-10-28 2022-05-09 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
US11398291B2 (en) 2020-11-20 2022-07-26 Microchip Technology Inc. Method and apparatus for determining when actual wear of a flash memory device differs from reliability states for the flash memory device
US11726689B2 (en) * 2020-11-20 2023-08-15 Micron Technology, Inc. Time-based combining for block families of a memory device
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11514992B2 (en) 2021-02-25 2022-11-29 Microchip Technology Inc. Method and apparatus for reading a flash memory device
US20220283727A1 (en) * 2021-03-03 2022-09-08 Gylicon Ltd Solid state storage device with look-up tables providing improved reference voltages
CN113053450B (zh) * 2021-03-05 2024-09-13 深圳三地一芯电子股份有限公司 一种应用于Flash智能分析检测的检测方法、系统、智能终端以及计算机可读存储介质
US12027213B2 (en) 2021-03-19 2024-07-02 Micron Technology, Inc. Determining offsets for memory read operations
US11817154B2 (en) 2021-03-23 2023-11-14 Western Digital Technologies, Inc. Optimized threshold translation from serialized pipeline
US11709727B2 (en) * 2021-03-30 2023-07-25 Micron Technology, Inc. Managing error-handling flows in memory devices
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US11934696B2 (en) 2021-05-18 2024-03-19 Microchip Technology Inc. Machine learning assisted quality of service (QoS) for solid state drives
US11699493B2 (en) 2021-05-24 2023-07-11 Microchip Technology Inc. Method and apparatus for performing a read of a flash memory using predicted retention-and-read-disturb-compensated threshold voltage shift offset values
US11514994B1 (en) 2021-05-28 2022-11-29 Microchip Technology Inc. Method and apparatus for outlier management
DE112022001015T5 (de) * 2021-05-28 2023-12-21 Microchip Technology Inc. Verfahren und vorrichtung zur ausreisserverwaltung
CN117280328A (zh) 2021-06-01 2023-12-22 微芯片技术股份有限公司 存储器地址保护
US12050794B2 (en) * 2021-06-18 2024-07-30 Micron Technology, Inc. Read performance techniques for time retention
CN113641309A (zh) * 2021-08-19 2021-11-12 深圳忆联信息系统有限公司 Ssd的弱块识别方法、装置、计算机设备及存储介质
WO2023055676A1 (en) 2021-09-28 2023-04-06 Microchip Technology Inc. Ldpc decoding with trapped-block management
CN113963741B (zh) * 2021-10-29 2024-09-20 山东华芯半导体有限公司 一种闪存open block特性的测试方法
CN114049910B (zh) * 2022-01-13 2022-04-22 深圳华电通讯有限公司 一种nand重读档位的换档方法、系统及相关组件
KR102496386B1 (ko) * 2022-03-16 2023-02-06 주식회사 파두 낸드 플래시 메모리의 에러 특성화 방법, 이를 활용한 에러 추정 방법 및 스토리지 시스템 제어 방법
CN115295057B (zh) * 2022-09-29 2023-01-10 杭州阿姆科技有限公司 一种快速获取nand最优读取数据的方法
US20240312546A1 (en) * 2023-03-14 2024-09-19 Western Digital Technologies, Inc. Data integrity check in non-volatile storage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335047A (zh) * 2007-06-28 2008-12-31 三星电子株式会社 闪存装置和调节闪存装置的读电压的方法
US8638602B1 (en) * 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
US9244763B1 (en) * 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information

Family Cites Families (255)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US815137A (en) 1904-10-24 1906-03-13 Adolphus H Beecher Safety starting mechanism for motors.
US5615235A (en) 1988-06-08 1997-03-25 Fujitsu Limited Signal processing system for use in a digital signal clock changing apparatus
US5671365A (en) 1995-10-20 1997-09-23 Symbios Logic Inc. I/O system for reducing main processor overhead in initiating I/O requests and servicing I/O completion events
JPH09204367A (ja) 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法
US6148360A (en) 1996-09-20 2000-11-14 Intel Corporation Nonvolatile writeable memory with program suspend command
US5822244A (en) 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US6115788A (en) 1998-02-20 2000-09-05 Seagate Technology, Inc. Multi-drive array with improved data transfer rate performance
JP3319433B2 (ja) 1999-05-12 2002-09-03 日本電気株式会社 メモリｌｓｉ不良解析装置及びシステム、方法並びに記録媒体
KR100631770B1 (ko) 1999-09-07 2006-10-09 삼성전자주식회사 플래시 메모리의 실시간 처리방법
US6539515B1 (en) 1999-11-24 2003-03-25 Koninklijke Philips Electronics N.V. Accelerated Reed-Solomon error correction
US8341332B2 (en) 2003-12-02 2012-12-25 Super Talent Electronics, Inc. Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices
US20020051501A1 (en) 2000-04-28 2002-05-02 Victor Demjanenko Use of turbo-like codes for QAM modulation using independent I and Q decoding techniques and applications to xDSL systems
US6725409B1 (en) 2000-06-30 2004-04-20 Texas Instruments Incorporated DSP instruction for turbo decoding
US7032081B1 (en) 2000-07-31 2006-04-18 M-Systems Flash Disk Pioneers Ltd. System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device
JP4055103B2 (ja) 2000-10-02 2008-03-05 株式会社ルネサステクノロジ 不揮発性メモリおよびそれを内蔵した半導体集積回路並びに不揮発性メモリの書込み方法
JP2002260398A (ja) 2001-03-05 2002-09-13 Mitsubishi Electric Corp マルチビットテスト回路
CA2347927A1 (en) 2001-05-16 2002-11-16 Telecommunications Research Laboratories Centralized synchronization for wireless networks
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7116732B2 (en) 2001-06-21 2006-10-03 Alcatel Method and apparatus for decoding a bit sequence
US6789227B2 (en) 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US6895547B2 (en) 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
JP4059472B2 (ja) 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
WO2003021440A1 (en) 2001-09-01 2003-03-13 Bermai, Inc. Decoding architecture for low density parity check codes
US6976197B2 (en) 2001-10-25 2005-12-13 International Business Machines Corporation Apparatus and method for error logging on a memory module
US6934804B2 (en) 2002-05-28 2005-08-23 Sun Microsystems, Inc. Method and system for striping spares in a data storage system including an array of disk drives
US6976194B2 (en) 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US6996766B2 (en) 2002-06-28 2006-02-07 Sun Microsystems, Inc. Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
US7209527B2 (en) 2002-07-08 2007-04-24 Agere Systems Inc. Turbo decoder employing max and max* map decoding
JP2004088470A (ja) 2002-08-27 2004-03-18 Sony Corp 復号装置及び復号方法
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US8054880B2 (en) 2004-12-10 2011-11-08 Tut Systems, Inc. Parallel rate control for digital video encoder with multi-processor architecture and picture-based look-ahead window
KR100502608B1 (ko) 2002-12-24 2005-07-20 한국전자통신연구원 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기
US7457906B2 (en) 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7206992B2 (en) 2003-03-04 2007-04-17 Broadcom Corporation Decoding a received BCH encoded signal
US7237183B2 (en) 2003-03-04 2007-06-26 Broadcom Corporation Parallel decoding of a BCH encoded signal
US7388995B2 (en) 2003-05-21 2008-06-17 Silicon Integrated Systems Corp. Quantization matrix adjusting method for avoiding underflow of data
US7383493B2 (en) 2003-06-13 2008-06-03 Broadcom Corporation LDPC (Low Density Parity Check) coded modulation hybrid decoding using non-Gray code maps for improved performance
KR100505707B1 (ko) 2003-08-26 2005-08-03 삼성전자주식회사 프로그램 동작시 가변되는 비트 라인의 전압 레벨을조절하는 플래쉬 메모리 장치의 프로그램 제어회로 및 그제어방법
US7529215B2 (en) 2003-11-17 2009-05-05 Telefonaktiebolaget Lm Ericsson (Publ) Encapsulation of independent transmissions over internal interface of distributed radio base station
US7484158B2 (en) 2003-12-03 2009-01-27 Infineon Technologies Ag Method for decoding a low-density parity check (LDPC) codeword
WO2005064830A1 (fr) 2003-12-26 2005-07-14 Zte Corporation Procede d'egalisation de rafale de liaison montante dans un systeme d'acces large et etendu
US8060670B2 (en) 2004-03-17 2011-11-15 Super Talent Electronics, Inc. Method and systems for storing and accessing data in USB attached-SCSI (UAS) and bulk-only-transfer (BOT) based flash-memory device
JP4331641B2 (ja) 2004-04-09 2009-09-16 富士通株式会社 等化回路を有する受信回路
US20050252791A1 (en) 2004-05-11 2005-11-17 Rainer Pechtold Removal of hydrogen from coolant fluid
US7443860B2 (en) 2004-06-08 2008-10-28 Sun Microsystems, Inc. Method and apparatus for source authentication in a communications network
KR100572328B1 (ko) 2004-07-16 2006-04-18 삼성전자주식회사 배드 블록 관리부를 포함하는 플래시 메모리 시스템
US7433363B2 (en) 2004-08-23 2008-10-07 The United States Of America As Represented By The Secretary Of The Navy Low latency switch architecture for high-performance packet-switched networks
US7260661B2 (en) 2004-09-03 2007-08-21 Intel Corporation Processing replies to request packets in an advanced switching context
US7996746B2 (en) 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US7590923B1 (en) 2004-10-27 2009-09-15 Marvell International Ltd. Architecture and control of Reed-Solomon error identification and evaluation
US8285907B2 (en) 2004-12-10 2012-10-09 Intel Corporation Packet processing in switched fabric networks
EP1829223B1 (en) 2004-12-22 2013-02-13 LG Electronics Inc. Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes
US7561627B2 (en) 2005-01-06 2009-07-14 Marvell World Trade Ltd. Method and system for channel equalization and crosstalk estimation in a multicarrier data transmission system
US7450668B2 (en) 2005-02-02 2008-11-11 At&T Intellectual Property I, L.P. Soft bit viterbi equalizer using partially collapsed metrics
US7694047B1 (en) 2005-02-17 2010-04-06 Qlogic, Corporation Method and system for sharing input/output devices
US8223745B2 (en) 2005-04-22 2012-07-17 Oracle America, Inc. Adding packet routing information without ECRC recalculation
CN101233693B (zh) 2005-05-13 2012-11-14 日本电气株式会社 利用ldpc编码的编码器和解码器
US7334071B2 (en) 2005-05-25 2008-02-19 Integrated Device Technology, Inc. Expansion of cross-domain addressing for PCI-express packets passing through non-transparent bridge
US7958430B1 (en) 2005-06-20 2011-06-07 Cypress Semiconductor Corporation Flash memory device and method
US8681849B2 (en) 2005-06-29 2014-03-25 Intel Corporation Precoder construction and equalization
JP2007058518A (ja) 2005-08-24 2007-03-08 Renesas Technology Corp メモリカード
US7307902B2 (en) 2005-08-30 2007-12-11 Hewlett-Packard Development Company, L.P. Memory correction system and method
US7661054B2 (en) 2005-09-30 2010-02-09 Intel Corporation Methods and arrangements to remap degraded storage blocks
KR100648490B1 (ko) 2005-10-17 2006-11-27 삼성전자주식회사 반도체 메모리 장치의 테스트 회로, 테스트 방법, 및 이를포함하는 반도체 메모리 장치
US7739472B2 (en) 2005-11-22 2010-06-15 Sandisk Corporation Memory system for legacy hosts
US7779275B2 (en) 2005-11-23 2010-08-17 Microsoft Corporation Communication of information via an in-band channel using a trusted configuration space
US7363556B2 (en) 2005-12-09 2008-04-22 Advantest Corporation Testing apparatus and testing method
US7844879B2 (en) 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US7930623B2 (en) 2006-03-07 2011-04-19 Samsung Electronics Co., Ltd. Method and system for generating parallel codes
KR100816748B1 (ko) 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
US7562180B2 (en) 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
EP2242058B1 (en) 2006-03-31 2014-07-16 Mosaid Technologies Incorporated Flash memory system control scheme
US20080016425A1 (en) 2006-04-04 2008-01-17 Qualcomm Incorporated Turbo decoder with symmetric and non-symmetric decoding rates
KR20080113097A (ko) 2006-04-05 2008-12-26 에이저 시스템즈 인크 이동 단말용 ｈｓｄｐａ 코프로세서
US7567472B2 (en) 2006-04-12 2009-07-28 Micron Technology, Inc. Memory block testing
US7620784B2 (en) 2006-06-09 2009-11-17 Microsoft Corporation High speed nonvolatile memory device using parallel writing among a plurality of interfaces
US20080005382A1 (en) 2006-06-14 2008-01-03 Hitachi, Ltd. System and method for resource allocation in fault tolerant storage system
JP2008015769A (ja) 2006-07-05 2008-01-24 Hitachi Ltd ストレージシステム及び書き込み分散方法
US7945721B1 (en) 2006-08-11 2011-05-17 Oracle America, Inc. Flexible control and/or status register configuration
FR2905210B1 (fr) 2006-08-24 2008-10-31 St Microelectronics Sa Procede et dispositif de decodage par couches d'une succession de blocs encodes avec un code ldpc
KR100766042B1 (ko) 2006-12-06 2007-10-12 삼성전자주식회사 연접 부호화를 이용한 멀티 레벨 셀 메모리 장치
US8935302B2 (en) 2006-12-06 2015-01-13 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for data block usage information synchronization for a non-volatile storage volume
KR20090087498A (ko) 2006-12-06 2009-08-17 퓨전 멀티시스템즈, 인크.(디비에이 퓨전-아이오) 고-용량, 비-휘발성 스토리지를 위한 캐시로서의 솔리드-스테이트 스토리지 장치, 시스템 및 방법
US8108759B2 (en) 2006-12-14 2012-01-31 Regents Of The University Of Minnesota Error detection and correction using error pattern correcting codes
US7860930B2 (en) 2006-12-19 2010-12-28 International Business Machines Corporation Communication between host systems using a transaction protocol and shared memories
US7937641B2 (en) 2006-12-21 2011-05-03 Smart Modular Technologies, Inc. Memory modules with error detection and correction
JP4863865B2 (ja) 2006-12-28 2012-01-25 富士通株式会社 情報処理装置，記憶部誤書込み防止方法，および情報処理システム
EP2102985A2 (en) 2007-01-05 2009-09-23 Nxp B.V. Circuit comprising a matrix of programmable logic cells
US7904793B2 (en) 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7752370B2 (en) 2007-04-12 2010-07-06 International Business Machines Corporation Splitting one hardware interrupt to multiple handlers
US7876621B2 (en) 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US20080267081A1 (en) 2007-04-27 2008-10-30 Guenter Roeck Link layer loop detection method and apparatus
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
MX2009012392A (es) 2007-05-16 2009-12-01 Thomson Licensing Aparato y metodo para codificar y descodificar señales.
US7898941B2 (en) 2007-09-11 2011-03-01 Polycom, Inc. Method and system for assigning a plurality of MACs to a plurality of processors
JP5124217B2 (ja) 2007-09-18 2013-01-23 株式会社日立製作所 ストレージ装置
US8335977B2 (en) 2007-12-05 2012-12-18 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells
US7752346B2 (en) 2007-12-21 2010-07-06 Aprius, Inc. Universal routing in PCI-Express fabrics
US7978516B2 (en) 2007-12-27 2011-07-12 Pliant Technology, Inc. Flash memory controller having reduced pinout
KR101405962B1 (ko) 2008-02-28 2014-06-12 엘지전자 주식회사 Ｌｄｐｃ 코드를 이용한 복호화 방법
KR101398200B1 (ko) 2008-03-18 2014-05-26 삼성전자주식회사 메모리 장치 및 인코딩/디코딩 방법
TWI373771B (en) 2008-06-06 2012-10-01 Phison Electronics Corp Memory management method for non-volatile memory and controller using the same
US7746691B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Methods and apparatus utilizing predicted coupling effect in the programming of non-volatile memory
US8959280B2 (en) 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8219740B2 (en) 2008-06-25 2012-07-10 International Business Machines Corporation Flash sector seeding to reduce program times
JP2010015197A (ja) 2008-06-30 2010-01-21 Toshiba Corp ストレージ制御装置、データ復元装置およびストレージシステム
TWI381274B (zh) 2008-07-10 2013-01-01 Phison Electronics Corp 用於快閃記憶體的區塊管理方法、儲存系統與控制器
US8259498B2 (en) 2008-12-08 2012-09-04 Infinite Memory Ltd. Continuous address space in non-volatile-memories (NVM) using efficient management methods for array deficiencies
US8407551B2 (en) 2008-12-15 2013-03-26 Quantenna Communications, Inc. Low complexity LDCP decoding
US8245117B1 (en) 2008-12-23 2012-08-14 Link—A—Media Devices Corporation Low complexity chien search in chase-type decoding of reed-solomon codes
US8374026B2 (en) 2009-01-30 2013-02-12 Sandisk Il Ltd. System and method of reading data using a reliability measure
KR101588293B1 (ko) 2009-02-17 2016-01-26 삼성전자주식회사 비휘발성 메모리 장치의 읽기 방법
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8433845B2 (en) 2009-04-08 2013-04-30 Google Inc. Data storage device which serializes memory device ready/busy signals
US20100262979A1 (en) 2009-04-08 2010-10-14 Google Inc. Circular command queues for communication between a host and a data storage device
US8286004B2 (en) 2009-10-09 2012-10-09 Lsi Corporation Saving encryption keys in one-time programmable memory
US8245112B2 (en) 2009-06-04 2012-08-14 Lsi Corporation Flash memory organization
US7975193B2 (en) 2009-06-01 2011-07-05 Lsi Corporation Solid state storage end of life prediction with correction history
US8307258B2 (en) 2009-05-18 2012-11-06 Fusion-10, Inc Apparatus, system, and method for reconfiguring an array to operate with less storage elements
US8281227B2 (en) 2009-05-18 2012-10-02 Fusion-10, Inc. Apparatus, system, and method to increase data integrity in a redundant storage system
US8176367B2 (en) 2009-05-28 2012-05-08 Agere Systems Inc. Systems and methods for managing end of life in a solid state drive
JP2012529692A (ja) 2009-06-10 2012-11-22 マイクロン テクノロジー， インク． メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止
US8755229B1 (en) 2009-06-23 2014-06-17 Micron Technology, Inc. Limiting flash memory over programming
US8261136B2 (en) 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
TWI386802B (zh) 2009-07-03 2013-02-21 Phison Electronics Corp 用於快閃記憶體的資料寫入方法及其控制電路與儲存系統
US8392789B2 (en) 2009-07-28 2013-03-05 Texas Instruments Incorporated Method and system for decoding low density parity check codes
US8429497B2 (en) 2009-08-26 2013-04-23 Skymedi Corporation Method and system of dynamic data storage for error correction in a memory device
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8850103B2 (en) 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US9223514B2 (en) 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US8228728B1 (en) 2009-09-14 2012-07-24 Marvell International Ltd. Programming method for multi-level cell flash for minimizing inter-cell interference
JP2011065599A (ja) 2009-09-18 2011-03-31 Toshiba Corp メモリシステムおよびメモリシステムの制御方法
US8244946B2 (en) 2009-10-16 2012-08-14 Brocade Communications Systems, Inc. Interrupt moderation
US8677209B2 (en) 2009-11-19 2014-03-18 Lsi Corporation Subwords coding using different encoding/decoding matrices
US8504887B1 (en) 2009-12-24 2013-08-06 Marvell International Ltd. Low power LDPC decoding under defects/erasures/puncturing
JP2011134125A (ja) 2009-12-24 2011-07-07 Toshiba Corp コントローラ及びデータストレージシステム
US8351258B1 (en) 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
KR101633048B1 (ko) 2010-02-25 2016-06-24 삼성전자주식회사 메모리 시스템 및 그것의 데이터 처리 방법
US8341502B2 (en) 2010-02-28 2012-12-25 Densbits Technologies Ltd. System and method for multi-dimensional decoding
US8938567B2 (en) 2010-03-11 2015-01-20 Ricoh Company, Limited Communication apparatus, communication system and adapter
US8775913B2 (en) 2010-03-31 2014-07-08 Lsi Corporation Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems
US8504885B2 (en) 2010-03-31 2013-08-06 Lsi Corporation Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems
US8429500B2 (en) 2010-03-31 2013-04-23 Lsi Corporation Methods and apparatus for computing a probability value of a received value in communication or storage systems
KR101678053B1 (ko) 2010-04-02 2016-11-22 삼성전자 주식회사 반도체 장치 및 이의 복호 방법
CN102238844A (zh) 2010-04-26 2011-11-09 富准精密工业(深圳)有限公司 散热装置
US8640005B2 (en) 2010-05-21 2014-01-28 Intel Corporation Method and apparatus for using cache memory in a system that supports a low power state
JP4829365B1 (ja) 2010-05-31 2011-12-07 株式会社東芝 データ記憶装置及びデータ書き込み方法
US8892980B2 (en) 2010-06-15 2014-11-18 Fusion-Io, Inc. Apparatus, system, and method for providing error correction
US8819503B2 (en) 2010-07-02 2014-08-26 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US8737141B2 (en) 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
KR101139081B1 (ko) 2010-07-09 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 소거 방법
US8429325B1 (en) 2010-08-06 2013-04-23 Integrated Device Technology Inc. PCI express switch and method for multi-port non-transparent switching
US20120141139A1 (en) 2010-08-17 2012-06-07 Umesh Bakhru System and Method for Optical-Electrical-Optical Reach Extension in a Passive Optical Network
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8417877B2 (en) 2010-08-31 2013-04-09 Micron Technology, Inc Stripe-based non-volatile multilevel memory operation
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US8769374B2 (en) 2010-10-13 2014-07-01 International Business Machines Corporation Multi-write endurance and error control coding of non-volatile memories
US8412863B2 (en) 2010-10-19 2013-04-02 Hitachi, Ltd. Storage apparatus and virtual port migration method for storage apparatus
US8787428B2 (en) 2010-12-01 2014-07-22 Dynamic Invention Llc Soft forwarding for cooperative wireless communication
KR101893176B1 (ko) 2010-12-03 2018-08-29 삼성전자주식회사 멀티 칩 메모리 장치 및 그것의 구동 방법
US20120167100A1 (en) 2010-12-23 2012-06-28 Yan Li Manual suspend and resume for non-volatile memory
US8521941B2 (en) 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization
US9086984B2 (en) 2011-01-04 2015-07-21 Seagate Technology Llc Detection and decoding in flash memories with selective binary and non-binary decoding
US9898361B2 (en) 2011-01-04 2018-02-20 Seagate Technology Llc Multi-tier detection and decoding in flash memories
US8854880B2 (en) 2011-01-04 2014-10-07 Lsi Corporation Inter-cell interference cancellation in flash memories
US8364888B2 (en) 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
US8707122B1 (en) 2011-02-08 2014-04-22 Pmc-Sierra Us, Inc. Nonvolatile memory controller with two-stage error correction technique for enhanced reliability
TWI444825B (zh) 2011-03-29 2014-07-11 Phison Electronics Corp 記憶體儲存裝置、記憶體控制器與資料寫入方法
US9047955B2 (en) * 2011-03-30 2015-06-02 Stec, Inc. Adjusting operating parameters for memory cells based on wordline address and cycle information
KR101767649B1 (ko) 2011-05-11 2017-08-14 삼성전자주식회사 시드 생성 방법과 그것을 이용한 플래시 메모리 장치 및 메모리 시스템
US8589761B2 (en) 2011-05-31 2013-11-19 Micron Technology, Inc. Apparatus and methods for providing data integrity
TWI479495B (zh) 2011-06-02 2015-04-01 Phison Electronics Corp 資料讀取方法、記憶體控制器及記憶體儲存裝置
US20130024735A1 (en) 2011-07-19 2013-01-24 Ocz Technology Group Inc. Solid-state memory-based storage method and device with low error rate
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US8856617B2 (en) 2011-10-04 2014-10-07 Cleversafe, Inc. Sending a zero information gain formatted encoded data slice
US8737133B2 (en) 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
US8693257B2 (en) 2011-10-18 2014-04-08 Seagate Technology Llc Determining optimal read reference and programming voltages for non-volatile memory using mutual information
US8694855B1 (en) 2011-11-02 2014-04-08 Pmc-Sierra Us, Inc. Error correction code technique for improving read stress endurance
US9058289B2 (en) 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US9294132B1 (en) 2011-11-21 2016-03-22 Proton Digital Systems, Inc. Dual-stage data decoding for non-volatile memories
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
US8694849B1 (en) 2011-12-19 2014-04-08 Pmc-Sierra Us, Inc. Shuffler error correction code system and method
WO2013094624A1 (ja) 2011-12-19 2013-06-27 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 情報処理装置
US9117529B2 (en) 2011-12-23 2015-08-25 Hgst Technologies Santa Ana, Inc. Inter-cell interference algorithms for soft decoding of LDPC codes
US8493791B2 (en) 2011-12-23 2013-07-23 Stec, Inc. Word-line inter-cell interference detector in flash system
US8656257B1 (en) 2012-01-11 2014-02-18 Pmc-Sierra Us, Inc. Nonvolatile memory controller with concatenated error correction codes
US8739008B2 (en) 2012-02-22 2014-05-27 Silicon Motion, Inc. Method for determining parity check matrix utilized in flash memory system and related flash memory system thereof
US8856611B2 (en) 2012-08-04 2014-10-07 Lsi Corporation Soft-decision compensation for flash channel variation
US8605502B1 (en) 2012-05-22 2013-12-10 Sandisk Technologies Inc. Systems and methods of updating read voltages
US9135106B2 (en) 2012-05-22 2015-09-15 Hgst Technologies Santa Ana, Inc. Read level adjustment using soft information
US9331872B2 (en) 2012-05-22 2016-05-03 Cisco Technology, Inc. Implementing PVLANs in a large-scale distributed virtual switch
US8811076B2 (en) * 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US9015547B2 (en) 2012-08-17 2015-04-21 Lsi Corporation Multi-level LDPC layered decoder with out-of-order processing
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
US8930788B2 (en) 2012-09-04 2015-01-06 Lsi Corporation LDPC decoder with fractional unsatisfied check quality metric
US9292428B2 (en) 2012-09-05 2016-03-22 Kabushiki Kaisha Toshiba Memory system
US8929432B2 (en) 2012-09-07 2015-01-06 Sony Corporation Combination A/53 and A/153 receiver using a HIHO viterbi decoder
JP2014063551A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体記憶装置
US9015550B2 (en) 2012-10-05 2015-04-21 Lsi Corporation Low density parity check layer decoder for codes with overlapped circulants
US8917734B1 (en) 2012-11-19 2014-12-23 Pmc-Sierra Us, Inc. Method and apparatus for an aggregated non-transparent requester ID translation for a PCIe switch
JP6465806B2 (ja) 2012-11-20 2019-02-06 アイ． ペドル，チャールズ ソリッドステートドライブアーキテクチャ
US9135112B2 (en) 2012-12-11 2015-09-15 Seagate Technology Llc Policy for read operations addressing on-the-fly decoding failure in non-volatile memory
US9015554B2 (en) 2012-12-20 2015-04-21 Seagate Technology Llc Management of non-valid decision patterns of a soft read retry operation
US9257182B2 (en) 2012-12-21 2016-02-09 Micron Technology, Inc. Memory devices and their operation having trim registers associated with access operation commands
US9331958B2 (en) 2012-12-31 2016-05-03 Advanced Micro Devices, Inc. Distributed packet switching in a source routed cluster server
KR102090589B1 (ko) 2013-01-14 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
KR102050475B1 (ko) 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
US9025495B1 (en) 2013-01-16 2015-05-05 Pmc-Sierra Us, Inc. Flexible routing engine for a PCI express switch and method of use
US8995302B1 (en) 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US9779038B2 (en) 2013-01-31 2017-10-03 Apple Inc. Efficient suspend-resume operation in memory devices
US9135993B2 (en) 2013-02-07 2015-09-15 Seagate Technology Llc Temperature based logic profile for variable resistance memory cells
US9195587B2 (en) * 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US8924824B1 (en) 2013-03-12 2014-12-30 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US9021331B2 (en) 2013-03-14 2015-04-28 Seagate Technology Llc Method and apparatus for generation of soft decision error correction code information
US9367389B2 (en) 2013-03-14 2016-06-14 Seagate Technology Llc Recovery strategy that reduces errors misidentified as reliable
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9367391B2 (en) 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
KR102081415B1 (ko) * 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
US9235467B2 (en) 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method with reference voltage partitioning for low density parity check decoding
US10073626B2 (en) 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system
DE102013215055B4 (de) 2013-07-31 2021-01-28 Infineon Technologies Ag Schaltungsanordnung, Vorrichtung, Verfahren und Computerprogramm mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern
KR20150017599A (ko) 2013-08-07 2015-02-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US8953373B1 (en) 2013-10-03 2015-02-10 Lsi Corporation Flash memory read retry using histograms
US9478292B2 (en) * 2013-10-27 2016-10-25 Sandisk Technologies Llc Read operation for a non-volatile memory
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9396807B2 (en) 2013-11-11 2016-07-19 Seagate Technology Llc Incremental programming pulse optimization to reduce write errors
US9176815B2 (en) 2013-11-28 2015-11-03 Seagate Technology Llc Flash channel with selective decoder likelihood dampening
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
US9423970B2 (en) 2013-12-30 2016-08-23 Sandisk Technologies Llc Method and system for predicting block failure in a non-volatile memory
KR102187637B1 (ko) 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
US9916906B2 (en) * 2014-02-27 2018-03-13 Seagate Technology Llc Periodically updating a log likelihood ratio (LLR) table in a flash memory controller
US9444655B2 (en) 2014-03-25 2016-09-13 Intel IP Corporation Apparatus, method and system of scrambling a wireless transmission
KR102210964B1 (ko) 2014-05-13 2021-02-03 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법
US9449717B2 (en) 2014-06-20 2016-09-20 Arm Limited Memory built-in self-test for a data processing apparatus
US9569120B2 (en) 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US9640270B2 (en) 2014-08-12 2017-05-02 Sandisk Technologies Llc System and method of using multiple read operations
JP2016054017A (ja) 2014-09-04 2016-04-14 株式会社東芝 半導体記憶装置
US9564930B2 (en) 2014-09-05 2017-02-07 Kabushiki Kaisha Toshiba Memory controller, storage device and memory control method
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
KR102200108B1 (ko) 2014-10-10 2021-01-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
US9720754B2 (en) * 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9658800B2 (en) 2014-12-22 2017-05-23 Sandisk Technologies Llc End of life prediction based on memory wear
US20160247581A1 (en) 2015-02-20 2016-08-25 Kabushiki Kaisha Toshiba Memory system, memory controller and memory control method
KR20160117713A (ko) 2015-03-30 2016-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그것의 동작 방법
US9547571B2 (en) * 2015-05-20 2017-01-17 Sandisk Technologies Llc Block behavior tracking in a memory system
KR20160146332A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9842022B2 (en) * 2016-01-20 2017-12-12 Intel Corporation Technologies for reducing latency in read operations
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10283215B2 (en) * 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335047A (zh) * 2007-06-28 2008-12-31 三星电子株式会社 闪存装置和调节闪存装置的读电压的方法
US8638602B1 (en) * 2010-09-10 2014-01-28 Western Digital Technologies, Inc. Background selection of voltage reference values for performing memory read operations
CN103985415A (zh) * 2013-02-10 2014-08-13 Lsi公司 基于保留漂移历史的非易失性存储器读取阈值最优化
US9244763B1 (en) * 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information

Also Published As

Publication number Publication date
US10157677B2 (en) 2018-12-18
EP3832655A1 (en) 2021-06-09
WO2018022662A1 (en) 2018-02-01
US20180033491A1 (en) 2018-02-01
US10283215B2 (en) 2019-05-07
JP2019522309A (ja) 2019-08-08
EP3491648A1 (en) 2019-06-05
US20180033490A1 (en) 2018-02-01
EP3491648B1 (en) 2021-03-03
CN109791794A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109791794B (zh) 具有后台参考定位和局部参考定位的方法和装置
US10291263B2 (en) Auto-learning log likelihood ratio
KR102174293B1 (ko) 확률론적 데이터 구조에 기초한 메모리 내의 사전적인 교정 조치
CN102667945B (zh) 通过写入后读取和适应性重写来管理错误的非易失性存储器和方法
CN102667944B (zh) 通过写入后读取和适应性重写来管理错误的非易失性存储器和方法
US8365040B2 (en) Systems and methods for handling immediate data errors in flash memory
US20160307635A1 (en) Storage device and reliability verification method
US9501400B2 (en) Identification and operation of sub-prime blocks in nonvolatile memory
US10423345B2 (en) Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates
US10153046B1 (en) Non-volatile memory with backing up of programmed data
JP2013514602A (ja) アトミックプログラムシーケンスおよび書き込みアボート検出を伴う不揮発性メモリおよび方法
CN110795270B (zh) 固态储存装置及其读取重试方法
US10629269B2 (en) Solid state storage device and read table management method thereof
US10628247B2 (en) Flash memory testing according to error type pattern
CN117751345A (zh) 存储器单元的选择性上电清除
US9053011B2 (en) Selective protection of lower page data during upper page write
CN109804356B (zh) 自动学习对数似然比
CN112309473B (zh) 执行数据的状态整形的存储设备
US11940871B2 (en) Memory system and memory control method
CN112328508B (zh) 多层存储器中的层交错
CN112562772B (zh) 自适应低密度奇偶校验硬解码器
CN115145754A (zh) 存储器装置中的错误处置流管理
US20170373705A1 (en) Apparatuses and methods for erasure-assisted ecc decoding
US12087379B2 (en) Calibration of threshold voltage shift values
US12038805B1 (en) Hard error tracker and HRR dynamic reordering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant