CN117751345A - 存储器单元的选择性上电清除 - Google Patents

存储器单元的选择性上电清除 Download PDF

Info

Publication number
CN117751345A
CN117751345A CN202280053732.XA CN202280053732A CN117751345A CN 117751345 A CN117751345 A CN 117751345A CN 202280053732 A CN202280053732 A CN 202280053732A CN 117751345 A CN117751345 A CN 117751345A
Authority
CN
China
Prior art keywords
managed
group
error rate
subset
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280053732.XA
Other languages
English (en)
Inventor
沈震雷
谢廷俊
周振明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117751345A publication Critical patent/CN117751345A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种系统包含：存储器装置，其存储受管理单元群组；及处理装置，其可操作地耦合到所述存储器装置。在所述存储器装置的上电期间，所述处理装置将执行包含：引起在受管理单元群组的子集处执行读取操作；确定与从所述受管理单元群组的所述子集读取的数据相关的位错误率；及响应于所述位错误率满足阈值准则，引起存储在所述受管理单元群组处的所述数据的重写。

Description

存储器单元的选择性上电清除
技术领域
本公开的实施例大体上涉及存储器子系统，且更具体来说，涉及存储器单元的选择性上电清除(scrub)。
背景技术
存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置及易失性存储器装置。一般来说，主机系统可利用存储器子系统在存储器装置处存储数据及从存储器装置检索数据。
附图说明
从下文给出的详细描述及从本公开的各种实施例的附图将更加完全地理解本公开。然而，图式不应被视为将本公开限于特定实施例，而仅是为了解释及理解。
图1A说明根据一些实施例的包含存储器子系统的实例计算环境。
图1B是根据实施例的图1A的实例计算环境的存储器子系统控制器115的框图。
图2是说明根据一些实施例的定向位错误率的图表。
图3是根据一些实施例的用于执行存储器单元的选择性上电清除的实例方法的流程图。
图4是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面涉及存储器单元的选择性上电清除。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1A描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个存储器组件的存储器子系统。主机系统可提供要存储在存储器子系统处的数据，并且可请求要从存储器子系统检索的数据。
存储器组件可包含存储来自主机系统的数据的非易失性存储器装置。非易失性存储器装置是一或多个裸片的封装。封装中的裸片可被分配给用于与存储器子系统控制器通信的一或多个通道。非易失性存储器装置包含胞元(即，存储信息的电子电路)，其被分组成页面以存储数据位。非易失性存储器装置可包含三维交叉点(“3D交叉点”)存储器装置，其是可结合可堆叠的交叉网格数据存取阵列基于体电阻的变化来执行位存储的非易失性存储器的交叉点阵列。非易失性存储器装置的另一实例是与非(NAND)存储器装置。下文结合图1A描述非易失性存储器装置的其它实例。
三维(3D)交叉点存储器装置可跨裸片及通道对页面进行分组以形成受管理单元(MU)。MU可包含用户数据及对应元数据。存储器子系统控制器可将用户数据及对应元数据作为受管理单元发送到存储器装置及从存储器装置接收。超级受管理单元(SMU)是被共同管理的一或多个MU的群组。例如，存储器子系统控制器可对SMU执行媒体管理操作(例如，损耗均衡操作、刷新操作等)。媒体管理操作的其它实例包含废弃项目收集及清除操作，后者是本公开的主题。在一些存储器装置中，例如NAND存储器装置，SMU可被理解为包含被共同管理的一或多个物理块或一或多个超级块(由逻辑块地址寻址)，而MU可各自包含被一起传送或编程的一或多个页面。
存储器胞元(或“胞元”)是存储信息的电子电路。取决于胞元类型，胞元可存储一或多个二进制信息位，且具有与所存储的位的数量相关的各种逻辑状态。逻辑状态可由例如“0”(或复位状态)及“1”(或设置状态)或这些值的组合的二进制值表示。各种逻辑状态具有对应阈值电压电平。阈值电压(Vt)是施加到胞元电路系统(例如，晶体管变得导电的控制栅极)以设置胞元的状态的电压。基于施加到胞元的Vt，胞元被设置为其逻辑状态中的一者。例如，如果高Vt被施加到SLC，那么胞元中将存在电荷，从而将SLC设置为存储逻辑0。如果低Vt被施加到SLC，那么胞元中将没有电荷，从而将SLC设置为存储逻辑1。
分界电压(或电压分界(VDM)电平)可为施加到存储器组件的存储器胞元以读取存储在存储器胞元处的数据的特定电压。例如，如果特定存储器胞元的阈值电压(Vt)被识别为低于施加到特定存储器胞元的分界电压(例如，VDM电平)，那么存储在特定存储器胞元处的数据可被读取为特定值(例如，逻辑“1”)或被确定为处于特定状态(例如，设置状态)。如果特定存储器胞元的阈值电压被识别为高于分界电压，那么存储在特定存储器胞元处的数据可被读取为另一值(例如，逻辑“0”)或被确定为处于另一状态(例如，复位状态)。因此，可将分界电压施加到存储器胞元以确定存储在存储器胞元处的值。
多个存储器胞元的阈值电压或阈值电压分布可随时间偏移或改变，也称为电压阈值漂移。当存储器子系统的存储器装置已经断电一段时间后，阈值电压的这种漂移可特别明显。当存储器胞元的阈值电压改变时，分界电压的施加相对于改变的阈值电压可能是不准确的。例如，当分界电压被施加到存储器胞元时，存储在存储器胞元处的数据可被误读或误解为与如最初在阈值电压尚未偏移时存储的值相比处于错误值。在一些情况下，存储器装置断电足够长的时间，以至于当试图使用相对于漂移阈值电压不准确的一组分界电压来读取存储器胞元(或存储器胞元分布)时发生读取错误。
出于这些原因，存储器子系统控制器引起清除存储器装置的受管理单元以防止这些错误。通过重写每一受管理单元中的数据来执行清除，这涉及首先读取数据，且然后重写数据以重置每一受管理单元的存储器胞元中的阈值电压状态。即使存储器装置已经断电很长时间，一些Vt状态仍然可能足以避免读取错误，而其它状态则并不是，例如，Vt漂移可能跨受管理单元不一致。不加选择地重写存储器装置的超级受管理单元的受管理单元(不管断电时Vt漂移的量)会招致较大的性能损失及较长的上电时间，这降低用户体验。此外，与主机操作相比，上电清除作业(例如，重写受管理单元)可被分配相对低的优先级，且因此花费更长的时间并延长上电瞬态期，在此期间存储器子系统的性能将明显下降。另外，在存储器装置变得有缺陷(例如，达到寿命结束事件)之前，在存储器装置中复制写入可能降低存储器装置的有效寿命。
本公开的方面通过调适存储器子系统以执行每一SMU(例如，每一受管理单元群组)的选择性上电清除，所述清除取决于每一超级受管理单元的受管理单元的经采样子集的读取位错误率(RBER)(或定向RBER)，来解决上述及其它缺陷。更具体来说，存储器子系统控制器(例如，处理装置)可在存储器子系统的存储器装置的上电期间，对每一超级受管理单元执行一系列操作以确定是否依次完全清除每一SMU。
在各种实施例中，这一系列操作可包含引起在受管理单元群组的子集处执行读取操作，以及确定与从受管理单元群组的子集读取的数据相关的位错误率。在至少一个实施例中，响应于位错误率不满足阈值准则，不清除受管理单元群组，例如，存储器子系统控制器避免重写受管理单元群组的数据。在这个实施例中，响应于位错误率满足阈值准则，存储器子系统控制器重写存储在受管理单元群组的每一受管理单元处的数据。阈值准则可与阈值位错误值或读取失败计数相关联，对于特定的存储器装置或组件，所述阈值位错误值或读取失败计数被认为处于不安全状态或是不可靠的。
在至少一些实施例中，存储器子系统控制器在执行读取操作时采样的受管理单元的子集可随机、伪随机或通过某种其它方式来选择，使得所述子集可被认为代表受管理单元群组的受管理单元。以这种方式，只有当如所采样的受管理单元群组的RBER满足阈值准则并因此证明执行上电清除是合理时，才会执行SMU(受管理单元群组)的完全重写。由于针对每一SMU做出执行重写的清除决策及性能命中，因此存储器子系统避免不加选择地重写整个存储器装置或组件的MU。
本公开的优点包含但不限于通过避免不必要的上电清除来改善上电瞬态性能及延长存储器装置的寿命。例如，通过在满足RBER阈值准则的存储器装置的SMU(或受管理单元群组)处选择性地执行上电清除，存储器子系统避免不加选择地执行整个存储器装置的上电清除以及招致对应性能损失。仅作为一个实例，如果每一SMU的采样采样存储器装置的大约百分之一，那么存储器子系统可将读取及写入操作的次数减少到在整个存储器装置或组件的完全清除中执行的读取及写入次数的至少1/1000。对于所属领域的技术人员来说将显而易见的这些及其它优点将从以下更详细论述中显而易见。
图1A说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、闪存驱动器、通用串行总线(USB)闪存驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1A说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110及从存储器子系统110读取数据。如本文中所使用，“耦合到”通常是指组件之间的连接，其可为无论有线或无线的间接通信连接或直接通信连接(例如，没有中介组件)，包含例如电、光学、磁性等的连接。
主机系统120可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)装置或包含存储器及处理装置的这种计算装置。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口存取存储器组件，例如存储器装置130。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。
存储器装置可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置的一些实例(例如，存储器装置130)包含与非(NAND)型快闪存储器及原位写入存储器，例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠的交叉网格数据存取阵列基于体电阻的变化来执行位存储。另外，与许多基于闪存的存储器形成对比，交叉点非易失性存储器可执行原位写入操作，其中可在先前未擦除非易失性存储器胞元的情况下对所述非易失性存储器胞元进行编程。
尽管描述例如3D交叉点型及NAND型存储器的非易失性存储器组件，但是存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、负或(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及非易失性存储器胞元的交叉点阵列。
一种类型的存储器胞元(例如，单电平胞元(SLC))可每胞元存储一个位。例如多电平胞元(MLC)、三电平胞元(TLC)及四电平胞元(QLC)的其它类型的存储器胞元可每胞元存储多个位。在一些实施例中，存储器装置130中的每一者可包含存储器胞元(例如SLC、MLC、TLC、QLC或此类的任何组合)的一或多个阵列。在一些实施例中，特定存储器装置可包含存储器胞元的SLC部分及MLC部分、TLC部分或QLC部分。存储器装置130的存储器胞元可分组为页面或码字，其可指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，NAND)，页面可经分组以形成块。某些类型的存储器(例如3D交叉点)可跨裸片及通道对页面进行分组以形成管理单元(MU)。
存储器子系统控制器115可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。硬件可包含具有用于执行本文中描述的操作的专用(即，硬编码)逻辑的数字电路系统。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。
存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，存储器子系统控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器。
在一些实施例中，本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110可能不包含存储器子系统控制器115，而是可依赖外部控制(例如，由外部主机、或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将所述命令或操作转换成指令或适当命令以实现对存储器装置130的期望存取。存储器子系统控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作，及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(LBA)、命名空间)与物理地址(例如，物理MU地址、物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含用于经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成用于存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，DRAM)及地址电路系统(例如，行解码器及列解码器)，其可从存储器子系统控制器115接收地址且解码地址以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，本地媒体控制器135结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器胞元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其是与用于同一存储器装置封装内的媒体管理的本地控制器(例如，本地控制器135)组合的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含上电清除器113，上电清除器113可指导存储器装置130的SMU的选择性上电清除，如本文中所描述。在一些实施例中，存储器子系统控制器115包含上电清除器113的至少一部分。例如，存储器子系统控制器115可包含经配置以执行存储在本地存储器119中的用于执行本文中所描述的操作的指令的处理器117(处理装置)。在一些实施例中，上电清除器113是主机系统110、应用程序或操作系统的部分。
图1B是根据实施例的图1A的实例计算环境的存储器子系统控制器115的框图。在一些实施例中，关于图1A详细论述的存储器子系统控制器115进一步包含随机数生成器150，其适于生成对应于管理单元群组的子集的地址的随机数，所述子集经采样以确定管理单元群组(或SMU)的读取位错误率(RBER)。以这种方式，在一些实施例中，随机数生成器生成的执行还可生成经采样以组成受管理单元群组的子集的地址。在其它实施例中，由随机数生成器150生成的随机数可由上电清除器113转译成受管理单元群组的子集的地址。
在各种实施例中，随机数生成器150可由上电清除器113直接执行，或者可选地，由处理器117执行，上电清除器113也在处理器117上执行。无论哪种方式，上电清除器113都可存取由随机数生成器150生成的随机数地址，或者可通过由随机数生成器生成的数字生成随机数被访地址。使用由随机数生成器生成的数字可实现每一SMU的受管理单元的代表性样本的选择。
图2是说明根据一些实施例的定向位错误率的图表。图2的图表说明3D交叉点存储器胞元群组中的逻辑状态分布，其中阈值电压(Vt)沿着x轴定位，且胞元计数沿着y轴定位。逻辑状态可由例如“0”(或复位状态)及“1”(或设置状态)或此类值的组合的二进制值表示。各种逻辑状态具有对应阈值电压电平。Vt是施加到胞元电路系统(例如，晶体管变得导电的控制栅极)以设置胞元的状态的电压。基于施加到胞元的Vt，胞元被设置为其逻辑状态中的一者。例如，如果高Vt被施加到SLC，那么胞元中将存在电荷，从而将SLC设置为存储逻辑0。如果低Vt被施加到SLC，那么胞元中将没有电荷，从而将SLC设置为存储逻辑1。
分界电压(或电压分界(VDM)电平)可为施加到存储器组件的存储器胞元以读取存储在存储器胞元处的数据的特定电压。例如，如果特定存储器胞元的Vt被识别为低于施加到特定存储器胞元的分界电压(例如，VDM电平)，那么存储在特定存储器胞元处的数据可被读取为特定值(例如，逻辑“1”)或被确定为处于特定状态(例如，设置状态)。如果特定存储器胞元的Vt被识别为高于分界电压，那么存储在特定存储器胞元处的数据可被读取为另一值(例如，逻辑“0”)或被确定为处于另一状态(例如，复位状态)。因此，可将分界电压施加到存储器胞元以确定存储在存储器胞元处的值(或逻辑值)。
在一些实施例中，当存储器胞元的阈值电压(Vt)改变时(例如，归因于先前论述的Vt漂移)，分界电压的施加相对于改变的阈值电压可能是不准确的。例如，当分界电压被施加到存储器胞元时，存储在存储器胞元处的数据可被误读或误解为与如最初在阈值电压尚未偏移时存储的值相比处于错误值。在至少一些实施例中，如图2的图表中所说明，经误解或经误读数据会导致定向位错误率。定向位错误率可被理解为与在两个相反的逻辑状态之间转变的经编程状态相比，由错误确定的状态导致的读取错误率。
更具体来说，在至少一些实施例中，定向位错误率反映被错误地读取为一个逻辑状态(例如，“0”)的位数，所述逻辑状态与位被编程的另一个逻辑状态(例如，“1”)相反。因此，从“编程”逻辑状态到“读取”逻辑状态的经感知转变可指定与经测量位错误率相关联的方向(例如，0到1方向或1到0方向)。因此，对于给定的任何一组读取操作，可计算两个定向位错误率：与经感知的0到1转变相关联的位错误率(RBER01)及与经感知的1到0转变相关联的位错误率(RBER10)。因此，RBER01反映被错误地读取为“1”位的经编程“0”位的数量与所测量的“0”位的总数的比率。类似地，RBER10反映被错误地读取为“0”位的经编程“1”位的数量与所测量的“1”位的总数的比率。在一些实施方案中，可使用定向失败位计数，而不是对应定向错误率。
因此，在参考图2的至少这些实施例中，定向位错误率指向对应于两个定向位错误率中的一者的特定阈值电压方向。更具体来说，对于第一定向错误率(例如，RBER01)，特定阈值电压方向处于降低阈值电压的方向。此外，对于第二定向错误率(例如，RBER10)，特定阈值电压方向处于增加阈值电压的方向。
在一些实施例中，一个定向错误率(例如，RBER10)可能倾向于超过另一定向错误率(例如，RBER01)，其中图2中的双头箭头对应于第二定向位错误率(RBER10)以说明这种倾向。经历较大第二定向错误率的这种倾向可能是归因于Vt漂移通常处于增加的Vt方向。出于此原因，如果本文中提到的阈值准则对应于第一定向错误率，那么阈值准则可被设置为较低的阈值RBER值。相比之下，如果本文中提到的阈值准则对应于第二定向错误率，那么阈值准则可被设置为较高的阈值RBER值。以这种方式，如果第一定向错误率用于设置阈值准则，那么如果第一定向错误率满足较低的阈值RBER值，那么存储器子系统控制器115可比用于阈值准则的第二定向错误率尚未满足较高的阈值RBER值的情况更快地决定执行受管理单元群组的清除。因此，存储器子系统控制器115可提供对清除其中第一定向位错误率达到较低的阈值RBER值的SMU的偏好。在一些实施例中，这种较低的阈值准则(对于RBER01)可用作第一准则，而较高的阈值准则(对于RBER10)可同时用作第二准则。
定向错误率可能由不同的干扰及漂移行为导致。例如，第一定向错误率(或RBER01)可能由写入干扰导致，而第二定向错误率(或RBER10)可能由长延迟导致。因此，不同的清除准则可应用于每一定向错误率以进行更准确的清除。
图3是根据一些实施例的用于执行存储器单元的选择性上电清除的实例方法300的流程图。方法300可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法300由图1的上电清除器113执行。尽管以特定序列或顺序展示，但除非另有指定，否则可修改过程的顺序。因此，所说明的实施例应仅被理解为实例，并且所说明的过程可按不同顺序执行，且一些过程可并行执行。另外，可在各种实施例中省略一或多个过程。因此，并非在每一个实施例中都需要所有过程。其它过程流程是可能的。
在操作310，处理逻辑检测存储器装置(例如存储器装置130)或存储器子系统110的上电。
在操作315，处理逻辑确定是否仍然存在尚未被处理以用于存储器装置的选择性上电清除的另一受管理单元群组(SMU)。如果不存在需要处理的额外受管理单元群组，那么方法300结束。否则，方法300继续进行到操作320，处理下一受管理单元群组(或SMU)。
在操作320，处理逻辑引起在管理单元群组的子集处执行读取操作。受管理单元群组的子集可为例如受管理单元的小采样，例如组成受管理单元群组的受管理单元的百分之五(或百分之十)。如先前所论述，操作可包含随机生成对应于受管理单元群组的子集的每一管理单元的地址。
在操作330，处理逻辑确定与从受管理单元群组的子集读取的数据相关的位错误率(例如，RBER)。在至少一个实施例中，位错误率是定向位错误率，其指向受管理单元群组的三维(3D)交叉点存储器胞元中的特定阈值电压方向。在一个实施例中，定向位错误率是与在两个相反的逻辑状态之间转变的经编程状态相比，由错误确定的状态导致的读取错误率(例如，RBER)，如先前更详细论述。
在操作335，处理逻辑确定位错误率是否满足阈值准则。例如，阈值准则可至少满足某一读取位错误率或定向位错误率的阈值，例如，在受管理单元群组的3D交叉点存储器胞元中。在一些实施例中，阈值准则可为存储在正在被处理的受管理单元群组中的数据的错误校正码(ECC)校正能力的子集。例如，在一些实施例中，阈值准则可介于ECC校正能力的20％与50％之间、30％与50％之间、40％与50％之间或某一其它百分比范围。
如果在操作335，位错误率满足阈值准则，那么在操作340，处理逻辑引起存储在受管理单元群组处(例如，在受管理单元群组的每一受管理单元处)的数据的重写。如果在操作335，位错误率不满足阈值准则，那么在操作350，处理逻辑避免重写存储在受管理单元群组处的数据。在一个实施例中，“避免”是在特定SMU上“不执行”重写。
例如，处理逻辑可例如在另一时间期间通过操作315到335引起在第二受管理单元群组的第二子集处执行读取操作。处理逻辑可进一步确定与从第二受管理单元群组的第二子集读取的数据相关的第二位错误率。处理逻辑可进一步响应于第二位错误率不满足阈值准则而避免重写存储在第二受管理单元群组处的数据。
在图3的实施例中，方法300可针对存储器装置130的每一受管理单元群组(例如，每一SMU)重复，直到不存在额外受管理单元群组要处理，如在操作315确定。如果不存在额外受管理单元群组，那么方法300可结束。
图4说明计算机系统400的实例机器，可在计算机系统400内执行用于引起所述机器执行本文所论述的方法中的任一或多者的一组指令。在一些实施例中，计算机系统400可对应于主机系统(例如，图1A的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1A的存储器子系统110)，或可用以执行控制器的操作(例如，执行操作系统以执行对应于图1A的上电清除器113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中作为对等机器操作，或在云计算基础设施或环境中作为服务器或客户端机器操作。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥，或能够(循序或以其它方式)执行指定由所述机器所采取的动作的一组指令的任何机器。此外，虽然说明单个机器，但是术语“机器”也应被视为包含个别地或共同地执行一组(或多组)指令以执行本文中所论述的方法中的任一或多者的机器的任何集合。
实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RDRAM等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统418，它们经由总线430彼此通信。
处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的一个处理器或实施指令集组合的多个处理器。处理装置402也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置402经配置以执行用于执行本文中所论述的操作及步骤的指令426。计算机系统400可进一步包含网络接口装置408以通过网络420通信。
数据存储系统418可包含其上存储一或多组指令426或软件以体现本文中描述的方法或功能中的任一或多者的机器可读存储媒体424(也称为非暂时性计算机可读媒体)。指令426在其由计算机系统400执行期间也可完全或至少部分驻留在主存储器404内及/或处理装置402内，主存储器404及处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418及/或主存储器404可对应于图1的存储器子系统110。
在一个实施例中，指令426包含用以实施对应于读取及写入电压管理组件(例如，图1A的上电清除器113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体424展示为单个媒体，但是术语“机器可读存储媒体”应被视为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被视为包含能够存储或编码一组指令以供机器执行并且引起机器执行本公开的方法中的任一或多者的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但不限于固态存储器、光学媒体及磁性媒体。
已经依据对计算机存储器内的数据位的操作的算法及符号表示来呈现前述详细描述的某些部分。这些算法描述及表示是数据处理领域的技术人员用来向所属领域的其它技术人员最有效地传达其工作实质的方式。算法在此且通常被视为导致所需结果的自洽操作序列。所述操作是需要对物理量进行物理操纵的操作。通常但是不一定，这些量采取能够被存储、组合、比较及以其它方式操纵的电或磁信号的形式。已被证明方便的是，有时出于习惯用法的原因，原则上将这些信号称为位、值、元素、符号、字符、项、数字或类似物。
然而，应牢记，所有这些及类似术语均应与适当物理量相关联且仅为应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可经专门构造用于预期目的，或其可包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的磁盘，包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适用于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法及显示器并不固有地与任何特定计算机或其它设备有关。各种通用系统可结合根据本文中的教示的程序使用，或可证明构造更专门的设备来执行方法是方便的。用于各种这些系统的结构将如下文描述中陈述那样出现。另外，本公开并非是参考任何特定编程语言进行描述。将了解，可使用各种编程语言来实施如本文中所描述的本公开的教示。
本公开可被提供为计算机程序产品或软件，其可包含具有存储在其上的指令的机器可读媒体，所述指令可用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，已参考本公开的特定实例实施例描述了其实施例。将明显的是，在不背离如所附权利要求书中所陈述的本公开的实施例的更广精神及范围的情况下，可对其做出各种修改。因此，说明书及附图应以说明性意义而非限制性意义来看待。

Claims (20)

1.一种系统，其包括：
存储器装置，其包括多个受管理单元群组；及
处理装置，其可操作地耦合到所述存储器装置，所述处理装置在所述存储器装置的上电期间执行操作，所述操作包括：
引起在受管理单元群组的子集处执行读取操作；
确定与从所述受管理单元群组的所述子集读取的数据相关的位错误率；及
响应于所述位错误率满足阈值准则，引起存储在所述受管理单元群组处的所述数据的重写。
2.根据权利要求1所述的系统，其中所述受管理单元群组包括被共同管理的一或多个物理块，并且其中每一受管理单元包括被一起传送或编程的一或多个页面。
3.根据权利要求1所述的系统，其中所述受管理单元群组的所述子集包括所述受管理单元群组的受管理单元的采样，并且其中针对所述多个受管理单元群组中的每一群组执行所述操作。
4.根据权利要求1所述的系统，其中所述操作进一步包括随机生成对应于所述受管理单元群组的所述子集的每一管理单元的地址。
5.根据权利要求1所述的系统，其中所述操作包括：
引起在第二受管理单元群组的第二子集处执行读取操作；
确定与从所述第二受管理单元群组的所述第二子集读取的数据相关的第二位错误率；及
响应于所述第二位错误率不满足所述阈值准则，避免重写存储在所述第二受管理单元群组处的数据。
6.根据权利要求1所述的系统，其中所述位错误率的所述阈值准则是用于校正所述数据的错误校正码(ECC)校正能力的子集。
7.根据权利要求1所述的系统，其中所述位错误率是所述受管理单元群组的三维(3D)交叉点存储器胞元中的定向位错误率。
8.根据权利要求7所述的系统，其中所述定向位错误率是与在两个相反的逻辑状态之间转变的编程状态相比，由错误确定的状态导致的读取错误率。
9.一种方法，其包括：
由可操作地与存储器装置耦合的处理装置检测所述存储器装置的上电，其中所述存储器装置包括多个受管理单元群组；及
响应于检测到所述存储器装置的所述上电：
由所述处理装置引起在受管理单元群组的子集处执行读取操作；
由所述处理装置确定与从所述受管理单元群组的所述子集读取的数据相关的位错误率；及
响应于所述位错误率满足阈值准则，由所述处理装置引起存储在所述受管理单元群组处的所述数据的重写。
10.根据权利要求9所述的方法，其中所述受管理单元群组包括被共同管理的一或多个物理块，并且其中每一受管理单元包括被一起传送或编程的一或多个页面。
11.根据权利要求9所述的方法，其中所述受管理单元群组的所述子集包括所述受管理单元群组的受管理单元的采样，并且其中响应于检测到所述存储器装置的所述上电，所述方法进一步包括针对每一受管理单元群组：
引起在所述受管理单元群组的子集处执行读取操作；
确定与从所述受管理单元群组的所述子集读取的数据相关的位错误率；及
响应于所述位错误率满足阈值准则，引起存储在所述受管理单元群组处的所述数据的重写。
12.根据权利要求9所述的方法，其进一步包括随机生成对应于所述受管理单元群组的所述子集的每一管理单元的地址。
13.根据权利要求9所述的方法，其进一步包括：
引起在第二受管理单元群组的第二子集处执行读取操作；
确定与从所述第二受管理单元群组的所述第二子集读取的数据相关的第二位错误率；及
响应于所述第二位错误率不满足所述阈值准则，避免重写存储在所述第二受管理单元群组处的数据。
14.根据权利要求9所述的方法，其中所述位错误率的所述阈值准则是用于校正所述数据的错误校正码(ECC)校正能力的子集。
15.根据权利要求9所述的方法，其中所述位错误率是所述受管理单元群组的三维(3D)交叉点存储器胞元中的定向位错误率。
16.根据权利要求15所述的方法，其中所述定向位错误率是与在两个相反的逻辑状态之间转变的经编程状态相比，由错误确定的状态导致的读取错误率。
17.一种存储指令的非暂时性计算机可读媒体，所述指令在由可操作地与存储器装置耦合的处理装置执行时执行多个操作，所述多个操作包括：
检测所述存储器装置的上电，其中所述存储器装置包括多个受管理单元群组；及
响应于检测到所述存储器装置的所述上电，并且针对所述多个受管理单元群组中的每一群组：
引起在受管理单元群组的子集处执行读取操作；
确定与从所述受管理单元群组的所述子集读取的数据相关的位错误率；及
响应于所述位错误率满足阈值准则，引起存储在所述受管理单元群组处的所述数据的重写。
18.根据权利要求17所述的非暂时性计算机可读媒体，其中所述多个操作进一步包括随机生成对应于所述受管理单元群组的所述子集的每一管理单元的地址。
19.根据权利要求17所述的非暂时性计算机可读媒体，其中所述多个操作进一步包括：
引起在第二受管理单元群组的第二子集处执行读取操作；
确定与从所述第二受管理单元群组的所述第二子集读取的数据相关的第二位错误率；及
响应于所述第二位错误率不满足所述阈值准则，避免重写存储在所述第二受管理单元群组处的数据。
20.根据权利要求17所述的非暂时性计算机可读媒体，其中所述位错误率是所述受管理单元群组的三维(3D)交叉点存储器胞元中的定向位错误率，并且其中所述定向位错误率是与在两个相反的逻辑状态之间转变的经编程状态相比，由错误确定的状态导致的读取错误率。
CN202280053732.XA 2021-08-04 2022-08-03 存储器单元的选择性上电清除 Pending CN117751345A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/394,232 US11626182B2 (en) 2021-08-04 2021-08-04 Selective power-on scrub of memory units
US17/394,232 2021-08-04
PCT/US2022/039332 WO2023014834A1 (en) 2021-08-04 2022-08-03 Selective power-on scrub of memory units

Publications (1)

Publication Number Publication Date
CN117751345A true CN117751345A (zh) 2024-03-22

Family

ID=85152047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280053732.XA Pending CN117751345A (zh) 2021-08-04 2022-08-03 存储器单元的选择性上电清除

Country Status (3)

Country Link
US (2) US11626182B2 (zh)
CN (1) CN117751345A (zh)
WO (1) WO2023014834A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626182B2 (en) * 2021-08-04 2023-04-11 Micron Technology, Inc. Selective power-on scrub of memory units
KR20230073915A (ko) * 2021-11-19 2023-05-26 에스케이하이닉스 주식회사 에러체크 및 스크럽동작방법 및 이를 이용한 반도체시스템
JP2023079292A (ja) * 2021-11-29 2023-06-08 ラピステクノロジー株式会社 半導体記憶装置、データ書込方法及び半導体記憶装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542309B2 (en) * 2013-08-21 2017-01-10 Sandisk Technologies Llc Relocating data based on matching address sequences
KR20180020706A (ko) 2016-08-19 2018-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10261876B2 (en) 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
US10884850B2 (en) 2018-07-24 2021-01-05 Arm Limited Fault tolerant memory system
US20210149800A1 (en) 2019-11-20 2021-05-20 Western Digital Technologies, Inc. Ssd system using power-cycle based read scrub
US11501831B2 (en) * 2020-11-05 2022-11-15 Sandisk Technologies Llc Power off recovery in cross-point memory with threshold switching selectors
US11626182B2 (en) * 2021-08-04 2023-04-11 Micron Technology, Inc. Selective power-on scrub of memory units

Also Published As

Publication number Publication date
US20230044318A1 (en) 2023-02-09
US11894090B2 (en) 2024-02-06
US11626182B2 (en) 2023-04-11
US20230207041A1 (en) 2023-06-29
WO2023014834A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN113168875B (zh) 读取干扰扫描合并
CN112216331B (zh) 使用具有时变错误率的存储器的方向错误统计的自适应读电压调节
CN113168884B (zh) 使用与存储器子系统相关联的错误控制成功率实施粘性读取
US11682446B2 (en) Selective wordline scans based on a data state metric
CN114127691A (zh) 使用错误率随时间变化的存储器的边界错误统计数据的自适应读取电压调整
CN112053733B (zh) 故障敏感存储器页面的选择性加速取样
US11894090B2 (en) Selective power-on scrub of memory units
CN114981892A (zh) 预读取及读取阈值电压优化
CN114174976B (zh) 从多个写入操作模式选择写入操作模式
CN112447207B (zh) 基于阈值电压漂移的温度相关斜率管理阈值电压漂移
US11676664B2 (en) Voltage bin selection for blocks of a memory device after power up of the memory device
CN114175163A (zh) 基于存储器子系统的特性执行刷新操作
US20200133585A1 (en) Relocating data to low latency memory
CN116529693A (zh) 加电时的媒体管理
CN117882047A (zh) 使用部分超级块的存储器子系统
CN115114056A (zh) 存储器子系统中的自适应背景扫描
CN112346901B (zh) 具有时变错误率的存储器中的抢先式读取刷新
CN113096712A (zh) 存储器子系统中的选择栅极维护
CN115145754A (zh) 存储器装置中的错误处置流管理
CN114144756B (zh) 使用写入事务数据选择读取电压
CN114051605B (zh) 基于耐久性条件而改变待用于条带的存储器组件
CN113921060A (zh) 管理在存储器子系统中的清理操作的执行
CN115114060A (zh) 存储器装置中的错误处置流管理
CN116343875A (zh) 管理存储器子系统的自适应数据路径选择阈值
CN117769741A (zh) 针对按需擦除的写入性能优化

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination