CN114175163A - 基于存储器子系统的特性执行刷新操作 - Google Patents

基于存储器子系统的特性执行刷新操作 Download PDF

Info

Publication number
CN114175163A
CN114175163A CN202080052218.5A CN202080052218A CN114175163A CN 114175163 A CN114175163 A CN 114175163A CN 202080052218 A CN202080052218 A CN 202080052218A CN 114175163 A CN114175163 A CN 114175163A
Authority
CN
China
Prior art keywords
memory subsystem
threshold
memory
refresh operation
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080052218.5A
Other languages
English (en)
Inventor
谢廷俊
田昇埈
陈振刚
沈震雷
C·S·Y·光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114175163A publication Critical patent/CN114175163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

可在存储器子系统处执行刷新操作。可以当前频率执行所述刷新操作。可接收与所述存储器子系统相关联的写入计数。可确定与所述存储器子系统相关联的所述写入计数是否满足写入计数阈值。响应于确定与所述存储器子系统相关联的所述写入计数满足所述写入计数阈值，可以相对于所述当前频率提高的频率执行所述刷新操作。

Description

基于存储器子系统的特性执行刷新操作
技术领域
本公开大体上涉及存储器子系统，且更明确来说，涉及基于存储器子系统的特性执行刷新操作。
背景技术
存储器子系统可为存储系统、存储器模块或存储装置与存储器模块的混合。存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可为(例如)非易失性存储器组件及易失性存储器组件。一般来说，主机系统可利用存储器子系统在存储器组件处存储数据及从存储器组件检索数据。
附图说明
将从下文给出的详细描述及从本公开的各个实施方案的附图更完全理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2是根据一些实施例的用于基于存储器子系统的特性执行刷新操作的实例方法的流程图。
图3说明根据本公开的一些实施例的用于基于存储器子系统的写入计数或温度执行刷新操作的实例方法的流程图。
图4说明根据本公开的一些实施例的基于各种阈值条件更新刷新操作的频率的各个实例。
图5是根据一些实施例的用于基于存储器子系统的错误条件执行刷新操作的实例方法的流程图。
图6是根据本公开的一些实施例的用于基于多个错误条件确定是否改变执行刷新操作的频率的实例方法的流程图。
图7是本公开的实施方案可操作于其中的实例计算机系统的框图。
具体实施方式
本公开的方面涉及基于存储器子系统的特性执行刷新操作。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供存储于存储器子系统处的数据且可请求从存储器子系统检索的数据。
常规存储器子系统可对包含于常规存储器子系统中的存储器组件的存储器胞元执行刷新操作。此刷新操作可用于解决用于表示存储器胞元处的数据位的阈值电压分布的降级。存储器胞元中的阈值电压分布的降级可由于例如存储器胞元电压迁移、对存储器胞元的干扰及可使存储器胞元处的阈值电压分布随时间移位或改变的其它因素的各种因素而发生。常规存储器子系统可对存储器胞元执行刷新操作以恢复阈值电压分布，使得针对存储器胞元在低电压状态与较高电压状态之间可存在较大裕度或分离。常规存储器子系统可以固定频率执行刷新操作。举例来说，刷新操作可以固定时间间隔对存储器胞元执行。然而，以固定时间间隔对存储器胞元执行刷新操作可导致存储器胞元过度频繁刷新或不太频繁刷新。举例来说，存储器胞元的阈值电压分布可基于存储器子系统的性能来不同地降级或移位。过度频繁地执行刷新操作可导致存储器子系统的性能降级，因为资源用于执行刷新操作而非其它读取或写入操作。另外，非必要刷新操作可导致存储器胞元过度损耗，借此降低存储器胞元的操作寿命的耐久性。过度频繁地执行刷新操作可导致存储器胞元处的错误增加，因为可能需要额外错误校正操作来检测及校正因经降级或经移位阈值电压分布引起的所存储数据的错误。
本公开的方面通过基于存储器子系统的特性执行刷新操作来解决上述及其它缺点。举例来说，执行刷新操作的频率或周期可基于存储器子系统的例如温度、写入计数或错误条件的特性。在一些实施例中，刷新操作可基于存储器子系统的单元的特性执行，其中单元是整个存储器子系统、裸片或存储器组件、存储器子系统的存储器胞元群组或数据块或存储器子系统的任何其它部分。刷新操作的频率可随着存储器子系统的特性改变而提高或降低。举例来说，刷新操作可随着存储器子系统的温度升高、随着存储器子系统的写入计数增加及/或错误条件(例如错误控制操作的读取重试触发率的平均位错误率或数目)增加而更频繁执行。因此，执行刷新操作的频率或周期可随着存储器子系统的一条件或多个条件改变而更新。
本公开的优点包含(但不限于)提高存储器子系统的性能，因为刷新操作可基于存储器子系统的指示预期阈值电压分布的降级在存储器子系统的存储器胞元处是减少还是增加的观察到的特性或条件来执行。因此，可预期刷新操作以期望刷新速率执行(例如，不太频繁或不频繁)以不执行非必要刷新操作。因此，可提高存储器子系统的可靠性，同时存储器子系统的性能不因非必要刷新操作而降低。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可为易失性存储器组件、非易失性存储器组件或此类组件的组合。存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动(SSD)、快闪驱动、通用串行总线(USB)快闪驱动、嵌入式多媒体控制器(eMMC)驱动、通用快闪存储(UFS)驱动及硬盘驱动(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小形DIMM(SO-DIMM)及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110及从存储器子系统110读取数据。如本文中使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无中介组件)，无论有线还是无线，包含例如电、光、磁等的连接。
主机系统120可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、嵌入式计算机(例如包含于运载工具、工业设备或联网商用装置中的嵌入式计算机)或包含存储器及处理装置的此计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文中使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无中介组件)，无论有线还是无线，包含例如电、光、磁等的连接。物理主机接口的实例包含(但不限于)串行高级技术附接(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVMExpress(NVMe)接口来存取存储器组件112A到112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。
存储器组件112A到112N可包含不同类型的非易失性存储器组件及/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)型快闪存储器。存储器组件112A到112N中的每一者可包含一或多个存储器胞元阵列，例如单电平胞元(SLC)或多电平胞元(MLC)(例如三电平胞元(TLC)或四电平胞元(QLC))。在一些实施例中，特定存储器组件可包含存储器胞元的SLC部分及MLC部分两者。存储器胞元中的每一者可存储由主机系统120使用的一或多个数据位(例如数据块)。尽管描述了例如NAND型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可为(但不限于)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁性随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及交叉点非易失性存储器胞元阵列。交叉点非易失性存储器阵列可基于体电阻变化结合堆叠式交叉网格数据存取阵列执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中可在不事先擦除非易失性存储器胞元的情况下编程非易失性存储器胞元。此外，存储器组件112A到112N的存储器胞元可经分组为存储器页面或数据块，其可指代用于存储数据的存储器组件的单元。
存储器系统控制器115(下文称为“控制器”)可与存储器组件112A到112N通信以在存储器组件112A到112N处执行例如读取数据、写入数据或擦除数据的操作及其它此类操作。控制器115可包含硬件，例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路系统(例如场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适处理器。控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器。在一些实施例中，本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，而是可代以依赖外部控制(例如，由外部主机提供或由与存储器子系统分离的处理器或控制器提供)。
一般来说，控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器组件112A到112N的期望存取。控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作及与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115可进一步包含经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器组件112A到112N，以及将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如DRAM)及地址电路系统(例如行解码器及列解码器)，其可从控制器115接收地址且解码地址以存取存储器组件112A到112N。
存储器子系统110包含可用于对存储器子系统110执行刷新操作的刷新操作组件113。在一些实施例中，控制器115包含刷新操作组件113的至少一部分。举例来说，控制器115可包含经配置以执行存储于本地存储器119中的用于执行本文中描述的操作的指令的处理器117(处理装置)。在一些实施例中，刷新操作组件113是主机系统120、应用程序或操作系统的部分。在相同或替代实施例中，刷新操作组件113的部分是主机系统120的部分，而刷新操作组件113的其它部分在控制器115处执行。
刷新操作组件113可用于对存储器子系统执行刷新操作。举例来说，刷新操作组件113可基于存储器子系统的特性改变或更新执行刷新操作的频率。此类特性包含(但不限于)存储器子系统的单元的操作温度、写入操作数或错误条件。下文描述关于刷新操作组件113的操作的另外细节。
图2是根据一些实施例的用于基于存储器子系统的特性执行刷新操作的实例方法200的流程图。方法200可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，方法200由图1的刷新操作组件113执行。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中，可省略一或多个过程。因此，并非在每个实施例中需要所有过程。其它过程流程是可能的。
如图2中展示，在操作210，处理逻辑以当前频率在存储器子系统处执行刷新操作。举例来说，刷新操作可在存储器子系统的单元的存储器胞元处执行。如先前描述，存储器子系统的单元可为整个存储器子系统、存储器子系统的存储器组件(即，裸片)或存储器子系统的存储器胞元群组或数据块。可在对应于当前频率的每个时间周期对存储器子系统的单元的存储器胞元执行刷新操作一次。刷新操作可为(但不限于)经执行以重写单元的存储器胞元处的数据的写入操作。举例来说，存储于存储器胞元处的位值可在对存储器胞元执行刷新操作时再次编程于存储器胞元处。在一些实施例中，刷新操作可为多个连续写入操作，其各自经执行以在单元的存储器胞元处重写相同数据。在一些实施例中，刷新操作是将在存储器胞元处写入交替状态的连续写入操作。举例来说，针对位值‘0’，刷新操作可为将存储器胞元编程到值‘1’的初始写入操作且接着是使存储器胞元恢复到值‘0’的后续写入操作。因此，连续写入操作可经执行以在存储器胞元处写入交替状态或值。连续写入操作可为偶数个写入操作。在一些实施例中，刷新操作可为对单元的存储器胞元的读取操作。在相同或替代实施例中，包含写入操作的刷新操作可基于在写入操作期间执行的读取子操作，因为存储器胞元的状态或值在执行重写存储器胞元的状态或值的写入操作时检索。
在操作220，处理逻辑接收存储器子系统的特性。特性可为已在存储器子系统的单元处执行的写入操作的操作温度及/或数目(即，写入计数)，如关于图3更详细描述。在一些实施例中，特性可为存储器子系统的单元的错误条件(例如平均位错误率或读取重试触发率)，如关于图4及5更详细描述。在操作230，处理逻辑确定存储器子系统的特性满足阈值条件。举例来说，阈值条件可在以下条件下满足：当存储器子系统的单元的操作温度等于或大于阈值操作温度时、当已对单元执行的写入操作数(即，写入计数)等于或大于阈值写入操作数时或当错误条件(例如位错误率或读取重试触发率)等于或满足阈值错误条件时，如下文更详细描述。在操作240，处理逻辑响应于确定存储器子系统的特性满足阈值条件而将执行刷新操作的频率从当前频率改变成经更新频率。举例来说，执行刷新操作的频率可经提高以对存储器胞元更频繁执行刷新操作(即，周期减小)，或可经降低以对存储器胞元更不频繁执行刷新操作(即，周期增大)。
图3是根据一些实施例的用于基于存储器子系统的写入计数或温度执行刷新操作的实例方法300的流程图。方法300可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，方法300由图1的刷新操作组件113执行。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中，可省略一或多个过程。因此，并非在每个实施例中需要所有过程。其它过程流程是可能的。
如图3中展示，在操作310，处理逻辑以当前频率在存储器子系统的单元处执行刷新操作。举例来说，刷新操作可在存储器子系统的操作寿命起始或开始时以较低频率执行。刷新操作可在存储器子系统的操作寿命开始期间以当前频率在存储器子系统的各个单元处执行。在操作320，处理逻辑接收存储器子系统的单元中的每一者的操作温度特性及写入计数。举例来说，针对存储器子系统的每一单元，可接收存储器子系统的相应单元的操作温度特性及写入计数。写入计数可指定已对存储器子系统的相应单元执行的写入操作的总数。此外，存储器子系统的单元的操作温度特性及写入计数可在存储器子系统的操作寿命期间更新。在操作330，处理逻辑确定存储器子系统的单元的操作温度是否满足操作温度阈值及存储器子系统的单元的写入计数是否满足写入计数阈值。举例来说，可确定满足操作温度阈值及/或写入计数阈值的存储器子系统的任何单元。单元的操作温度可在单元的操作温度等于或超过操作温度阈值时满足操作温度阈值。否则，可在单元的操作温度低于操作温度阈值时确定单元的操作温度不满足操作温度阈值。写入计数可在单元处执行的写入操作的总数等于或超过写入计数阈值时满足写入计数阈值。否则，在单元处执行的写入操作的总数低于写入计数阈值时可确定写入计数不满足写入计数阈值。在操作340，处理逻辑响应于满足操作温度阈值及写入计数阈值中的一或两者而以不同于当前频率的经更新频率执行刷新操作。举例来说，刷新操作的频率可提高或降低。在一些实施例中，刷新操作的频率可在写入计数及/或操作温度增加到超过阈值时提高。刷新操作的频率可在操作温度降低到低于阈值时降低。
在一些实施例中，刷新操作的频率可基于满足写入计数阈值或操作温度阈值中的任一者来调整(例如，降低或提高)。在相同或替代实施例中，刷新操作的频率可基于满足写入计数阈值及操作温度阈值两者来调整。
图4说明根据本公开的一些实施例的基于各种阈值条件更新刷新操作的频率的各个实例。刷新操作的频率可由图1的刷新操作组件113更新。
如图4中展示，各个写入计数阈值410可用于更新刷新操作的频率。举例来说，如展示，刷新操作的周期可随着存储器子系统的单元的写入计数增加而减小(即，频率可提高)。类似地，各个操作温度阈值420可用于更新刷新操作的频率。举例来说，如图4中展示，刷新操作的周期可随着存储器子系统的单元的温度升高而减小(即，频率提高)。类似地，不同经组合操作温度及写入计数阈值430可用于更新刷新操作的频率。举例来说，刷新操作的周期或频率可取决于存储器子系统的单元的操作温度与写入计数的组合来改变成不同周期或频率。因此，刷新操作的周期可因此随着特性在存储器子系统的操作寿命内改变而改变。
在一些实施例中，刷新周期可在已达到写入计数阈值上限时增大(例如，频率降低)。举例来说，如展示，刷新周期可随着写入计数增加到1百万个写入操作而减小。然而，在写入计数阈值上限(例如2百万个写入操作)处，刷新操作的频率可降低。因此，刷新操作的频率可随着达到写入计数阈值数而提高直到达到写入计数阈值上限。一旦达到写入计数阈值上限，则刷新操作的频率可降低。
图5是根据一些实施例的用于基于存储器子系统的错误条件执行刷新操作的实例方法的流程图。方法500可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，方法500由图1的刷新操作组件113执行。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中，可省略一或多个过程。因此，并非在每个实施例中需要所有过程。其它过程流程是可能的。
如图5中展示，在操作510，处理逻辑以当前频率在存储器子系统的单元处执行刷新操作。举例来说，刷新操作可以当前频率在存储器子系统的一或多个单元处执行。在操作520，处理逻辑接收存储器子系统的单元中的每一者的错误条件。举例来说，针对存储器子系统的每一单元，可接收存储器子系统的相应单元的错误条件。错误条件可为相应单元的位错误率或与单元相关联的读取重试触发率。位错误率可基于检索到的数据的位数，其在对已从相应单元的一或多个存储器胞元读取的数据执行错误检测及校正操作时出错(例如，从‘0’翻转到‘1’，或反之亦然)。举例来说，位错误率可为数据的错误位数与已读取的数据的总位数之比。在一些实施例中，位错误率可指定存储器子系统的所有单元或单元群组的平均位错误率。此外，读取重试触发率可指定错误校正操作无法修复检索到的数据中的错误(例如，位错误太多)以执行重复读取操作以再次检索数据使得可对再次检索的数据执行错误检测及校正操作的次数的比率。在操作530，处理逻辑接收错误条件阈值。在一些实施例中，错误条件阈值可基于所需错误条件及惩罚因子。举例来说，错误条件阈值可基于所需位错误率(即，可满足服务质量规范的特定位错误率)乘以惩罚因子(例如小于1.0的值)。在一些实施例中，错误条件阈值可基于所需读取重试触发率乘以另一惩罚因子。惩罚因子可被指定为小于1.0的值，使得错误条件阈值在已针对存储器子系统指定的所需服务质量度量之前下降或满足。在操作540，处理逻辑确定单元的错误条件是否满足错误条件阈值。举例来说，可确定存储器子系统的任何单元是否满足错误条件阈值。单元可在错误条件(例如平均位错误率或读取重试触发率)等于或超过错误条件阈值时满足错误条件阈值。否则，可在单元的错误条件低于错误条件阈值时确定单元的错误条件不满足错误条件阈值。在操作550，处理逻辑响应于满足错误条件阈值而以高于当前频率的经更新频率执行刷新操作。举例来说，刷新操作的频率可从当前频率提高。因此，刷新操作的频率可在错误条件增大到超过阈值时提高。在操作560，处理逻辑响应于未满足错误条件阈值而以低于当前频率的经更新频率执行刷新操作。举例来说，刷新操作的频率可在错误条件减小到低于阈值时降低。
图6是根据本公开的一些实施例的用于基于多个错误条件确定是否改变执行刷新操作的频率的实例方法600的流程图。方法600可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，方法600由图1的刷新操作组件113执行。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中，可省略一或多个过程。因此，并非在每个实施例中需要所有过程。其它过程流程是可能的。
如图6中展示，在操作610，处理逻辑以当前频率在存储器子系统的单元处执行刷新操作。举例来说，刷新操作可在存储器子系统的初始操作寿命期间或在存储器子系统的操作寿命期间的后续点处以当前频率执行。在操作620，处理逻辑接收存储器子系统的单元的错误条件。举例来说，存储器子系统的单元的平均位错误率或读取重试触发率可在数据响应于读取操作集合而检索时检索。在操作630，处理逻辑确定单元的错误条件是否满足错误条件阈值上限。错误条件阈值上限可为基于惩罚因子的最大错误条件(例如，最大平均位错误率或基于与惩罚因子组合的位错误率的读取重试触发)。响应于确定单元的错误条件满足错误条件上限，处理逻辑在操作640以相对于当前频率提高的频率执行刷新操作。举例来说，刷新单元的一存储器胞元或若干存储器胞元的时间之间的时间间隔可在单元的错误条件等于或超过错误条件上限时减小。否则，如果单元的错误条件不满足错误条件上限，那么在操作650，处理逻辑确定单元的错误条件是否满足错误条件阈值下限。错误条件阈值下限可为基于惩罚因子的最小错误条件(例如最小平均位错误率或基于与惩罚因子组合的位错误率的读取重试触发)。响应于确定单元的错误条件不满足错误条件下限，处理逻辑在操作660以相对于当前频率降低的频率执行刷新操作。举例来说，刷新单元的一存储器胞元或若干存储器胞元的时间之间的时间间隔可在单元的错误条件低于错误条件下限时增大。否则，如果单元的错误条件满足错误条件下限，那么处理逻辑在操作670确定不改变刷新操作的频率。举例来说，刷新操作可继续以当前频率执行。
因此，错误条件上限及错误条件下限可用于提高或降低刷新操作的频率。如果单元的错误条件在错误条件上限与错误条件下限之间，那么刷新操作的频率可保持不变直到稍后观察到单元的错误条件满足(例如，超过或低于)错误条件上限或错误条件下限。
如先前描述，刷新操作可为重写单元处的数据的多个写入操作。在一些实施例中，各自重写数据的连续重复写入操作的数目可基于已满足的阈值数或条件的数目。举例来说，与在满足降低阈值时相反，随着增加的阈值被满足，更多写入操作可执行为刷新操作。举例来说，如果错误条件是平均位错误率，那么与在满足较低位错误率阈值时相反，可在满足高位错误率阈值时对刷新操作执行更多写入操作。
图7说明用于致使机器执行本文中论述的方法论中的任何一或多者的一组指令可在其内执行的计算机系统700的实例机器。在一些实施例中，计算机系统700可对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的刷新操作组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中操作为对等机器，或在云计算基础设施或环境中操作为服务器或客户端机器。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥、数字或非数字电路系统或能够执行指定由机器采取的动作的一组指令(循序或其它)的任何机器。此外，虽然说明了单个机器，但术语“机器”还应被视为包含个别或联合执行一组(或多组)指令以执行本文中论述的方法论中的任何一或多者的机器的任何集合。
实例计算机系统700包含处理装置702、主存储器704(例如只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM))等)、静态存储器706(例如快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统718，其经由总线730彼此通信。
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置702经配置以执行用于执行本文中论述的操作及步骤的指令726。计算机系统700可进一步包含网络接口装置708以经由网络720通信。
数据存储系统718可包含其上存储一或多组指令726或体现本文中描述的方法论或功能中的任何一或多者的软件的机器可读存储媒体724(也称为计算机可读媒体)。指令726还可在其由计算机系统700执行期间完全或至少部分驻存于主存储器704及/或处理装置702内，主存储器704及处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718及/或主存储器704可对应于图1的存储器子系统110。
在一个实施例中，指令726包含用于实施对应于刷新操作组件(例如图1的刷新操作组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”也应被视为包含能够存储或编码由机器执行的一组指令且致使机器执行本公开的方法论中的任何一或多者的任何媒体。术语“机器可读存储媒体”应相应地被视为包含(但不限于)固态存储器、光学媒体及磁性媒体。
已依据对计算机存储器内的数据位的操作的算法及符号表示呈现前述详细描述的一些部分。这些算法描述及表示是由数据处理领域的技术人员用于向所属领域的其它技术人员最有效传达其工作实质的方式。算法在本文通常被设想为导致期望结果的自相一致操作序列。操作是需要物理量的物理操纵的操作。通常但不一定，这些量采用能够被存储、组合、比较及否则操纵的电或磁信号的形式。有时主要由于习惯用法的原因，将这些信号称为位、值、元素、符号、字符、项、数字或类似物已被证明是方便的。
然而，应记住，所有这些及类似术语将与适当物理量相关联且仅为应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵或变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而特殊构造，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘，包含软盘、光盘、CD-ROM及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适于存储电子指令的任何类型的媒体，每一者耦合到计算机系统总线。
本文中呈现的算法及显示器不与任何特定计算机或其它设备内在相关。各种通用系统可结合根据本文中的教示的程序使用，或可证明构造更专门设备来执行方法是方便的。各种这些系统的结构将如下文描述中陈述那样出现。另外，本公开未参考任何特定编程语言描述。应了解，各种编程语言可用于实施本文中描述的本公开的教示。
本公开可经提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于编程计算机系统(或其它电子装置)执行根据本公开的过程。机器可读媒体包含用于以可由机器(例如计算机)读取的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明中，已参考本公开的特定实例实施例描述其实施例。显而易见，在不背离所附权利要求书中陈述的本公开的实施例的更宽精神及范围的情况下，可对其做出各种修改。说明书及图式应相应地被视作意在说明而非限制。

Claims (20)

1.一种方法，其包括：
在存储器子系统处执行刷新操作，所述刷新操作以当前频率执行；
接收与所述存储器子系统相关联的写入计数；
由处理装置确定与所述存储器子系统相关联的所述写入计数是否满足写入计数阈值；及
响应于确定与所述存储器子系统相关联的所述写入计数满足所述写入计数阈值，以相对于所述当前频率提高的频率执行所述刷新操作。
2.根据权利要求1所述的方法，其进一步包括：
接收所述存储器子系统的操作温度；及
确定所述存储器子系统的所述操作温度是否满足操作温度阈值，其中所述以所述提高的频率执行所述刷新操作进一步响应于所述存储器子系统的所述操作温度满足所述操作温度阈值。
3.根据权利要求1所述的方法，其中所述刷新操作对应于基于所述存储器子系统的一或多个单元处的交替状态重写数据的多个写入操作。
4.根据权利要求1所述的方法，其中确定与所述存储器子系统相关联的所述写入计数是否满足写入计数阈值包括：
确定在所述存储器子系统的特定单元处执行的写入操作数是否满足阈值写入操作数，其中所述写入计数响应于确定所述特定单元的所述写入操作数满足所述阈值写入操作数而满足所述存储器子系统的所述写入计数阈值。
5.根据权利要求1所述的方法，其中所述刷新操作对应于存储于所述存储器子系统的一或多个单元处的数据的重写或存储于所述存储器子系统的所述一或多个单元处的所述数据的读取。
6.根据权利要求1所述的方法，其中所述刷新操作对应于重写存储于所述存储器子系统的一或多个单元处的数据的多个写入操作。
7.根据权利要求1所述的方法，其进一步包括：
接收所述存储器子系统的操作温度；及
确定所述存储器子系统的所述操作温度是否满足操作温度阈值；及
响应于确定所述存储器子系统的所述操作温度不满足所述操作温度阈值，以相对于所述提高的频率降低的频率执行所述刷新操作。
8.一种非暂时性计算机可读媒体，其包括指令，所述指令在由处理装置执行时致使所述处理装置执行包括以下的操作：
在存储器子系统处执行刷新操作，所述刷新操作以当前频率执行且与所述存储器子系统处的阈值电压分布变化相关联；
接收与所述存储器子系统相关联的写入计数；
确定与所述存储器子系统相关联的所述写入计数是否满足写入计数阈值；及
响应于确定与所述存储器子系统相关联的所述写入计数满足所述写入计数阈值，以相对于所述当前频率提高的频率执行所述刷新操作以改变所述存储器子系统处的所述阈值电压分布。
9.根据权利要求8所述的非暂时性计算机可读媒体，所述操作进一步包括：
接收所述存储器子系统的操作温度；及
确定所述存储器子系统的所述操作温度是否满足操作温度阈值，其中所述以所述提高的频率执行所述刷新操作进一步响应于所述存储器子系统的所述操作温度满足所述操作温度阈值。
10.根据权利要求8所述的非暂时性计算机可读媒体，其中所述刷新操作对应于基于所述存储器子系统的一或多个单元处的交替状态重写数据的多个写入操作。
11.根据权利要求8所述的非暂时性计算机可读媒体，其中为了确定与所述存储器子系统相关联的所述写入计数是否满足所述写入计数阈值，所述操作进一步包括：
确定在所述存储器子系统的特定单元处执行的写入操作数是否满足阈值写入操作数，其中所述写入计数响应于确定所述特定单元的所述写入操作数满足所述阈值写入操作数而满足所述存储器子系统的所述写入计数阈值。
12.根据权利要求8所述的非暂时性计算机可读媒体，其中所述刷新操作对应于存储于所述存储器子系统的一或多个单元处的数据的重写或存储于所述存储器子系统的所述一或多个单元处的所述数据的读取。
13.根据权利要求8所述的非暂时性计算机可读媒体，其中所述刷新操作对应于重写存储于所述存储器子系统的一或多个单元处的数据的多个写入操作。
14.根据权利要求8所述的非暂时性计算机可读媒体，其中所述刷新操作对应于基于所述存储器子系统的一或多个单元处的交替位值重写数据的多个写入操作。
15.一种系统，其包括：
存储器组件；及
处理装置，其可操作地与所述存储器组件耦合以：
在存储器子系统处执行刷新操作，所述刷新操作以当前频率执行；
接收与所述存储器子系统相关联的错误条件；
确定与所述存储器子系统相关联的所述错误条件是否满足错误条件阈值；及
响应于确定与所述存储器子系统相关联的所述错误条件满足所述错误条件阈值，以相对于所述当前频率的不同频率执行所述刷新操作。
16.根据权利要求15所述的系统，其中所述错误条件对应于位错误率且所述错误条件阈值对应于位错误率阈值，且其中为了确定与所述存储器子系统相关联的所述错误条件是否满足所述错误条件阈值，所述处理装置将：
确定所述位错误率是否满足所述位错误率阈值。
17.根据权利要求16所述的系统，其中所述错误条件对应于读取重试触发率且所述错误条件阈值对应于读取重试触发率阈值，且其中为了确定与所述存储器子系统相关联的所述错误条件是否满足所述错误条件阈值，所述处理装置将：
确定所述读取重试触发率是否满足所述读取重试触发率阈值，且其中所述读取重试触发率与错误控制操作相关联。
18.根据权利要求15所述的系统，其中所述刷新操作对应于存储于所述存储器子系统的一或多个单元处的数据的重写或存储于所述存储器子系统的所述一或多个单元处的所述数据的读取。
19.根据权利要求15所述的系统，其中所述刷新操作对应于重写存储于所述存储器子系统的一或多个单元处的数据的多个写入操作。
20.根据权利要求15所述的系统，其中所述不同频率高于所述当前频率，且其中所述处理装置将进一步：
响应于确定与所述存储器子系统相关联的所述错误条件不满足所述错误条件阈值，以相对于所述当前频率降低的频率执行所述刷新操作。
CN202080052218.5A 2019-07-17 2020-07-17 基于存储器子系统的特性执行刷新操作 Pending CN114175163A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/514,840 2019-07-17
US16/514,840 US11056166B2 (en) 2019-07-17 2019-07-17 Performing a refresh operation based on a characteristic of a memory sub-system
PCT/US2020/042461 WO2021011847A1 (en) 2019-07-17 2020-07-17 Performing a refresh operation based on a characteristic of a memory sub-system

Publications (1)

Publication Number Publication Date
CN114175163A true CN114175163A (zh) 2022-03-11

Family

ID=74209958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052218.5A Pending CN114175163A (zh) 2019-07-17 2020-07-17 基于存储器子系统的特性执行刷新操作

Country Status (3)

Country Link
US (2) US11056166B2 (zh)
CN (1) CN114175163A (zh)
WO (1) WO2021011847A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US11056166B2 (en) * 2019-07-17 2021-07-06 Micron Technology, Inc. Performing a refresh operation based on a characteristic of a memory sub-system
US10916292B1 (en) * 2019-08-28 2021-02-09 Micron Technology, Inc. Performing a refresh operation based on system characteristics
US20220051744A1 (en) * 2020-08-17 2022-02-17 Mediatek Inc. Memory controller with adaptive refresh rate controlled by error bit information
JP2022051363A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステム
US11721381B2 (en) * 2021-08-03 2023-08-08 Micron Technology, Inc. Performing refresh operations of a memory device according to a dynamic refresh frequency

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859932B2 (en) 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
KR20120001405A (ko) 2010-06-29 2012-01-04 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
WO2014120228A1 (en) 2013-01-31 2014-08-07 Hewlett-Packard Development Company Ram refresh rate
KR20150121562A (ko) 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US10176860B1 (en) 2017-08-29 2019-01-08 Micron Technology, Inc. Refresh in non-volatile memory
US11188416B2 (en) * 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
US10586592B1 (en) * 2018-08-23 2020-03-10 Micron Technology, Inc. Disturb management based on write times
US10896092B2 (en) * 2018-09-18 2021-01-19 Micron Technology, Inc. Memory components with ordered sweep error recovery
US10761727B2 (en) * 2018-11-19 2020-09-01 Micron Technology, Inc. Scan frequency modulation based on memory density or block usage
US11056166B2 (en) * 2019-07-17 2021-07-06 Micron Technology, Inc. Performing a refresh operation based on a characteristic of a memory sub-system
US11080205B2 (en) * 2019-08-29 2021-08-03 Micron Technology, Inc. Classifying access frequency of a memory sub-system component

Also Published As

Publication number Publication date
US20210295900A1 (en) 2021-09-23
WO2021011847A1 (en) 2021-01-21
US11056166B2 (en) 2021-07-06
US11615830B2 (en) 2023-03-28
US20210020229A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
US11107550B2 (en) Self-adaptive read voltage adjustment using boundary error statistics for memories with time-varying error rates
US11501838B2 (en) Preread and read threshold voltage optimization
US11455194B2 (en) Management of unmapped allocation units of a memory sub-system
US11615830B2 (en) Performing a refresh operation based on a characteristic of a memory sub-system
US11256429B2 (en) Adjustment of a pre-read operation based on an operating temperature
US11164641B2 (en) Refreshing data stored at a memory component based on a memory component characteristic component
US11836392B2 (en) Relocating data to low latency memory
CN112447260A (zh) 使用阈值电压分布之间的间隔来调整读取和写入电压
US11720286B2 (en) Extended cross-temperature handling in a memory sub-system
US11404141B2 (en) Preemptive read refresh in memories with time-varying error rates
US11579809B2 (en) Performing a refresh operation based on a write to read time difference
US11748008B2 (en) Changing of memory components to be used for a stripe based on an endurance condition
CN114051605B (zh) 基于耐久性条件而改变待用于条带的存储器组件
CN115114060A (zh) 存储器装置中的错误处置流管理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination