CN101325174B - Ti膜及TiN膜的成膜方法以及接触结构 - Google Patents

Ti膜及TiN膜的成膜方法以及接触结构 Download PDF

Info

Publication number
CN101325174B
CN101325174B CN2008100869810A CN200810086981A CN101325174B CN 101325174 B CN101325174 B CN 101325174B CN 2008100869810 A CN2008100869810 A CN 2008100869810A CN 200810086981 A CN200810086981 A CN 200810086981A CN 101325174 B CN101325174 B CN 101325174B
Authority
CN
China
Prior art keywords
film
gas
tin
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100869810A
Other languages
English (en)
Other versions
CN101325174A (zh
Inventor
多田国弘
成嶋健索
若林哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101325174A publication Critical patent/CN101325174A/zh
Application granted granted Critical
Publication of CN101325174B publication Critical patent/CN101325174B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种Ti膜及TiN膜的成膜方法，其包括将衬底的硅化镍膜表面清洁化后，由使用Ti化合物气体的CVD进行膜厚2nm以上、不满10nm的Ti膜的成膜，氮化该Ti膜，再在氮化后的Ti膜上使用Ti化合物气体以及含有N及H的气体通过CVD进行TiN膜的成膜的工序。本发明还提供一种在由Si基板或基板上形成的金属硅化物膜构成的衬底上形成的接触结构。所述接触结构由在所述衬底上形成的Si或金属硅化物与Ti的反应层、和在所述反应层上形成的2层结构的TiN膜组成。

Description

Ti膜及TiN膜的成膜方法以及接触结构
本申请是2005年4月8日提出的申请号为200580000473.0的同名申请的分案申请。 
技术领域
本发明涉及形成于半导体装置中的接触点孔或洞孔等的Ti膜及TiN膜的成膜方法以及接触结构、和计算机能够读取的存储介质以及计算机程序。 
背景技术
在半导体装置的制造中，对应于装置的高密度化以及高集成化的要求，具有将电路结构制成多层配线结构的倾向，因此，作为下层的Si基板或聚硅与上层的配线层的连接部分的接触孔、或作为上下的配线层之间的连接部分的洞孔等的，用于层之间的电连接的埋入技术变得越来越重要。 
在这样的接触孔或洞孔的埋入中，一般使用Al或W等的金属、或以这些为主体的合金，但为了实现这样的金属或合金、与Si基板或下层的聚硅之间的电连接，在这些的埋入之前，预先在孔的内侧进行Ti膜的成膜，通过与底部Si的反应形成作为接触层的硅化钛(TiSi)膜，再作为埋入材料的阻挡层金属(Barrier Metal)进行TiN膜的成膜。 
在这些Ti膜以及TiN膜的成膜中，即使装置的微细化以及高集成化发生进展，也可以期待形成不增加电阻而品质优良的膜，而且可以使用能够进行良好的分步敷层(step coverage)的化学蒸镀(CVD)。 
在通过CVD进行的Ti膜以及TiN膜的成膜中，作为成膜气体使用TiCl4，所以作为反应生成物产生Cl2与HCl。在Ti膜成膜后进行TiN的成膜时，由于这些反应生成物Ti膜被蚀刻，由于与上层的TiN膜的粘附不良以及将埋入的金属成膜时的热应力等，具有在Ti膜部分发生膜剥离的问题。 
对于这样的问题以往采用的方法是，在Ti膜成膜之后继续供给NH3气体进行Ti膜的氮化处理，此后进行TiN膜的成膜。根据该方法， 通过氮化Ti膜能够防止Cl2与HCl引起的蚀刻，可以防止Ti膜部分的膜剥离。 
但是，近来，从装置的高速化的观点出发，用作为Ti膜的衬底形成接触特性更良好的硅化钴(CoSi2)等的金属硅化物，来代替在Ti膜成膜时在与衬底Si的界面形成的、作为接触层的硅化钛(TiSi)。例如，在专利文献1中提出了，在接触孔底部形成的硅化钴膜上进行Ti/TiN膜成膜的方法。在该专利文献1中记载着：在被清洁化的硅化钴膜表面进行Ti膜的成膜而形成良好的界面的情况。另外，最近作为逻辑接触中有效的金属硅化物受到关注的有硅化镍(NiSi等)。但是，因为一旦超过500℃硅化镍就从NiSi相转移到高电阻相(Ni5Si2、Ni3Si)，所以，在硅化镍膜上在500℃以上的高温进行Ti/TiN膜的成膜时，NiSi就变化为高电阻相，比电阻变大，其结果接触电阻变大。为了防止出现这种情况，在硅化镍膜上进行Ti/TiN膜的成膜时，必须在500℃以下的成膜温度实施Ti膜的成膜、Ti膜的氮化处理以及TiN膜的成膜。因此，逐渐趋向于使用在500℃以下进行Ti膜的成膜、Ti膜的氮化处理以及TiN膜的成膜的低温成膜方法。另外，近来，由于装置的微细化Si基板上形成的杂质扩散层变薄，从抑制由于高温处理引起的杂质扩散层的扩散的观点出发，即使在Si基板上形成Ti/TiN膜时也要求实施低温成膜及薄膜化。 
但是，在上述专利文献1中完全没有考虑这样的低温成膜。在500℃以下进行Ti膜成膜、Ti膜的氮化处理以及TiN膜成膜时，与在通常的600℃以上的比较高的温度进行的成膜不同，即使在Ti膜成膜后进行氮化处理，也不能充分地进行Ti膜的氮化，如果在这样的氮化不充分的状态下进行TiN膜的成膜，就如上所述，未被氮化的部分(与衬底的界面侧)的Ti膜被成膜气体的反应生成物蚀刻，由于与上层的TiN膜的粘附性不良以及将埋入金属成膜时的热应力等，会出现在Ti膜的部分产生膜剥离的情况。进一步，即使进行500℃以下的低温成膜，也有接触电阻变高的情况。 
专利文献1：日本专利特开2003-59861号公报 
发明内容
本发明的目的在于提供：Ti膜及TiN膜的成膜方法，它在以Si基板或在其上的金属硅化物膜为衬底，在其上进行Ti膜及TiN膜的成膜时，即使是低温成膜也能够实现接触电阻小，而且可以抑制膜剥离；通过这样的成膜方法形成的接触结构；以及进行用于实行这样的成膜方法的控制的计算机能够读取的存储介质和计算机程序。 
根据本发明的第1观点，本发明提供Ti膜及TiN膜的成膜方法，它是以在含Si的基板或基板上形成的金属硅化物膜为衬底，在其上进行Ti膜及TiN膜的成膜的成膜方法，其特征在于，具备：将上述衬底表面清洁化的工序；使用Ti化合物气体通过CVD在衬底上进行膜厚2nm以上、不满10nm的Ti膜的成膜的工序；将上述Ti膜氮化的工序；在氮化后的Ti膜上使用Ti化合物气体与含有N及H的气体通过CVD进行TiN膜的成膜的工序。 
根据本发明的第2观点，本发明提供Ti膜及TiN膜的成膜方法，它是以在含Si的基板或基板上形成的金属硅化物膜作为衬底，在其上进行Ti膜及TiN膜的成膜的方法，其特征在于，具备：将上述衬底表面清洁化的工序；使用Ti化合物气体通过CVD进行膜厚2nm以上、不满10nm的Ti膜的成膜的工序；将上述Ti膜氮化的工序；通过在氮化后的Ti膜上交替地多次反复进行，导入Ti化合物气体与含有N及H的气体的第1步骤，和停止上述Ti化合物气体、导入上述含有N及H的气体的第2步骤，进行TiN膜的成膜的工序。 
根据本发明的第3观点，本发明提供Ti膜及TiN膜的成膜方法，它是在基板上形成的硅化镍膜上进行Ti膜及TiN膜的成膜的方法，其特征在于，具备：将上述硅化镍膜的表面清洁化的工序；使用Ti化合物气体通过CVD进行膜厚2nm以上、不满10nm的Ti膜的成膜，同时在硅化镍膜与Ti膜的界面上形成硅化镍与Ti的反应层的工序；将上述Ti膜氮化的工序；通过在氮化后的Ti膜上交替地多次反复进行，导入Ti化合物气体与含有N及H的气体的第1步骤，和停止上述Ti化合物气体、导入上述含有N及H的气体的第2步骤，进行TiN膜的成膜的工序。 
根据本发明的第4观点，本发明提供接触结构，它是在由Si基板或金属硅化物膜构成的衬底上形成的接触结构，其特征在于，在上述 衬底上通过使用Ti化合物气体的CVD形成膜厚2nm以上、不满10nm的Ti膜，氮化上述Ti膜，在氮化后的Ti膜上通过使用Ti化合物气体与含有N及H的气体的CVD形成TiN膜，从而形成上述接触结构，该接触结构由在上述衬底上形成的Si或金属硅化物与Ti的反应层、和在上述反应层上形成的2层结构的TiN膜组成。 
根据本发明的第5观点，本发明提供接触结构，它是在硅化镍膜上形成的接触结构，其特征在于，在上述硅化镍膜上通过使用Ti化合物气体的CVD形成膜厚2nm以上、不满10nm的Ti膜，氮化上述Ti膜，在氮化后的Ti膜上通过使用Ti化合物气体与含有N及H的气体的CVD形成TiN膜，从而形成上述接触结构，该接触结构由在上述NiSi膜上形成的硅化镍与Ti的反应层、和在上述反应层上形成的2层结构的TiN膜组成。 
根据本发明的第6观点，本发明提供计算机能够读取的存储介质，它存储了使计算机实施控制程序的软件，其特征在于，上述控制程序实行时，其控制成膜装置实施：上述清洁化衬底表面的工序、使用Ti化合物气体通过CVD在衬底上形成膜厚2nm以上不满10nm的Ti膜的工序、和上述氮化Ti膜的工序、和在氮化后的Ti膜上使用Ti化合物气体与含有N及H的气体通过CVD形成TiN膜的工序，将含Si的基板或基板上形成的金属硅化物膜作为衬底，在其上进行Ti膜及TiN膜的成膜。 
根据本发明的第7观点，本发明提供包含软件的计算机程序，其特征在于，该计算机程序在计算机上运行、实行时，其控制成膜装置实施：清洁化所述衬底表面的工序、使用Ti化合物气体通过CVD在衬底上形成膜厚2nm以上不满10nm的Ti膜的工序、氮化所述Ti膜的工序、在氮化后的Ti膜上使用Ti化合物气体与含有N及H的气体通过CVD形成TiN膜的工序，将含Si的基板或在基板上形成的金属硅化物膜作为衬底，在其上形成Ti膜及TiN膜。 
在上述Ti膜及TiN膜的成膜方法中，将上述衬底表面、典型地将NiSi膜表面清洁化的工序，可以使用由等离子进行的溅射蚀刻。另外，上述由等离子进行的溅射蚀刻可以由电感耦合等离子进行。进一步，上述由等离子进行的溅射蚀刻可以使用Ar气体而适合地进行。 
在上述Ti膜及TiN膜的成膜方法中，将上述衬底表面、典型地将NiSi膜表面清洁化的工序，可以使用被激励的气体进行。另外，形成含有H的气体和/或含有N的气体的等离子，向容纳Si基板的处理容器中导入该等离子，同时，向上述处理容器内导入NF3气体由上述等离子激励NF3气体，由被激励的NF3气体进行上述清洁化衬底表面的工序。此时，使被激励的气体作用于上述衬底表面后，通过对上述基板实施热处理，可以使得到的反应生成物热分解、挥发。 
在上述Ti膜及TiN膜的成膜方法中，将上述衬底表面、典型地将NiSi膜表面清洁化的工序，可通过向衬底表面供给多种气体、使其在上述衬底表面产生化学反应而进行。另外，将上述衬底表面清洁化的工序，可通过向衬底表面供给HF气体以及NH3气体而进行。此时，向衬底表面供给HF气体及NH3气体、使之产生化学反应后，通过对上述基板实施热处理，可以使得到的反应生成物热分解、挥发。 
在上述Ti膜及TiN膜的成膜方法中，上述TiN膜的膜厚优选是3nm以上、50nm以下的范围。另外，上述Ti成膜时的基板温度优选设定在300～500℃。 
在上述Ti膜及TiN膜的成膜方法中，作为基板表面的金属硅化物，可以使用选自Ni、Co、Mo、W、Pt及Pd的金属的硅化物。 
根据本发明，以Si基板或其上的硅化镍(NiSi)那样的金属硅化物膜作为衬底，在其上进行Ti膜及TiN膜的成膜时，在Ti膜的成膜前、预先以适宜的方法将衬底表面清洁化，在其上使用Ti化合物气体通过CVD进行Ti膜的成膜，并且将该Ti膜厚设定为2nm以上、不满10nm，所以，能够良好地形成Ti与衬底的反应层、减小接触电阻，而且变得可以充分氮化Ti膜。其结果，即使是低温成膜也可以降低接触电阻，而且可以有效地防止在Ti膜部分的膜剥离。 
另外，进行TiN膜的成膜时，通过交替地多次反复进行，导入Ti化合物气体与含有N及H的气体的第1步骤，和停止Ti化合物气体、导入含有N及H的气体的第2步骤，在第1步骤中成膜的TiN膜通过第2步骤的退火被有效地脱Cl，即使是低温成膜也可以形成残留氯少、比电阻小的膜质优良的TiN膜，其结果，可以更加有效地防止TiN膜发生裂缝，可以更加确实地防止TiN膜的膜剥离。 
通过由等离子进行的溅射蚀刻进行在Ti膜成膜前预先进行的衬底表面的清洁化处理，可以有效地除去衬底表面的自然氧化膜，可以使衬底表面与Ti的反应性变得良好。 
另外，通过例如由远程等离子激励的气体进行衬底表面的清洁化处理，清洁化处理可以以化学作用为主体进行，所以，可以减低清洁化处理时的对衬底的损坏。另外，由这样的化学作用形成的反应生成物，可通过例如热处理，使其热分解而挥发，从而可以完全除去衬底表面的自然氧化膜。 
进一步，通过向衬底表面供给多种气体、例如HF气体及NH3气体，使之在上述衬底表面产生化学反应，由此进行衬底表面的清洁化处理，可以更加减少对底面的损坏。另外，由这样的化学作用形成的反应生成物，可通过例如热处理，使其热分解而挥发，从而可以完全除去衬底表面的自然氧化膜。 
附图说明
图1A是用于说明本发明的第1实施方式相关的Ti膜及TiN膜的成膜方法的工序的图。 
图1B是用于说明本发明的第1实施方式相关的Ti膜及TiN膜的成膜方法的工序的图。 
图1C是用于说明本发明的第1实施方式相关的Ti膜及TiN膜的成膜方法的工序的图。 
图1D是用于说明本发明的第1实施方式相关的Ti膜及TiN膜的成膜方法的工序的图。 
图2是表示用于实施本发明的成膜方法的一例多舱室类型的成膜系统的概略结构图。 
图3是表示在图1的成膜系统上搭载的等离子清洁装置的截面图。 
图4是表示在图1的成膜系统上搭载的Ti膜成膜装置的截面图。 
图5是表示在图1的成膜系统上搭载的TiN膜成膜装置的截面图。 
图6是表示用于实施本发明的成膜方法的多舱室类型的成膜系统的其它例子的概略结构图。 
图7是表示在图6的成膜系统上搭载的激励气体清洁装置的截面 图。 
图8是表示在图6的成膜系统上搭载的热处理装置的截面图。 
图9是表示用于实施本发明的成膜方法的多舱室类型的成膜系统的其它例子的概略结构图。 
图10是表示在图9的成膜系统上搭载的反应气体清洁装置的截面图。 
图11是表示在图9的成膜系统上搭载的热处理装置的气体供给系统的优选例的图。 
图12是表示Ti膜厚与接触电阻的关系的坐标图。 
图13是表示TiN膜厚与接触电阻的关系的坐标图。 
图14是表示基板温度与接触电阻的关系的坐标图。 
图15是表示TiN膜厚与TiN膜的应力的关系的坐标图。 
具体实施方式
以下，参照附图说明本发明的实施方式。 
图1A～图1D是用于说明本发明相关的Ti膜以及TiN膜的成膜方法的一个实施方式的工序图。 
首先，如图1A所示，在半导体基板Si基板1上形成金属硅化物硅化镍(NiSi)膜2，而且，在硅化镍膜2上的层间绝缘膜3中形成到达硅化镍膜2的接触孔4的状态下，除去在硅化镍膜2的表面形成的极薄的自然氧化膜等，清洁化硅化镍膜2的表面，使其成为活性的清洁面(工序1)。由此，可以使硅化镍与Ti的反应性良好。 
作为清洁化处理，可以采用(1)通过等离子进行的溅射蚀刻、(2)由被激励的气体引起的化学反应为主体的处理、以及(3)利用纯粹的化学反应与热分解的处理等各种方法。 
作为在上述(1)的溅射蚀刻中使用的等离子，优选电感耦合等离子。电感耦合等离子的等离子密度高，由离子产生的对衬底的攻击小，所以，对硅化镍膜2表面的损坏小。另外，采用以低电子温度、使用更高密度的RLSA(Radial Line Slot Antenna)的微波等离子，也可以进行更低损坏的清洁化处理。 
另外，上述(2)是由被激励的气体进行的处理，因为不使用等离 子氛围，更能减少对硅化镍膜2的损坏。作为此时的气体激励源，优选远程等离子。上述(3)因为只利用纯粹的化学反应与热分解，所以，更能减少对硅化镍膜2的损坏。 
在工序1的清洁化处理之后，接着，如图1B所示，在硅化镍膜2的清洁表面上，由使用TiCl4等Ti化合物气体的CVD形成2nm以上、不满10nm的膜厚的Ti膜5，在硅化镍膜2与Ti膜5的界面，以例如1～10nm的厚度形成硅化镍(NiSi)与Ti的反应层6(工序2)。接着，如图1C所示，例如使用NH3气体对Ti膜5施行氮化处理(工序3)。 
此后，如图1D所示，在氮化的Ti膜5上，通过使用含有TiCl4等Ti化合物气体以及NH3等含N和H的气体的CVD，形成TiN膜7(工序4)。 
由以上的成膜工序，在衬底的硅化镍膜2上形成由硅化镍与Ti的反应层6、浓度不同的2层结构的TiN膜，即，由氮化的Ti膜5与TiN膜7构成的接触结构。然后，在TiN膜7上，将Al、W、Cu等成膜，进行接触孔4的埋入与配线的形成，实现与Si基板的电接触(欧姆接触)。 
在这样的成膜工序中，如上述工序1所示，通过除去在硅化镍膜2的表面形成的氧化物进行清洁化，使该表面成为与Ti的反应性高的状态，通过在其上形成Ti膜5，可以在硅化镍膜2与Ti膜5的界面形成硅化镍与Ti的均匀的反应层6，其结果，可以减小接触电阻。因此，即使是500℃以下的低温成膜，也能够实现接触电阻的低电阻化。 
Ti膜5的膜厚不满2nm时，由于Ti不足、与硅化镍膜2的界面的均匀反应层6的形成受到阻碍，会使界面形态变差、接触电阻变大，所以有接触电阻变大的担心。另一方面，膜厚是10nm以上时，上述工序3的Ti膜的氮化变得不充分，在Ti膜部分，特别是在Ti膜与层间绝缘膜3之间容易产生膜剥离。因此，如上述工序2所述，通过以膜厚2nm～不满10nm地形成Ti膜5，能够在接触部分的反应层6的形成中确保充分的Ti膜厚，Ti膜的氮化也可以充分地进行，可以实现接触电阻的低电阻化与膜剥离的抑制。 
上述工序4的TiN膜7的成膜，优选交替多次反复地进行导入Ti化合物气体以及含有N及H的气体的第1步骤，和停止Ti化合物气体、 导入含有N及H的气体的第2步骤。通过进行这样的交替的气体流动，在第1步骤成膜的TiN膜7在第2步骤期间因为热有效地脱Cl，所以，即使是500℃以下的低温成膜，也可以形成残留氯少、比电阻小的品质优良的TiN膜7，能够抑制裂缝的发生，其结果，能够有效地防止TiN膜7的膜剥离。TiN膜7的膜厚越小越有利于接触电阻的低电阻化，但是膜厚过小的话，对金属等配线材料的扩散的阻挡性就变得不充分。因此，TiN膜7的膜厚优选设定在3～50nm、更优选为5～20nm的范围。由此，可以得到接触电阻低、而且对金属等的配线材料的扩散的阻挡性优异的TiN膜。 
如上所述，根据本实施方式，在硅化镍膜2上成膜Ti膜及TiN膜时，在Ti膜成膜前预先将衬底硅化镍膜2的表面清洁化，再以2nm以上、不满10nm的Ti膜的厚度良好地形成与衬底的反应层，而且充分地进行Ti膜的氮化，所以，即使是500℃以下的低温成膜，接触电阻的低电阻化也成为可能，而且可以抑制膜剥离。并且，因为可以消除由这样的低温成膜产生的不良情况，所以，通过低温成膜，将硅化镍膜2维持在比电阻小的低电阻相的NiSi，不发生由低温成膜产生的不良情况，达到极其良好的接触。在低温成膜下生成的低电阻相的NiSi，因为是Ni与Si基板的杂质扩散层中的Si以1比1结合的状态，所以，与例如通常的Co与Si以1比2结合形成的硅化钴(CoSi2)膜相比较，杂质扩散层中的Si的消耗少，难以产生杂质扩散层区域变窄那样的不良情况。因此，有利于得到良好的接触特性。因而，以硅化镍膜为衬底，由低温成膜将Ti/TiN膜成膜而形成的本实施方式的接触结构，有望成为下一代的接触结构。 
接着，对用于实施本实施方式的上述工序1～4的具体的装置的结构进行说明。图2是表示用于实施本实施方式的上述工序1～4的多舱室类型成膜系统的一例的概略结构图。 
如图2所示，该成膜系统100具有用于搬运半导体基板Si晶片(以下简称为晶片)的呈六边形的晶片搬运室11，在其四边分别具有连接各自的处理装置的连接通道11a、11b、11c、11d。在连接通道11a上连接着用于实施上述工序1的清洁化处理的等离子清洁装置12，在连接通道11b上连接着用于实施上述工序2与3的Ti膜成膜以及Ti膜的 氮化处理的Ti膜成膜装置13，在连接通道11c上连接着实施上述工序4的TiN膜成膜的TiN膜成膜装置14。连接通道11d上没有连接有处理装置，但可以根据需要连接适宜的处理装置。另外，在晶片搬运室11的其它2边分别设置样品安装室16、17。在这些样品安装室16、17的与晶片搬运室11相反的一侧设置着晶片出入室18，在晶片出入室18的与样品安装室16、17相反的一侧设置着3个装配能够容纳晶片W的晶圆传送盒(FOUP；Front Opening Unified Pod)F的通道19、20、21。 
等离子清洁装置12、Ti膜成膜装置13、TiN膜成膜装置14以及样品安装室16、17，如同图所示，通过闸阀G连接，它们通过打开各闸阀G与晶片搬运室11连通，通过关闭各闸阀G与晶片搬运室11切断。另外，在样品安装室16、17的与晶片出入室18连接的部分也设置有闸阀G，样品安装室16、17通过打开闸阀G与晶片出入室18连通，通过关闭这些而与晶片出入室18切断。 
在晶片搬运室11内设置有，相对于等离子清洁装置12、Ti膜成膜装置13、TiN膜成膜装置14、以及样品安装室16、17进行晶片W的搬入搬出的晶片搬运装置22。该晶片搬运装置22设置在晶片搬运室11的大约中央的位置，具有在能够旋转与伸缩的旋转·伸缩部23的前端保持晶片W的2个叶片24a、24b，这2个叶片24a、24b互相向着相反方向安装于旋转·伸缩部23。另外，该晶片搬运室11内通过未图示的真空泵保持规定的真空度。另外，在与处理装置12、13、14之间搬入搬出晶片时，提高晶片搬运室11的真空度，以做到处理室内的氛围气体不侵入到晶片搬运室内。 
晶片出入室18的顶部设置着HEPA过滤器(未图示)，通过该HEPA过滤器的清洁空气以向下吹风的状态向晶片出入室18内供给，使晶片W的搬入搬出在大气压的清洁空气氛围中进行。在晶片出入室18的晶圆传送盒F装配用的3个通道19、20、21上分别设置着挡空气板(shutter)(未图示)，容纳晶片W的或空的晶圆传送盒直接安装在这些通道19、20、21上，安装后成为挡空气板打开、防止外面空气侵入、同时与晶片出入室18连通的状态。另外，在晶片出入室18的侧面设置定位室(alignment chamber)25，在那儿进行晶片W的定位。 
在晶片出入室18内设置着，进行对于晶圆传送盒F的晶片W的搬入搬出以及对于样品安装室16、17的晶片W的搬入搬出的晶片搬送装置26。该晶片搬运装置26具有多关节的臂结构，它能够沿着晶圆传送盒F的配列方向在轨道28上移动，在其前端的手27上搭载晶片W进行其搬运。 
等离子清洁装置12、Ti膜成膜装置13、TiN膜成膜装置14，晶片搬运装置22、26，以及其它构成部分，连接于由计算机组成的控制部200，并被它控制。另外，控制部200与用户界面201连接着，后者由工序管理人员为了管理成膜系统100而进行指令输入操作等的键盘，和将成膜系统100的运转状况以可视化的形式表示的显示器等组成。另外，控制部200还与存储部202连接着，后者中存储着为了通过控制部200的控制实现在成膜系统100中实施的各中处理的控制程序，和用于根据处理条件在成膜系统100的各构成部实施处理的程序，也就是配方(recipe)。配方可以存储在硬盘或半导体存储器中，也可以以存储在CDROM、DVD等的可移动的存储介质中的状态置于存储部202的规定位置。还可以从其它装置例如通过专用线路适当地传送配方。然后，根据需要，来自用户界面201的指示等从存储部202调出任意的配方，使之在控制部200中实行，在控制部200的控制下，在成膜系统100中进行所希望的处理。另外，控制部200可以直接控制各构成部，也可以通过在各构成部设置的各自的控制器来控制。 
在这样的成膜系统100中，首先，由保持在大气压的清洁空气氛围的晶片出入室18内的晶片搬运装置26，从任意一个晶圆传送盒F取出一片晶片W，搬入定位室25中，进行晶片W的定位。接着，将晶片W搬入样品安装室16、17的任意一个中，将该样品安装室内抽真空后，由晶片搬运室11内的晶片搬运装置22取出该样品安装室内的晶片，将晶片W装入等离子清洁装置12中除去NiSi膜表面的自然氧化膜，此后，将晶片W装入Ti膜成膜装置13中进行Ti膜的成膜，继续将Ti成膜后的晶片W装入TiN膜成膜装置14中进行TiN膜的成膜。即，在该成膜系统100中，不破坏真空地连续进行硅化镍膜的清洁化处理、Ti成膜、TiN成膜。此后，由晶片搬运装置22将成膜后的晶片W搬入样品安装室16、17的任意一个中，将其内部返回到大气 压后，由晶片出入室18内的晶片搬运装置26取出样品安装室内的晶片W，将其收容在晶圆传送盒F的任意一个中。对1批晶片W进行这样的动作，结束1批的处理。 
接着，具体说明上述等离子清洁装置12。 
该等离子清洁装置12是通过电感耦合等离子(ICP)的溅射蚀刻将成为衬底的硅化镍膜的表面清洁化的装置，如图3所示，具有大致为圆筒状的舱室31，和在舱室31的上方连续设置的大致为圆筒状的钟罩32。在舱室31内，用于水平地支持被处理体晶片W的例如由AIN等陶瓷制成的基座33，以被圆筒状的支持部件34支持的状态配置着。在基座33的外周边缘设置有夹紧晶片W的扣环35。另外，基座33中埋入用于加热晶片W的加热器36，该加热器36由加热器电源39供电、将作为被处理体的晶片W加热到规定的温度。并且，在基座33中设置着用于支持晶片W使之升降的3根(只图示2根)的晶片支持杆33a，其能够相对基座33的表面突出与淹没。另外，这些晶片支持杆33a的升降机构具有与后述的Ti成膜装置同样的构成。 
钟罩32以例如石英、陶瓷材料等的电绝缘材料制成，在其周围卷绕作为天线部件的线圈37。线圈37与高频电源38相连接。高频电源38具有300kHz～60MHz的频率，优选具有450kHz的频率。然后，由高频电源38向线圈37供给高频电力，在钟罩32内形成感应电磁场。 
气体供给机构40用于向舱室31内导入处理气体，具有：规定气体的气体供给源、来自各气体供给源的配管、闸阀、以及控制流量的质量流量控制器(都未图示)。在舱室31的侧壁上设置着气体导入喷嘴42，从上述气体供给机构40延伸的配管41连接于该气体导入喷嘴42，规定的气体通过气体导入喷嘴42被导入至舱室31内。 
作为处理气体可以举例Ar、Ne、He，可以分别单独使用。另外，Ar、Ne、He的任意一个可以与H并用，Ar、Ne、He任意一个也可以与NF3并用。作为本实施方式中使用的适合例子，可以列举单独的Ar。 
在舱室31的底壁连接着排气管43，该排气管43被连接于包含真空泵的排气装置44。然后，可通过使排气装置44工作将舱室31以及钟罩32内减压至规定的真空度。 
另外，舱室31的侧壁上设置着闸阀G，通过该闸阀G，如上所述 地与晶片搬运室11连通。 
进一步，在基座33内埋设有例如由钼线等编成网状而构成的电极45，该电极45连接于例如13.56MHz的高频电源46，并且能够外加偏压。 
在这样构成的等离子清洁装置12中，开启闸阀G，在舱室31内装入晶片W，使晶片支持杆33a以向上的状态接受晶片W。此后，关闭闸阀G，由排气装置44将舱室31以及钟罩32内排气使其成为规定的减压状态，由加热器36将晶片W加热到例如200℃。接着，从气体供给机构40经过气体导入喷嘴42将第1Ar气体以例如0.5L/min的流量导入至舱室31内，使舱室31内的压力成为例如10Pa，维持该状态以例如0.0035L/min的流量将第2Ar气体供给至舱室31内。然后，在将该状态保持例如5秒后，通过从高频电源38向线圈37供给高频电力在钟罩32内形成感应电磁场，生成高压状态的电感耦合等离子。此时的高频电源38的功率优选是200～2000W，例如是1100W程度。然后，保持该状态例如10秒使等离子稳定后，使晶片支持杆33a下降，将晶片W放置于基座33上并由扣环35夹紧。此后，使Ar气体流量慢慢减少，使舱室内压力成为例如0.066Pa的低压。最终的Ar气体流量优选为0.001～0.05L/min，例如是0.0035L/min，阶段性地使等离子稳定。在该状态下基板不被蚀刻。然后，在Ar气体流量稳定的时刻，从高频电源46向基座33的电极45供给优选50～1500W、例如800W程度的高频电力，通过外加偏压向晶片W引进Ar离子，晶片表面被蚀刻。 
这样，使电感耦合等离子作用于晶片W，由Ar溅射蚀刻除去在Si基板上形成的NiSi膜表面的自然氧化膜等，将其表面清洁化。由此，可以将NiSi膜表面清洁化使其成为与Ti容易反应的状态。此时，电感耦合等离子因为是高密度，所以能量比较低，对衬底的NiSi膜的损坏极小，可以高效率地除去自然氧化膜。 
接着，具体说明为实施上述工序2与3的Ti膜成膜以及Ti膜的氮化处理而使用的Ti膜成膜装置13。 
图4是表示Ti膜成膜装置13的截面图。该Ti膜成膜装置13是通过等离子CVD进行Ti膜的成膜的装置，具有气密地构成的大致为圆 筒状的舱室51，其中，用于水平地支持晶片W的基座52，以由在其中央下部设置的圆筒状的支持部件53支持的状态配置着。该基座52由AIN等的陶瓷制成，在其外周边缘部设置着用于引导晶片W的导向环54。另外，在基座52中埋入有加热器55，该加热器55由加热器电源56供电将晶片W加热到规定的温度。在基座52中，作为下部电极发挥功能的电极58埋设在加热器55之上。 
在舱室51的顶壁51a，夹着绝缘部件59设置着喷头60。该喷头60由上段区域体60a、中段区域体60b、下段区域体60c构成。在下段区域体60c的外围附近埋设着成为环状的加热器96，该加热器96由加热器电源97供电，能够将喷头60加热到规定的温度。 
在下段区域体60c中交替地形成有吐出气体的吐出孔67与68。在上段区域体60a的上面形成有第1气体导入口61与第2气体导入口62。在上段区域体60a中，从第1气体导入口61分支着多个气体通路63。在中段区域体60b中形成有气体通路65，上述气体通路63通过水平延伸的连通路63a连通于这些气体通路65。进一步，该气体通路65连通于下段区域体60c的吐出孔67。另外，在上段区域体60a中，从第2气体导入口62分支着多个气体通路64。在中段区域体60b中形成有气体通路66，上述气体通路64连通于这些气体通路66。进一步，该气体通路66连接于在中段区域体60b内水平延伸的连通路66a，该连通路66a连通于下段区域体60c的多个吐出孔68。然后，上述第1与第2气体导入口61、62分别连接于后述的气体供给机构70的气体管线78、80。 
气体供给机构70具有：供给清洁气体ClF3气体的ClF3气体供给源71、供给Ti化合物气体TiCl4气体的TiCl4气体供给源72、供给Ar气体的第1Ar气体供给源73、供给还原气体H2气体的H2气体供给源74、供给氮化气体NH3气体的NH3气体供给源75、供给Ar气体的第2Ar气体供给源76。另外，分别地，ClF3气体供给源71与ClF3气体供给线77连接、TiCl4气体供给源72与TiCl4气体供给线78连接、第1Ar气体供给源73与第1Ar气体供给线79连接、H2气体供给源74与H2 气体供给线80连接、NH3气体供给源75与NH3气体供给线80a连接、第2Ar气体供给源76与第2Ar气体供给线80b连接。另外，虽未图示 但也具有N2气体供给源。并且，各气体线中夹着质量流量控制器82与质量流量控制器82设置着2个阀门81。 
上述第1气体导入口61与从TiCl4气体供给源72延伸的TiCl4气体供给线78连接着，该TiCl4气体供给线78与从ClF3气体供给源71延伸的ClF3气体供给线77以及从第1Ar气体供给源73延伸的第1Ar气体供给线79连接着。另外，上述第2气体导入口62与从H2气体供给源74延伸的H2气体供给线80连接着，该H2气体供给线80与从NH3气体供给源75延伸的NH3气体供给线80a、从第2Ar气体供给源76延伸的第2Ar气体供给线80b连接着。因此，在加工时，从TiCl4 气体供给源72来的TiCl4气体与从第1Ar气体供给源73来的Ar气体同时通过TiCl4气体供给线78从喷头60的第1气体导入口61进入喷头60内，经过气体通路63、65从吐出孔67向舱室51内吐出，另一方面，从H2气体供给源74来的H2气体与从第2Ar气体供给源76来的Ar气体同时通过H2气体供给线80从喷头60的第2气体导入口62进入喷头60内，经过气体通路64、66从吐出孔68向舱室51内吐出。即，喷头60是TiCl4气体与H2气体完全独立地向舱室51内供给的预混合类型，这些气体在被吐出后相混合、并产生反应。 
喷头60通过匹配器99与高频电源84连接，成膜时，从该高频电源84向喷头60供给例如450kHz的高频电力，在喷头60与电极58之间产生高频电场，将供给至舱室51内的成膜气体等离子化，使Ti膜成膜。 
在舱室51底壁51b的中央部位形成有圆形孔85，在底壁51b上设置着覆盖该孔85的向下方突出的排气室86。在排气室86的侧面连接着排气管87，在该排气管87与排气装置88连接着。并且，通过使该排气装置88动作能够将舱室51内减压到规定的真空度。 
在基座52中设置有能够相对基座52的表面突出并埋没的，用于支持晶片W使之升降的3根(只图示2根)晶片支持杆89，这些晶片支持杆89被固定在支持板90上。并且，由气缸等的驱动机构91通过支持板90升降晶片支持杆89。 
在舱室51的侧壁上设置着用于进行与晶片输送室11之间的晶片W的搬入搬出的出入口92和开闭该出入口92的闸阀G。 
在这样构成的装置中进行上述工序2与3的Ti膜成膜以及Ti膜的氮化处理时，首先，由排气装置88将舱室51内的气体排出使其成为规定的真空状态，由加热器55将基座52加热到规定温度，同时，由加热器96将喷头60加热到规定温度。 
在该状态下，从高频电源84向喷头60施加高频电力，并且从TiCl4 气体供给源72、第1Ar气体供给源73向第1气体导入口61供给TiCl4 气体与Ar气体，从H2气体供给源74、第2Ar气体供给源76向第2气体导入口62供给H2气体与Ar气体，分别从吐出孔67、68吐出。由此，在舱室51内生成这些气体的等离子，进行舱室51的内壁以及喷头60等的舱室内部件的预涂处理。此时的气体流量是TiCl4气体：0.001～0.02L/min、H2气体：1.5～4L/min、Ar气体：0.3～1.6L/min程度。由此，在晶片W上成膜Ti膜时，可以使晶片W的温度变化大致保持一定。 
预涂处理结束后，停止TiCl4气体、H2气体的供给以及从高频电源84向喷头60的高频电力的供给，通过喷头60从第1以及第2Ar气体供给源73以及76、N2气体供给源向舱室51内导入(灯亮)Ar气体、N2气体，并慢慢地增加Ar气体、N2气体的流量，由加热器55预加热舱室51内。在进行例如15秒的该预加热后，停止Ar气体、N2气体的供给，由排气装置88迅速地将舱室51内真空排气使其成为完全抽真空状态，开启闸阀G从真空状态的晶片搬运室1通过出入口92将晶片W搬入舱室51内，将晶片W放置在基座52上。 
接着，从第1以及第2Ar气体供给源73与76、H2气体供给源通过喷头60向舱室51内慢慢地增加流量地导入Ar气体、H2气体(灯亮)，至舱室51内成为规定的压力，舱室51内的气体压力慢慢上升以抑制晶片W的反转。这些气体的最终流量的优选范围是，Ar气体：0.3～3L/min、H2气体：1.5～6L/min。在该状态保持规定的时间，对晶片W进行预加热。该预加热例如实施14秒钟。另外，此时的压力优选260～1333Pa，例如是667Pa。 
对晶片W的预加热结束后，维持从第1与第2Ar气体供给源73与76、H2气体供给源74供给的Ar气体、H2气体的流量的情况下，优选以0.001～0.02L/min的流量进行TiCl4气体的预流动。该预流动实施 例如15秒钟。 
接着，在成膜前预先从高频电源84向喷头60施加高频电力，在舱室51内生成等离子(预等离子)。此时的高频电源84的功率优选是300～2000W，例如是800W。 
然后，维持气体流量、压力、高频电力的供给的情况下，将TiCl4 气体切换到舱室51一侧，通过生成Ar气体、N2气体、TiCl4气体的等离子，形成规定厚度的Ti膜。 
成膜Ti膜时的晶片W的加热温度，从不使衬底的硅化镍膜相转移为高电阻相的观点出发，优选为300～500℃、例如450℃程度。另外，喷头60被加热到450～500℃。 
这样，进行Ti膜的成膜，使其膜厚为2nm以上不满10nm，由于能够良好地形成与衬底的硅化镍膜的反应层，可以减小接触电阻，所以，即使是500℃以下的低温成膜也可以降低接触电阻。 
Ti膜成膜后，停止TiCl4气体的供给与从高频电源84向喷头60的供电，流动其它气体Ar气体与H2气体的情况下进行成膜后处理。该成膜后处理实施例如2秒钟。此后，使H2气体流量下降、维持Ar气体流量，进行例如4秒钟的舱室51内的净化。 
此后，在同一舱室内连续地进行成膜的Ti膜的氮化处理。维持Ar气体与H2气体的流量，将NH3气体以优选0.5～3L/min的流量、例如以1.5L/min的流量流动10秒钟程度，此后，在维持气体的供给的情况下从高频电源84向喷头60供给高频电力，由这些气体的等离子实施氮化处理。此时的高频电源84的功率是300～1200W，例如是800W。 
经过规定时间之后，中止从高频电源84向喷头60的供电，慢慢降低气体流量与真空度，结束Ti成膜与Ti膜的氮化处理。 
如上所述，通过使Ti膜的膜厚为2nm以上不满10nm、而且进行这样的氮化处理，Ti膜被充分氮化，防止以后的TiN成膜时的Ti膜的蚀刻，可以使Ti膜的部分的膜剥离难以产生。 
接着，对继续进行的用于实施上述工序4的TiN膜的成膜的TiN膜成膜装置14具体说明。 
图5是表示TiN膜成膜装置14的截面图。该TiN膜成膜装置14是通过热CVD进行TiN膜的成膜的装置，除不存在等离子生成设施与 加热喷头的设施、气体供给机构的气体种类多少有些不同以外，具有几乎与Ti膜成膜装置13同样的构成，所以附上与图4同样的符号省略说明。 
气体供给机构110具有：供给清洁气体C1F3气体的ClF3气体供给源111、供给Ti化合物气体TiCl4气体的TiCl4气体供给源112、供给N2气体的第1N2气体供给源113、供给氮化气体NH3气体的NH3气体供给源114、供给N2气体的第2N2气体供给源115。另外，分别地，ClF3气体供给源111与ClF3气体供给线116连接、TiCl4气体供给源112与TiCl4气体供给线117连接、第1N2气体供给源113与第1N2气体供给线118连接、NH3气体供给源114与NH3气体供给线119连接、第2 
N2气体供给源115与第2N2气体供给线120连接。另外，虽未图示但也具有Ar气体供给源。另外，各气体供给线中夹着质量流量控制器122以及质量流量控制器122设置着2个阀门121。 
喷头60的第1气体导入口61与从TiCl4气体供给源112延伸的TiCl4气体供给线117连接，该TiCl4气体供给线117与从ClF3气体供给源111延伸的ClF3气体供给线116以及从第1N2气体供给源113延伸的第1N2气体供给线118连接着。另外，第2气体导入口62与从NH3气体供给源114延伸的NH3气体供给线119连接着，该NH3气体供给线119与从第2N2气体供给源115延伸的第2N2气体供给线120连接着。因此，在加工时，从TiCl4气体供给源112来的TiCl4气体与从第1N2气体供给源113来的N2气体同时通过TiCl4气体供给线117从喷头60的第1气体导入口61进入喷头60内，经过气体通路63、65从吐出孔67向舱室51内吐出，另一方面，从NH3气体供给源114来的氮化气体NH3气体与从第2N2气体供给源115来的N2气体同时通过NH3气体供给线119从喷头60的第2气体导入口62进入喷头60内，经过气体通路64、66从吐出孔68向舱室51内吐出。 
在这样构成的装置中，进行上述工序4的TiN膜成膜时，首先，由排气装置88将舱室51内的气体排出使其成为完全抽真空状态、从第1与第2N2气体供给源113与115通过喷头60将N2气体向舱室51内导入，同时，由加热器55预加热舱室51内。在温度稳定的时刻，从第1N2气体供给源113、NH3气体供给源114以及TiCl4气体供给源 112，分别将N2气体、NH3气体以及TiCl4气体通过喷头60以规定的流量导入，将舱室内压力维持在规定值的同时进行预流动。然后，保持气体流量与压力，由加热器55进行加热，在舱室51内壁、排气室86内壁以及喷头60等的舱室内的部件表面预涂TiN膜。由此，在晶片W上成膜TiN膜时，可以大致地将晶片W的温度变化保持在一定。 
预涂处理结束后，停止NH3气体与TiCl4气体，从第1与第2N2 气体供给源113与115向舱室51内供给N2气体，将N2气体作为清洁气体进行舱室51内的清洁，此后，根据需要，流动N2气体与NH3气体，进行成膜的TiN薄膜表面的氮化处理。由此，TiN膜脱Cl，可以降低膜中的残留氯，可以使膜稳定化。 
此后，由排气装置88迅速地将舱室51内真空排气成为完全抽真空状态，开启闸阀G从真空状态的晶片搬运室11由晶片搬运装置22通过出入口92将晶片W搬入舱室51内，将晶片W放置在基座52上。 
然后，从第1与第2N2气体供给源113与115、NH3气体供给源114通过喷头60慢慢地导入N2气体与NH3气体(灯亮)，使舱室51内成为规定压力地。这些气体的最终流量是：来自第1与第2N2气体供给源113与115的N2气体分别优选为0.05～3L/min；NH3气体优选为0.005～0.3L/min；舱室内压力是40～670Pa程度。在该状态下保持规定的时间，对晶片W进行例如300～500℃的预加热。该预加热实施例如30秒钟。此时，由于是在NH3气体的流量比N2气体更低的分压下进行加热，在例如衬底膜被氧化等的情况下，具有培育(incubation)效果。 
对晶片W的预加热结束后，维持从第1与第2N2气体供给源113与115供给的N2气体的流量，从TiCl4气体供给源112进行优选0.01～0.08L/min的流量的TiCl4气体的预流动。该预流动实施例如15秒钟。然后，从第1与第2N2气体供给源113与115，作为清洁气体将N2气体导入舱室51内，进行例如6秒钟的舱室内的清洁。此时，来自第1与第2N2气体供给源113与115的N2气体的流量，例如分别是1L/min。另一方面，清洁舱室51内的同时，优选进行0.01～0.08L/min流量的NH3气体的预流动。 
此后，将N2气体的流量减为例如0.17L/min，气体流量稳定时开 始TiN膜的成膜。首先，将TiCl4气体、NH3气体载运在来自第1与第2N2气体供给源113与115的N2气体中，供给至舱室51内。此时，由于晶片W是被加热器55加热，所以由热CVD进行TiN膜的成膜(第1步骤)。该第1步骤实施例如16秒钟。此后，停止TiCl4气体以及NH3 气体，将来自第1与第2N2气体供给源113与115的N2气体的流量分别增加到例如1L/min，作为清洁气体导入至舱室51内，进行舱室51内的清洁。此后，使NH3气体载运在来自第2N2气体供给源115的N2 气体中导入至舱室51内，进行由N2气体与NH3气体实施的TiN膜的退火与氮化处理的第2步骤。该第2步骤例如实施5秒钟。 
从以上的TiCl4气体的预流动至第2步骤为止作为1个循环，反复进行多次循环，优选反复3次循环以上、例如12～24次循环程度。此时的气体切换由控制器123切换阀门进行。这样，就进行了规定厚度的TiN膜的成膜。 
TiN膜成膜时的晶片W的加热温度，从不使衬底的NiSi膜相转移至高电阻相的观点出发，优选为300～500℃，例如是450℃程度。 
通过交替反复实施上述第1步骤与第2步骤的交替的气体流动进行TiN膜的成膜，在第1步骤成膜的TiN膜由第2步骤的退火被有效地脱Cl，可以显著地降低膜中的残留氯，即使是低温成膜也可以进行残留氯少、比电阻小的品质优良的TiN膜的成膜。由此，可以有效地抑制TiN膜的裂缝的产生、提高与Ti膜的粘附性，其结果，可以有效地防止TiN膜的膜剥离。另外，使TiN膜的膜厚为3～50nm、优选5～20nm，由此可以得到接触电阻低而且阻挡性也优异的TiN膜。 
这样，使用进行清洁化处理的等离子清洁装置12、Ti膜成膜装置13以及TiN膜成膜14，通过顺序地实施上述工序1～4，可以实施本发明的Ti膜以及TiN膜的成膜方法。 
另外，也可以使用1个Ti膜成膜装置13，通过进行气体的切换与等离子生成的开/关等，连续地实施Ti膜成膜、氮化处理以及TiN膜成膜。此时能够进行有效的处理。另外，此时不需要TiN膜成膜装置14。 
接着，说明成膜系统的其它例子。图6是表示多舱室类型的成膜系统的其它例子的概略结构图。 
如图6所示，该成膜系统100’，除了使用激励气体清洁装置12a 来取代用于进行成膜系统100的清洁化处理的等离子清洁装置12，而且，在成膜系统100中的未连接处理装置的连接通道11d上配置热处理装置15a以外，基本上与上述成膜系统100具有同样的结构，所以，在与成膜系统100同样的部分标注同样的符号，省略说明。在该成膜系统100’中，清洁化处理由激励气体清洁装置12a以及热处理装置15a进行以外，其它与成膜系统100的处理同样地进行。 
接着，说明激励气体清洁装置12a的结构例。 
图7是表示一例激励气体清洁装置12a的结构的截面图。该激励气体清洁装置12a，进行由激励气体产生的化学反应为主体的清洁化处理，是由微波远程等离子形成激励气体的装置。该激励气体清洁装置12a具有：容纳晶片W的、气密地构成的、大致为圆筒状的舱室131；向舱室131内供给处理气体的气体供给机构140；用于由微波激励处理气体的、生成等离子的等离子发生机构150。 
在舱室131中，用于水平地支持被处理体晶片W的基座132，以被圆筒状的支持部件133支持的状态配置。在基座132的外周部设置着用于夹紧晶片W的扣环134。另外，在基座132的内部设置着制冷剂通路136，制冷剂从制冷剂供给源138供给给制冷剂通路136。并且，通过使制冷剂流过制冷剂通路136，能够将基座132的温度以及晶片W的温度控制在例如常温。根据制冷剂的温度与控制温度，也可以在基座132内设置加热器。另外，在基座132中还设置着对基座132的表面能够突出并埋没的、用于支持晶片W使之升降的3根晶片支持杆(未图示)。另外，晶片支持杆及其升降机构被构成为与上述Ti成膜装置13中表示的相同。 
气体供给机构140具有供给N2气体的N2气体供给源141、供给H2气体的H2气体供给源142以及供给NF3的NF3供给源143，这些分别与气体线144、145以及146连接。各气体线中设置着阀门147以及质量流量控制器148。 
等离子发生机构150具有：设置在舱室131上方的等离子生成室151，和发生微波的微波发生电源152，和将在该微波发生电源152发生的微波导入等离子生成室151的导波管153，和将在等离子生成室151生成的等离子通过舱室131的顶壁131a导入舱室130内的等离子 导入筒154。 
气体供给机构140中，连接于N2气体供给源141的气体线144以及连接于H2气体供给源142的气体线145与等离子生成室151连接，由从微波发生电源152经过导波管153被导入至等离子生成室151的微波，将经过气体线144、145供给的N2气体以及H2气体等离子化，该等离子经过等离子导入筒154被导入至舱室131。另一方面，连接于NF3供给源143的气体线146，与从舱室131的顶壁131a插入至舱室131的多个气体导入喷嘴149连接，NF3气体从该气体导入喷嘴149被导入至舱室内。气体导入喷嘴149也可以是将气体以淋浴状吐出的装置。 
在舱室131的底壁上连接着排气管155，该排气管155与含有真空泵的排气装置156连接。然后，通过使排气装置156工作，可以将舱室131内减压到规定的真空度。 
另外，在舱室131的侧壁上设置着闸阀G，在开启该闸阀G的状态下，晶片W在与相邻的搬运室11之间被搬运。 
在这样构成的激励气体清洁装置12a中，由排气装置156将舱室131内的气体排出使其成为规定的减压状态，在流动规定气体的状态下，开启闸阀G，由搬运装置22从真空状态的搬运室11将晶片W装入舱室131内，放置在基座132上，由扣环134夹紧。此后，关闭闸阀G。 
然后，从N2气体供给源141以及H2气体供给源142将N2气体与H2气体导入至等离子生成室151内，同时从微波发生电源152通过导波管153将微波导入至等离子生成室151内，由这些气体的等离子生成活性种，将该活性种导入至舱室内。另一方面，从NF3供给源143通过气体线146以及气体导入喷嘴149将NF3导入舱室131内，在舱室131内由导入的N2以及H2的活性种激励NF3气体。然后，由该激励气体对晶片W的硅化镍膜表面的自然氧化膜施加化学作用，进行以下的反应，生成能够由热产生分解的(NH4)2SiF6等。 
SiO2+4HF→SiF4+2H2O 
SiF4+2NH3+2HF→(NH4)2SiF6
该处理后，开启闸阀G，由搬运装置22将晶片W取出至搬运室 11。此后，将该晶片W搬入至热处理装置15a，由热处理上述反应成分分解·挥发，自然氧化膜被除去。 
这样的微波远程等离子由于是高能量，所以能够以良好的效率几乎完全地除去自然氧化膜。而且，因为上述的激励气体对自然氧化膜主要施加化学作用，所以，与上述的由等离子进行的溅射蚀刻相比，可以降低对衬底的硅化镍膜的物理损坏。 
激励气体清洁装置12a中的处理条件是：例如压力为0.133～133Pa、优选是0.133～26.6Pa；晶片温度是-20～100℃、优选是0～50℃；气体流量为，H2：0.01～0.2L/min、优选0.02～0.1L/min；NF3：0.02～0.2L/min、优选0.07～0.18L/min；N2：0.2～2L/min、优选0.7～1.5L/min；微波发生电源52的频率为2.45GHz；输出是100～1000W、优选是200至700W。 
接着，说明热处理装置15a。 
图8是表示一例热处理装置15a的结构的截面图。该热处理装置15a具有容纳晶片W的气密地构成的大致为圆筒状的舱室161，在舱室161内设置着用于放置晶片W对其实施加热的加热板162。在加热板162的内部设置着加热器163，它加热在其上放置的晶片W。加热器163与加热器电源164连接着。另外，在加热板162中还设置着相对基座162的表面能够突出并埋没的、用于支持晶片W使之升降的3根晶片支持杆(未图示)。另外，晶片支持杆及其升降机构被构成为与上述Ti成膜装置13中表示的相同。 
舱室161的衬底与排气管165连接着，该排气管165与包含真空泵的排气装置166连接着。并且，通过使排气装置166工作，可以将舱室161减压到规定的真空度。 
在舱室161的侧壁上通过气体线167连接着N2气体供给源168，作为惰性气体的N2气体通过气体线167从该N2气体供给源168导入至舱室161内，使热处理在惰性气体氛围气中进行。在气体线167中设置着质量流量控制器170以及夹着它的2个阀门169。另外，供给的惰性气体不限于N2气体，也可以是Ar气体等其它的惰性气体。 
另外，在舱室161的侧壁上设置着上述的闸阀G，在开启该闸阀G的状态下，晶片W在与相邻的搬运室11之间被搬运。 
在这样的热处理装置15a中，在将惰性气体N2气体导入至舱室161内的状态下，由加热器163将晶片W的温度加热到100～500℃程度，通过在激励气体清洁装置12a内的处理热分解晶片W上生成的(NH4)2SiF6、使之升华、排气。 
接着再说明成膜系统的其它例子。图9是表示多舱室类型成膜系统的其它例子的概略结构图。 
如图9所示，该成膜系统100”，除了使用反应气体清洁装置(无等离子体干清洁装置(plasmaless dry cleaning device))12b来取代用于实施成膜系统100的清洁化处理的等离子清洁装置12，而且，在成膜系统100中未连接处理装置的连接口11d上配置热处理装置15b以外，基本上具有与上述成膜系统100同样的结构，所以，在与成膜系统100同样的部分标注同样的符号，省略说明。在该成膜系统100”中，除了清洁化处理通过反应气体清洁装置12b与热处理装置15b进行以外，其它与成膜系统100同样地进行处理。 
接着，说明反应气体清洁装置12b的结构例。 
图10是表示一例反应气体清洁装置12b的结构的截面图。该反应气体清洁装置12b是由反应气体的化学反应来进行清洁化处理的装置。 
该反应气体清洁装置12b具有容纳晶片W的气密地构成的大致为圆筒状的舱室171，其中配置着用于水平地支持被处理体晶片W的基座172。基座172的内部设置着制冷剂通路174，从制冷剂供给源176向制冷剂通路174供给制冷剂。然后，通过使制冷剂流过制冷剂通路174，能够将基座172的温度以及晶片W的温度控制在例如常温。根据制冷剂的温度以及控制温度，也可以在基座172内设置加热器。另外，在基座172中还设置着相对基座172的表面能够突出并埋没的、用于支持晶片W使之升降的3根晶片支持杆(未图示)。另外，晶片支持杆及其升降机构被构成为与上述Ti成膜装置13中表示的相同。 
在舱室171的顶壁171a设置着喷头180。喷头180分为下层部181以及上层部182的2层结构，这些下层部181以及上层部182分别具有第1缓冲空间183与第2缓冲空间184。上层部182的上面以盖部件185塞住，在盖部件185上形成有导入NH3气体的NH3气体导入部186与导入HF气体的HF气体导入部187。NH3气体导入部186连接于第 1缓冲空间183，HF气体导入部187经过气体导入路187a连接于第2缓冲空间184。另外，形成有：从第1缓冲空间183向下方吐出NH3 气体的NH3气体吐出孔188，以及，从第2缓冲空间184向下方吐出HF气体的HF气体吐出孔189。 
上述NH3气体导入部186通过NH3气体线190连接于NH3气体供给源192，从该NH3气体供给源192经过NH3气体线190将NH3气体供给至NH3气体导入部186。另一方面，上述HF气体导入部187通过HF气体线191连接于HF气体供给源193，从该HF气体供给源193经过HF气体线191将HF气体供给至HF气体导入部187。另外，各气体线中夹着质量流量控制器195与质量流量控制器195设置着2个阀门194。分别供给至NH3气体导入部186以及HF气体导入部187中的NH3气与HF气体，如上所述，在喷头180内通过相互独立的通路从NH3气体吐出孔188以及HF气体吐出孔189完全独立地供给至舱室171内，成为预混合类型(Post-mix Type)。 
舱室171的底壁上连接着排气管196，该排气管196与包含真空泵的排气装置197连接着。并且，通过使排气装置197工作，可以将舱室171内减压到规定的真空度。 
另外，在舱室171的侧壁上设置着闸阀G，以开启该闸阀G的状态下，将晶片W在与相邻的搬运室11之间搬运。 
在这样构成的反应气体清洁装置12b中，由排气装置197将舱室171内的气体排出使其成为规定的减压状态，开启闸阀G通过搬运装置22从真空状态的搬运室11将晶片W装入舱室171内，在基座172上放置。此后，关闭闸阀G。 
通过加热器173以及制冷剂使晶片W的温度成为规定的温度，在此状态下，从NH3气体供给源192以及HF气体供给源193通过NH3 气体线190、HF气体线191以及喷头180，分别独立地将NH3气体与HF气体以规定的流量导入至舱室171内。 
由这些气体，给晶片W的硅化镍膜表面的自然氧化膜施加化学作用，进行以下的反应，生成能够由热产生分解的(NH4)2SiF6等。 
SiO2+4HF→SiF4+2H2O 
SiF4+2NH3+2HF→(NH4)2SiF6
该处理后，开启闸阀G，由搬运装置22将晶片W取出到搬运室11中。此后，将该晶片W搬入至热处理装置15b，通过热处理上述反应成分分解·挥发，自然氧化膜被除去。 
HF气体与NH3气体反应性良好，通过上述反应以及此后的热处理，可以高效率地并且几乎完全地除去自然氧化膜。而且，因为是供给HF气体与NH3气体使之与硅化镍膜表面的自然氧化膜发生反应的、所谓的纯粹的化学作用，所以，更能减小对衬底的硅化镍膜的物理损坏。另外，可以有效地除去高纵横比(aspect ratio)的接触与洞孔底部的自然氧化膜。进一步，由于与层间膜的选择性大蚀刻与损坏也极小。 
反应气体清洁装置12b中的处理条件是，例如压力为0.67～133.3Pa，基板温度为10～30℃，气体流量为，NH3：10～80mL/min、HF：10～80mL/min。 
接着，说明热处理装置15b。 
该热处理装置15b的结构与图8所示的热处理装置15a相同。即，在使舱室161内成为N2气体等的惰性气体氛围的状态下，由加热板162将晶片W加热到100～250℃程度的温度，热分解晶片W上生成的(NH4)2SiF6，使之升华成为SiF4、NH3、HF，并将它们排气。 
这样，可以完全地除去硅化镍膜上的自然氧化膜，但由于作为反应气体使用NH3气体以及HF气体，所以，此时产生NH3F等的N-H类的副产物，这些作为积垢附着在舱室161的内壁上。 
防止这种情况的发生有效的方法是，在热处理时，使向舱室161内导入的N2气体等的惰性气体成为高温。即，只要在热处理时导入250℃以上的高温N2气体，就可以防止向舱室161内壁的积垢附着。另外，通过导入这样的高温气体，能够缩短基板的热处理时间。 
另外，也可以在热处理时不经常导入高温的N2气体等的惰性气体，而是定期地、或是附着规定量的积垢时，使附着的积垢挥发。这样的情况下，在不进行热处理时，将100～250℃程度的N2气导入舱室161内。由此，作为积垢附着的固态NH3F等的N-H类的副产物升华，可以除去积垢。 
此时，例如，如图11所示，可以在气体线167中设置用于加热N2气体的加热器203，通过该加热器203加热向热处理装置15b导入 的N2气体。 
接着，说明在实际中确认本发明的效果的结果。 
(1)抑制膜剥离的效果 
首先，准备形成了绝缘膜的Si晶片，使用图4的Ti膜成膜装置13以及图5的TiN成膜装置14，调查上述那样地进行Ti成膜、Ti膜的氮化处理、以及TiN成膜而制造的样品有无膜剥离。这里，将TiN膜的膜厚确定为20nm，使Ti膜的膜厚变化为2nm、5nm、7nm、10nm。Ti膜以及TiN膜成膜时的基板温度分别是450℃。膜剥离由目测观察与变色(发生膜剥离的部分变色)来把握。 
其结果，Ti膜厚在本发明范围内的2nm、5nm、7nm的样品，由目测完全看不到膜剥离与变色，确认完全没有产生膜剥离。相对于此，Ti膜厚在本发明范围外的10nm的样品确认有膜剥离与变色。 
(2)接触电阻的低电阻化 
接着，在Si晶片上形成NiSi膜与绝缘膜后，形成达到NiSi膜的接触孔，再进行Ti成膜、Ti膜的氮化处理、TiN成膜、以及W膜的成膜，说明测定衬底NiSi膜与W膜之间的接触电阻的结果。这里，将Ti成膜以及TiN成膜时的基板温度确定为450℃，TiN膜厚确定为20nm，使Ti膜厚变化为本发明的范围内的2nm、5nm、7nm。该实验中的接触孔径是0.18μm。 
图12表示Ti膜厚与接触电阻的关系。如图所示，确认了：任意一个样品的接触点电阻都在4.2Ω以下的允许范围内。特别是Ti膜厚为5nm的样品，接触电阻充分地降低到3.5Ω，可以得到良好的结果。 
另外，图13表示，将Ti成膜以及TiN成膜时的基板温度确定为450℃、Ti膜厚确定为5nm，使TiN膜的膜厚为本发明的范围内的10nm、20nm时的接触电阻的测定结果。如图所示，可以确认：任意一个样品的接触电阻都充分地降低到3.5Ω以下，能够得到良好的结果。 
另外，图14表示，将Ti膜厚确定为5nm、TiN膜厚确定为20nm，使Ti膜以及TiN膜的成膜时的基板温度变化为450℃、500℃时的接触电阻的测定结果。如图所示，可以确认：任意一个样品的接触电阻都在容许范围之内。 
(3)抑制裂缝的效果 
接着，就确认由上述的交替的气体流动成膜时的抑制裂缝的效果， 说明TiN的成膜实验。 
这里，将TiN的成膜，就进行交替的气体流动的成膜的情况(交替的气体流动成膜)，和不进行交替的气体流动的通常的由CVD进行的成膜的情况(通常的CVD成膜)，分别使TiN的膜厚以及成膜时的基板温度变化，调查TiN膜有无发生裂缝。图15是表示TiN膜厚与TiN膜的应力的关系的图表。从图15可知，基板温度为450℃的以往的CVD成膜中，TiN膜厚是20nm以上的情况下不能维持应力，推测发生裂缝。同样地，在基板温度为550℃以及650℃的以往的CVD成膜中，TiN膜厚分别是60nm以上、80nm以上的情况下不能维持应力，推测发生裂缝。相对于此，交替的气流成膜中，任意一个的TiN膜厚以及基板温度中都维持着应力，能够确认由交替的气流进行TiN膜的成膜时的抑制裂缝的效果。 
接着，说明使用图4的Ti膜成膜装置13、实施上述工序2以及3的Ti膜成膜以及Ti膜的氮化处理时的其它的成膜方法。 
这里，在表面的清洁化处理后的衬底的硅化镍膜上，通过将由TiCl4 气体+Ar气体+H2气体的等离子进行Ti成膜的第1步骤和由Ar气体+H2气体的等离子还原的第2步骤交替地进行多次，实施Ti膜成膜，由NH3气体+Ar气体+H2气体的等离子实施Ti膜的氮化处理。 
详细地，进行第1步骤：与上述Ti膜成膜同样地从预涂处理进行TiCl4气体的预流动，接着，从高频电源84对喷头60外加高频电力，同时，将TiCl4气体、Ar气体、H2气体导入至舱室51内，生成这些气体的等离子(第1等离子)，将其维持4～8秒钟。接着，进行2～30秒钟的第2步骤：仅停止TiCl4气体，维持高频电力与Ar气体、H2气体的供给状态，由Ar气体、H2气体的等离子(第2等离子)进行还原处理。交替地反复多次这些第1步骤与第2步骤，优选反复3次以上、例如12～24次程度。这样，就形成了规定厚度的Ti膜。Ti膜成膜时的晶片W的加热温度是300～500℃的低温成膜，优选450℃程度。另外，此时的气体流量是，TiCl4气体：0.01～0.1L/min、H2气体：1.0～5.0L/min、Ar气体：0.5～3.0L/min程度；压力是400～1000Pa程度。另外，高频电源84的功率是500～1500W程度。停止高频电力以及气体的供给结束Ti成膜之后，再次从高频电源84向喷头60外加高频电 力，供给NH3气体、Ar气体、H2气体，由这些气体的等离子进行Ti膜的氮化处理。 
这样，通过在比较短的时间内交替多次进行由TiCl4气体+Ar气体+H2气体的等离子进行成膜的第1步骤和由Ar气体+H2气体的等离子进行还原的第2步骤，进行Ti膜的成膜，进一步，由NH3气体+Ar气体+H2气体的等离子进行Ti膜的氮化处理，所以，提高了还原TiCl4 的还原作用，可以降低Ti膜的残留氯浓度，可以得到比电阻低的品质优良的Ti膜。 
在这样的使用交替的气体流动进行Ti膜的成膜时，也将其膜厚制成2nm以上、不满10nm，由此，能够良好地形成与表面被清洁化的衬底的NiSi膜的反应层，减小接触电阻，即使是500℃以下的低温成膜也能够减小接触电阻，同时，因为Ti膜被充分地氮化，所以，能够防止接下来的TiN膜成膜时的Ti膜的蚀刻、提高粘附性，难以发生在Ti部分的膜剥离。 
另外，本发明不限定于上述实施方式，能够有各种变形。例如，在上述实施方式中，作为Ti/TiN膜的衬底的金属硅化物膜表示了使用硅化镍膜的情况，但作为基板表面的金属硅化物，可以使用Co、Mo、W、Pt、Pd等的金属的硅化物。另外，不限于金属硅化物膜，例如在实现形成杂质扩散层的Si基板与上层配线层的接触的情况下，也可以得到同样的效果。进一步，Ti化合物不限于TiCl4，可以使用TiF4或TiI4等的其它卤化物、有机Ti化合物和其它的化合物。含有N与H的气体也不限于NH3气体，可以使用N2气体与H2气体的混合气体或N2H2 气体等。 
另外，在清洁化处理中使用的装置或气体的种类也不限定于在上述实施方式中例示的装置与气体。另外，在上述实施方式中，作为被处理基板使用了半导体晶片，但不限定于这些，例如，也可以是以液晶显示器(LCD)基板为代表的平面显示器(FPD)基板等的其它基板。 
产业上的可利用性 
根据本发明，在Si基板或在其上的金属硅化物膜上进行Ti膜以及TiN膜的成膜时，即使是低温成膜接触电阻也低，而且可以抑制膜剥离，所以，本发明适合用于形成半导体装置的接触孔或洞孔的接触结构。 

Claims (14)

1.一种Ti膜及TiN膜的成膜方法，是以在含Si的基板上形成的金属硅化物膜为衬底膜，在其上进行Ti膜及TiN膜的成膜的成膜方法，其特征在于，具备：
清洁所述金属硅化物膜表面的工序；
生成TiCl4气体、H2气体和Ar气体的第1等离子体，通过等离子体CVD进行膜厚2nm以上、不满10nm的Ti膜的成膜的工序；
通过包括Ar气体、H2气体和NH3气体的气体的第2等离子体对所述Ti膜进行氮化处理的工序；
在氮化后的所述Ti膜上，使用TiCl4气体、N2气体和NH3气体，通过热CVD进行TiN膜的成膜的工序，
所述Ti膜的成膜工序在使所述TiCl4气体的流量为0.001～0.02L/min、H2气体的流量为1.5～6L/min、Ar气体为0.3～3L/min，将所述基板温度设定为300～500℃，成膜压力设定为260～1333Pa，生成所述第1等离子体的高频功率设定为300～2000W下进行，
所述Ti膜的氮化处理工序在使H2气体的流量为1.5～6L/min、Ar气体为0.3～3L/min、NH3气体为0.5～3L/min，将所述基板温度设定为300～500℃，处理压力设定为260～1333Pa，生成所述第2等离子体的高频功率设定为300～1200W下进行。
2.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述清洁所述金属硅化物膜表面的工序是通过等离子进行的溅射蚀刻。
3.根据权利要求2所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述通过等离子进行的溅射蚀刻是通过电感耦合等离子进行的。
4.根据权利要求2或3所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述通过等离子进行的溅射蚀刻使用Ar气体。
5.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
由含有H的气体和/或含有N的气体的等离子形成活性种，将该活性种导入到容纳Si基板的处理容器中，同时向所述处理容器内导入NF3气体，由所述活性种激励NF3气体，由被激励的NF3气体进行清洁所述金属硅化物膜表面的工序。
6.根据权利要求5所述的Ti膜及TiN膜的成膜方法，其特征在于，
使被激励的气体作用于所述金属硅化物膜表面后，热处理所述基板。
7.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
通过向所述金属硅化物膜表面供给HF气体及NH3气体而进行所述清洁所述金属硅化物膜表面的工序。
8.根据权利要求7所述的Ti膜及TiN膜的成膜方法，其特征在于，
向所述金属硅化物膜表面供给HF气体及NH3气体使之发生化学反应后，热处理所述基板。
9.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述TiN膜的膜厚的范围是3nm以上、50nm以下。
10.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述TiN膜成膜时，在使TiCl4气体为0.01～0.08L/min、N2气体的流量为0.05～3L/min、NH3气体为0.005～0.3L/min，成膜压力为40～670Pa，基板温度为300～500℃下进行成膜。
11.根据权利要求1所述的Ti膜及TiN膜的成膜方法，其特征在于，
所述金属硅化物膜是选自Ni、Co、Mo、W、Pt以及Pd的金属的硅化物膜。
12.一种接触结构，是在由Si基板上形成的金属硅化物膜构成的衬底上形成的接触结构，其特征在于，
清洁所述金属硅化物膜表面，在使所述TiCl4气体的流量为0.001～0.02L/min、H2气体的流量为1.5～6L/min、Ar气体为0.3～3L/min，在所述基板温度为300～500℃，成膜压力为260～1333Pa，高频功率设定为300～2000W下，生成TiCl4气体、H2气体和Ar气体的第1等离子体，通过等离子体CVD形成膜厚2nm以上、不满10nm的Ti膜，
通过在使H2气体的流量为1.5～6L/min、Ar气体为0.3～3L/min、NH3气体为0.5～3L/min，基板温度设定为300～500℃，处理压力设定为260～1333Pa，高频功率设定为300～1200W下，生成Ar气体、H2气体和NH3气体的第2等离子体，对所述Ti膜进行氮化处理，
在氮化后的所述Ti膜上，使用TiCl4气体、N2气体和NH3气体，通过热CVD形成TiN膜，从而形成所述接触结构，所述接触结构由在所述衬底上形成的Si或金属硅化物与Ti的反应层、和在所述反应层上形成的2层结构的TiN膜组成。
13.根据权利要求12所述的接触结构，其特征在于，
所述金属硅化物是选自Ni、Co、Mo、W、Pt以及Pd的金属的硅化物。
14.根据权利要求12所述的接触结构，其特征在于，
所述2层结构的TiN膜中的上层TiN膜的膜厚是3nm以上、50nm以下。
CN2008100869810A 2004-04-09 2005-04-08 Ti膜及TiN膜的成膜方法以及接触结构 Expired - Fee Related CN101325174B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004115960 2004-04-09
JP2004115960 2004-04-09
JP2004-115960 2004-04-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800004730A Division CN100474517C (zh) 2004-04-09 2005-04-08 Ti膜及TiN膜的成膜方法

Publications (2)

Publication Number Publication Date
CN101325174A CN101325174A (zh) 2008-12-17
CN101325174B true CN101325174B (zh) 2011-06-15

Family

ID=35125351

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100869810A Expired - Fee Related CN101325174B (zh) 2004-04-09 2005-04-08 Ti膜及TiN膜的成膜方法以及接触结构
CNB2005800004730A Expired - Fee Related CN100474517C (zh) 2004-04-09 2005-04-08 Ti膜及TiN膜的成膜方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2005800004730A Expired - Fee Related CN100474517C (zh) 2004-04-09 2005-04-08 Ti膜及TiN膜的成膜方法

Country Status (5)

Country Link
US (2) US7737005B2 (zh)
JP (1) JP4811870B2 (zh)
KR (1) KR100735938B1 (zh)
CN (2) CN101325174B (zh)
WO (1) WO2005098913A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US20070238301A1 (en) * 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
JP5042517B2 (ja) * 2006-04-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
US8052799B2 (en) * 2006-10-12 2011-11-08 International Business Machines Corporation By-product collecting processes for cleaning processes
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8247331B2 (en) * 2006-12-28 2012-08-21 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
JP2009094311A (ja) * 2007-10-10 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009141096A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置
KR20090074561A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체소자의 컨택 형성방법
JP5358165B2 (ja) 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2010186877A (ja) * 2009-02-12 2010-08-26 Renesas Electronics Corp 半導体装置およびその製造方法
JP5431752B2 (ja) * 2009-03-05 2014-03-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
US8426971B2 (en) * 2010-08-27 2013-04-23 Diodes FabTech, Inc. Top tri-metal system for silicon power semiconductor devices
JP5476269B2 (ja) * 2010-09-29 2014-04-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5712872B2 (ja) * 2011-08-31 2015-05-07 株式会社オートネットワーク技術研究所 アルミニウム基端子金具
JP6087161B2 (ja) * 2012-02-03 2017-03-01 東京エレクトロン株式会社 基板収容容器のパージ方法
JP2014090051A (ja) * 2012-10-30 2014-05-15 Renesas Electronics Corp 半導体装置およびその製造方法
JP5507654B2 (ja) * 2012-11-30 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6118197B2 (ja) 2013-07-02 2017-04-19 東京エレクトロン株式会社 成膜方法
CN104299941B (zh) * 2013-07-19 2017-09-12 世界先进积体电路股份有限公司 接触插塞及其制造方法
CN105551954A (zh) * 2016-01-27 2016-05-04 武汉新芯集成电路制造有限公司 一种沉积氮化钛薄膜的方法
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP6796431B2 (ja) * 2016-08-12 2020-12-09 東京エレクトロン株式会社 成膜装置、およびそれに用いるガス吐出部材
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP7018825B2 (ja) * 2018-06-05 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7154055B2 (ja) * 2018-07-25 2022-10-17 東京エレクトロン株式会社 成膜方法及び成膜装置
CN109216264A (zh) * 2018-08-31 2019-01-15 上海华力微电子有限公司 一种连接孔粘附层优化方法
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
KR102516340B1 (ko) * 2020-09-08 2023-03-31 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법
JP7324740B2 (ja) * 2020-11-25 2023-08-10 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
JP2022121015A (ja) 2021-02-08 2022-08-19 東京エレクトロン株式会社 基板処理方法、基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
CN1219760A (zh) * 1997-12-02 1999-06-16 日本电气株式会社 制造半导体器件的设备和方法
CN1230769A (zh) * 1998-03-30 1999-10-06 日本电气株式会社 半导体器件制造方法
US6171717B1 (en) * 1998-10-28 2001-01-09 United Microelectronics Corp. Structure of stacked barrier layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963833A (en) * 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and
JP3374322B2 (ja) * 1996-10-01 2003-02-04 東京エレクトロン株式会社 チタン膜及びチタンナイトライド膜の連続成膜方法
JPH10237662A (ja) * 1996-12-24 1998-09-08 Sony Corp 金属膜のプラズマｃｖｄ方法、および金属窒化物膜の形成方法ならびに半導体装置
US6093645A (en) 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
JP3636866B2 (ja) 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
JPH11233453A (ja) 1998-02-12 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JP2000208436A (ja) 1999-01-12 2000-07-28 Sony Corp 半導体装置およびその製造方法
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
JP2002203812A (ja) 2001-01-09 2002-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003059861A (ja) 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP2003119564A (ja) 2001-10-12 2003-04-23 Tokyo Electron Ltd 成膜方法及びプラズマｃｖｄ装置
KR100480634B1 (ko) * 2002-11-19 2005-03-31 삼성전자주식회사 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
CN1219760A (zh) * 1997-12-02 1999-06-16 日本电气株式会社 制造半导体器件的设备和方法
CN1230769A (zh) * 1998-03-30 1999-10-06 日本电气株式会社 半导体器件制造方法
US6171717B1 (en) * 1998-10-28 2001-01-09 United Microelectronics Corp. Structure of stacked barrier layer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-53055A 2001.02.23
JP特开2003-119564A 2003.04.23

Also Published As

Publication number Publication date
JPWO2005098913A1 (ja) 2008-03-06
CN1806315A (zh) 2006-07-19
CN101325174A (zh) 2008-12-17
US20100216304A1 (en) 2010-08-26
JP4811870B2 (ja) 2011-11-09
KR100735938B1 (ko) 2007-07-06
WO2005098913A1 (ja) 2005-10-20
US20070257372A1 (en) 2007-11-08
CN100474517C (zh) 2009-04-01
US7737005B2 (en) 2010-06-15
KR20060096036A (ko) 2006-09-05

Similar Documents

Publication Publication Date Title
CN101325174B (zh) Ti膜及TiN膜的成膜方法以及接触结构
CN1777694B (zh) 利用等离子体cvd的成膜方法以及装置
TWI301646B (en) Multi-layer high quality gate dielectric for low-temperature poly-silicon tfts
TWI520216B (zh) 以氨與三氟化氮蝕刻氧化物
TWI298901B (en) Method and apparatus for in-situ film stack processing
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
US20070000870A1 (en) Plasma processing method
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
KR101163277B1 (ko) 성막 방법 및 기판 처리 장치
JP2002505804A (ja) 高アスペクト比を持つ珪素半導体デバイス接点を金属化する方法及び装置
TW200915402A (en) Method and apparatus for cleaning a substrate surface
TW200830942A (en) Contamination reducing liner for inductively coupled chamber
KR101102739B1 (ko) 성막 방법, 기판 처리 장치, 및 반도체 장치
JP4429695B2 (ja) 成膜方法および成膜システム
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP2002270597A (ja) 基板処理装置のクリーニング方法及び基板処理装置
JP4105120B2 (ja) 成膜方法
JP2003059861A (ja) 成膜方法および成膜装置
JP2005079543A (ja) 成膜方法
JP2001131752A (ja) プラズマクリーニング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20130408