CN1219760A - 制造半导体器件的设备和方法 - Google Patents

制造半导体器件的设备和方法 Download PDF

Info

Publication number
CN1219760A
CN1219760A CN98126585A CN98126585A CN1219760A CN 1219760 A CN1219760 A CN 1219760A CN 98126585 A CN98126585 A CN 98126585A CN 98126585 A CN98126585 A CN 98126585A CN 1219760 A CN1219760 A CN 1219760A
Authority
CN
China
Prior art keywords
nitride film
titanium
reative cell
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98126585A
Other languages
English (en)
Other versions
CN1136607C (zh
Inventor
占部耕児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1219760A publication Critical patent/CN1219760A/zh
Application granted granted Critical
Publication of CN1136607C publication Critical patent/CN1136607C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件制造设备,包括至少一个反应室和一个设于反应室的衬底支架,在反应室中氮化硅膜淀积在衬底支架上,半导体衬底置于反应室中衬底支架的氮化硅膜上。以钛的卤化物为原料气体通过化学汽相淀积工艺在反应室中在半导体衬底上淀积钛膜或氮化钛膜。

Description

制造半导体器件的设备和方法
本发明涉及制造半导体器件的设备和方法,尤其涉及以钛的卤化物为原料气体并通过化学汽相淀积工艺形成钛膜或氮化钛膜的半导体器件制造设备和方法。
目前已有的以钛的卤化物为原料气体通过化学汽相淀积工艺在半导体器件的接触孔内形成钛膜和氮化钛膜的制造方法可参见图4,其中示出了以钛的卤化物为原料淀积钛膜和氮化钛膜时所用化学汽相淀积设备的反应室。
在反应室300中,衬底支架10由镍基合金组成,支持着半导体衬底,并对氯气具有良好的抗蚀性。衬底支架10涂覆氮化钛膜13(以下称为预涂氮化钛膜)以防止衬底支架10的金属与半导体衬底如硅衬底1的底表面的硅发生反应。
在向硅衬底1淀积薄膜之前,预涂氮化钛膜13已经在反应室300中以四氯化钛、氨、氮为原料气体,通过化学汽相淀积工艺(称作CVD工艺)形成。
电阻加热器14设置在衬底支架10上,在薄膜淀积过程中控制衬底支架10的温度。排气管15用以把薄膜淀积过程中产生的气体和未反应的气体排出反应室300。上部电极16位于反应室300的上部。
已有的半导体器件的制造方法将根据图5A到5D描述,并表示出半导体器件制造过程中各步骤的剖面图。
如图5A所示,器件隔离氧化膜2的厚度为200nm,以传统方法形成于硅衬底1的主表面上,一种预定的杂质掺入于硅衬底1的主表面,从而形成扩散层3。
绝缘膜4厚度为1500nm,形成于硅衬底1的主表面,位于扩散层3上的绝缘膜4的一部分有选择地被除去,形成了穿透绝缘膜4的接触孔5。
此后,如图5B所示,厚度为10nm的钛膜6以四氯化钛、氢和氩为原料气体,通过CVD工艺淀积在绝缘膜4的上表面和接触孔5的内表面。以同样的工艺,厚度为20nm的硅化钛薄膜7形成于扩散层3的上表面。
如图5C所示,绝缘膜4表面上的钛膜6在反应室300中(图4)经氨气氮化从而形成氮化钛膜8。
而后如图5D所示,以四氯化钛、氨和氮为原料气体,通过CVD工艺在氮化钛膜8和硅化钛薄膜7的表面淀积厚度为500nm的氮化钛膜9。
在上述用四氯化钛形成钛膜和氮化钛膜的工艺中,由于衬底支架暴露于温度为500℃-600℃的活性氯气环境中,需要此衬底支架具有一些特性:热变形如热膨胀和塑性变形低、导电率高、导热率高和高温抗腐蚀性能好。
氯化镍的蒸汽压至少在难熔金属氯化物的范围内,镍基合金是熟知的用于结构件的耐热材料。而且,镍基合金有一定程度的导电性和导热性。因此已有技术中镍基合金已经用作衬底支架的材料。另外,当采用金属衬底支架时,形成上述预涂氮化钛膜以防止其与衬底底面的硅发生反应。
如果衬底支架由陶瓷材料构成,由于陶瓷材料的导热率低,加热衬底就需要很长时间,而且陶瓷材料的导电率低,高频放电时衬底的电势会发生变化。这些都是存在的问题。
通过CVD工艺在金属衬底支架涂覆绝缘膜的方法公开在日本专利申请公开No.JP-A-03-183151中(其内容和日本特许厅发布的该申请的英文摘要内容在本申请中均被引用为参考文献)。在JP-A-03-183151号申请公开的方法中,在金属衬底支架的上表面涂覆绝缘膜的步骤在预定的反应室中首先进行,这里的预定反应室不同于将要容纳金属衬底支架的反应室。因此在预定反应室中形成的绝缘膜需要承受由室温与加工温度之间的温差引起的热应力。相应地,形成衬底支架的金属材料与形成在金属衬底支架上表面的绝缘膜二者之间的结合被限制为热特性相互接近的情况。
然而,在上述已有的半导体器件制造设备和方法中已经遇到下面的问题。
由于衬底支架涂覆着预涂氮化钛膜,可能避免了衬底底表面的硅与衬底支架的金属之间的反应。但是在用四氯化钛为原料淀积钛膜和氮化钛膜时产生了活性氯气,它蚀透预涂氮化钛膜,使衬底支架的镍和其它金属受到腐蚀。
腐蚀的结果在反应室产生了氯化镍和其他金属氯化物的蒸汽,而且由于硅衬底表面的镍和其他金属的氯化物发生了硅还原反应,使镍和其它金属淀积在硅衬底的表面。当衬底支架温度升高时,淀积在衬底表面的镍和其它金属扩散进衬底内部。因此由于沾污金属引起的杂质能级就形成在半导体器件中的接触孔附近的结处,结漏电流易于产生,接触电极达不到稳定的电特性。
本发明的目的之一在于提供一种半导体器件的制造设备和制造方法,能克服上述传统工艺的缺陷。
本发明的另一目的是提供一种半导体器件的制造设备和方法,能防止在反应室产生污染半导体器件的金属。
本发明的上述目的和其它目的是通过根据本发明的一种半导体器件制造设备来达到的,在半导体利底主表面通过化学汽相淀积工艺以卤化钛为原料气体形成钛膜或氮化钛膜,该设备包括至少一个反应室和位于反应室内用来支持半导体衬底的衬底支持件,衬底支持件用氮化硅涂覆。
优选地,氮化硅膜在反应室内淀积。在一个实施例中,该氮化硅膜用氮化钛膜涂覆。这层氮化钛膜较好也在反应室内淀积。
根据本发明另一方案,提供了一种半导体器件的制造方法,即在半导体衬底的主表面上通过化学汽相淀积工艺以卤化钛为原料气体形成钛膜或氮化钛膜,该方法使用的半导体器件制造设备包括至少一个反应室和位于反应室以氮化硅膜涂覆的衬底支持件,将半导体衬底设置在反应室中衬底支持件的氮化硅膜上,通过化学汽相淀积工艺以卤化钛为原料气体在反应室中衬底支持件所保持的半导体衬底上淀积钛膜或氮化钛膜。
在一个实施例中,氮化硅膜进一步用氮化钛膜涂覆,半导体衬底位于衬底支持件的氮化钛膜上。
根据发明的另一方案,还提供了一种半导体器件制造方法,用以在半导体衬底的主表面上通过化学汽相淀积工艺以卤化钛为原料气体形成钛膜或氮化钛膜,该方法使用的半导体器件制造设备包括至少一个反应室和位于反应室的利底支持件,在反应室内的衬底支持件上淀积氮化硅膜,在反应室内衬底支持件的氮化硅膜上设置半导体衬底,通过化学汽相淀积工艺以卤化钛为原料气体在反应室中衬底支持件所保持的半导体衬底上淀积钛膜或氮化钛膜。
在一个实施例中,氮化硅膜进一步用氮化钛膜涂覆,半导体衬底位于衬底支持件的氮化钛膜上。
本发明的上述和其它目的、特征和优点根据附图通过以下对最佳实施例的描述更加明显表现出来。
图1是根据本发明的半导体器件制造设备第一个实施例的示意图。
图2A到2D是表示本发明的半导体器件制造工艺第一个实施例的各步骤的剖面示意图。
图3是本发明的半导体器件制造设备第二个实施例的示意图。
图4是已有技术的半导体器件制造设备的示意图。
图5A到5D是表示已有技术的半导体器件制造工艺中各步骤的剖面示意图。
现参考图1说明本发明第一实施例的半导体器件制造设备,该图是本发明第一实施例的示意图。
参考图1,半导体器件制造设备包括反应室100,其中淀积钛膜和氮化钛膜。在反应室100中,设有镍基合金构成的衬底支架10,对氯气具有良好的抗蚀性。电阻加热器14设置在衬底支架10上,在薄膜淀积过程中控制衬底支架10的温度。排气管15用来将薄膜淀积过程中产生的气体和未反应的气体排出反应室100。上部电极16位于反应室300的上部。
衬底支架10用厚度约为500nm的氮化硅膜11涂覆。在同一反应室100中在半导体衬底如硅衬底1的主表面上淀积钛膜和氮化钛膜之前,这层氮化硅膜11就在该反应室中以热CVD工艺形成了。例如,氮化硅膜11的形成条件为衬底支架10的温度为650℃、反应室100的气压为1乇、硅烷SiH4的气流率是50sccm、氨气流率是150sccm和氩气Ar流率是100sccm。衬底支架10的温度由加热器14控制。
如果反应室中采用高频电极,氮化硅膜11可通过等离子体CVD工艺形成。
第一实施例的半导体器件制造方法采用了上述第一实施例的半导体器件制造设备,将根据图2A到2D表示的半导体器件制造工艺各步骤的剖面图进行说明。
如图2A所示,器件氧化膜2厚度为200nm,以传统方法形成于硅衬底1的主表面上,一种预定的杂质掺入于硅衬底1的主表面,从而形成扩散层3。
绝缘膜4厚度为1500nm,形成于硅衬底1的主表面,其中位于扩散层3上的绝缘膜4一部分有选择地被除去,在扩散层3上形成了穿透绝缘膜4的接触孔5。
此后,如图2B所示,厚度为10nm的钛膜6通过CVD工艺淀积在绝缘膜4的上表面和接触孔5的内表面,工艺条件如衬底支架10的温度是500℃、反应室的气压是5乇、高频放电功率是500kW、原料气体是由流量分别为2sccm、1000sccm和500sccm的四氯化钛、氢和氩组成的混合气体。以同样的工艺,厚度为20nm的硅化钛薄膜7形成在扩散层3的上表面。
如图2C所示,绝缘膜4表面上的钛膜6在反应室100(图1)中经流量为100sccm的氨气氮化,形成条件如衬底支架10的温度是600℃、反应室的气压是20乇、高频放电功率是500kW,从而形成了氮化钛膜8。
而后如图2D所示,厚度为500nm的氮化钛膜9通过CVD工艺淀积在氮化钛膜8和硅化钛薄膜7的表面,工艺条件如利衬底支架10的温度是600℃、反应室的气压是20乇、原料气体是由流量分别为40sccm、100sccm和3000sccm的四氯化钛、氨和氮组成的混合气体。
在上述第一实施例中,由于衬底支架10设置在其中淀积钛膜和氮化钛膜反应室100中,由氮化硅膜11涂覆,因而不会被原料气体四氯化钛和反应产物氯化氢腐蚀。因此,由于形成衬底支架10的镍基合金不受腐蚀,所以氯化镍蒸汽不会在反应室100产生。从而半导体利底1的金属污染减小了,半导体器件中接触电极的电特性的稳定性提高了。
而且氮化物膜在反应室100中形成不会出现裂纹;与此相反,当氮化物膜在其它设备中形成时,加工温度与室温之间移动过程中产生了热应力,会导致氮化硅膜裂纹形成。因此前者的氮化硅膜能防止活性氯气影响衬底支架10。
本发明第二实施例根据图3所示第二实施例中半导体器件带制造设备进行描述。图3中,对应于图1的,相同的元件使用同一附图标记,省略对其说明。
参考图3,半导体器件制造设备包括反应室200,其中淀积钛膜和氮化钛膜。反应室100中设有镍基合金构成的衬底支架10,对氯气具有良好的抗蚀性。电加热器14设置在利底支架10上,在薄膜淀积过程中控制衬底支架10的温度。
衬底支架10的表面涂覆一层厚度为500nm的氮化硅膜11。在同一反应室200中在半导体衬底如硅衬底1的上表面淀积钛膜和氮化钛膜之前,这层氮化硅膜11就在该反应室中以热CVD工艺形成了。例如氮化硅膜11的形成条件为衬底支架10的温度为650℃、反应室100的气压为1乇、硅烷SiH4的气流率是50sccm、氨气流率是150sccm和氩气Ar流率是100sccm。衬底支架10的温度由加热器14控制。
如果反应室中采用高频电极,氮化硅膜11可通过等离子体CVD工艺形成。
而且氮化硅膜11涂覆厚度为500nm的氮化钛膜13。这层氮化钛膜13以热CVD工艺或等离子体CVD工艺形成,形成条件如衬底支架10的温度是600℃、反应室的气压是20乇、原料气体是由流量分别为40sccm、100sccm和3000sccm的四氯化钛、氨气和氮气组成的混合气体。衬底支架10的温度由加热器14控制。
氮化钛膜13使得半导体衬底与衬底支架之间的导电性改善了。
第二实施例的半导体器件制造方法采用了上述第二实施例的半导体器件制造设备,与第一实施例的半导体器件制造方法相同,都可以将根据图2A到2D表示的半导体器件制造工艺各步骤的剖面图进行说明。这里不再作详细阐述。
在第二实施例中,其中淀积钛膜和氮化钛膜的反应室200设有衬底支架10,并由氮化硅膜11涂覆,因而衬底支架10不会被原料气体四氯化钛和反应产物氯化氢腐蚀。因此,由于形成衬底支架10的镍基合金不受腐蚀,所以氯化镍的蒸汽不会在反应室100产生。从而半导体衬底的金属污染减小了,半导体器件中接触电极的电特性的稳定性提高了。而且,氮化硅膜涂覆氮化钛膜有利于稳定衬底支架的电势。
如上所述,根据本发明,由于设置在淀积钛膜和氮化钛膜的的反应室中的衬底支架,涂覆氮化硅膜,所以衬底支架不会被原料气体四氯化钛和反应产物氯化氢腐蚀。因此,由于形成衬底支架10的镍基合金不受腐蚀,所以氯化镍的蒸汽不会在反应室100产生。结果半导体衬底的金属污染减小了,半导体器件中接触电极的电特性的稳定性提高了。另外氮化硅膜涂覆氮化钛膜能稳定衬底支架的电势。
本发明根据实施例进行了具体描述。但是这些实施例中的结构并不构成对本发明的限制,在权利要求书的保护范围内可以改动或修改。

Claims (10)

1.一种半导体器件制造设备,以钛的卤化物为原料气体通过化学汽相淀积工艺在半导体衬底主表面上形成钛膜或氮化钛膜,该设备包括至少一个反应室和一个设于反应室内用来支持半导体衬底的衬底支持件,所述衬底支持件以氮化硅膜涂覆。
2.根据权利要求1所述半导体器件制造设备,其中所述氮化硅膜是在反应室中淀积的。
3.根据权利要求2所述半导体器件制造设备,其中所述氮化硅膜上再涂覆氮化钛膜。
4.根据权利要求3所述半导体器件制造设备,其中所述氮化钛膜是在反应室中淀积的。
5.根据权利要求1所述半导体器件制造设备,其中在所述氮化硅膜上再涂覆一层氮化钛膜。
6.根据权利要求5所述半导体器件制造设备,其中所述氮化钛膜是在反应室中淀积的。
7.一种半导体器件制造方法,以钛的卤化物为原料气体通过化学汽相淀积工艺在半导体衬底主表面上形成钛膜或氮化钛膜,该方法使用的半导体器件制造设备包括至少一个反应室和一个设于反应室并以氮化硅膜涂覆的衬底支持件,在所述反应室中所述衬底支持件的所述氮化硅膜上设置半导体衬底,以钛的卤化物为原料气体通过化学汽相淀积工艺在所述反应室中所述衬底支持件所保持的所述半导体衬底的上表面淀积钛膜或氮化钛膜。
8.根据权利要求7所述半导体器件制造方法,其中所述氮化硅膜进一步涂覆氮化钛膜,所述半导体衬底设置在所述衬底支持件的所述氮化钛膜上。
9.一种半导体器件制造方法,以钛的卤化物为原料气体通过化学汽相淀积工艺在半导体衬底主表面上形成钛膜或氮化钛膜,该方法使用的半导体器件制造设备包括至少一个反应室和一个设于反应室的衬底支持件,在所述反应室中所述衬底支持件的表面上淀积氮化硅膜,在所述反应室中所述衬底支持件的所述氮化硅膜上放置半导体衬底,在所述反应室中所述衬底支持件所保持的所述半导体衬底上,以钛的卤化物为原料气体通过化学汽相淀积工艺淀积钛膜或氮化钛膜。
10.根据权利要求9所述半导体器件制造方法,其中在所述反应室中在所述衬底支持件上淀积所述氮化硅膜后,在所述反应室中在所述衬底支持件的所述氮化硅膜上淀积氮化钛膜,而后所述半导体衬底置于所述衬底支持件的所述氮化钛膜上。
CNB981265855A 1997-12-02 1998-12-02 制造半导体器件的设备和方法 Expired - Fee Related CN1136607C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP332050/97 1997-12-02
JP332050/1997 1997-12-02
JP33205097A JP3214422B2 (ja) 1997-12-02 1997-12-02 半導体装置の製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1219760A true CN1219760A (zh) 1999-06-16
CN1136607C CN1136607C (zh) 2004-01-28

Family

ID=18250588

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981265855A Expired - Fee Related CN1136607C (zh) 1997-12-02 1998-12-02 制造半导体器件的设备和方法

Country Status (4)

Country Link
US (2) US6383302B2 (zh)
JP (1) JP3214422B2 (zh)
KR (1) KR100281218B1 (zh)
CN (1) CN1136607C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397594C (zh) * 2004-01-14 2008-06-25 株式会社瑞萨科技 半导体器件及其制造方法
CN101397653B (zh) * 2007-09-28 2011-04-13 东京毅力科创株式会社 金属膜成膜方法
CN101325174B (zh) * 2004-04-09 2011-06-15 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
KR100709801B1 (ko) * 1999-11-17 2007-04-23 동경 엘렉트론 주식회사 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법
US20030235652A1 (en) * 1999-11-17 2003-12-25 Satoshi Wakabayashi Precoat film forming method
KR20010066284A (ko) * 1999-12-31 2001-07-11 황인길 박막 증착 공정에 있어서 웨이퍼별 두께 변화 방지 방법
US7319057B2 (en) * 2001-10-30 2008-01-15 Ovonyx, Inc. Phase change material memory device
US6825051B2 (en) * 2002-05-17 2004-11-30 Asm America, Inc. Plasma etch resistant coating and process
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
JP4393071B2 (ja) * 2002-07-12 2010-01-06 東京エレクトロン株式会社 成膜方法
US20050136657A1 (en) * 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP4543611B2 (ja) * 2003-03-06 2010-09-15 東京エレクトロン株式会社 プリコート層の形成方法及び成膜方法
JP2005174986A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd 急速熱処理装置、その製造方法及び温度調整方法
GB0329460D0 (en) * 2003-12-19 2004-01-28 Oxford Instr Plasma Technology Apparatus and method for plasma processing
KR100819702B1 (ko) * 2006-02-15 2008-04-04 엔에이치엔(주) 게임 노출 방법 및 시스템
US20100151680A1 (en) * 2008-12-17 2010-06-17 Optisolar Inc. Substrate carrier with enhanced temperature uniformity
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
KR101590073B1 (ko) 2015-08-19 2016-02-01 (주)프레스코 소비
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366164A (en) * 1976-11-26 1978-06-13 Hitachi Ltd Susceptor for semiconductor wafer processing
JPS54157778A (en) * 1978-06-02 1979-12-12 Toshiba Ceramics Co Susceptor
JPS5825244A (ja) * 1982-07-12 1983-02-15 Toshiba Ceramics Co Ltd 半導体製造用装置
JPS617622A (ja) * 1984-06-22 1986-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH0610352B2 (ja) 1986-08-22 1994-02-09 日本真空技術株式会社 Cvd装置
JPH0752721B2 (ja) 1989-03-10 1995-06-05 信越半導体株式会社 半導体ウェーハ熱処理用治具
JPH03183151A (ja) 1989-12-12 1991-08-09 Denki Kagaku Kogyo Kk 静電チャック板
JPH05315267A (ja) 1992-05-13 1993-11-26 Matsushita Electric Ind Co Ltd プラズマcvd装置
US5420072A (en) 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397594C (zh) * 2004-01-14 2008-06-25 株式会社瑞萨科技 半导体器件及其制造方法
CN101325174B (zh) * 2004-04-09 2011-06-15 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法以及接触结构
CN101397653B (zh) * 2007-09-28 2011-04-13 东京毅力科创株式会社 金属膜成膜方法

Also Published As

Publication number Publication date
CN1136607C (zh) 2004-01-28
JPH11162880A (ja) 1999-06-18
JP3214422B2 (ja) 2001-10-02
US20010001954A1 (en) 2001-05-31
US6383302B2 (en) 2002-05-07
KR100281218B1 (ko) 2001-03-02
KR19990062696A (ko) 1999-07-26
US6878625B2 (en) 2005-04-12
US20020096115A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
CN1136607C (zh) 制造半导体器件的设备和方法
KR970009867B1 (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
KR100356264B1 (ko) 암모니아를사용하는질화티타늄의플라즈마강화화학증착
KR100296533B1 (ko) 실란의사용없이진공챔버내에서wf6환원에의해수행되는텅스텐cvd공정중에서의텅스텐핵형성방법
JP3553410B2 (ja) 薄膜トランジスタのための多段階cvd法
EP0245934A2 (en) Low pressure chemical vapor deposition of metal silicide
KR960012331A (ko) SiH₄를 이용한 반도체 기판 가공 장치 및 방법과 그 제조물
JPH09503623A (ja) 低温での窒化チタンフィルムの化学蒸着方法
US5827408A (en) Method and apparatus for improving the conformality of sputter deposited films
US5963828A (en) Method for tungsten nucleation from WF6 using titanium as a reducing agent
US7045457B2 (en) Film forming material, film forming method, and silicide film
JPH06283453A (ja) 半導体装置製造方法
US6174805B1 (en) Titanium film forming method
JPH08279558A (ja) 半導体装置の製造方法
CN110678972B (zh) 降低字线电阻的方法
JP3194256B2 (ja) 膜成長方法と膜成長装置
JPH07114203B2 (ja) 半導体装置の製造方法
CN101033541A (zh) 含硅薄膜的形成方法与减少微粒数目的方法
KR100259166B1 (ko) 반도체 소자의 제조방법
CN115012032B (zh) 多晶硅薄膜及其形成方法
CN1226079A (zh) 半导体器件成膜方法
US20210351035A1 (en) Selective Deposition Of Silicon Using Deposition-Treat-Etch Process
Wieczorek Chemical vapour deposition of tantalum disilicide
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee