KR100281218B1 - 반도체 장치 제조 장치 및 방법 - Google Patents

반도체 장치 제조 장치 및 방법 Download PDF

Info

Publication number
KR100281218B1
KR100281218B1 KR1019980052320A KR19980052320A KR100281218B1 KR 100281218 B1 KR100281218 B1 KR 100281218B1 KR 1019980052320 A KR1019980052320 A KR 1019980052320A KR 19980052320 A KR19980052320 A KR 19980052320A KR 100281218 B1 KR100281218 B1 KR 100281218B1
Authority
KR
South Korea
Prior art keywords
nitride film
titanium
reaction chamber
substrate
semiconductor device
Prior art date
Application number
KR1019980052320A
Other languages
English (en)
Other versions
KR19990062696A (ko
Inventor
고지 우라베
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990062696A publication Critical patent/KR19990062696A/ko
Application granted granted Critical
Publication of KR100281218B1 publication Critical patent/KR100281218B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하나이상의 반응 챔버 및 반응 챔버내에 위치하는 기판 홀더를 구비하는 반도체 장치 제조 장치에 있어서, 반응 챔버내에서 기판 홀더상에 질화실리콘막이 증착된 후, 반응 챔버내의 기판 홀더의 질화실리콘막상에 반도체 기판이 놓인다. 원료가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반응 챔버내에서 티탄막 또는 질화티탄막이 반도체 기판상에 증착된다.

Description

반도체 장치 제조 장치 및 방법
본 발명은 반도체 장치 제조 장치 및 방법에 관한 것으로, 특히 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 장치 및 방법에 관한 것이다.
이하, 도 4를 참조하여, 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 장치의 콘택홀에 티탄막 및 질화티탄막을 형성하는 종래의 반도체 장치 제조 방법을 설명한다. 도 4 는 원료 가스로서 할로겐화티탄을 사용하여 티탄막 및 티탄질화막을 증착하는 화학 기상 증착 장치의 반응 챔버의 개략도이다.
반응 챔버 (300)에서, 반도체 기판을 유지하는 기판 홀더 (10) 는 염소에 대하여 우수한 내부식성을 갖는 니켈계합금으로 형성된다. 기판 홀더 (10) 는 기판 홀더 (10) 의 금속이 실리콘 기판 (1) 등의 반도체 기판의 하부면의 실리콘과 반응하는 것을 방지하기 위하여 질화티탄막 (이하, "미리 피복된 질화티탄막"이라 함)으로 피복되어 있다.
여기서, 미리 피복된 질화티탄막 (13) 은, 실리콘 기판 (1) 상에 막을 증착하는 공정이 수행되기 전에, 반응 챔버 (300)에서 원료 가스로서 사염화티탄, 암모니아, 및 질소를 사용하여 수행되는 화학 기상 증착법 (이하, CVD 법이라 한다) 에 의해 형성된다.
저항 히터 (14) 는 기판 홀더 (10) 내에 설치되어 막 형성 공정에서 기판 홀더 (10) 의 온도를 제어한다. 배기 라인 (15) 는 막 증착 공정시에 발생하는 반응 가스 및 반응하지 않은 가스를 반응 챔버 (300) 로부터 배출하기 위하여 설치된다. 상부 전극 (16) 은 반응 챔버 (300) 의 상부에 설치된다.
다음은 도 5a 내지 도 5d를 참조하여 종래의 반도체 장치 제조 방법을 설명한다. 도 5a 내지 도 5d 는 반도체 장치 제조 공정의 단계를 나타내는 개략도이다.
도 5a 에 도시한 바와 같이, 200㎚ 의 두께를 갖는 소자 분리 산화막 (2) 이 종래의 방법에 의해 실리콘 기판의 주면상에 형성되고, 소정의 불순물이 실리콘 기판 (1) 의 주면에 도핑되어 확산층 (3) 이 형성된다.
또한, 1500㎚의 두께를 갖는 절연막 (4) 이 실리콘 기판 (1) 의 주면상에 형성되고, 확산층 (3) 상에 위치하는 절연막 (4) 의 일부는 선택적으로 제거되어 절연막 (4)을 통해 콘택홀 (5) 이 형성된다.
그후, 도 5b 에 도시한 바와 같이, 10 ㎚의 두께를 갖는 티탄막 (6) 이 원료 가스로서 사염화티탄, 수소, 및 아르곤을 사용하여 CVD 법에 의해 절연막 (4) 의 상부면과 콘택홀 (5) 의 내부면에 증착된다. 동일한 공정에서, 20 ㎚의 두께를 갖는 티탄 실리사이드막 (7) 이 확산층 (3) 의 상부면상이 형성된다.
그후, 도 5c 에 도시한 바와 같이, 절연막 (4) 의 표면상의 티탄막 (6) 은 반응 챔버 (300) (도 4) 내에서 암모니아에 의해 질화되어 질화티탄막 (8) 이 형성된다.
또한, 도 5d 에 도시한 바와 같이, 500㎚의 두께를 갖는 질화티탄막 (9) 이 원료 가스로서 사염화티탄, 암모니아, 및 질소를 사용하여 CVD 법에 의해 티탄 실리사이드막 (7) 과 질화티탄막 (8) 의 표면상에 증착된다.
사염화티탄을 사용하여 티탄막 및 질화티탄막을 형성하는 상술한 공정에 있어서, 기판 홀더는 500℃ 내지 600℃의 온도에서 활성 염소 분위기에 노출되므로, 기판 홀더의 성능은 열팽창 및 플라스틱 변형 등의 열적 변형이 낮고, 높은 전기전도성, 높은 열전도성, 및 고온 내부식성을 가져야 한다.
니켈염화물의 증기압은 다른 내열성 금속의 염화물중에서 가장 작고 니켈계합금은 구조 부재의 내열성 재료로서 널리 알려져 있다. 또한, 니켈계합금은 어느 정도의 전기전도성 및 열전도성을 갖는다. 그러므로, 니켈계합금은 종래의 기판 홀더의 재료로서 사용되어 왔다. 또한, 금속 기판 홀더가 사용되면, 기판의 하부면의 실리콘과 반응하는 것을 방지하기 위하여 미리 피복된 질화티탄막이 상술한 바와 같이 형성된다.
기판 홀더가 세라믹 재료로 형성되면, 세라믹 재료는 열전도성이 낮으므로, 기판을 가열시키는데 오랜 시간이 걸리고, 전기전도성이 낮으므로, 고주파 방전시의 기판의 전위가 변화하는 문제점이 있다.
CVD 법에 의해 금속 기판 홀더를 절연막으로 피복하는 방법이 일본 특개평 제 3-183151 호 (이 내용은 본 출원에 참고로 기재되어 있으며, 제 3-183151 호의 영문 요약서의 내용은 일본 특허청으로부터 이용가능하며, 제 3-183151 호의 영문 요약서는 본 출원에 참고로 기재한다) 에 개시되어 있다. 이 공보에 개시된 방법에서는, 금속 기판 홀더의 상부면으로의 절연막의 피복은 금속 기판 홀더가 탑재되는 반응 챔버와 다른 소정의 반응 챔버에서 미리 수행된다. 그러므로, 소정의 반응 챔버내에서 형성되는 절연막은 상온에서 프로세스 온도까지의 열이력에 의한 열응력에 견디어야 한다. 따라서, 기판 홀더를 형성하는데 사용되는 금속 재료와 금속 기판 홀더의 상부면상에 형성된 절연막의 조합은 서로 열특성이 가까운 물질로 제한된다.
그러나, 종래의 반도체 장치 제조 장치 및 방법은 다음과 같은 문제점을 갖는다.
기판 홀더는 미리 피복된 질화티탄막으로 피복되므로, 기판 하부면의 실리콘과 기판 홀더의 금속 사이의 반응을 방지할 수 있다. 그러나, 기판 홀더의 니켈 및 다른 금속은 사염화티탄을 사용하여 티탄막과 질화티탄막을 형성하는 공정에서 발생하는 활성 염소에 의해 미리 피복된 질화티탄막을 통해 부식된다.
이러한 부식의 결과, 니켈 염화물 및 다른 금속의 염화물의 증기가 반응 챔버내에서 발생하고, 실리콘 기판의 표면에서 니켈과 다른 금속의 염화물의 실리콘 환원 반응이 발생하므로, 니켈 및 다른 금속이 실리콘 기판의 표면상에 증착된다. 기판 홀더의 온도가 높으면, 기판 표면상에 증착된 니켈 및 다른 금속이 기판 내부로 확산된다. 결과적으로, 오염 금속에 의한 불순물 에너지 레벨이 반도체 장치의 콘택홀 부근의 접합에 형성되어 접합 누설 전류가 발생하기 쉽고, 안정한 콘택 전극의 전기적 특성을 얻을 수 없다.
따라서, 본 발명의 목적은 상술한 종래의 결함을 극복하는 반도체 장치 제조 장치 및 방법을 제공하는 것이다.
본 발명의 또다른 목적은 반응 챔버내에서 금속 오염 반도체 장치가 발생하는 것을 방지할 수 있는 반도체 장치 제조 장치를 제공하는 것이다.
상술한 본 발명의 목적 및 다른 목적은, 원료가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 장치로서, 하나이상의 반응 챔버 및 상기 반도체 기판을 지지하기 위하여 반응 챔버내에 위치하는 기판 지지 부재를 구비하며, 상기 기판 지지 부재는 질화실리콘막으로 피복된 반도체 장치 제조 장치에 의해 성취된다.
바람직하게, 질화실리콘막은 반응 챔버내에서 증착된 질화실리콘막이다. 일실시예에서, 질화실리콘막은 질화티탄막으로 더 피복된다. 이 질화티탄막은 반응 챔버내에서 증착된 질화티탄막인 것이 바람직하다.
본 발명의 다른 형태에 따르면, 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 방법으로서, 하나이상의 반응 챔버 및 상기 반응 챔버내에 위치하고 질화실리콘막으로 피복된 기판 지지 부재를 구비하는 반도체 장치 제조 장치를 사용하는 방법은, 상기 반응 챔버내에서 상기 기판 지지 부재의 상기 질화실리콘막상에 반도체 기판을 위치시키는 단계, 및 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 상기 반응 챔버내에서 상기 기판 지지 부재상에 유지된 상기 반도체 기판의 상부면상에 티탄막 또는 질화티탄막을 증착하는 단계를 구비하는 반도체 장치 제조 방법이 제공된다.
일실시예에 있어서, 질화실리콘막은 질화티탄막으로 더 피복되고, 상기 반도체 기판은 상기 기판 지지 부재의 상기 질화티탄막상에 위치한다.
본 발명의 또다른 형태에 의하면, 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 방법으로서, 하나이상의 반응 챔버 및 상기 반응 챔버내에 위치하는 기판 지지 부재를 구비하는 반도체 장치 제조 장치를 사용하는 방법은, 상기 반응 챔버내에서 상기 기판 지지 부재의 표면상에 질화실리콘막을 증착하는 단계, 상기 반응 챔버내에서 상기 기판 지지 부재의 상기 질화실리콘막상에 반도체 기판을 위치시키는 단계, 및 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 상기 반응 챔버내에서 상기 기판 지지 부재상에 유지된 상기 반도체 기판상에 티탄막 또는 질화티탄막을 증착하는 단계를 구비하는 반도체 장치 제조 방법이 제공된다.
일실시예에 있어서, 질화실리콘막은 질화티탄막으로 더 피복되고, 반도체 기판은 기판 지지 부재의 질화티탄막상에 위치한다.
도 1 은 본 발명의 제 1 실시예에 따른 반도체 장치 제조 장치의 개략도.
도 2 는 본 발명의 제 1 실시예에 따른 반도체 장치 제조 공정을 나타내는 단면도.
도 3 은 본 발명의 제 2 실시예에 따른 반도체 장치 제조 장치의 개략도.
도 4 는 종래의 반도체 장치 제조 장치의 개략도.
도 5a 내지 도 5d 는 종래의 반도체 장치 제조 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체 기판 10: 기판 홀더
11: 질화실리콘막 14: 저항 히터
15: 배기 라인 16: 상부 전극
100: 반응 챔버
본 발명의 상술한 목적, 특징, 및 이점은 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 명백해질 것이다.
이하, 도 1을 참조하여 본 발명에 따른 반도체 장치 제조 장치의 제 1 실시예를 설명한다. 도 1 은 본 발명의 제 1 실시예에 따른 반도체 장치 제조 장치의 개략도이다.
도 1을 참조하면, 반도체 장치 제조 장치는 반응 챔버 (100)를 포함하고, 이 반응 챔버 (100) 내에서 티탄막 및 질화티탄막이 증착된다. 반응 챔버 (100) 내에, 염소에 대하여 우수한 내부식성을 갖는 니켈계합금으로 형성된 기판 홀더 (10) 가 설치된다. 저항 히터 (14) 가 기판 홀더 (10) 내에 설치되어 막 증착 공정에서 기판 홀더 (10) 의 온도를 제어한다. 막 증착 공정시에 발생하는 반응 가스와 반응하지 않은 가스를 반응 챔버 (100) 로부터 배출하기 위하여 배기 라인 (15) 이 설치된다. 상부 전극 (16) 은 반응 챔버 (100) 의 상부에 설치된다.
기판 홀더 (10) 는 약 500㎚ 의 두께를 갖는 질화실리콘막 (11) 으로 피복된다. 이 질화실리콘막 (11) 은, 동일한 반응 챔버 (100) 내에서 실리콘 기판 (1) 등의 반도체 기판의 주면상에 티탄막 및 질화티탄막이 형성되기 전에, 열 CVD 법에 의해 반응 챔버 (100) 내에서 형성된다. 예를 들어, 질화실리콘막 (11) 은 기판 홀더 (10) 의 온도가 650℃ 이고 반응 챔버 (100) 의 압력이 1 Torr 이고 실란 (SiH4) 가스의 유량이 50 sccm 이고, 암모니아 가스의 유량이 150 sccm 이고, 아르곤 (Ar) 가스의 유량이 100 sccm 인 조건하에서 형성된다. 기판 홀더 (10) 의 온도는 히터 (14) 에 의해 제어된다.
고주파 전극이 반응 챔버내에 설치되는 경우, 질화실리콘막 (11) 은 플라즈마 CVD 법에 의해 형성될 수 있다.
다음은 도 2a 내지 도 2d를 참조하여 상술한 본 발명의 제 1 실시예의 반도체 장치 제조 장치를 사용하는 반도체 장치 제조 방법의 제 1 실시예를 설명한다, 도 2a 내지 도 2d 는 반도체 장치 제조 공정의 단계를 나타내는 단면도이다.
도 2a 에 도시한 바와 같이, 200 ㎚의 두께를 갖는 소자 분리 산화막 (2) 이 종래의 방법에 의해 실리콘 기판의 주면상에 형성되고, 소정의 불순물이 실리콘 기판 (1) 의 주면으로 도핑되어 확산층 (3) 이 형성된다.
또한, 1500 ㎚ 의 두께를 갖는 절연막 (4) 이 실리콘 기판 (1) 의 주면상에 형성되고, 확산층 (3) 상에 위치하는 절연막 (4) 의 일부가 제거되어 절연막 (4)을 관통하는 콘택홀 (5) 이 확상층 (3) 상에 형성된다.
그후, 도 2b 에 도시한 바와 같이, 예를 들어, 기판 홀더 (10) 의 온도가 500 ℃ 이고, 반응 챔버 (100) 의 압력이 5 Torr 이고, 고주파 방전 전력이 500 ㎾ 인 조건하에서, 유량이 2 sccm 인 사염화티탄, 유량이 1000 sccm 인 수소, 및 유량이 500 sccm 인 아르곤으로 이루어진 혼합 가스를 원료 가스로서 사용하여, CVD 법에 의해 10 ㎚ 의 두께를 갖는 티탄막 (6) 이 절연막 (4) 의 상부면과 콘택홀 (5) 의 내부면상에 증착된다. 동일한 공정에 있어서, 20 ㎚ 의 두께를 갖는 티탄 실리사이드막 (7) 이 확산층 (3) 의 상부면상에 형성된다.
그후, 도 2c 에 도시한 바와 같이, 반응 챔버 (100) (도 1) 내에서 기판 홀더 (10) 의 온도가 600 ℃ 이고 반응 챔버 (100) 의 압력이 20 Torr 이고, 고주파 방전 전력이 500 ㎾ 인 조건하에서, 유량이 100 sccm 인 암모니아에 의해 절연막 (4) 의 표면상의 티탄막 (6) 이 질화되어 질화티탄막 (8) 이 형성된다.
또한, 도 2d 에 도시한 바와 같이, 500 ㎚의 두께를 갖는 질화티탄막 (9) 은, 예를 들어 기판 홀더 (10) 의 온도가 600 ℃ 이고, 반응 챔버 (100) 의 압력이 20 Torr 인 조건하에서, 반응 가스로서 유량이 40 sccm 인 사염화티탄, 유량이 100 sccm 인 암모니아, 및 유량이 3000 sccm 인 질소로 이루어진 혼합가스를 사용하여 CVD 법에 의해 티탄 실리사이드막 (7) 과 질화티탄막 (8) 의 표면상에 증착된다.
상술한 제 1 실시예에 있어서, 티탄막과 질화티탄막이 증착되는 반응 챔버 (100) 에 설치된 기판 홀더 (10) 는 질화실리콘막 (11) 으로 피복되므로, 기판 홀더 (10) 는 원료 가스인 사염화티탄 및 반응 생성물인 염화수소에 의해 부식되지 않는다. 그러므로, 기판 홀더 (10)를 형성하는 니켈계합금이 부식되지 않으므로, 염화니켈의 증기가 반응 챔버 (100) 내에서 발생하지 않는다. 결과적으로, 반도체 기판 (1) 의 금속 오염이 최소화되어 반도체 장치의 콘택 전극의 전기적 특성의 안정성이 향상된다.
또한, 질화막이 반응 챔버 (100) 내에서 형성되므로, 질화막이 다른 장치에서 형성되면, 프로세스 온도와 상온 사이를 이동할때 발생하는 열응력에 의해 질화실리콘막에 발생될 수도 있는 크랙이 발생하지 않는다. 그러므로, 질화실리콘막은 활성 염소의 기판 홀더 (10) 로의 영향을 방지한다.
이하, 도 3을 참조하여 본 발명의 제 2 실시예에 따른 반도체 장치 제조 장치에 대하여 설명한다. 도 3 은 본 발명의 제 2 실시예에 따른 반도체 장치 제조 장치의 개략도이다. 도 3 에 있어서, 도 1 에 도시한 소자에 대응하는 소자는 동일 참조 번호를 사용하고 설명은 생략한다.
도 3을 참조하면, 반도체 장치 제조 장치는 반응 챔버 (200)를 포함하고, 이 내부에서 티탄막 및 질화티탄막이 증착된다. 반응 챔버 (100) 내에는, 염소에 대한 우수한 내부식성을 갖는 니켈계합금으로 이루어진 기판 홀더 (10) 가 설치되어 있다. 저항 히터 (14) 가 기판 홀더 (10) 내에 설치되어 막 증착 공정에서 기판 홀더 (10) 의 온도를 제어한다.
기판 홀더 (10) 의 표면은 약 500 ㎚ 의 두께를 갖는 질화실리콘막 (11) 으로 피복된다. 동일한 반응 챔버 (200) 내에서 실리콘 기판 (1) 등의 반도체 기판의 상부면상에 티탄막 및 질화티탄막을 증착하기 전에, 반응 챔버 (200) 내에서 티탄실리콘막 (11) 이 열 CVD 법에 의해 형성된다. 예를 들어, 질화실리콘막 (11) 은 기판 홀더 (10) 의 온도가 650 ℃ 이고, 반응 챔버 (100) 의 압력이 1 Torr 이고, 실란 (SiH4) 가스의 유량이 50 sccm 이고, 암모니아 가스의 유량이 150 sccm 이고, 아르곤 (Ar) 가스의 유량이 100 sccm 인 조건하에서 형성된다. 기판 홀더 (10) 의 온도는 히터 (14) 에 의해 제어된다.
고주파 전극이 반응 챔버내에 설치된 경우, 질화실리콘막 (11) 이 플라즈마 CVD 법에 의해 형성될 수 있다.
또한, 질화실리콘막 (11) 이 예를 들어 500 ㎚ 의 두께를 갖는 질화티탄막 (13) 으로 피복된다. 이 질화티탄막 (13) 은, 예를 들어, 기판 홀더 (10) 의 온도가 600 ℃ 이고, 압력이 20 Torr 인 조건하에서, 원료가스로서 유량이 40 sccm 인 사염화티탄, 유량이 100 sccm 인 암모니아, 및 유량이 3000 sccm 인 질소로 이루어진 혼합 가스를 사용하여 열 CVD 법 또는 플라즈마 CVD 법에 의해 형성된다. 기판 홀더 (10) 의 온도는 히터 (14) 에 의해 제어된다.
질화티탄막 (13) 이 설치됨으로써, 반도체 기판과 기판 홀더 사이의 전기전도성은 향상된다.
제 2 실시예의 반도체 장치 제조 장치를 사용한 반도체 장치 제조 방법은 도 2a 내지 도 2d를 참조하여 설명한 반도체 장치 제조 방법과 동일하다. 그러므로, 설명은 생략한다.
제 2 실시예에 있어서, 티탄막 및 질화티탄막이 증착되는 반응 챔버내에 설치되고 기판 홀더 (10) 는 질화실리콘막 (11) 으로 피복되어 있으므로, 기판 홀더 (10) 는 원료 가스인 사염화티탄과 반응 생성물인 염화수소에 의해 부식되지 않는다. 그러므로, 기판 홀더 (10)를 형성하는 니켈계합금은 부식되지 않으므로, 반응 챔버 (100) 내에 염화니켈의 증기가 발생하지 않는다. 결과적으로, 반도체 기판 (1) 의 금속 오염은 최소화되어 반도체 장치의 콘택 전극의 전기적 특성의 안정성은 향상된다. 또한, 질화실리콘막이 질화티탄막으로 피복되므로, 기판 홀더의 전위를 안정화시키는 것이 가능하다.
상술한 바와 같이, 본 발명에 따르면, 티탄막 및 질화티탄막을 증착하기 위하여 반응 챔버내에 설치된 기판 홀더는 질화실리콘막으로 피복되어 있으므로, 기판 홀더는 원료 가스인 사염화티탄 및 반응 생성물인 염화수소에 의해 부식되지 않는다. 그러므로, 기판 홀더를 형성하는 니켈계합금이 부식되지 않으므로, 반응 챔버내에 염화니켈의 증기가 발생되지 않는다. 결과적으로, 반도체 기판의 금속 오염이 최소화되어 반도체 장치의 콘택 전극의 전기적 특성의 안정성이 향상된다. 또한, 질화실리콘막이 질화티탄막으로 피복되므로, 기판 홀더의 전위를 안정화시킬 수 있다.
본 발명은 특정한 실시예를 참조하여 설명하였다. 그러나, 본 발명은 상술한 구조로 한정되는 것은 아니며, 첨부된 청구범위를 벗어나지 않는 한도내에서 다양한 변형과 변경이 가능하다.

Claims (10)

  1. 원료가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 장치로서, 하나이상의 반응 챔버 및 상기 반도체 기판을 지지하기 위하여 반응 챔버내에 위치하는 기판 지지 부재를 구비하며, 상기 기판 지지 부재는 질화실리콘막으로 피복된 것을 특징으로 하는 반도체 장치 제조 장치.
  2. 제 1 항에 있어서, 상기 질화실리콘막은 상기 반응 챔버내에서 증착된 질화실리콘막인 것을 특징으로 하는 반도체 장치 제조 장치.
  3. 제 2 항에 있어서, 상기 질화실리콘막은 질화티탄막으로 더 피복된 것을 특징으로 하는 반도체 장치 제조 장치.
  4. 제 3 항에 있어서, 상기 질화티탄막은 상기 반응 챔버내에서 증착된 질화티탄막인 것을 특징으로 하는 반도체 장치 제조 장치.
  5. 제 1 항에 있어서, 상기 질화실리콘막은 질화티탄막으로 더 피복된 것을 특징으로 하는 반도체 장치 제조 장치.
  6. 제 5 항에 있어서, 상기 질화티탄막은 상기 반응 챔버내에서 증착된 질화티탄막인 것을 특징으로 하는 반도체 장치 제조 장치.
  7. 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 방법으로서, 하나이상의 반응 챔버 및 상기 반응 챔버내에 위치하고 질화실리콘막으로 피복된 기판 지지 부재를 구비하는 반도체 장치 제조 장치를 사용하는 방법은, 상기 반응 챔버내에서 상기 기판 지지 부재의 상기 질화실리콘막상에 반도체 기판을 위치시키는 단계, 및 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 상기 반응 챔버내에서 상기 기판 지지 부재상에 유지된 상기 반도체 기판의 상부면상에 티탄막 또는 질화티탄막을 증착하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 7 항에 있어서, 상기 질화실리콘막은 질화티탄막으로 더 피복되고, 상기 반도체 기판은 상기 기판 지지 부재의 상기 질화티탄막상에 위치하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 반도체 기판의 주면상에 티탄막 또는 질화티탄막을 형성하는 반도체 장치 제조 방법으로서, 하나이상의 반응 챔버 및 상기 반응 챔버내에 위치하는 기판 지지 부재를 구비하는 반도체 장치 제조 장치를 사용하는 방법은, 상기 반응 챔버내에서 상기 기판 지지 부재의 표면상에 질화실리콘막을 증착하는 단계, 상기 반응 챔버내에서 상기 기판 지지 부재의 상기 질화실리콘막상에 반도체 기판을 위치시키는 단계, 및 원료 가스로서 할로겐화티탄을 사용하여 화학 기상 증착법에 의해 상기 반응 챔버내에서 상기 기판 지지 부재상에 유지된 상기 반도체 기판상에 티탄막 또는 질화티탄막을 증착하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 9 항에 있어서, 상기 반응 챔버내에서 상기 질화실리콘막이 상기 기판 지지 부재상에 증착된 후, 상기 반응 챔버내에서 상기 기판 지지 부재의 상기 질화실리콘막상에 질화티탄막이 증착되고, 그후, 상기 기판 지지 부재의 상기 질화티탄막상에 상기 반도체 기판이 위치되는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019980052320A 1997-12-02 1998-12-01 반도체 장치 제조 장치 및 방법 KR100281218B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-332050 1997-12-02
JP33205097A JP3214422B2 (ja) 1997-12-02 1997-12-02 半導体装置の製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR19990062696A KR19990062696A (ko) 1999-07-26
KR100281218B1 true KR100281218B1 (ko) 2001-03-02

Family

ID=18250588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052320A KR100281218B1 (ko) 1997-12-02 1998-12-01 반도체 장치 제조 장치 및 방법

Country Status (4)

Country Link
US (2) US6383302B2 (ko)
JP (1) JP3214422B2 (ko)
KR (1) KR100281218B1 (ko)
CN (1) CN1136607C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101590073B1 (ko) 2015-08-19 2016-02-01 (주)프레스코 소비

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316353B1 (en) * 1999-02-18 2001-11-13 Micron Technology, Inc. Method of forming conductive connections
US20030235652A1 (en) * 1999-11-17 2003-12-25 Satoshi Wakabayashi Precoat film forming method
KR100709801B1 (ko) * 1999-11-17 2007-04-23 동경 엘렉트론 주식회사 프리코트막의 형성방법, 성막장치의 아이들링 방법,재치대 구조, 성막장치 및 성막방법
KR20010066284A (ko) * 1999-12-31 2001-07-11 황인길 박막 증착 공정에 있어서 웨이퍼별 두께 변화 방지 방법
US7319057B2 (en) * 2001-10-30 2008-01-15 Ovonyx, Inc. Phase change material memory device
US6825051B2 (en) * 2002-05-17 2004-11-30 Asm America, Inc. Plasma etch resistant coating and process
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
JP4393071B2 (ja) * 2002-07-12 2010-01-06 東京エレクトロン株式会社 成膜方法
US20050136657A1 (en) * 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP4543611B2 (ja) * 2003-03-06 2010-09-15 東京エレクトロン株式会社 プリコート層の形成方法及び成膜方法
JP2005174986A (ja) * 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd 急速熱処理装置、その製造方法及び温度調整方法
GB0329460D0 (en) * 2003-12-19 2004-01-28 Oxford Instr Plasma Technology Apparatus and method for plasma processing
JP4583764B2 (ja) * 2004-01-14 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100735938B1 (ko) * 2004-04-09 2007-07-06 동경 엘렉트론 주식회사 Ｔｉ막 및 ＴｉＮ막의 성막 방법, 접촉 구조체 및 컴퓨터 판독 가능한 기억 매체
KR100819702B1 (ko) * 2006-02-15 2008-04-04 엔에이치엔(주) 게임 노출 방법 및 시스템
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
US20100151680A1 (en) * 2008-12-17 2010-06-17 Optisolar Inc. Substrate carrier with enhanced temperature uniformity
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5366164A (en) * 1976-11-26 1978-06-13 Hitachi Ltd Susceptor for semiconductor wafer processing
JPS54157778A (en) * 1978-06-02 1979-12-12 Toshiba Ceramics Co Susceptor
JPS5825244A (ja) * 1982-07-12 1983-02-15 Toshiba Ceramics Co Ltd 半導体製造用装置
JPS617622A (ja) * 1984-06-22 1986-01-14 Fujitsu Ltd 半導体装置の製造方法
JPH0610352B2 (ja) 1986-08-22 1994-02-09 日本真空技術株式会社 Ｃｖｄ装置
JPH0752721B2 (ja) 1989-03-10 1995-06-05 信越半導体株式会社 半導体ウェーハ熱処理用治具
JPH03183151A (ja) 1989-12-12 1991-08-09 Denki Kagaku Kogyo Kk 静電チャック板
JPH05315267A (ja) 1992-05-13 1993-11-26 Matsushita Electric Ind Co Ltd プラズマｃｖｄ装置
US5420072A (en) 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
US5886863A (en) * 1995-05-09 1999-03-23 Kyocera Corporation Wafer support member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101590073B1 (ko) 2015-08-19 2016-02-01 (주)프레스코 소비

Also Published As

Publication number Publication date
US6878625B2 (en) 2005-04-12
US20020096115A1 (en) 2002-07-25
JPH11162880A (ja) 1999-06-18
CN1219760A (zh) 1999-06-16
CN1136607C (zh) 2004-01-28
JP3214422B2 (ja) 2001-10-02
US20010001954A1 (en) 2001-05-31
US6383302B2 (en) 2002-05-07
KR19990062696A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100281218B1 (ko) 반도체 장치 제조 장치 및 방법
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
KR100356264B1 (ko) 암모니아를사용하는질화티타늄의플라즈마강화화학증착
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
US6933250B2 (en) Process for manufacturing a semiconductor device
US6530992B1 (en) Method of forming a film in a chamber and positioning a substitute in a chamber
JPH05251365A (ja) 耐蝕性部材
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
US6174805B1 (en) Titanium film forming method
US6407003B2 (en) Fabrication process of semiconductor device with titanium film
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP2000156354A (ja) タングステンシリサイド蒸着工程における微粒子汚染物を除去するための方法及び装置
JP3078671B2 (ja) 耐蝕性部材、その使用方法およびその製造方法
KR100268791B1 (ko) 반도체 소자의 금속 배선 형성방법
JP3068522B2 (ja) 半導体装置の製造方法
JP3184042B2 (ja) 半導体装置の製造方法
KR20020046467A (ko) 반도체소자의 금속배선 형성방법
JP2864515B2 (ja) 金属シリサイドの成膜方法
KR20030059746A (ko) 산화방지 처리가 된 웨이퍼 서셉터
KR20030079227A (ko) 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031106

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee