KR20030079227A - 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치 - Google Patents

반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치 Download PDF

Info

Publication number
KR20030079227A
KR20030079227A KR1020020018096A KR20020018096A KR20030079227A KR 20030079227 A KR20030079227 A KR 20030079227A KR 1020020018096 A KR1020020018096 A KR 1020020018096A KR 20020018096 A KR20020018096 A KR 20020018096A KR 20030079227 A KR20030079227 A KR 20030079227A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
gas
plate
susceptor
pressure
Prior art date
Application number
KR1020020018096A
Other languages
English (en)
Inventor
박정태
홍형식
김진성
이영구
김정주
이은구
조정훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020018096A priority Critical patent/KR20030079227A/ko
Publication of KR20030079227A publication Critical patent/KR20030079227A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices

Abstract

반도체 기판 상에 막을 형성하기 위한 장치에 구비되어 반도체 기판을 지지하는 서셉터가 개시되어 있다. 상기 서셉터는 원형 플레이트, 및 원형 플레이트의 상부면에 구비되어 반도체 기판의 가장자리를 지지하고 상기 막을 형성하기 위한 공정 가스가 반도체 기판의 후면으로 유입되는 것을 방지한다. 따라서, 상기 막을 형성하는 공정의 진행 도중에 공정 가스가 반도체 기판의 후면으로 유입되지 않으므로 반도체 기판의 후면 결함 발생이 방지된다.

Description

반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공 장치{Susceptor for supporting a semiconductor substrate and manufacturing apparatus having the same}
본 발명은 반도체 기판을 가공하는 장치에 구비되어 반도체 기판의 가공 공정이 진행되는 동안 반도체 기판을 지지하기 위한 서셉터에 관한 것이다. 보다 상세하게는, 반도체 기판 상에 막을 형성하는 공정의 진행 도중에 공정 챔버 내에서 반도체 기판을 지지하고, 가열하는 서셉터에 관한 것이다.
근래에 반도체 장치의 제조 기술은 정보 통신 기술의 비약적인 발전에 따라 집적도, 신뢰도 및 처리 속도 등을 향상시키는 방향으로 발전되고 있다. 상기 반도체 장치는 실리콘 단결정으로부터 반도체 기판으로 사용되는 실리콘 웨이퍼를 제작하고, 상기 반도체 기판 상에 다양한 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성함으로서 제조된다.
상기와 같이 반도체 장치가 고집적화 됨에 따라 반도체 기판 상에 형성되는 패턴의 크기가 작아지고, 패턴들 간의 간격도 점차 좁아지고 있다. 과거에는 폴리실리콘이 게이트 전극 및 비트라인과 같은 배선 재료로 매우 유용한 물질이었으나,패턴들이 점점 작아짐에 따라 폴리실리콘의 비저항이 너무 커서 RC 시간 지연 및 IR 전압 강하 등이 증가하였다. 이에 따라, 폴리실리콘과 유사한 특성을 가지면서 그보다 수 내지 수십배 낮은 비저항을 갖는 폴리사이드(polycide), 즉 폴리실리콘과 고융점 금속 실리사이드(refractory metal silicide)의 복합층이 초고집적(VLSI) 회로의 게이트 전극이나 비트라인 등의 배선 전극으로 사용되고 있다.
텅스텐 실리사이드(WSix) 박막은 모노실란(SiH4) 및 텅스텐 헥사플루오라이드(WF6)를 전조(precursor) 가스로 사용하여 반도체 기판 상에 저압 화학 기상 증착(LPCVD) 방법으로 증착되어 왔다. 그러나, 이 공정은 여러 가지 문제를 갖고 있는데, 그 중의 하나는 텅스텐 실리사이드가 단차진 형상 위에서 등각(conformal)으로 증착되지 않는다는 것이다. 또 다른 문제점은 증착된 텅스텐 실리사이드 박막 내의 잔류 불소 함유량이 높아 소자의 성능에 치명적인 영향을 미친다는 것이다. 예를 들어, 반도체 웨이퍼가 어닐링 동안 약 850℃ 이상의 온도에 노출되면, 여분의 불소 이온들이 그 하부의 폴리실리콘막을 통해 하부 실리콘 산화막으로 이동된다. 이에 따라, 실리콘 산화막의 유효 두께가 증가하게 되어 이러한 층을 갖는 반도체 소자의 전기적 특성이 변하게 된다.
이에 따라, 모노실란(SiH4) 대신에 디클로로실란(SiH2Cl2, 이하, DCS)을 사용하여 텅스텐 실리사이드막을 증착하는 개량된 공정이 제안되었다. 디클로로실란을 사용하여 증착된 텅스텐 실리사이드막(이하, DCS 텅스텐 실리사이드막이라 한다)은모노실란을 사용하여 증착된 텅스텐 실리사이드막(이하, MS 텅스텐 실리사이드막이라 한다)보다 낮은 불소 함유량 및 우수한 단차 도포성을 갖는다.
이와 같이 DCS 텅스텐 실리사이드막은 MS 텅스텐 실리사이드막에 비해 많은 장점을 갖고 있어 워드라인(즉, 게이트 전극)이나 비트라인 등의 배선 물질로 주목받고 있다. 일반적으로, DCS 텅스텐 실리사이드막은 MS 텅스텐 실리사이드막에 비해 약 200℃ 이상 높은 620℃에서 증착되며, 6각형 상(hexagonal phase)과 4면체 사이트(tetrahedral site)가 공존하는 주상(columnar) 구조를 갖고 있다. 또한, 1개의 텅스텐과 8개의 실리콘이 공유 결합하는 바디-센터드 큐빅(body-centered cubic) 구조를 갖는다.
상기와 같은 증착 공정을 수행하는 장치는 공정 챔버와 반도체 기판이 놓여지는 서셉터와 반도체 기판을 가열하기 위한 히터 및 공정 가스 제공부 등을 구비한다. 상기 서셉터에 놓여지는 반도체 기판에 막을 형성하는 증착 장치에 관한 일 예는 미합중국 특허 제5,510,297호(issued to Telford, et al.)와 미합중국 특허 제5,565,382호(issued to Tseng, et al.)에 개시되어 있다.
상기 증착 장치는 반도체 기판이 놓여지는 서셉터와 서셉터의 하부에 구비되어 반도체 기판을 가열하기 위한 열에너지를 제공하는 히터를 포함하는 기판 가열 장치를 포함한다. 일 예로서, 도 1에는 지누스(Genus)사의 플라즈마 화학 기상 증착 장치의 서셉터가 도시되어 있다.
도 1을 참조하면, 서셉터(100)는 흑연으로 이루어지며, 원반 형상을 갖는 플레이트(102)와, 플레이트(102)의 상부면에 구비되고, 반도체 기판(900)을 지지하기위한 3개의 지지핀(104)을 포함한다. 지지핀(104)은 약 0.4mm 정도의 높이로 형성되며, 플레이트(102)와 반도체 기판(900)이 직접적으로 접촉되지 않도록 한다.
상기와 같은 서셉터를 갖는 증착 장치를 사용하여 DCS 텅스텐 실리사이드막을 형성하는 공정을 간단하게 살펴보면 다음과 같다.
먼저, 반도체 기판을 반응 온도 약 620℃로 가열하고, 반도체 기판 상의 폴리실리콘막과 DCS 및 WF6가스의 계면 반응 후 후속 공정의 열처리시 폴리실리콘막의 실리콘이 소비되는 것을 방지하기 위한 완충막을 형성하기 위해 모노실란에 의한 프리 플러시(pre-flush)를 수행한다. 이어서 DCS 플러시를 통해 DCS 핵을 형성하고, 상기 핵 상에 DCS 및 WF6가스를 이용하여 DCS 텅스텐 실리사이드막을 형성하는 메인 공정을 수행한다. 그리고, 챔버 내부에 잔류하는 염소 및 불소를 제거하기 위해 DCS 포스트 플러시(post-flush)를 수행한 후, 스트레스 완화를 위해 모노실란 포스트 플러시를 수행한다.
상기와 같은 DCS 텅스텐 실리사이드막을 형성하는 동안, 반도체 기판과 서셉터 사이의 공간 즉, 지지핀에 의해 생성되는 공간으로 반응 가스가 유입되고, 상기 반응 가스에 의해 도 2 및 도 3에 보인 바와 같은 일명 "오이 디펙트(defect)"라 불리우는 불량이 발생한다. 이는 모노실란에 의한 플러시 도중에 상기 공간으로 유입되는 모노실란에 의해 발생되며, 길이는 5 내지 10㎛, 폭은 1.5㎛ 정도의 긴 거머리 형태로 결이 있는 모양이다. 도 2는 반도체 기판의 후면에 형성되는 초기 오이 디펙트(110)를 주사 전자 현미경을 이용하여 획득한 사진이며, 도 3은 성장된오이 디펙트(120)의 주사 전자 현미경 사진이다. 성분은 실리콘 성분에 미량의 텅스텐이 함유되어 있으며, 런(run) 단위로 수행되는 공정에서 반도체 기판이 수납되는 카세트에서, 하부에 수용되는 반도체 기판으로 전사되어 비트 라인 단락과 같은 불량을 발생시킨다.
상기와 같은 문제점을 해결하기 위한 본 발명은 반도체 기판의 후면으로 공정 가스가 유입되는 것을 방지하여 반도체 기판의 후면의 결함을 방지하는 서셉터와 이를 갖는 가공 장치를 제공하는데 있다.
도 1은 종래의 서셉터를 설명하기 위한 개략적인 사시도이다.
도 2는 주사 전자 현미경을 이용하여 획득한 초기 오이 디펙트의 사진이다.
도 3은 주사 전자 현미경을 이용하여 획득한 오이 디펙트의 성장된 형상을 보여주는 사진이다.
도 4는 본 발명의 일 실시예에 따른 서셉터를 설명하기 위한 개략적인 사시도이다.
도 5는 도 4에 도시한 서셉터를 포함하는 기판 가열부를 설명하기 위한 개략적인 구성도이다.
도 6은 도 5에 도시한 기판 가열부를 갖는 가공 장치를 설명하기 위한 개략적인 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 서셉터202 : 원형 플레이트
204 : 가스 유입 방지벽206 : 압력 조절구
300 : 기판 가열부302 : 베이스 플레이트
304 : 지지부재306 : 절연 플레이트
308 : 히터312 : 절연링
314 : 열전대400 : 가공 장치
402 : 공정 챔버404 : 가스 제공부
900 : 반도체 기판
상기와 같은 목적을 달성하기 위한 본 발명의 제1측면에 따른 서셉터는,
반도체 기판을 가공하기 위한 챔버 내부에 구비되고, 상기 반도체 기판을 지지하기 위한 플레이트, 및
상기 플레이트 상에 구비되어 상기 반도체 기판의 가장자리 부위를 지지하고, 상기 반도체 기판과 상기 플레이트 사이로 상기 반도체 기판을 가공하기 위한 가스가 유입되는 것을 방지하기 위한 가스 유입 방지벽을 포함한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제2측면에 따른 가공 장치는,
반도체 기판 상에 막을 형성하기 위한 가스가 제공되고, 상기 가스를 이용하여 상기 반도체 기판 상에 상기 막을 형성하는 공정이 수행되는 공정 챔버, 및
상기 공정 챔버 내부에 구비되어 상기 반도체 기판을 지지하기 위한 플레이트, 및 상기 플레이트 상에 구비되어 상기 반도체 기판의 가장자리 부위를 지지하며 상기 반도체 기판과 상기 플레이트 사이로 상기 반도체 기판을 가공하기 위한 가스가 유입되는 것을 방지하기 위한 가스 유입 방지벽을 구비하는 서셉터를 포함한다.
본 발명을 더욱 상세하게 설명하면, 상기 가스 유입 방지벽에는 반도체 기판과 상기 플레이트 사이의 공간 압력을 챔버 압력과 동일하게 유지하기 위한 압력 조절구가 형성되어 있다. 즉, 반도체 기판 상에 막을 형성하는 공정은 일반적으로 고진공하에서 수행되므로, 상기 공간의 압력과 챔버 내부 압력의 차이로 인해 반도체 기판이 가스 유입 방지벽 상에서 미끌어지는 현상을 방지하기 위해 상기 압력 조절구가 형성된다. 상기 가스 유입 방지벽은 반도체 기판의 가장자리 부위를 지지하기 위해 상기 플레이트로부터 바람직하게는, 약 0.4mm 정도의 높이를 갖는 환형 링 형상으로 형성되며, 압력 조절구는 가스 유입 방지벽의 개방하여 형성된다.
따라서, 반도체 기판 상에 막을 형성하기 위해 공정 챔버 내부로 제공되는 공정 가스는 상기 가스 유입 방지벽에 의해 차단된다. 이때, 압력 조절구에 의해 완벽하게 차단되지는 않지만, 공정 가스에 의해 반도체 기판의 후면에 발생하는 결함이 현저하게 감소된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 서셉터를 설명하기 위한 개략적인 사시도이다.
도 4를 참조하면, 서셉터(200)는 흑연 재질로 이루어지며, 반도체 기판(900)을 지지하기 위한 원형 플레이트(202)와, 원형 플레이트(202) 상에 구비되어 반도체 기판(900)의 가장자리 부위를 지지하고, 반도체 기판(900)과 원형 플레이트(202) 사이로 반도체 기판(900)을 가공하기 위한 가스가 유입되는 것을 방지하기 위한 가스 유입 방지벽(204)을 포함한다. 가스 유입 방지벽(204)은 원형 플레이트(202)와 동일하게 흑연으로 이루어지며, 높이는 약 0.4mm 정도로 형성되는 것이 바람직하다. 이는 히터(미도시)에 의해 가열되는 원형 플레이트(202)와 반도체 기판(900)이 직접적으로 접촉되는 것을 방지하기 위함이며, 이를 위해 가스 유입 방지벽(204)은 원형 링 형상으로 형성된다. 즉, 가스 유입 방지벽(204)은 반도체 기판(900)의 가장자리를 지지하게 된다.
한편, 통상적인 반도체 기판의 가공 공정은 고진공하에서 수행되며, 이를 위해 진공 시스템을 구비한다. 따라서, 공정이 수행되는 챔버 내부는 반도체 기판(900)이 이송되어 가스 유입 방지벽(204) 상에 안착된 후에도 공정 변수에 따라 압력이 변하게 된다. 이때, 반도체 기판(900), 가스 유입 방지벽(204) 및 플레이트(202)로 한정되는 공간이 챔버 내부 공간과 완전히 밀폐될 경우 압력차에 의해 반도체 기판(900)이 미끌어지는 현상이 발생할 수 있다. 이러한 현상을 방지하기 위해 가스 유입 방지벽(204)에는 압력 조절구(206)가 형성되어 있다. 압력 조절구(206)의 개수는 적절하게 조절될 수 있으며, 폭은 약 1mm 정도로 형성되는 것이 바람직하다. 압력 조절구(206)는 원형 링 형상을 갖는 가스 유입 방지벽(204)의 일부위를 개방시킴으로서 이루어진다. 즉, 일종의 홈의 형상으로 이루어진다.
따라서, 반도체 기판(900)과 원형 플레이트(202) 사이로 유입되는 공정 가스의 흐름을 차단하므로서 반도체 기판(900)의 후면에 발생하는 결함을 방지할 수 있다. 여기서, 가스 유입 방지벽(204)에 형성된 압력 조절구(206)에 의해 완벽하게 공정 가스의 유입을 차단할 수는 없지만, 공정 가스의 흐름을 대부분 차단할 수 있으므로 반도체 기판(900)의 후면에 발생하는 결함이 현저하게 감소된다.
도 5는 도 4에 도시한 서셉터를 갖는 기판 가열부를 설명하기 위한 개략적인 구성도이다.
도 5를 참조하면, 기판 가열부(300)는 공정 챔버(미도시) 내부에 구비되어 있는 알루미늄 베이스 플레이트(302) 상에 설치되며, 베이스 플레이트(302)는 공정 챔버 하부에 구비되는 지지부재(304) 상에 설치된다. 베이스 플레이트(302) 상에는 원반 형상을 갖고 석영(quartz)으로 이루어지는 절연 플레이트(306)가 구비되고, 절연 플레이트(306) 상에 히터(308a, 308b)가 구비된다. 히터(308a, 308b)는 원형 플레이트(202)의 가장자리 부위를 가열하기 위한 외측 히터(308a)와 원형 플레이트(202)의 가장자리 내측을 가열하기 위한 내측 히터(308b)로 구성된다. 외측 히터(308a)와 내측 히터(308b)는 사이에 일정 공간을 두고 서로 독립적으로 배치되며, 흑연(graphite) 재질로 형성된 얇은 플레이트 형상으로 형성되고, 전원이 인가되면 내부 저항에 의해 열을 발생시킨다.
원형 플레이트(202)의 하부면에는 가장자리를 따라 제1돌출부(202a)가 형성되어 있으며, 원형 플레이트(202)의 제1돌출부(202a)와 절연 플레이트(306)에 의해 한정되는 공간(310)에 히터(308a, 308b)가 설치된다. 원형 플레이트(202)의 상부면 가장자리는 계단 형상의 고정턱이 가장자리를 따라 형성되어 있으며, 석영 재질의절연링(312)에 의해 베이스 플레이트(302)에 고정된다.
절연링(312)은 절연 플레이트(306)의 직경과 동일한 하부 내측 직경을 갖고, 내측면의 상부에는 원형 플레이트(202)의 고정턱에 대응되는 제2돌출부(312a)가 형성되어 있다. 그리고, 절연링(312)의 원주 방향을 따라 다수개의 고정 볼트들이 절연링(312)을 베이스 플레이트(302)에 체결함에 따라 원형 플레이트(202)가 고정된다. 한편, 원형 플레이트(202)의 온도 및 히터(308a, 308b)의 온도를 측정하기 위한 열전대(314a, 314b, 314c, 314d)가 각각 원형 플레이트(202)의 중앙 부위 및 가장자리, 히터(308a, 308b)의 중앙 부위 및 가장자리로 베이스 플레이트(302) 및 절연 플레이트(306)를 관통하여 설치되어 있다. 한편, 도시되지는 않았으나, 절연링(312)의 외측에는 반도체 기판(900)을 가스 유입 방지벽(204) 상으로 로딩 및 언로딩하기 위한 페데스탈 핑거(pedestal finger)가 구비된다.
도 6은 도 5에 도시한 기판 가열부가 설치되며, 반도체 기판 상에 막을 형성하는 공정을 수행하는 가공 장치를 설명하기 위한 개략적인 구성도이다.
도 6을 참조하면, 상기 장치(400)는 반도체 기판(900) 상에 막을 형성하는 공정이 수행되는 공정 챔버(402)와, 공정 챔버(402)의 상부에 구비되어 공정 챔버(402) 내부로 공정 가스를 제공하는 가스 제공부(404), 및 반도체 기판(900)을 지지하고 가열하기 위한 서셉터와 히터를 포함하는 기판 가열부(300)를 포함한다. 이외에도, 공정 챔버(402) 내부에 진공을 제공하기 위한 진공 펌프(406)와 압력 조절 밸브(408) 등을 포함하는 진공 시스템(410), 공정 가스의 유량을 제어하기 위한 유량 제어부(412), 및 공정의 전체적인 흐름을 제어하는 메인 제어부(미도시) 등이더 포함된다.
또한, 공정 가스를 플라즈마 상태로 형성하기 위한 고주파(RF) 전원(414)이 구비되고, 가스 제공부(404)는 고주파 전원(414)이 연결되는 전극(416) 및 공정 가스를 챔버(402) 내부에 균일하게 제공하기 위한 다수개의 미공이 형성된 배플(baffle) 플레이트(418)에 연결된다.
가스 제공부(404)는 반도체 기판(900) 상에 형성하고자 하는 막에 따라 다양한 반응 가스 및 불활성 캐리어 가스 등을 공급하며, 공급되는 공정 가스의 유량은 유량 제어 밸브를 포함하는 유량 제어부(412)에 의해 제어된다.
가스 제공부(404)로부터 전극(416) 및 배플 플레이트(418)를 통해 제공된 반응 가스는 고주파 전원(414)과 연결된 전극(416)에 의해 플라즈마 가스로 형성된다. 플라즈마로 변환된 반응 가스는 반도체 기판(900)의 표면에서 서로 결합되어 증착된다. 이때 발생되는 반응 부산물 및 미반응된 가스는 블로우(420)를 통해 여과기(422)로 가고, 상기 여과기(422)에서 여과된 후 배기 라인(424)을 통해 밖으로 배출된다.
이하, 상기 가공 장치를 사용하여 반도체 기판 상에 DCS 텅스텐 실리사이드막을 형성하는 공정을 살펴보면 다음과 같다.
먼저, 로드락 챔버로부터 폴리실리콘막이 형성된 반도체 기판을 공정 챔버 내의 서셉터 상에 구비되는 가스 유입 방지벽 상에 안착시킨다. 그리고, 진공 펌프를 이용하여 챔버 내부 압력을 10-6mTorr로 형성하고, 챔버 내부 온도를 620℃로 상승시킨다.
이어서, 300sccm의 농도로 모노실란을 제공하는 프리 플러시를 수행한다. 이때, 모노실란의 농도는 유량 제어부를 사용하여 일정하게 유지하고, 압력은 7mTorr 보다 낮게 유지되고, 바람직하게는 40초 정도 수행한다. 상기 공정 시간은 생산성의 향상을 위하여 단축될 수 있다. 그러나, 상기 공정 시간의 단축은 모노실란 농도의 증가에 대응하여 보상되어야만 한다.
그리고, DCS 프리 플러시를 수행한다. 이때, 압력은 1∼4mTorr이고(예를 들면 1.2mTorr), DCS 가스의 농도는 1∼200sccm이고(예를 들면, 100sccm), 캐리어 가스로 사용되는 아르곤(Ar) 가스의 농도는 0∼1000sccm이고(예를 들면, 500sccm)이고, WF6가스의 농도는 1∼30sccm(예들 들면, 2sccm)이다. 상기 DCS 프리 플러시는 계속되는 벌크 적층에서 DCS층 벌크가 적층될 수 있도록 DCS 시드를 형성하기 위한 공정이다.
상기 핵을 형성함으로서, 상기 하부 폴리실리콘층과 상부에 형성될 DCS층 벌크 사이에는 전이층으로서 100Å의 두께를 갖는 실리콘이 풍부한 층이 형성된다.
상기 핵 형성은 상기 하부 폴리실리콘막과의 경계면에서 텅스텐 실리사이드층의 결정 크기를 감소시키고, 상기 폴리실리콘막의 낮은 표면 저항을 제공하고, 상기 핵층 상부에 형성되는 텅스텐 실리사이드막 벌크를 형성하기 위한 기반을 제공한다. 상기 핵 형성은 DCS 가스를 106sccm 정도의 농도로, WF6가스를 5.5sccm 정도의 농도로 제공하고, 12초 동안 수행한다.
상기 핵층의 형성에 이어서, 디클로로실란 텅스텐 실리사이드(DCS-WSix)의 벌크 적층이 수행된다. 상기 공정을 수행함으로, 게이트 또는 비트 라인이 원하는 두께로 상기 핵층 상에 성장한다. 상기 DCS층 벌크의 결정 크기는 DCS 가스 및 WF6가스 각각의 농도의 적절한 조절로 제어한다. 상기 벌크 적층은 DCS 가스를 180sccm의 농도로, WF6가스를 13sccm의 농도로 제공하고, 일분 정도 수행한다.
계속해서, DCS 포스트 플러시를 수행하여 이전의 핵 및 벌크 적층으로 인한 결과물로서 잔류하는 Cl 및 F 등과 같은 불순물을 제거한다. 여기서, DCS 가스의 농도를 175sccm으로 제공하고, 10초 정도 수행한다. 상기 DCS 가스는 불순물과 반응하여 상기 불순물을 제거하고, 그 결과 DCS층의 저항율을 향상시킨다.
상기 DCS 포스트 플러시를 수행한 다음, 모노실란 포스트 플러시를 수행하여 텅스텐과 폴리실리콘막 사이에서 발생하는 응력을 제거한다. 이때, 상기 모노실란 포스트 플러시는 모노실란 가스를 300sccm의 농도로 제공하고, 3초간 수행한다. 일반적으로, 상기 모노실란 포스트 플러시의 공정 시간이 연장될 경우에는 층간 응력이 개선된다. 그러나, 상기 공정은 하부 폴리실리콘막에 실리콘이 주입되는 결과를 초래하고, 그 결과 이상 성장의 원인을 제공하고, 상기 이상 성장으로 인하여 후속 공정에서의 결함(예를 들면, 균열 또는 휨)으로 작용한다. 때문에, 본 발명에서는 상기 공정을 하부 폴리 실리콘층의 이상 성장을 실질적으로 피할 수 있는 시간으로 제한하는데, 예를 들면 10초 이하로 제한한다.
모노실란 포스트 플러시를 수행한 다음, 펌프 다운을 통하여 공정 챔버 내의가스를 제거하고, 압력을 대기압으로 낮춘다. 그리고, 공정이 수행된 웨이퍼는 후속 공정을 위하여 이송된다.
상기와 같은 DCS 텅스텐 실리사이드막의 형성 공정에서, 챔버 내부로 제공되는 공정 가스는 가스 유입 방지벽에 의해 반도체 기판의 후면으로 이동되지 않는다. 여기서, 가스 유입 방지벽에 형성되어 있는 압력 조절구에 의한 미량의 공정 가스가 반도체 기판의 후면으로 유입될 수 있으나, 유입되는 공정 가스의 양은 가스 유입 방지벽 및 진공 펌프에 의해 형성되는 공정 챔버 내부의 기류 흐름으로 인해 종래의 지지핀을 사용하여 반도체 기판을 지지하는 경우보다 현저하게 감소된다.
상기와 같은 본 발명에 따르면, 서셉터는 원형 플레이트의 상부면에 구비되어 반도체 기판의 가장자리를 지지하고, 공정 가스가 반도체 기판의 후면으로 유입되는 것을 방지하기 위한 가스 유입 방지벽을 구비한다. 따라서, 공정 챔버 내부로 제공되어 반도체 기판 상에 막을 형성하기 위한 공정 가스가 반도체 기판의 후면으로 유입되지 않으므로 반도체 기판의 후면의 결함 발생이 방지된다. 이는 런 단위로 진행되는 반도체 장치 제조 공정에서 상기 결함에 의해 타 반도체 기판에서 발생 가능한 불량을 사전에 방지할 수 있도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수있음을 이해할 수 있을 것이다.

Claims (5)

  1. 반도체 기판을 가공하기 위한 챔버 내부에 구비되고, 상기 반도체 기판을 지지하기 위한 플레이트; 및
    상기 플레이트 상에 구비되어 상기 반도체 기판의 가장자리 부위를 지지하고, 상기 반도체 기판과 상기 플레이트 사이로 상기 반도체 기판을 가공하기 위한 가스가 유입되는 것을 방지하기 위한 가스 유입 방지벽을 포함하는 것을 특징으로 하는 서셉터.
  2. 제1항에 있어서, 상기 가스 유입 방지벽에는 상기 반도체 기판, 상기 플레이트 및 상기 가스 유입 방지벽으로 한정되는 공간의 압력을 상기 챔버 내부의 압력과 동일하게 조절하기 위한 압력 조절구(wicket)가 형성되어 있는 것을 특징으로 하는 서셉터.
  3. 반도체 기판 상에 막을 형성하기 위한 가스가 제공되고, 상기 가스를 이용하여 상기 반도체 기판 상에 상기 막을 형성하는 공정이 수행되는 공정 챔버; 및
    상기 공정 챔버 내부에 구비되어 상기 반도체 기판을 지지하기 위한 플레이트, 및 상기 플레이트 상에 구비되어 상기 반도체 기판의 가장자리 부위를 지지하며 상기 반도체 기판과 상기 플레이트 사이로 상기 반도체 기판을 가공하기 위한 가스가 유입되는 것을 방지하기 위한 가스 유입 방지벽을 구비하는 서셉터를 포함하는 것을 특징으로 하는 가공 장치.
  4. 제3항에 있어서, 상기 가스 유입 방지벽에는 상기 반도체 기판, 상기 플레이트 및 상기 가스 유입 방지벽으로 한정되는 공간의 압력을 상기 챔버 내부의 압력과 동일하게 조절하기 위한 압력 조절구(wicket)가 형성되어 있는 것을 특징으로 하는 가공 장치.
  5. 제3항에 있어서, 상기 가스를 상기 공정 챔버 내부로 제공하기 위한 가스 제공부; 및
    상기 서셉터 하부에 구비되고, 상기 반도체 기판을 가열하기 위해 상기 서셉터를 가열하는 히터를 더 포함하는 것을 특징으로 하는 가공 장치.
KR1020020018096A 2002-04-02 2002-04-02 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치 KR20030079227A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020018096A KR20030079227A (ko) 2002-04-02 2002-04-02 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020018096A KR20030079227A (ko) 2002-04-02 2002-04-02 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치

Publications (1)

Publication Number Publication Date
KR20030079227A true KR20030079227A (ko) 2003-10-10

Family

ID=32377598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018096A KR20030079227A (ko) 2002-04-02 2002-04-02 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치

Country Status (1)

Country Link
KR (1) KR20030079227A (ko)

Similar Documents

Publication Publication Date Title
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
JP3590416B2 (ja) 薄膜形成方法および薄膜形成装置
JP2981102B2 (ja) 薄膜トランジスタの製造方法
US5399387A (en) Plasma CVD of silicon nitride thin films on large area glass substrates at high deposition rates
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6319728B1 (en) Method for treating a deposited film for resistivity reduction
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
US6326690B2 (en) Method of titanium/titanium nitride integration
TWI674240B (zh) 形成金屬矽化物互連奈米線結構的方法與設備
JP2002124488A (ja) Ｗ（ｃｏ）６からのタングステン膜の堆積方法
JPH06291044A (ja) Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法
JP3077623B2 (ja) プラズマ化学気相成長装置
US20020168840A1 (en) Deposition of tungsten silicide films
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
JP3667038B2 (ja) Ｃｖｄ成膜方法
JPH10321556A (ja) 成膜方法
US20020162500A1 (en) Deposition of tungsten silicide films
JPH03148829A (ja) 熱処理装置
JP3194256B2 (ja) 膜成長方法と膜成長装置
JPH0610140A (ja) 薄膜堆積装置
KR20030079227A (ko) 반도체 기판을 지지하기 위한 서셉터 및 이를 갖는 가공장치
JPH0917705A (ja) 連続熱処理方法
JP4218360B2 (ja) 熱処理装置及び熱処理方法
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JP3263176B2 (ja) 半導体装置の製造方法、半導体装置の製造装置および自然酸化膜を除去する方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination