JPWO2005098913A1 - Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム - Google Patents

Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム Download PDF

Info

Publication number
JPWO2005098913A1
JPWO2005098913A1 JP2006512135A JP2006512135A JPWO2005098913A1 JP WO2005098913 A1 JPWO2005098913 A1 JP WO2005098913A1 JP 2006512135 A JP2006512135 A JP 2006512135A JP 2006512135 A JP2006512135 A JP 2006512135A JP WO2005098913 A1 JPWO2005098913 A1 JP WO2005098913A1
Authority
JP
Japan
Prior art keywords
film
gas
forming
tin
tin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006512135A
Other languages
English (en)
Other versions
JP4811870B2 (ja
Inventor
國弘 多田
國弘 多田
健索 成嶋
健索 成嶋
哲 若林
哲 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006512135A priority Critical patent/JP4811870B2/ja
Publication of JPWO2005098913A1 publication Critical patent/JPWO2005098913A1/ja
Application granted granted Critical
Publication of JP4811870B2 publication Critical patent/JP4811870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

下地のニッケルシリサイド膜表面を清浄化した後、Ｔｉ化合物ガスを用いたＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜し、このＴｉ膜を窒化し、さらに窒化後のＴｉ膜上にＴｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する。

Description

本発明は、半導体装置におけるコンタクトホールやビアホール等に形成されるＴｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラムに関する。
半導体デバイスの製造においては、デバイスの高密度化および高集積化の要請に対応して、回路構成を多層配線構造にする傾向にあり、このため、下層のＳｉ基板やポリシリコンと上層の配線層との接続部であるコンタクトホールや、上下の配線層同士の接続部であるビアホールなどの層間の電気的接続のための埋め込み技術が重要になっている。
このようなコンタクトホールやビアホールの埋め込みには、一般にＡｌやＷ等の金属、あるいはこれらを主体とする合金が用いられるが、このような金属や合金と、Ｓｉ基板や下層のポリシリコンとの電気的コンタクトを図るために、これらの埋め込みに先立ってホールの内側にまずＴｉ膜を成膜して下地Ｓｉとの反応によりコンタクト層としてチタンシリサイド（ＴｉＳｉ）膜を形成し、さらに埋込材料のバリアメタルとしてＴｉＮ膜を成膜することが行われている。
これらＴｉ膜およびＴｉＮ膜の成膜には、デバイスの微細化および高集積化が進んでも電気抵抗が増加せず良質な膜を形成することが期待でき、しかもステップカバレッジを良好にすることができる化学的蒸着（ＣＶＤ）が用いられている。
ＣＶＤによるＴｉ膜およびＴｉＮ膜の成膜には、成膜ガスとしてＴｉＣｌ４を使用するため、反応生成物としてＣｌ２やＨＣｌが発生し、Ｔｉ膜の成膜後にＴｉＮを成膜する際に、これら反応生成物によりＴｉ膜がエッチングされてしまい、上層のＴｉＮ膜との密着不良および埋め込み金属を成膜する際の熱ストレス等により、Ｔｉ膜の部分で膜剥がれが生じてしまうという問題が生じる。
このような問題に対し、従来は、Ｔｉ膜の成膜後、引き続きＮＨ３ガスを供給してＴｉ膜を窒化処理し、その後ＴｉＮ膜を成膜する方法が採られている。この方法によれば、Ｔｉ膜を窒化することでＣｌ２やＨＣｌによるエッチングが防止され、Ｔｉ膜部分での膜剥がれを防止することができる。
ところで、近時、デバイスの高速化の観点から、Ｔｉ膜成膜の際に下地Ｓｉとの界面にコンタクト層としてチタンシリサイド（ＴｉＳｉ）を形成することに代えて、Ｔｉ膜の下地としてよりコンタクト特性が良好なコバルトシリサイド（ＣｏＳｉ２）等の金属シリサイドを形成することが行われつつある。例えば、特許文献１では、コンタクトホール底部に形成されたコバルトシリサイド膜上にＴｉ／ＴｉＮ膜を成膜する方法が提案されている。この特許文献１では、清浄化されたコバルトシリサイド膜表面にＴｉ膜を成膜して、良好な界面を形成することが記載されている。また、最近では、ロジックコンタクトに有効な金属シリサイドとして、ニッケルシリサイド（ＮｉＳｉ等）が注目されている。しかしながら、ニッケルシリサイドは５００℃を越えるとＮｉＳｉから高抵抗相（Ｎｉ５Ｓｉ２、Ｎｉ３Ｓｉ）に相転移するため、ニッケルシリサイド膜上に５００℃以上の高温でＴｉ／ＴｉＮ膜を成膜すると、ＮｉＳｉが高抵抗相に変化して比抵抗が大きくなり、その結果、コンタクト抵抗が大きくなってしまう。これを防止するために、ニッケルシリサイド膜上にＴｉ／ＴｉＮ膜を成膜する場合には、Ｔｉ膜成膜、Ｔｉ膜の窒化処理およびＴｉＮ膜成膜を５００℃以下の成膜温度で実施する必要がある。そのため、Ｔｉ膜成膜、Ｔｉ膜の窒化処理およびＴｉＮ膜成膜を５００℃以下で行う低温成膜が指向されつつある。また、近時、デバイスの微細化によりＳｉ基板に形成される不純物拡散層が薄くなってきており、高温処理による不純物拡散層の拡散を抑制する観点から、Ｓｉ基板上にＴｉ／ＴｉＮ膜を形成する場合においても、低温成膜および薄膜化が要求されている。
しかしながら、上記特許文献１では、このような低温成膜については全く考慮されていない。Ｔｉ膜成膜、Ｔｉ膜の窒化処理およびＴｉＮ膜成膜を５００℃以下で行う低温成膜の場合には、通常の６００℃以上の比較的高温での成膜と異なり、Ｔｉ膜成膜後に窒化処理を行ってもＴｉ膜の窒化が十分に進まず、このように窒化が不十分な状態でＴｉＮ膜の成膜を行うと、上述したように、成膜ガスの反応生成物により窒化されていない部分（下地との界面側）のＴｉ膜がエッチングされ、上層のＴｉＮ膜との密着性不良および埋め込み金属を成膜する際の熱ストレス等により、Ｔｉ膜の部分で膜剥がれが生じてしまう場合がある。さらに、５００℃以下の低温成膜を行っても、コンタクト抵抗が高くなってしまう場合がある。
特開２００３−５９８６１号公報
本発明の目的は、Ｓｉ基板またはその上の金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する場合に、低温成膜であっても、コンタクト抵抗が小さく、かつ、膜剥がれを抑制することができるＴｉ膜およびＴｉＮ膜の成膜方法、およびこのような成膜方法により形成されるコンタクト構造、ならびにこのような成膜方法を実行するための制御を行うコンピュータ読取可能な記憶媒体およびコンピュータプログラムを提供することにある。
本発明の第１の観点によれば、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する成膜方法であって、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程とを具備するＴｉ膜およびＴｉＮ膜の成膜方法が提供される。
本発明の第２の観点によれば、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する方法であって、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、前記Ｔｉ化合物ガスを停止し前記ＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことによりＴｉＮ膜を成膜する工程と
を具備するＴｉ膜およびＴｉＮ膜の成膜方法が提供される。
本発明の第３の観点によれば、基板上に形成されたニッケルシリサイド膜上にＴｉ膜およびＴｉＮ膜を成膜する方法であって、前記ニッケルシリサイド膜の表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜するとともに、ニッケルシリサイド膜とＴｉ膜との界面にニッケルシリサイドとＴｉとの反応層を形成する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、前記Ｔｉ化合物ガスを停止し前記ＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことによりＴｉＮ膜を成膜する工程とを具備するＴｉ膜およびＴｉＮ膜の成膜方法が提供される。
本発明の第４の観点によれば、Ｓｉ基板または金属シリサイド膜からなる下地上に形成されるコンタクト構造であって、前記下地上に、Ｔｉ化合物ガスを用いたＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜し、前記Ｔｉ膜を窒化し、窒化後のＴｉ膜上にＴｉ化合物ガスおよびＮとＨとを含むガスを用いたＣＶＤによりＴｉＮ膜を成膜することにより形成され、前記下地上に形成されるＳｉまたは金属シリサイドとＴｉとの反応層と、前記反応層の上に形成された２層構造のＴｉＮ膜とからなるコンタクト構造が提供される。
本発明の第５の観点によれば、ニッケルシリサイド膜上に形成されるコンタクト構造であって、前記ニッケルシリサイド膜上に、Ｔｉ化合物ガスを用いたＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜し、前記Ｔｉ膜を窒化し、窒化後のＴｉ膜上にＴｉ化合物ガスおよびＮとＨとを含むガスを用いたＣＶＤによりＴｉＮ膜を成膜することにより形成され、前記ＮｉＳｉ膜上に形成されるニッケルシリサイドとＴｉとの反応層と、前記反応層の上に形成された２層構造のＴｉＮ膜とからなる、コンタクト構造が提供される。
本発明の第６の観点によれば、コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、前記制御プログラムは、実行時に、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程とを実行して、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜するように成膜装置を制御する、コンピュータ読取可能な記憶媒体が提供される。
本発明の第７の観点によれば、コンピュータ上で動作し、実行時に、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程とを実行して、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜するように成膜装置を制御するソフトウエアを含むコンピュータプログラムが提供される。
上記Ｔｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面、典型的にはＮｉＳｉ膜の表面を清浄化する工程は、プラズマによるスパッタエッチングを用いることができる。また、前記プラズマによるスパッタエッチングは、誘導結合プラズマにより行うことができる。さらに、前記プラズマによるスパッタエッチングはＡｒガスを用いて好適に行うことができる。
上記Ｔｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面、典型的にはＮｉＳｉ膜の表面を清浄化する工程は、励起されたガスを用いて行うことができる。また、前記下地表面を清浄化する工程は、Ｈを含むガスおよび／またはＮを含むガスのプラズマを形成し、そのプラズマをＳｉ基板が収容された処理容器内に導入するとともに、前記処理容器内にＮＦ３ガスを導入して前記プラズマによりＮＦ３ガスを励起し、励起されたＮＦ３ガスにより行うことができる。この場合に、励起されたガスを前記下地表面に作用させた後に、前記基板を熱処理することにより、得られた反応生成物を熱分解して揮発させることができる。
上記Ｔｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面、典型的にはＮｉＳｉ膜の表面を清浄化する工程は、下地表面に複数のガスを供給して前記下地表面で化学反応を生じさせることにより行うことができる。また、前記下地表面を清浄化する工程は、下地表面にＨＦガスおよびＮＨ３ガスを供給することにより行うことができる。この場合に、下地表面にＨＦガスおよびＮＨ３ガスを供給して化学反応を生じさせた後に、前記基板を熱処理することにより、得られた反応生成物を熱分解して揮発させることができる。
上記Ｔｉ膜およびＴｉＮ膜の成膜方法において、前記ＴｉＮ膜は、膜厚が３ｎｍ以上５０ｎｍ以下の範囲であることが好ましい。また、前記Ｔｉ成膜の際の基板温度が３００〜５００℃に設定されることが好ましい。
上記Ｔｉ膜およびＴｉＮ膜の成膜方法において、基板表面の金属シリサイドとして、Ｎｉ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、およびＰｄからなる群から選択された金属のシリサイドを用いることができる。
本発明によれば、Ｓｉ基板またはその上のニッケルシリサイド（ＮｉＳｉ）のような金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する場合に、Ｔｉ膜の成膜に先立って、適宜の方法で下地表面を清浄化し、その上にＴｉ化合物ガスを用いてＣＶＤによりＴｉ膜を成膜し、そのＴｉ膜厚を２ｎｍ以上１０ｎｍ未満に設定したので、Ｔｉと下地の反応層を良好に形成して接触抵抗を小さくすることができ、しかもＴｉ膜を十分に窒化することができるようになる。その結果、低温成膜であってもコンタクト抵抗を低く、かつ、Ｔｉ膜部分での膜剥がれを有効に防止することができる。
また、ＴｉＮ膜を成膜する際に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、Ｔｉ化合物ガスを停止しＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことにより、第１ステップで成膜されたＴｉＮ膜が第２ステップのアニールにより効率的に脱Ｃｌされ、低温成膜であっても残留塩素が少なく比抵抗の小さい良質な膜質のＴｉＮ膜を形成することができ、その結果、ＴｉＮ膜のクラックの発生を一層効果的に抑制することができ、ＴｉＮ膜の膜剥がれをより確実に防止することができる。
Ｔｉ膜の成膜に先立って行われる下地表面の清浄化処理をプラズマによるスパッタエッチングで行うことにより、下地表面の自然酸化膜を効率良く除去することができ、下地表面とＴｉとの反応性を良好にすることができる。
また、下地表面の清浄化処理を、例えばリモートプラズマにより励起されたガスで行うことにより、清浄化処理が化学的作用を主体として行うことができるので、清浄化処理の際の下地へのダメージを低減することができる。そして、このような化学的作用を及ぼして形成された反応生成物は、例えば熱処理により熱分解することにより揮発され、下地表面の自然酸化膜を完全に除去することができる。
さらに、下地表面の清浄化処理を、下地表面に複数のガス、例えばＨＦガスおよびＮＨ３ガスを供給して前記下地表面で化学反応を生じさせて行うことにより、下地へのダメージを一層低減することができる。そして、このような化学的作用を及ぼして形成された反応生成物は、例えば熱処理により熱分解することにより揮発され、下地表面の自然酸化膜を完全に除去することができる。
本発明の第１の実施形態に係るＴｉ膜およびＴｉＮ膜の成膜方法の工程を説明するための工程図。 本発明の第１の実施形態に係るＴｉ膜およびＴｉＮ膜の成膜方法の工程を説明するための工程図。 本発明の第１の実施形態に係るＴｉ膜およびＴｉＮ膜の成膜方法の工程を説明するための工程図。 本発明の第１の実施形態に係るＴｉ膜およびＴｉＮ膜の成膜方法の工程を説明するための工程図。 本発明の成膜方法を実施するためのマルチチャンバータイプの成膜システムの一例を示す概略構成図。 図１の成膜システムに搭載されたプラズマクリーニング装置を示す断面図。 図１の成膜システムに搭載されたＴｉ膜成膜装置を示す断面図。 図１の成膜システムに搭載されたＴｉＮ膜成膜装置を示す断面図。 本発明の成膜方法を実施するためのマルチチャンバータイプの成膜システムの他の例を示す概略構成図。 図６の成膜システムに搭載された励起ガスクリーニング装置を示す断面図。 図６の成膜システムに搭載された熱処理装置を示す断面図。 本発明の成膜方法を実施するためのマルチチャンバータイプの成膜システムのさらに他の例を示す概略構成図。 図９の成膜システムに搭載された反応ガスクリーニング装置を示す断面図。 図９の成膜システムに搭載された熱処理装置のガス供給系の好ましい例を示す図。 Ｔｉ膜厚とコンタクト抵抗との関係を示すグラフ。 ＴｉＮ膜厚とコンタクト抵抗との関係を示すグラフ。 基板温度とコンタクト抵抗との関係を示すグラフ。 ＴｉＮ膜厚とＴｉＮ膜の応力との関係を示すグラフ。
以下、添付図面を参照して本発明の実施形態について説明する。
図１Ａ〜１Ｄは、本発明に係るＴｉ膜およびＴｉＮ膜の成膜方法の一実施形態を説明するための工程図である。
まず、図１Ａに示すように、半導体基板であるＳｉ基板１上に、金属シリサイドであるニッケルシリサイド（ＮｉＳｉ）膜２が形成され、かつ、ニッケルシリサイド膜２上の層間絶縁膜３にニッケルシリサイド膜２に達するコンタクトホール４が形成された状態において、ニッケルシリサイド膜２の表面に形成された極薄い自然酸化膜等を除去してニッケルシリサイド膜２表面を清浄化し、活性な清浄面とする（工程１）。これにより、ニッケルシリサイドとＴｉとの反応性を良好にすることができる。
清浄化処理としては、（１）プラズマによるスパッタエッチング、（２）励起されたガスによる化学的反応が主体の処理、および、（３）純粋な化学反応および熱分解を利用した処理等種々の手法を採用することができる。
上記（１）のスパッタエッチングに用いるプラズマとしては、誘導結合プラズマが好ましい。誘導結合プラズマは、プラズマ密度が高く、イオンによる下地へのアタックが小さいので、ニッケルシリサイド膜２表面に与えるダメージは小さい。また、低電子温度でより高密度のＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）を用いたマイクロ波プラズマを用いてさらに低ダメージの清浄化処理を行うこともできる。
また、上記（２）は励起されたガスによる処理であり、プラズマ雰囲気を用いないのでニッケルシリサイド膜２へのダメージをより小さくすることができる。この際のガス励起源としてはリモートプラズマが好ましい。さらに上記（３）は純粋な化学反応および熱分解のみを利用するのでニッケルシリサイド膜２へのダメージをさらに一層小さくすることができる。
工程１の清浄化処理の後、引き続き、図１Ｂに示すように、ニッケルシリサイド膜２の清浄な表面に、ＴｉＣｌ４等のＴｉ化合物ガスを用いたＣＶＤによってＴｉ膜５を２ｎｍ以上１０ｎｍ未満の膜厚で成膜し、ニッケルシリサイド膜２とＴｉ膜５との界面に、ニッケルシリサイド（ＮｉＳｉ）とＴｉとの反応層６を例えば１〜１０ｎｍの厚さで形成する（工程２）。次いで、図１Ｃで示すように、例えば、ＮＨ３ガスを用いてＴｉ膜５に窒化処理を施す（工程３）。
その後、図１Ｄに示すように、窒化されたＴｉ膜５上に、ＴｉＣｌ４等のＴｉ化合物ガスおよびＮＨ３等のＮとＨとを含むガスを用いたＣＶＤによってＴｉＮ膜７を成膜する（工程４）。
以上の成膜工程により、下地のニッケルシリサイド膜２上に、ニッケルシリサイドとＴｉとの反応層６と、濃度の異なる２層構造のＴｉＮ膜、すなわち窒化されたＴｉ膜５およびＴｉＮ膜７とからなるコンタクト構造が形成される。そして、ＴｉＮ膜７上に、Ａｌ、Ｗ、Ｃｕ等を成膜してコンタクトホール４の埋め込みと配線の形成を行い、Ｓｉ基板との電気的コンタクト（オーミックコンタクト）を図るようになっている。
このような成膜工程においては、上記工程１のように、ニッケルシリサイド膜２表面に形成された酸化物を除去して清浄化することで、その表面はＴｉとの反応性が高い状態となり、その上にＴｉ膜５を成膜することにより、ニッケルシリサイド膜２とＴｉ膜５との界面にニッケルシリサイドとＴｉとの均一な反応層６を形成することができ、その結果、接触抵抗を小さくすることができる。このため、５００℃以下の低温成膜であってもコンタクト抵抗の低抵抗化が可能となる。
Ｔｉ膜５の膜厚は、２ｎｍ未満の場合には、Ｔｉの不足によりニッケルシリサイド膜２との界面の均一な反応層６の形成が阻害され、界面モホロジーが悪く接触抵抗が大きくなるため、コンタクト抵抗が大きくなるおそれがある。一方、１０ｎｍ以上の場合には、上記工程３のＴｉ膜の窒化が不十分となることにより、Ｔｉ膜の部分、特にＴｉ膜と層間絶縁膜３との間で膜剥がれが生じやすい。したがって、上記工程２のように、Ｔｉ膜５を膜厚２ｎｍ〜１０ｎｍ未満で成膜することで、コンタクト部分の反応層６の形成に十分なＴｉ膜厚を確保しつつ、Ｔｉ膜の窒化も十分に行われるようにすることができ、コンタクト抵抗の低抵抗化および膜剥がれの抑制を達成することができる。
上記工程４のＴｉＮ膜７の成膜は、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、Ｔｉ化合物ガスを停止しＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことが好ましい。このような交互的なガスフローを行うことにより、第１ステップで成膜されたＴｉＮ膜７が第２ステップの期間に、熱により効率的に脱Ｃｌされるので、５００℃以下の低温成膜であっても残留塩素が少なく比抵抗の小さい良質な膜質のＴｉＮ膜７を形成することができ、クラックの発生を抑制することができ、その結果、ＴｉＮ膜７の膜剥がれを有効に防止できる。ＴｉＮ膜７の膜厚は、膜厚が小さいほどコンタクト抵抗の低抵抗化に有効であるが、小さすぎると金属等の配線材料の拡散バリア性が不十分となる。したがって、ＴｉＮ膜７の膜厚は、３〜５０ｎｍに設定することが好ましく、５〜２０ｎｍの範囲がより好ましい。これにより、コンタクト抵抗が低くかつ金属等の配線材料の拡散に対するバリア性に優れたＴｉＮ膜を得ることができる。
以上のように、本実施形態によれば、ニッケルシリサイド膜２上にＴｉ膜およびＴｉＮ膜を成膜する場合に、Ｔｉ膜の成膜に先立って、下地であるニッケルシリサイド膜２の表面を清浄化し、さらに、Ｔｉ膜厚を２ｎｍ以上１０ｎｍ未満として下地との反応層が良好に形成されかつＴｉ膜の窒化が十分に行われるようにするので、５００℃以下の低温成膜であっても、コンタクト抵抗の低抵抗化が可能となり、かつ、膜剥がれを抑制することができる。そして、このように低温成膜による不具合を解消することができるので、低温成膜により、ニッケルシリサイド膜２を比抵抗の小さい低抵抗相のＮｉＳｉに維持しつつ、低温成膜による不具合を発生させずに、極めて良好なコンタクトが達成される。低温成膜下で生成される低抵抗相のＮｉＳｉは、ＮｉとＳｉ基板の不純物拡散層中のＳｉとが１対１で結合した状態であるため、例えば常にＣｏとＳｉとが１対２で結合して形成されるコバルトシリサイド（ＣｏＳｉ２）膜と比較して、不純物拡散層中のＳｉの消費が少なく、不純物拡散層領域が狭くなるといった不具合が生じ難い。このため、良好なコンタクト特性が得られる点において有利である。したがって、ニッケルシリサイド膜を下地として、低温成膜によりＴｉ／ＴｉＮ膜を成膜して形成される本実施形態のコンタクト構造は、次世代のコンタクト構造として有望である。
次に、本実施形態の上記工程１〜４を実施するための具体的な装置構成について説明する。図２は、本実施形態の上記工程１〜４を実施するためのマルチチャンバータイプの成膜システムの一例を示す概略構成図である。
図２に示すように、この成膜システム１００は、半導体基板であるＳｉウエハ（以下、単にウエハと記す）を搬送するための六角形をなすウエハ搬送室１１を有しており、その４辺には、それぞれ所定の処理装置が接続される接続ポート１１ａ，１１ｂ，１１ｃ，１１ｄを有している。接続ポート１１ａには上記工程１の清浄化処理を実施するためのプラズマクリーニング装置１２が接続され、接続ポート１１ｂには上記工程２および３のＴｉ膜成膜およびＴｉ膜の窒化処理を実施するＴｉ膜成膜装置１３が接続され、接続ポート１１ｃには上記工程４のＴｉＮ膜成膜を実施するＴｉＮ膜成膜装置１４が接続されている。接続ポート１１ｄには処理装置が接続されていないが、必要に応じて適宜の処理装置が接続可能となっている。また、ウエハ搬送室１１の他の２つの辺にはそれぞれロードロック室１６，１７が設けられている。これらロードロック室１６，１７のウエハ搬送室１１と反対側にはウエハ搬入出室１８が設けられており、ウエハ搬入出室１８のロードロック室１６，１７と反対側にはウエハＷを収容可能な３つのフープ（ＦＯＵＰ）Ｆを取り付けるポート１９，２０，２１が設けられている。
プラズマクリーニング装置１２、Ｔｉ膜成膜装置１３、ＴｉＮ膜成膜装置１４およびロードロック室１６，１７は、同図に示すように、ゲートバルブＧを介して接続され、これらは各ゲートバルブＧを開放することによりウエハ搬送室１１と連通され、各ゲートバルブＧを閉じることによりウエハ搬送室１１から遮断される。また、ロードロック室１６，１７のウエハ搬入出室１８に接続される部分にもゲートバルブＧが設けられており、ロードロック室１６，１７は、ゲートバルブＧを開放することによりウエハ搬入出室１８に連通され、これらを閉じることによりウエハ搬入出室１８から遮断される。
ウエハ搬送室１１内には、プラズマクリーニング装置１２、Ｔｉ膜成膜装置１３、ＴｉＮ膜成膜装置１４、およびロードロック室１６，１７に対して、ウエハＷの搬入出を行うウエハ搬送装置２２が設けられている。このウエハ搬送装置２２は、ウエハ搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２３の先端にウエハＷを保持する２つのブレード２４ａ，２４ｂを有しており、これら２つのブレード２４ａ，２４ｂは互いに反対方向を向くように回転・伸縮部２３に取り付けられている。なお、このウエハ搬送室１１内は、図示しない真空ポンプにより所定の真空度に保持されるようになっている。また、処理装置１２、１３、１４との間でウエハを搬入出する際は、ウエハ搬送室１１の真空度を高くして、処理室内の雰囲気がウエハ搬送室内へ侵入しないようにしている。
ウエハ搬入出室１８の天井部にはＨＥＰＡフィルタ（図示せず）が設けられており、このＨＥＰＡフィルタを通過した清浄な空気がウエハ搬入出室１８内にダウンフロー状態で供給され、大気圧の清浄空気雰囲気でウエハＷの搬入出が行われるようになっている。ウエハ搬入出室１８のフープＦ取り付け用の３つのポート１９，２０，２１にはそれぞれシャッター（図示せず）が設けられており、これらポート１９，２０，２１にウエハＷを収容したまたは空のフープが直接取り付けられ、取り付けられた際にシャッターが外れて外気の侵入を防止しつつウエハ搬出入室１８と連通するようになっている。また、ウエハ搬入出室１８の側面にはアライメントチャンバー２５が設けられており、そこでウエハＷのアライメントが行われる。
ウエハ搬入出室１８内には、フープＦに対するウエハＷの搬入出およびロードロック室１６，１７に対するウエハＷの搬入出を行うウエハ搬送装置２６が設けられている。このウエハ搬送装置２６は、多関節アーム構造を有しており、フープＦの配列方向に沿ってレール２８上を走行可能となっており、その先端のハンド２７上にウエハＷを載せてその搬送を行う。
プラズマクリーニング装置１２、Ｔｉ膜成膜装置１３、ＴｉＮ膜成膜装置１４、ウエハ搬送装置２２，２６、および他の構成部は、コンピュータからなる制御部２００に接続されて制御される構成となっている。また、制御部２００には、工程管理者が成膜システム１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース２０１が接続されている。さらに、制御部２００には、成膜システム１００で実行される各種処理を制御部２００の制御にて実現するための制御プログラムや、処理条件に応じて成膜システム１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部２０２が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部２０２の所定位置にセットするようになっていてもよい。さらに、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース２０１からの指示等にて任意のレシピを記憶部２０２から呼び出して制御部２００に実行させることで、制御部２００の制御下で、成膜システム１００での所望の処理が行われる。なお、制御部２００は、各構成部を直接制御するようにしてもよいし、各構成部に個別のコントローラを設けそれを介して制御するようにしてもよい。
このような成膜システム１００においては、まず、大気圧の清浄空気雰囲気に保持されたウエハ搬入出室１８内のウエハ搬送装置２６により、いずれかのフープＦからウエハＷを一枚取り出してアライメントチャンバー２５に搬入し、ウエハＷの位置合わせを行う。次いで、ウエハＷをロードロック室１６，１７のいずれかに搬入し、そのロードロック室内を真空引きした後、ウエハ搬送室１１内のウエハ搬送装置２２によりそのロードロック室内のウエハを取り出し、ウエハＷをプラズマクリーニング装置１２に装入してＮｉＳｉ膜表面の自然酸化膜を除去し、その後ウエハＷをＴｉ膜成膜装置１３に装入してＴｉ膜の成膜を行い、Ｔｉ成膜後のウエハＷを引き続きＴｉＮ膜成膜装置１４に装入してＴｉＮ膜の成膜を行う。すなわち、この成膜システム１００では、ニッケルシリサイド膜の清浄化処理、Ｔｉ成膜、ＴｉＮ成膜を、真空を破ることなくｉｎ ｓｉｔｕで行う。その後成膜後のウエハＷをウエハ搬送装置２２によりロードロック室１６，１７のいずれかに搬入し、その中を大気圧に戻した後、ウエハ搬入出室１８内のウエハ搬送装置２６によりロードロック室内のウエハＷを取り出し、いずれかのフープＦに収容される。このような動作を１ロットのウエハＷに対して行い、１ロットの処理が終了する。
次に、上記プラズマクリーニング装置１２について具体的に説明する。
このプラズマクリーニング装置１２は、誘導結合プラズマ（ＩＣＰ）によるスパッタエッチングにより、下地となるニッケルシリサイド膜の表面を清浄化するためのものであり、図３に示すように、略円筒状のチャンバー３１と、チャンバー３１の上方にチャンバー３１に連続して設けられた略円筒状のベルジャー３２とを有している。チャンバー３１内には被処理体であるウエハＷを水平に支持するための例えばＡｌＮ等のセラミックスからなるサセプタ３３が円筒状の支持部材３４に支持された状態で配置されている。サセプタ３３の外縁部にはウエハＷをクランプするクランプリング３５が設けられている。また、サセプタ３３内にはウエハＷを加熱するためのヒーター３６が埋設されており、このヒーター３６はヒーター電源３９から給電されることにより被処理体であるウエハＷを所定の温度に加熱する。さらに、サセプタ３３には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン３３ａがサセプタ３３の表面に対して突没可能に設けられている。なお、これらウエハ支持ピン３３ａの昇降機構は後述するＴｉ成膜装置と同様に構成されている。
ベルジャー３２は、例えば石英、セラミックス材料等の電気絶縁材料で形成されており、その周囲にはアンテナ部材としてのコイル３７が巻回されている。コイル３７には高周波電源３８が接続されている。高周波電源３８は３００ｋＨｚ〜６０ＭＨｚ、好ましくは４５０ｋＨｚの周波数を有している。そして、高周波電源３８からコイル３７に高周波電力を供給することにより、ベルジャー３２内に誘導電磁界が形成されるようになっている。
ガス供給機構４０は、処理ガスをチャンバー３１内に導入するためのものであり、所定のガスのガス供給源、ならびに各ガス供給源からの配管、開閉バルブ、および流量制御のためのマスフローコントローラ（いずれも図示せず）を有している。チャンバー３１の側壁にはガス導入ノズル４２が設けられており、上記ガス供給機構４０から延びる配管４１がこのガス導入ノズル４２に接続されており、所定のガスがガス導入ノズル４２を介してチャンバー３１内に導入される。
処理ガスとしては、Ａｒ、Ｎｅ、Ｈｅが例示され、それぞれ単体で用いることができる。また、Ａｒ、Ｎｅ、ＨｅのいずれかとＨ２との併用、およびＡｒ、Ｎｅ、ＨｅのいずれかとＮＦ３との併用であってもよい。本実施形態で用いる好適な例としては、Ａｒ単独を挙げることができる。
チャンバー３１の底壁には、排気管４３が接続されており、この排気管４３には真空ポンプを含む排気装置４４が接続されている。そして排気装置４４を作動させることによりチャンバー３１およびベルジャー３２内を所定の真空度まで減圧することができる。
また、チャンバー３１の側壁にはゲートバルブＧが設けられており、このゲートバルブＧを介して上述したようにウエハ搬送室１１とつながっている。
さらに、サセプタ３３内には、例えば、モリブデン線等をメッシュ状に編み込んでなる電極４５が埋設され、この電極４５には、例えば１３．５６ＭＨｚの高周波電源４６が接続されておりバイアスが印加されるようになっている。
このように構成されるプラズマクリーニング装置１２においては、ゲートバルブＧを開にして、チャンバー３１内にウエハＷを装入し、ウエハ支持ピン３３ａをアップさせた状態でその上にウエハＷを受け取る。その後、ゲートバルブＧを閉じ、排気装置４４によりチャンバー３１およびベルジャー３２内を排気して所定の減圧状態にし、ヒーター３６によりウエハＷを例えば２００℃に加熱する。引き続き、ガス供給機構４０からガス導入ノズル４２を介してチャンバー３１内に第１のＡｒガスを、例えば０．５Ｌ／ｍｉｎの流量で導入し、チャンバー３１内の圧力を例えば１０Ｐａとし、その状態を維持して第２のＡｒガスを例えば０．００３５Ｌ／ｍｉｎの流量でチャンバー３１内に供給する。そして、この状態を例えば５秒間保持した後、高周波電源３８からコイル３７に高周波電力を供給してベルジャー３２内に誘導電磁界を形成することにより、高圧の状態で誘導結合プラズマを生成する。この際の高周波電源３８のパワーは、好ましくは２００〜２０００Ｗ、例えば１１００Ｗ程度である。そして、この状態を例えば１０秒間保持してプラズマを安定させた後、ウエハ支持ピン３３ａをダウンさせてサセプタ３３にウエハＷを載置しクランプリング３５によりクランプする。その後、Ａｒガスの流量を徐々に減少させ、チャンバー内圧力を、例えば０．０６６Ｐａと低圧にする。最終的なＡｒガス流量は、好ましくは０．００１〜０．０５Ｌ／ｍｉｎ、例えば０．００３５Ｌ／ｍｉｎで、段階的にプラズマを安定させる。この状態では、ウエハはエッチングされない。そして、Ａｒガス流量が安定した時点で、サセプタ３３の電極４５に、高周波電源４６から好ましくは５０〜１５００Ｗ、例えば８００Ｗ程度の高周波電力を供給し、バイアス電圧を印加することによりウエハＷにＡｒイオンが引き込まれ、ウエハ表面がエッチングされる。
このようにして誘導結合プラズマをウエハＷに作用させて、Ｓｉ基板上に形成されたＮｉＳｉ膜表面の自然酸化膜等をＡｒスパッタエッチングにより除去し、その表面を清浄化する。これにより、ＮｉＳｉ膜表面を清浄化してＴｉと反応しやすい状態にすることができる。この場合に誘導結合プラズマは高密度であるから、比較的低いエネルギーであり、下地のＮｉＳｉ膜へのダメージを極力小さくして効率良く自然酸化膜を除去することができる。
次に、上記工程２および３のＴｉ膜成膜およびＴｉ膜の窒化処理を実施するためのＴｉ膜成膜装置１３について、具体的に説明する。
図４は、Ｔｉ膜成膜装置１３を示す断面図である。このＴｉ膜成膜装置１３は、プラズマＣＶＤによりＴｉ膜を成膜する装置であり、気密に構成された略円筒状のチャンバー５１を有しており、その中にはウエハＷを水平に支持するためのサセプタ５２がその中央下部に設けられた円筒状の支持部材５３により支持された状態で配置されている。このサセプタ５２はＡｌＮ等のセラミックスからなり、その外縁部にはウエハＷをガイドするためのガイドリング５４が設けられている。また、サセプタ５２にはヒーター５５が埋め込まれており、このヒーター５５はヒーター電源５６から給電されることによりウエハＷを所定の温度に加熱する。サセプタ５２には、下部電極として機能する電極５８がヒーター５５の上に埋設されている。
チャンバー５１の天壁５１ａには、絶縁部材５９を介してシャワーヘッド６０が設けられている。このシャワーヘッド６０は、上段ブロック体６０ａ、中段ブロック体６０ｂ、下段ブロック体６０ｃで構成されている。下段ブロック体６０ｃの外周近傍には、リング状をなすヒーター９６が埋設されており、このヒーター９６はヒーター電源９７から給電されることにより、シャワーヘッド６０を所定温度に加熱することが可能となっている。
下段ブロック体６０ｃにはガスを吐出する吐出孔６７と６８とが交互に形成されている。上段ブロック体６０ａの上面には、第１のガス導入口６１と、第２のガス導入口６２とが形成されている。上段ブロック体６０ａの中では、第１のガス導入口６１から多数のガス通路６３が分岐している。中段ブロック体６０ｂにはガス通路６５が形成されており、上記ガス通路６３が水平に延びる連通路６３ａを介してこれらガス通路６５に連通している。さらにこのガス通路６５が下段ブロック体６０ｃの吐出孔６７に連通している。また、上段ブロック体６０ａの中では、第２のガス導入口６２から多数のガス通路６４が分岐している。中段ブロック体６０ｂにはガス通路６６が形成されており、上記ガス通路６４がこれらガス通路６６に連通している。さらにこのガス通路６６が中段ブロック体６０ｂ内に水平に延びる連通路６６ａに接続されており、この連通路６６ａが下段ブロック体６０ｃの多数の吐出孔６８に連通している。そして、上記第１および第２のガス導入口６１，６２は、それぞれ後述するガス供給機構７０のガスライン７８，８０に接続されている。
ガス供給機構７０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源７１、Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源７２、Ａｒガスを供給する第１のＡｒガス供給源７３、還元ガスであるＨ２ガスを供給するＨ２ガス供給源７４、窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源７５、Ａｒガスを供給する第２のＡｒガス供給源７６を有している。そして、ＣｌＦ３ガス供給源７１にはＣｌＦ３ガス供給ライン７７が、ＴｉＣｌ４ガス供給源７２にはＴｉＣｌ４ガス供給ライン７８が、第１のＡｒガス供給源７３には第１のＡｒガス供給ライン７９が、Ｈ２ガス供給源７４にはＨ２ガス供給ライン８０が、ＮＨ３ガス供給源７５にはＮＨ３ガス供給ライン８０ａが、第２のＡｒガス供給源７６には第２のＡｒガス供給ライン８０ｂが、それぞれ接続されている。また、図示しないが、Ｎ２ガス供給源も有している。そして、各ガスラインにはマスフローコントローラ８２およびマスフローコントローラ８２を挟んで２つのバルブ８１が設けられている。
前記第１のガス導入口６１にはＴｉＣｌ４ガス供給源７２から延びるＴｉＣｌ４ガス供給ライン７８が接続されており、このＴｉＣｌ４ガス供給ライン７８にはＣｌＦ３ガス供給源７１から延びるＣｌＦ３ガス供給ライン７７および第１のＡｒガス供給源７３から延びる第１のＡｒガス供給ライン７９が接続されている。また、前記第２のガス導入口６２にはＨ２ガス供給源７４から延びるＨ２ガス供給ライン８０が接続されており、このＨ２ガス供給ライン８０には、ＮＨ３ガス供給源７５から延びるＮＨ３ガス供給ライン８０ａ、第２のＡｒガス供給源７６から延びる第２のＡｒガス供給ライン８０ｂが接続されている。したがって、プロセス時には、ＴｉＣｌ４ガス供給源７２からのＴｉＣｌ４ガスが第１のＡｒガス供給源７３からのＡｒガスとともにＴｉＣｌ４ガス供給ライン７８を介してシャワーヘッド６０の第１のガス導入口６１からシャワーヘッド６０内に至り、ガス通路６３，６５を経て吐出孔６７からチャンバー５１内へ吐出される一方、Ｈ２ガス供給源７４からのＨ２ガスが第２のＡｒガス供給源７６からのＡｒガスとともにＨ２ガス供給ガスライン８０を介してシャワーヘッド６０の第２のガス導入口６２からシャワーヘッド６０内に至り、ガス通路６４，６６を経て吐出孔６８からチャンバー５１内へ吐出される。すなわち、シャワーヘッド６０は、ＴｉＣｌ４ガスとＨ２ガスとが全く独立してチャンバー５１内に供給されるポストミックスタイプとなっており、これらは吐出後に混合され反応が生じる。
シャワーヘッド６０には、整合器９９を介して高周波電源８４が接続されており、成膜の際にこの高周波電源８４からシャワーヘッド６０に、例えば４５０ｋＨｚの高周波電力が供給されることにより、シャワーヘッド６０および電極５８の間に高周波電界が生じ、チャンバー５１内に供給された成膜ガスをプラズマ化し、Ｔｉ膜を成膜するようになっている。
チャンバー５１の底壁５１ｂの中央部には円形の穴８５が形成されており、底壁５１ｂにはこの穴８５を覆うように下方に向けて突出する排気室８６が設けられている。排気室８６の側面には排気管８７が接続されており、この排気管８７には排気装置８８が接続されている。そしてこの排気装置８８を作動させることによりチャンバー５１内を所定の真空度まで減圧することが可能となっている。
サセプタ５２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン８９がサセプタ５２の表面に対して突没可能に設けられ、これらウエハ支持ピン８９は支持板９０に固定されている。そして、ウエハ支持ピン８９は、エアシリンダ等の駆動機構９１により支持板９０を介して昇降される。
チャンバー５１の側壁には、ウエハ搬送室１１との間でウエハＷの搬入出を行うための搬入出口９２と、この搬入出口９２を開閉するゲートバルブＧとが設けられている。
このように構成される装置において、上記工程２および３のＴｉ膜成膜およびＴｉ膜の窒化処理を行う際には、まず、排気装置８８によりチャンバー５１内を排気して所定の真空状態とし、ヒーター５５によりサセプタ５２を所定温度に加熱するとともに、ヒーター９６によりシャワーヘッド６０を所定温度に加熱する。
この状態で高周波電源８４からシャワーヘッド６０に高周波電力を印加しつつ、ＴｉＣｌ４ガス供給源７２、第１のＡｒガス供給源７３から第１のガス導入口６１へＴｉＣｌ４ガスおよびＡｒガスを供給し、Ｈ２ガス供給源７４、第２のＡｒガス供給源７６から第２のガス導入口６２へＨ２ガスおよびＡｒガスを供給し、それぞれガス吐出孔６７，６８から吐出する。これによりチャンバー５１内にこれらガスのプラズマを生成させ、チャンバー５１の内壁およびシャワーヘッド６０等のチャンバー内部材のプリコート処理を行っておく。この際のガス流量は、ＴｉＣｌ４ガス：０．００１〜０．０２Ｌ／ｍｉｎ、Ｈ２ガス：１．５〜４Ｌ／ｍｉｎ、Ａｒガス：０．３〜１．６Ｌ／ｍｉｎ程度である。これにより、ウエハＷ上にＴｉ膜を成膜する際に、ウエハＷの温度変化を略一定にすることができる。
プリコート処理が終了後、ＴｉＣｌ４ガス、Ｈ２ガスの供給および高周波電源８４からシャワーヘッド６０への高周波電力の供給を停止し、シャワーヘッド６０を介して第１および第２のＡｒガス供給源７３および７６、Ｎ２ガス供給源からＡｒガス、Ｎ２ガスを徐々に流量を増加させてチャンバー５１内に導入（ランプアップ）し、ヒーター５５によりチャンバー５１内を予備加熱する。この予備加熱を、例えば１５秒間行った後、Ａｒガス、Ｎ２ガスの供給を停止し、排気装置８８によりチャンバー５１内を急激に真空排気して引き切り状態とし、ゲートバルブＧを開にして真空状態のウエハ搬送室１から搬入出口９２を介してウエハＷをチャンバー５１内へ搬入して、サセプタ５２上にウエハＷを載置する。
次いで、第１および第２のＡｒガス供給源７３および７６、Ｈ２ガス供給源からシャワーヘッド６０を介してＡｒガス、Ｈ２ガスを、チャンバー５１内が所定の圧力になるまで徐々に流量を増加させて導入し（ランプアップ）、チャンバー５１内のガス圧が徐々に上昇するようにしてウエハＷの反りを抑制する。これらガスの最終的な好ましい流量範囲は、Ａｒガス：０．３〜３Ｌ／ｍｉｎ、Ｈ２ガス：１．５〜６Ｌ／ｍｉｎである。この状態で所定時間保持して、ウエハＷに対して予備加熱を行う。この予備加熱は、例えば１４秒間実施される。また、この際の圧力は、好ましくは２６０〜１３３３Ｐａ、例えば６６７Ｐａである。
ウエハＷに対する予備加熱の終了後、第１および第２のＡｒガス供給源７３および７６、Ｈ２ガス供給源７４から供給されるＡｒガス、Ｈ２ガスの流量を維持したまま、ＴｉＣｌ４ガスを好ましくは０．００１〜０．０２Ｌ／ｍｉｎの流量でプリフローを行う。このプリフローは、例えば１５秒間実施される。
次に、成膜に先立って高周波電源８４からシャワーヘッド６０に高周波電力を印加して、チャンバー５１内にプラズマを生成する（プリプラズマ）。この際の高周波電源８４のパワーは、好ましくは３００〜２０００Ｗ、例えば８００Ｗである。
そして、ガス流量、圧力、高周波電力を同じに保ったまま、ＴｉＣｌ４ガスをチャンバー５１側に切り換え、Ａｒガス、Ｎ２ガス、ＴｉＣｌ４ガスのプラズマを生成することにより、所定の厚さのＴｉ膜が成膜される。
Ｔｉ膜を成膜する際のウエハＷの加熱温度は、下地のニッケルシリサイド膜を高抵抗相に相転移させない観点から、３００〜５００℃、例えば４５０℃程度が好ましい。また、シャワーヘッド６０は、４５０〜５００℃に加熱される。
このようにしてＴｉ膜を成膜し、その膜厚を２ｎｍ以上１０ｎｍ未満とすることにより、下地のニッケルシリサイド膜との反応層が良好に形成され、接触抵抗を小さくすることができるので、５００℃以下の低温成膜であってもコンタクト抵抗を低くすることができる。
Ｔｉ膜の成膜後、ＴｉＣｌ４ガスの供給および高周波電源８４からシャワーヘッド６０への給電を停止し、他のガスであるＡｒガスとＨ２ガスを流したまま成膜後処理を行う。この成膜後処理は、例えば２秒間実施される。その後、Ｈ２ガスの流量を低下させ、Ａｒガス流量を維持して、チャンバー５１内のパージを、例えば４秒間行う。
その後、同一チャンバー内で連続して成膜したＴｉ膜の窒化処理を行う。窒化処理は、ＡｒガスとＨ２ガスの流量を維持したまま、ＮＨ３ガスを好ましくは０．５〜３Ｌ／ｍｉｎ、例えば１．５Ｌ／ｍｉｎの流量で１０秒間程度流し、その後、ガスの供給を維持したまま高周波電源８４からシャワーヘッド６０に高周波電力を供給して、これらのガスのプラズマにより実施される。この際の高周波電源８４のパワーは３００〜１２００Ｗ、例えば８００Ｗである。
所定時間経過後、高周波電源８４からシャワーヘッド６０への給電を中止し、ガス流量および真空度を徐々に減じて、Ｔｉ成膜およびＴｉ膜の窒化処理を終了する。
上述のようにＴｉ膜の膜厚を２ｎｍ以上１０ｎｍ未満とし、かつ、このような窒化処理を行うことにより、Ｔｉ膜が十分に窒化され、次のＴｉＮ成膜時のＴｉ膜のエッチングを防止して、Ｔｉ膜の部分での膜剥がれを生じ難くすることができる。
次に、引き続き行われる上記工程４のＴｉＮ膜の成膜を実施するためのＴｉＮ膜成膜装置１４について、具体的に説明する。
図５は、ＴｉＮ膜成膜装置１４を示す断面図である。このＴｉＮ膜成膜装置１４は、熱ＣＶＤによりＴｉＮ膜を成膜する装置であり、プラズマ生成手段およびシャワーヘッドを加熱する手段が存在せず、ガス供給機構のガス系が多少異なる以外は、ほぼＴｉ膜成膜装置１３と同一の構成を有しているので、ガス供給機構以外は、図４と同じ符号を付して説明を省略する。
ガス供給機構１１０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源１１１、Ｔｉ化合物ガスであるＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源１１２、Ｎ２ガスを供給する第１のＮ２ガス供給源１１３、窒化ガスであるＮＨ３ガスを供給するＮＨ３ガス供給源１１４、Ｎ２ガスを供給する第２のＮ２ガス供給源１１５を有している。そして、ＣｌＦ３ガス供給源１１１にはＣｌＦ３ガス供給ライン１１６が、ＴｉＣｌ４ガス供給源１１２にはＴｉＣｌ４ガス供給ライン１１７が、第１のＮ２ガス供給源１１３には第１のＮ２ガス供給ライン１１８が、ＮＨ３ガス供給源１１４にはＮＨ３ガス供給ライン１１９が、第２のＮ２ガス供給源１１５には第２のＮ２ガス供給ライン１２０が、それぞれ接続されている。また、図示しないがＡｒガス供給源も有している。そして、各ガス供給ラインにはマスフローコントローラ１２２およびマスフローコントローラ１２２を挟んで２つのバルブ１２１が設けられている。
シャワーヘッド６０の第１のガス導入口６１にはＴｉＣｌ４ガス供給源１１２から延びるＴｉＣｌ４ガス供給ライン１１７が接続されており、このＴｉＣｌ４ガス供給ライン１１７にはＣｌＦ３ガス供給源１１１から延びるＣｌＦ３ガス供給ライン１１６および第１のＮ２ガス供給源１１３から延びる第１のＮ２ガス供給ライン１１８が接続されている。また、第２のガス導入口６２にはＮＨ３ガス供給源１１４から延びるＮＨ３ガス供給ライン１１９が接続されており、このＮＨ３ガス供給ライン１１９には、第２のＮ２ガス供給源１１５から延びる第２のＮ２ガス供給ライン１２０が接続されている。したがって、プロセス時には、ＴｉＣｌ４ガス供給源１１２からのＴｉＣｌ４ガスが第１のＮ２ガス供給源１１３からのＮ２ガスとともにＴｉＣｌ４ガス供給ライン１１７を介してシャワーヘッド６０の第１のガス導入口６１からシャワーヘッド６０内に至り、ガス通路６３，６５を経て吐出孔６７からチャンバー５１内へ吐出される一方、ＮＨ３ガス供給源１１４からの窒化ガスであるＮＨ３ガスが第２のＮ２ガス供給源１１５からのＮ２ガスとともにＮＨ３ガス供給ライン１１９を介してシャワーヘッド６０の第２のガス導入口６２からシャワーヘッド６０内に至り、ガス通路６４，６６を経て吐出孔６８からチャンバー５１内へ吐出される。
このように構成される装置において、上記工程４のＴｉＮ膜成膜を行う際には、まず、チャンバー５１内を排気装置８８により引き切り状態とし、第１および第２のＮ２ガス供給源１１３および１１５からＮ２ガスをシャワーヘッド６０を介してチャンバー５１内に導入しつつ、ヒーター５５によりチャンバー５１内を予備加熱する。温度が安定した時点で、第１のＮ２ガス供給源１１３、ＮＨ３ガス供給源１１４およびＴｉＣｌ４ガス供給源１１２からそれぞれＮ２ガス、ＮＨ３ガスおよびＴｉＣｌ４ガスをシャワーヘッド６０を介して所定流量で導入し、チャンバー内圧力を所定値に維持しつつプリフローを行う。そして、ガス流量および圧力を同じに保ったまま、ヒーター５５による加熱によりチャンバー５１内壁、排気室８６内壁およびシャワーヘッド６０等のチャンバー内部材表面にＴｉＮ膜をプリコートする。これにより、ウエハＷ上にＴｉＮ膜を成膜する際に、ウエハＷの温度変化を略一定にすることができる。
プリコート処理が終了後、ＮＨ３ガスおよびＴｉＣｌ４ガスを停止し、第１および第２のＮ２ガス供給源１１３および１１５からＮ２ガスをパージガスとしてチャンバー５１内に供給してチャンバー５１内のパージを行い、その後、必要に応じて、Ｎ２ガスおよびＮＨ３ガスを流し、成膜したＴｉＮ薄膜の表面の窒化処理を行う。これにより、ＴｉＮ膜が脱Ｃｌされ、膜中の残留塩素を低減することができ、膜を安定化させることができる。
その後、排気装置８８によりチャンバー５１内を急激に真空排気して引き切り状態とし、ゲートバルブＧを開にして、真空状態のウエハ搬送室１１からウエハ搬送装置２２により搬入出口９２を介してウエハＷをチャンバー５１内へ搬入し、サセプタ５２上にウエハＷを配置する。
そして、第１および第２のＮ２ガス供給源１１３および１１５、ＮＨ３ガス供給源１１４からシャワーヘッド６０を介してＮ２ガスおよびＮＨ３ガスを、チャンバー５１内が所定の圧力になるまで徐々に上昇するように導入する。これらガスの最終的な流量は、第１および第２のＮ２ガス供給源１１３および１１５からのＮ２ガスが、好ましくはそれぞれ０．０５〜３Ｌ／ｍｉｎ、ＮＨ３ガスが好ましくは０．００５〜０．３Ｌ／ｍｉｎであり、チャンバー内圧力は４０〜６７０Ｐａ程度である。この状態で所定時間保持して、ウエハＷを例えば３００〜５００℃で予備加熱する。この予備加熱は、例えば３０秒間実施される。この場合、ＮＨ３ガス流量をＮ２ガスよりも低い分圧で加熱するので、例えば下地膜が酸化されている場合等は、インキュベーションに効果がある。
ウエハＷに対する予備加熱の終了後、第１および第２のＮ２ガス供給源１１３および１１５から供給されるＮ２ガスの流量を維持したまま、ＴｉＣｌ４ガス供給源１１２からＴｉＣｌ４ガスを好ましくは０．０１〜０．０８Ｌ／ｍｉｎの流量でプリフローを行う。このプリフローは、例えば１５秒間実施される。そして、第１および第２のＮ２ガス供給源１１３および１１５からパージガスとしてＮ２ガスをチャンバー５１内に導入し、チャンバー内のパージを例えば６秒間行う。この際の第１および第２のＮ２ガス供給源１１３および１１５からのＮ２ガス流量は、例えばそれぞれ１Ｌ／ｍｉｎである。一方、チャンバー５１内のパージとともに、ＮＨ３ガスの流量を好ましくは０．０１〜０．０８Ｌ／ｍｉｎとしてプリフローを行う。
その後、Ｎ２ガスの流量を例えば０．１７Ｌ／ｍｉｎに減じ、ガス流量が安定した時点で、ＴｉＮ膜の成膜を開始する。まず、ＴｉＣｌ４ガス、ＮＨ３ガスを、第１および第２のＮ２ガス供給源１１３，１１５からのＮ２ガスにキャリアさせてチャンバー５１内に供給する。この際に、ウエハＷはヒーター５５により加熱されているから、熱ＣＶＤによりＴｉＮ膜が成膜される（第１ステップ）。この第１ステップは、例えば１６秒間実施される。その後、ＴｉＣｌ４ガスおよびＮＨ３ガスを停止し、第１および第２のＮ２ガス供給源１１３および１１５からのＮ２ガスの流量を、例えばそれぞれ１Ｌ／ｍｉｎに増加して、パージガスとしてチャンバー５１内に導入し、チャンバー５１内のパージを行う。その後、ＮＨ３ガスを第２のＮ２ガス供給源１１５からのＮ２ガスにキャリアさせてチャンバー５１内に導入し、Ｎ２ガスおよびＮＨ３ガスによるＴｉＮ膜のアニールおよび窒化処理である第２ステップを行う。この第２ステップは、例えば５秒間実施される。
以上のＴｉＣｌ４ガスのプリフローから第２ステップまでを１サイクルとして複数サイクル、好ましくは３サイクル以上、例えば１２〜２４回程度繰り返す。このときのガスの切替は、コントローラ１２３によりバルブを切り替えることにより行われる。このようにして、所定の厚さのＴｉＮ膜が成膜される。
ＴｉＮ膜を成膜する際のウエハＷの加熱温度は、下地のＮｉＳｉ膜を高抵抗相に相転移させない観点から、３００〜５００℃が好ましく、例えば４５０℃程度である。
上記第１ステップおよび第２ステップを交互に繰り返す交互的なガスフローによりＴｉＮ膜を成膜することにより、第１ステップで成膜されたＴｉＮ膜が第２ステップのアニールにより効率的に脱Ｃｌされ、膜中の残留塩素を著しく低くすることができ、低温成膜であっても残留塩素が少なく比抵抗の小さい良質のＴｉＮ膜を成膜することができる。これにより、ＴｉＮ膜のクラックの発生を抑制することができ、Ｔｉ膜との密着性が向上し、その結果、ＴｉＮ膜の膜剥がれを有効に防止することができる。また、ＴｉＮ膜の膜厚を３〜５０ｎｍ、好ましくは５〜２０ｎｍとすることで、コンタクト抵抗が低くかつバリア性にも優れたＴｉＮ膜を得ることができる。
このように、清浄化処理を行うプラズマクリーニング装置１２、Ｔｉ膜成膜装置１３およびＴｉＮ膜成膜１４を用いて、上記工程１〜４を順次実施することにより、本発明のＴｉ膜およびＴｉＮ膜の成膜方法を実施することができる。
なお、Ｔｉ膜成膜、窒化処理およびＴｉＮ膜成膜を、１つのＴｉ膜成膜装置１３を用いて、ガスの切り換えおよびプラズマ生成のＯＮ／ＯＦＦ等を行うことにより連続的に実施してもよい。この場合、効率的な処理が可能となる。また、この場合には、ＴｉＮ膜成膜装置１４は不要である。
次に、成膜システムの他の例について説明する。図６は、マルチチャンバータイプの成膜システムの他の例を示す概略構成図である。
図６に示すように、この成膜システム１００′は、成膜システム１００の清浄化処理を行うためのプラズマクリーニング装置１２の代わりに、励起ガスクリーニング装置１２ａを用い、かつ、成膜システム１００では処理装置が接続されていなかった接続ポート１１ｄに熱処理装置１５ａを配置している以外は、基本的に上記成膜システム１００と同じ構造を有しているので、成膜システム１００と同じものには同じ符号を付して説明を省略する。この成膜システム１００′では、清浄化処理が励起ガスクリーニング装置１２ａと熱処理装置１５ａで行われる他は、成膜システム１００と同様に処理が行われる。
次に、励起ガスクリーニング装置１２ａの構造例について説明する。
図７は励起ガスクリーニング装置１２ａの構造の一例を示す断面図である。この励起ガスクリーニング装置１２ａは、励起されたガスによる化学的反応が主体の清浄化処理を行うものであり、マイクロ波リモートプラズマにより励起ガスを形成するものである。この励起ガスクリーニング装置１２ａは、ウエハＷを収容する気密に構成された略円筒状のチャンバー１３１と、チャンバー１３１内に処理ガスを供給するガス供給機構１４０と、マイクロ波により処理ガスを励起するためのプラズマを生成するプラズマ発生機構１５０とを有している。
チャンバー１３１の中には被処理体であるウエハＷを水平に支持するためのサセプタ１３２が円筒状の支持部材１３３により支持された状態で配置されている。サセプタ１３２の外縁部にはウエハＷをクランプするためのクランプリング１３４が設けられている。また、サセプタ１３２の内部には冷媒流路１３６が設けられおり、冷媒流路１３６には冷媒供給源１３８から冷媒が供給されるようになっている。そして、冷媒流路１３６に冷媒を通流させることにより、サセプタ１３２の温度ひいてはウエハＷの温度を例えば常温に制御することが可能である。冷媒の温度および制御温度によっては、サセプタ１３２内にヒーターを設けてもよい。さらに、サセプタ１３２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ１３２の表面に対して突没可能に設けられている。なお、ウエハ支持ピンおよびその昇降機構は上述したＴｉ成膜装置１３に示したものと同様に構成されている。
ガス供給機構１４０は、Ｎ２を供給するＮ２供給源１４１、Ｈ２を供給するＨ２供給源１４２およびＮＦ３を供給するＮＦ３供給源１４３を有しており、これらにはそれぞれガスライン１４４，１４５および１４６が接続されている。各ガスラインにはバルブ１４７およびマスフローコントローラ１４８が設けられている。
プラズマ発生機構１５０は、チャンバー１３１の上方に設けられたプラズマ生成室１５１と、マイクロ波を発生するマイクロ波発生電源１５２と、このマイクロ波発生電源１５２で発生したマイクロ波をプラズマ生成室１５１に導く導波管１５３と、プラズマ生成室１５１で生成したプラズマをチャンバー１３１の天壁１３１ａを介してチャンバー１３０内に導くプラズマ導入筒１５４とを有している。
ガス供給機構１４０のうち、Ｎ２供給源１４１に接続されたガスライン１４４およびＨ２供給源１４２に接続されたガスライン１４５はプラズマ生成室１５１に繋がっており、マイクロ波発生電源１５２から導波管１５３を経てプラズマ生成室１５１に導入されたマイクロ波によりガスライン１４４，１４５を経て供給されたＮ２ガスおよびＨ２ガスがプラズマ化され、そのプラズマがプラズマ導入筒１５４を経てチャンバー１３１に導入される。一方、ＮＦ３供給源１４３に接続されたガスライン１４６は、チャンバー１３１の天壁１３１ａからチャンバー１３１に挿入された複数のガス導入ノズル１４９に接続されており、ＮＦ３ガスがこのガス導入ノズル１４９からチャンバー内に導入される。ガス導入ノズル１４９はガスをシャワー状に吐出するものであってもよい。
チャンバー１３１の底壁には、排気管１５５が接続されており、この排気管１５５には真空ポンプを含む排気装置１５６が接続されている。そして排気装置１５６を作動させることによりチャンバー１３１内を所定の真空度まで減圧することができる。
また、チャンバー１３１の側壁にはゲートバルブＧが設けられており、このゲートバルブＧを開にした状態でウエハＷが隣接する搬送室１１との間で搬送されるようになっている。
このように構成される励起ガスクリーニング装置１２ａにおいては、排気装置１５６によりチャンバー１３１内を排気して所定の減圧状態にし、所定のガスを流した状態で、ゲートバルブＧを開にして、搬送装置２２により真空状態の搬送室１１からチャンバー１３１内にウエハＷを装入し、サセプタ１３２上に載置してクランプリング１３４によりクランプする。その後、ゲートバルブＧを閉じる。
そして、Ｎ２供給源１４１およびＨ２供給源１４２からプラズマ生成室１５１内にＮ２およびＨ２を導入しつつ、マイクロ波発生電源１５２から導波管１５３を介してプラズマ生成室１５１内にマイクロ波を導入して、これらガスのプラズマにより活性種を生成し、その活性種をチャンバー内に導入する。一方、ＮＦ３供給源１４３からガスライン１４６およびガス導入ノズル１４９を介してチャンバー１３１内にＮＦ３を導入し、チャンバー１３１内に導入されたＮ２およびＨ２の活性種によりＮＦ３ガスを励起させる。そして、この励起ガスによりウエハＷのニッケルシリサイド膜表面の自然酸化膜に化学的作用が及ぼされ、以下の反応が進行して、熱による分解が可能な（ＮＨ４）２ＳｉＦ６等が生成される。
ＳｉＯ２＋４ＨＦ→ＳｉＦ４＋２Ｈ２Ｏ
ＳｉＦ４＋２ＮＨ３＋２ＨＦ→（ＮＨ４）２ＳｉＦ６
この処理の後、ゲートバルブＧが開かれ、ウエハＷが搬送装置２２により搬送室１１に取り出される。その後、このウエハＷを熱処理装置１５ａに搬入して熱処理することにより、上記反応成分が分解・揮発して、自然酸化膜が除去される。
このようなマイクロ波リモートプラズマは高エネルギーであるから効率良くかつほぼ完全に自然酸化膜を除去することができる。しかも上述の励起ガスが自然酸化膜に対して主に化学的作用を及ぼすから、下地のニッケルシリサイド膜に対する物理的ダメージを上述のプラズマによるスパッタエッチの場合に比べて低くすることができる。
励起ガスクリーニング装置１２ａにおける処理条件は、例えば圧力が０．１３３〜１３３Ｐａ、好ましくは０．１３３〜２６．６Ｐａ、ウエハ温度が−２０〜１００℃、好ましくは０〜５０℃、ガス流量がＨ２：０．０１〜０．２Ｌ／ｍｉｎ好ましくは０．０２〜０．１Ｌ／ｍｉｎ、ＮＦ３：０．０２〜０．２Ｌ／ｍｉｎ、好ましくは０．０７〜０．１８Ｌ／ｍｉｎ、Ｎ２：０．２〜２Ｌ／ｍｉｎ、好ましくは０．７〜１．５Ｌ／ｍｉｎ、マイクロ波発生電源５２の周波数が２．４５ＧＨｚ、出力が１００〜１０００Ｗ、好ましくは２００から７００Ｗである。
次に、熱処理装置１５ａについて説明する。
図８は熱処理装置１５ａの構造の一例を示す断面図である。この熱処理装置１５ａは、ウエハＷを収容する気密に構成された略円筒状のチャンバー１６１を有しており、チャンバー１６１内にはウエハＷを載置して加熱するための加熱プレート１６２が設けられている。加熱プレート１６２の内部にはヒーター１６３が設けられおり、その上に載置されたウエハＷを加熱するようになっている。ヒーター１６３にはヒーター電源１６４が接続されている。また、加熱プレート１６２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）が加熱プレート１６２の表面に対して突没可能に設けられている。なお、ウエハ支持ピンおよびその昇降機構は上述したＴｉ膜成膜装置１３に示したものと同様に構成されている。
チャンバー１６１の底壁には、排気管１６５が接続されており、この排気管１６５には真空ポンプを含む排気装置１６６が接続されている。そして排気装置１６６を作動させることによりチャンバー１６１内を所定の真空度まで減圧することができる。
チャンバー１６１の側壁には、ガスライン１６７を介してＮ２ガス供給源１６８が接続されており、このＮ２ガス供給源１６８からガスライン１６７を介して不活性ガスとしてのＮ２ガスがチャンバー１６１内に導入され、不活性ガス雰囲気で熱処理が行われるようになっている。ガスライン１６７には、マスフローコントローラ１７０およびそれを挟んで２つのバルブ１６９が設けられている。なお、供給される不活性ガスはＮ２ガスに限らず、Ａｒガス等他の不活性ガスであってもよい。
また、上述したゲートバルブＧがチャンバー１６１の側壁に設けられており、このゲートバルブＧを開にした状態でウエハＷが隣接する搬送室１１との間で搬送されるようになっている。
このような熱処理装置１５ａにおいては、不活性ガスであるＮ２ガスをチャンバー１６１内に導入した状態でヒーター１６３によりウエハＷの温度を１００〜５００℃程度に加熱して、励起ガスクリーニング装置１２ａ内での処理によりウエハＷ上に生成された（ＮＨ４）２ＳｉＦ６等を熱分解し、昇華させ、排気する。
次に、成膜システムのさらに他の例について説明する。図９は、マルチチャンバータイプの成膜システムのさらに他の例を示す概略構成図である。
図９に示すように、この成膜システム１００″は、成膜システム１００の清浄化処理を行うためのプラズマクリーニング装置１２の代わりに、反応ガスクリーニング装置（プラズマレスドライクリーニング装置）１２ｂを用い、かつ、成膜システム１００では処理装置が接続されていなかった接続ポート１１ｄに熱処理装置１５ｂを配置している以外は、基本的に上記成膜システム１００と同じ構造を有しているので、成膜システム１００と同じものには同じ符号を付して説明を省略する。この成膜システム１００″では、清浄化処理が反応ガスクリーニング装置１２ｂと熱処理装置１５ｂで行われる他は、成膜システム１００と同様に処理が行われる。
次に、反応ガスクリーニング装置１２ｂの構造例について説明する。
図１０は反応ガスクリーニング装置１２ｂの構造の一例を示す断面図である。この反応ガスクリーニング装置１２ｂは、反応ガスによる化学的反応により清浄化処理を行うものである。
この反応ガスクリーニング装置１２ｂは、ウエハＷを収容する気密に構成された略円筒状のチャンバー１７１を有しており、その中にはウエハＷを水平に支持するためのサセプタ１７２が配置されている。サセプタ１７２の内部には冷媒流路１７４が設けられおり、冷媒流路１７４には冷媒供給源１７６から冷媒が供給されるようになっている。そして、冷媒流路１７４に冷媒を通流することにより、サセプタ１７２の温度ひいてはウエハＷの温度を例えば常温に制御することが可能である。冷媒の温度および制御温度によっては、サセプタ１７２内にヒーターを設けてもよい。また、サセプタ１７２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ１７２の表面に対して突没可能に設けられている。なお、ウエハ支持ピンおよびその昇降機構は上述したＴｉ成膜装置１３に示したものと同様に構成されている。
チャンバー１７１の天壁１７１ａには、シャワーヘッド１８０が設けられている。シャワーヘッド１８０は下層部１８１および上層部１８２の２層構造となっており、これら下層部１８１および上層部１８２にはそれぞれ第１バッファ空間１８３および第２バッファ空間１８４を有している。上層部１８２の上面は蓋部材１８５で塞がれており、蓋部材１８５にはＮＨ３ガスを導入するＮＨ３ガス導入部１８６およびＨＦガスを導入するＨＦガス導入部１８７が形成されている。ＮＨ３ガス導入部１８６は第１バッファ空間１８３に接続されており、ＨＦガス導入部１８７はガス導入路１８７ａを経て第２バッファ空間１８４に接続されている。そして、第１バッファ空間１８３から下方に向けてＮＨ３ガスを吐出するＮＨ３ガス吐出孔１８８、および第２バッファ空間１８４から下方に向けてＨＦガスを吐出するＨＦガス吐出孔１８９が形成されている。
上記ＮＨ３ガス導入部１８６にはＮＨ３ガスライン１９０を介してＮＨ３ガス供給源１９２が接続されており、このＮＨ３ガス供給源１９２からＮＨ３ガスライン１９０を経てＮＨ３ガス導入部１８６にＮＨ３ガスが供給される。一方、上記ＨＦガス導入部１８７にはＨＦガスライン１９１を介してＨＦガス供給源１９３が接続されており、このＨＦガス供給源１９３からＨＦガスライン１９１を経てＨＦガス導入部１８７にＨＦガスが供給される。そして、各ガスラインにはマスフローコントローラ１９５およびマスフローコントローラ１９５を挟んで２つのバルブ１９４が設けられている。ＮＨ３ガス導入部１８６およびＨＦガス導入部１８７にそれぞれ供給されたＮＨ３ガスおよびＨＦガスは、シャワーヘッド１８０内で上述のように互いに独立した経路を通ってＮＨ３ガス吐出孔１８８およびＨＦガス吐出孔１８９から全く独立してチャンバー１７１内に供給されるポストミックスタイプとなっている。
チャンバー１７１の底壁には、排気管１９６が接続されており、この排気管１９６には真空ポンプを含む排気装置１９７が接続されている。そして排気装置１９７を作動させることによりチャンバー１７１内を所定の真空度まで減圧することができる。
また、チャンバー１７１の側壁にはゲートバルブＧが設けられており、このゲートバルブＧを開にした状態でウエハＷが隣接する搬送室１１との間で搬送されるようになっている。
このように構成される反応ガスクリーニング装置１２ｂにおいては、排気装置１９７によりチャンバー１７１内を排気して所定の減圧状態にし、ゲートバルブＧを開にして、搬送装置２２により真空状態の搬送室１１からチャンバー１７１内にウエハＷを装入し、サセプタ１７２上に載置する。その後、ゲートバルブＧを閉じる。
ヒーター１７３および冷媒によりウエハＷの温度を所定の温度にした状態で、ＮＨ３ガス供給源１９２およびＨＦガス供給源１９３からＮＨ３ガスライン１９０およびＨＦガスライン１９１およびシャワーヘッド１８０を介して、ＮＨ３ガスおよびＨＦガスを別個独立にチャンバー１７１内に所定流量で導入する。
これらガスにより、ウエハＷのニッケルシリサイド膜表面の自然酸化膜に化学的作用が及ぼされ、以下の反応が進行して、熱による分解が可能な（ＮＨ４）２ＳｉＦ６等が生成される。
ＳｉＯ２＋４ＨＦ→ＳｉＦ４＋２Ｈ２Ｏ
ＳｉＦ４＋２ＮＨ３＋２ＨＦ→（ＮＨ４）２ＳｉＦ６
この処理の後、ゲートバルブＧが開かれ、ウエハＷが搬送装置２２により搬送室１１に取り出される。その後、このウエハＷを熱処理装置１５ｂに搬入して熱処理することにより、上記反応成分が分解・揮発して、自然酸化膜が除去される。
ＨＦガスとＮＨ３ガスは反応性が良く、上記反応およびその後の熱処理により効率良くかつほぼ完全に自然酸化膜を除去することができる。しかもＨＦガスとＮＨ３ガスを供給してニッケルシリサイド膜表面の自然酸化膜と反応させるという純粋な化学的作用のみによるので、下地のニッケルシリサイド膜に対する物理的ダメージを一層小さくすることができる。また、高アスペクト比のコンタクトやビアの底の自然酸化膜を効果的に除去することができる。さらに、層間膜との選択性が大きいのでエッチングやダメージも極めて小さい。
反応ガスクリーニング装置１２ｂにおける処理条件は、例えば圧力が０．６７〜１３３．３Ｐａ、ウエハ温度が１０〜３０℃、ガス流量がＮＨ３：１０〜８０ｍＬ／ｍｉｎ、ＨＦ：１０〜８０ｍＬ／ｍｉｎが例示される。
次に、熱処理装置１５ｂについて説明する。
この熱処理装置１５ｂの構造は、図８に示す熱処理装置１５ａと同じである。すなわち、チャンバー１６１内をＮ２ガス等の不活性ガス雰囲気にした状態で加熱プレート１６２にて１００〜２５０℃程度にウエハＷを加熱し、ウエハＷ上に生成された（ＮＨ４）２ＳｉＦ６等を熱分解して、ＳｉＦ４，ＮＨ３、ＨＦとして昇華させ、排気する。
このようにしてニッケルシリサイド膜上の自然酸化膜は完全に除去することができるが、反応ガスとしてＮＨ３ガスおよびＨＦガスを用いているので、その際にＮＨ３Ｆ等のＮ−Ｈ系の副生成物が生じ、これがデポとしてチャンバー１６１内壁に付着してしまう。
これを防止するためには、熱処理時にチャンバー１６１内に導入するＮ２ガス等の不活性ガスを高温にすることが有効である。すなわち、熱処理時に２５０℃以上の高温のＮ２ガスを導入すれば、チャンバー１６１内壁へのデポの付着を防止することができる。また、このように高温ガスを導入することにより、ウエハの熱処理時間を短縮することが可能である。
また、熱処理時に常に高温のＮ２ガス等の不活性ガスを導入するのではなく、定期的にまたは所定量のデポが付着した時点で、付着したデポを揮発させるようにしてもよい。この場合には、熱処理を行っていないときに、チャンバー１６１内に１００〜２５０℃程度のＮ２ガスを導入する。これにより、デポとして付着した固体であるＮＨ３ＦのようなＮ−Ｈ系副生成物が昇華し、デポを除去することができる。
この場合に、熱処理装置１５ｂに導入するＮ２ガスは、例えば図１１に示すように、ガスライン１６７にＮ２ガスを加熱するためのヒーター２０３を設けて、そのヒーター２０３により加熱するようにすることができる。
次に、実際に本発明の効果を確認した結果について説明する。
（１）膜剥がれ抑制効果
まず、絶縁膜を形成したＳｉウエハを準備し、図４のＴｉ膜成膜装置１３および図５のＴｉＮ成膜装置１４を用いて、上述のようにＴｉ成膜、Ｔｉ膜の窒化処理、およびＴｉＮ成膜を行って製造したサンプルの膜剥がれの有無を調査した。ここでは、ＴｉＮ膜の膜厚を２０ｎｍと一定にし、Ｔｉ膜の膜厚を２ｎｍ、５ｎｍ、７ｎｍ、１０ｎｍと変化させた。Ｔｉ膜およびＴｉＮ膜の成膜時の基板温度は、それぞれ４５０℃である。膜剥がれは、目視観察および変色（膜剥がれが生じている部分は変色している）によって把握した。
その結果、Ｔｉ膜厚が本発明の範囲内である２ｎｍ、５ｎｍ、７ｎｍのサンプルについては、目視による膜剥がれおよび変色が全く見られず、膜剥がれが全く生じていないことが確認された。これに対して、Ｔｉ膜厚が本発明の範囲外である１０ｎｍのサンプルでは、膜剥がれおよび変色が確認された。
（２）コンタクト抵抗の低抵抗化
次に、Ｓｉウエハ上にＮｉＳｉ膜および絶縁膜を形成した後、ＮｉＳｉ膜に達するコンタクトホールを形成し、さらに、Ｔｉ成膜、Ｔｉ膜の窒化処理、ＴｉＮ成膜、およびＷ膜の成膜を行い、下地ＮｉＳｉ膜とＷ膜との間のコンタクト抵抗を測定した結果について説明する。ここでは、Ｔｉ成膜およびＴｉＮ成膜の際の基板温度を４５０℃、ＴｉＮ膜厚を２０ｎｍと一定にし、Ｔｉ膜厚を本発明の範囲内である２ｎｍ、５ｎｍ、７ｎｍと変化させた。この実験でのコンタクトホール径は０．１８μｍである。
図１２に、Ｔｉ膜厚とコンタクト抵抗との関係を示す。図示のように、いずれのサンプルについても、コンタクト抵抗が４．２Ω以下と許容範囲内であることが確認された。特に、Ｔｉ膜厚が５ｎｍのサンプルは、コンタクト抵抗が３．５Ωと十分に低く、良好な結果を得ることができた。
さらに、Ｔｉ成膜およびＴｉＮ成膜の際の基板温度を４５０℃、Ｔｉ膜厚を５ｎｍと一定にし、ＴｉＮ膜の膜厚を本発明の範囲内である１０ｎｍ、２０ｎｍとした場合の、コンタクト抵抗の測定結果を図１３に示す。図示のように、いずれのサンプルについても３．５Ω以下と十分に低く、良好な結果を得ることができた。
さらにまた、Ｔｉ膜厚を５ｎｍ、ＴｉＮ膜厚を２０ｎｍと一定にし、Ｔｉ膜およびＴｉＮ膜の成膜時の基板温度を、４５０℃、５００℃と変化させた場合の、コンタクト抵抗の測定結果を図１４に示す。図示のように、いずれのサンプルについても、コンタクト抵抗が許容範囲内であることが確認された。
（３）クラック抑制効果
次に、ＴｉＮの成膜を、上述した交互的なガスフローにより成膜した場合のクラック抑制効果を確認した実験について説明する。
ここでは、ＴｉＮの成膜を、交互的なガスフローを行う成膜の場合（交互的ガスフロー成膜）と、交互的なガスフローを行わない通常のＣＶＤによる成膜の場合（通常ＣＶＤ成膜）とで、それぞれＴｉＮの膜厚および成膜時の基板温度を変化させて、ＴｉＮ膜のクラックの発生の有無を調査した。図１５は、ＴｉＮ膜厚とＴｉＮ膜の応力との関係を示すグラフである。図１５から明らかなように、基板温度が４５０℃の従来ＣＶＤ成膜では、ＴｉＮ膜厚が２０ｎｍ以上の場合で応力が維持されず、クラックの発生が推測される。同様に、基板温度が５５０℃および６５０℃の従来ＣＶＤ成膜においても、それぞれＴｉＮ膜厚が６０ｎｍ以上、８０ｎｍ以上の場合に応力が維持されず、クラックの発生が推測される。これに対し、交互的ガスフロー成膜では、いずれのＴｉＮ膜厚および基板温度においても応力が維持されており、ＴｉＮ膜を交互的なガスフローにより成膜した場合のクラック抑制効果が確認された。
次に、図４のＴｉ膜成膜装置１３を用いて、上記工程２および３のＴｉ膜成膜およびＴｉ膜の窒化処理を実施する場合の他の成膜方法について説明する。
ここでは、表面の清浄化処理後の下地のニッケルシリサイド膜上に、ＴｉＣｌ４ガス＋Ａｒガス＋Ｈ２ガスのプラズマによりＴｉ成膜を行う第１ステップと、Ａｒガス＋Ｈ２ガスのプラズマにより還元する第２ステップとを交互に複数回行うことによりＴｉ膜成膜を実施し、ＮＨ３ガス＋Ａｒガス＋Ｈ２ガスのプラズマによりＴｉ膜の窒化処理を実施する。
詳細には、上述したＴｉ膜成膜と同様にしてプリコート処理からＴｉＣｌ４ガスのプリフローを行い、次に、高周波電源８４からシャワーヘッド６０に高周波電力を印加しつつ、ＴｉＣｌ４ガス、Ａｒガス、Ｈ２ガスをチャンバー５１内に導入してこれらのガスのプラズマ（第１のプラズマ）を生成し、これを４〜８秒間維持する第１ステップを行う。次いで、ＴｉＣｌ４ガスのみを停止し、高周波電力およびＡｒガス、Ｈ２ガスをそのままとして、Ａｒガス、Ｈ２ガスのプラズマ（第２のプラズマ）による還元処理である第２ステップを２〜３０秒間行う。これら第１ステップおよび第２ステップを交互に複数回、好ましくは３回以上、例えば１２〜２４回程度繰り返す。このようにして、所定の厚さのＴｉ膜が成膜される。Ｔｉ成膜の際のウエハＷの加熱温度は、３００〜５００℃の低温成膜であり、４５０℃程度が好ましい。また、この際のガス流量は、ＴｉＣｌ４ガス：０．０１〜０．１Ｌ／ｍｉｎ、Ｈ２ガス：１．０〜５．０Ｌ／ｍｉｎ、Ａｒガス：０．５〜３．０Ｌ／ｍｉｎ程度であり、圧力は４００〜１０００Ｐａ程度である。また、高周波電源８４のパワーは５００〜１５００Ｗ程度である。高周波電力およびガスの供給を停止してＴｉ成膜が終了した後、高周波電源８４からシャワーヘッド６０に高周波電力を再度印加しつつ、ＮＨ３ガス、Ａｒガス、Ｈ２ガスを供給し、これらガスのプラズマによりＴｉ膜の窒化処理を行う。
このように、ＴｉＣｌ４ガス＋Ａｒガス＋Ｈ２ガスのプラズマにより成膜を行う第１ステップと、Ａｒガス＋Ｈ２ガスのプラズマにより還元を行う第２ステップとを比較的短時間に交互に複数回行うことによりＴｉ膜を成膜し、さらに、ＮＨ３ガス＋Ａｒガス＋Ｈ２ガスのプラズマによりＴｉ膜を窒化処理するので、ＴｉＣｌ４を還元する還元作用が高まり、Ｔｉ膜の残留塩素濃度を低減することができ、比抵抗の低い良質なＴｉ膜を得ることができる。
このような交互的なガスフローを用いてＴｉ膜を成膜した場合にも、その膜厚を２ｎｍ以上１０ｎｍ未満とすることにより、表面が清浄化された下地のＮｉＳｉ膜との反応層が良好に形成され、接触抵抗を小さくすることができ、５００℃以下の低温成膜であってもコンタクト抵抗を低くすることができるとともに、Ｔｉ膜が十分に窒化されるので、次のＴｉＮ膜成膜時のＴｉ膜のエッチングを防止して密着性が向上され、Ｔｉ部分での膜剥がれを生じ難くすることができる。
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、上記実施の形態では、Ｔｉ／ＴｉＮ膜の下地の金属シリサイド膜としてニッケルシリサイド膜を用いた場合について示したが、基板表面の金属シリサイドとして、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、Ｐｄ等の金属のシリサイドを用いることができる。また、金属シリサイド膜に限らず、例えば不純物拡散層が形成されたＳｉ基板と、上層配線層とのコンタクトを図る場合にも同様な効果を得ることができる。さらに、Ｔｉ化合物はＴｉＣｌ４に限らずＴｉＦ４やＴｉＩ４等の他のハロゲン化合物や、有機Ｔｉ化合物、その他の化合物を用いることができる。ＮとＨとを含むガスもＮＨ３ガスに限らず、Ｎ２とＨ２との混合ガスあるいはＮ２Ｈ２ガス等を用いることができる。
また、清浄化処理に用いる装置やガス種も上記実施形態に例示したものに限定されるものではない。さらにまた、上記実施形態では、被処理基板として半導体ウエハを用いたが、これに限らず例えば液晶表示装置（ＬＣＤ）基板に代表されるフラットパネルディスプレー（ＦＰＤ）基板等の他のものであってもよい。
本発明によれば、Ｓｉ基板またはその上の金属シリサイド膜上にＴｉ膜およびＴｉＮ膜を成膜する場合に、低温成膜であっても、コンタクト抵抗が低く、かつ、膜剥がれを抑制することができるので、本発明は半導体装置のコンタクトホールやビアホールのコンタクト構造の形成に好適である。

Claims (33)

  1. Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する成膜方法であって、
    前記下地表面を清浄化する工程と、
    Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、
    前記Ｔｉ膜を窒化する工程と、
    窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程と
    を具備するＴｉ膜およびＴｉＮ膜の成膜方法。
  2. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面を清浄化する工程は、プラズマによるスパッタエッチングである、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  3. 請求項２に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記プラズマによるスパッタエッチングは、誘導結合プラズマにより行う、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  4. 請求項２に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記プラズマによるスパッタエッチングはＡｒガスを用いる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  5. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面を清浄化する工程は、励起されたガスを用いて行う、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  6. 請求項５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面を清浄化する工程は、Ｈを含むガスおよび／またはＮを含むガスのプラズマにより活性種を形成し、その活性種をＳｉ基板が収容された処理容器内に導入するとともに、前記処理容器内にＮＦ３ガスを導入して前記活性種によりＮＦ３ガスを励起し、励起されたＮＦ３ガスにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  7. 請求項６に係るＴｉ膜およびＴｉＮ膜の成膜方法において、励起されたガスを前記下地表面に作用させた後に、前記基板を熱処理する、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  8. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面を清浄化する工程は、下地表面に複数のガスを供給して前記下地表面で化学反応を生じさせることにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  9. 請求項８に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記下地表面を清浄化する工程は、下地表面にＨＦガスおよびＮＨ３ガスを供給することにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  10. 請求項９に係るＴｉ膜およびＴｉＮ膜の成膜方法において、下地表面にＨＦガスおよびＮＨ３ガスを供給して化学反応を生じさせた後に、前記基板を熱処理する、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  11. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＴｉＮ膜は、膜厚が３ｎｍ以上５０ｎｍ以下の範囲である、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  12. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記Ｔｉ成膜の際の基板温度が３００〜５００℃に設定される、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  13. 請求項１に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記金属シリサイドは、Ｎｉ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、およびＰｄからなる群から選択された金属のシリサイドである、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  14. Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜する方法であって、
    前記下地表面を清浄化する工程と、
    Ｔｉ化合物ガスを用いてＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、
    前記Ｔｉ膜を窒化する工程と、
    窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、前記Ｔｉ化合物ガスを停止し前記ＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことによりＴｉＮ膜を成膜する工程と
    を具備するＴｉ膜およびＴｉＮ膜の成膜方法。
  15. 基板上に形成されたニッケルシリサイド膜上にＴｉ膜およびＴｉＮ膜を成膜する方法であって、
    前記ＮｉＳｉ膜の表面を清浄化する工程と、
    Ｔｉ化合物ガスを用いてＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜するとともに、ニッケルシリサイド膜とＴｉ膜との界面にニッケルシリサイドとＴｉとの反応層を形成する工程と、
    前記Ｔｉ膜を窒化する工程と、
    窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを導入する第１ステップと、前記Ｔｉ化合物ガスを停止し前記ＮとＨとを含むガスを導入する第２ステップとを交互に複数回繰り返すことによりＴｉＮ膜を成膜する工程と
    を具備するＴｉ膜およびＴｉＮ膜の成膜方法。
  16. 請求項１５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＮｉＳｉ膜表面を清浄化する工程は、プラズマによるスパッタエッチングである、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  17. 請求項１６に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記プラズマによるスパッタエッチングは、誘導結合プラズマにより行う、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  18. 請求項１６に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記プラズマによるスパッタエッチングはＡｒガスを用いる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  19. 請求項１５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＮｉＳｉ膜表面を清浄化する工程は、励起されたガスを用いて行う、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  20. 請求項１９に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＮｉＳｉ膜表面を清浄化する工程は、Ｈを含むガスおよび／またはＮを含むガスのプラズマを形成し、そのプラズマを基板が収容された処理容器内に導入するとともに、前記処理容器内にＮＦ３ガスを導入して前記プラズマによりＮＦ３ガスを励起し、励起されたＮＦ３ガスにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  21. 請求項２０に係るＴｉ膜およびＴｉＮ膜の成膜方法において、励起されたガスを前記ＮｉＳｉ膜表面に作用させた後に、前記基板を熱処理する、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  22. 請求項１５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＮｉＳｉ膜表面を清浄化する工程は、ＮｉＳｉ膜表面に複数のガスを供給して前記ＮｉＳｉ膜表面で化学反応を生じさせることにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  23. 請求項２２に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＮｉＳｉ膜表面を清浄化する工程は、ＮｉＳｉ膜表面にＨＦガスおよびＮＨ３ガスを供給することにより行われる、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  24. 請求項２３に係るＴｉ膜およびＴｉＮ膜の成膜方法において、ＮｉＳｉ膜表面にＨＦガスおよびＮＨ３ガスを供給して化学反応を生じさせた後に、前記基板を熱処理する、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  25. 請求項１５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記ＴｉＮ膜は、膜厚が３ｎｍ以上５０ｎｍ以下の範囲である、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  26. 請求項１５に係るＴｉ膜およびＴｉＮ膜の成膜方法において、前記Ｔｉ成膜の際の基板温度が３００〜５００℃に設定される、Ｔｉ膜およびＴｉＮ膜の成膜方法。
  27. Ｓｉ基板または金属シリサイド膜からなる下地上に形成されるコンタクト構造であって、
    前記下地上に、Ｔｉ化合物ガスを用いたＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜し、前記Ｔｉ膜を窒化し、窒化後のＴｉ膜上にＴｉ化合物ガスおよびＮとＨとを含むガスを用いたＣＶＤによりＴｉＮ膜を成膜することにより形成され、前記下地上に形成されるＳｉまたは金属シリサイドとＴｉとの反応層と、前記反応層の上に形成された２層構造のＴｉＮ膜とからなるコンタクト構造。
  28. 請求項２７に係るコンタクト構造において、前記金属シリサイドは、Ｎｉ、Ｃｏ、Ｍｏ、Ｗ、Ｐｔ、およびＰｄからなる群から選択された金属のシリサイドである、コンタクト構造。
  29. 請求項２７に係るコンタクト構造において、前記２層構造のＴｉＮ膜のうち上層のＴｉＮ膜は、膜厚が３ｎｍ以上５０ｎｍ以下である、コンタクト構造。
  30. ニッケルシリサイド膜上に形成されるコンタクト構造であって、
    前記ニッケルシリサイド膜上に、Ｔｉ化合物ガスを用いたＣＶＤにより膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜し、前記Ｔｉ膜を窒化し、窒化後のＴｉ膜上にＴｉ化合物ガスおよびＮとＨとを含むガスを用いたＣＶＤによりＴｉＮ膜を成膜することにより形成され、前記ニッケルシリサイド膜上に形成されるニッケルシリサイドとＴｉとの反応層と、前記反応層の上に形成された２層構造のＴｉＮ膜とからなる、コンタクト構造。
  31. 請求項３０に係るコンタクト構造において、前記２層構造のＴｉＮ膜のうち上層のＴｉＮ膜は、膜厚が３ｎｍ以上５０ｎｍ以下である、コンタクト構造。
  32. コンピュータに制御プログラムを実行させるソフトウエアが記憶されたコンピュータ読取可能な記憶媒体であって、
    前記制御プログラムは、実行時に、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程とを実行して、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜するように成膜装置を制御する、コンピュータ読取可能な記憶媒体。
  33. コンピュータ上で動作し、実行時に、前記下地表面を清浄化する工程と、Ｔｉ化合物ガスを用いてＣＶＤにより下地上に膜厚２ｎｍ以上１０ｎｍ未満のＴｉ膜を成膜する工程と、前記Ｔｉ膜を窒化する工程と、窒化後のＴｉ膜上に、Ｔｉ化合物ガスおよびＮとＨとを含むガスを用いてＣＶＤによりＴｉＮ膜を成膜する工程とを実行して、Ｓｉを含む基板または基板上に形成された金属シリサイド膜を下地として、その上にＴｉ膜およびＴｉＮ膜を成膜するように成膜装置を制御するソフトウエアを含むコンピュータプログラム。
JP2006512135A 2004-04-09 2005-04-08 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム Expired - Fee Related JP4811870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006512135A JP4811870B2 (ja) 2004-04-09 2005-04-08 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004115960 2004-04-09
JP2004115960 2004-04-09
JP2006512135A JP4811870B2 (ja) 2004-04-09 2005-04-08 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
PCT/JP2005/006947 WO2005098913A1 (ja) 2004-04-09 2005-04-08 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Publications (2)

Publication Number Publication Date
JPWO2005098913A1 true JPWO2005098913A1 (ja) 2008-03-06
JP4811870B2 JP4811870B2 (ja) 2011-11-09

Family

ID=35125351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006512135A Expired - Fee Related JP4811870B2 (ja) 2004-04-09 2005-04-08 Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム

Country Status (5)

Country Link
US (2) US7737005B2 (ja)
JP (1) JP4811870B2 (ja)
KR (1) KR100735938B1 (ja)
CN (2) CN101325174B (ja)
WO (1) WO2005098913A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399360B1 (en) * 2005-11-17 2013-03-19 Cypress Semiconductor Corporation Process for post contact-etch clean
JP2007214538A (ja) * 2006-01-11 2007-08-23 Renesas Technology Corp 半導体装置およびその製造方法
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US20070238301A1 (en) * 2006-03-28 2007-10-11 Cabral Stephen H Batch processing system and method for performing chemical oxide removal
JP5042517B2 (ja) * 2006-04-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
US8052799B2 (en) 2006-10-12 2011-11-08 International Business Machines Corporation By-product collecting processes for cleaning processes
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20090094033A (ko) * 2006-12-28 2009-09-02 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
JP2009094311A (ja) * 2007-10-10 2009-04-30 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2009141096A (ja) * 2007-12-06 2009-06-25 Renesas Technology Corp 半導体装置の製造方法
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置
KR20090074561A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체소자의 컨택 형성방법
JP5358165B2 (ja) 2008-11-26 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2010186877A (ja) * 2009-02-12 2010-08-26 Renesas Electronics Corp 半導体装置およびその製造方法
JP5431752B2 (ja) * 2009-03-05 2014-03-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
US8426971B2 (en) * 2010-08-27 2013-04-23 Diodes FabTech, Inc. Top tri-metal system for silicon power semiconductor devices
JP5476269B2 (ja) * 2010-09-29 2014-04-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5712872B2 (ja) * 2011-08-31 2015-05-07 株式会社オートネットワーク技術研究所 アルミニウム基端子金具
JP6087161B2 (ja) * 2012-02-03 2017-03-01 東京エレクトロン株式会社 基板収容容器のパージ方法
JP2014090051A (ja) * 2012-10-30 2014-05-15 Renesas Electronics Corp 半導体装置およびその製造方法
JP5507654B2 (ja) * 2012-11-30 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6118197B2 (ja) 2013-07-02 2017-04-19 東京エレクトロン株式会社 成膜方法
CN104299941B (zh) * 2013-07-19 2017-09-12 世界先进积体电路股份有限公司 接触插塞及其制造方法
CN105551954A (zh) * 2016-01-27 2016-05-04 武汉新芯集成电路制造有限公司 一种沉积氮化钛薄膜的方法
JP6583054B2 (ja) * 2016-02-26 2019-10-02 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP6796431B2 (ja) * 2016-08-12 2020-12-09 東京エレクトロン株式会社 成膜装置、およびそれに用いるガス吐出部材
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP7018825B2 (ja) * 2018-06-05 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7154055B2 (ja) * 2018-07-25 2022-10-17 東京エレクトロン株式会社 成膜方法及び成膜装置
CN109216264A (zh) * 2018-08-31 2019-01-15 上海华力微电子有限公司 一种连接孔粘附层优化方法
KR20210040231A (ko) 2019-10-02 2021-04-13 삼성전자주식회사 반도체 장치
KR102516340B1 (ko) * 2020-09-08 2023-03-31 주식회사 유진테크 기판 처리 장치 및 기판 처리 장치의 운용 방법
JP7561552B2 (ja) 2020-09-14 2024-10-04 株式会社Ｓｃｒｅｅｎホールディングス 金属配線形成方法
JP7324740B2 (ja) * 2020-11-25 2023-08-10 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
JP2022121015A (ja) 2021-02-08 2022-08-19 東京エレクトロン株式会社 基板処理方法、基板処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963833A (en) * 1996-07-03 1999-10-05 Micron Technology, Inc. Method for cleaning semiconductor wafers and
JP3374322B2 (ja) * 1996-10-01 2003-02-04 東京エレクトロン株式会社 チタン膜及びチタンナイトライド膜の連続成膜方法
JPH10237662A (ja) * 1996-12-24 1998-09-08 Sony Corp 金属膜のプラズマｃｖｄ方法、および金属窒化物膜の形成方法ならびに半導体装置
US6093645A (en) 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US5838055A (en) * 1997-05-29 1998-11-17 International Business Machines Corporation Trench sidewall patterned by vapor phase etching
JP3636866B2 (ja) 1997-07-16 2005-04-06 東京エレクトロン株式会社 ＣＶＤ−Ｔｉ膜の成膜方法
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
JPH11233453A (ja) 1998-02-12 1999-08-27 Matsushita Electron Corp 半導体装置の製造方法
JPH11283935A (ja) * 1998-03-30 1999-10-15 Nec Corp 半導体装置の製造方法
US6171717B1 (en) * 1998-10-28 2001-01-09 United Microelectronics Corp. Structure of stacked barrier layer
JP2000208436A (ja) 1999-01-12 2000-07-28 Sony Corp 半導体装置およびその製造方法
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
JP2002203812A (ja) 2001-01-09 2002-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003059861A (ja) 2001-08-09 2003-02-28 Tokyo Electron Ltd 成膜方法および成膜装置
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
JP2003119564A (ja) 2001-10-12 2003-04-23 Tokyo Electron Ltd 成膜方法及びプラズマｃｖｄ装置
KR100480634B1 (ko) * 2002-11-19 2005-03-31 삼성전자주식회사 니켈 살리사이드 공정을 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20070257372A1 (en) 2007-11-08
JP4811870B2 (ja) 2011-11-09
KR100735938B1 (ko) 2007-07-06
CN1806315A (zh) 2006-07-19
CN101325174B (zh) 2011-06-15
WO2005098913A1 (ja) 2005-10-20
CN101325174A (zh) 2008-12-17
US20100216304A1 (en) 2010-08-26
KR20060096036A (ko) 2006-09-05
US7737005B2 (en) 2010-06-15
CN100474517C (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
JP4811870B2 (ja) Ｔｉ膜およびＴｉＮ膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP3574651B2 (ja) 成膜方法および成膜装置
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
JP5793241B1 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
WO2007116940A1 (ja) 処理装置
JP5208756B2 (ja) Ｔｉ系膜の成膜方法および記憶媒体
JP2010065309A (ja) Ｔｉ系膜の成膜方法および記憶媒体
JP6815158B2 (ja) 酸化チタン膜の成膜方法およびハードマスクの形成方法
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JP4429695B2 (ja) 成膜方法および成膜システム
JP2003221671A (ja) ガス処理方法
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
JP2003077863A (ja) Ｃｖｄ成膜方法
JP4105120B2 (ja) 成膜方法
JP4114746B2 (ja) 成膜方法
JP2009188348A (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP4593380B2 (ja) 残渣改質処理方法、プラズマ処理方法およびコンピュータ読取可能な記憶媒体
JP2010242180A (ja) 基板処理装置及び半導体装置の製造方法
JP2008169487A (ja) Ｗ系膜の成膜方法
JPWO2007123212A1 (ja) Ｔｉ膜の成膜方法
JPWO2007125837A1 (ja) Ｔｉ膜の成膜方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees