CN101308727A - 焊盘格栅穿心低等效串联电感技术 - Google Patents

焊盘格栅穿心低等效串联电感技术 Download PDF

Info

Publication number
CN101308727A
CN101308727A CNA2008101314566A CN200810131456A CN101308727A CN 101308727 A CN101308727 A CN 101308727A CN A2008101314566 A CNA2008101314566 A CN A2008101314566A CN 200810131456 A CN200810131456 A CN 200810131456A CN 101308727 A CN101308727 A CN 101308727A
Authority
CN
China
Prior art keywords
layer
dielectric layer
conduction termination
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101314566A
Other languages
English (en)
Inventor
卡尔·L·埃格丁
安德鲁·P·里特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of CN101308727A publication Critical patent/CN101308727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

焊盘格栅穿心低等效串联电感技术。本发明公开了用于提供对信号和功率滤波技术具有广泛应用性的焊盘格栅穿心电容器设计的设备和方法。该电容器设计提供了用于涉及信号电平和电源电平环境的退耦应用的特性。通过电流消除技术来提供低的等效串联电感(ESL)，该电流消除技术涉及在通过装置的电源或信号和接地电流路径中相反的电流流动。

Description

焊盘格栅穿心低等效串联电感技术
技术领域
本发明的主题涉及电容器。更具体而言，本发明的主题涉及垂直取向的多层陶瓷电容器结构，其在信号和功率滤波技术中有广泛的应用。
背景技术
本发明的主题一般涉及用于退耦(decoupling)电容器的改良的元件设计，该改良的元件设计一般导致产生其特征在于相对低的成本和低的等效串联电感(Equivalent Series Inductance，ESL)的器件。
随着在电子电路应用中开关速度的增加和脉冲上升时间的减少，减小电感的需要对于改善的系统性能来说成为严重的限制。甚至是作为局部能量源的退耦电容器也可以产生不可接受的电压尖峰：V＝L(di/dt)。因此，在di/dt可以很大的高速电路中，潜在电压尖峰的大小只可能通过减小电感值L来减小。
存在若干种策略用来减小与标准的多层芯片电容器相比的芯片电容器的等效串联电感或ESL。类似地，存在使用图案化的内部电极和电阻膏端接材料来解决等效串联阻抗(ESR)的策略。一个示例性策略使用图案化的内部电极。用于减小ESL的第一示例性策略包括例如在低电感芯片电容器(LICC)设计中使用的反向几何端接(reverse geometry termination)。在这些LICC中，电极终止在芯片的长边而不是短边。由于芯片电容器的总电感部分地取决于其长宽比，所以LICC反向几何端接导致与常规MLC芯片相比电感减小多至6倍。
叉指电容器(interdigitated capacitor，IDC)包括用于减小电容器电感的另一策略。IDC包括具有主部分和多个接头部(tab portion)的电极，该多个接头部连接到形成在电容器外围上的相应端接。多个这样的端接可以帮助减小装置的寄生电感。叉指电容器的例子在美国专利No.6,243,253(DuPre 等)中披露。
用于减小电容器电感的再一技术包括设计备选电流路径以使电容器电极的互感系数(mutual inductance factor)最小化。例如由AVX公司制造和销售的低电感芯片阵列(LICA)产品，通过按照下述方式构造球栅阵列多层电容器来使互感最小化，即，正极板流出的充电电流沿着相邻的负极板沿相反的方向返回。使用LICA技术获得低电感值是通过低的电极纵横比(aspect ratio)，以及电极接头的布置从而消除电极到安装表面的电感和垂直纵断面(vertical aspect)。
包括具有用于最小化电感的反向电流路径的相邻电极的其他参考文献包括美国公开专利申请No.2005/0047059(Togashi等)和美国专利No.6,292,351(Ahiko等)。这些参考文献也都使用了电极相对于安装表面的纵断面。公开了用于垂直取向位置中的电极的其他参考文献包括美国专利No.5,517,385(Galvagni)、4,831,494(Arnold等)和6,885,544(Kim等)。
公开了旨在减小部分地包括电容性装置的集成电路封装中的电感的已知参考文献是美国专利No.6,483,692(Figueroa等)。该参考文献意识到电感涉及到电流必须流过的电路板“回路区域”或者电学距离(或者跨度(span))而行。在Figueroa等中期望使该回路区域最小化，从而减小电感水平。在Figueroa等中也提供了延伸的表面焊盘(land)，提供了更大的表面积，据称该更大的表面积形成了其特征在于减小的电感和阻抗水平的更可靠连接。
美国专利No.6,661,640(Togashi)也公开了通过最大化装置端接的表面积来减小退耦电容器的ESL的特点。美国专利No.6,917,510(Prymak)公开了导致在电极之间形成窄间隙的具有端子延伸的电容器实施例。美国专利No.6,822,847(Devoe等)的端电极(end electrode)也覆盖除了在电容器主体的中心部的细分离线以外的全部区域。
在包括与美国专利No.6,757,152(Galvagni等)和6,606,237(Naito等)相对应的用于减小元件电感的特点的另外已知参考文献中，导电通路(conductive via)用于在多层电容器中形成通常低的电感连接到上电极。
可以解决低电感多层电子装置的特定方面的另外背景技术参考文献包括美国专利No.6,576,497(Ahiko等)和3,444,436(Coda)以及美国公开专利申请No.2004/0184202(Togashi等)。
虽然在多层电子元件及相应制造方法的领域中，各种方面和备选特点为人所知，但是还没有一种设计可以通常地解决此处所述的所有问题。所有前述的美国专利以及公开的专利申请的公开内容全部引用结合于本申请中。
发明内容
鉴于现有技术中遇到的以及由本发明主题解决的所认识的特点，用于减小多层陶瓷电容器中的电感的改进设备和方法已经得到发展。
在示例性配置中，提供垂直取向电容器结构，该电容器结构可以调整大小以提供宽的电容值范围以及用于信号电平线的高效滤波能力和功率电平线或电路面的退耦。
在形式更简单的一个配置中，提供多层垂直取向陶瓷电容器结构，该电容器结构通过使用电流消除技术提供低的等效串联电感(ESL)。
这种类型装置的另一积极方面在于，可以依据本发明技术制作电容器，得到较小装置，这些较小装置使得可以分散布置于电路板上。
依据本发明主题的特定实施例的方面，提供了优化装置中的电流消除以最小化ESL的方法。
依据本发明主题其他实施例的特定方面，已经发展出提供具有退耦应用的特性的焊盘格栅穿心电容器的方法。
依据本发明主题的另外实施例的附加方面，已经发展出提供基于焊盘格栅阵列(LGA)以及精细铜端接(FCT)技术的垂直取向装置的设备和相应方法。
根据本发明主题的另外实施例的其他方面，已经发展出提供具有较高电容值的装置的设备和方法。
本发明的一个示例性实施例涉及一种多层电子元件，包括多个第一和第二电极层，以及第一和第二导电端接层材料。优选地，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分。优选地，该多个第二电极层与该多个第一电极层交替堆叠，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一和第二表面；以及第二导电层，覆盖第二电介质层的第一表面的一部分，位于该第一电介质层的拐角之间，并且延伸到该第二电介质层的两个相对的边的至少一部分。该第一导电端接层材料优选地覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层，而该第二导电端接层材料覆盖位于该第一电介质层的该拐角之间的该第二电介质层的该两个相对的边的部分并且电连接该多个第二电极层的每一个的该第二导电层。优选地，该第一导电端接层材料和该第二导电端接层材料配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在该第一导电端接层材料和该第二导电端接层材料之间形成间隙，电流回路区域由此形成，该电流回路区域从该第一导电端接层经过该多个第一电极层和多个第二电极层到达该第二导电端接层，用以降低该元件的等效串联电感，其中该第二导电端接层与辅助电路板协作用来形成相应的电流消除路径。
在前述实施例的具体备选形式中，优选地该第一导电端接层材料包括覆盖该第一电极层的相应的拐角对的相应第一导电端接层。在前述的再一备选形式中，该第二导电层的每一个优选地延伸到该第二电介质层的每一个的该两个相对的边的至少两个相应的部分；并且该第二导电端接层材料包括覆盖该第二电介质层的两个相对的边的至少两个部分的相应第二导电端接层。
在电路板组合的其他示例性实施例中，该组合可包括前述示例性多层电子元件主题的实施例，还组合有：至少四条导电线路，形成于该电路板的相同侧上，并且配置成使得外面一对的导电线路具有与多层电子元件的相应的第一导电端接层相同的间隔，并且配置成使得里面一对的导电线路具有与多层电子元件的相应的第二导电端接层相同的间隔；分段的第一导电面，形成于该电路板中；分段的第二导电面，形成于该电路板中；第一对导电通路，形成为穿过电路板并且配置成将第一导电层的段分别耦合到相应的第一导电端接层；以及第二对导电通路，形成为穿过电路板并且配置成将第二导电层分别耦合到相应的第二导电端接层。在该电路板组合的一些示例性实施例中，优选地该第一导电层可包括电源路径或信号路径之一；并且该第二导电层可包括接地面。
在前述示例性实施例中，端子间隔在该间隙被最小化，从而在该间隙减小时提供该元件的等效串联电感的减小。
在本发明的示例性多层电子元件的再一备选示例性实施例中，该第一电介质层和第二电介质层的每一个的该四个边包括两个相对的较长边和两个相对的较短边，并且其中该导电端接层材料至少沿着该较长边之一形成，由此该多层电子元件可配置成用于沿着该较长边至少之一而安装在基板上。在该配置再一备选中，该导电端接层材料也至少沿着该较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到该多层电子元件。
本发明另一示例性实施例涉及电路板和电子元件的组合，包括安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感。该示例性组合还可包括多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面，以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分；与多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四个边限定的第二电介质层的第一和第二表面，以及第二导电层，覆盖该第二电介质层的该第一表面的一部分，位于该第一电介质层的该拐角之间，并且延伸到该第二电介质层的两个相对的边的至少两个相应部分；相应的第一导电端接层，覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层；相应的第二导电端接层，覆盖位于该第一电介质层的拐角之间的该第二电介质层的该两个相对的边的该至少两个相应部分并且电连接该多个第二电极层的每一个的该第二导电层；至少四条导电线，形成于该电路板的相同侧上，并且配置成使得外面一对的该导电线路具有与该多层电子元件的相应的第一导电端接层相同的间隔并与相应的第一导电端接层电连接，并且配置成使得里面一对的该导电线路具有与该多层电子元件的相应的第二导电端接层相同的间隔并与相应的第二导电端接层电连接；分段的第一导电面，形成在该电路板中并且包括电源路径或信号路径之一；分段的第二导电面，形成在该电路板中并且包括接地面；第一对导电通路，形成为穿过该电路板并且配置成将该第一导电层的段分别耦合到相应的第一导电端接层；以及第二对导电通路，形成为穿过该电路板并且配置成将该第二导电层分别耦合到相应的第二导电端接层；其中该第一导电端接层和该第二导电端接层配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成相应间隙；并且电流回路区域由此形成，该电流回路区域是从该第一导电端接层经过该多个第一电极层和多个第二电极层到达该第二导电端接层，用以降低该元件的等效串联电感，其中该电流回路区域与该导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
另一个示例性实施例涉及一种用于安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感。该示例性组合还包括：多个第一电极层，每个第一电极层包括第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面，以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分；与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面，以及第二导电层，覆盖该第二电介质层的该第一表面的一部分，位于该第一电介质层的该拐角之间，并且延伸到该第二电介质层的两个相对的边的至少两个相应部分；相应的第一导电端接层，覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层；相应的第二导电端接层，覆盖位于该第一电介质层的该拐角之间的该第二电介质层的该两个相对的边的该至少两个相应部分，并且电连接该多个第二电极层的每一个的该第二导电层。在该示例性实施例中，该第一导电端接层和该第二导电端接层配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成相应间隙；并且电流回路区域由此形成，该电流回路区域是从该第一导电端接层经过该多个第一电极层和多个第二电极层到达该第二导电端接层，用以降低该电容器的等效串联电感，其中该电流回路区域与辅助电路板协作用来形成相应的电流消除路径。
另一示例性实施例涉及一种电路板和电子元件的组合，包括安装在多层印刷电路板上的多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感，该组合还包括：多个第一电极层，每个第一电极层包括第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面，以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分；多与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面，以及第二导电层，覆盖该第二电介质层的该第一表面的一部分，位于该第一电介质层的该拐角之间，并且延伸到该第二电介质层的两个相对的边的至少一部分；第一导电端接层材料，覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层；第二导电端接层材料，覆盖位于该第一电介质层的该拐角之间的该第二电介质层的该两个相对的边的该部分，并且电连接该多个第二电极层的每一个的该第二导电层；至少四条导电线，形成于该电路板的相同侧上，并且配置成使得外面一对的该导电线路具有与该多层电子元件的该第一导电端接层材料对准的间隔并与该第一导电端接层材料电连接，并且配置成使得里面一对的该导电线路具有与该多层电子元件的该第二导电端接层材料对准的间隔并与该第二导电端接层电连接；分段的第一导电面，形成在该电路板中并包括电源路径或信号路径之一；分段的第二导电面，形成在该电路板中并包括接地面；第一对导电通路，形成为穿过该电路板并且配置成将该第一导电层的段分别耦合到该第一导电端接层材料；以及第二对导电通路，形成为穿过该电路板并且配置成将该第二导电层分别耦合到该第二导电端接层材料；其中该第一导电端接层材料和该第二导电端接层材料配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成至少一个间隙；并且电流回路区域由此形成，该电流回路区域是从该第一导电端接层材料经过该多个第一电极层和多个第二电极层到达该第二导电端接层材料，用以降低该元件的等效串联电感，其中该电流回路区域与该导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
示例性实施例用样涉及相应的方法。一种示例性方法涉及制造多层电子元件的方法，该方法包括：提供多个第一电极层，每个第一电极层包括第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面，以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分；提供与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面，以及第二导电层，覆盖该第二电介质层的该第一表面的一部分，位于该第一电介质层的该拐角之间，并且延伸到该第二电介质层的两个相对的边的至少一部分；将该多个第一电极层和该多个第二电极层置于相应的交替层中；提供第一导电端接层材料，该第一导电端接层材料覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层；提供第二导电端接层材料，第二导电端接层材料覆盖位于该第一电介质层的该拐角之间的该第二电介质层的该两个相对的边的该部分，并且电连接该多个第二电极层的每一个的该第二导电层；将该第一导电端接层材料和该第二导电端接层材料配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成间隙；并且形成电流回路区域，该电流回路区域是从该第一导电端接层经过该多个第一电极层和多个第二电极层到达该第二导电端接层，用以降低该元件的等效串联电感，其中该电流回路区域与辅助电路板协作用来形成相应的电流消除路径。
一种示例性的制造电路板组合的方法可包括：依据前述示例性方法提供多层电子元件；提供至少四条导电线，该至少四条导电线形成于该电路板的相同侧上，并且配置成使得外面一对的该导电线路具有与该多层电子元件的相应的第一导电端接层相同的间隔，并且配置成使得里面一对的该导电线路具有与该多层电子元件的相应的第二导电端接层相同的间隔；提供分段的第一导电面，该分段的第一导电面形成在该电路板中；提供分段的第二导电面，该分段的第二导电面形成在该电路板中；提供第一对导电通路，该第一对导电通路穿过该电路板并且配置成将该第一导电层的段分别耦合到相应的第一导电端接层；以及提供第二对导电通路，该第二对导电通路穿过该电路板并且配置成将该第二导电层分别耦合到相应的第二导电端接层。
另一示例性方法涉及制造电路板和电子元件组合的方法，包括安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感。该示例性方法优选地包括：提供多个第一电极层，每个第一电极层包括第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面，以及第一导电层，覆盖该第一电介质层的该第一表面的一部分并且延伸到该第一电介质层的每个拐角的至少一部分；提供与该多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面，以及第二导电层，覆盖该第二电介质层的该第一表面的一部分，位于该第一电介质层的该拐角之间，并且延伸到该第二电介质层的两个相对的边的至少两个相应部分；将该多个第一电极层和多个第二电极层置于相应的交替层中；提供相应的第一导电端接层，该第一导电端接层覆盖该第一电极层的相应的拐角对并且电连接该多个第一电极层的每一个的该第一导电层；提供相应的第二导电端接层，该第二导电端接层覆盖位于该第一电介质层的该拐角之间的该第二电介质层的该两个相对的边的该至少两个相应部分，并且电连接该多个第二电极层的每一个的该第二导电层；提供至少四条导电线，该至少四条导电线形成于该电路板的相同侧上，并且配置成使得外面一对的该导电线路具有与该多层电子元件的相应的第一导电端接层相同的间隔，并且配置成使得里面一对的该导电线路具有与该多层电子元件的相应的第二导电端接层相同的间隔并与相应的第二导电端接层电连接；提供分段的第一导电面，该分段的第一导电面形成在该电路板中并包括电源路径或信号路径之一；提供分段的第二导电面，该分段的第二导电面形成在该电路板中并且包括接地面；提供第一对导电通路，该第一对导电通路形成为穿过该电路板并且配置成将该第一导电层的段分别耦合到相应的第一导电端接层；以及提供第二对导电通路，该第二对导电通路形成为穿过该电路板并且配置成将该第二导电层分别耦合到相应的第二导电端接层；将该第一导电端接层和该第二导电端接层配置成使得沿着该第一电极层和第二电极层二者的该至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成相应间隙；并且形成电流回路区域，该电流回路区域是从该第一导电端接层经过该多个第一电极层和多个第二电极层到达该第二导电端接层，用以降低该元件的等效串联电感，其中该电流回路区域与该导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
本发明主题的另外目的和优点在本文的详细说明书中阐述，或者对于本领域技术人员是显而易见的。此外，还应理解，对于具体示出的、提及的和讨论的特征和元素修改和变形可以以各种实施例来实施而不背离本发明主题的精神和范围。变形可包括但不限于，对于所示的、提及的或讨论的等效手段、特征或步骤的替代，以及各种部件、特征、步骤等的功能上的、操作上的或位置上的颠倒。
更进一步，应当理解，本发明主题的不同的实施例和不同的当前优选的实施例可以包括当前所揭示的特征、步骤、或元素、或它们的等同特征(包括没有在图中示出或在所述图的详细说明中陈述的特征、部分、或步骤或结构的组合)的各种组合和配置。不一定在发明内容部分描述的本发明主题的另外实施例可包括及合并在上述发明目的中提及的特征、元件或步骤的方面、和/或如在本申请中所讨论的其他方面的其他特征、元件或步骤的各种组合。本领域普通技术人员在阅读说明书其余部分之后将更好地理解这些实施例的特征和方面等。
附图说明
参考附图在说明书中阐述，对本领域普通技术人员而言，本发明主题的全部以及可实施的公开内容，包括其最佳方式，附图中：
图1为基于说明与本发明技术相比较的不同技术在低ESL装置的发展中历史进程的示意图；
图2给出低电感MLCC元件的一般电感趋势的图解比较，特别描述了对于不同尺寸的多个示例性LGA电容器实施例的集总ESL值对消除回路宽度；
图3给出了焊盘栅格阵列(Land Grid Array，LGA)等效串联电感(ESL)对电极跨度距离(span length)的图解比较；
图4a到4c分别描述依据已知技术安装在多层印刷电路板上的示例性垂直电极电容器实施例的电流回路的构造和方面；
图5a到5c分别描述依据本发明技术安装在多层印刷电路板上的示例性四端子焊盘栅格穿心(Land Grid Feedthrough，LGF)电容器的电流回路的构造和方面；
图6a、7a和8a分别描述依据本发明技术构造的焊盘格栅穿心电容器的第一、第二和第三实施例的局部剖开透视图；
图6b、7b和8b分别描述依据本发明技术构造的焊盘格栅穿心电容器的第一、第二和第三实施例的接头和内部电极配置的俯视图和仰视图(具有相同外观)；
图6c、7c和8c分别描述依据本发明技术构造的焊盘格栅穿心电容器的第一、第二和第三实施例的内电极配置；以及
图6d、7d和8d分别描述在电极平面上的截面图，示出依据本发明技术构造的焊盘格栅穿心电容器的第一、第二和第三实施例的电极关系。
本发明说明书和附图中附图标记的重复使用目的在于代表本发明主题的相同或相似的特征或要素。
具体实施方式
如同在发明内容部分所讨论，本发明主题特别涉及用于减少多层陶瓷电容器的电感的改良设备和方法。
所公开技术的方面的选定组合对应于本发明主题的多个不同实施例。应当注意，这里公开和讨论的每个示例性实施例都不应解释为对本发明主题的限制。作为一个实施例的一部分而图示或描述的特征或步骤可以与另一实施例的方面组合以得到再一实施例。此外，某些特征可以与没有明确提到的起相同或相似功能的相似装置或特征互换。
现在具体地参考本发明主题的低ESL电容器的当前优选实施例。现在参照附图，图1为基于各种技术在低ESL装置的发展中的历史进程的示意图。可以看出，包括LICC和IDC电容器配置的技术使用标准技术已经提供了持续的改进来减小成熟产品装置中的ESL。新兴的产品，例如依据本发明技术构造的且特别是使用2、4和8端子的焊盘格栅阵列配置以及精细铜端接(FineCopper Termination，FCT)技术的产品，已经达成了ESL的进一步减小。
现在参考图2，给出低电感MLCC元件的一般电感趋势的图解比较，特别描述了对于不同尺寸的多个示例性LGA电容器实施例的集总ESL值对消除回路宽度。与电流消除回路相关的方面对ESL具有显著影响。从图2可以看出，随着总回路尺寸减少，装置的ESL也减少。与依据本发明技术构造的器件形成的电流回路相比，这种效应的进一步说明可以从下文更全面描述的图4a和5a中看出。
参考图3，示出了焊盘格栅阵列(LGA)等效串联电感(ESL)与电极跨度距离的图解比较。通过图3的图解表示，这里可以注意到在总电极跨度的变化对ESL有着重要影响。
分别参考统称为图4和图5的图4a、4b、4c、5a、5b和5c，示出了图4情形中的已知配置400与图5所示的本发明主题技术的比较。首先从图4b和5b可以看出，示出了与第一电极410、510和第二电极412、512对相对应的每个装置的各自电极设计。进一步，从图4c和5c可以看出，这些各自电极对可以堆叠以生产多层装置。应理解，虽然图4c和5c均示出三个堆叠的电极对，不过这仅仅是示例性的，因为实际上在所制造的产品中可具有其他数目的电极对或者是多得多的电极对。
现在参考图4a和5a，将会看到所示出的电容器400、500分别安装在印刷电路板420、520上，从而更充分示出分别在每个装置中形成的电流回路。首先，对于已知的多层电容器400，将注意到，所示出的电容器400安装在其中设置有第一导电面422和接地面424的多层印刷电路板420上。根据装置工作的环境，第一导电面422可对应于信号面或电源面。提供导电线路(conductive trace)442、444以及通路连接432、434以将电容器400电耦合到导电面422和接地面424，如所示。电流流过器件400形成电流回路450，该电流回路450的大小取决于确切的电极配置，该电极配置如图2先前所示会变化。这些变化对装置ESL有着显著影响。
现在参考图5a、5b和5c，将会看到所示的电容器500安装在多层印刷电路板520上并依据本发明技术来构造，而且与图4a、4b和4c的已知结构类似地示出供比较。图5b示出与图4b的电极对410、412相似的电极对510、512。以相同的方式，图5c示出了三组电极对510、512的堆叠，类似于图4c中所示的堆叠。同图4c，应注意，图5c所示的电极堆叠仅仅是示例性的，且可以实际上对应于比当前所示的更多的堆叠层。
现在参考图5a，示出了依据本发明技术构造的多层电容器500，其安装在多层印刷电路板520上。印刷电路板520中包含：第一导电面，其可以划分为分离的部分522、522’；以及接地面，其也可以划分为分离的部分544、544’。导电面部分522可以通过通路532连接到第一电极510的第一接头部510a(图5b)，而导电面部分522’可以通过通路532’连接到第一电极510的第二接头部510b(图5b)。
按照相似的方式，该接地面可以划分为分离的部分544、544’。接地面部分544可以通过通路534连接到第二电极512的第一接头部512a(图5b)，而接地面部分544’可以通过通路534’被连接到第二电极512的第二接头部512b(图5b)。这些连接形成了电流流动路径550、552，这些电流流动路径提供经过电容器500的相反方向电流流动。依据本发明技术，这些相反的电流流动路径提供了电流消除效应，该电流消除效应使电容器500的ESL显著减小。
现在参考图6a-6d、7a-7d和8a-8d，示出本发明技术的若干不同的示例性实施例。图6a-6d的主题通常对应于前述的图5a-5c的主题。图6b在如下方面基本上是对图5b的复制，其中示出了形成一对电极的第一电极610和第二电极612，该第一电极和第二电极可如图6b所示由绝缘层614分隔地堆叠以形成电容器600，如图6a中的部分切开透视图所示。应理解，在图6c、7c和8c的每一个中，所示的相应的电极的比例不同于堆叠图示的相应比例。
参考图7a、7b、7c和7d，这些图描述了本发明主题的三端子焊盘格栅穿心电容器700实施例，其在与电学上下文中类似于标准穿心电容器。图8a、8b、8c和8d描述了本发明主题的示例性低电感焊盘格栅穿心电容器800实施例，该实施例提供了下述与图2和4a、4b以及4c中所示的已知配置类似的机构：该示例性实施例在间隙820、822提供了最小化的端子间距，如前所述，由于间隙尺寸减小而达成ESL的减小。由于依据本发明主题的这些间隙的宽度可以变化，一个示例性实施例为这些间隙在约100到400微米的范围内。在其它示例性实施例中，这些间隙的每一个约为250微米。
由于已经关于其具体的实施例对本发明主题进行了详细地描述，所以将会注意到本领域技术人员，根据获得的前述的理解可以容易地对这些实施例进行选择、改变和等效。例如，依据本发明主题在不同的实施例中可以使用不同的材料。例如，上述导电层可以选自由铂、镍、铜、以及钯银合金构成的组，而所述电介质层可以选自由钛酸钡、氧化锌、具有低温玻璃(1ow-fireglass)的氧化铝、陶瓷、玻璃结合材料、以及有机环氧树脂构成的组。因此，本发明公开的范围是通过实例的方式而不是限制的方式，并且主题公开内容不排除包括对本领域普通技术人员来说显而易见的对本发明主题的修改、变化和/或添加。
本申请主张于2007年4月13日提交的题为“LAND GRIDFEEDTHROUGH LOW ESL TECHNOLOGY”’的在先申请的美国临时专利申请USSN 60/923,388的利益，其引用结合于此。

Claims (32)

1、一种多层电子元件，包括：
多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少一部分；
第一导电端接层材料，覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；以及
第二导电端接层材料，覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述部分，并且电连接所述多个第二电极层的每一个的所述第二导电层，
其中所述第一导电端接层材料和所述第二导电端接层材料配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成间隙；
电流回路区域由此形成，所述电流回路区域是从所述第一导电端接层经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层，用以降低所述元件的等效串联电感，其中所述电流回路区域与辅助电路板协作用来形成相应的电流消除路径。
2、如权利要求1所述的多层电子元件，其中所述第一导电端接层材料包括覆盖所述第一电极层的相应拐角对的相应第一导电端接层。
3、如权利要求2所述的多层电子元件，其中：
所述第二导电层的每一个延伸到所述第二电介质层的每一个的所述两个相对的边的至少两个相应的部分；以及
所述第二导电端接层材料包括覆盖所述第二电介质层的所述两个相对的边的所述至少两个部分的相应第二导电端接层。
4、一种电路板组合，包括：
如权利要求3所述的多层电子元件；
至少四条导电线路，形成于所述电路板的相同侧上，并且配置成使得外面一对的所述导电线路具有与所述多层电子元件的相应的第一导电端接层相同的间隔，并且配置成使得里面一对的所述导电线路具有与所述多层电子元件的相应的第二导电端接层相同的间隔；
分段的第一导电面，形成于所述电路板中；
分段的第二导电面，形成于所述电路板中；
第一对导电通路，形成为穿过所述电路板并且配置成将所述第一导电层的段分别耦合到相应的第一导电端接层；以及
第二对导电通路，形成为穿过所述电路板并且配置成将所述第二导电层分别耦合到相应的第二导电端接层。
5、如权利要求4所述的电路板组合，其中：
所述第一导电层包括电源路径或信号路径之一；以及
所述第二导电层包括接地面。
6、如权利要求1所述的多层电子元件，其中端子间隔在所述间隙被最小化，从而在所述间隙减小时提供所述元件的等效串联电感的减小。
7、如权利要求1所述的多层电子元件，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层材料至少沿着所述较长边之一形成，由此所述多层电子元件可配置成用于沿着所述较长边至少之一而安装在基板上。
8、如权利要求7所述的多层电子元件，其中所述导电端接层材料也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述多层电子元件。
9、一种电路板和电子元件的组合，包括安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感，所述组合还包括：
多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少两个相应部分；
相应的第一导电端接层，覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；
相应的第二导电端接层，覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述至少两个相应部分，并且电连接所述多个第二电极层的每一个的所述第二导电层；
至少四条导电线路，形成于所述电路板的相同侧上，并且配置成使得外面一对的所述导电线路具有与所述多层电子元件的相应的第一导电端接层相同的间隔与相应的第一导电端接层电连接，并且配置成使得里面一对的所述导电线路具有与所述多层电子元件的相应的第二导电端接层相同的间隔并与相应的第二导电端接层电连接；
分段的第一导电面，形成在所述电路板中并包括电源路径或信号路径之一；
分段的第二导电面，形成在所述电路板中并包括接地面；
第一对导电通路，形成为穿过所述电路板并且配置成将所述第一导电层的段分别耦合到相应的第一导电端接层；以及
第二对导电通路，形成为穿过所述电路板并且配置成将所述第二导电层分别耦合到相应的第二导电端接层，
其中所述第一导电端接层和所述第二导电端接层配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成相应间隙；以及
电流回路区域由此形成，所述电流回路区域是从所述第一导电端接层经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层，用以降低所述元件的等效串联电感，其中所述电流回路区域与所述导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
10、如权利要求9所述的电路板和电子元件的组合，其中端子间隔在所述相应间隙被最小化，从而在所述间隙减小时提供所述元件的等效串联电感的减小。
11、如权利要求9所述的电路板和电子元件的组合，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层至少沿着所述较长边之一形成，由此所述电子元件可配置成用于沿着所述较长边至少之一而安装在所述电路板上。
12、如权利要求11所述的电路板和电子元件的组合，其中所述导电端接层也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述电子元件。
13、一种用于安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感，所述组合还包括：
多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少两个相应部分；
相应的第一导电端接层，覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；
相应的第二导电端接层，覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述至少两个相应部分，并且电连接所述多个第二电极层的每一个的所述第二导电层；
其中所述第一导电端接层和所述第二导电端接层配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成相应间隙；以及
电流回路区域由此形成，所述电流回路区域是从所述第一导电端接层经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层，用以降低所述电容器的等效串联电感，其中所述电流回路区域与辅助电路板协作用来形成相应的电流消除路径。
14、如权利要求13所述的电容器，其中端子间隔在所述相应间隙被最小化，从而在所述间隙减小时提供所述电容器的等效串联电感的减小。
15、如权利要求13所述的电容器，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层至少沿着所述较长边之一形成，由此所述电容器可配置成用于沿着所述较长边至少之一而安装在基板上。
16、如权利要求15所述的电容器，其中所述导电端接层也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述电容器。
17、一种电路板和电子元件的组合，包括安装在多层印刷电路板上的多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感，所述组合还包括：
多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少一部分；
第一导电端接层材料，覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；
第二导电端接层材料，覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述部分，并且电连接所述多个第二电极层的每一个的所述第二导电层；
至少四条导电线路，形成于所述电路板的相同侧上，并且配置成使得外面一对的所述导电线路具有与所述多层电子元件的所述第一导电端接层材料对准的间隔并与所述第一导电端接层材料电连接，并且配置成使得里面一对的所述导电线路具有与所述多层电子元件的所述第二导电端接层材料对准的间隔并与所述第二导电端接层材料电连接；
分段的第一导电面，形成在所述电路板中并包括电源路径或信号路径之一；
分段的第二导电面，形成在所述电路板中并包括接地面；
第一对导电通路，形成为穿过所述电路板并且配置成将所述第一导电层的段分别耦合到所述第一导电端接层材料；以及
第二对导电通路，形成为穿过所述电路板并且配置成将所述第二导电层分别耦合到所述第二导电端接层材料，
其中所述第一导电端接层材料和所述第二导电端接层材料配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成至少一个间隙；以及
电流回路区域由此形成，所述电流回路区域是从所述第一导电端接层材料经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层材料，用以降低所述元件的等效串联电感，其中所述电流回路区域与所述导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
18、如权利要求17所述的电路板和电子元件的组合，其中端子间隔在所述间隙被最小化，从而在所述间隙减小时提供所述元件的等效串联电感的减小。
19、如权利要求17所述的电路板和电子元件的组合，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层材料至少沿着所述较长边之一形成，由此所述电子元件可配置成用于沿着所述较长边至少之一而安装在所述电路板上。
20、如权利要求19所述的电路板和电子元件的组合，其中所述导电端接层材料也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述电子元件。
21、一种制造多层电子元件的方法，包括：
提供多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
提供与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少一部分；
将所述多个第一电极层和所述多个第二电极层置于相应的交替层中；
提供第一导电端接层材料，所述第一导电端接层材料覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；
提供第二导电端接层材料，所述第二导电端接层材料覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述部分，并且电连接所述多个第二电极层的每一个的所述第二导电层；
将所述第一导电端接层材料和所述第二导电端接层材料配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层材料和第二导电端接层材料之间形成间隙；并且
形成电流回路区域，所述电流回路区域是从所述第一导电端接层经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层，用以降低所述元件的等效串联电感，其中所述电流回路区域与辅助电路板协作用来形成相应的电流消除路径。
22、如权利要求21所述的制造多层电子元件的方法，其中所述第一导电端接层材料包括覆盖所述第一电极层的相应拐角对的相应第一导电端接层。
23、如权利要求22所述的制造多层电子元件的方法，还包括：
将所述第二导电层的每一个延伸到所述第二电介质层的每一个的所述两个相对的边的至少两个相应的部分；以及
所述第二导电端接层材料包括覆盖所述第二电介质层的所述两个相对的边的所述至少两个相应部分的相应第二导电端接层。
24、一种制造电路板组合的方法，包括：
如权利要求23所述提供多层电子元件；
提供至少四条导电线，所述至少四条导电线形成于所述电路板的相同侧上，并且配置成使得外面一对的所述导电线路具有与所述多层电子元件的相应的第一导电端接层相同的间隔，并且配置成使得里面一对的所述导电线路具有与所述多层电子元件的相应的第二导电端接层相同的间隔；
提供分段的第一导电面，所述分段的第一导电面形成在所述电路板中；
提供分段的第二导电面，所述分段的第二导电面形成在所述电路板中；
提供第一对导电通路，所述第一对导电通路穿过所述电路板并且配置成将所述第一导电层的段分别耦合到相应的第一导电端接层；以及
提供第二对导电通路，所述第二对导电通路穿过所述电路板并且配置成将所述第二导电层分别耦合到相应的第二导电端接层。
25、如权利要求24所述的制造电路板组合的方法，其中
所述第一导电层包括电源路径或信号路径之一；以及
所述第二导电层包括接地面。
26、如权利要求21所述的制造多层电子元件的方法，还包括使端子间隔在所述间隙被最小化，从而在所述间隙减小时提供所述元件的等效串联电感的减小。
27、如权利要求21所述的制造多层电子元件的方法，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层材料至少沿着所述较长边之一形成，由此所述多层电子元件可配置成用于沿着所述较长边至少之一而安装在基板上。
28、如权利要求27所述的制造多层电子元件的方法，其中所述导电端接层材料也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述多层电子元件。
29、一种制造电路板和电子元件组合的方法，所述组合包括安装在多层印刷电路板上的四端子多层焊盘格栅穿心垂直取向陶瓷电容器，用于对信号电平线的有效滤波能力以及电源电平线或电路面的退耦，以及通过使用电流消除技术来提供低的等效串联电感，所述方法包括：
提供多个第一电极层，每个第一电极层包括：第一电介质层，具有由四个边限定的第一电介质层的第一表面和第二表面；以及第一导电层，覆盖所述第一电介质层的所述第一表面的一部分并且延伸到所述第一电介质层的每个拐角的至少一部分；
提供与所述多个第一电极层交替堆叠的多个第二电极层，每个第二电极层包括：第二电介质层，具有由四个边限定的第二电介质层的第一表面和第二表面；以及第二导电层，覆盖所述第二电介质层的所述第一表面的一部分，位于所述第一电介质层的所述拐角之间，并且延伸到所述第二电介质层的两个相对的边的至少两个相应部分；
将所述多个第一电极层和多个第二电极层置于相应的交替层中；
提供相应的第一导电端接层，所述第一导电端接层覆盖所述第一电极层的相应的拐角对并且电连接所述多个第一电极层的每一个的所述第一导电层；
提供相应的第二导电端接层，所述第二导电端接层覆盖位于所述第一电介质层的所述拐角之间的所述第二电介质层的所述两个相对的边的所述至少两个相应部分，并且电连接所述多个第二电极层的每一个的所述第二导电层；
提供至少四条导电线，所述至少四条导电线形成于所述电路板的相同侧上，并且配置成使得外面一对的所述导电线路具有与所述多层电子元件的相应的第一导电端接层相同的间隔并与相应的第一导电端接层电连接，并且配置成使得里面一对的所述导电线路具有与所述多层电子元件的相应的第二导电端接层相同的间隔并与相应的第二导电端接层电连接；
提供分段的第一导电面，所述分段的第一导电面形成在所述电路板中并包括电源路径或信号路径之一；
提供分段的第二导电面，所述分段的第二导电面形成在所述电路板中并且包括接地面；
提供第一对导电通路，所述第一对导电通路形成为穿过所述电路板并且配置成将所述第一导电层的段分别耦合到相应的第一导电端接层；以及
提供第二对导电通路，所述第二对导电通路形成为穿过所述电路板并且配置成将所述第二导电层分别耦合到相应的第二导电端接层；
将所述第一导电端接层和所述第二导电端接层配置成使得沿着所述第一电极层和第二电极层二者的所述至少一个边的一部分在第一导电端接层和第二导电端接层之间形成相应间隙；并且
形成电流回路区域，所述电流回路区域是从所述第一导电端接层经过所述多个第一电极层和多个第二电极层到达所述第二导电端接层，用以降低所述元件的等效串联电感，其中所述电流回路区域与所述导电线路、导电通路对、以及导电面协作用来形成相应的电流消除路径。
30、如权利要求29所述的制造电路板和电子元件组合的方法，还包括使端子间隔在所述相应间隙被最小化，从而在所述间隙减小时提供所述元件的等效串联电感的减小。
31、如权利要求29所述的制造电路板和电子元件组合的方法，其中所述第一电介质层和第二电介质层的每一个的所述四个边包括两个相对的较长边和两个相对的较短边，并且其中所述导电端接层至少沿着所述较长边之一形成，由此所述电子元件可配置成用于沿着所述较长边至少之一而安装在所述电路板上。
32、如权利要求31所述的制造电路板和电子元件组合的方法，其中所述导电端接层也至少沿着所述较长边的另一个形成，使得端接焊盘被提供用于将其他电学元件安装到所述电子元件。
CNA2008101314566A 2007-04-13 2008-04-14 焊盘格栅穿心低等效串联电感技术 Pending CN101308727A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US92338807P 2007-04-13 2007-04-13
US60/923,388 2007-04-13
US12/061,150 2008-04-02

Publications (1)

Publication Number Publication Date
CN101308727A true CN101308727A (zh) 2008-11-19

Family

ID=39853493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101314566A Pending CN101308727A (zh) 2007-04-13 2008-04-14 焊盘格栅穿心低等效串联电感技术

Country Status (4)

Country Link
US (1) US8238116B2 (zh)
JP (1) JP2009004740A (zh)
KR (1) KR101557157B1 (zh)
CN (1) CN101308727A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409783A (zh) * 2015-07-28 2017-02-15 英飞凌科技股份有限公司 具有集成电气功能的基于pcb的半导体封装
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP4433010B2 (ja) * 2007-08-02 2010-03-17 Ｔｄｋ株式会社 貫通コンデンサ及び貫通コンデンサの製造方法
KR101170871B1 (ko) * 2008-08-08 2012-08-02 삼성전기주식회사 전자부품 실장용 전극 패드 및 전자부품의 실장 구조
KR101025999B1 (ko) * 2008-12-12 2011-03-30 삼성전기주식회사 회로기판 장치 및 집적회로 장치
KR101069989B1 (ko) * 2009-09-10 2011-10-04 삼성전기주식회사 적층형 칩 커패시터 및 회로 기판 장치
JP5062237B2 (ja) * 2009-11-05 2012-10-31 Ｔｄｋ株式会社 積層コンデンサ、その実装構造、及びその製造方法
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
KR20130053878A (ko) * 2011-11-16 2013-05-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5655818B2 (ja) * 2012-06-12 2015-01-21 株式会社村田製作所 チップ部品構造体
JP5794256B2 (ja) * 2013-03-19 2015-10-14 株式会社村田製作所 電子部品および電子部品連
KR101862422B1 (ko) 2013-06-14 2018-05-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496813B1 (ko) 2013-07-05 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
CN104299785B (zh) 2013-07-17 2017-10-31 三星电机株式会社 多层陶瓷电容器及具有多层陶瓷电容器的板
KR20140038872A (ko) * 2013-07-17 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9627142B2 (en) * 2013-09-24 2017-04-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting of the same
US9460855B2 (en) * 2013-10-01 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR20140038912A (ko) * 2013-10-01 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20140038914A (ko) * 2013-10-29 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US20150114704A1 (en) 2013-10-31 2015-04-30 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
JP2014239204A (ja) * 2014-01-31 2014-12-18 株式会社村田製作所 電子部品及び電子部品の実装構造体
KR101630034B1 (ko) * 2014-04-21 2016-06-13 삼성전기주식회사 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
JP2020520121A (ja) 2017-05-15 2020-07-02 エイブイエックス コーポレイション 積層コンデンサ、および積層コンデンサを含む回路板
CN117976411A (zh) * 2017-10-23 2024-05-03 京瓷Avx元器件公司 具有改善的连接性的多层电子设备及其制造方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444436A (en) 1967-04-26 1969-05-13 Erie Technological Prod Inc Mounted capacitor with spaced terminal feet
US4831494A (en) 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
US5517385A (en) 1992-11-19 1996-05-14 International Business Machines Corporation Decoupling capacitor structure
US5880925A (en) 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
US6380619B2 (en) 1998-03-31 2002-04-30 Tdk Corporation Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate
JP3309813B2 (ja) * 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
JP2003051423A (ja) 2001-08-03 2003-02-21 Tdk Corp 電子部品
US6292351B1 (en) 1999-11-17 2001-09-18 Tdk Corporation Multilayer ceramic capacitor for three-dimensional mounting
JP3489729B2 (ja) * 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2001167969A (ja) 1999-12-06 2001-06-22 Tdk Corp 三次元搭載用多端子積層セラミックコンデンサ
US6441459B1 (en) 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP4332634B2 (ja) 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
US6483692B2 (en) 2000-12-19 2002-11-19 Intel Corporation Capacitor with extended surface lands and method of fabrication therefor
US6459561B1 (en) 2001-06-12 2002-10-01 Avx Corporation Low inductance grid array capacitor
JP3502988B2 (ja) 2001-07-16 2004-03-02 Ｔｄｋ株式会社 多端子型の積層セラミック電子部品
US6757152B2 (en) 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
JP2003178933A (ja) * 2001-10-05 2003-06-27 Matsushita Electric Ind Co Ltd コンデンサ
TWI266342B (en) 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor
JP4187184B2 (ja) 2002-02-28 2008-11-26 Ｔｄｋ株式会社 電子部品
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US6816356B2 (en) 2002-05-17 2004-11-09 Daniel Devoe Integrated broadband ceramic capacitor array
JP3833145B2 (ja) 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
US6661639B1 (en) 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
WO2004025673A1 (ja) 2002-09-10 2004-03-25 Tdk Corporation 積層コンデンサ
JP4827157B2 (ja) 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
JP2004253425A (ja) 2003-02-18 2004-09-09 Tdk Corp 積層コンデンサ
TWI229878B (en) 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6958899B2 (en) 2003-03-20 2005-10-25 Tdk Corporation Electronic device
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP3850398B2 (ja) 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP3897745B2 (ja) 2003-08-29 2007-03-28 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
US6885544B2 (en) 2003-09-24 2005-04-26 Intel Corporation Vertical capacitor apparatus, systems, and methods
JP2005191466A (ja) 2003-12-26 2005-07-14 Tdk Corp コンデンサ
JP4097268B2 (ja) 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
JP2005259982A (ja) 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP3901697B2 (ja) 2004-03-19 2007-04-04 Ｔｄｋ株式会社 積層コンデンサ
JP4086812B2 (ja) 2004-05-31 2008-05-14 Ｔｄｋ株式会社 積層コンデンサ
JP2006013380A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4108650B2 (ja) 2004-06-29 2008-06-25 Ｔｄｋ株式会社 積層コンデンサ
JP2006013383A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
US6917510B1 (en) 2004-10-27 2005-07-12 Kemet Corporation Extended terminal ceramic SMD
TWI277988B (en) 2004-11-18 2007-04-01 Tdk Corp Multilayer capacitor
US7778038B2 (en) 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
EP1830372B1 (en) 2004-12-24 2018-01-24 Murata Manufacturing Co., Ltd. Multilayer capacitor and mounting structure of same
JP4167231B2 (ja) 2005-01-13 2008-10-15 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4287822B2 (ja) 2005-01-25 2009-07-01 Ｔｄｋ株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4299252B2 (ja) 2005-01-28 2009-07-22 Ｔｄｋ株式会社 積層コンデンサ
US7433172B2 (en) 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP4299258B2 (ja) 2005-03-18 2009-07-22 Ｔｄｋ株式会社 積層コンデンサ
JP2006278566A (ja) 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2006286731A (ja) 2005-03-31 2006-10-19 Tdk Corp 積層コンデンサ
JP4230469B2 (ja) 2005-03-31 2009-02-25 Ｔｄｋ株式会社 積層コンデンサ
US7414857B2 (en) 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7088569B1 (en) 2005-12-22 2006-08-08 Tdk Corporation Multilayer capacitor
US7283348B2 (en) 2005-12-22 2007-10-16 Tdk Corporation Multilayer capacitor
US7145429B1 (en) 2006-01-26 2006-12-05 Tdk Corporation Multilayer capacitor
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409783A (zh) * 2015-07-28 2017-02-15 英飞凌科技股份有限公司 具有集成电气功能的基于pcb的半导体封装
CN109994436A (zh) * 2015-07-28 2019-07-09 科锐 具有集成电气功能的基于pcb的半导体封装
CN109994436B (zh) * 2015-07-28 2023-08-18 科锐 具有集成电气功能的基于pcb的半导体封装
US10225922B2 (en) 2016-02-18 2019-03-05 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10575394B2 (en) 2016-02-18 2020-02-25 Cree, Inc. PCB based semiconductor package with impedance matching network elements integrated therein
US10743404B2 (en) 2016-02-18 2020-08-11 Cree, Inc. PCB based semiconductor device

Also Published As

Publication number Publication date
US8238116B2 (en) 2012-08-07
KR20080092891A (ko) 2008-10-16
US20080253059A1 (en) 2008-10-16
KR101557157B1 (ko) 2015-10-02
JP2009004740A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101308727A (zh) 焊盘格栅穿心低等效串联电感技术
US8045319B2 (en) Controlled ESR decoupling capacitor
US7292429B2 (en) Low inductance capacitor
KR101069989B1 (ko) 적층형 칩 커패시터 및 회로 기판 장치
CN100550234C (zh) 多层片式电容器及嵌有多层片式电容器的印刷电路板
US7414857B2 (en) Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7974072B2 (en) Multilayer capacitor array
US7697262B2 (en) Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US4853827A (en) High dielectric multilayer capacitor
CN1732570A (zh) 每层都具有多个极板的多层电容
KR20120058128A (ko) 적층 세라믹 캐패시터
US10741330B1 (en) High voltage fringe-effect capacitor
CN108417391A (zh) 电容器组件
KR101771798B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104299782A (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
TWI273613B (en) Capacitor structure
CN206471231U (zh) 具有多个端电极的积层电容器
CN101471177B (zh) 层叠电容器
CN104103427B (zh) 去耦合组件
US5051542A (en) Low impedance bus bar
US20120224333A1 (en) Multi-plate board embedded capacitor and methods for fabricating the same
CN104112594B (zh) 多层陶瓷电容器和安装多层陶瓷电容器的板
CN101047063B (zh) 电容结构
US20090161292A1 (en) Laminated ceramic capacitor
CN1469400A (zh) 形成于二布线层间的电感

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081119