CN101047063B

CN101047063B - 电容结构

Info

Publication number: CN101047063B
Application number: CN 200610071590
Authority: CN
Inventors: 卓威明; 陈昌升; 赖颖俊; 徐钦山
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2010-10-13
Anticipated expiration: 2026-03-30
Also published as: CN101047063A

Abstract

本发明提供了一电容结构，包含：第一电极、第二电极和位于其间的介电材料层，其中，第一电极包括相连接之第一电极层与第二电极层，第二电极包括相连接之第三电极层与第四电极层，第一电极层与第三电极层位于第一平面上，第二电极层与第四电极层位于第二平面上，第一平面平行于第二平面，第一电极层下方为第四电极层，第三电极层下方为第二电极层，第一电极层、第二电极层、第三电极层与第四电极层为平板导电层且相互平行以一间隔配置，其中该第一电极和第二电极与外部连接的端点从同一侧引出。该结构达到导线或是电极板间可以使一电极上下左右与另一电极互相耦合，达到最小面积最高电容值的效果，且采用的导孔数少。

Description

电容结构

技术领域

本发明是有关于一种电容结构，且特别是有关于一种内藏式电容结构，是利用细长型电极板而达到上下左右的交互耦合设计，以提高电容值的效果。

背景技术

现代高频高速电子系统产品例如英特尔公司INTEL Pentium-4之中央微处理器(CPU)电路基板，或是个人计算机主机板或是行动电话印刷电路板的电路中，为了过滤来自系统中各式各样的电气噪声及稳定电压的目的，均必须在电源端与接地间(例如5伏特与接地间，或是3.3伏特与接地间)并联加上一些电容器组件，这些电容器组件，也就是一般所熟知之去耦合电容器(Decoupling Capacitor)。一般执行去耦合电容功能的组件，主要技术有两种，第一种为使用离散式(Discrete Component)电容器，例如表面黏着技术(Surface Mount Technology，“SMT”)电容器，第二种为新近发展的电容性基板，来作去耦合功能。

离散式电容器至少存在以下之缺点，包括工作频带范围不够宽、交流阻抗不够低、以及不能与系统基板整合(System in Package)等的问题。而目前电容性基板组件的缺点包括贯穿孔电气寄生效应太大(Via Parasites Effects)，另外还有电容性基板仅有平面之2D结构，因此设计之面积太大，以及电容介电材料电气损耗大等等问题。

早期印刷电路板通常系用相同介电系数的平面状基板，例如玻璃纤维布(FR4)基板所组成，其缺点为在高频时抑制噪声效果较差，被动组件整合度较低，有进一步改良者，例如在美国第5,079,069号专利以及第5,161,086号专利中，提出一种在内层中加入不同介电材质的平面状基板，以求增加电路板间电容性的电气特性来抑制噪声等，因此，平面状基板之缺点可获得部分之改良。但是对于现代高频模拟与高速数字混合的整合式电子系统而言，所占用的面积是双层电极板，对于相同面积下的电极板减少了可应用的侧面空间。

在属于Zycon公司之美国第5,161,086号、名称为“Capacitor Laminate for Use in Capacitive Printed Circuit Boards and Methods of Manufacture”并于1992年11月3日公开之专利中，其原理为同一平面只含有一种介电系数的基板，其上下两表面，粘合有一层导电金属，构成一平面型电容性基板。如图1A所示之印刷电路板100中，有一电阻薄板(Capacitor Laminate)110结构，包括由两层金属层112与114，与由此两层金属层112与114所夹住之介电层116所组成。并且利用导线122与124与其它层的导电层结构，例如图标之导电层结构130相连接。

上述之结构，是一个上下利用导通孔来连接，和其它传统的印刷电路板压合时，可以提供电容器的电气特性来抑制噪声等的功能。除了上述之运用外，此电极板也可以用多层来设计，请参照图1B。除了原来之结构外，更增加了电阻薄板140结构，包括由两层金属层142与144，与由此两层金属层142与144所夹住之介电层146所组成。并且利用导线122与124与其它层的导电层结构，例如图标之导电层结构130。但是此种多层之结构，会增加导通孔的长度而影响电气效应。

除此之外，请参照图1C，为单一电极板的显微结构。从此微小结构中可以知道其缺点为单一电极板无法发挥边缘耦合的好处，而且占用的面积较大。另外，导通孔的设计不只增加电感效应与减少应用的频率范围，更是占用到下层面积的使用。因为这样的设计只针对接地去耦电容的使用，应用到串接电容效果不大。

另外，在属于International Business Machine公司之美国第5,972,053号、名称为“Capacitor Formed with Printed Circuit Boards”并于1999年10月26日公开之专利中，提出了一种电极板的设计，如图2A所示，也可以用多层来设计。如图所示，在印刷电路板200中，两个电阻210与220夹在介电层202、204与206之间，而经由导通孔(VIA)232、234与236与外部之导电层连接。不过此多层结构，会增加导通孔的长度而影响电气效应。图2B为单一电极板的显微结构。此电极板的设计缺点之一为单一电极板无法发挥边缘耦合的好处，而且占用的面积较大。另外，导通孔的设计不只增加电感效应，减少应用的频率范围，更是占用到下层面积的使用。

在另外之习知技术中，半导体集成电路之工艺上皆是以增加表面积的结构来达到高密度电容，但是其效果有限，事实上可以用立体交错式的结构更可以增加表面积。例如，在美国第5,744,853号、名称为“Three dimensional polysilicon capacitor for high density integrated circuit applications”并于1998年4月28日公开之专利中，提出了一种利用立体交错式的结构增加表面积之设计，而达到高密度电容之要求。请参照图3所示，此图像化之多晶硅层(Patterned Polysilicon Layer)310、绝缘层(Insulator Layer)320、以及另一图像化之多晶硅层(Patterned Polysilicon Layer)330这三层之结构形成立体交错式的结构电容器。

发明内容

本发明就是希望利用具有细长型电气路径之电极板，而电极板在两端具有单端相连或是双端相连之结构而达到上下左右的交互耦合，以提升电容值。

本发明所提出之电容结构，采用交错耦合状的设计，达到导线或是电极板间可以使一电极上下左右与另一电极互相耦合，达到最小面积最高电容值的效果，且采用的导孔数少，此新电容在最小面积上有最大的电容值。

本发明所提出之电容结构，可应用在高频高速模块或系统中，可以提升电容性基板噪声抑制能力，应用在一般电路设计也会有最小面积的设计，符合未来电子系统缩装的目的。

本发明之一实施例中，提出一种电容结构，包含介电材料层、第一电极与第二电极。此介电材料层位于第一电极与第二电极之间。第一电极包括相连接之一第一电极层与一第二电极层。而第二电极包括相连接之一第三电极层与一第四电极层，其中第一电极层与第三电极层位于一第一平面上，而第二电极层与第四电极层位于一第二平面上。第一平面平行于第二平面。此第一电极层之下方为第四电极层，而第三电极层之下方为第二电极层，其中该第一电极层、该第二电极层、该第三电极层与该第四电极层为一平板之导电层且相互平行以一间隔配置，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

在一例子中，第一电极之电气路径是从第一电极层走到第二电极层，再由第二电极层走到第一电极层之双端相连结构，而第二电极之电气路径是从第三电极层走到第四电极层，再由第四电极层走到第三电极层之双端相连结构。

另外一个例子中，第一电极之电气路径是从第一电极层之两端走到第二电极层之两端，而第二电极之电气路径是从第三电极层之两端走到第四电极层之两端之双端相连结构。

本发明之另一实施例中，提出一种电容结构，包含：一介电材料层；一第一电极与一第二电极，该介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之一第一电极层与一第二电极层，而该第二电极包括相连接之一第三电极层与一第四电极层，其中该第一电极层与第三电极层位于一第一平面上，而该第二电极层与第四电极层位于一第二平面上，其中该第一平面平行于该第二平面，该第一电极层之下方为该第四电极层，而该第三电极层之下方为该第二电极层，其中该第一电极层、该第二电极层、该第三电极层与该第四电极层可为一长条型之导电层，而第一电极层与第三电极层以一第一方向平行并列螺旋方式环绕，而到中心位置后，再由第二电极层与四电极层以一相反于第一方向之一第二方向平行并列螺旋方式环绕，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

本发明之另一实施例中，提出一种电容结构，包含介电材料层多数个介电材料层、第一电极与第二电极，具有多层之结构。这些介电材料层位于第一电极与第二电极之间。第一电极包括相连接之多数个第一电极层，第二电极包括相连接之多数个第二电极层。这些多层之结构中，每一层之平面具有其中一第一电极层与一第二电极层平行并列，而每一第一电极层之上方或下方或上下方为第二电极层，而每一第二电极层之上方或下方或上下方为第一电极层，其中该些第一电极层与该些第二电极层为一平板之导电层且相互平行以一间隔配置，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

在一实施例中，第一电极中之每一层电极层连接方式为单端相连，而第二电极中之每一层电极层连接方式为单端相连(也就是同一电极在不同层之间只有一个接点)。在另外一实施例中，第一电极中之每一层电极层连接方式为双端相连，而第二电极中之每一层电极层连接方式为双端相连。

本发明之另一实施例中，提出一种电容结构，包含：多数个介电材料层；一第一电极与一第二电极，具有多层之结构，该些介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之多数个第一电极层，该第二电极包括相连接之多数个第二电极层，该些多层之结构中，每一层之平面具有其中一该第一电极层与一该第二电极层平行并列，而每一该第一电极层之上方或下方或上下方为该第二电极层，而每一该第二电极层之上方或下方或上下方为该第一电极层，其中该些第一电极层与该些第二电极层为一长条型之导电层，而在同一平面上之该第一电极层与该第二电极层以一第一方向平行并列螺旋方式环绕，而到中心位置后，再由下一层平面上的该第一电极层与该二电极层以一相反于该第一方向之一第二方向平行并列螺旋方式环绕，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A～1C是传统之印刷电路板之电阻薄板(Capacitor Laminate)结构示意图；

图2A与2B是传统之多层印刷电路板之电阻结构示意图；

图3是传统半导体工艺中用以增加电阻值之结构示意图；

图4A与4B是平板电阻结构之上视与剖面示意图；

图5A与5B是本发明较佳实施例之复数电极之内藏式电容器结构上视与剖面示意图；

图5C与5D是本发明一实施例之内藏式电容器结构上视与下视示意图；

图6是说明本发明一实施例之交错扭转状电极之内藏式电容结构剖面示意图；

图7是说明本发明一实施例之内藏式电容结构剖面尺寸示意图；

图8A～图8D是说明第I类结构到第IV类结构之内藏式电容结构侧视示意图；

图9A与图9B是说明从图8A到图8D之第I类结构到第IV类结构之电容结构之电容值与频率之关系示意图；

图10是说明本发明又一实施例之内藏式电容结构剖面尺寸示意图；

主要组件符号说明

100、140：电阻薄板(Capacitor Laminate)

112与114、142与144：金属层

116、146：介电层

122与124：导线

130：导电层结构

200：印刷电路板

210与220：电阻

202、204与206：介电层

232、234与236：导通孔(VIA)

310：图像化之多晶硅层(Patterned Polysilicon Layer)

320：绝缘层(Insulator Layer)

330：图像化之多晶硅层(Patterned Polysilicon Layer)

410与420：电极板

430：介电层

500：内藏式电容器结构

A、A1、A2、B、B1、B2：电极

512与514：端点

810、812：金属层

814：绝缘层

816、818、822、824、826、828、832、834：连接结构

具体实施方式

本发明就是希望利用具有细长型电气路径之电极板，而电极板在两端具有单端相连或是双端相连之结构而达到上下左右的交互耦合，以提升电容值。而电极板之形状并不受限制。

本发明所提出之内藏式电容结构，是利用细长型电气路径而达到上下左右的交互耦合设计，达到导线或是电极板间可以使一电极上下左右与另一电极互相耦合，达到最小面积最高电容值的效果，且采用的导孔数少，此新电容在最小面积上有最大的电容值。

本发明所提出之内藏式电容结构，可应用在高频高速模块或系统中，可以提升电容性基板噪声抑制能力，应用在一般电路设计也会有最小面积的设计，符合未来电子系统缩装的目的。

内藏式电容功能与其优点为可以(1)抑制高频噪声之干扰；(2)可以降低印刷电路板接线所需要的接线层数目；(3)提高电子系统整合密度与缩小面积。用高介电系数的基板形成内藏式电容主要的目的之一就是希望缩小电容面积，除可以用材料方式缩小面积之外，也可以用电气结构的改善来改进。

本发明复数电极之内藏式电容器结构，是由数个电极板在同一平面组合而成，因而可以依应用的场合需要而选择设计。当在相同面积下电容基板有一定的耦合面积，一般是以双个电极板上下迭合来完成，如下图4A与4B所示，其中图4A是上视图，而图4B是剖面示意图。上下两个电极板410与420间存在一介电层430，而整个结构以一等效电容Cp表示。整体的电容值可以用电容基本公式求出，所以在简单的电气形式中，电容值与面积成正比。另外，引出点一般可以有导通孔等工艺来完成。

电容基本公式：

C = ϵ_{0} ϵ_{r} \frac{A}{D} = \frac{ϵA}{D}

其中

C为总电容值(Total Capacitance)，单位为pF；

A为导体与介电层之间的面积(Area of Conductor and Dielectric)，单位为平方米(m²)；

D为介电层的厚度(Thickness ofthe Dielectric Material)，单位为米(m)；

ε为在电容器电极板间的介质之介电常数(Permittivity of the Medium between Capacitor Plates)，单位为每米具有的法拉(Farad/m，F/m)；

ε₀：为在自由空间之相对介电常数(Relative Permittivity of Free Space)，单位为每米所具有的法拉(F/m)，1/36π*10^-9F/m＝8.85pF/m；以及

ε_r为在介电材料之相对介电常数(Relative Permittivity of Dielectric Material)。

但是实际上，在相同面积下若要提高电容值，可以将电极板分割，分割各电极板间会有细微的耦合电容存在，而提高相同面积电容值。如图5A所示之内藏式电容器结构500，其中，A为电极一，B为电极二，在电极A与B之间有介电层510。A1为电极A的上层，A2为电极A的下层，而B1为电极B的上层，B2为电极B的下层。而电极A的上层A1与电极B的上层B1之距离为D1，而电极A的上层A1与电极B的下层B2之距离为D2。在相同面积下，分割电极板一定距离后，可以造成交错扭转耦合电容，则可以在有限面积下再增加电容值，所以整体的电容值可增加许多。

例如，在图5B之剖面图中可知，除了电极A的上层A1与电极B的下层B2之间，以及电极A的下层A2与电极B的上层B1之间存在一电容Cp外，在电极A的上层A1与电极B的上层B1之间，以及在电极A的下层A2与电极B的下层B2之间，也存在交错扭转耦合电容Cc。另外，在电极A的上层A1也与电极A的下层A2之间、或是在电极B的上层B1也与电极B的下层B2之间，存在交错耦合电容Ct。这样的配置，将可有效地增加不少的电容值。另外，长型或是螺旋状电极板的引出点可以用盲孔或是埋孔来制作。

在一实施例中，电极A与电极B可以是利用具有细长型电气路径之电极板，而在电极A与电极B之电极板两端具有单端相连或是双端相连之结构，而达到上下左右的交互耦合，以提升电容值。而电极板之形状并不受限制。

对于单端相连或是双端相连之定义，是以电气路径为主。例如，电极A之电气路径是从上层A1走到下层A2，则为单端相连之结构。而电极B之电气路径是从上层B1走到下层B2则也是单端相连之结构。而上层A1与下层A2相连接部分，或是上层B1与下层B2相连接部分可以经由一长条型之电极板相连接。

在另外一实施例中，电极A之电气路径是从上层A1之两端同时走到下层A2(同时走也就是再走回来的意思，例如电极A先由上层A1走到下层A2，再由下层A2走回到上层A1，也可以解释为由上层A1经由两个接点走到下层A2)，就是所谓的双端相连结构。电极B之电气路径是从上层B1之两端走到下层B2之双端相连结构(同时走也就是再走回来的意思，例如电极B先由上层B1走到下层B2，再由下层B2走到上层B1，也可以看成B1由两个接点走到B2)。而上层A1与下层A2相连接部分，或是上层B1与下层B2相连接部分可以经由一长条型之电极板或导孔相连接。

关于交错扭转耦合电容Cc的特性可分析如下。边缘耦合电容其面积就是电极板宽度乘以厚度，间距缩小可以使交错扭转耦合电容Cc耦合距离缩小，这也就是基本电容公式中的D(电极板间距)缩小，因而交错扭转耦合电容Cc会变大，使得整体电容值增加。

另外，介电层510若是使用高介电系数基板材料，则交错扭转耦合电容Cc值会比较大，这也就是基本电容公式中的ε(介电系数)增加，因而提升的整体电容值。所以复数电极之内藏式电容也就是利用不同电极板边缘耦合的特性来提升整体的电容值，当然，寄生耦合的部分，还有交错耦合电容Ct也可以微量增加整体电容值。

上述本发明所提出如图5B之内藏式电容器结构，在实际运用上，请参照图5C与5D所示。本发明所提出之内藏式电容器500结构实施例中，包括电极A与电极B，在电极A与B之间有介电层。A1为电极A的上层，A2为电极A的下层，而B1为电极B的上层，B2为电极B的下层。

请参照图5C，电极A的上层A1与电极B的上层B1从端点512与514，以平行并列之方式，螺旋环绕至中心点。而在标号520之位置以横切面I-I’来看，可以了解此配置如图5B之结构，而每个电极之间存在交错耦合之电容。而到了中心位置，如图标号530之位置，则如右图之放大结构图实施例。而后如图5D，电极A的下层A2与电极B的下层B2从中心点又以平行并列之方式，螺旋环绕到端点512与514。电极A之上层A1与下层A2，以及电极B的上层B1与下层B2以平行并列螺旋环绕之方式，可在相同的面积下有效地增加电容值。而此内藏式电容器结构500经由导孔连接电极A，而由另一导孔连接电极B，以便与另外之导电层连接导通。

当然，为了缩小面积与增加电容值，也可以使用多层电路板的设计，形成上下多层电极而再提升电容值与缩小面积，而其结构剖面示意图则如图6所示，系显示本发明一实施例之交错扭转状电极之内藏式电容。此内藏式电容器结构600实施例中，包括电极A、电极B与在电极A与B之间的介电层。电极A包括电极层A1、A2、A3、A4与A5，而电极B包括电极层B1、B2、B3、B4与B5。而这些电极层A1、A2、A3、A4与A5，以及电极层B1、B2、B3、B4与B5，分别如图5C与图5D的平行并列螺旋环绕之方式，配置在多层的电路板设计中。

而对于实际的工艺中所得到的内藏式电容器结构，请参照图7，此为采用HiDK40，线宽线距2密尔(mil)，采用严苛的工艺来看所得到的结果。若是以60×60密尔平方(mil²)所具有的电容值来观察，基板结构如图7所示。而在底下数种电容器结构中，包括从图8A到图8D之第I类结构到第IV类结构，将按照不同之例子说明观察之结果。

请参照图8A以便说明第I类之电容结构。此电容结构如图所示之平板金属-绝缘体-金属(Metal-Insulator-Metal，“MIM”)电容结构，也就是此电容器结构是由金属层810、金属层812与其中之绝缘层814所组成，此结构所测得的电容值为10.3753微微法拉(pF)。

而请参照图8B以便说明第II类之电容结构。电容结构若如图8B所示，由电极A、电极B与其间之介电层所组成。而电极A之上层A1与电极B之下层B2上下配置，而另外与电极B之上层B1与电极A之下层A2交错上下配置。电极A之上层A1与下层A2利用连接结构816相互连接，而电极B之上层B1与下层B2利用连接结构818相互连接。此结构所测得的电容值为11.1153微微法拉(pF)。

另外，请参照图8C以便说明第III类之电容结构。电容结构若如图8C所示，由电极A、电极B与其间之介电层所组成。而电极A之上层A1与电极B之下层B2上下配置，而另外与电极B之上层B1与电极A之下层A2交错上下配置。与图8B不同之处在于，电极A之上层A1到下层A2是利用连接结构822相连接，但是下层A2到上层A1则是利用连接结构824相连接。而电极B之下层B2到上层B1是利用连接结构826相连接，但是上层B1到下层B2则是利用连接结构828相连接。此结构所测得的电容值为10.8911微微法拉(pF)。

另外，请参照图8D以便说明第IV类之电容结构，此电容结构也就是如图5C与5D所示，包括电极A与电极B，在电极A与B之间有介电层。A1为电极A的上层，A2为电极A的下层，而B1为电极B的上层，B2为电极B的下层。电极A的上层A1与电极B的上层B1分别从端点832与834，以平行并列之方式，螺旋环绕至中心点。而到了中心位置，电极A的下层A2与电极B的下层B2从中心点又以平行并列之方式，螺旋环绕到端点832与834。电极A之上层A1与下层A2，以及电极B的上层B1与下层B2以平行并列螺旋环绕之方式，可在相同的面积下有效地增加电容值。此结构所测得的电容值为19.1513微微法拉(pF)，比起第I类电容结构，也就是平板MIM电容，提升电容值将近80％。

从上述之实际观察值可知，本发明所提出之内藏式电容结构，是利用细长型电极板而达到上下左右的交互耦合设计，达到导线或是电极板间可以使一电极上下左右与另一电极互相耦合，达到最小面积最高电容值的效果，且采用的导孔数少，此新电容在最小面积上有最大的电容值。

除此之外，请参照图9A与图9B，主要是说明从图8A到图8D之第I类结构到第IV类结构之电容结构中，50×50密尔平方(mil2)所具有的电容值对于频率响应之曲线图。图9A中可观察，第I类电容结构与频率从0到6GHz的电容值变化情况，包括曲线910与912，而第II类电容结构与频率从0到6GHz的电容值变化情况，包括曲线920、922与924，第III类电容结构与频率从0到6GHz的电容值变化情况，包括曲线930与932，第IV类电容结构与频率从0到6GHz的电容值变化情况，包括曲线940、942与944。而图9B主要是根据图9A放大观察频率从0到3GHz的电容值变化情况。本发明所提出之内藏式电容结构，可应用在高频高速模块或系统中，可以提升电容性基板噪声抑制能力，应用在一般电路设计也会有最小面积的设计，符合未来电子系统缩装的目的。而本发明所提出之内藏式电容结构因为不同频率，电容值则因自振频率的影响有所不同，甚至是在高频，大电容已经超过自振频率而呈现电感性，所以我们就原本的低频(0Hz)来比较，10.5pF提升到19.0pF提升了约80％左右。

而本发明所提出之内藏式电容结构，适合于各种领域之埋藏式电容结构。包括应用于多层印刷有机基版工艺领域中，构成立体交错式埋藏式电容结构。或是应用于集成电路工艺领域中，构成立体交错式埋藏式电容结构。或是应用于纳米材料应用领域中，构成立体交错式埋藏式电容结构。或是应用生物医学或医学工程的应用领域中，构成立体交错式埋藏式电容结构。或是应用商用芯片电容工艺领域中，构成立体交错式埋藏式电容结构。

图10是说明本发明之内藏式电容器结构另一实施例，与图7之结构上不同之处在于金属板是否埋在介质内部，但同样具有本发明之电容值提升之效果。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明之保护范围当视后附之权利要求所界定者为准。

Claims

1.一种电容结构，包含：

一介电材料层；

一第一电极与一第二电极，该介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之一第一电极层与一第二电极层，而该第二电极包括相连接之一第三电极层与一第四电极层，其中该第一电极层与第三电极层位于一第一平面上，而该第二电极层与第四电极层位于一第二平面上，其中该第一平面平行于该第二平面，该第一电极层之下方为该第四电极层，而该第三电极层之下方为该第二电极层，其中该第一电极层、该第二电极层、该第三电极层与该第四电极层为一平板之导电层且相互平行以一间隔配置，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

2.如权利要求1所述之电容结构，其中该第一电极之电气路径是从该第一电极层走到该第二电极层之单端相连结构，而该第二电极之电气路径是从该第三电极层走到该第四电极层之单端相连结构。

3.如权利要求1所述之电容结构，其中该第一电极层与该第二电极层相连接部分与该第三电极层与该第四电极层相连接部分都是经由一长条型或导通孔之电极板相连接。

4.如权利要求1所述之电容结构，其中该第一电极之电气路径是从该第一电极层之两端走到该二电极层之两端，而该第二电极之电气路径是从该第三电极层之两端走到该四电极层之两端之双端相连结构。

5.如权利要求4所述之电容结构，其中该第一电极层与该二电极层相连接部分与该第三电极层与该四电极层相连接部分都是经由一长条型之电极板相连接。

6.一种电容结构，包含：

一介电材料层；

一第一电极与一第二电极，该介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之一第一电极层与一第二电极层，而该第二电极包括相连接之一第三电极层与一第四电极层，其中该第一电极层与第三电极层位于一第一平面上，而该第二电极层与第四电极层位于一第二平面上，其中该第一平面平行于该第二平面，该第一电极层之下方为该第四电极层，而该第三电极层之下方为该第二电极层，其中该第一电极层、该第二电极层、该第三电极层与该第四电极层为一长条型之导电层，而该第一电极层与该第三电极层以一第一方向平行并列螺旋方式环绕，而到中心位置后，再由该第二电极层与该四电极层以一相反于该第一方向之一第二方向平行并列螺旋方式环绕，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

7.一种电容结构，包含：

多数个介电材料层；

一第一电极与一第二电极，具有多层之结构，该些介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之多数个第一电极层，该第二电极包括相连接之多数个第二电极层，该些多层之结构中，每一层之平面具有其中一该第一电极层与一该第二电极层平行并列，而每一该第一电极层之上方或下方或上下方为该第二电极层，而每一该第二电极层之上方或下方或上下方为该第一电极层，其中该些第一电极层与该些第二电极层为一平板之导电层且相互平行以一间隔配置，其中该第一电极和第二电极与外部连接的端点从同一侧引出。

8.如权利要求7所述之电容结构，其中该第一电极中之每一层电极层连接方式为单端相连，而该第二电极中之每一层电极层连接方式为单端相连。

9.如权利要求7所述之电容结构，其中该第一电极中之每一层电极层连接方式为双端相连，而该第二电极中之每一层电极层连接方式为双端相连。

10.一种电容结构，包含：

多数个介电材料层；

一第一电极与一第二电极，具有多层之结构，该些介电材料层位于该第一电极与第二电极之间，其中，该第一电极包括相连接之多数个第一电极层，该第二电极包括相连接之多数个第二电极层，该些多层之结构中，每一层之平面具有其中一该第一电极层与一该第二电极层平行并列，而每一该第一电极层之上方或下方或上下方为该第二电极层，而每一该第二电极层之上方或下方或上下方为该第一电极层，其中该些第一电极层与该些第二电极层为一长条型之导电层，而在同一平面上之该第一电极层与该第二电极层以一第一方向平行并列螺旋方式环绕，而到中心位置后，再由下一层平面上的该第一电极层与该二电极层以一相反于该第一方向之一第二方向平行并列螺旋方式环绕，其中该第一电极和第二电极与外部连接的端点从同一侧引出。