CN101149964A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN101149964A
CN101149964A CNA2007101617282A CN200710161728A CN101149964A CN 101149964 A CN101149964 A CN 101149964A CN A2007101617282 A CNA2007101617282 A CN A2007101617282A CN 200710161728 A CN200710161728 A CN 200710161728A CN 101149964 A CN101149964 A CN 101149964A
Authority
CN
China
Prior art keywords
mentioned
chip
address
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101617282A
Other languages
English (en)
Other versions
CN100590734C (zh
Inventor
神田和重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101149964A publication Critical patent/CN101149964A/zh
Application granted granted Critical
Publication of CN100590734C publication Critical patent/CN100590734C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明半导体存储装置，具有从共同连接的输入输出焊盘和控制焊盘输入控制信号的多个半导体芯片。半导体芯片具有存储表示自身的地址的自身芯片地址的自身地址存储部、将上述自身芯片地址与通过上述输入输出焊盘从外部输入的选择地址比较而进行一致判断的判断部和根据该一致判断而将上述控制信号设定为有效或无效的控制信号设定部。

Description

半导体存储装置
相关申请的交叉引用
本申请基于并要求2006年9月22日申请的日本专利申请2006-256684的优先权的权益，其全部内容通过参考结合于此。
技术领域
本发明涉及具有通过贯通孔而联结的叠层存储芯片的半导体存储装置。
背景技术
近年来，随着半导体存储装置的大容量化的进展，半导体存储装置已开始采用取代硬盘的2次存储装置。特别是由将存储单元纵列连接的NAND单元构成的NAND型EEPROM适用于高集成化，因此，已广泛地使用于手机等便携式终端的2次存储装置及存储卡等。
另外，在这样的半导体存储装置中，已知的有在封装的内部叠层多个存储芯片，设置从叠层的存储芯片的最下层贯通到最上层的贯通孔，将所有的存储芯片的焊盘共同布线到存储芯片的最上层而实现更大容量化的半导体存储装置(特开2005-209814号公报)。但是，在该半导体存储装置中，在共同布线的存储芯片的最上层设置芯片选择焊盘，从而选择从焊盘输入芯片选择信号而选择想使之动作的存储芯片。因此，对2n个存储芯片就必须从n个芯片选择焊盘输入选择信号。因此，随着叠层的存储芯片增多，在存储芯片的最上层出现的选择焊盘的数量就增加，从而难于实现存储器的小型化。
发明内容
本发明的半导体存储装置是具有从共同连接的输入输出焊盘和控制焊盘输入控制信号的多个半导体芯片的半导体存储装置，其特征在于：上述半导体芯片具有存储表示自身的地址的自身芯片地址的自身地址存储部、将上述自身芯片地址与通过上述输入输出焊盘从外部输入的选择地址比较而进行一致判断的判断部和根据该一致判断而将上述控制信号设定为有效或无效的控制信号设定部。
附图说明
图1是表示本发明的实施例1的NAND型闪速存储器的结构的剖面图。
图2是图1的存储器的平面图。
图3是表示叠层的各存储芯片2的电气结构的框图。
图4是表示焊盘3的详细结构和焊盘3与各存储芯片2的内部电路之间的连接关系的详细情况的框图。
图5是表示缓冲器25～30的具体的结构例的图。
图6是表示芯片地址比较器24的结构例的框图。
图7是实施例1的存储器的时间图。
图8是表示各存储芯片2的动作的时间图。
图9是表示实施例2的存储器的焊盘3的详细结构和焊盘3与各存储芯片2的内部电路之间的连接关系的详细情况的框图。
图10是实施例2的存储器的时间图。
图11是表示实施例3的存储器的最上层的存储芯片2B的平面图。
图12是表示实施例3的存储器所具有的存储芯片的电气结构的框图。
图13是表示CE缓冲器26B的结构例的电路图。
图14是表示本发明的实施例4的存储器的结构的剖面图。
图15是表示实施例4的存储器的最上层的存储芯片的平面图。
具体实施方式
下面，参照附图说明本发明的实施例。
实施例1.
图1是表示本发明的实施例1的NAND型闪速存储器(以下，称为存储器)的结构的剖面图。另外，图2是图1的存储器的平面图。在该NAND型闪速存储器中，在由树脂等构成的封装1的内部叠层了多个存储芯片2。这里，叠层的存储芯片2从上顺序定义为Chip1、Chip2、Chip3、Chip4。在叠层的所有的存储芯片2的平面方向中心，分别形成与存储芯片2的外部进行信号的收发的焊盘3。另外，叠层的存储芯片2分别具有的焊盘3通过从存储芯片2的最下层到最上层纵向贯通的多个贯通孔4而共同连接。
如图2所示，在最上层的Chip1上形成的各焊盘3通过布线5与从封装1内部向外部突出而配置的引线6连接。这样，Chip1的焊盘3通过引线6与外部进行信号的收发。并且，可以通过贯通孔4进行所有的Chip1～4(存储芯片2)分别具有的焊盘3与引线6之间的信号的收发。
如后面所述，多个芯片Chip1～4提供各不相同的自身芯片地址INTCA1～4，在从引线6输入的选择地址EXTCA1～4与其一致时而动作。
图3是表示叠层的各存储芯片2的电气结构的框图。
焊盘3由输入电源电压的电源焊盘10、进行数据信号的收发的输入输出焊盘11和输入控制信号的控制焊盘12构成。存储芯片2除了这样的电源焊盘10、输入输出焊盘11和控制焊盘12外，还具有存储单元阵列13、行译码器14及读出放大器15等。
存储单元阵列13包含多个位线和字线。并且，在位线与字线的交点处，可以电气方式改写数据的存储单元排列成矩阵状。行译码器14按照行地址选择驱动字线和选择栅极线，它包含字线驱动器和选择栅极线驱动器。读出放大器15与位线连接，检测数据并放大。
存储芯片2内部与输入输出焊盘11之间的数据收发通过输入输出缓冲器16、数据总线、地址缓冲器17、列译码器18和指令缓冲器19而进行。从输入输出焊盘11输入的数据输入读出放大器15。另外，通过输入输出焊盘11输入的地址Add，通过输入输出缓冲器16、数据总线和地址缓冲器17向行译码器14和列译码器18转发。此外，通过输入输出焊盘11输入的指令Com通过输入输出缓冲器16、数据总线和指令缓冲器19向控制电路20转发。
控制电路20根据输入的指令Com进行数据的写入、读出和删除的控制。电压生成电路21由控制电路20所控制，发生写入、读出和删除所需要的各种内部电压。电压生成电路21为了发生比从电源焊盘10供给的电源电压高的内部电压，包含升压电路。
电源接通复位电路22检测向存储芯片2接通的电源，使控制电路20进行初始化动作。自身芯片地址INTCAi存储在熔断电路23中。芯片Chip1～4提供各不相同的自身芯片地址INTCAi。这里，存储自身的芯片地址INTCAi的熔断电路23可以由例如激光熔断型的熔断元件或非易失性存储器型的熔断元件构成。芯片地址比较器24将从熔断电路23输入的自身芯片地址INTCAi与从地址缓冲器17输入的选择芯片地址EXTCAi比较，作为表示是否一致的一致判断信号而输出地址标志信号CAFLG。
图4是表示焊盘3的详细结构和焊盘3与各存储芯片2的内部电路之间的连接关系的详细情况的框图。
电源电压VCC和接地电压VSS分别输入2个电源焊盘10，供给例如电压生成电路21等所需要的电压。
输入输出焊盘11上输入例如8位的数据I/O0～7，这些数据I/O0～7与输入输出缓冲器16连接。
控制焊盘12由例如6个焊盘3构成，向各个焊盘3输入不同的控制信号。
这里，作为一例，输入以下的控制信号。
(1)复位信号/RST
将作为可选择状态(进行选择而成为可以存取的状态)或非可选择状态(不进行选择而不能进行存取的状态)的存储芯片2复位为可选择状态。
(2)芯片使能信号/CE
将存储芯片2设定为可以进行存取的状态。
(3)写入使能信号/WE
对存储芯片2进行数据的写入。
(4)读出使能信号/RE
串行输出存储芯片2内的数据。
(5)指令锁存使能信号CLE
可以将数据I/O0～7作为指令而输入。
(6)地址锁存使能信号ALE
可以将数据I/O0～7作为地址而输入。
输入控制焊盘12的这样的信号分别向RST缓冲器25、CE缓冲器26、WE缓冲器27、RE缓冲器28、CLE缓冲器29和ALE缓冲器30输出。这些缓冲器25～30通过输入到缓冲器输入端子INBUFen的信号而成为活性状态或非活性状态。即，缓冲器25～30根据该缓冲器输入端子INBUFen的信号而起将输入的控制信号设定为有效或无效的控制信号设定部的功能。
图5(A)表示RST缓冲器25、CE缓冲器26、WE缓冲器27、RE缓冲器28的具体的结构例，图5(B)表示CLE缓冲器29和ALE缓冲器30的具体的结构例。
如图5(A)所示，缓冲器25～28可以由例如P型MOS晶体管MP0、MP1和N型MOS晶体管MN1、MN2构成。P型MOS晶体管MP0的源极与电源电压VCC连接，栅极通过反相器INV0与缓冲器输入端子INBUFen连接。
输入缓冲器输入端子INBUFen的信号在RST缓冲器25中总是设定为“H”。另一方面，在CE缓冲器26中，作为输入缓冲器输入端子INBUFen的信号，地址标志信号CAFLG被输入。另外，在WE缓冲器27和RE缓冲器28中，如后面所述，从CE缓冲器26输出的芯片使能信号CE′作为输入缓冲器输入端子INBUFen的信号被输入。
P型MOS晶体管MP1的源极与P型MOS晶体管MP0的漏极连接，栅极被输入来自各控制焊盘12的控制信号(复位信号/RST、芯片使能信号/CE、写入使能信号WE、读出使能信号RE)。N型MOS晶体管NM1的漏极节点N1与P型MOS晶体管MP1的漏极连接，源极与接地电压VSS连接，栅极被输入来自各控制焊盘12的控制信号。控制信号为“H”时，设节点N1的输出为“L”，控制信号为“L”时将节点N1的输出设定为“H”。即，用晶体管MP1和MN1构成一个MOS反相器INVc。
该N型MOS晶体管MN1的漏极输出通过反相器INV1、INV2与缓冲器输出端子INBUFout连接。从缓冲器输出端子INBUFout输出的信号，在RST缓冲器25中为复位信号RST。另外，在CE缓冲器26中为芯片使能信号CE′，在WE缓冲器27中为写入使能信号WE，在RE缓冲器28中为读出使能信号RE。
N型MOS晶体管MN2的源极与接地电压VSS连接，输入缓冲器输入端子INBUFen的信号的反相信号(/INBUFen)通过反相器INV0输入栅极。由于缓冲器25～28具有这样的结构，所以，在输入缓冲器输入端子INBUFen的信号为“H”时可以将从各控制焊盘12输入的控制信号设定为有效，在输入缓冲器输入端子INBUFen的信号为“L”时可以将从各控制焊盘12输入的控制信号设定为无效。
另外，如图5(B)所示，缓冲器29、30具有例如P型MOS晶体管MP0、MP1、N型MOS晶体管MN0、MN1。
P型MOS晶体管MP0的源极与电源电压VCC连接，漏极与节点N2连接，栅极与缓冲器输入端子INBUFen连接。
P型MOS晶体管MP1的源极与电源电压VCC连接，漏极与节点N2连接，栅极被输入来自控制焊盘12的控制信号(ALE或CLE)。
N型MOS晶体管MN1的源极通过N型MOS晶体管MN0与接地电源VSS连接，漏极与节点N2连接，栅极被输入来自控制焊盘12的控制信号(ALE或CLE)。
N型MOS晶体管MN0的源极与接地电源VSS连接，漏极与N型MOS晶体管MN1的源极连接，栅极与缓冲器输入端子INBUFen连接。
这里，P型MOS晶体管MP1和N型MOS晶体管MN1构成一个反相器INVd。作为该反相器INVd的输出的节点N2通过反相器INV1与缓冲器输出端子INBUFout连接。
如上所述，缓冲器29、30在输入缓冲器输入端子INBUFen的信号为“H”时可以将从各控制焊盘12输入的控制信号ALE、CLE设定为有效，在输入缓冲器输入端子INBUFen的信号为“L”时可以设定为无效。
下面，使用图4进一步说明各缓冲器25～30与存储芯片2的内部电路的连接关系。
RST缓冲器25总是向缓冲器输入端子INBUFen输入状态为“H”的信号。RST缓冲器25由反相器(INVc、INV1、INV2)将从控制焊盘12输入的复位信号/RST反相，从缓冲器输出端子INBUFout将复位信号RST向芯片地址比较器24输出。芯片地址比较器24构成为在输入的复位信号RST为“H”状态时将芯片地址标志信号CAFLG复位。
由芯片地址比较器24生成的地址标志信号CAFLG输入CE缓冲器26的缓冲器输入端子INBUFen。如前所述，地址标志信号CAFLG在芯片地址比较器24判定自身芯片地址INTCAi与选择芯片地址EXTCAi一致时输出“H”。CE缓冲器26在该地址标志信号CAFLG为“H”的状态时将从控制焊盘12输入的芯片使能信号/CE设定为有效。这时，由反相器(INVc、INV1、INV2)将芯片使能信号/CE反相，CE缓冲器26将其作为芯片使能信号CE′向WE缓冲器27、RE缓冲器28、CLE缓冲器29和ALE缓冲器30输出。
该芯片使能信号CE′输入WE缓冲器27、RE缓冲器28、CLE缓冲器29和ALE缓冲器30的缓冲器输入端子INBUFen。在芯片使能信号CE′为“H”状态时，输入各缓冲器27～30的控制信号(写入使能信号WE、读出使能信号RE、指令锁存使能信号CLE和地址锁存使能信号ALE)有效。另一方面，在芯片使能信号CE′为“L”状态时，输入各缓冲器27～30的控制信号无效。
WE缓冲器27与输入输出缓冲器16、指令缓冲器19和地址缓冲器17连接，在芯片使能信号CE′为“H”状态时，将从控制焊盘12输入的写入使能信号/WE作为内部时钟信号WE而输入。即，写入使能信号WE从WE缓冲器27的缓冲器输出端子INBUFout向输入输出缓冲器16、指令缓冲器19和地址缓冲器17输出。
RE缓冲器28与输入输出缓冲器16连接。这样，RE缓冲器28在芯片使能信号/CE′为“H”的状态时将从控制焊盘12输入的读出使能信号/RE作为内部时钟信号RE而取得。即，读出使能信号RE从RE缓冲器28的缓冲器输出端子INBUFout向输入输出缓冲器16输出。
CLE缓冲器29与指令缓冲器19连接，在芯片使能信号CE′为“H”状态时，将指令锁存使能信号CLE向指令缓冲器19输出。ALE缓冲器30与地址缓冲器17连接，在芯片使能信号CE′为“H”状态时，将地址锁存使能信号ALE向地址缓冲器17输出。
图6是表示芯片地址比较器24的结构例的框图。
该芯片地址比较器24由地址比较器32、锁存电路33、地址变化检测部34和脉冲生成部35构成。
地址比较器32由例如EX-OR电路构成。地址比较器32输入自身芯片地址INTCAi和选择芯片地址EXTCAi并进行比较，如果一致就将输出信号的状态设定为“H”，并向锁存电路33输出。地址变化检测部34监测所选择的地址EXTCAi，在所选择的地址EXTCAi变化时，将检测信号向脉冲生成部35输出。脉冲生成部35在从地址变化检测部34输入检测信号时将脉冲信号向锁存电路33输出。锁存电路33将该脉冲信号作为触发信号TRIG而取得，读取从地址比较器32输出的信号的状态H/L，作为地址标志信号CAFLG而输出。另外，锁存电路33在输入复位信号RST时将地址标志信号CAFLG复位，状态设定为“H”。
下面，说明实施例1的存储器的动作。
图7是实施例1的存储器的时间图。
在复位信号/RST为“H”的状态，从最上层的存储芯片2(Chip1)具有的焊盘3将芯片使能信号/CE以“L”的状态输入时，所有的存储芯片2(Chip1～4)设定为可暂时选择状态。接着，从共同输入所有的存储芯片2(Chip1～4)的数据I/O0～7中，将表示选择的存储芯片2的地址的选择芯片地址EXTCAi锁存到地址缓冲器17中。这里，在锁存了选择芯片地址EXTCAi时，各个存储芯片2由自身所具有的芯片地址比较器24将熔断电路23存储的自身的芯片地址INTCAi与选择芯片地址EXTCAi进行比较，并作为一致检测信号而输出地址标志信号CAFLG。这里，如果选择芯片地址EXTCAi指定Chip1，则Chip1的地址标志信号CAFLG的状态成为“H”，结果，芯片使能信号CE′设定为“H”。另一方面，未选择的Chip2～4的地址标志信号CAFLG的状态成为“L”，结果，芯片使能信号CE′设定为“L”。这样，在选择了一个存储芯片2的状态下，从控制焊盘12和输入输出焊盘11输入进行数据的读出的控制信号和数据I/O0～7时，仅芯片使能信号CE′为“H”的状态的Chip1动作，从而仅从Chip1读出存储单元阵列13内的数据。在其他Chip2～4中，由于芯片使能信号CE′为“L”，所以，缓冲器25～30不动作，从而不进行读出。
在Chip1的读出动作结束后，通过向控制焊盘12的/RST输入成为复位状态的“L”，所有的存储芯片2(Chip1～4)从可选择状态或非可选择状态成为可选择状态。在该状态下，选择Chip4的芯片地址EXTCAi从控制焊盘12和I/O0～7取入到各存储芯片2时，Chip4的芯片使能信号CE′成为“H”，而未选择的Chip1～3的芯片使能信号CE′成为“L”。这里，进行数据的读出的控制信号从控制焊盘12和I/O0～7输入Chip1～4时，仅芯片使能信号CE′为“H”的状态的Chip4动作，并读出数据。
以下，同样在该读出动作结束后，通过再次将复位状态“L”输入控制焊盘12的/RST，Chip1～4从可选择状态或非可选择状态成为可选择状态。
下面，说明存储芯片2根据输入各存储芯片2的控制焊盘12的控制信号的动作。图8是表示各存储芯片2的动作的时间图。
(1)指令输入(2)地址输入(3)数据输入和(4)数据输出这样的存储芯片的所有动作，在许可对存储芯片2进行存取的芯片使能信号/CE为“L”的状态时进行。
(1)指令Com的输入，是在芯片使能信号/CE和指令锁存使能信号CLE分别为“L”、“H”的状态下输入写入使能信号/WE的触发信号时，数据I/O0～7通过输入输出缓冲器16作为指令存储到指令缓冲器19中，并向控制电路20输出。
(2)地址Add的输入，是在芯片使能信号/CE和地址锁存使能信号ALE分别为“L”、“H”的状态下输入写入使能信号/WE的触发信号时，数据I/O0～7通过输入输出缓冲器16作为地址存储到地址缓冲器17中。
(3)数据的输入，是在芯片使能信号/CE、指令锁存使能信号CLE和地址锁存使能信号ALE分别为“L”、“L”、“L”的状态下输入写入使能信号/WE的触发信号时，通过取得数据I/O0～7而进行。如果是写入模式，该数据I/O0～7就通过输入输出缓冲器16作为输入数据而向读出放大器15输出。另外，在变更存储芯片内部设置的定时器的周期及电压等的各种设定数据的参量设定模式中，该数据I/O0～7存储到控制电路内部的各种设定数据用的锁存器内。
(4)读出，是在芯片使能信号/CE和读出使能信号/RE为“L、L”的状态下，存储单元阵列13存储的数据通过输入输出缓冲器16向I/O0～7输出而进行。
这样，各存储芯片2(Chip1～4)将自身芯片地址INTCAi与选择芯片地址EXTCAi比较而进行一致检测。然后，仅对具有与选择芯片地址EXTCAi一致的自身芯片地址IBTCAi的存储芯片2进行写入、读出和删除等控制。这样，就可以实现具有贯通孔4的叠层存储芯片的多芯片动作。另外，由于输入各控制信号的焊盘3通过叠层的存储芯片2共同连接，所以，可以减少在最上层的存储芯片上形成的焊盘3的数目，从而可以实现存储器的小型化。
实施例2.
下面，说明本发明的实施例2。全体结构要素与图1～图3所示的实施例1相同，所以，省略其说明。图9是表示实施例2的存储器的焊盘3的详细结构和焊盘3与各存储芯片2的内部电路之间的连接关系的详细情况的框图。
在实施例2中，与实施例1不同的地方是，不通过焊盘3输入复位信号/RST，由存储芯片2内设置的RST缓冲器25A生成复位信号RST。该RST缓冲器25A构成为在芯片使能信号/CE成为“H”的状态时一定向芯片地址比较器24输出复位信号RST。如图10所示，这样构成的复位信号RST通过切换从控制缓冲器12输入的芯片使能信号/CE的逻辑而发生，这样，就将所有的存储芯片2(Chip1～4)从可选择状态或非可选择状态设定为可选择状态。其他的动作与实施例1相同。
这样，在存储芯片2内部，通过根据芯片使能信号/CE的切换而发生复位信号RST，可以进一步减少控制焊盘12的数目，从而可以实现存储器的小型化。
实施例3.
下面，说明本发明的实施例3的存储器。图11是表示实施例3的存储器的最上层的存储芯片2B的平面图。其剖面图与实施例1(图1)相同，所以，省略了该图。
在实施例3中，与实施例1不同的地方是，从在存储芯片2的最上层形成的焊盘3输入分别选择存储芯片2B(Chip1～4)的芯片使能信号/CE1～4，取代使用芯片地址比较器。在存储芯片2的最上层形成分别输入芯片使能信号/CE1～4的4个焊盘3，分别通过贯通孔4与所有的存储芯片2B(Chip1～4)共同连接。
图12是表示实施例3的存储器所具有的存储芯片的电气结构的框图。分别输入芯片使能信号/CE1～4的4个焊盘3与各个存储芯片2B(Chip1～4)内的CE缓冲器26B连接。
图13是表示CE缓冲器26B的结构例的电路图。CE缓冲器26B可以由地址译码器36、P型MOS晶体管MP0、MP1和N型MOS晶体管MN1、MN2构成。
地址译码器36一方面输入熔断电路23存储的自身芯片地址INTCAi，另一方面输入选择芯片地址EXTCAi，进行一致检测并输出地址标志信号CAFLG。该地址标志信号CAFLG与实施例1一样(图5)，通过反相器INV0输入P型MOS晶体管MP0的栅极。其他结构与实施例1相同，所以，标以相同的符号，并省略其说明。
这样，各存储芯片2B所具有的4个CE缓冲器26B，起着进行自身芯片地址INTCAi与选择芯片地址EXTCAi的一致检测的判断单元的功能。
如图12所示，这样构成的4个CE缓冲器26B与一个OR电路36的输入端连接，在地址标志信号CAFLG以“H”的状态从某个CE缓冲器26B输入时，就向WE缓冲器27、RE缓冲器28、CLE缓冲器29和ALE缓冲器30输出芯片使能信号CE′，从而从控制焊盘12输入的控制信号成为有效。这样，即使像实施例1和2那样不使用芯片地址比较器24，只要在各存储芯片2内进行自身芯片地址INTCAi与选择芯片地址EXTCAi的一致检测，就可以实现具有贯通孔的叠层存储芯片的多芯片动作。
实施例4.
图14是表示本发明的实施例4的存储器的结构的剖面图。另外，图15是表示该存储器的最上层的存储芯片的平面图。
实施例4与实施例1不同的地方是，在存储芯片2C的最上层形成的焊盘3形成在存储芯片的平面方向端部。该存储器的电气结构与实施例3相同，所以，省略其说明。这样，形成焊盘3的位置可以配置在存储芯片2C的平面方向的任何位置，从而可以提高存储器的设计的自由度。
在以上的实施例中，作为实施例，以NAND型闪速存储器为例进行了说明，但是，本发明不限定如此，只要是多个存储芯片通过贯通孔共同连接的半导体存储装置，就可以在任何半导体存储装置中实施本发明。

Claims (16)

1.一种具有从共同连接的输入输出焊盘和控制焊盘输入控制信号的多个半导体芯片的半导体存储装置，其特征在于，
上述半导体芯片具有：
存储表示自身的地址的自身芯片地址的自身地址存储部；
将上述自身芯片地址与通过上述输入输出焊盘从外部输入的选择地址比较而进行一致判断的判断部；和
根据该一致判断而将上述控制信号设定为有效或无效的控制信号设定部。
2.按权利要求1所述的半导体存储装置，其特征在于：上述控制信号设定部根据复位信号将上述控制信号设定为有效。
3.按权利要求2所述的半导体存储装置，其特征在于：上述复位信号作为上述控制信号之一而从上述控制焊盘输入。
4.按权利要求2所述的半导体存储装置，其特征在于：还具有检测到切换了用于使上述半导体芯片活性化的芯片使能信号的逻辑后发生上述复位信号的复位信号发生电路。
5.按权利要求1所述的半导体存储装置，其特征在于：上述自身地址存储部由激光熔断型的熔断元件或非易失性存储器型的熔断元件构成。
6.按权利要求1所述的半导体存储装置，其特征在于：上述控制信号设定部是根据上述判断部的上述一致判断的结果而将输入的上述控制信号设定为有效或无效的缓冲器。
7.按权利要求6所述的半导体存储装置，其特征在于，
上述缓冲器具有：
将用于使上述半导体芯片活性化的芯片使能信号作为上述控制信号而输入，根据上述判断部的一致判断的结果将上述芯片使能信号设定为有效或无效的第1缓冲器；和
根据上述芯片使能信号为有效或无效而将其他的上述控制信号设定为有效或无效的第2缓冲器。
8.按权利要求1所述的半导体存储装置，其特征在于：上述半导体芯片通过从最上层到最下层贯通的贯通孔共同连接。
9.按权利要求1所述的半导体存储装置，其特征在于：上述输入输出焊盘和控制焊盘形成在上述半导体芯片的平面方向中心部。
10.按权利要求1所述的半导体存储装置，其特征在于：上述控制焊盘包含独立地输入有选择地使多个上述半导体芯片中的一个活性化的多种芯片使能信号的多个芯片使能信号用输入焊盘。
11.按权利要求10所述的半导体存储装置，其特征在于：具有与上述多个芯片使能信号用的各个输入焊盘对应地设置的在上述自身芯片地址与上述选择地址一致时将上述芯片使能信号设定为有效的缓冲器。
12.按权利要求10所述的半导体存储装置，其特征在于：上述控制信号设定部根据复位信号将上述控制信号设定为有效。
13.按权利要求12所述的半导体存储装置，其特征在于：上述复位信号作为上述控制信号之一被从上述控制焊盘输入。
14.按权利要求12所述的半导体存储装置，其特征在于：还具有检测到切换了用于使上述半导体芯片活性化的芯片使能信号的逻辑后发生上述复位信号的复位信号发生电路。
15.按权利要求1所述的半导体存储装置，其特征在于：上述输入输出焊盘和控制焊盘形成在上述半导体芯片的平面方向端部。
16.按权利要求1所述的半导体存储装置，其特征在于：上述半导体芯片是NAND型闪速存储器。
CN200710161728A 2006-09-22 2007-09-24 半导体存储装置 Expired - Fee Related CN100590734C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006256684A JP4791924B2 (ja) 2006-09-22 2006-09-22 半導体記憶装置
JP256684/2006 2006-09-22

Publications (2)

Publication Number Publication Date
CN101149964A true CN101149964A (zh) 2008-03-26
CN100590734C CN100590734C (zh) 2010-02-17

Family

ID=39224765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710161728A Expired - Fee Related CN100590734C (zh) 2006-09-22 2007-09-24 半导体存储装置

Country Status (5)

Country Link
US (1) US20080074930A1 (zh)
JP (1) JP4791924B2 (zh)
KR (1) KR100912561B1 (zh)
CN (1) CN100590734C (zh)
TW (1) TW200837753A (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797574A (zh) * 2011-07-12 2014-05-14 英闻萨斯有限公司 封装中的存储器模块
CN102945684B (zh) * 2008-05-28 2015-08-12 旺宏电子股份有限公司 存储器芯片及其操作方法
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN108010898A (zh) * 2017-11-02 2018-05-08 上海玮舟微电子科技有限公司 一种芯片封装结构
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
CN113436666A (zh) * 2020-03-23 2021-09-24 铠侠股份有限公司 半导体存储装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP4910117B2 (ja) * 2008-04-04 2012-04-04 スパンション エルエルシー 積層型メモリ装置
JP5086929B2 (ja) * 2008-07-25 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
DE102008050057B4 (de) * 2008-10-01 2010-10-07 Qimonda Ag Speicherbaustein mit mehreren Speicherchips
JP5364638B2 (ja) * 2010-04-09 2013-12-11 株式会社東芝 メモリチップおよびマルチチップパッケージ
JP2012003797A (ja) 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置
US8582373B2 (en) 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
JP2012064891A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置及びその製造方法
JP2012099189A (ja) * 2010-11-04 2012-05-24 Elpida Memory Inc 半導体装置
JP2012155814A (ja) * 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
KR20130011138A (ko) 2011-07-20 2013-01-30 삼성전자주식회사 모노 랭크와 멀티 랭크로 호환 가능한 메모리 장치
JP5624578B2 (ja) 2012-03-23 2014-11-12 株式会社東芝 メモリシステム
JP5337273B2 (ja) * 2012-04-18 2013-11-06 力晶科技股▲ふん▼有限公司 半導体記憶装置とそのｉｄコード及び上位アドレスの書き込み方法、並びにテスタ装置、テスタ装置のためのテスト方法
JP2014102867A (ja) 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
JP6721696B2 (ja) 2016-09-23 2020-07-15 キオクシア株式会社 メモリデバイス
CN107039058B (zh) * 2017-01-04 2019-09-17 华邦电子股份有限公司 存储器装置
TWI671752B (zh) * 2017-01-04 2019-09-11 華邦電子股份有限公司 記憶體裝置
US9934829B1 (en) * 2017-01-17 2018-04-03 Winbond Electronics Corp. Memory device
KR102489595B1 (ko) * 2017-12-15 2023-01-17 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치
CN114730584A (zh) * 2019-11-29 2022-07-08 铠侠股份有限公司 半导体存储装置以及存储系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6313497A (ja) * 1986-07-02 1988-01-20 Nec Corp 水中広帯域送受波器
US5297086A (en) * 1990-07-31 1994-03-22 Texas Instruments Incorporated Method for initializing redundant circuitry
JPH04280695A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH04280667A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
JP2605968B2 (ja) * 1993-04-06 1997-04-30 日本電気株式会社 半導体集積回路およびその形成方法
JPH07283375A (ja) * 1994-04-15 1995-10-27 Hitachi Maxell Ltd 半導体メモリ装置
JP2914870B2 (ja) * 1994-05-25 1999-07-05 株式会社東芝 半導体集積回路
JP4601737B2 (ja) * 1998-10-28 2010-12-22 株式会社東芝 メモリ混載ロジックｌｓｉ
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
KR100393214B1 (ko) * 2001-02-07 2003-07-31 삼성전자주식회사 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치
JP2003122624A (ja) * 2001-10-09 2003-04-25 Mitsubishi Electric Corp 積層メモリモジュール
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
JP4068616B2 (ja) * 2003-12-26 2008-03-26 エルピーダメモリ株式会社 半導体装置
JP4399777B2 (ja) * 2004-01-21 2010-01-20 セイコーエプソン株式会社 半導体記憶装置、半導体装置、及び電子機器
JP4534132B2 (ja) * 2004-06-29 2010-09-01 エルピーダメモリ株式会社 積層型半導体メモリ装置
KR100697270B1 (ko) * 2004-12-10 2007-03-21 삼성전자주식회사 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법
JP4423453B2 (ja) * 2005-05-25 2010-03-03 エルピーダメモリ株式会社 半導体記憶装置
JP4777807B2 (ja) * 2006-03-29 2011-09-21 エルピーダメモリ株式会社 積層メモリ

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945684B (zh) * 2008-05-28 2015-08-12 旺宏电子股份有限公司 存储器芯片及其操作方法
US9508629B2 (en) 2011-07-12 2016-11-29 Invensas Corporation Memory module in a package
CN103797574A (zh) * 2011-07-12 2014-05-14 英闻萨斯有限公司 封装中的存储器模块
US10090280B2 (en) 2011-10-03 2018-10-02 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US10643977B2 (en) 2011-10-03 2020-05-05 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US10692842B2 (en) 2011-10-03 2020-06-23 Invensas Corporation Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows
US9515053B2 (en) 2011-10-03 2016-12-06 Invensas Corporation Microelectronic packaging without wirebonds to package substrate having terminals with signal assignments that mirror each other with respect to a central axis
US9530458B2 (en) 2011-10-03 2016-12-27 Invensas Corporation Stub minimization using duplicate sets of signal terminals
US9679838B2 (en) 2011-10-03 2017-06-13 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US9496243B2 (en) 2011-10-03 2016-11-15 Invensas Corporation Microelectronic assembly with opposing microelectronic packages each having terminals with signal assignments that mirror each other with respect to a central axis
US9423824B2 (en) 2011-10-03 2016-08-23 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US10032752B2 (en) 2011-10-03 2018-07-24 Invensas Corporation Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US10026467B2 (en) 2015-11-09 2018-07-17 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) 2016-05-06 2018-03-27 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
CN108010898A (zh) * 2017-11-02 2018-05-08 上海玮舟微电子科技有限公司 一种芯片封装结构
CN113436666A (zh) * 2020-03-23 2021-09-24 铠侠股份有限公司 半导体存储装置
US11862288B2 (en) 2020-03-23 2024-01-02 Kioxia Corporation Semiconductor storage device
CN113436666B (zh) * 2020-03-23 2024-01-02 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
KR100912561B1 (ko) 2009-08-19
TW200837753A (en) 2008-09-16
CN100590734C (zh) 2010-02-17
KR20080027448A (ko) 2008-03-27
JP2008077779A (ja) 2008-04-03
JP4791924B2 (ja) 2011-10-12
US20080074930A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
CN100590734C (zh) 半导体存储装置
KR100666013B1 (ko) 불휘발성 반도체 기억 장치
EP2332036B1 (en) Solid state storage device controller with expansion mode
US6947323B2 (en) Chip protection register unlocking
CN102473453B (zh) 半导体存储装置
US7031188B2 (en) Memory system having flash memory where a one-time programmable block is included
US8443131B2 (en) Non-volatile memory device
US6445606B1 (en) Secure poly fuse ROM with a power-on or on-reset hardware security features and method therefor
JP2014137841A (ja) 不揮発性メモリ装置、不揮発性メモリ装置を含むメモリシステム及びそれらの制御方法
KR20040090425A (ko) 반도체 집적회로
JP2003272377A (ja) 半導体記憶装置
US9030878B2 (en) Semiconductor memory device including a plurality of cell strings, memory system including the same, and control method thereof
US6826081B2 (en) Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method
KR100865326B1 (ko) 데이터 센싱시 기준 신호의 부정합을 방지할 수 있는반도체 메모리 장치 및 데이터 센싱 방법
KR100632939B1 (ko) 오티피 블록이 포함된 플래시 메모리를 갖는 메모리 시스템
JP4582551B2 (ja) 半導体装置およびデータ書き込み方法
JP2013013059A (ja) 再構成可能な論理装置
JP4623669B2 (ja) 半導体装置および半導体装置の制御方法
US9589669B1 (en) Semiconductor devices and semiconductor systems
JP2837970B2 (ja) Ｉｃカード
KR100903694B1 (ko) 반도체 장치 및 데이터 써넣기 방법
JP5141005B2 (ja) 半導体メモリ
JP2008171565A (ja) 不揮発性半導体記憶装置
JP2002149486A (ja) メモリシステム
JP2006221677A (ja) メモリカード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20170924