CN100517500C - 包括热量产生层的磁随机存取存储器及相关方法 - Google Patents

包括热量产生层的磁随机存取存储器及相关方法 Download PDF

Info

Publication number
CN100517500C
CN100517500C CNB2004100832019A CN200410083201A CN100517500C CN 100517500 C CN100517500 C CN 100517500C CN B2004100832019 A CNB2004100832019 A CN B2004100832019A CN 200410083201 A CN200410083201 A CN 200410083201A CN 100517500 C CN100517500 C CN 100517500C
Authority
CN
China
Prior art keywords
heat generating
generating layers
magnetic
bit line
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100832019A
Other languages
English (en)
Other versions
CN1655278A (zh
Inventor
郑元哲
金亨俊
朴哉炫
郑枪旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1655278A publication Critical patent/CN1655278A/zh
Application granted granted Critical
Publication of CN100517500C publication Critical patent/CN100517500C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种磁随机存取存储器，可以包括衬底上的第一电极，电连接到电极的磁隧道结元件，以及通过磁隧道结元件电连接到第一电极的第二电极。此外，在第一和第二电极之间可以串联电连接热量产生层，且该热量产生层相对于电流流动可以提供较高的电阻。还论述了相关的方法。

Description

包括热量产生层的磁随机存取存储器及相关方法
相关申请
本申请要求2003年9月29日申请的韩国申请号P2003-0067530的优先权，在此将其公开全部引入作为参考。
技术领域
本发明涉及存储器件领域，以及更具体涉及磁随机存取存储器及方法。
背景技术
磁随机存取存储器(MRAM)可以提供能在相对低的电压下且以较高的速度工作的非易失性存储器。在磁随机存取存储器单元中，在包括磁隧道结(MTJ)元件和其间的隧道绝缘层的磁电阻器中存储数据，该磁隧道结(MTJ)元件具有第一和第二铁磁层。更具体，使用与MTJ元件相交的磁场可以改变第一铁磁层(也称为自由层)的磁极化。通过接近MTJ元件流通的电流可以引起磁场。
由此，自由层的磁极化可以平行或反向平行于第二铁磁层(也称为固定层(pinned layer))。由于基于量子力学的电子自旋学(spintronics)，当自由层的磁极化平行于固定层的磁极化时通过MTJ元件的电流通路的电阻不同于当自由层的磁极化反向平行于固定层的磁极化时通过MTJ元件的电流通路的电阻。因此根据待编程的数据值，通过设置自由层的磁极化，可以编程包括MTJ元件的存储单元，以及通过测量通过MTJ元件的电阻可以从存储单元读取数据。
磁隧道结元件可以包括钉扎层11(pinning layer)、钉扎的磁层13、隧道绝缘层15以及自由磁层17，如图1A-B所示。钉扎层11可以是抗铁磁材料层，如FeMn(铁-锰)。固定层和自由磁层13和17可以是相同的或不同的铁磁材料层，如CoFe(钴-铁)和/或NiFe(镍-铁)。隧道绝缘层15可以是绝缘材料层，如Al2O3(氧化铝)。
铁磁材料具有无外部磁场的宏观磁化，以及在较低温度下电子自旋可以排列在同一方向。可以使用外部磁场对准铁磁材料的磁区，以及在除去外部磁场之后可以保持铁磁材料的磁区对准。在抗磁性材料中，原子的自旋可以是交替反向平行布置。因此抗磁性材料可以具有微观磁性而没有宏观磁性。
可以通过在施加外部磁场的同时加热钉扎的磁层13至300EC(度C)固定钉扎的磁层13。在该热处理之后，钉扎的磁层13中固定的磁自旋不能旋转。因为钉扎层11与固定层13接触，所以可以永久地固定固定层13的磁自旋。但是在存在外部磁场的情况下，自由层17的磁自旋可以旋转，因为自由层17与钉扎层11隔开。
当平行于钉扎的磁层13的磁极化设置自由磁层17的磁极化时，相对于通过磁隧道结元件的电流i的电阻可能较低，表示在包括MTJ元件的存储单元中编程的数据位的“0”状态。当反向平行于钉扎的磁层13的磁极化设置自由磁层17的磁极化时，相对于通过磁隧道结元件的电流i的电阻可能较高，表示在包括MTJ元件的存储单元中编程的数据位的“1”状态。通过跨接MTJ元件施加相同的电压，由于MTJ元件的电阻，因此所得的电流i可能较高或较低，以表示MTJ元件中编程的数据位的状态(“0”或“1”)。
例如，在美国专利No.6,385,082中论述了热协助磁随机存取存储器，在此将其公开全部引入以作参考。在′082的专利中，在位线和字线的交叉点布置存储单元，以及可以使用相交的位线和字线之间的隧道电流的简短脉冲选择单元，以提供足够的焦耳热量，以便于改变其可逆磁层的磁化状态。
此外，在美国专利No.6,603,678中论述了磁存储元件的热协助切换，在此将其公开全部引入以作参考。在′678专利中，通过加热存储元件和对存储元件施加至少一个磁场写磁存储元件。
发明内容
根据本发明的实施例，一种磁随机存取存储器包括，衬底上的第一电极，电连接到电极的磁隧道结元件，以及通过磁隧道结元件电连接到第一电极的第二电极。此外，热量产生层，该热量产生层与第一和第二电极之间的磁隧道结元件串联电连接，且该热量产生层相对于电流流动提供较高的电阻。
更具体，第一电极可以是存储单元存取晶体管的电极(如场效应晶体管的源区/漏区)以及第二电极可以是位线。此外，热量产生层可以包括绝缘材料如氧化铝、硅碳化硅、氧化硅、氮氧化硅和/或硫化物材料，以及热量产生层可以具有小于约30埃的厚度。
磁隧道结元件可以包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。此外，磁隧道结元件还可以包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。自由层可以在热量产生层和钉扎层之间，或固定层可以在热量产生层和自由层之间。
此外，热量产生层可以在磁隧道结元件和第二电极之间，第二电极是位线，以及热量产生层和位线之间的电连接的表面积可以小于热量产生层的表面积。在另一种方案中，热量产生层可以在衬底上的磁隧道结元件和第一电极之间，以及导电栓塞可以电连接在衬底上的热量产生层和第一电极之间，热量产生层和导电栓塞之间的电连接的表面积小于热量产生层的表面积。
写电路可以被配置为通过在穿过磁隧道结元件和热产生层的第一和第二电极之间产生热电流和通过在不同于热电流方向的方向中产生编程电流将数据写入磁隧道结元件。此外，读电路可以被配置为通过探测磁隧道结元件的电阻从磁隧道结元件读取数据。更具体，第二电极可以是位线，以及写电路可以配置为通过位线产生编程电流。
此外，第二电极可以是位线，可以在位线上设置绝缘层，以便位线在绝缘层和磁隧道结元件之间，以及可以在绝缘层上设置子位线，以便绝缘层在子位线和位线之间。子位线和位线可以平行。此外，写电路可以被配置为通过在通过磁隧道结元件和热产生层的第一电极和位线之间产生热电流和通过在产生热电流的同时通过子位线产生编程电流将数据写入磁隧道结元件。
在另一种方案中，第二电极可以是位线，可以在位线上设置绝缘层，以便位线在绝缘层和磁隧道结元件之间，以及可以在绝缘层上设置数字线，以便绝缘层在数字线和位线之间。此外，写电路可以被配置为通过在通过磁隧道结元件和热产生层的第一电极和位线之间产生热电流和通过在产生热电流的同时通过数字线产生编程电流将数据写入磁隧道结元件。数字线可以垂直于位线。
根据本发明的附加实施例，一种磁随机存取存储器件包括，具有衬底上的电极(如源区或漏区)的存储单元存取晶体管(如场效应晶体管)，以及电连接到存储单元存取晶体管的电极的磁隧道结元件。位线通过磁隧道结元件电连接到存储单元存取晶体管的电极。此外，写电路可以被配置为通过在存取晶体管被导通的同时在通过磁隧道结元件的热电流层的存储单元存取晶体管的电极之间产生热电流以及在产生热电流的同时在不同于热电流方向的方向中产生编程电流将数据写入磁隧道结元件。
此外，可以在位线上设置绝缘层，以便位线在绝缘层和磁隧道结元件之间，以及可以在绝缘层上设置子位线，以便绝缘层在子位线和位线之间。此外，写电路可以配置为在产生热电流的同时通过子位线产生编程电流。更具体，子位线和位线可以平行。
在另一种方案中，可以在位线上设置绝缘层，以便位线在绝缘层和磁隧道结元件之间，以及可以在绝缘层上设置数字线，以便绝缘层在数字线和位线之间。此外，写电路可以配置为在产生热电流的同时通过数字线产生编程电流，以及数字线和位线可以垂直。在另外的方案中，写电路可以配置为通过位线产生编程电流。
热量产生层可以与存储单元存取晶体管的位线和电极之间的磁隧道结元件串联电连接，热量产生层相对于电流流动提供较高的电阻。更具体，热量产生层可以是绝缘材料层，如氧化铝、硅碳化硅、氧化硅、氮氧化硅和/或硫化物材料，以及热量产生层可以具有小于约30埃的厚度。
磁隧道结元件可以包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。也可以包括在固定层上的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。自由层可以在热量产生层和钉扎层之间，或固定层可以在热量产生层和自由层之间。
此外，热量产生层可以在磁隧道结元件和位线之间，以及热量产生层和位线之间的电连接的表面积可以小于热量产生层的表面积。在另一种方案中，热量产生层可以在存储单元存取晶体管的磁隧道结元件和电极之间。此外，导电栓塞可以电连接在存储单元存取晶体管的热量产生层和电极之间，以及热量产生层和导电栓塞之间的电连接的表面积可以小于热量产生层的表面积。此外，读取电路可以被配置为通过探测磁隧道结元件的电阻从磁隧道结元件读取数据。
根据本发明的又一附加实施例，提供用于编程存储器件的方法，该存储器件包括位线，磁隧道结元件，以及具有电极的存储单元存取晶体管，该电极具有电连接在存储单元存取晶体管的位线和电极之间的磁隧道结元件。具体，在存储单元存取晶体管被导通的同时，在通过磁隧道结元件的存储单元存取晶体管位线和电极之间的第一方向中产生热电流。在第一方向中产生热电流的同时，在第二方向中产生编程电流，第一和第二方向不同。
更具体，可以通过位线产生编程电流。在另一种方案中，存储器件可以包括平行于位线的子位线，以及可以通过子位线产生编程电流。在又一个方案中，存储器件可以包括垂直于位线的数字线，以及可以通过数字线产生编程电流。
该存储器件还可以包括与存储单元存取晶体管的位线和电极之间的磁隧道结元件串联电耦接的热量产生层，该热量产生层相对于电流流动可以提供较高的电阻。更具体，热量产生层可以是绝缘材料层，如氧化铝、硅碳化硅、氧化硅、氮氧化硅和/或硫化物材料，以及热量产生层可以具有小于约30埃的厚度。
磁隧道结元件可以包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。磁隧道结元件还可以包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。此外，自由层可以在热量产生层和钉扎层之间，或固定层可以在热量产生层和自由层之间。
根据本发明的再一附加实施例，一种磁随机存取存储器包括，具有衬底上的源区和漏区的存储单元存取晶体管，在存储单元存取晶体管和衬底上的绝缘层，以及通过绝缘层提供与存储单元存取晶体管的源区和漏区的任意一个电连接的导电接触栓塞。此外，磁隧道结元件通过导电栓塞电连接到存储单元存取晶体管的源区和漏区的任意一个，以及位线通过磁隧道结元件和导电栓塞电连接到存储单元存取晶体管的源区和漏区的任意一个。热量产生层还与位线和导电栓塞之间的磁隧道结元件串联电连接，且该热量产生层包括具有小于约30埃厚度的绝缘材料层。
更具体，热量产生层可以是如氧化铝、不掺杂的硅、碳化硅、氧化硅、氮氧化硅材料层和/或硫化物材料层。此外，磁隧道结元件可以包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。磁隧道结元件还可以包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。
自由层可以在热量产生层和钉扎层之间，或固定层在热量产生层和自由层之间。热量产生层可以在磁隧道结元件和位线之间，以及热量产生层和位线之间的电连接的表面积可以小于热量产生层的表面积。在另一种方案中，热量产生层可以在磁隧道结元件和导电栓塞之间，以及热量产生层和导电栓塞之间的电连接的表面积可以小于热量产生层的表面积。
附图说明
图1A-B是常规磁隧道结元件的剖面图。
图2是根据本发明的实施例的磁随机存取存储器件的平面图。
图3是沿图2的剖面线I-I′的剖面图。
图4图示了根据本发明的实施例编程存储器件的操作的信号示图。
图5图示了根据本发明的另一个实施例编程存储器件的附加操作的信号示图。
图6是根据本发明的其他实施例的磁隧道结元件的剖面图。
图7是根据本发明的再一其他实施例的磁隧道结元件的剖面图。
图8是根据本发明的又一实施例的磁隧道结元件的剖面图。
图9是根据本发明的进一步实施例的磁隧道结元件的剖面图。
图10是根据本发明的更多实施例的其它磁随机存取存储器的剖面图。
图11是根据本发明的实施例用于模拟温度分布特性的磁隧道结元件的剖面图。
图12图示图11的结构模拟的温度分布特性的曲线图。
图13图示了常规磁隧道结元件的模拟温度分布特性的曲线图。
图14是用来测量在不同温度下磁结点隧道元件的磁化性能的磁隧道结元件的剖面图。
图15图示了图14所示结构的磁滞回线特性的曲线图。
图16图示了磁隧道结元件的桥顽磁场和磁隧道结元件的温度之间的关系曲线图。
具体实施方式
现在参考附图更完全地描述本发明，其中示出本发明的优选实施例。但是，本发明可以以多种不同的方式体现，不应该认为局限于在此阐述的实施例；相反，提供这些实施例以便本公开是彻底的和完全的，并将本发明的原理完全传递给所述领域的技术人员。在图中，为了清楚放大了层和区域的尺寸和厚度。还应当理解，当元件如层、区域或衬底称为在其它元件上时，它可以直接在其他元件上，或也可以存在插入元件。还应当理解，当一个元件称为“连接到”或“耦接到”到另一个元件时，它可以直接连接到或耦接到另一个元件，或也可以存在插入元件。而且，在此可以使用如下的相对的术语，以描述图中所示的一个层或区域与另一层或区域的关系。应当理解这些术语意图是包括除图中描绘的取向之外的器件的不同取向。例如，如果在图中器件被翻转，描述为在其他层或区域底下的层或区域现在定向在这些其他层或区域之上。下面的术语是用来包含或包括在此情况下的之上或之下的两种情况。在整篇中，相同的标记指相同的元件。还应当理解尽管在此可以使用术语第一和第二描述各个区域、层和/或部分，但是这些区域、层和/或部分不应该受这些术语的限制。这些术语仅仅是用来区别一个区域、层或部分与其它区域、层或部分。因此，在不脱离本发明的教导的条件下，下面论述的第一区域、层或部分可以称为第二区域、层或部分，同样，第二区域、层或部分可以称为第一区域、层或部分。
图2是根据本发明的实施例的磁随机存取存储器的平面图，以及图3是沿图2的剖面线I-I′的剖面图。如图2和3所示，衬底51可以包括限定其间的有源区53a的场隔离层53，以及可以在衬底51的有源区上设置的第一和第二存储单元存取晶体管TA1和TA2。存储单元存取晶体管TA1和TA2可以包括各自的栅绝缘层55a-b，栅电极57a-b，以及漏区59d′-d″(也称为漏电极)以及公共源区59s(也称为源电极)。由此，存储单元存取晶体管TA1和TA2是金属氧化物半导体场效应晶体管(MOSFET)。在另一种方案中，存储单元存取晶体管TA1和TA2可以是双极性晶体管。
可以在衬底51上和在存储单元存取晶体管TA1-2上设置第一层间介质(ILD)61，ILD61可以具有露出漏区59d′和59d″的接触孔61d′和61d″和露出公共源区59s的接触孔61s。设置接触栓塞63d′和63d″通过接触孔61d′和61d″电耦接到漏区59d′和59d″，以及设置接触栓塞63s通过接触孔61s电耦接到公共源区59s。公共源线65s可以设置为与存储器件的基准电压源如地电压电耦接。下漏极焊盘65d′和65d″可以通过下一个ILD为栓塞提供耦接。
可以在第一ILD61上、在公共源线65s和在下漏极焊盘65d′-d″上设置第二层间介质(ILD)67，以及第二ILD67可以具有接触孔和接触栓塞69d′和69d″，接触孔和接触栓塞69d′和69d″电耦接到各自的下漏极焊盘65d′-d″。上漏极焊盘71d′和71d″可以通过下一个ILD为栓塞提供耦接。
可以在第二ILD67上和在上漏极焊盘71d′-d″上设置第三层间介质(ILD)73。通过第三ILD73的接触孔73m′和73m″可以露出部分上漏极焊盘71d′-d″，以及可以设置接触栓塞75p′和75p″通过接触孔73m′-m″电耦接到各自的上漏极焊盘71d′-d″。此外，可以在接触孔73m′-m″的侧壁表面上形成绝缘隔片(未示出)，以减小接触栓塞75p′和75p″的尺寸。
可以在各个接触栓塞75p′和75p″和ILD73的相邻部分上设置热量产生层77a和77b以及磁隧道结(MTJ)元件86a和86b。更具体，每个热量产生层77a-b可以包括绝缘材料层，如氧化铝(Al2O2)、不掺杂的硅、碳化硅(SiC)、氧化硅、氮氧化硅(SiON)和/或硫化物材料层和/或其组合。如所属领域的技术人员所理解，硫化物材料是包括锗、锑和碲的复合材料。此外，热量产生层77a-b可以具有小于约30埃的厚度，以允许隧道电流通过。
每个MTJ元件86a和86b包括各自的自由层79a-b、隧道绝缘层81a-b、固定层83a-b和钉扎层85a-b。自由层79a-b和固定层83a-b可以是铁磁材料层，如CoFe和/或NiFe。隧道绝缘层81a-b可以是绝缘材料层，如氧化铝(Al2O3)。钉扎层85a-b可以是抗磁性材料，如铁-锰(FeMn)层。此外，可以在各个MJT元件86a和86b上设置导电帽盖层87a和87b，且导电帽盖层87a-b可以是导电材料如TiN层。
可以使用一个掩模操作形成热量产生层77a-b、MTJ元件86a-b以及导电帽盖层87a-b。例如，可以在ILD73和接触栓塞75p′和75p″上形成热量产生层、MTJ元件和导电帽盖层的材料连续层，以及可以使用一个掩模刻蚀连续层，以提供图3的台式结构。
然后可以在第三ILD73上、在热量产生层77a-b上、在MTJ元件86a-b上以及在导电帽盖层87a-b上设置第四层间介质(ILD)89。位线接触孔89a和89b可以露出部分各自的导电帽盖层87a-b，以及位线91可以通过各个接触孔89ab和导电帽盖层87a-b与MTJ元件86a-b电耦接。可以在位线91上和在第四ILD89上设置第五ILD93，以及可以在位线93上平行于第五ILD93设置子位线95。
此外，子位线95可以位线91宽，比如图2所示。此外，每个MTJ元件86a-b(平行于位线91)的宽度WM可以比每个MTJ元件86a-b(垂直于位线91)的长度LM短。每个MTJ元件的软磁场Heasy轴平行于长度LM的方向，以及通过使电流流过位线91和/或子位线95可以产生软磁场。每个MTJ元件的硬磁场平行于宽度WM的方向。
图4图示了根据本发明的实施例编程图2和3所示的存储器件的存储单元的操作。当编程包括MTJ元件86a和存储单元存取晶体管TA1的存储单元时，可以将地电压施加到公共源极线65s和可以将地电压施加到存储单元存取晶体管TA2的栅电极57b，以使存储单元存取晶体管TA2截止。如图4所示，在间隔TD1的过程中，当写入信号Nw的电压电平超过存储单元存取晶体管TA1的阈值电压阈值Vth时(即，Vw＞Vth)，第一写入信号Nw施加到存储单元存取晶体管TA1的栅电极57a，以有选择地导通存储单元存取晶体管TA1。此外，在正电压Vw施加到存储单元存取晶体管TA1的栅电极57a的同时，第二写入信号NB1施加到位线91，以便正电压VB1(或正电流IB1)施加到位线91，。
由此，在位线91和公共源极线65s之间提供电压差的同时和在存储单元存取晶体管TA2被截止的同时，存储单元存取晶体管TA1被导通。因此写电流IWR通过串联连接的元件在位线91和公共源极线65s之间流动，该串联连接的元件包括：导电帽盖层87a；MTJ元件86a；热量产生层77a；接触栓塞75p′，69d′以及63d′；接触焊盘71d′和65d′；存储单元存取晶体管TA1；以及接触栓塞63s。此外，当IWR电流流过热量产生层77a时产生热量，以及来自热量产生层77a的热量被传送到自由层79a。通过有选择地加热MTJ元件86a的自由层79a(没有MTJ元件86b的自由层79b)，使用外部磁场可以改变自由层79a的磁性取向，而不改变自由层79b的磁性取向。
在图3的结构中，在接触栓塞75p′和热量产生层77a的界面电流密度可能增加，因为：热量产生层77a的电阻率可以高于MTJ元件86a的电阻率；以及接触栓塞75p′和热量产生层77a之间的接触面积可以小于MTJ元件86a和热量产生层77a之间的接触的表面积。由此，通过焦耳加热可以有效地产生热量，且当写入电流IWR流过热量产生层77a时，来自热量产生层77a的热量被传送到自由层79a。
当热量被传送到MTJ元件86a的自由层79a时，在磁场的影响下所选自由层79a的磁自旋比没被加热的未选择自由层79b的磁自旋更容易。更具体，在写操作过程中，在自由层79a被有选择地加热的同时，写电流IWR的磁场可以用来旋转所选自由层79a的磁自旋。此外，或在另一种方案中，在自由层79a被有选择地加热时的写操作过程中，通过位线91和/或子位线95的分开电流可以用来旋转所选自由层79a的磁自旋。因此所选自由层79a可以被有选择地加热，以便在写操作过程中产生的磁场足以切换所选自由层79a的磁性取向，而不切换相邻的未选择自由层79b。
如垂直虚线和包括两个实心水平线的箭头所示，在写信号Nw上升到Vw之前写信号NB1可以上升到VB1(IB1)；几乎在写信号Nw上升到Vw的同时写信号NB1可以上升到VB1(IB1)；或在写信号Nw上升到Vw之后写信号NB1可以上升到VB1(IB1)。如果当写信号Nw上升到Vw时，写信号NB1是VB1(IB1)以及写信号NB1保持在VB1(IB1)，至少只要写信号Nw保持Vw，那么在TD1期间MTJ元件86a可以被有效地加热。如果当写信号保持在VB1(IB1)，至少只要写信号Nw保持在Vw以及在写信号Nw上升到Vw之后写信号NB1上升到VB1(IB1)，那么在TD2期间MTJ元件86a可以被有效地加热。此外，在终止写信号Nw(由此终止有效地加热)的某一时期Ts写信号NBI可以保持在VB1(IB1)，以便磁场可以继续，以旋转自由层79a的热激发磁自旋。
图5图示了根据本发明的附加实施例编程图2和3所示的存储器件的存储单元的操作。当编程包括MTJ元件86a和存储单元存取晶体管TA1的存储单元时，可以将地电压施加到公共源极线65s以及可以将地电压施加到存储单元存取晶体管TA2的栅电极57b，以使存储单元存取晶体管TA2截止。如图5所示，第一写入信号Nw施加到存储单元存取晶体管TA1的栅电极57a，以有选择地导通存储单元存取晶体管TA1，以便写入信号Nw的电压电平超过存储单元存取晶体管TA1的阈值电压阈值Vth(即，Vw＞Vth)。此外，在将正电压Vw施加到存储单元存取晶体管TA1的栅电极57a的同时，将第二写入信号NB1施加到位线91，以便将正电压VB1(或正电流IB1)施加到位线91。此外，第三写入信号NB2可以施加到子位线95，以通过子位线95产生电流，由此产生磁场。
由此，在位线91和公共源极线65s之间提供电压差的同时以及在存储单元存取晶体管TA2被截止的同时，存储单元存取晶体管TA1被导通。因此通过串联连接的元件写入电流IWR在位线91和公共源极线65s之间流动，串联连接的元件包括：导电帽盖层87a；MTJ元件86a；热量产生层77a；接触栓塞75p′，69d′以及63d′；接触焊盘71d′和65d′；存储单元存取晶体管TA1；以及接触栓塞63s。此外，当IWR电流流过热量产生层77a时产生热量，以及来自热量产生层77a的热量被传送到自由层79a。通过有选择地加热MTJ元件86a的自由层79a(没有MTJ元件86b的自由层79b)，使用由子位线95中流动的电流产生的磁场可以改变自由层79a的磁性取向，而不改变自由层79b的磁性取向。
在图3的结构中，在接触栓塞75p′和热量产生层77a的界面的电流密度可能增加，因为：热量产生层77a的电阻率可以高于MTJ元件86a的电阻率；以及因为接触栓塞75p′和热量产生层77a之间的接触面积可以小于MTJ元件86a和热量产生层77a之间的接触的表面积。由此，通过焦耳加热可以有效地产生热量，且当写入电流IWR流过热量产生层77a时，来自热量产生层77a的热量被传送到自由层79a。
当热量被传送到MTJ元件86a的自由层79a时，在外部磁场的影响下所选自由层79a的磁自旋比没有被加热的未选择自由层79b的磁自旋更容易。更具体，在写操作过程中，在自由层79a被有选择地加热的同时，通过子位线95的电流的磁场可以用来旋转所选自由层79a的磁自旋。因此所选自由层79a可以被有选择地加热，以便在写操作过程中产生的磁场足以切换所选自由层79a的磁性取向，而不切换相邻的未选择自由层79b的磁性取向。
据本发明的具体实施例，接触栓塞75p′-p″可以是氮化钛接触栓塞，以及接触栓塞75p′-p″和各自的热量产生层77a-b之间的接触表面积可以具有大约40nm的直径。热量产生层77a-b可以是具有大约20埃厚度的绝缘材料层。更具体，热量产生层77a-b可以是绝缘材料层，如氧化铝(Al2O3)、不掺杂的硅、碳化硅(SiC)、氧化硅、氮氧化硅(SiON)和/或硫化物材料层和/或其结合。自由层79a-b可以包括铁磁材料层，如CoFe和/或NiFe，以及自由层79a-b可以具有大约100埃的厚度。隧道绝缘层81a-b可以是绝缘材料层，如具有大约10埃厚度的氧化铝(Al2O3)。固定层83a-b可以包括铁磁材料层，如CoFe和/或镍铁，以及钉扎层85a-b可以是抗磁性材料层如FeMn和/或PtMn。此外，固定层83a-b和钉扎层85a-b可以具有大约300埃的组合厚度。导电帽盖层87a-b可以是氮化钛层，以及位线可以是钨(W)导线。此外，位线91和导电帽盖层87a-b之间的接触表面积可以具有大约120nm的直径，以及MTJ元件86a-b的直径(平行于衬底的尺寸)可以是大约240nm。
根据本发明的具体实施例，自由层79a-b可以是复合层，该复合层包括在热量产生层77a-b上具有大约30埃厚度的NiFe第一子层，以及在与热量产生层77a-b相对的第一子层NiFe上具有大约10埃厚度的CoFe第二子层。隧道绝缘层81a-b可以是具有大约10埃厚度的氧化铝。固定层83a-b可以是复合层，该复合层包括在隧道绝缘层81a-b上具有大约30埃厚度的CoFe第一子层；在与隧道绝缘层81a-b相对的第一子层上具有大约8埃厚度的Ru第二子层；以及在与CoFe第一子层相对的钌(Ru)第二子层上具有大约30埃厚度的CoFe第三子层。此外，钉扎层85a-b可以是具有大约150埃厚度的铂-锰(PtMn)层。
如图5的垂直虚线所示，在写信号Nw上升到Vw之前写信号NB1可以上升到VB1(IB1)；几乎在写信号Nw上升到Vw的同时写信号NB1可以上升到VB1(IB1)；或在写信号Nw上升到Vw之后写信号NB1可以上升到VB1(IB1)。类似地，在写信号Nw上升到Vw之前，写信号NB2可以上升到VB2(IB2)；在写信号Nw上升到Vw的几乎同时，写信号NB2可以上升到VB2(IB2)；或在写信号Nw上升到Vw之后，写信号NB2可以上升到VB2(IB2)。当两个写信号Nw和NB1都处于高电平时，电流IWR在位线91和公共源极线65s之间流动，由此在热量产生层77a产生的热量被传送到自由层79a。
如果自由层79a被充分地加热，那么源于通过子位线95(响应于写信号NB2)流动的充分的电流的磁场可以改变自由层79a的磁性取向，而不改变自由层79b的磁性取向。电流IWR开始流动之后某一有限时期在自由层77a被充分地加热以允许开始改变磁性取向之前。此外，在结束电流IWR之后的某一时期写信号NB2可以保持在VB2(IB2)，源自通过子位线95的电流的磁场可以继续改变自由层79a的磁性取向。换句话说，在通过子位线95的电流开始产生电流IWR和磁场之后，一旦自由层被充分地加热，自由79a的磁自旋可以开始旋转。此外，当自由层79a开始冷却之时，假如保持通过子位线95的电流(响应于写信号NB2)，在间隔Ts过程中，在结束电流IWR之后自由层79a的磁自旋可以继续旋转。写电路(未示出)配置为通过产生写信号(Nw，NB1，NB2)将数据写入磁隧道结元件86a-b。此外，读电路(未示出)被配置为通过探测磁隧道结元件86a-b的电阻从磁隧道结元件86a-b读取数据。
如图3所示，各个热量产生层77a和77b以及MTJ元件86a和86b在位线91和各自的漏区59d′和59d″之间串联电连接。尽管在图2和3中示出了MTJ元件86a-b和热量产生层77a-b的具体布置，但是根据本发明的实施例可以提供其他布置。例如，MTJ元件86a-b的层顺序可以颠倒，以便自由层79a-b邻近各自的帽盖层87a-b以及钉扎层85a-b邻近各自的热量产生层77a-b。在另外的方案中，可以在各自的帽盖层87a-b和位线91之间设置热量产生层77a-b。
在图6的剖面图中图示的本发明的附加实施例。在图6的实施例中，从衬底51至ILD73的所有结构与参考图2和3的上述结构相同。此外，热量产生层77a、导电帽盖层87a、ILD89、位线91、ILD93以及子位线95也与参考图2和3的上述结构相同。如上所述，导电帽盖层可以是氮化钛层(TIN)，以及热量产生层可以包括绝缘材料层，如氧化铝(Al2O3)、不掺杂的硅、碳化硅(SiC)、氧化硅、氮氧化硅(SiON)和/或硫化物材料层和/或其组合。此外，热量产生层77a-b可以具有小于约30埃的厚度，以允许通过隧道电流。
但是，在图6中，MTJ元件108a被图3的MTJ元件86a代替。更具体，MTJ元件108a包括钉扎层101a、固定层103a、隧道绝缘层105a、自由层107a以及这些层的顺序相对于图3的顺序颠倒。固定层101邻近热量产生层77a，以及自由层107a邻近导电层87a。此外，在与热量产生层77a相对的钉扎层101上设置固定层103a，在与钉扎层101a相对的固定层103a上设置隧道绝缘层105a以及在与固定层103a相对的隧道绝缘层105a上设置自由层107a。由此，在热量产生层77a产生的热量可以通过钉扎层101、固定层103a以及隧道绝缘层105a传送到自由层107a。
此外，每个自由层107和固定层103可以包括铁磁材料层，如CoFe和/或NiF。此外，自由层和/或固定层可以是相同或不同铁磁材料的两个子层的复合层，以及自由层和/或固定层可以包括铁磁材料的子层之间的钌子层。隧道绝缘层105a可以是绝缘材料层如Al2O3(氧化铝)。钉扎层101a可以是抗磁性材料层，如铁-锰(FeMn)和/或铂-锰(PtMn)。尽管在图6中示出了一个MTJ元件108a，但是应当理解MTJ元件108a的结构可以被图3的每个MTJ元件代替。此外，如参考图4和5的上面所述可以改变自由层107a的磁性取向。
可以使用一个掩模操作形成热量产生层77a、MTJ元件108a以及导电帽盖层87a。例如，可以在ILD73和接触栓塞75p′和75p″上形成热量产生层、MTJ元件和导电帽盖层的材料连续层，以及可以使用一个掩模刻蚀连续层，以提供图6的台式结构。
在图7的剖面图中图示了本发明的再一附加实施例。在图7的实施例中，从衬底51至ILD73和接触栓塞75p′的所有结构都与参考图2，3和6的上述结构相同。此外，热量产生层77a、导电帽盖层87a、ILD89、位线91、ILD93以及子位线95也与参考图2，3和6的上述结构相同。
但是，在图7中，热量产生层111a已从邻近ILD73移动到导电帽盖层87a和位线91之间。每个热量产生层111a可以包括绝缘材料层，如氧化铝(Al2O3)、不掺杂的硅、碳化硅(SiC)、氧化硅、氮氧化硅(SiON)和/或硫化物材料层和/或其组合。此外，热量产生层111a可以具有小于约30埃的厚度，以允许通过隧道电流。导电帽盖层可以是氮化钛(TiN)层。
此外，可以在热量产生层111a设置绝缘帽盖层88a，以及接触孔89a可以通过ILD89和绝缘帽盖层88a露出部分热量产生层111a。此外，接触孔89a的侧壁上的绝缘隔片113可以减小暴露于位线91的热量产生层的表面积。由此，可以增加通过热量产生层111a的电流密度，以增加写电流IWR流过其处时产生的热量，由此增加热量产生效率。
MTJ元件的各个层与参考图6的上述结构相同。由此，在热量产生层111a产生的热量可以通过导电帽盖层87a传送到自由层107。此外，导电帽盖层87a可以被除去。因此包括MTJ元件108a、导电帽盖层87a、热量产生层111a、绝缘帽盖层88a以及隔片113的图7的结构可以被包括热量产生层77a-b、MTJ元件86a-b以及导电帽盖层87a-b的图3的结构代替。
可以使用一个掩模操作形成MTJ元件108a、导电帽盖层87a、热量产生层111a以及绝缘帽盖层88a。例如，可以在ILD73和接触栓塞75p′上形成MTJ元件的材料连续层、热量产生层以及绝缘帽盖层，以及可以使用一个掩模刻蚀该连续层，以提供图7的台式结构。可以通过ILD89形成位线接触孔89a，以及绝缘帽盖层88a使用另外的掩模操作。
在图8的剖面图中图示的本发明的再一附加实施例。在图8的实施例中，从衬底51至ILD73和接触栓塞75p′的所有结构都与参考图2，3、6和7的上述结构相同。此外，导电帽盖层87a、热量产生层111a、绝缘帽盖层88a、隔片113、ILD89、位线91、ILD93以及子位线95也与参考图7的上述结构相同。
但是，在图8中，图3的MJT元件86a已被图7的MJT元件108a代替。由此，热量产生层111a和导电帽盖层87a在MJT元件86a和位线91之间。如前所述，每个热量产生层111a可以包括绝缘材料层，如氧化铝(Al2O3)、不掺杂的硅、碳化硅(SiC)、氧化硅、氮氧化硅(SiON)和/或硫化物材料层和/或其组合。此外，热量产生层111a可以具有小于约30埃的厚度，以允许通过隧道电流。导电帽盖层可以是氮化钛(TiN)层。
此外，可以在热量产生层111a上设置绝缘帽盖层88a，以及接触孔89a可以通过ILD89和绝缘帽盖层88a露出部分热量产生层111a。此外，在接触孔89a的侧壁上的绝缘隔离片113可以减小暴露于位线91的热量产生层的表面积。由此，可以增加通过热量产生层111a的电流密度，以增加写电流IWR流过其处时产生的热量，由此增加热量产生效率。
MTJ元件的各个层与参考图3的上述结构相同。由此，在热量产生层111a产生的热量可以通过导电帽盖层87a、钉扎层85、固定层83以及隧道绝缘层81a传送到自由层107a。此外，导电帽盖层87a可以被除去。因此包括MTJ元件108a、导电帽盖层88a、热量产生层111a、绝缘帽盖层88a以及隔片113的图8的结构可以被包括热量产生层88a-b、MTJ元件86a-b以及导电帽盖层88a-b的图3的结构代替。
可以使用一个掩模操作形成MTJ元件86a、导电帽盖层87a、热量产生层111a以及绝缘帽盖层88a。例如，可以在ILD83和接触栓塞85p′上形成MTJ元件的材料连续层、热量产生层以及绝缘帽盖层，以及可以使用一个掩模刻蚀该连续层，以提供图8的台式结构。可以通过ILD89形成位线接触孔89a，以及绝缘帽盖层88a使用另外的掩模操作。
根据图9所示的实施例，如参考图3和6的上面所述，热量产生层77a可以在MJT元件(86a或108a)之间，以及导电栓塞75p′和导电帽盖层87a可以在MJT元件(86a或108a)和位线91之间。在图8的实施例中，从衬底51至ILD83和接触栓塞85p的所有结构都与参考图2，3、6、7和8的上述结构相同。此外，导电帽盖层87a、热量产生层77a、位线91、ILD93以及子位线95也与参考图3和6的上述结构相同。
在图9中，可以平整层间介质(ILD)89′，以露出导电帽盖层87a的整个表面。更具体，可以形成覆盖ILD73、MJT元件(86a或108a)以及导电帽盖层87a的层间介质材料。然后可以平整层间介质材料(例如使用化学机械抛光)，以提供具有露出导电帽盖层87a的整个表面的平整表面89t的平整ILD89′。更具体，化学机械抛光可以根据导电帽盖层87a的材料有选择地选择抛光ILD材料。由此，平整的ILD89′可以被图3或6的ILD89代替。因此可以增加导电帽盖层87a和位线91之间的电连接，以减小其间的电阻。
因此图6，7，8和/或9的结构可以被图3的相应结构代替，以及可以根据图3和4的如上所述的方法编程所得的存储器件。在图10中图示了本发明的另一实施例。在图10中，从衬底51至ILD93的所有结构与参考图2和3上述结构的相同。但是，在图10中，在相对于位线91垂直的ILD93上设置数字线121a和121b。在图10中，在通过选择的MTJ元件86和热量产生层77a的位线91和公共源极线65s之间流动的电流产生热量，该热量被传送到所选MJT元件的自由层79，在加热的同时通过各个数字线121的电流产生的磁场用来提供所选自由层79的希望磁性取向。
此外，图-9的MJT元件、热量产生层、导电帽盖层、绝缘帽盖层、隔片和/或平整ILD的各个替换结构可以被图10中的相应结构代替。
图11是根据本发明的实施例用于模拟温度分布特性的MTJ元件的剖面图。如图11所示，MJT元件可以包括自由层205(大约100埃厚度)、隧道绝缘层207(大约10埃厚度)以及固定层209a和钉扎层209b(显示为具有大约300埃组合厚度的组合钉扎/钉扎层209)。此外，MTJ元件与MTJ接触栓塞201和位线接触栓塞213之间的热量产生层203(大约20埃厚度)和导电帽盖层211串联连接。
位线接触栓塞213和导电帽盖层211之间的接触表面积可以具有大约120nm直径，以及MTJ接触栓塞201和热量产生层203之间的接触表面积可以具有大约40nm的直径Dp。此外，MTJ元件的直径DM可以是大约240nm。MTJ接触栓塞201可以是氮化钛(TiN)接触栓塞，导电帽盖层211可以是氮化钛(TiN)层，位线接触栓塞213可以是钨(W)接触栓塞，以及隧道绝缘层207可以是氧化铝层。自由层205和固定层209a可以包括CoFe和或NiFe层，钉扎层209b可以层FeMn，以及热量产生层203可以是氧化铝层(Al2O3)、不掺杂的硅层、碳化硅(SiC)层、氧化硅层、氮氧化硅(SiON)层和/或硫化物材料层和/或其组合。
为了在图12的曲线图中图示该模拟，通过电流源IS产生写电流IWR，以及基准DT朝着导电帽盖层211的方向与热量产生层203隔开。更具体，图12是说明图11的结构的模拟热量分布的曲线图：IWR＝100ΦA(曲线a)；IWR＝150ΦA(曲线b)；以及IWR＝200ΦA(曲线c)。如参考IWR＝100ΦA的曲线a所示，热量产生层203可以具有大约380EK的温度，以及自由层205可以具有大约360EK至大约380EK范围内的温度。如参考IWR＝150ΦA的曲线b所示，热量产生层203可以具有大约480EK的温度，以及自由层205可以具有大约440EK至大约480EK范围内的温度。如参考IWR＝200ΦA的曲线c所示，热量产生层203可以具有大约600EK至大约610EK的温度，以及自由层205可以具有大约540EK至大约610EK范围内的温度。
与图12相反，图13是说明类似于没有热量产生层的图11的结构的模拟温度分布特性的曲线图。如图13所示，穿过没有热量产生层的结构中的自由层可以提供较均匀的温度分布。更具体，在写电流在大约100ΦA至大约150ΦA的范围内，穿过自由层可以提供大约310EK的较均匀的温度，以便在自由层中没有热量变化。根据本发明的实施例通过提供热层203，因此在写操作过程中，自由层205的温度可以增加，以由此便于改变自由层的磁性取向。
图14是用于在一定的温度变化范围内测量MJT元件的磁化特性的结构剖面图。图14的结构包括第一电极221(如TiN层)、钉扎层223(如具有大约150埃厚度的PtMn层)、固定层230、隧道绝缘层231(如具有大约10埃厚度的AlzOa层)、自由层236以及导电帽盖层237(如TIN层)。更具体，固定层230可以是包括具有大约30埃厚度的CoFe子层225、具有大约8埃厚度的钉(Ru)子层227以及具有大约30埃厚度的CoFe子层229的复合层。类似地，自由层236可以是包括具有大约10埃厚度的CoFe子层233和具有大约30埃厚度的NiFe子层235的复合层。此外，图14的结构(平行于该层和截面)的宽度可以是0.4Φm，图14的结构(垂直于截面)的长度可以是大约0.8Φm。
图15的曲线图是在室温下、在大约100EC的烤箱中、在大约200EC的烤箱中以及在大约300EC的烤箱中使用如图14所示的100,000个MTJ结构产生的磁滞回线的曲线图。如所示，当温度增加时，磁滞回线的宽度(Q1，Q2，Q3)可以减小。更具体，在大约200EC至大约300EC的温度范围内软磁切换场(He)可以减小到小于20Oe(奥斯特)。因此在施加写电流到位线、子位线和/或数字线以产生20Oe的磁化力的同时，如果自由层被加热到大约200EC至大约300EC的温度范围内，那么所选MTJ元件的自由层的磁自旋更容易旋转。
此外，如图16所示，当MTJ元件的温度上升到大于200EC时，MTJ元件的矫顽磁场(coercive field)Hc可以迅速地减小。当MTJ元件的温度从常温增加到100EC时，He的变化可以小于3Oe。由此，可以减小需要切换MTJ元件的磁场。根据本发明的具体实施例，希望MTJ元件的自由层被加热到大于200EC的温度，以成功地编程所选的MTJ元件，以相对于相同器件上的非所选的MTJ元件减小写干扰。
尽管参考其实施例具体展示和描述了本发明，但是所属领域的技术人员应当明白在不脱离附加权利要求所限定的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (51)

1、一种磁随机存取存储器件包括：
衬底上的第一电极；
电连接到电极的磁隧道结元件；
通过磁隧道结元件电连接到第一电极的第二电极；以及
热量产生层，其中热量产生层和磁隧道结元件在第一和第二电极之间串联电连接，热量产生层包括绝缘材料层，热量产生层具有小于30埃的厚度。
2、根据权利要求1的磁随机存取存储器件，其中第一电极包括存储单元存取晶体管的电极，以及其中第二电极包括位线。
3、根据权利要求1的磁随机存取存储器件，其中绝缘材料包括氧化铝、绝缘硅、绝缘碳化硅、氧化硅、氮氧化硅和硫化物材料的至少一种。
4、根据权利要求1的磁随机存取存储器件，其中磁隧道结元件包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。
5、根据权利要求4的磁随机存取存储器件，其中磁隧道结元件还包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。
6、根据权利要求4的磁随机存取存储器件，其中自由层在热量产生层和固定层之间。
7、根据权利要求4的磁随机存取存储器件，其中固定层在热量产生层和自由层之间。
8、根据权利要求4的磁随机存取存储器件，其中热量产生层在磁隧道结元件和第二电极之间，其中第二电极包括位线。
9、根据权利要求8的磁随机存取存储器件，其中热量产生层和位线之间的电连接的表面积小于热量产生层的表面积。
10、根据权利要求4的磁随机存取存储器件，其中热量产生层在衬底上的磁隧道结元件和第一电极之间。
11、根据权利要求10的磁随机存取存储器件，还包括：在衬底上的热量产生层和第一电极之间电连接的导电栓塞，其中热量产生层和导电栓塞之间的电连接的表面积小于热量产生层的表面积。
12、根据权利要求1的磁随机存取存储器件，还包括：写电路，该写电路配置为通过在通过磁隧道结元件和热量产生层的第一和第二电极之间产生热电流和通过在不同于热电流方向的方向中产生编程电流将数据写入磁隧道结元件。
13、根据权利要求12的磁随机存取存储器件，还包括：配置为通过探测磁隧道结元件的电阻从磁隧道结元件读取数据的读电路。
14、根据权利要求12的磁随机存取存储器件，其中第二电极包括位线，以及其中写电路被配置为产生通过位线的编程电流。
15、根据权利要求1的磁随机存取存储器件，其中第二电极包括位线，该磁随机存取存储器还包括：
位线上的绝缘层，以便位线在绝缘层和磁隧道结元件之间；以及
绝缘层上的子位线，以便绝缘层在子位线和位线之间，其中子位线平行于位线。
16、根据权利要求15的磁随机存取存储器件，还包括：写电路，该写电路配置为通过在通过磁隧道结元件和热量产生层的第一电极和位线之间产生热电流和通过在产生热电流的同时通过子位线产生编程电流将数据写入磁隧道结元件。
17、根据权利要求1的磁随机存取存储器件，其中第二电极包括位线，该磁随机存取存储器还包括：
位线上的绝缘层，以便位线在绝缘层和磁隧道结元件之间；
绝缘层上的数字线，以便绝缘层在数字线和位线之间，其中数字线垂直于位线；以及
写电路，该写电路配置为通过在通过磁隧道结元件和热量产生层的第一电极和位线之间产生热电流和通过在产生热电流的同时通过数字线产生编程电流将数据写入磁隧道结元件。
18、一种磁随机存取存储器包括：
包括衬底上的电极的存储单元存取晶体管；
电连接到存储单元存取晶体管的电极的磁隧道结元件；
通过磁隧道结元件电连接到存储单元存取晶体管的电极的位线；
写电路，该写电路配置为在通过存储单元存取晶体管导通的同时，磁隧道结元件的存储单元存取晶体管的位线和电极之间产生热电流以及在产生热电流的同时在不同于热电流方向的方向中产生编程电流将数据写入磁隧道结元件；以及
热量产生层，其中热量产生层和磁隧道结元件在存储单元存取晶体管的位线和电极之间串联电连接，该热量产生层相对于电流流动提供较高的电阻，其中热量产生层包括绝缘材料层，并且热量产生层具有小于30埃的厚度。
19、根据权利要求18的磁随机存取存储器件，还包括：
位线上的绝缘层，以便位线在绝缘层和磁隧道结元件之间；以及
绝缘层上的子位线，以便绝缘层在子位线和位线之间，其中写电路被配置为在产生热电流的同时通过子位线产生编程电流。
20、根据权利要求19的磁随机存取存储器件，其中子位线和位线平行。
21、根据权利要求18的磁随机存取存储器件，还包括：
位线上的绝缘层，以便位线在绝缘层和磁隧道结元件之间；以及
绝缘层上的数字线，以便绝缘层在数字线和位线之间，其中写电路被配置为在产生热电流的同时通过数字线产生编程电流，以及其中数字线和位线垂直。
22、根据权利要求18的磁随机存取存储器件，其中写电路被配置为通过位线产生编程电流。
23、根据权利要求18的磁随机存取存储器件，其中绝缘材料包括氧化铝、绝缘硅、绝缘碳化硅、氧化硅、氮氧化硅和硫化物材料的至少一种。
24、根据权利要求18的磁随机存取存储器件，其中磁隧道结元件包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。
25、根据权利要求24的磁随机存取存储器件，其中磁隧道结元件还包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。
26、根据权利要求24的磁随机存取存储器件，其中自由层在热量产生层和固定层之间。
27、根据权利要求24的磁随机存取存储器件，其中固定层在热量产生层和自由层之间。
28、根据权利要求24的磁随机存取存储器件，其中热量产生层在磁隧道结元件和位线之间。
29、根据权利要求28的磁随机存取存储器件，其中热量产生层和位线之间的电连接的表面积小于热量产生层的表面积。
30、根据权利要求24的磁随机存取存储器件，其中热量产生层在存储单元存取晶体管的磁隧道结元件和电极之间。
31、根据权利要求30的磁随机存取存储器件，还包括：
在存储单元存取晶体管的热量产生层和电极之间电连接的导电栓塞，其中热量产生层和导电栓塞之间的电连接的表面积小于热量产生层的表面积。
32、根据权利要求18的磁随机存取存储器件，还包括：
配置为通过探测磁隧道结元件的电阻从磁隧道结元件读取数据的读电路。
33、一种编程存储器件的方法，该存储器件包括位线、磁隧道结元件和具有电极的存储单元存取晶体管，其中磁隧道结元件电连接在存储单元存取晶体管的位线和电极之间，该存储器件还包括与存储单元存取晶体管的位线和电极之间的磁隧道结元件串联电耦接的热量产生层，其中热量产生层相对于电流流动提供较高的电阻，热量产生层包括绝缘材料层，并且热量产生层具有小于30埃的厚度，该方法包括：
在存储单元存取晶体管被导通的同时，在通过磁隧道结元件的存储单元存取晶体管的位线和电极之间的第一方向中产生热电流；以及
在第一方向中产生热电流的同时，在第二方向中产生编程电流，其中第一和第二方向不相同。
34、根据要求33的方法，其中通过位线产生编程电流。
35、根据要求33的方法，其中该存储器件包括平行于位线的子位线，以及其中通过子位线产生编程电流。
36、根据要求33的方法，其中该存储器件包括垂直于位线的数字线，以及其中通过数字线产生编程电流。
37、根据权利要求33的方法，其中热量产生层包括氧化铝、绝缘硅、绝缘碳化硅、氧化硅、氮氧化硅和硫化物材料的至少一种。
38、根据要求33的方法，其中磁隧道结元件包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。
39、根据权利要求38的方法，其中磁隧道结元件还包括在固定层之上的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。
40、根据权利要求38的方法，其中自由层在热量产生层和固定层之间。
41、根据权利要求38的方法，其中固定层在热量产生层和自由层之间。
42、一种磁随机存取存储器件，包括：
衬底上的存储单元存取晶体管，该存储单元存取晶体管包括源区和漏区；
存储单元存取晶体管上和衬底上的绝缘层；
通过绝缘层提供与存储单元存取晶体管的源区和漏区的任意一个电连接的导电接触栓塞；
通过导电接触栓塞电连接到存储单元存取晶体管的源区和漏区的任意一个的磁隧道结元件；
通过磁隧道结元件和导电接触栓塞电连接到存储单元存取晶体管的源区和漏区的任意一个的位线；以及
热量产生层，其中热量产生层和磁隧道结元件在位线和导电接触栓塞之间串联电连接，该热量产生层包括具有小于30埃厚度的绝缘材料层。
43、根据权利要求42的磁随机存取存储器件，其中绝缘材料包括是从由氧化铝、绝缘硅、绝缘碳化硅、氧化硅、氮氧化硅和硫化物材料构成的组中挑选出来的材料。
44、根据权利要求42的磁随机存取存储器件，其中磁隧道结元件包括自由层、隧道绝缘层以及具有在自由层和固定层之间的隧道绝缘层的固定层。
45、根据权利要求44的磁随机存取存储器件，其中磁隧道结元件还包括在固定层之上或之下的钉扎层，以便固定层在钉扎层和隧道绝缘层之间。
46、根据权利要求44的磁随机存取存储器件，其中自由层在热量产生层和固定层之间。
47、根据权利要求44的磁随机存取存储器件，其中固定层在热量产生层和自由层之间。
48、根据权利要求42的磁随机存取存储器件，其中热量产生层在磁隧道结元件和位线之间。
49、根据权利要求48的磁随机存取存储器件，其中热量产生层和位线之间的电连接的表面积小于热量产生层的表面积。
50、根据权利要求44的磁随机存取存储器件，其中热量产生层在磁隧道结元件和导电接触栓塞之间。
51、根据权利要求50的磁随机存取存储器件，其中热量产生层和导电接触栓塞之间的电连接的表面积小于热量产生层的表面积。
CNB2004100832019A 2003-09-29 2004-09-29 包括热量产生层的磁随机存取存储器及相关方法 Expired - Lifetime CN100517500C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR67530/2003 2003-09-29
KR1020030067530A KR100568512B1 (ko) 2003-09-29 2003-09-29 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US10/795,600 US7092283B2 (en) 2003-09-29 2004-03-08 Magnetic random access memory devices including heat generating layers and related methods
US10/795,600 2004-03-08

Publications (2)

Publication Number Publication Date
CN1655278A CN1655278A (zh) 2005-08-17
CN100517500C true CN100517500C (zh) 2009-07-22

Family

ID=34420531

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100832019A Expired - Lifetime CN100517500C (zh) 2003-09-29 2004-09-29 包括热量产生层的磁随机存取存储器及相关方法

Country Status (5)

Country Link
US (1) US7092283B2 (zh)
JP (1) JP2005109470A (zh)
KR (1) KR100568512B1 (zh)
CN (1) CN100517500C (zh)
DE (1) DE102004043264B4 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
KR100615600B1 (ko) * 2004-08-09 2006-08-25 삼성전자주식회사 고집적 자기램 소자 및 그 제조방법
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
ATE405950T1 (de) * 2003-06-24 2008-09-15 Ibm Selbstausgerichtete leitfähige linien für magnetische direktzugriffsspeicherbausteine auf fet-basis und herstellungsverfahren dafür
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
KR100653708B1 (ko) * 2004-11-03 2006-12-04 삼성전자주식회사 발열체를 갖는 자기 램 소자의 구동 방법들
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7929342B2 (en) 2005-08-15 2011-04-19 Nec Corporation Magnetic memory cell, magnetic random access memory, and data read/write method for magnetic random access memory
JPWO2007119446A1 (ja) 2006-03-24 2009-08-27 日本電気株式会社 Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
US7457149B2 (en) * 2006-05-05 2008-11-25 Macronix International Co., Ltd. Methods and apparatus for thermally assisted programming of a magnetic memory device
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
WO2008099626A1 (ja) * 2007-02-13 2008-08-21 Nec Corporation 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5277629B2 (ja) * 2007-12-21 2013-08-28 ソニー株式会社 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
FR2929041B1 (fr) * 2008-03-18 2012-11-30 Crocus Technology Element magnetique a ecriture assistee thermiquement
ATE538474T1 (de) * 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
US8125040B2 (en) * 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US9159910B2 (en) 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US8564079B2 (en) 2008-04-21 2013-10-22 Qualcomm Incorporated STT MRAM magnetic tunnel junction architecture and integration
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
KR100997288B1 (ko) 2008-07-07 2010-11-29 주식회사 하이닉스반도체 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
KR101004506B1 (ko) * 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
KR101532752B1 (ko) * 2009-01-21 2015-07-02 삼성전자주식회사 자기 메모리 소자
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
EP2479787B1 (en) * 2009-09-17 2020-04-29 III Holdings 3, LLC Magnetoresistive element and non-volatile semiconductor memory device using same
JP2012015312A (ja) 2010-06-30 2012-01-19 Sony Corp 磁気記憶素子及び磁気メモリ
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
KR101222117B1 (ko) 2011-02-25 2013-01-14 에스케이하이닉스 주식회사 자기저항 메모리 소자 제조 방법
KR20130016827A (ko) * 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 장치 및 그를 이용한 제조방법
US8313959B1 (en) * 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
KR101886382B1 (ko) * 2011-12-14 2018-08-09 삼성전자주식회사 정보 저장 소자 및 그 제조 방법
US8913422B2 (en) 2012-09-28 2014-12-16 Intel Corporation Decreased switching current in spin-transfer torque memory
US20150069548A1 (en) * 2013-09-09 2015-03-12 Masahiko Nakayama Magnetoresistive element
KR102138820B1 (ko) 2014-01-08 2020-07-28 삼성전자주식회사 자기 기억 소자
US9459835B2 (en) * 2014-01-15 2016-10-04 HGST Netherlands B.V. Random number generator by superparamagnetism
WO2016139878A1 (ja) * 2015-03-05 2016-09-09 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド、及び電子機器
JP6498968B2 (ja) 2015-03-11 2019-04-10 株式会社東芝 磁気抵抗素子および磁気メモリ
KR102449182B1 (ko) * 2015-10-15 2022-10-04 삼성전자주식회사 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
JP6203312B2 (ja) * 2016-03-16 2017-09-27 株式会社東芝 磁気メモリ
WO2017208653A1 (ja) * 2016-05-31 2017-12-07 ソニー株式会社 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器
WO2018004612A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Bulk-heating in pmtj stack design
US10522744B2 (en) 2017-10-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. High thermal stability by doping of oxide capping layer for spin torque transfer (STT) magnetic random access memory (MRAM) applications
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
CN112234077B (zh) * 2019-07-15 2024-03-22 联华电子股份有限公司 磁性存储单元及其制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6163477A (en) 1999-08-06 2000-12-19 Hewlett Packard Company MRAM device using magnetic field bias to improve reproducibility of memory cell switching
JP2001084758A (ja) 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP3593652B2 (ja) 2000-03-03 2004-11-24 富士通株式会社 磁気ランダムアクセスメモリ装置
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
KR100520175B1 (ko) 2000-12-12 2005-10-10 주식회사 하이닉스반도체 반도체소자의 제조방법
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002299584A (ja) * 2001-04-03 2002-10-11 Mitsubishi Electric Corp 磁気ランダムアクセスメモリ装置および半導体装置
JP4405103B2 (ja) 2001-04-20 2010-01-27 株式会社東芝 半導体記憶装置
JP2002334972A (ja) 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
US6385083B1 (en) 2001-08-01 2002-05-07 Hewlett-Packard Company MRAM device including offset conductors
US6430085B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6720597B2 (en) 2001-11-13 2004-04-13 Motorola, Inc. Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
JP2003151260A (ja) 2001-11-13 2003-05-23 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6927072B2 (en) 2002-03-08 2005-08-09 Freescale Semiconductor, Inc. Method of applying cladding material on conductive lines of MRAM devices
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
KR100829557B1 (ko) * 2002-06-22 2008-05-14 삼성전자주식회사 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
KR20040003479A (ko) 2002-07-03 2004-01-13 삼성전자주식회사 자기 랜덤 액세스 메모리 디바이스의 셀 구조 및 그제조방법
JP4016101B2 (ja) 2002-08-22 2007-12-05 国立大学法人大阪大学 磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法
US6791865B2 (en) * 2002-09-03 2004-09-14 Hewlett-Packard Development Company, L.P. Memory device capable of calibration and calibration methods therefor
US6744651B2 (en) * 2002-09-20 2004-06-01 Taiwan Semiconductor Manufacturing Company Local thermal enhancement of magnetic memory cell during programming
JP3866641B2 (ja) 2002-09-24 2007-01-10 株式会社東芝 磁気記憶装置およびその製造方法
KR100536592B1 (ko) 2002-11-01 2005-12-14 삼성전자주식회사 자기 메모리 및 그 제조 방법
JP2004164766A (ja) * 2002-11-14 2004-06-10 Renesas Technology Corp 不揮発性記憶装置
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
AU2003276533A1 (en) 2002-11-28 2004-06-18 Koninklijke Philips Electronics N.V. Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들

Also Published As

Publication number Publication date
US20050078510A1 (en) 2005-04-14
KR100568512B1 (ko) 2006-04-07
DE102004043264A1 (de) 2005-05-04
KR20050031279A (ko) 2005-04-06
CN1655278A (zh) 2005-08-17
DE102004043264B4 (de) 2012-04-05
US7092283B2 (en) 2006-08-15
JP2005109470A (ja) 2005-04-21

Similar Documents

Publication Publication Date Title
CN100517500C (zh) 包括热量产生层的磁随机存取存储器及相关方法
US7372722B2 (en) Methods of operating magnetic random access memory devices including heat-generating structures
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6777730B2 (en) Antiparallel magnetoresistive memory cells
CN102160204B (zh) 利用保护性侧壁钝化的磁性元件
CN100447892C (zh) 具有软基准层的磁存储器件
US7477567B2 (en) Memory storage device with heating element
JP4355304B2 (ja) 超小型電子デバイスにおいて導電ワイヤの周囲のライナとして磁界コンセントレータを製造する方法
EP1126469B1 (en) Magnetic memory
CN103201796B (zh) 非易失性磁隧道结晶体管
CN109036485A (zh) 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元
KR100829557B1 (ko) 열자기 자발 홀 효과를 이용한 자기 램 및 이를 이용한데이터 기록 및 재생방법
US6864551B2 (en) High density and high programming efficiency MRAM design
JP2001203332A (ja) 集積された半導体デバイスを有するｍｒａｍ
EP1639656A2 (en) Thermally operated switch control memory cell
JP4128418B2 (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
CN102918649A (zh) 磁性随机存取存储器设备和生产磁性随机存取存储器设备的方法
KR100642638B1 (ko) 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
JP4572102B2 (ja) 状態の切り換えを容易化するための加熱式ｍｒａｍセル
US10600843B2 (en) Memory device structure
JP4091328B2 (ja) 磁気記憶装置
US20060228853A1 (en) Memory devices including spacers on sidewalls of memory storage elements and related methods
JP4798895B2 (ja) 強磁性体メモリとその熱補助駆動方法
JP4341355B2 (ja) 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090722