CN100344066C - 可变分辨率的模数转换器和无线接收器 - Google Patents

Abstract

一种可变分辨率的模数转换器，其中包括：采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地激活用于采样和保持一个模拟输入信号的多个采样保持单元；多个转换级，其级联到该采样保持电路的输出端以把该采样保持电路的输出信号转换为多个位信号；以及合成电路，其合成该位信号以产生一个数字输出信号。

Description

可变分辨率的模数转换器和无线接收器

对相关申请的交叉引用

本申请基于并要求在2003年12月27日递交的在先日本专利申请No.2002-381377的优先权，其全部内容被包含于此以供参考。

技术领域

本发明涉及一种模数转换器(A/D转换器)，特别涉及具有适用于通信使用的可变分辨率的模数转换器。

背景技术

存在有各种类型的模数转换器，例如用于语音信号的数字处理的高分辨率模数转换器(ADC)以及读取在硬盘上的信号的高速模数转换器。大多数模数转换器以恒定的采样率和恒定的分辨率执行模数转换器。在最近几年，由于互联网的发展在通信中需要高速和高分辨率的模数转换器。对于具有模数转换器的电池供电的设备需要减小模数转换器的功耗。

在无线通信中使用一种方案根据情况改变调制模式以及改变发送功率。例如，根据作为一种无线局域网标准的IEEE802.11a，其信号较低，频率利用效率较高的调制模式和高速发送成为可能，并且在出现许多噪声和干扰的环境中，使用一种调制模式，其不容易受到噪声和干扰的影响，但是它降低发送速度。在一种固定调制模式中，一个模数转换器所需的分辨率根据信号和噪声的情况而改变。但是，所需分辨率的改变在该调制模式如上文所述而改变时变得更加显著。

该可变分辨率模数转换器在文档1：P.Setty等人在1998年IEEE国际固态电路会议，技术论文文摘，第148-149页发表的“A 5.75b 350Msample/s or 6.75 b 150 M sample/s reconfigurable flash ADC for aPRML read channel”以及文档2：E.K.F.Lee等人在欧洲设计和测试会议，1997期刊，第页359-363发表的“Reconfigurable data converter asa building block for mixed-signal test”中公开。通常，难以实现高速和高分辨率的模数转换器。文档1公开一种用于在快速操作中降低分辨率并且在高分辨率操作时降低转换速率的技术。该文档2公开如下技术。为了测试模数混合的货盘化的集成电路，分别包括一位模数转换器、数模转换器和误差放大器的多个转换级被级联。该转换级的连接通过一个开关等等而改变，以用作为一个数模转换器、噪声源或模数转换器。需要减小功耗以根据允许的噪声级确定电流消耗的分布，如文档3中所示：T.B.Cho等人发表的“A 10b，20M sample/s，35mW Pipeline A/DConverter”(固态电路的IEEE杂志，第30卷，第3号，1995年3月，第166-172页)。

在文档1中所提到的方法在适用于硬盘的高速访问的快速型(flashtyoe)模数转换器中是有效的，但是在用于高速无线通信的分辨率中是不足的。实际上，在此通常使用一种流水线型的模数转换器，其在无线通信的使用中比快速型模数转换器更加快速。

在文档2中公开的模数转换器是一种高级的模数转换器，其可以在用于测试的较小尖端占用面积上执行各种测试，但是由于流水线型模数转换器而不适用于低功耗，其中多个完全相同的转换级被级联并且总是工作。

发明内容

本发明的一个目的是提供一种模数转换器，其分辨率可变并且可以降低功耗。

根据本发明的一个方面，在此提供一种可变分辨率的模数转换器，其包括：采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地激活用于采样和保持一个模拟输入信号的多个采样保持单元；级联到该采样保持电路的输出端以把该采样保持电路的输出信号转换为多个位信号的多个转换级；以及合成该位信号以产生一个数字输出信号的合成电路。

附图说明

图1为关于本发明的第一实施例的模数转换器的方框电路图。

图2为图1中的采样保持电路的电路图。

图3为图1中的非可变转换级的方框电路图。

图4为图1中的可变转换级的方框电路图。

图5A和5B为图3中的MDAC的电路图。

图6为关于本发明第二实施例的模数转换器的方框电路图。

图7为关于本发明第三实施例的模数转换器的方框图。

图8为关于本发明第四实施例的模数转换器方框图。

图9为在图8中的单位延迟电路的方框电路图。

图10为在图8中的模拟线性变换电路的等效电路图。

图11为使用本发明的可变分辨率模数转换器的无线接收器。

具体实施方式

下面将参照附图描述本发明的实施例。

(第一实施例)

图1示出关于本发明的第一实施例的流水线型模数转换器的配置。具有模拟输入信号10的采样保持电路(S/H)11的输出端通过级联的多个转换级12A、12B和13A至13N连接到子模数转换器(sub-ADC)14。该在前的转换级12A和12B被称为可变转换级，并且在后的转换级13A至13N被称为非可变转换级。

转换级12A、12B和13A至13N和子模数转换器14的输出端连接到一个数字合成电路15的输入端。在上述配置的流水线型模数转换器中，当模拟输入信号10被输入到采样保持电路(S/H)11中时，该信号10被采样保持电路11在给定时间中采样和保持。

该采样保持电路11的保持信号被顺序地输入到可变转换级12A和12B和非可变转换级13A至13N。每个转换级12A、12B和13A至13N把一个输入模拟信号转换为相对较少数位的一个数字信号，并且把表现出转换的数字信号的转换误差的模拟剩余信号输出到随后电路级。由最后的非可变转换级13N所输出的模拟剩余信号被子模数转换器14转换为数字信号。该转换级12A、12B和13A至13N在下文中详细描述。

由转换级12A、12B和13A至13N和子模数转换器14所输出的数字信号被数字合成电路15所合成以产生数字输出信号16，其整体上具有高分辨率。在这种情况中，从可变转换级12A和12B输出的数字信号在数字输出信号16的最高有效位侧上，并且由子模数转换器14所输出的数字信号，即，通过对由最后转换级13N所输出的模拟剩余信号进行模数转换所获得的数字信号在数字输出信号16的最低有效位侧上。

由转换级12A、12B和13A至13N和子模数转换器14所输出的数字信号分别具有延迟时间。每个相对延迟时间对应于从第一级(12A)到第n级(12B、13A...或13N)对从采样保持电路11输出的相同模拟信号的多级延迟的总延迟时间。因此，数字合成电路15必须补偿相对延迟时间然后合成该数字信号。

图2示出采样保持电路11的具体配置。采样保持电路11包括并联的四个采样保持单元21至24。每个采样保持单元21至24包括常规的差分采样保持电路，其中包括运算放大器OA、电容器C11和C12、采样开关S11和S12和保持开关S13至S16。一个接通和断开偏流的偏流开关S17连接到每个采样保持单元21至24。

电容器C11和C12必须具有较大电容量，以在该模数转换器需要高分辨率输出时整体上减小噪声。本实施例的模数转换器被配置为使得该分辨率例如可以切换到10位和9位。该分辨率对应于由模数转换器所输出的数字输出信号16的位数。由于噪声电压与该电容量的平方根成反比，因此获得10位的分辨率所需的电容器C11和C12的电容量是获得9位的分辨率所需的电容量的4倍。

10位的分辨率假设为10位模式，并且9位分辨率假设为9位模式。在10位模式中，所有四个采样保持单元21至24被操作，而在9位模式中，单个采样保持单元被操作。在9位模式中，子采样保持单元的偏流开关S17被切断，以切断该采样保持单元的偏流。因此，可以减小电流消耗。

在关于本实施例的流水线型模数转换器中，随着该转换级接近于用于模拟输入信号10的输入端，该噪声变低。这需要较大电容量的电容器，导致用于驱动转换级的放大器的电流消耗的增加。在本实施例中，作为一个输入电路的采样保持电路11包括并联的采样保持单元21至24，并且仅仅数目对应于所需分辨率(或者所要求或目标的分辨率)的采样保持单元被激活以对一个信号进行采样和保持。换句话说，一个或多个采样保持单元21至24被有选择地激活，对应于所需分辨率。结果，在9位模式中的放大器的电流消耗可以被良好地减小到10位模式的四分之一。

参照图3和4描述可变转换级12A和12B和非可变转换级13A至13N。

图3示出非可变转换级13A至13N中的一个的结构。把从最后的可变转换级12B或随后接着一个非可变转换级之后的非可变转换级输出的模拟信号输入到一个非可变转换级。一个输入模拟信号31被子模数转换器32转换为相对较少数位的数字信号33。由子模数转换器32所输出的数字信号33被输入到图1的数字合成电路15和MDAC(倍乘数模转换器)34。

该MDAC 34是一种数模转换器，其中包括子数模转换器35、减法器36和剩余放大器37，以使得一个输入数字信号受到数模转换，产生在一个输入模拟信号和一个数模转换信号之间的差信号，并且把该差信号乘以一个给定数值。来自子模数转换器32的数字信号33被子数模转换器35转换为模拟信号。由该减法器36获得该模拟信号和输入到非可变转换级的模拟信号31之间的差信号。从减法器36输出的差信号(被称为剩余信号)被剩余放大器37所放大。从剩余放大器37输出的模拟剩余信号38被输入到下一个非可变转换级。

图4示出可变转换级12A和12B之一的配置。从图1的采样保持电路11输出的模拟信号31或在前的可变转换级12A被输入到该可变转换级。

由子模数转换器32所输出的模拟信号31和数字信号33被输入到相互并联的数字合成电路15和多个子MDAC 34A至34C。该子MDAC34A至34C分别被配置为类似图3中所示的MDAC 34，并且包括子数模转换器35、减法器36和剩余放大器37。

如上文所述，该非可变转换级仅仅是一个具有图3中所示的MDAC的转换级。另一方面，通过由如图4中所示并联的多个子MDAC所构成的一个MDAC实现该可变转换级。要被激活的子MDAC的数目被改变为对于所需的分辨率。在10位模式中，在图4中所示的所有子MDAC 34A至34C被激活，以输出各个模拟剩余信号。该子MDAC 34A至34C的模拟剩余信号被加相加，以输出一个模拟信号。在9位模式中，仅仅一个子MDAC被激活，以输出一个模拟剩余信号。相应地，在9位模式中，可以减小转换级的电流消耗。

不可能使用可变转换级用于所有转换级。但是，在这种情况中，最低有效位侧的转换级减小电容器的所需电容量数值，从而不可能忽略寄生电容的影响。相应地，失去使用可变转换级的优点。因此，在本实施例中，可变转换级12A和12B被用于与输入端接近的最高有效位，而非可变转换级13A至13N被用于最低有效位侧。

图5A和5B示出图3中所示的MDAC 34的具体电路的例子。该MDAC 34包括一个开关电容器单元，其包括开关组41、电容器组42和OTA(运算跨导放大器)43。该开关组41、电容器组42和OTA 43分别对应于数模转换器、减法器36和剩余放大器。开关组41的电容器C1至C6具有相同的电容，并且电容器C7具有每个电容器C1至C6的两倍的电容量。

由采样保持电路11或在前的转换级输出的信号被提供到MDAC34，作为正相输入信号Vin+，并且来自数模转换器35的模拟信号被提供到MDAC 34，作为负相信号输入信号Vin-。作为这些信号之间的差信号的剩余信号被作为差分输出信号Vout+、Vout-从MDAC 34输出。图5A和5B的MDAC的操作在采样保持模式和放大模式之间交替重复。

在采样保持模式中，开关组41把电容器组42的所有电容器C1至C7连接到输入端，如图5A中所示，并且使得OTA 43的输入端和输出端短路。另一方面，在放大模式中，开关组41如图5B中所示操作，以把正参考电压Vref+或负参考电压Vref-施加到电容器组42的电容器C1至C6。

本实施例的模数转换器可以把分辨率切换到多个电路级，例如10位模式(高分辨率模式)和9位模式(低分辨率模式)。在采样保持电路11中，使用并联的采样保持单元21至24执行采样和保持，一个或多个采样保持单元21被根据所需的分辨率而有选择地激活。这减小在低分辨率模式中的电流消耗。

另一方面，在置于采样保持电路11的输出侧(最高有效位侧)上的可变转换级12A和12B中，从前一级输出的模拟信号31被通过使用并联的子MDAC 34A至34C转换为数字信号36，该子MDAC 34A至34C中的一个或多个被根据所需的分辨率而有选择地激活。在此时，在由子数模转换器35和模拟信号31所转换的模拟信号之间的差信号(剩余信号)被输出到下一个转换级。这减小在该转换级中的电流消耗。

如上文所述，本实施例的模数转换器可以根据需要改变分辨率，并且当分辨率较低时减小功耗。因此，当本实施例的模数转换器被应用于无线接收器时，可以用发送速率平衡功耗。本实施例有效用于使用电池作为电源的便携式无线通信单元。当本模数转换器与例如在低发送速率的情况中的一个固定分辨率的模数转换器相比较时，使用本模数转换器的无线通信单元可以使用相同电容量的电池长时间进行通信。

(第二实施例)

图6示出与本发明的第二实施例相关的一个流水线型模数转换器的结构。该采样保持电路11类似于图2的第一实施例包括多个相互并联的采样保持单元21至24，并且通过该采样保持单元执行模拟输入信号10的采样保持，其中一个或多个采样保持单元被根据所需分辨率而有选择地激活。

在本实施例中，图3中所示的非可变转换级13A至13N级联到采样保持电路11的后级。一个旁路开关18并联到非可变转换级13A至13N的第一级13A，即，在转换级的输入端和输出端之间。

该旁路开关18根据所需分辨率而断开或接通。换句话说，在高分辨率模式中，例如10位模式，旁路开关18断开，以激活转换级13A。在低分辨率模式中，例如9位模式，旁路开关18导通，以断开转换级13A的偏流，并且停止转换级13A的操作。

如上文所述，该流水线型模数转换器的转换级需要具有随着接近该输出端而增加电容量的电容器。需要一个大驱动功率用于驱动这样一个转换级。相应地，需要使用大功耗的放大器。根据本实施例，通过在分辨率减小1位时释放第一转换级13A而可以有效地减小功耗。

在采样保持电路11处于保持模式时，奇数转换级13A、13C...执行模数转换，并且当其处于采样模式时，执行输出的保持以及模数转换。该偶数转换级13B...执行与奇数转换级13A、13C...相反的操作。因此，如在本实施例中，当一个转换级13A被旁路时，要被提供到每个其他转换级13B至13N的时钟信号必须被反相。被提供到转换级13B至13N的时钟信号被用于操作如图3中所示的子模数转换器32和MDAC 34。

图6中所示的时钟反相电路19执行这种时钟信号的反相。当旁路开关18被导通时，提供到转换级13B至13N的时钟信号的相位相对于当旁路开关18断开时的相位反相。由于当旁路开关18导通时第一转换级13A停止，因此仅仅要被提供到转换级13B至13N的时钟信号的相位不需要总是被反相。要提供到所有转换级13A至13N的时钟信号的相位可以被反相。

(第三实施例)

图7示出一种与本发明第三实施例的流水线型模数转换器的结构。所有转换级是类似于第二实施例的非可变转换级13A至13N。在本实施例中，在此提供一个用于旁路第二转换级13B的旁路开关18B以及用于旁路第一转换级13A的一个旁路开关18A。

当包括输出1位或1.5位数字信号的子模数转换器32的转换器电路被用于转换级13A至13N时，可以实现以1位为单位的2位宽度的切换功能，即三相分辨率。在这种情况中，如果并联的16个子采样保持单元被用于采样保持电路11，则当分辨率减小1位时，可以把电流消耗减小1/16。当该分辨率减小2位时，可以把电流消耗减小到4/16。另一方面，仅仅在该分辨率减小1位时，时钟反相电路19使得该时钟信号反相。

(第四实施例)

图8示出关于本发明的第四实施例的模数转换器的结构。一个模拟输入信号50被采样保持电路51所采样和保持。该采样保持电路51包括多个并联的采样保持单元，类似于图2中所示的第一实施例，并且利用该采样保持单元对该模拟输入信号50进行采样和保持，一个或多个采样保持单元根据所需分辨率而有选择地激活。

由采样保持电路51采样和保持的模拟信号被输入到逻辑延迟电路52。该逻辑延迟电路52包括级联的多个(例如，三个)单位延迟电路53A至53C，以把该采样和保持模拟信号延迟相同的单位时间。该逻辑延迟电路52产生具有由该单位延迟电路53A至53C的延迟时间所确定的相关性延迟时间并且包括从采样保持电路51输出的模拟信号的四个模拟输出信号。

如图9中所示，该单位延迟电路53A至53C包括多个并联的子延迟电路531至534。从采样保持电路51输出的模拟信号被该子延迟电路所延迟，其中一个或多个子延迟电路根据所需分辨率而被有选择地使用。换句话说，用于接通和断开一个偏流的偏流开关535至538被分别连接到子延迟电路531至534。该延迟电路531至534可以在操作中用这些开关535至538来接通和断开。

从模拟延迟电路52输出的四个模拟信号被输入到一个模拟线性变换电路54。该模拟线性变换电路54包括四个加权的加法器电路，其被共同提供从模拟线性变换电路54输出的四个模拟信号A1至A4，如图10的等效电路所示。换句话说，该模拟信号A1至A4被以不同的加权因子用16加权单元61A至61D加权。然后，该模拟信号A1至A4被四个加法器65A至65D相加。结果，模拟信号A1至A4被受到线性变换(第一线性变换)，以产生四个线性变换的模拟信号B1至B4。该加权单元包括一个乘法器，用于把该加权因子乘以该输入模拟信号，以使得该模拟信号受到加权。

更加具体来说，用该加权单元61A至61D对信号A1进行加权，用加权单元62A至62D对信号A2进行加权，用加权单元63A至63D对信号A3进行加权，以及用加权单元64A至64D对信号A4进行加权。该加法器65A把加权单元61A、62A、63A和64A的输出相加，该加法器65B把加权单元61B、62B、63B和64B的输出相加，该加法器65C把加权单元61C、62C、63C和64C的输出相加，以及该加法器65D把加权单元61D、62D、63D和64D的输出相加。结果，产生线性变换的模拟信号B1至B4。

按照这种方式，由于给予从模拟线性变换电路54输出的四个线性变换的模拟信号B1至B4的加权因子互不相同，因此线性变换的模拟信号B1至B4在统计特性上不同。换句话说，通过模拟延迟电路52和模拟线性变换电路54把模拟输入信号50分解为线性变换的模拟信号B1至B4，其是在统计特性上互不相同的多个模拟信号。

该线性变换的模拟信号B1至B4分别被子模数转换器55A至55D转换数字信号。从子模数转换器55A至55D输出的四个数字信号被输入到数字线性变换电路56。该数字线性变换电路56使得四个输入数字信号受到第二线性变换，其是模拟线性变换电路54的第一线性变换的反变换，以输出四个线性变换的数字信号C1至C4。因此，线性变换的数字信号C1至C4在由模拟线性变换电路54执行第一线性变换之前是模拟信号，其等价于由模拟延迟电路52所产生的模拟信号A1至A4的模数转换所获得的数字信号。

该线性变换的数字信号C1至C4被输入到一个数字延迟加法器电路57。该数字延迟加法器电路57包括具有与模拟延迟电路52的单位延迟电路53A至53C相同的单位时间延迟的三个单位延迟电路58A至58C和三个加法器59A至59C。该线性变换的数字信号C1至C4被延迟与模拟延迟电路52相同的相对延迟时间，以产生受到模数转换的数字输出信号60。

换句话说，该线性变换的数字信号C1至C4被分别输入到单位延迟电路58A和加法器59A、59B和59C。该加法器59A和59B和输出被分别输入到单位延迟电路58B和58C，并且数字输出信号60被最后级的加法器58C所输出。该数字延迟加法器电路57通过执行与模拟延迟电路52相反的处理而产生对应于模拟输入信号50的数字输出信号60。

如上文所述，在本实施例中的模数转换器中，该模拟输入信号50被采样保持电路51所采样和保持，然后通模拟延迟电路52和模拟线性变换电路54分解为在统计特性互不相同的多个模拟信号分量。然后，该信号分量分别被子模数转换器55A至55D转换为数字信号。由子模数转换器55A至55D所输出的数字信号被通过具有与模拟线性变换电路54相反变换特性的数字线性变换电路56和数字延迟加法器电路57所组合，以输出数字输出信号60。

即使子模数转换器55A至55D的各个分辨率较低，这种结构可以通过有效地控制量化噪声而提高信噪比，以实现高分辨率的模数转换器。

根据上述模数转换器，例如当在以上实施例所述的10位分辨率的模数转换器被用作为子模数转换器55A至55D时，可以实现11位的分辨率。通常，即使模数转换器产生10位分辨率的输出，由于误差或噪声的影响可以对信噪功率比把有效分辨率减小到9.5位。当类似于本实施例把该模拟线性变换电路54置于子模数转换器55A至55D之前时，使用具有9.5位的有效分辨率的子模数转换器55A至55D，可以实现10.5位的有效分辨率的模数转换器。

当使得在模拟线性变换电路54中的线性变换的矩阵可变时，即使用其线性变换矩阵可变的可变模拟线性变换电路，可以通过使用四个子模数转换器55A至55D中的两个来实现具有10位的有效分辨率的模数转换器。在特定情况下，可以仅仅使用一个子模数转换器。如上文所述，本实施例的优点是能够以1位为单位而不是以0.5位为单位控制模数转换器的有效分辨率。类似于本实施例，在四个子模数转换器55A至55D并联设置的配置中，分辨率的可变范围为1位。但是，例如当使用16个子模数转换器时，可以保持2位的可变范围，并且当使用64个子模数转换器时，保持3位的可变范围。另外，数字线性变换电路56可以包括其线性变换矩阵可变的一个可变数字线性变换电路。

在本实施例中，由该模数转换器所需的一个分辨率，在本例中，为根据并联的子模数转换器的数目而在采样保持电路51中采样和保持模拟输入信号50的采样保持单元的数目被减小或增加，类似于上述实施例。另外，在本实施例中，在模拟延迟电路52的单位延迟电路53A至53C中，用于实际延迟一个模拟信号的子延迟电路的数目增加和减小。具体来说，在高分辨率模式中，实际对一个模拟信号进行采样和保持的采样保持单元的数目以及实际延迟该模拟信号的子延迟电路的数目被增加。在低分辨率模式中，它们被减小。因此，可以根据分辨率而减小电流消耗。

在本实施例中，模拟线性变换电路54和数字线性变换电路56例如可以是一个模拟DCT电路和数字IDCT(反DCT)电路的组合、模拟DFT(离散傅利叶变换)电路和数字IDFT(反离散傅利叶变换)电路的组合、模拟酉变换器电路(analog unitary converter circuit)或数字反酉变换器电路的组合。

现在描述使用本发明的可变分辨率模数转换电路的无线接收器。

根据图11中所示的无线接收器，一个天线71连接到高频滤波器72。该高频滤波器72的输出端通过低噪声放大器电路73连接到变频器74。该变频器74的输出端通过一个中频滤波器75和可变增益放大器76连接到一个频率转换器77。该频率转换器77的输出端通过根据上述实施例的一个可变分辨率模数转换器78连接到一个数字信号处理单元79。

在此将描述在上述结构的无线接收器中无线电波环境不太好并且仅仅提供弱信号的情况，以及无线电波环境良好并且提供足够强度的接收信号的情况。

当仅仅可以从天线71接收微弱接收信号时，由不同通信系统所使用的无线电波被高频滤波器72从该接收信号中除去。然后，该接收信号被低噪声放大器电路73所放大。通常，一个滤波器在通频带中具有小的损耗，因此输出信号幅度变得比输入信号幅度更小。另外，即使它是一个低噪声的放大器电路，在该低噪声的放大器电路中也存在噪声。结果，在输出侧上的信噪功率比比在输入侧的信噪功率比下降。

由低噪声放大器电路73所放大的信号被输入到变频器74，并且转换为一个中频。该中频滤波器75从来自变频器74的输出信号除去除了接收信道之外的信号。该中频滤波器75的信号被可变增益放大器76所放大。当输入信号较弱时，该可变增益放大器76的增益增加。因此，噪声被大大地放大，并且输出一个较大噪声。换句话说，信噪功率比较小的信号被输出。

可变增益放大器76的输出被频率转换器77转换为低频率，其可以被模数转换器所转换，并且输入到可变分辨率的模数转换器78。由于可变增益放大器76的增益较高，因此信号幅度变大，但是噪声也较大。在这种情况中，不需要把该噪声以良好的精度转换为数字信号。本发明的可变分辨率模数转换器78允许降低分辨率，以减小功耗。该数字信号处理单元79例如可以正常地处理10位的信号，但是也可以处理9位的信号。但是，通常它可以处理10位的信号。当数字信号处理单元79处理10位的信号时，它可以继续输出0(低)，作为可变模数转换器78的最低有效位的输出。

转换为数字信号的信号被解码，以作为一个语音和图像或数据MDAC 34输出。存在有在无线电波环境良好的情况和不好的情况中都使用相同的调制模式的通信系统。但是，例如在根据信噪功率比切换多数值QAM调制和QPSK调制的情况中，如果在QPSK调制时分辨率减小，并且在多数值QAM调制时，该分辨率增加，则在导入可变分辨率模数转换器78时，数字信号处理单元79可以仅仅有微小的改变。

当无线电波环境良好时，从天线1到中频滤波器75的操作类似于当环境不好时的操作。由于一个输入信号在可变增益放大器76中具有较大幅度，因此增益被降低。当接收信号较强时，存在有一种情况，其使得可变增益放大器76的增益减小，以产生比输入信号幅度更小幅度的输出。在这种情况中，即使输入到模数转换器78的信号幅度与当接收较弱信号时的幅度相同，噪声功率变得非常小。当噪声较小时，以高分辨率执行模数转换。在切换调制模式以使用多数值QAM的情况中，高分辨率的模数转换器的使用允许高速数据发送。

如上文所述，根据本发明，在此提供一种模数转换器，其中分辨率可变并且可以在低分辨率有效地减小功耗。

本领域的普通技术人员容易设想出其他优点和变型。因此，本发明在广义方面不限于在此示出和描述的具体细节以及代表实施例。相应地，可以作出各种变型而不脱离由所附权利要求及其等价表述所定义的一般发明思想的精神或范围。

Claims (17)

1.一种可变分辨率的模数转换器，其中包括：

采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地激活用于采样和保持一个模拟输入信号的多个采样保持单元；

多个转换级，其级联到该采样保持电路的输出端以把该采样保持电路的输出信号转换为多个位信号；以及

合成电路，其合成所述位信号并产生一个数字输出信号，

其中所述转换级包括级联到采样保持电路的输出端的多个可变转换级中的至少一个，每个可变转换级包括：第一子模数转换器单元，其被配置为把第一模拟信号转换为第一数字信号；以及多个并联的第一子乘法数模转换器单元，其根据所需分辨率而被有选择地用于把第一数字信号转换为第二模拟信号，产生该第一模拟信号和第二模拟信号之间的第一差信号，并且把该第一差信号乘以一个给定数值，初始的一个可变转换级的第一模拟信号是该采样保持电路的输出。

2.根据权利要求1所述的可变分辨率模数转换器，其中所述转换级还包括级联到最后一个可变转换级的多个非可变转换级，每个非可变转换级包括：第二子模数转换器单元，其被配置为把第三模拟信号转换为第二数字信号；以及第二子数模转换器单元，其被配置为把第二数字信号转换为第四模拟信号，并输出第三模拟信号和第四模拟信号之间的第二差信号，初始的一个非可变转换级的第三模拟信号是来自最后一个可变转换级的第二模拟信号。

3.一种可变分辨率模数转换器，其中包括：

采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地激活用于采样和保持一个模拟输入信号的多个采样保持单元；

多个第一转换级，其级联到该采样保持电路的输出端，每个第一转换级包括：第一子模数转换器单元，其被配置为把第一模拟信号转换为第一数字信号；以及多个并联的第一子乘法数模转换器单元，其根据所需分辨率而被有选择地激活用于把第一数字信号转换为第二模拟信号，产生该第一模拟信号和第二模拟信号之间的第一差信号，并且把该第一差信号乘以一个给定数值，初始的一个第一转换级的该第一模拟信号是采样保持电路的输出；

多个第二转换级，其级联到最后一个第一转换级的输出端，每个第二转换级包括：第二子模数转换器单元，其被配置为把第三模拟信号转换为第二数字信号；以及第二子数模转换器单元，其被配置为把第二数字信号转换为第四模拟信号，并且输出在第三模拟信号和第四模拟信号之间的一个第二差信号，初始的一个第二转换级的该第三模拟信号是最后一个第一转换级的输出；以及

合成电路，其合成从每个第一转换级输出的第一数字信号和从每个第二转换级输出的第二数字信号，并产生一个数字输出信号。

4.根据权利要求3所述的可变分辨率模数转换器，其中该采样保持电路包括一个开关单元，当所需分辨率是第一分辨率时，该开关单元连接到并联的所有采样保持单元，并且当所需分辨率是比第一分辨率更低的第二分辨率时，该开关单元连接到该采样保持单元之一。

5.根据权利要求3所述的可变分辨率模数转换器，其中该第一转换级分别包括一个开关单元，当所需分辨率是第一分辨率时，该开关单元连接到并联的所有子数模转换器单元，并且当所需分辨率是比第一分辨率更低的第二分辨率时，该开关单元连接到该子数模转换器单元之一。

6.根据权利要求3所述的可变分辨率模数转换器，其中包括第三子模数转换器，其连接到最后一个第二转换级，以把从最后一个第二转换级输出的第二差信号转换为一个数字信号。

7.根据权利要求3所述的可变分辨率模数转换器，其中该第一转换级被用于最高有效位并且第二转换级被用于最低有效位。

8.根据权利要求3所述的可变分辨率模数转换器，其中初始的一个第一转换级被提供该采样保持电路的输出信号作为第一模拟信号，并且每个剩余的第一转换级被提供乘以该给定数值的前一个第一转换级的第一差信号，作为第一模拟信号。

9.根据权利要求3所述的可变分辨率模数转换器，其中初始的一个第二转换级被提供最后一个第一转换级的第一差信号作为第三模拟信号，并且每个剩余的第二转换级被提供前一个第二转换级的第二差信号，作为第三模拟信号。

10.根据权利要求3所述的可变分辨率模数转换器，其中该第二子数模转换器单元包括把该第二数字信号转换为第四模拟信号的一个数模转换器单元、从第三模拟信号减去第四模拟信号以输出第二差信号的减法器、以及放大该第二差信号的剩余放大器。

11.一种可变分辨率模数转换器，其中包括：

采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地用于采样和保持一个模拟输入信号的多个采样保持单元；

多个转换级，其级联到该采样保持电路的输出端，每个转换级包括：子模数转换器单元，其被配置为把第一模拟信号转换为一个数字信号；以及子数模转换器单元，其被配置为把该数字信号转换为第二模拟信号，并且输出该第一模拟信号和第二模拟信号之间的一个差信号，初始的一个转换级的该第一模拟信号是采样保持电路的输出；以及

开关，其根据所需分辨率而接通或断开，以旁路至少该转换级的一个初始级；以及

合成电路，其被配置为合成分别由每个转换级提供的数字信号，并产生一个数字输出信号。

12.根据权利要求11所述的可变分辨率模数转换器，其中进一步包括一个时钟反相电路，其被配置为在该开关接通时，相对于该开关断开时的时钟信号的相位，把提供到除了至少初始的一个转换级之外的转换级的时钟信号的相位反相。

13.一种可变分辨率模数转换器，其中包括：

采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地用于采样和保持一个模拟输入信号的多个采样保持单元；

多个模拟延迟电路，其被级联以延迟来自该采样保持电路的输出信号；

一个模拟线性变换电路，其使得来自该模拟延迟电路的一组输出信号受到第一线性变换，以输出多个线性变换的模拟信号；

多个子模数转换器单元，以把该线性变换的模拟信号转换为多个数字信号；

数字线性变换电路，以使得从该子模数转换器单元输出的一组数字信号受到第二线性变换，所述第二线性变换是第一线性变换的逆变换，并输出多个线性数字信号；以及

数字延迟加法器电路，以把该线性数字信号加上与该模拟延迟电路的延迟时间相同的延迟时间，以产生一个数字输出信号。

14.根据权利要求13所述的可变分辨率模数转换器，其中每个模拟延迟电路包括并联的并根据所需的分辨率而有选择地用于延迟来自该采样保持电路的输出信号的多个子延迟电路。

15.根据权利要求13所述的可变分辨率模数转换器，其中该模拟线性变换电路包括一个可变模拟线性变换电路，其线性变换矩阵是可变的，并且该子模数转换器单元被根据来自可变模拟线性变换电路的至少一个信号而被有选择地使用，所使用的子模数转换器单元的数目由所需分辨率确定。

16.根据权利要求15所述的可变分辨率模数转换器，其中该数字线性变换电路包括一个可变数字线性变换电路，其线性变换矩阵是可变的。

17.一种无线接收器，其中包括：

用于滤波一个接收信号的高频滤波器；

用于放大所滤波的接收信号的低噪声放大器；

用于把所滤波的接收信号转换为一个中频信号的频率转换器；

对该中频信号进行滤波的中频滤波器；

用于放大滤波的中频信号的可变增益放大器；

用于把放大的中频信号转换为低频信号的频率转换器；以及

可变分辨率模数电路，以使得该低频信号受到可变分辨率的模数转换，

其中所述可变分辨率模数电路包括：

采样保持电路，其包含并联的并且根据所需的分辨率而被有选择地激活用于采样和保持所述低频信号的多个采样保持单元；

多个第一转换级，其级联到该采样保持电路的输出端，每个第一转换级包括：第一子模数转换器单元，其被配置为把第一模拟信号转换为第一数字信号；以及多个并联的第一子乘法数模转换器单元，其根据所需分辨率而被有选择地激活用于把第一数字信号转换为第二模拟信号，产生该第一模拟信号和第二模拟信号之间的第一差信号，并且把该第一差信号乘以一个给定数值，初始的一个第一转换级的该第一模拟信号是采样保持电路的输出；

多个第二转换级，其级联到最后一个第一转换级的输出端，每个第二转换级包括：第二子模数转换器单元，其被配置为把第三模拟信号转换为第二数字信号；以及第二子数模转换器单元，其被配置为把第二数字信号转换为第四模拟信号，并且输出在第三模拟信号和第四模拟信号之间的第二差信号，初始的一个第二转换级的该第三模拟信号是最后一个第一转换级的输出；以及

合成电路，其合成从每个第一转换级输出的第一数字信号和从每个第二转换级输出的第二数字信号，并产生数字输出信号。

Images