CN109710172B - 多通道高速模数转换芯片的参数配置方法、装置和系统 - Google Patents
多通道高速模数转换芯片的参数配置方法、装置和系统 Download PDFInfo
- Publication number
- CN109710172B CN109710172B CN201910027672.4A CN201910027672A CN109710172B CN 109710172 B CN109710172 B CN 109710172B CN 201910027672 A CN201910027672 A CN 201910027672A CN 109710172 B CN109710172 B CN 109710172B
- Authority
- CN
- China
- Prior art keywords
- channel
- parameter
- determining
- digital conversion
- time delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种多通道高速模数转换芯片的参数配置方法、装置和系统。其中,该方法包括:向多通道高速模数转换芯片输入预设信号;获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。本发明解决了现有技术中手动调整多通道高速模数转换芯片参数效率低的技术问题。
Description
技术领域
本发明涉及数字电路设计与应用领域,具体而言,涉及一种多通道高速模数转换芯片的参数配置方法、装置和系统。
背景技术
多通道高速模数转换芯片例如EV10AQ190A高速AD芯片,提供4个独立的输入通道,分别有单通道输出、双通道输出、四通道输出三种模式。最高输入采样时钟频率为2.5GHz,经过内部时钟电路分频后,进入到每个独立通道的采样时钟的最大频率为1.25GHz,当工作在单通道输出模式时,即四个通道数据拼接为一路数据输出,其最大等效采样时钟频率为5GHz。进行多通道相参拼接时,其方法是通过将输入时钟延迟相应的相位,再分别对各个通道进行采样,再将各个通道的采样的数据按顺序拼接,形成一路数据输出,最终的输出的信号实际等效于按采样时钟相应倍数的频率采样后的得到数据。但在多路数据拼接的过程中,由于时钟延迟时的误差,以及通道间的不一致性,造成拼接后的数据与原始信号理论上的采样值存在一定的误差。因此需要通过设置芯片内部的寄存器值对各个通道的直流偏置、通道增益以及相位延迟进行调整,当前的调整方法多为手动调整,手动调整存在效率较低,操作过程复杂不利于批量调试,同时调整精度无理论指导无法量化参数配置后芯片性能等问题。
针对上述现有技术中手动调整多通道高速模数转换芯片参数效率低的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种多通道高速模数转换芯片的参数配置方法、装置和系统,以至少解决现有技术中手动调整多通道高速模数转换芯片参数效率低的技术问题。
根据本发明实施例的一个方面,提供了一种多通道高速模数转换芯片的参数配置方法,包括:向多通道高速模数转换芯片输入预设信号;获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
根据本发明实施例的另一方面,还提供了一种多通道高速模数转换芯片的参数配置装置,包括:输入模块,用于向多通道高速模数转换芯片输入预设信号;第一确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;第二确定模块,用于在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
根据本发明实施例的另一方面,还提供了一种多通道高速模数转换芯片的参数配置系统,其特征在于,包括依次连接的信号源、多通道高速模数转换芯片、现场可编程门阵列芯片和数字信号处理芯片;信号源用于向多通道高速模数转换芯片输入预设采样时钟的采样数据;现场可编程门阵列芯片用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的输出数据结果;数字信号处理芯片用于根据输出信号结果确定最佳时间延迟值;并在最佳时间延迟值下,根据各个通道的输出数据确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
在本发明实施例中,通过向多通道高速模数转换芯片输入预设信号;获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,本发明给出了一种快捷配置多通道高速模数转换芯片的参数的方法,达到了对多通道高速模数转换芯片快速配置的目的,从而实现了提高了多通道高速模数转换芯片调试效率、稳定多通道高速模数转换芯片工作性能、保障多通道高速模数转换芯片工作性能一致性的技术效果,进而解决了现有技术中手动调整多通道高速模数转换芯片参数效率低的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的一种多通道高速模数转换芯片的参数配置方法的示意图;
图2是根据本发明实施例的一种可选的多通道高速模数转换芯片的参数配置方法的示意图;
图3是根据本发明实施例的一种可选的多通道高速模数转换芯片的参数配置方法的示意图;以及
图4是根据本发明实施例的一种多通道高速模数转换芯片的参数配置装置的示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
根据本发明实施例,提供了一种多通道高速模数转换芯片的参数配置方法的方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的多通道高速模数转换芯片的参数配置方法,如图1所示,该方法包括如下步骤:
步骤S102,向多通道高速模数转换芯片输入预设信号;
步骤S104,获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;
步骤S106,在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
具体的,步骤102中,向多通道高速模数转换芯片输入预设信号可以是频率为40MHz,功率为0dBm的正弦连续波信号,经电缆与一分二功分器输入端相连,功分器两个输出端分别使用电缆与多通道高速模数转换芯片的信号输入口AAI/AAIN、CAI/CAIN接口连接。
具体的,如图2所示,本发明的多通道高速模数转换芯片(图2中显示为AD子卡)可以与FPGA(Field-Programmable Gate Array,现场可编程门阵列)芯片连接,DSP(DigitalSignal Processing,数字信号处理芯片,本发明可以载入对应的FPGA、DSP程序,并在CLK/CLKN连接1.6GHz、0dBm的时钟。FPGA芯片可以设置为2个,分别为FPGA1芯片和FPGA2芯片,FPGA芯片可选择XLINX公司生产的X6CSX315T及以上的FPGA芯片型号。FPGA2芯片中主要完成AD芯片的接口的配置,以及AD芯片的数据采集、格式整理与数据传输工作。FPGA1主要完成AD采样数据的信号接收,与DSP芯片的接口片配置,cPCI总线芯片接口配置,周期性中断信号的产生,I2C接口配置等工作。DSP芯片可选用TS201或者TI6678等DSP芯片,由FPGA产生的中断控制工作,可完成从FPGA内读取AD采样数据。并对数据进行计算得到相应的计算结果,之后根据计算结果计配置参数值。同时受调试软件控制,通过FPGA1上的I2C总线进行AD子卡内ROM芯片的读写操作。并可下发AD芯片配置指令,将配置参数通过I2C总线配置进AD芯片中。
具体的,本发明的多通道高速模数转换芯片可以是EV10AQ190A高速模数转换芯片。
具体的,本发明的多通道高速模数转换芯片的参数配置方法可应用于宽带雷达设计、数字通信设计等领域。
在本发明实施例中,通过向多通道高速模数转换芯片输入预设信号;获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,本发明给出了一种快捷配置多通道高速模数转换芯片的参数的方法,达到了对多通道高速模数转换芯片快速配置的目的,从而实现了提高了多通道高速模数转换芯片调试效率、稳定多通道高速模数转换芯片工作性能、保障多通道高速模数转换芯片工作性能一致性的技术效果,进而解决了现有技术中手动调整多通道高速模数转换芯片参数效率低的技术问题。
在一种可选的实施例中,预设信号为连续波信号,步骤S104中获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值,包括:
步骤S202,获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果,将波形稳定性最优时对应的时间延迟值确定为最佳时间延迟值。
具体的,步骤S102中向多通道高速模数转换芯片输入预设信号之后,可以通过DSP程序,自动控制多通道高速模数转换芯片进入测试状态,可以从时间延迟值为0开始获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果。
以EV10AQ190A高速模数转换芯片为例,将EV10AQ190A高速模数转换芯片四通道接收数据时间延迟设为0,此时高速模数转换芯片四路输出通道可以输出相位相同的1-1024周期性按1递增的锯齿波信号,DSP芯片接收高速模数转换芯片每个通道的输出的1024点采样信号,对其进行计算,判断是否为稳定的锯齿波,并将判断结果与时间延迟值共同记录。
判断方法如下:
设采样信号为:
A(n),n=1,2,3...1024
则判断因子为:
轮循所有数据,当1024个判断因子均为0时,记录此时间延迟下测试结果的状态为0,并对该结果进行记录。
针对XILINX公司V6系列FPGA芯片,由于其存在32个递增的管脚数据延迟值,因此可以轮循32个不同的时间延迟值,重复上述时间延迟设为0时得到相应的锯齿波测试结果,形成一个新的数组,数组的索引代表第n个时间延迟值,数组内容1代表该延迟锯齿波不正确,0代表该延迟锯齿波正确:
R(n),n=0,1,2...31
通过程序计算R(n)中数据连续0最多的一段数据,并取该段的中心位置数据的索引作为最优时间延迟结果,并将该结果配置到FPGA芯片中。
此处需要说明的是,根据FPGA芯片的不同,时间延迟值的数目会有不同,不限于上述实施例的32个。
在一种可选的实施例中,步骤S106中根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
步骤S302,根据各个通道输出数据的均值确定各个通道的直流偏置参数。
在一种可选的实施例中,步骤S302中根据各个通道输出数据的均值确定各个通道的直流偏置参数,包括:
步骤S402,获取各个通道输出数据的均值;
步骤S404,根据预设理论均值和/误差调整值对各个通道输出数据的均值进行调整,确定各个通道的直流偏置参数。
具体的,在步骤S104确定最佳时间延迟值之后,可以通过DSP控制多通道高速模数转换芯片进入两通道工作状态。以EV10AQ190A高速模数转换芯片为例,4通道可以分别输出采样800MHz时钟采样40MHz信号得到的采样数据。
具体的,步骤S402中在获取各个通道输出数据的均值时,因涉及到正弦信号的相位问题,本发明可以取多个数据采样点进行测试,例如可以取1000个数据采样点进行测试,以满足采样数据包含信号的整周期数据的条件,防止信号采样相位不一致带来的系统误差,在得到各个通道输出数据的均值后,可以以预设理论均值为参考,对均值进行第一次调整,在预设理论均值为511时,调整公式可以如下:
上式中,η表示数据均值,n表示通道号,表示第n通道的调整值。计算结束后,DSP芯片自动将各通道参数配置进多通道高速模数转换芯片中,由于可能存在计算误差,可以通过误差调整值对均值进行第二次调整,从而保证直流偏置参数误差极小,调整公式可以如下:
在一种可选的实施例中,步骤S106中根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
步骤S502,根据各个通道输出数据的标准差确定各个通道的幅值调整参数。
在一种可选的实施例中,步骤S502中根据各个通道输出数据的标准差确定各个通道的幅值调整参数,包括:
步骤S602,获取各个通道输出数据的标准差;
步骤S604,以其中一个通道的标准差为基准值对其他通道的标准差进行调整,将调整后的标准差确定为各个通道的幅值调整参数。
具体的,本发明可以取多个数据采样点进行测试,例如可以取1000个数据采样点进行测试,例如计算1000个采样点的数据的标准差,可以分别计算各个通道的标准差,可以以计算出的标准差的次小值为基准值,对其他通道的标准差进行调整,调整公式可以如下:
λ(n)=512-int{[1-δsmin/δ(n)]×5000}
上式中,λ(n)为调整参数,δ(n)为每个通道数据的标准差,δsmin为所有标准差的次小值。计算结束后,DSP芯片自动将各通道参数配置进多通道高速模数转换芯片中,并可以每隔固定时间间隔测试信号的幅度值,以检验配置的正确性。
在一种可选的实施例中,步骤S106中根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
步骤S702,根据各个通道的信号相位差确定各个通道的相位延迟参数。
具体的,在计算各个通道的信号相位差时可以采用瞬时测相的方式,进一步的,测相方式可以采用差分测相的方法,具体测相公式为:
上式中,Ax(m)为x通道的第m点采样数据,δx为x通道的幅度值,ω为信号频率,T为采样周期,因采样信号带有噪声,计算结果不够准确,因此可以采用多点平均的方法,对计算结果进行进一步处理,再将平均后的结果换算为时间,以测算出两通道的采样时间延迟。
在一种可选的实施例中,步骤S106中根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数之后,方法还包括:
步骤S802,确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数是否在预设范围内;
步骤S804,在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,存储各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
具体的,步骤S106中根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数之后,为了保证多通道拼接后多通道高速模数转换芯片的性能保持在较好的水平,可以通过预设的直流偏置参数、幅值调整参数和相位延迟参数验证步骤S106得到的直流偏置参数、幅值调整参数和相位延迟参数是否符合要求,在一种具体的实施例中,预设直流偏置参数可以设置为在510.3至511.7之间,预设幅值调整参数误差不超过1%,在本调试环境中,预设相位延迟参数需保证两通道间相位延迟在625±15ps之间,当在DSP观测变量中比较得到上述计算结果均在预设范围内时,则可以认定当前配置参数符合要求。
具体的,在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,可以将各个通道的直流偏置参数、幅值调整参数和相位延迟参数写入多通道高速模数转换芯片所在板卡上的可擦写存储芯片中,DSP芯片也可从多通道高速模数转换芯片获取上述参数值,并配置进多通道高速模数转换芯片,该种方式可实现大批量、快速、准确的多通道高速模数转换芯片调试工作,为批量生产提供条件。
在一种可选的实施例中,可以通过软件调试界面显示本发明多通道高速模数转换芯片的参数配置方法的调试界面,简洁直观,方便调试人员操作,较大的提高了多通道高速模数转换芯片的调试效率。
在一种具体的实施例中,如图3所示,为了实现对多通道高速模数转换芯片的参数配置,可以载入软件程序并连接相应的采样时钟与采样信号,控制多通道高速模数转换芯片进入测试态工作模式,轮循不同的时间延迟值,配置时钟数据管脚延迟,然后配置多通道高速模数转换芯片进入工作态模式,利用软硬件架构记录多通道高速模数转换芯片采集的原始数据,进一步利用软件程序计算多通道采集数据的均值,并根据误差对芯片各采集通道的直流偏置进行配置,使各通道直流偏置一致,然后再对采样数据的幅度值进行测量,并根据误差对芯片各采集通道的幅度增益进行调整;之后测量多通道间的相位延迟,验证相位延迟是否符合设计要求;最后根据测试精度要求判定各配置参数是否符合配置精度要求,若符合则将参数按协议写入板卡内的可擦除存储芯片内,方便实际工作程序从存储芯片中读取参数对多通道高速模数转换芯片进行自动参数配置。
实施例2
根据本发明实施例,提供了一种多通道高速模数转换芯片的参数配置装置的产品实施例,图4是根据本发明实施例的多通道高速模数转换芯片的参数配置装置,如图4所示,该装置包括输入模块、第一确定模块和第二确定模块,其中,输入模块,用于向多通道高速模数转换芯片输入预设信号;第一确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;第二确定模块,用于在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
此处需要说明的是,上述输入模块、第一确定模块和第二确定模块对应于实施例1中的步骤S102至步骤S106,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,预设信号为连续波信号,第一模块包括:第三确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果,将波形稳定性最优时对应的时间延迟值确定为最佳时间延迟值。
此处需要说明的是,上述接第三确定模块对应于实施例1中的步骤S202,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,第二确定模块包括:第四确定模块,用于根据各个通道输出数据的均值确定各个通道的直流偏置参数。
此处需要说明的是,上述第四确定模块对应于实施例1中的步骤S302,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,第四确定模块包括第一获取模块和第五确定模块,其中,第一获取模块,用于获取各个通道输出数据的均值;第五确定模块,用于根据预设理论均值和/误差调整值对各个通道输出数据的均值进行调整,确定各个通道的直流偏置参数。
此处需要说明的是,上述第一获取模块和第五确定模块对应于实施例1中的步骤S402至步骤S404,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,第二确定模块包括:第六确定模块,用于根据各个通道输出数据的标准差确定各个通道的幅值调整参数。
此处需要说明的是,上述第六确定模块对应于实施例1中的步骤S502,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,第六确定模块包括第二获取模块和第七确定模块,第二获取模块,用于获取各个通道输出数据的标准差;第七确定模块,用于以其中一个通道的标准差为基准值对其他通道的标准差进行调整,将调整后的标准差确定为各个通道的幅值调整参数。
此处需要说明的是,上述第二获取模块和第七确定模块对应于实施例1中的步骤S602至步骤S604,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,第二确定模块包括:第八确定模块,用于根据各个通道的信号相位差确定各个通道的相位延迟参数。
此处需要说明的是,上述第八确定模块对应于实施例1中的步骤S702,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
在一种可选的实施例中,装置还包括第九确定模块和存储模块,其中,第九确定模块,用于在第二确定模块根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数之后,确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数是否在预设范围内;存储模块,用于在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,存储各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
此处需要说明的是,上述第九确定模块和存储模块对应于实施例1中的步骤S802至步骤S804,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。需要说明的是,上述模块作为装置的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
实施例3
根据本发明实施例,提供了一种多通道高速模数转换芯片的参数配置系统的产品实施例,该系统包括依次连接的信号源、多通道高速模数转换芯片、现场可编程门阵列芯片和数字信号处理芯片;其中,信号源用于向多通道高速模数转换芯片输入预设采样时钟的采样数据;现场可编程门阵列芯片用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的输出数据结果;数字信号处理芯片用于根据输出信号结果确定最佳时间延迟值;并在最佳时间延迟值下,根据各个通道的输出数据确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数。
此处需要说明的是,多通道高速模数转换芯片的参数配置系统的事宜图可以参考图2,且现场可编程门阵列芯片和数字信号处理芯片的功能可参考实施例1中,此处不做赘述。
实施例4
根据本发明实施例,提供了一种存储介质的产品实施例,该存储介质包括存储的程序,其中,在程序运行时控制存储介质所在设备执行上述多通道高速模数转换芯片的参数配置方法。
实施例5
根据本发明实施例,提供了一种处理器的产品实施例该处理器用于运行程序,其中,程序运行时执行上述多通道高速模数转换芯片的参数配置方法。
实施例6
根据本发明实施例,提供了一种计算机设备的产品实施例,该计算机设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行程序时实现上述多通道高速模数转换芯片的参数配置方法。
实施例7
根据本发明实施例,提供了一种终端的产品实施例,该终端包括输入模块、第二确定模块、第二确定模块和处理器,其中,输入模块,用于向多通道高速模数转换芯片输入预设信号;第一确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;第二确定模块,用于在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数;处理器,处理器运行程序,其中,程序运行时对于从输入模块、第二确定模块和第二确定模块输出的数据执行上述多通道高速模数转换芯片的参数配置方法。
实施例8
根据本发明实施例,提供了一种终端的产品实施例,该终端包括输入模块、第二确定模块、第二确定模块和存储介质,其中,输入模块,用于向多通道高速模数转换芯片输入预设信号;第一确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据信号输出结果确定最佳时间延迟值;第二确定模块,用于在最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数;存储介质,用于存储程序,其中,程序在运行时对于从输入模块、第二确定模块和第二确定模块输出的数据执行上述多通道高速模数转换芯片的参数配置方法。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种多通道高速模数转换芯片的参数配置方法,其特征在于,包括:
向所述多通道高速模数转换芯片输入预设信号;
获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据所述信号输出结果确定最佳时间延迟值;
所述预设信号为连续波信号,所述获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据所述信号输出结果确定最佳时间延迟值,包括:
获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果,将所述波形稳定性最优时对应的时间延迟值确定为所述最佳时间延迟值;
在所述最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数;
所述根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数之后,所述方法还包括:
确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数是否在预设范围内;
在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,将各个通道的直流偏置参数、幅值调整参数和相位延迟参数写入至存储芯片中。
2.根据权利要求1所述的方法,其特征在于,所述根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
根据各个通道输出数据的均值确定各个通道的直流偏置参数。
3.根据权利要求2所述的方法,其特征在于,所述根据各个通道输出数据的均值确定各个通道的直流偏置参数,包括:
获取各个通道输出数据的均值;
根据预设理论均值和/误差调整值对所述各个通道输出数据的均值进行调整,确定所述各个通道的直流偏置参数。
4.根据权利要求1所述的方法,其特征在于,所述根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
根据各个通道输出数据的标准差确定各个通道的幅值调整参数。
5.根据权利要求4所述的方法,其特征在于,所述根据各个通道输出数据的标准差确定各个通道的幅值调整参数,包括:
获取各个通道输出数据的标准差;
以其中一个通道的标准差为基准值对其他通道的标准差进行调整,将调整后的标准差确定为所述各个通道的幅值调整参数。
6.根据权利要求1所述的方法,其特征在于,所述根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数,包括:
根据各个通道的信号相位差确定各个通道的相位延迟参数。
7.一种多通道高速模数转换芯片的参数配置装置,其特征在于,包括:
输入模块,用于向所述多通道高速模数转换芯片输入预设信号;
第一确定模块,用于获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据所述信号输出结果确定最佳时间延迟值;
所述预设信号为连续波信号,第一模块包括:
第三确定模块,用于获取多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果,将波形稳定性最优时对应的时间延迟值确定为最佳时间延迟值;
第二确定模块,用于在所述最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数;
所述第二确定模块还用于:
确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数是否在预设范围内;
在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,将各个通道的直流偏置参数、幅值调整参数和相位延迟参数写入至存储芯片中。
8.一种多通道高速模数转换芯片的参数配置系统,其特征在于,包括依次连接的信号源、多通道高速模数转换芯片、现场可编程门阵列芯片和数字信号处理芯片;
所述信号源用于向所述多通道高速模数转换芯片输入预设采样时钟的采样数据;
所述现场可编程门阵列芯片用于获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果;
所述预设采样时钟的采样数据为连续波信号,所述用于获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的信号输出结果,根据所述信号输出结果确定最佳时间延迟值,包括:
获取所述多通道高速模数转换芯片的多个通道在不同时间延迟值时的波形稳定性结果,将所述波形稳定性最优时对应的时间延迟值确定为所述最佳时间延迟值;
所述数字信号处理芯片用于根据所述信号输出结果确定最佳时间延迟值;并在所述最佳时间延迟值下,根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数;
所述根据各个通道的信号输出结果确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数之后,还包括:
确定各个通道的直流偏置参数、幅值调整参数和相位延迟参数是否在预设范围内;
在各个通道的直流偏置参数、幅值调整参数和相位延迟参数在预设范围内的情况下,将各个通道的直流偏置参数、幅值调整参数和相位延迟参数写入至存储芯片中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910027672.4A CN109710172B (zh) | 2019-01-11 | 2019-01-11 | 多通道高速模数转换芯片的参数配置方法、装置和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910027672.4A CN109710172B (zh) | 2019-01-11 | 2019-01-11 | 多通道高速模数转换芯片的参数配置方法、装置和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109710172A CN109710172A (zh) | 2019-05-03 |
CN109710172B true CN109710172B (zh) | 2022-03-25 |
Family
ID=66261269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910027672.4A Active CN109710172B (zh) | 2019-01-11 | 2019-01-11 | 多通道高速模数转换芯片的参数配置方法、装置和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109710172B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112417802B (zh) * | 2020-11-12 | 2022-04-19 | 深圳市创智成科技股份有限公司 | 一种模拟存储芯片的方法、系统、设备及存储介质 |
CN114578743B (zh) * | 2022-05-06 | 2022-07-08 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783683A (zh) * | 2008-12-29 | 2010-07-21 | 英特赛尔美国股份有限公司 | 双通道时间交错型模数转换器中的误差估计与校正 |
CN102035553A (zh) * | 2010-11-15 | 2011-04-27 | 中兴通讯股份有限公司 | 一种并行模数转化装置及控制模数转换通道偏斜的方法 |
CN107395289A (zh) * | 2017-08-03 | 2017-11-24 | 电子科技大学 | 一种用于补偿多路输出相干接收机输出强度不平衡的方法 |
CN108631782A (zh) * | 2018-05-11 | 2018-10-09 | 国蓉科技有限公司 | 一种基于多通道高速adc相位自校正方法 |
CN108804371A (zh) * | 2018-05-28 | 2018-11-13 | 电子科技大学 | 一种多通道高速数据接收的同步自校正方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3851870B2 (ja) * | 2002-12-27 | 2006-11-29 | 株式会社東芝 | 可変分解能a/d変換器 |
-
2019
- 2019-01-11 CN CN201910027672.4A patent/CN109710172B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783683A (zh) * | 2008-12-29 | 2010-07-21 | 英特赛尔美国股份有限公司 | 双通道时间交错型模数转换器中的误差估计与校正 |
CN102035553A (zh) * | 2010-11-15 | 2011-04-27 | 中兴通讯股份有限公司 | 一种并行模数转化装置及控制模数转换通道偏斜的方法 |
CN107395289A (zh) * | 2017-08-03 | 2017-11-24 | 电子科技大学 | 一种用于补偿多路输出相干接收机输出强度不平衡的方法 |
CN108631782A (zh) * | 2018-05-11 | 2018-10-09 | 国蓉科技有限公司 | 一种基于多通道高速adc相位自校正方法 |
CN108804371A (zh) * | 2018-05-28 | 2018-11-13 | 电子科技大学 | 一种多通道高速数据接收的同步自校正方法 |
Non-Patent Citations (1)
Title |
---|
"多通道ADC一致性的高精度测量方法";长弓的坚持;《https://blog.csdn.net/wordwarwordwar/article/details/75949006》;20170723;正文第1-6页 * |
Also Published As
Publication number | Publication date |
---|---|
CN109710172A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10042029B2 (en) | Calibration of test instrument over extended operating range | |
CN108776330B (zh) | 一种fmcw雷达多接收通道的高精度校准方法和装置 | |
US10969421B2 (en) | Integrated vector network analyzer | |
CN101339213A (zh) | 毫米波频段准确测量波导宽边缝隙导纳的方法 | |
CN109710172B (zh) | 多通道高速模数转换芯片的参数配置方法、装置和系统 | |
US11927661B2 (en) | Integrated vector network analyzer | |
KR20160048112A (ko) | 시험 장치를 교정하기 위한 방법 | |
CN110031811B (zh) | 多通道宽频带信号相参特性快速校准系统 | |
CN101701988A (zh) | 一体化便携式多通道相位相干信号分析仪 | |
WO2022127815A1 (zh) | 信号采样方法、信号采样装置及计算机可读存储介质 | |
CN104515907A (zh) | 一种散射参数测试系统及其实现方法 | |
CN110441599B (zh) | 一种用于频谱仪的检波方法和装置、可读存储介质 | |
US9015541B2 (en) | Device and method for performing timing analysis | |
US10432325B1 (en) | Testing phase noise in output signal of device under test using transformable frequency signals | |
JP4177804B2 (ja) | 試験を受ける3ポートデバイスの校正パラメータの取得 | |
CN110855290B (zh) | 一种自动同步任意波形发生器输出通道的电路及方法 | |
CN102798844B (zh) | 同一端口输入输出延时信号隔离度的测量方法 | |
CN113810129A (zh) | 一种5g nr测试方法、装置、终端及存储介质 | |
CN111224723A (zh) | 射频前端模块的校准方法、系统、电子设备及存储介质 | |
CN112019317A (zh) | 频率校准方法及装置、存储介质、电子装置 | |
Ferreira et al. | Frequency response acquisition of a digital radio transceiver using USRP module and GNU Radio software | |
CN113805042B (zh) | 时延测量装置及测试方法 | |
CN114089246A (zh) | 针对天馈线分析仪端口实现输出功率自动检测的方法、系统、装置、处理器及其存储介质 | |
CN112485739B (zh) | 针对多端口矢量网络分析仪实现快速功率校准处理的方法 | |
CN110632356B (zh) | 综合测试仪生成阶段快速校准系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |