JP4177804B2

JP4177804B2 - 試験を受ける３ポートデバイスの校正パラメータの取得

Info

Publication number: JP4177804B2
Application number: JP2004328624A
Authority: JP
Inventors: ケネス・エイチ・ウォン; ジェイムス・シー・リュー; ジョアン・ジェイ・エリクソン
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2003-11-13
Filing date: 2004-11-12
Publication date: 2008-11-05
Anticipated expiration: 2024-11-12
Also published as: US7013229B2; US20050107972A1; JP2005148067A

Description

本発明は、ネットワークアナライザに関し、特に試験を受ける３ポートデバイスの校正パラメータを取得することに関する。

ネットワークアナライザは一般に、合成信号源を組み込み式の信号分離装置、受信器、ディスプレイ、及びプロセッサと一体化している。

測定校正は、ネットワークアナライザのシステマチック誤差を特徴付けるプロセスである。この情報を用いて、システマチック測定誤差を補償する信号処理期間中に誤差修正アレイを用いることにより測定精度を改善することができる。測定校正は、キャリ（Ｃａｌ：キャリブレーション（校正）の短縮語）とも呼ばれる。誤差補正は、精度向上とも呼ばれる。測定誤差は、ランダム誤差とシステマチック誤差に分類される。ノイズ及びコネクタの再現性等のランダム誤差は、再現することができず、測定校正および誤差補正により修正することができない。

トラッキング及びクロストーク等のシステマチック誤差は、大半のネットワークアナライザ測定における最も重要な誤差である。システマチック誤差は再現することができ、大部分は修正可能であるが、小さな残余誤差が残ることがある。これらのシステマチック誤差は時間や温度とともにドリフトし、それ故に誤差補正された測定精度を維持するために新たな測定校正を必要とする。

システマチック誤差は、システムの周波数応答、信号路間のアイソレーション、及びテストセットアップの不整合に起因する。周波数応答誤差（伝送トラッキング及び反射トラッキング）は、周波数の関数である基準信号路および受信器に対する試験信号路および受信器の相違から生じる。

アイソレーション誤差は、測定における信号路間のエネルギ漏れから生じる。この漏れは、クロストークに起因する。反射測定では、漏れは不完全な指向性にも起因する。指向性は、逆方向伝送信号から順方向伝送信号を分離するための信号分離デバイスの能力である。

不整合誤差は、被測定デバイス（ＤＵＴ）のポートインピーダンスとネットワークアナライザのポートインピーダンスとの間の相違から生じる。信号源整合誤差は、ＤＵＴの信号源（ネットワークアナライザのＯＵＴ）側で生じる。負荷整合誤差は、負荷（ネットワークアナライザのＩＮ）側で生じる。ＤＵＴをポートに直接的に接続していない場合には、ケーブルやアダプタ等に起因する不整合誤差は、信号源又は負荷の整合誤差の一部と見なされる。

ネットワークアナライザは、これらの試験システム誤差を測定して補償するための幾つかの方法を有する。各方法は、誤差モデルから導出される式を用いて１つ又は複数のシステマチック誤差を除去する。高品位標準（例えば、短絡、開放、負荷、スルー（through：直通））の測定により、ネットワークアナライザは誤差モデル内の誤差項を解くことが可能になる。校正された測定値の精度は、使用される標準の品質と測定システムの安定性に依存する。校正標準は非常に高精度であるため、大きな精度を得ることができる。

伝送校正を実行するために、少なくとも４個の測定標準が利用される。係る測定標準は、例えば、開放、短絡、負荷、及びスルーのケーブルである。ネットワークアナライザは、予め定義された数の点を用いて所定の周波数帯域にわたって各標準を測定する。これらの標準の測定値を用いて、誤差モデルの誤差項を解き、伝送周波数応答、負荷整合、及び信号源整合により生じるシステマチック誤差を除去する。

反射校正を実行するために、開放、短絡、及び負荷等の少なくとも３個の測定標準を用いて１ポート校正が実行される。ネットワークアナライザは、予め定義された数の点を用いて予め定義された周波数帯域にわたって各標準を測定する。これらの標準の測定値を用いて、誤差モデルの誤差項を解き、指向性、信号源整合、及び反射周波数応答により生じるシステマチック誤差を除去する。

ネットワークアナライザの校正に関するさらなる情報については、アジレント・テクノロジー社から入手可能な非特許文献１を参照されたい。

校正に必要な時間を減らすために、種々のシステムが幾つかの自動化機能を組み込んできた。例えば、特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、及び特許文献６は、電子標準を用いてコンピュータ支援校正を実行し、校正プロセスの時間消費をより少なくし、かつ誤差を発生しにくくする電子校正アクセサリを説明する。これらの電子校正アクセサリを使用する場合には、モジュールを測定ポートに手動で接続することが必要である。特許文献７には、手動接続を使用する電子校正モジュールも記載されている。特許文献８は、ネットワークアナライザ内部に校正を包含させるための技術を開示している。

２ポートネットワークアナライザを用いて３ポートデバイスを測定する場合には、デバイスは３回測定される必要がある。一般に、各校正測定ごとに異なるデバイスに対するポート配置に対応するためにケーブルを移動することが必要とされてきた。ケーブルの移動とともに試験ポートのケーブル特性は変化するので、校正精度は低下する。「未知のスルー」校正として知られるベクトルネットワークアナライザ（ＶＮＡ：vector network analyzer）の２ポート校正方法を用いて、３ポートデバイスの校正期間中のケーブル移動と接続を最小化する。例えば、非特許文献２を参照されたい。この方法を用いることにより、試験ポートケーブルは３ポートデバイスの所望の測定ポートとそろえられるように配置され得る。試験ポートコネクタは、３ポートデバイスの測定ポートと嵌合するように構成される。この場合、適切な１ポート校正標準を各試験ポートに接続して測定する。校正モジュールを用いて、接続数を減らすことができる。次に、第３のポートを負荷又は等価物により終端した状態で３ポートデバイスを試験ポート間に「未知のスルー」として接続し、ＶＮＡ校正を完了する。
米国特許第５，４３４，５１１号明細書米国特許第５，４６７，０２１号明細書米国特許第５，５３７，０４６号明細書米国特許第５，５４８，２２１号明細書米国特許第５，５５２，７１４号明細書米国特許第５，５７８，９３２号明細書米国特許第５，５８７，９３４号明細書米国特許第５，５４８，５３８号明細書アジレント・テクノロジー社発行、「HP8712C and HP8714C ＲＦ Network Analyzer User's Guide」、Part No.08712-90056、1996年10月、pp．6-1〜6-14 A.Ferrero.著、「Two-Port Network Analyzer Calibration Using an Unknown "Thru"」、IEEE Microwave and Guided Wave Letter、Vol.2，No.12、1992年12月、pp.505-507

３ポートＳパラメータの抽出に必要なデータを取得するためには、第３のポートに最低３個の異なる終端器を接続する。３個の異なる既知の標準を用いることができる。しかしながら、このような切り離しや再接続は、時間を浪費するものであり、終端器の接続および切り離しは、再現できない測定値の相違につながる可能性がある。

被測定デバイスの試験のために、校正を実行する。被測定デバイスの第１のポートを校正モジュールのポートに接続する。被測定デバイスの第２のポートをデバイステスターの第１のポートに接続する。被測定デバイスの第３のポートをデバイステスターの第２のポートに接続する。デバイステスターは、デバイステスターによる測定を実行して校正パラメータを取得する。デバイステスターからのコマンドに応答して、校正モジュールが校正モジュールのポートにおける終端値を変化させる。終端値の変更は、被測定デバイスの第１のポートから校正モジュールのポートを物理的に切り離すことなしに実行される。

本発明によれば、校正標準の物理的な接続および切り離しをせずに、係る校正標準の変更が自動化されることにより、測定における時間が短縮されると共に、測定精度も向上する。

図１は、パワースプリッタ１５を試験するように構成されたネットワークアナライザ１１と校正モジュール１９を示す簡易ブロック図である。ネットワークアナライザ１１は、例えば高周波（ＲＦ）又はマイクロ波のベクトルネットワークアナライザ（ＶＮＡ）である。

校正モジュール１９の第１のポート２０は、パワースプリッタ１５の第１のポート１８に接続される。校正モジュール１９の第２のポート２１は、接続されていない。校正モジュール１９のＵＳＢポート２２は、ＵＳＢケーブル２５によりネットワークアナライザ１１のＵＳＢポート１４に接続される。ＵＳＢ接続は、校正モジュール１９とネットワークアナライザ１１との間の通信に使用される。代案として、校正モジュール１９とネットワークアナライザ１１は、ワイヤ接続、光接続、及び／又は無線接続の多くの利用可能なタイプのいずれを用いて通信することができる。

１ポート校正が、ネットワークアナライザ１１の第１のポート１２（ポート１）で実行される。別の１ポート校正が、ネットワークアナライザ１１の第２のポート１３（ポート２）で実行される。これらの１ポート校正は、電子校正モジュール、機械校正標準、又はインライン校正ポッドを用いて実行され得る。

ネットワークアナライザ１１の第１のポート１２（ポート１）は、ケーブル２３によりパワースプリッタ１５の第２のポート１６（ポート２）に接続される。ネットワークアナライザ１１の第２のポート１３（ポート２）は、ケーブル２４によりパワースプリッタ１５の第３のポート１７（ポート３）に接続される。

図１にはパワースプリッタ１５に接続されたネットワークアナライザを示したが、本発明の種々の実施形態を用いて、他のタイプの３ポートデバイスを試験することができる。例えば、図２は試験用の方向性結合器３０の構成を示す。校正モジュール１９の第１のポート２０は、方向性結合器３０の第１のポート３３に接続される。校正モジュール１９の第２のポート２１は、接続されていない。校正モジュール１９のＵＳＢポート２２は、ＵＳＢケーブル２５によりネットワークアナライザ（図示せず）のＵＳＢポートに接続される。ネットワークアナライザの第１のポートは、ケーブル３４により方向性結合器３０の第２のポート３１に接続される。ネットワークアナライザの第２のポートは、ケーブル３５により方向性結合器３０の第３のポート３２に接続される。

パワースプリッタと方向性結合器に加えて、本発明の実施形態は、他のタイプの３ポートデバイスに有用である。例えば、本明細書に説明される校正技術は、順方向伝送が逆方向伝送に等しい（Ｓ_２１＝Ｓ_１２、Ｓ_３２＝Ｓ_２３等）受動的で相反的な他の３ポートデバイスに適用可能である。

図３は、校正モジュール１９の簡易ブロック図である。ＵＳＢポート回路４２は、ＵＳＢポート２２と対話するために使用される。ポート回路４５は、ポート２０とポート２１に対し異なる校正標準（ひいては、終端器）を提供するために使用される。ファームウェア４１とメモリ４４を利用するコントローラ４３が、ＵＳＢポート２２を介して受信されるコマンドに応答する。コントローラ４３に応答して、ポート回路４５はポート２０及びポート２１で校正標準を変えることができる。校正モジュールに関する更なる情報については、例えば、特許文献１と特許文献４を参照されたい。

３ポートデバイス（例えば、図１に示されたパワースプリッタ１５、又は図２に示された方向性結合器３０）の試験期間中、ＵＳＢケーブル２５を介して受信されるネットワークアナライザ１１から受信したコマンドに応答して、校正モジュール１９は第１のポート２０に３個の既知の異なる校正標準を配置する。各校正標準について、ネットワークアナライザ１１は一組のＳパラメータ測定値を取得する。これは、ネットワークアナライザ１１にとって３ポートデバイスのＳパラメータを算出するのに十分である。

図４は、パワースプリッタ１５又は方向性結合器３０等の受動的な３ポートデバイスの信号の流れ５１を表す図を示す。３ポートデバイスの第１のポート（校正モジュール１９の第１のポート２０に接続）には、校正モジュール１９により校正標準（Γ_ｘ）が提供される。校正標準（Γ_ｘ）は、３ポートデバイスの第１のポートに終端ｘを提供する。Ｓ_１１は、３ポートデバイスの第１のポートから３ポートデバイスの第１のポートへの反射信号を表わす。Ｓ_２１は、３ポートデバイスの第１のポートから３ポートデバイスの第２のポートへの伝送信号を表わす。Ｓ_３１は、３ポートデバイスの第１のポートから３ポートデバイスの第３のポートへの伝送信号を表わす。Ｓ_１２は、３ポートデバイスの第２のポートから３ポートデバイスの第１のポートへの伝送信号を表わす。Ｓ_２２は、３ポートデバイスの第２のポートから３ポートデバイスの第２のポートへの反射信号を表わす。Ｓ_３２は、３ポートデバイスの第２のポートから３ポートデバイスの第３のポートへの伝送信号を表わす。Ｓ_１３は、３ポートデバイスの第３のポートから３ポートデバイスの第１のポートへの伝送信号を表わす。Ｓ_２３は、３ポートデバイスの第３のポートから３ポートデバイスの第２のポートへの伝送信号を表わす。Ｓ_３３は、３ポートデバイスの第３のポートから３ポートデバイスの第３のポートへの反射信号を表わす。

以下の説明は、受動的３ポートデバイスについて全てのＳパラメータを如何にして算出できるかを例証する。

３ポートデバイスの第１のポートに終端ｘを提供する校正モジュール１９の各校正標準（Γ_ｘ）について、ネットワークアナライザ１１は、ネットワークアナライザのポートに関して反射および伝送値Ｓ_１１ｍｘ、Ｓ_２１ｍｘ、Ｓ_１２ｍｘ、Ｓ_２２ｍｘを測定することができる。各終端ｘごとに、これらの測定された反射および伝送値を以下の式１に示すように規定することができる。即ち、
式１
Ｓ_１１ｍｘ＝終端ｘを用いて測定されたＳ_１１
Ｓ_２１ｍｘ＝終端ｘを用いて測定されたＳ_２１
Ｓ_１２ｍｘ＝終端ｘを用いて測定されたＳ_１２
Ｓ_２２ｍｘ＝終端ｘを用いて測定されたＳ_２２

ネットワークアナライザ１１がＳ_１１ｍｘ、Ｓ_２１ｍｘ、Ｓ_１２ｍｘ、Ｓ_２２ｍｘに関する値を測定しているときに、ネットワークアナライザ１１はそれ自体のポート１及びポート２に対するこれらの値を測定している。しかしながら、例えば図１から看取されるように、ネットワークアナライザ１１の第１のポート１２（ポート１）はパワースプリッタ１５の第２のポート１６（ポート２）に接続される。ネットワークアナライザ１１の第２のポート１３（ポート２）は、パワースプリッタ１５の第３のポート１７（ポート３）に接続される。かくして、ネットワークアナライザ１１のポート１は、パワースプリッタ１５のポート２に接続される。同様に、ネットワークアナライザ１１のポート２はパワースプリッタ１５のポート３に接続される。そのため、ネットワークアナライザ１１が値を測定するときには、Ｓ_１１ｍｘのネットワークアナライザ測定値は、実際には３ポートデバイスのＳ_２２に関係し、Ｓ_２１ｍｘのネットワークアナライザ測定値は、実際には３ポートデバイスのＳ_３２に関係し、Ｓ_１２ｍｘのネットワークアナライザ測定値は、実際には３ポートデバイスのＳ_２３に関係し、Ｓ_２２ｍｘのネットワークアナライザ測定値は、実際には３ポートデバイスのＳ_３３に関係する。

パワースプリッタ１５については、第１のポート１８（ポート１）が入力ポートであり、パワースプリッタ１５の残りの二つのポートが出力ポートである。方向性結合器３０については、第１のポート３３（ポート１）が出力ポートであり、方向性結合器３０の残りの二つのポートが被結合ポートである。ネットワークアナライザ１１のスルー経路を最も高い損失を有する信号路とすることが推奨される。

図４とＳ_１１ｍｘ、Ｓ_２１ｍｘ、Ｓ_１２ｍｘ、Ｓ_２２ｍｘに関する測定値の定義から、式２に示された以下の関係が正しいことは明らかである。

各終端ｘごとに、３個の独立した式を得ることができる。未知数の数は、以下の必要条件、即ち、Ｓ_２１＝Ｓ_１２、Ｓ_１３＝Ｓ_３１、及びＳ_２３＝Ｓ_３２を要求することにより６個に減る。これは、６個の未知数に関する値を得るために、２個の標準のみに関する測定値が必要とされることを意味する。しかしながら、各式はメービウス変換である。項Ｓ_１１が全式に共通であるため、６個の未知数を解くために二組の測定値は４個の固有の式をもたらすだけである。また、最良の結果を得るために、小さな値の測定値から小さな値を抽出し、大きな値の測定値から大きな値を抽出することがより正確である。反射項Ｓ_１１、Ｓ_２２、及びＳ_３３は、負荷測定データから最も良く導出される。伝送項は、開放及び短絡の測定データから最も良く導出される。冗長な情報は、算出結果のより良い評価を得るために使用され得る。

測定されたパラメータＳ_２１ｍｘ、及びＳ_１２ｍｘは、測定誤差に起因してわずかに異なる可能性がある。誤差を最小化するために、測定されたパラメータＳ_２１ｍｘとＳ_１２ｍｘの平均をとり、Ｓ_２１ｖｘと改称することができ、この場合、Ｓ_２１ｖｘ＝（Ｓ_２１ｍｘ＋Ｓ_１２ｍｘ）／２である。

３ポートデバイスの第１のポートに終端ｘを提供する校正モジュール１９の校正標準（Γ_ｘ）が開放である場合には、これをｘ＝ｏにより示す。３ポートデバイスの第１のポートに終端ｘを提供する校正モジュール１９の校正標準（Γ_ｘ）が短絡である場合には、これをｘ＝ｓにより示す。３ポートデバイスの第１のポートに終端ｘを提供する校正モジュール１９の校正標準（Γ_ｘ）が負荷（終端）である場合には、これをｘ＝ｔにより示す。この表記Ｇ_ｔ、Ｇ_ｓ、Ｇ_ｏの使用は、式３において以下のように定義される。即ち、
式３
Ｇ_ｔ＝Γ_ｔ／（１−Ｓ_１１Γ_ｔ）
Ｇ_ｓ＝Γ_ｓ／（１−Ｓ_１１Γ_ｓ）
Ｇ_ｏ＝Γ_ｏ／（１−Ｓ_１１Γ_ｏ）

式２、式３、及び所与の定義から、式４が導出され得る。即ち、
式４
Ｓ_１１ｍｔ−Ｓ_１１ｍｓ＝Ｓ_２１Ｓ_１２（Ｇ_ｔ−Ｇ_ｓ）
Ｓ_１１ｍｓ−Ｓ_１１ｍｏ＝Ｓ_２１Ｓ_１２（Ｇ_ｓ−Ｇ_ｏ）
Ｓ_２１ｖｔ−Ｓ_２１ｖｓ＝Ｓ_１２Ｓ_３１（Ｇ_ｔ−Ｇ_ｓ）
Ｓ_２１ｖｓ−Ｓ_２１ｖｏ＝Ｓ_１２Ｓ_３１（Ｇ_ｓ−Ｇ_ｏ）
Ｓ_２２ｍｔ−Ｓ_２２ｍｓ＝Ｓ_３１Ｓ_１３（Ｇ_ｔ−Ｇ_ｓ）
Ｓ_２２ｍｓ−Ｓ_２２ｍｏ＝Ｓ_３１Ｓ_１３（Ｇ_ｓ−Ｇ_ｏ）

式４から看取されるように、同一のパラメータに関して多数の解が存在する。このことは、例えば以下の式５によって示される。即ち、
式５
（Ｓ_ｉｊｍｔ−Ｓ_ｉｊｍｓ）／（Ｓ_ｉｊｍｓ−Ｓ_ｉｊｍｏ）＝（Ｇ_ｔ−Ｇ_ｓ）／（Ｇ_ｓ−Ｇ_ｏ）
ｉ、ｊ＝１、２

Ｓ_１１について、幾つかの考えられる解が存在する。他のＳパラメータを導出するためにＳ_１１が必要とされるため、Ｓ_１１に関して出来る限り正確な結果を得ることが望ましい。Ｓ_１１の導出された値のうちの少なくとも二つを平均することにより、実際の値のより良好な推定値が提供され得る。しかしながら、方向性結合器のようなデバイスについては、逆方向の結合路損失が他の信号路よりも非常に大きくなるので、測定値は非常にノイズが多くて平均化に使用できない。平均化の実行時に大きさが類似するＳ_１１の解を用いることが最良である。Ｓ_１１の平均値の取得が、以下の式６、式７、及び式８によって示される。

以下に定義されるようなΨ_ｉｊを用いて式６を式５に代入することにより、式７はＳ_１１の平均値（バーＳ_１１）を得る。

方向性結合器の場合、Ｓ_２１／Ｓ_３１は出力ポートに関する結合項である。パワースプリッタの場合、Ｓ_２１／Ｓ_３１は出力トラッキング項である。

式８に示すように、Ｓ_２１／Ｓ_３１の値が算出され得る。即ち、
式８
（Ｓ_１１ｍｓ−Ｓ_１１ｍｏ）／（Ｓ_２１ｖｓ−Ｓ_２１ｖｏ）＝Ｓ_２１／Ｓ_３１
＝（Ｓ_２１ｖｓ−Ｓ_２１ｖｏ）／（Ｓ_２２ｍｓ−Ｓ_２２ｍｏ）

Ｓ_２１（ひいてはＳ_１２）とＳ_３１（ひいてはＳ_１３）の値は、以下の式９に示すように算出され得る。Ｓ_２１とＳ_３１の補正位相は、デバイスの電気的長さの推定値と投影ＤＣ切片（intercept：遮断、切片）値により求められ得る。受動的な相反デバイスの場合、順方向伝送項と逆方向伝送項は常に等しい。

以下の式１０に示すように、Ｓ_２２、Ｓ_３２、及びＳ_３３の値を算出することができる。

以下の式１１は、デバイス特有の用語に対して算出されたＳパラメータの変換を示す。
式１１
結合器：
指向性（ｄＢ）＝２０ｌｏｇ_１０（Ｓ_３１／Ｓ_３２）
結合係数（ｄＢ）_{ｉｎｐｕｔｐｏｒｔ}＝２０ｌｏｇ_１０（Ｓ_３２）
結合係数（ｄＢ）_{ｏｕｔｐｕｔｐｏｒｔ}＝２０ｌｏｇ_１０（Ｓ_３２／Ｓ_２１）
スルー路損失（挿入損失）＝２０ｌｏｇ_１０（Ｓ_２１）
入力リターン損失＝２０ｌｏｇ_１０（Ｓ_２２）
出力リターン損失＝２０ｌｏｇ_１０（Ｓ_１１）
結合ポートリターン損失＝２０ｌｏｇ_１０（Ｓ_３３）
パワースプリッタ：
入力リターン損失＝２０ｌｏｇ_１０（Ｓ_１１）
挿入損失（ｄＢ）＝２０ｌｏｇ_１０（Ｓ_２１）又は２０ｌｏｇ_１０（Ｓ_３１）
出力トラッキング（ｄＢ）＝２０ｌｏｇ_１０（Ｓ_３１／Ｓ_２１）
等価信号源整合ポート２（ｄＢ）＝２０ｌｏｇ_１０（Ｓ_２２−（Ｓ_２１Ｓ_３２／Ｓ_３１））
等価信号源整合ポート３（ｄＢ）＝２０ｌｏｇ_１０（Ｓ_３３−（Ｓ_３１Ｓ_２３／Ｓ_２１））

図５は、被測定デバイス（ＤＵＴ）１１５を試験するように構成されたデバイステスター１１１、校正（ｃａｌ）ポッド１１９、校正（ｃａｌ）ポッド１２９、及び校正（ｃａｌ）ポッド１３９を示す簡易ブロック図である。デバイステスター１１１は、例えば高周波（ＲＦ）ネットワークアナライザ、又はマイクロ波ベクトルネットワークアナライザ（ＶＮＡ）である。

校正ポッド１１９の第１のポート１２０は、ＤＵＴ１１５の第１のポート１１８に接続される。校正ポッド１１９の第２のポート１２１は、接続されていない。校正ポッド１１９のＵＳＢポート１２２は、ケーブル１２８によりＵＳＢハブ１４４に接続される。ＵＳＢハブ１４４は、ＵＳＢケーブル１２５によりデバイステスター１１１のＵＳＢポート１１４にも接続される。

校正ポッド１２９の第１のポート１３０は、ＤＵＴ１１５の第２のポート１１６に接続される。校正ポッド１２９の第２のポート１３１は、ケーブル１２３を介してデバイステスター１１１の第１のポート１１２（ポート１）に接続される。校正ポッド１２９のＵＳＢポート１３２は、ケーブル１３３によりＵＳＢハブ１４４に接続される。

校正ポッド１３９の第１のポート１４０は、ＤＵＴ１１５の第３のポート１１７に接続される。校正ポッド１３９の第２のポート１４１は、ケーブル１２４を介してデバイステスター１１１の第２のポート１１３（ポート２）へ接続される。校正ポッド１３９のＵＳＢポート１４２は、ケーブル１４３によりＵＳＢハブ１４４に接続される。

ＵＳＢプロトコルは、校正ポッド１１９、１２９、１３９とデバイステスター１１１との間の通信に使用される。代案として、ワイヤ接続、光接続、及び／又は無線接続の任意の多くの利用可能なタイプのプロトコルを通信に使用することもできる。

校正ポッド１２９は、デバイステスター１１１の第１のポート１１２（ポート１）で１ポート校正を実行する。校正ポッド１３９は、デバイステスター１１１の第２のポート１１３（ポート２）で１ポート校正を実行する。１ポート校正が完了すると、校正ポッド１２９と校正ポッド１３９のためのスルー経路をオンにし、校正がＤＵＴ１１５と校正ポッド１２９及び校正ポッド１３９の接合面へ変換される。

校正ポッド１１９は、インピーダンス終端状態に設定される。第２のポート１１６から第３のポート１１７へのＤＵＴ１１５のスルー経路が測定される。次に、「未知のスルー」校正を（上述したように）使用して、第２のポート１１６と第３のポート１１７との間のＤＵＴ１１５に関する全２ポート誤差補正項を得る。上述したように、三組の誤差補正済み２ポート測定値がＤＵＴ１１５に役立つ。それぞれの組は、校正ポッド１１９により提供されるように、ＤＵＴ１１５のポート１１８における異なるインピーダンス設定からなる。三組の誤差補正済み２ポート測定値から、上述したようにＤＵＴ１１５の３ポートＳパラメータを算出する。

図６は、校正ポッド１１９の簡易ブロック図である。校正ポッド１２９と校正ポッド１３９は、例えば設計において等価である。

マイクロコントローラ２３３は、ＵＳＢポート１２２に接続されたＵＳＢポート回路２３２を介してデバイステスター１１１と通信する。コントローラ２３３用のプログラムは、ファームウェア２３１として格納される。メモリ２３６は、Ｓパラメータメモリ、電力（パワー）検出メモリ、ノイズ源メモリ、及びユーザーメモリを含む。Ｓパラメータメモリは校正ポッド１１９の特性記述を格納し、校正ポッド１１９をデバイステスター１１１に接続した際に、この特性記述を校正モジュール１１９がデバイステスター１１１に対して利用可能にする。電力検出メモリは、校正ポッド１１９に関する電力の特性記述の値を任意に格納するために使用される。ノイズ源メモリは、校正ポッド１１９に関するノイズ源の特性記述の値を任意に格納するために使用される。ユーザメモリは、システムのユーザにより利用されることができ、Ｓパラメータメモリ、電力検出メモリ、及びノイズ源メモリ内の値に加えて、又はそれらの代わりに使用され得る特性記述の値を格納することができる。

例えば、メモリ２３６はフラッシュメモリからなる。代案として、メモリ２３６は、別のタイプのコンピュータ読み取り可能な不揮発性メモリ（例えば、読み出し専用メモリ、プログラマブルＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等）、又はコンピュータ読み取り可能な揮発性メモリ（例えば、ランダムアクセスメモリ、スタティックＲＡＭ、ダイナミックＲＡＭ等）からなる。

コントローラ２３３からメモリ２３６へのデータ経路は、バススイッチ（ＳＷ）２３４とラッチ２３５を介して延びている。制御信号とアドレス信号は、コントローラ２３３からの命令を介して選択デコーダ２３７により生成される。選択デコーダ２３７は、ラッチ２３８とドライバ２３９を介してマルチステート回路２４３へ命令を供給する。マルチステート回路２４３は、校正ポッド１１９のポート１２０と１２１に接続される。マルチステート回路２４３が、ポート１２０とポート１２１で開放、短絡、スルー、及び負荷の校正標準の配置を制御する。

上記の説明は、本発明の例示的な方法および実施形態を単に開示して説明している。当事者には理解されるように、本発明はその思想または本質的な特徴から逸脱することなく他の具体的な形態で具現化され得る。従って、本発明の開示は、例示を意図したものであって、特許請求の範囲に記載された本発明の範囲を限定するものではない。

本発明の一実施形態による３ポートデバイスの試験に使用されるネットワークアナライザ及び校正モジュールの構成を示す簡易ブロック図である。本発明の一実施形態による別の３ポートデバイスの試験に使用されるネットワークアナライザ及び校正モジュールの構成を示す簡易ブロック図である。本発明の一実施形態による校正モジュールの簡易ブロック図である。終端器が接続された状態の３ポートデバイスのＳパラメータを示す図である。本発明の別の実施形態による別の３ポートデバイスの試験に使用されるデバイステスター及び校正ポッドの構成を示す簡易ブロック図である。校正ポッドの簡易ブロック図である。

符号の説明

11、111 デバイステスター
12、13、16-18、20、21、31-33、112、113、116-118、120、121 ポート
14、114 通信ポート
15、30、115 被測定デバイス（ＤＵＴ）
19、119 校正モジュール
22、122 ＵＳＢポート
30 方向性結合器
43 コントローラ
44 メモリ
45 ポート回路

Claims

被測定デバイスを試験するデバイステスターであって、
第１のポートと、
第２のポートと、
通信ポートとを含み、
前記デバイステスターが前記通信ポートを介して校正モジュールと通信し、前記被測定デバイスの第１のポートから前記校正モジュールのポートを物理的に切り離すことなく前記校正モジュールのポートにおける終端値を変更するように、前記校正モジュールに命令し、その命令は、前記被測定デバイスの第２のポートが前記デバイステスターの前記第１のポートに接続され、且つ前記被測定デバイスの第３のポートが前記デバイステスターの第２のポートに接続されて、前記デバイステスターが前記被測定デバイスの校正パラメータを取得する前記被測定デバイスの試験中に、与えられる、デバイステスター。
前記被測定デバイスがパワースプリッタである、請求項１に記載のデバイステスター。
前記被測定デバイスがパワースプリッタであり、
前記被測定デバイスの第１のポートが、前記パワースプリッタの入力ポートであり、及び
前記被測定デバイスの第２のポート及び第３のポートが、前記パワースプリッタの出力ポートである、請求項１に記載のデバイステスター。
前記被測定デバイスが、方向性結合器である、請求項１に記載のデバイステスター。
前記被測定デバイスが方向性結合器であり、
前記被測定デバイスの第１のポートが、前記方向性結合器の出力ポートであり、及び
前記被測定デバイスの第２のポート及び第３のポートが、前記方向性結合器の被結合ポートである、請求項１に記載のデバイステスター。
前記校正パラメータが以下の３ポートＳパラメータであり、即ち、
前記被測定デバイスの第１のポートから前記被測定デバイスの第１のポートへの反射信号を表わすＳ_１１と、
前記被測定デバイスの第１のポートから前記被測定デバイスの第２のポートへの伝送信号を表わすＳ_２１と
前記被測定デバイスの第１のポートから前記被測定デバイスの第３のポートへの伝送信号を表わすＳ_３１と
前記被測定デバイスの第２のポートから前記被測定デバイスの第１のポートへの伝送信号を表わすＳ_１２と
前記被測定デバイスの第２のポートから前記被測定デバイスの第２のポートへの反射信号を表わすＳ_２２と、
前記被測定デバイスの第２のポートから前記被測定デバイスの第３のポートへの伝送信号を表わすＳ_３２と、
前記被測定デバイスの第３のポートから前記被測定デバイスの第１のポートへの伝送信号を表わすＳ_１３と、
前記被測定デバイスの第３のポートから前記被測定デバイスの第２のポートへの伝送信号を表わすＳ_２３と、及び
前記被測定デバイスの第３のポートから前記被測定デバイスの第３のポートへの反射信号を表わすＳ_３３とであり、
Ｓ_２１＝Ｓ_１２、Ｓ_１３＝Ｓ_３１、及びＳ_２３＝Ｓ_３２である、請求項１に記載のデバイステスター。