KR100508083B1

KR100508083B1 - 다경로 다이버시티를 위한 심볼결합장치

Info

Publication number: KR100508083B1
Application number: KR10-2001-0014669A
Authority: KR
Inventors: 한성철
Original assignee: 삼성전자주식회사
Priority date: 2001-03-21
Filing date: 2001-03-21
Publication date: 2005-08-17
Also published as: KR20020074715A; US20020168935A1; JP2002359577A; US6999719B2

Abstract

본 발명은 다경로 다이버시티를 위한 심볼결합장치에 관한 것으로서, 수신된 신호를 복조하는 복수의 복조수단―여기서, 상기 복조수단의 각각은 별개 채널의 신호를 복조함―과, 상기 복수의 복조수단의 출력이 기록되는 메모리와, 상기 메모리에 저장된 상기 복조수단의 출력을 판독하여 결합하는 심볼결합수단과, 상기 복수의 복조수단이 순차적으로 상기 메모리에 접근하여 그 출력을 상기 메모리에 기록하고, 상기 메모리에 기록된 상기 복수의 복조수단의 출력을 상기 심볼결합수단이 순차적으로 판독하도록 상기 메모리를 제어하는 메모리제어부를 포함하며, 상기 기록 동작과 상기 판독 동작은 시간적으로 분리된 것을 특징으로 한다. 본 발명에 의하면 데스큐어를 채널별 FIFO로 구현하는 것이 아니라, 단일 메모리로 구현하게 되며, 이 때 소요되는 게이트의 수가 채널별 FIFO로 구현하는 경우에 비해 약 40%이므로 심볼결합장치를 구성하기 위해 필요한 면적이 약 40%로 절감되는 효과가 있다. 또한 본 발명에 의하면 서비스 종류에 따른 채널 개수의 변경을 용이하게 수용할 수 있는 효과가 있다.

Description

다경로 다이버시티를 위한 심볼결합장치{SYMBOL COMBINING DEVICE FOR MULTI-PATH DIVERSITY}

본 발명은 심볼결합장치에 관한 것으로서, 특히 다경로 다이버시티(multi-path diversity)를 위한 심볼결합장치에 관한 것이다.

IS-95A/B 서비스를 지원하는 단말기의 복조핑거(demodulation finger)는 다경로 다이버시티를 이용하기 위해 통상 4개 이상이 사용되며, 이 때 4개의 핑거는 시간적인 차이를 두고 동작하게 된다. 심볼결합기(symbol combiner)는 각 복조핑거의 결과를 결합하기 위해 일정 주기로 모든 복조핑거의 데이터를 요구하며, 이에 따라 각 핑거에는 선입선출장치(first-in first-out : 이하, "FIFO"라고 함)로 구현된 데스큐어(deskewer)가 데이터의 시간적인 정렬을 수행해야 한다.

도 1은 종래 심볼결합장치(symbol combining device)의 구성도이며, 도 2는 채널별 FIFO로 구성된 종래 데스큐어(deskewer)의 구성도이다. 도 1에 도시되어 있는 바와 같이, 각 복조핑거(demodulating finger : 101, 103, 105)는 서로 구별된 채널의 신호를 복조하며, 이렇게 복조된 신호는 각 해당된 FIFO(107, 109, 111)의 소정 위치에 저장된다. 심볼결합기(113)는 각 FIFO(107, 109, 111)의 소정 위치에 저장된 복조핑거(101, 103, 105)의 복조 결과를 판독하여 결합한다.

도 2에 도시되어 있는 바와 같이, 판독 포인터(read pointer)는 심볼결합기(113)에 의해서 제어되고, 기록 포인터(write pointer)는 복조핑거(101, 103, 105)에 의해서 제어되며, 각 FIFO(107, 109, 111)는 깊이(depth)가 8 심볼인 원형 버퍼(circular buffer)로 구성되어 있다.

각 복조핑거를 통하여 신호가 수신되면 데스큐어에 심볼이 저장되고, 기록 포인터가 하나 증가된다. 그 다음에 수신된 심볼은 증가된 기록 포인터의 위치에 저장된다. 각 복조핑거에 대응되는 데스큐어에 쌓이는 심볼의 도착 순서는 각각 다르다. 신호를 먼저 역확산하는 복조핑거에 대응되는 데스큐어에 쌓이는 심볼의 도착 순서가 늦게 역확산하는 복조핑거에 대응되는 데스큐어에 쌓이는 심볼의 도착 순서보다 빠르다. 그러나 심볼을 결합할 때는 다중경로의 영향으로 인한 심볼 지연(symbol delay)을 고려하여 각 FIFO의 동일한 위치에서 동일한 시점에 심볼을 출력한다.

심볼결합기(symbol combiner)에 의해서 제어되는 데스큐어의 판독 포인터의 동작은 다음과 같다. 대부분의 어플리케이션(application)에서, 가장 먼저 도착한 신호를 복조하는 복조핑거(이하, 기정의 복조핑거(predetermined demodulating finger))는 심볼결합기를 위한 기준 타이밍을 제공한다. 기정의 시간주기(예컨대, 5 심볼들)동안 기다린 후 심볼은 기정의 복조 핑커에 의해서 기록된다. 3개의 복조핑거들이 모두 데이터를 받아들이면, 결합기는 모든 핑커들에서 판독 동작을 수행한다. 이 때, FIFO에서 심볼을 읽는 포인터의 위치들은 모두 동일하고, 판독 동작 후에 판독 포인터가 1만큼 증가된다. 그 다음에 발생되는 판독 동작은 증가된 판독 포인터에 해당하는 위치에서 수행된다. 기입 포인터와 독출 포인터의 지연 시간은 기정의 복조 핑거에 의해서 고정되고, 나머지 두 개의 복조 핑거들의 지연 시간은 슬루잉(slewing)과 시간추적(time tracking)에 의해 변한다.기정의 복조핑거에서 기록 포인터와 판독 포인터의 대부분의 시간 지연은 5 심볼에 연관되나, 기정의 복조핑거에서 기록 포인터와 판독 포인터의 시간 지연은 대개 5 심볼에 연관되나, 기정의 복조 핑거가 최단 경로(earliest path)를 추적하지 못하는 경우를 가정하여 FIFO는 8 심볼의 깊이(depth)로 설계된다.

도 3은 종래 채널별 FIFO에서의 기록/판독을 위한 타이밍도이다. 도 3에 도시되어 있는 바와 같이, 소정 주기(예를 들어, 26.6msec)로 FIFO의 기록 포인터를 초기화시키는 신호인 "기록리셋"이 발생하며, 이 이후에 해당 심볼 주기로 복조핑거에 의해 기록 동작이 일어난다. 이와는 독립적으로 심볼결합기에 의해 같은 심볼 주기로 판독 동작이 일어난다. 채널이 여러 개인 경우 종래의 구현방법에서는 모든 FIFO가 동일한 타이밍에 기록 또는 판독 동작을 수행하였다.

IS-95A에서 단일 경로에 깊이(depth) 8에 불과했던 FIFO가 IS-95B에서는 동일한 깊이의 8개 경로로 확장되었으며, IS-95C에서는 높은 데이터 전송율을 가지는 보조채널(supplemental channel)의 경우 FIFO가 2개 경로와 255 워드 깊이(word depth)를 가지며, IS-95B에 대한 호환성을 유지한다.

한편, FIFO의 에이직(ASIC)을 구현하는 데는 메모리(memory)를 이용하는 방법과 플립플랍(flip-flop) 등 랜덤로직(random logic)을 이용하는 방법이 있다. 랜덤로직을 이용하는 방법은 실리콘 면적이 FIFO 크기에 따라 비례하여 증가하므로 대규모의 FIFO를 구현하는데는 효율적이지 못하다. 메모리를 이용하는 방법은 FIFO 크기가 커질수록 실리콘에서 차지하는 비트당 면적이 작아지므로 대규모 FIFO를 구현하는 데는 효율적이지만 규모가 작은 여러 개의 FIFO가 내장될 때에는 오히려 랜덤로직 방법보다 면적이 커지는 단점이 있다.

IS-95B를 지원하는 복조핑거는 1개의 주채널(fundamental channel : 이하, "FCH"라고 함)과 7개의 보조채널(supplemental channel : 이하, "SCH"라고 함)을 지원하기 위해 동시에 동작할 수 있는 8개의 FIFO가 필요하다. 또한 IS-95C, FCH, SCH, 그리고 제어채널(control channel : 이하, "CCH"라고 함)은 깊이가 16 심볼, 256 심볼 그리고 16 심볼인 FIFO가 각각 2 개씩 필요하다. 왜냐하면, 심볼 데이터(symbol data)가 I아암(in-phase arm), Q아암(quadrature-phade arm) 각각의 데이터 경로를 구성하는 쿼드러츄어 위상천이키잉(quadrature phase shift keying : 이하, "QPSK"라고 함) 형태이기 때문이다.

즉, IS-95C 서비스를 지원하기 위해서는 다음과 같은 크기의 FIFO가 필요하다. FIFO의 크기는 깊이(depth) × 폭(width)의 형식이다.

(1) IS-95B와 호환성 있는 라디오 구성(radio configuration) 1, 2에서

FCH : 16워드 × 10비트

SCH : 16워드 × 10비트 × 7개

삭제

(2) IS-95C 전용의 라디오 구성 3, 4, 5에서

FCH : 16워드 × 10비트 × 2개

SCH : 256워드 × 10비트 × 7개 × 2개

CCH : 16워드 × 10비트 × 2개

이를 랜덤로직으로 구현한다면 실리콘 기판의 많은 면적을 필요로 하므로, 심벌결합장치가 커지는 문제점이 있다.

따라서 본 발명은 여러 채널의 심볼을 결합하는 장치가 좁은 면적을 차지하도록 구성하는 것을 일 목적으로 한다.

또한 본 발명은 채널 개수의 변화에 따른 동작 모드의 변경에 용이하게 적응할 수 있는 심볼결합장치 및 이를 이용한 무선통신용 이동국 단말기를 제공하는 것을 다른 목적으로 한다.

전술한 바와 같은 목적을 달성하기 위하여 본 발명은 다경로 다이버시티를 위한 심볼결합장치에 있어서, 수신된 신호를 복조하는 복수의 복조수단―여기서, 상기 복조수단의 각각은 별개 채널의 신호를 복조함―과, 상기 복수의 복조수단의 출력이 기록되는 메모리와, 상기 메모리에 저장된 상기 복조수단의 출력을 판독하여 결합하는 심볼결합수단과, 상기 복수의 복조수단이 순차적으로 상기 메모리에 접근하여 그 출력을 상기 메모리에 기록하고, 상기 메모리에 기록된 상기 복수의 복조수단의 출력을 상기 심볼결합수단이 순차적으로 판독하도록 상기 메모리를 제어하는 메모리제어부를 포함하며, 상기 기록 동작과 상기 판독 동작은 시간적으로 분리된 것을 일 특징으로 한다.

여기서, 시간적으로 인접한 기록 동작과 판독 동작에서, 상기 메모리에 기록되는 상기 복조수단의 출력과 상기 메모리로부터 판독되는 상기 복조수단의 출력은 채널들 간의 시간차를 보장하기 위하여 상기 심볼결합장치에 제공된다.

여기서, 상기 메모리제어부는 채널의 개수를 지시하는 채널구성신호에 따라, 상기 메모리에 순차적으로 접근하는 복조수단의 수를 결정한다.

여기서, 상기 메모리는 상기 채널 개수보다 작은 개수의 복수의 메모리로 구성된다.

여기서, 각 채널에 대한 상기 기록 동작과 상기 판독 동작은 상기 심볼결합장치 내의 메인 클록(main clock)의 속도로 수행된다.

여기서, 상기 판독 동작은 상기 기록 동작 직후에 수행된다.

또한 본 발명은 무선통신을 위한 이동국 단말기에 있어서, 수신된 신호를 복조하는 복수의 복조수단―여기서, 상기 복조수단의 각각은 별개 채널의 신호를 복조함―과, 상기 복수의 복조수단의 출력이 기록되는 메모리와, 상기 메모리에 저장된 상기 복조수단의 출력을 판독하여 결합하는 심볼결합수단과, 상기 복수의 복조수단이 순차적으로 상기 메모리에 접근하여 그 출력을 상기 메모리에 기록하고, 상기 메모리에 기록된 상기 복수의 복조수단의 출력을 상기 심볼결합수단이 순차적으로 판독하도록 상기 메모리를 제어하는 메모리제어부를 포함하며, 상기 기록 동작과 상기 판독 동작은 시간적으로 분리된 것을 다른 특징으로 한다.

본 발명에 의하면 데스큐어는 채널별 FIFO로 구현하는 것이 아니라, 단일 메모리로 구현된다. 채널별 FIFO로 구현하는 경우에 비해 단일 메모리로 구현하는 경우 필요한 게이트의 수가 약 40%이므로, 본 발명은 심볼결합장치를 구성하기 위해 필요한 면적이 약 40%로 절감되는 효과가 있다. 또한 본 발명에 의하면 서비스 종류에 따른 채널 개수의 변경을 용이하게 수용할 수 있는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 기능의 구성요소는 동일한 참조부호를 사용하여 표시한다.

도 4는 본 발명에 따른 심볼결합장치의 구성도이다. 도 1에 도시된 종래의 심볼결합장치가 각 복조핑거에 대해 별개의 FIFO를 사용하는 것과는 달리, 본 발명에 따른 심볼결합장치는 모든 복조핑거가 동일한 하나의 메모리를 사용한다는 점에서 종래 심볼결합장치와 구별된다. 즉, 종래에는 각 채널별로 데스큐어가 별개의 FIFO로 구성되었는데, 본 발명에서는 하나의 메모리로 구성된다.

도 4에 도시되어 있는 바와 같이, 본 발명에 따른 심볼결합장치는 채널 수에 상당하는 개수의 복조핑거와, 이 복조핑거의 출력이 기록되는 하나의 메모리와, 이 메모리에 기록되어 있는 복조 결과를 판독하여 결합하는 심볼결합기를 구비하고 있다. 복조핑거의 각각은 별개 채널의 신호를 복조한다. 종래의 데스큐어는 채널별로 설치된 별개의 FIFO를 통해 구성되었으므로, 복조핑거의 복조 결과를 데스큐어에 동시에 기록하고, 데스큐어에 기록된 복조 결과를 동시에 판독하는 것이 가능하였다. 그러나 본 발명에서는 하나의 메모리로 복수 채널에 대한 데스큐어가 구성되어 있어서 한번에 1개의 데이터만을 읽거나 쓸 수 있으므로, 복조핑거 출력단의 기록 타이밍과 심볼결합기의 판독 타이밍을 제한해야 한다. 따라서 복수의 복조수단이 순차적으로 메모리에 접근하여 그 출력을 메모리에 기록하고, 메모리에 기록된 복수의 복조수단의 출력이 심볼결합기에 의해 순차적으로 판독되도록 메모리의 입출력을 제어하는 메모리제어부가 구비된다. 여기서 메모리에의 기록 동작과 메모리로부터의 판독 동작은 시간적으로 분리되어 있다. 시간적으로 인접한 기록 동작과 판독 동작에서, 메모리에 기록되는 복조핑거의 출력과 메모리로부터 판독되는 복조핑거의 출력은 채널별로 구별되는 소정의 시간차로 수신된 신호에 해당한다. 본 발명에서 심볼결합기는 누적기(accumulator) 등을 통해 구성될 수 있다.

한편, 요구되는 서비스의 종류, 핸드오프 여부 등의 수신조건에 따라 무선통신용 이동국 단말기가 수신해서 처리해야 하는 채널의 수는 상이하다. 이 수신조건을 지시하는 제어신호를 여기서 채널구성신호라고 하면, 채널구성신호에 따라 이동국 단말기에서 요구되는 복조핑거의 수는 상이하다. 따라서 이동국 단말기에 설치되는 심볼결합장치는 필요한 최대수의 복조핑거를 구비하고 있으면서, 채널구성신호에 따라 다른 수의 복조핑거를 활성화시켜 사용한다. 동시에 메모리제어부에 의한 메모리 입출력도 채널의 수에 따라 순차적으로 이루어진다.

본 실시예에서는 모든 복조핑거에 대한 데스큐어를 하나의 메모리로 구성하였으나, 채널 수보다 작은 개수의 복수(예를 들어, 2개 또는 3개)의 메모리로도 구현할 수 있다. 그러나 메모리의 수가 너무 많아지면 본 발명에 의한 이점은 적어질 것이다.

도 5는 본 발명의 일 실시예에 따른 메모리 기록/판독을 위한 타이밍도로서, 본 실시예는 IS-95B와 호환성있는 IS-95C의 라디오 구성 1, 2에 대한 것이다. 도 5는 32 클럭 동안의 상황을 확대한 것이며, 구간 A에서는 기록 동작이, 구간 B에서는 판독 동작이 일어난다. 기록이나 판독시에는 FCH-I, FCH-Q, SCH1, SCH2, SCH3, SCH4, SCH5, SCH6, SCH7, CCH-I, CCH-Q 순으로 순차적으로 모든 채널의 데이터가 단일 메모리에 쓰여진다. 이 때 판독 구간이 기록 구간 바로 이후에 꼭 오는 것은 아니지만, 도 5에서는 두 구간이 가장 근접했을 때를 도시하고 있다.

도 6은 본 발명의 다른 실시예에 따른 메모리 기록/판독을 위한 타이밍도로서, 본 실시예는 IS-95C 전용의 라디오 구성 3, 4, 5에 대한 것이다. 도 5와 동일한 형태이지만 기록되거나 판독되는 데이터는 FCH-I, FCH-Q, SCH-I, SCH-Q, CCH-I, CCH-Q 순서이다. 이 때 판독 구간이 기록 구간 바로 이후에 오는 경우는 SCH가 최고의 전송율인 614.4sps(symbol per second)으로 설정되었을 때 뿐이며, 그렇지 않은 경우 기록/판독이 반드시 연이어서 이루어지는 것은 아니다. 이 때 판독이나 기록시에 시간적으로 많은 여유가 있으므로 IS-95C에서 추가적으로 지원하는 기능 중에 데스큐어를 필요로 하는 데이터가 있을 경우 별도의 FIFO 없이 현재의 하드웨어 구조로 지원이 가능하다.

본 실시예에 의한 기록/판독 타이밍은 9.804 메인 클록(main clock)으로 동작하는 하드웨어를 기준으로 한 것으로서, 4 PN 칩(chip)마다 1 클럭의 레벨 하이(level high) 구간을 가지고 발생하는 CK32라는 신호와 2 PN 칩마다 1 클럭의 레벨 하이 구간을 가지는 CK16이라는 신호를 추가하여 32 클럭을 주기로 메모리 접근 타이밍을 제어한다. 도 5 및 도 6에서 CK32와 CK16이 겹쳐 발생하는 시점부터 CK32와 CK16이 겹치지 않는 시점까지의 구간 A는 기록 전용 구간으로서, 이때 복조핑거의 각 채널에 대한 데이터가 메모리에 순차적으로 기록된다. 나머지 구간인 구간 B에서 심볼결합기에 의해 각 채널에 대한 데이터가 순차적으로 판독된다. 이와 같이 기록 구간과 판독 구간을 시간적으로 구분함으로써 기록/판독이 충돌하는 경우를 막을 수 있다. 메모리 접근을 위한 메모리 어드레스의 생성은 간단한 카운터와 멀티플렉서의 조합으로 구현할 수 있다.

이러한 타이밍을 이용한 메모리의 크기는 576워드×10비트이며, 메모리의 예상되는 게이트(gate)의 수와 기존의 채널별 FIFO로 구현했을 때의 게이트의 수를 다음의 표 1에 제시하였다.

채널	채널별 FIFO 사용		단일 메모리 사용
채널	크기	게이트 수	크기	게이트 수
FCH	16×10×2(랜덤로직)	2950	576×10×1(SRAM)	10443
SCH	256×20×1(SRAM)+16×10×7(랜덤로직)	19942(9616+10326)
CCH	16×10×2(랜덤로직)	2950
합계		25842		10443

표 1의 게이트 수는 2 입력 NAND 게이트를 단위로 계산된 것이다. 표 1로부터 알 수 있는 바와 같이 데스큐어를 단일 메모리로 구현할 때 채널별 FIFO로 구현할 때에 비해 약 60%의 면적을 절감할 수 있다.

본 실시예는 단지 설명을 위한 것으로서, 본 발명의 권리범위를 한정하는 것은 아니다. 따라서 다양한 변형이나 변경이 가능함을 주목하여야 한다.

전술한 바와 같은 본 발명에 의하면 데스큐어를 채널별 FIFO로 구현하는 것이 아니라, 단일 메모리로 구현하게 되며, 이 때 소요되는 게이트의 수가 채널별 FIFO로 구현하는 경우에 비해 약 40%이므로 심볼결합장치를 구성하기 위해 필요한 면적이 약 40%로 절감되는 효과가 있다. 또한 본 발명에 의하면 서비스 종류에 따른 채널 개수의 변경을 용이하게 수용할 수 있는 효과가 있다.

도 1은 종래 심볼결합장치의 구성도.

도 2는 채널별 FIFO로 구성된 종래 데스큐어(deskewer)의 구성도.

도 3은 종래 채널별 FIFO에서의 기록/판독을 위한 타이밍도.

도 4는 본 발명에 따른 심볼결합장치의 구성도.`

도 5는 본 발명의 라디오 구성 1, 2에 대한 메모리 기록/판독을 위한 타이밍도.

도 6은 본 발명의 라디오 구성 3, 4, 5에 대한 메모리 기록/판독을 위한 타이밍도.

[도면의 부호에 대한 설명]

101, 103, 105 : 복조핑거

107, 109, 111 : FIFO

113 : 심볼결합기

401 : 메모리

403 : 심볼결합기

Claims

다경로 다이버시티를 위한 심볼결합장치에 있어서,

수신된 신호를 복조하는 복수의 복조수단들―여기서, 상기 복조수단의 각각은 별개 채널의 신호를 복조함―과,

상기 복수의 복조수단들의 출력이 기록되는 메모리와,

상기 메모리에 저장된 상기 복조수단들의 출력을 판독하여 결합하는 심볼결합수단과,

상기 복수의 복조수단들이 순차적으로 상기 메모리에 접근하여 그 출력을 상기 메모리에 기록하고, 상기 메모리에 기록된 상기 복수의 복조수단들의 출력을 상기 심볼결합수단이 순차적으로 판독하도록 상기 메모리를 제어하는 메모리제어부를

포함하며,

상기 기록 동작과 상기 판독 동작은 시간적으로 분리된 것을 특징으로 하는 심볼결합장치.
제 1 항에 있어서,

시간적으로 인접한 기록 동작과 판독 동작에서, 상기 메모리에 기록되는 상기 복조수단의 출력과 상기 메모리로부터 판독되는 상기 복조수단의 출력은 채널별로 구별되는 소정의 시간차로 상기 심볼결합장치에 수신된 신호에 해당하는 것을 특징으로 하는 심볼결합장치.
제 1 항에 있어서,

상기 메모리제어부는 채널의 개수를 지시하는 채널구성신호에 따라, 상기 메모리에 순차적으로 접근하는 복조수단의 수를 결정하는 것을 특징으로 하는 심볼결합장치.
제 1 항에 있어서,

상기 메모리는 상기 채널 개수보다 작은 개수의 복수의 메모리로 구성된 것을 특징으로 하는 심볼결합장치.
제 1 항에 있어서,

각 채널에 대한 상기 기록 동작과 상기 판독 동작은 상기 심볼결합장치 내의 메인 클록(main clock)의 속도로 수행되는 것을 특징으로 하는 심볼결합장치.
제 1 항에 있어서,

상기 판독 동작은 상기 기록 동작 직후에 수행되는 것을 특징으로 하는 심볼결합장치.
무선통신을 위한 이동국 단말기에 있어서,

수신된 신호를 복조하는 복수의 복조수단들―여기서, 상기 복조수단의 각각은 별개 채널의 신호를 복조함―과,

상기 복수의 복조수단들의 출력이 기록되는 메모리와,

상기 메모리에 저장된 상기 복조수단들의 출력을 판독하여 결합하는 심볼결합수단과,

상기 복수의 복조수단들이 순차적으로 상기 메모리에 접근하여 그 출력을 상기 메모리에 기록하고, 상기 메모리에 기록된 상기 복수의 복조수단들의 출력을 상기 심볼결합수단이 순차적으로 판독하도록 상기 메모리를 제어하는 메모리제어부를

포함하며,

상기 기록 동작과 상기 판독 동작은 시간적으로 분리된 것을 특징으로 하는 이동국 단말기.
제 7 항에 있어서,

시간적으로 인접한 기록 동작과 판독 동작에서, 상기 메모리에 기록되는 상기 복조수단의 출력과 상기 메모리로부터 판독되는 상기 복조수단의 출력은 채널별로 구별되는 소정의 시간차로 상기 심볼결합장치에 수신된 신호에 해당하는 것을 특징으로 하는 이동국 단말기.
제 7 항에 있어서,

상기 메모리제어부는 채널의 개수를 지시하는 채널구성신호에 따라, 상기 메모리에 순차적으로 접근하는 복조수단의 수를 결정하는 것을 특징으로 하는 이동국 단말기.
제7항에 있어서,

상기 메모리는 상기 채널 개수보다 작은 개수의 복수의 메모리로 구성된 것을 특징으로 하는 이동국 단말기.
제7항에 있어서,

각 채널에 대한 상기 기록 동작과 상기 판독 동작은 상기 심볼결합장치 내의 메인 클록(main clock)의 속도로 수행되는 것을 특징으로 하는 이동국 단말기.
제7항에 있어서,

상기 판독 동작은 상기 기록 동작 직후에 수행되는 것을 특징으로 하는 이동국 단말기.