BRPI0911090B1 - design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram) - Google Patents

design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram) Download PDF

Info

Publication number
BRPI0911090B1
BRPI0911090B1 BRPI0911090A BRPI0911090B1 BR PI0911090 B1 BRPI0911090 B1 BR PI0911090B1 BR PI0911090 A BRPI0911090 A BR PI0911090A BR PI0911090 B1 BRPI0911090 B1 BR PI0911090B1
Authority
BR
Brazil
Prior art keywords
metal
layer
line
mram
bit
Prior art date
Application number
Other languages
English (en)
Inventor
h xia William
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of BRPI0911090A2 publication Critical patent/BRPI0911090A2/pt
Publication of BRPI0911090B1 publication Critical patent/BRPI0911090B1/pt

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

"design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram) " são descritas células de bit de memórias 5 magnetoresistivas de acesso aleatório de transferência de torque por spin (stt-mram). as células de bit incluem uma linha fonte formada em um primeiro plano e uma linha de bits formada em um segundo plano. a linha de bits possui um eixo longitudinal, que é paralelo a um eixo longitudinal da 10 linha fonte e a linha fonte se sobrepõe a pelo menos uma parte da linha de bits.

Description

"DESIGN ESTRUTURAL DE ARRANJO DE CÉLULAS DE BIT DE MEMÓRIA MAGNETORESISTIVA DE ACESSO ALEATÓRIO (MRAM) " .
Campo da Invenção Modalidades exemplares da invenção estão relacionadas a designs estruturais de arranjo de células de bit de Memória de Acesso Aleatório Magneto-resistiva (MRAM Magnetoresistive Random Access Memory). Mais especificamente, modalidades da invenção estão relacionadas a designs estruturais de arranjo de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM - Spin Transfer Torque Magnetoresistive Random Access Memory).
Descrição da Técnica Anterior A Memória de Acesso Aleatório Magneto-resistiva (MRAM) consiste de uma tecnologia de memória não volátil que utiliza elementos magnéticos. Como exemplo, a Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) usa elétrons que se tornam polarizados por spin à medida que os elétrons passam através de um filme ou película fina (filtro de spin). A STT-MRAM é também conhecida como RAM de Transferência de Torque por Spin (STT-RAM - Spin Transfer Torque RAM), RAM de Comutação por Magnetização de Transferência de Torque por Spin (Spin-RAM) , e RAM de Transferência de Momento de Spin (SMT-RAM - Spin Momentum Transfer RAM).
Fazendo referência à Figura 1, é ilustrado um diagrama de uma célula STT-MRAM 100 convencional. A célula de bit STT-MRAM 100 inclui um elemento de armazenamento de junção de túnel magnética (MTJ) 105, um transistor 110, uma linha de bits 120 e a linha de palavras 130. O elemento de armazenamento MTJ é formado, por exemplo, a partir de uma camada fixa e uma camada livre, cada uma das quais podendo manter um campo magnético, separadas por uma camada isolante (barreira de túnel), tal como ilustrado na Figura 1. A célula de bit STT-MRAM 100 inclui também uma linha de fonte 140, um amplificador sensor 150, circuitos de leitura/escrita 160 e referências de linha de bits 170. Os técnicos na área notarão que a operação e a montagem da célula de memória 100 são conhecidas na técnica. Detalhes adicionais podem ser encontrados, por exemplo, em M. Hosomi etc., A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, Proceedings of IEDM Conference (2005) , que é aqui incorporado em sua totalidade pela presente referência.
Fazendo referência à Figura 2, nos esquemas convencionais, as linhas de fonte (SL - Source Line) dos arranjos de células de bit de junção de túnel magnética (MTJ) são dispostas de modo a serem paralelas à linha de bits (BL) ou à linha de palavras. No entanto, nos esquemas convencionais não existe qualquer sobreposição direta e paralela entre a linha de fonte (SL) e a linha de bits (BL) devido às regras de espaçamento de metais e vias. Portanto, o tamanho minimo das células de bit dos esquemas convencionais não pode ser reduzido ou minimizado como consequência das regras de espaçamento de metais e vias. A Figura 3 é uma vista superior de um arranjo de células de bit da junção de túnel magnética (MTJ) possuindo linhas de fonte (SL) dispostas em paralelo às linhas de bits (BL) . Tal como mostrado na Figura 3, as linhas de fonte (SL) não se sobrepõem às linhas de bits (BL) e, portanto, o tamanho das células de bit é limitado pelas regras de espaçamento entre as linhas de fonte (SL) e as linhas de bits (BL).
Resumo da Invenção Modalidades exemplares da invenção estão direcionadas a esquemas estruturais de arranjo de células de bit de Memória de Acesso Aleatório Magneto-resistiva (MRAM). Mais especificamente, as modalidades da invenção estão relacionadas a esquemas estruturais de arranjos de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM). Assim sendo, uma modalidade exemplar da invenção inclui uma célula de bit de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) compreendendo uma linha de fonte formada em um primeiro plano; e uma linha de bits formada em um segundo plano e possuindo um eixo longitudinal, que é paralelo a um eixo longitudinal da linha de fonte, em que a linha de fonte se sobrepõe em pelo menos uma parte da linha de bits.
Outra modalidade exemplar da invenção inclui uma célula de bit de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) que compreende uma primeira camada de metal formando uma linha de bit possuindo um eixo longitudinal em um primeiro plano, e uma segunda camada de metal formando uma linha de fonte possuindo um eixo longitudinal em um segundo plano, em que o eixo longitudinal da primeira camada de metal é paralelo ao eixo longitudinal da segunda camada de metal, e em que a primeira camada de metal sobrepõe pelo menos uma parte da segunda camada de metal.
Outra modalidade exemplar da invenção inclui um arranjo de células de bit de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) que compreende uma pluralidade de células de bit. Cada célula de bit pode incluir uma linha de fonte formada em um primeiro plano, e uma linha de bits formada em um segundo plano e possuindo um eixo longitudinal que é paralelo a um eixo longitudinal da linha de fonte, em que a linha de fonte sobrepõe pelo menos uma parte da linha de bits.
Breve Descrição das Figuras Os desenhos anexos são apresentados para auxiliar a descrição de modalidades da invenção, sendo providos apenas como ilustração das mesmas e não como uma limitação destas.
Figura 1 - ilustra uma célula de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) convencional.
Figura 2 - ilustra um arranjo de células de bit 5 MRAM convencional.
Figura 3 - ilustra uma vista superior de um arranjo de células de bit MRAM convencional.
Figura 4 - ilustra um esquema de uma modalidade de um arranjo de células de bit MRAM. 0 Figura 5 - ilustra uma vista superior de uma modalidade de um arranjo de células de bit MRAM.
Figura 6 - ilustra uma vista superior de uma modalidade de um arranjo de células de bit MRAM.
Figura 7 - ilustra outra vista superior de uma 5 modalidade de um arranjo de células de bit MRAM.
Figura 8 - ilustra uma vista em corte da modalidade de arranjo de células de bit MRAM da Figura 5 ao longo da linha A8-A8.
Figura 9 - ilustra uma vista em corte da 0 modalidade de arranjo de células de bit MRAM da Figura 5 ao longo da linha A9-A9.
Figura 10 - ilustra uma vista em perspectiva de uma modalidade de um arranjo de células de bit MRAM.
Descrição Detalhada da Invenção 5 Aspectos da invenção são descritos na descrição a seguir e nos desenhos relacionados direcionados às modalidades especificas da invenção. Modalidades alternativas podem ser desenvolvidas sem se afastar do escopo da invenção. Além disso, elementos bem conhecidos da 0 invenção não serão descritos em detalhes, ou serão omitidos, de forma a não obscurecer os detalhes relevantes da invenção. O termo "exemplar" é aqui usado exclusivamente com o significado de "servindo como exemplo, caso, ou 5 ilustração". Qualquer modalidade aqui descrita como "exemplar" não deve ser necessariamente considerada como preferida ou vantajosa em relação a outras modalidades. Do mesmo modo, o termo "modalidades da invenção" não requer que todas as modalidades da invenção incluam a característica discutida, vantagem ou modo de operação. A terminologia aqui utilizada serve apenas ao propósito de descrever modalidades especificas, não tencionando limitar modalidades da invenção. Como utilizadas aqui, as formas singulares "um", "uma", "o" e "a" tencionam incluir também as formas plurais, a menos que o contexto indique claramente o contrário. Deve também ficar claro que os termos "compreende", "compreendendo", "inclui" e/ou "incluindo", quando aqui utilizados, especificam a presença de características, recursos, etapas, operações, elementos e/ou componentes descritos, porém não impedem a presença ou adição de um ou mais outros características, recursos, etapas, operações, elementos, componentes e/ou grupos destes.
Modalidades da invenção podem prover um arranjo de células de bit MRAM, que pode reduzir o tamanho da célula de bit. Como exemplo, uma modalidade de um arranjo de células de bit STT-MRAM pode reduzir o tamanho médio da célula de bit ao posicionar pelo menos uma parte da linha de fonte (SL) no topo da linha de bits (BL) , de forma a superar as limitações impostas por regras convencionais de espaçamento de interconexão de metal e via.
As modalidades podem solucionar os problemas dos arranjos de célula de bit MRAM convencionais. As modalidades podem reduzir os tamanhos da célula de bit MTJ ao adicionar interconexões de vias à linha de fonte (SL) e adicionar uma camada de metal fina de topo (por exemplo, M7), de tal forma que a linha de fonte (SL) seja configurada diretamente no topo ou acima (por exemplo, sobrepondo e paralela à) da linha de bits (BL) para superar as limitações das regras de esquemas convencionais de metal e via, dessa forma economizando espaço de silício.
Fazendo referência às Figuras 4 a 10, as modalidades da invenção podem prover um arranjo de células de bit MRAM, que reduz ou minimiza o tamanho da célula de bit. Como exemplo, a Figura 4 ilustra de forma esquemática uma modalidade de um arranjo de células de bit MRAM. Uma modalidade do arranjo de células de bit STT-MRAM pode reduzir o tamanho médio da célula de bit ao posicionar a linha de fonte (SL) sobreposta e paralela (por exemplo, acima) à linha de bits (BL) para solucionar ou superar as limitações resultantes das regras convencionais de espaçamento de interconexões de metal e vias.
Como mostrado na Figura 5, uma célula de bit STT-MRAM 500 exemplar inclui uma linha de fonte (SL) formada em um primeiro plano e uma linha de bits (BL) formada em um segundo plano. A linha de bits (BL) possui um eixo longitudinal, que é paralelo a um eixo longitudinal da linha de fonte (SL) . De acordo com as modalidades exemplares, a linha de fonte (SL) sobrepõe pelo menos uma parte da largura da linha de bits (BL) , reduzindo, desse modo, o tamanho da célula de bit. Em uma modalidade, a linha de fonte (SL) pode se sobrepor substancialmente à largura da linha de bits (BL), desse modo, reduzindo também o tamanho da célula de bit. Como outro exemplo, e tal como mostrado na modalidade exemplar da Figura 5, a linha de fonte (SL) pode se sobrepor completamente à linha de bits (BL) , desse modo, reduzindo também o tamanho da célula de bit.
Na modalidade exemplar ilustrada na Figura 5, o tamanho da célula de bit MTJ é reduzido pela adição de uma camada de metal fina de topo (M7) para formar a linha de fonte (SL) diretamente no topo ou acima (por exemplo, sobrepondo e paralela) da linha de bits (BL). As camadas de metal M5 e M7 são estendidas em uma direção perpendicular - —— ao eixo longitudinal da linha de fonte (SL) e da linha de bits (BL), e no mesmo plano das respectivas camadas de metal M5 e M7, de tal forma que pelo menos uma parte das camadas de metal M5 e M7 não se sobreponha à linha de bits (BL). Uma interconexão de vias conecta (por exemplo, conecta eletricamente) as partes das camadas de metal M5 e M7, entre si, as quais não sobrepõem à linha de bits (BL).
Como exemplo, em uma modalidade, uma parte das camadas de metal M5 e M7 são estendidas em uma direção perpendicular ao eixo longitudinal da linha de fonte (SL) e da linha de bits (BL) , e no mesmo plano das respectivas camadas de metal M5 e M7, para formar extensões laterais (por exemplo, primeira e segunda extensões laterais) . Uma interconexão de via conecta (por exemplo, eletricamente) as extensões laterais uma à outra.
Em uma modalidade, uma camada de metal M6 é formada na área das extensões laterais entre as camadas de metal M5 e M7. A modalidade ilustrativa apresentada na Figura 5 inclui uma interconexão de vias V5 para conectar a extensão lateral da camada de metal M5 à camada de metal M6 e uma interconexão de vias V6 para conectar a camada de metal M6 à extensão lateral da camada de metal M7. Dessa forma, a modalidade pode evitar curtos ou interconexões da linha de fonte (por exemplo, M7) para a linha de bits (BL), o que iria, de outra forma, resultar da sobreposição paralela da linha de fonte (SL) e da linha de bits (BL) . Vistas em corte da modalidade do arranjo de células de bit MRAM da Figura 5 serão descritas mais adiante com referência às Figuras 8 e 9.
Em outra modalidade exemplar, a célula MTJ pode ser deslocada para baixo por uma camada de metal, de tal forma que o metal fino de topo existente (por exemplo, M6) possa ser usado como a linha de fonte (SL) . Assim sendo, nesta modalidade ilustrativa, uma camada de metal adicional (por exemplo, M7) não está incluida na célula de bit. A Figura 6 é uma vista superior de uma modalidade de um arranjo de células de bit MRAM 600, de um modo geral correspondendo à modalidade ilustrada na Figura 5, com elementos similares marcados da mesma forma. A Figura 7 é i outra vista superior de uma modalidade de um arranjo de células de bit MRAM 700, ilustrando uma integração em maior escala das células de bit. A Figura 8 é uma vista em corte da modalidade de um dreno 800 do arranjo de células de bit MRAM da Figura 5 ) ao longo da linha A8-A8. Como apresentado na Figura 8, as camadas de metal Ml, M2, M3, M4, M5 e M6 (BL) estão conectadas entre si através das interconexões de vias VI, V2, V3, V4 e V5, respectivamente. A linha de fonte M7 está configurada em paralelo e em sobreposição à camada de metal > M6 (BL), porém não interconectada. A Figura 9 é uma vista em corte da modalidade de uma fonte 900 do arranjo de células de bit MRAM da Figura 5 ao longo da linha A9-A9. Como mostrado na Figura 9, as camadas de metal Ml, M2, M3, M4 e M5, estão conectadas ) entre si através das interconexões de vias VI, V2, V3 e V4, respectivamente. As camadas de metal M5 e M7 estendem em uma direção perpendicular ao eixo longitudinal da linha de fonte (SL) e da linha de bits (BL) , e no mesmo plano que as respectivas camadas de metal M5 e M7 para formar extensões > laterais (por exemplo, primeira extensão lateral 910 e segunda extensão lateral 920) . Uma camada de metal (por exemplo, M6 na Figura 9) é formada na área das extensões laterais entre as camadas de metal M5 e M7. Por exemplo, como mostrado na modalidade da Figura 9, a camada de metal ) (por exemplo, M6) pode ser formada no mesmo plano da linha de bits (BL), porém eletricamente isolada da linha de bits (BL). A modalidade inclui as interconexões de vias V5 e V6 para conectar a extensão lateral 920 da camada de metal M5 à camada de metal M6 e, a camada de metal M6 à extensão > lateral 910 da camada de metal M7, respectivamente.
Como mostrado na Figura 10, a qual é uma vista em perspectiva de uma modalidade de uma fonte 900 de um arranjo de células de bit MRAM, a linha de fonte (SL) (por exemplo, M7) é configurada em paralelo e em sobreposição à linha de bits (BL), porém não interconectada (por exemplo, não interconectada eletricamente). Dessa forma, as modalidades exemplares podem evitar o curto da linha de fonte (SL) (por exemplo, M7) com a linha de bits (BL) , que iria de outra forma resultar da sobreposição em paralelo da linha de fonte (SL) e da linha de bits (BL), minimizando ou reduzindo o tamanho médio da célula de bit em comparação ao esquema de célula de bit convencional.
De acordo com uma modalidade, uma ou mais interconexões de vias (por exemplo, V5 e V6) e uma camada de metal fina de topo (M7) pode ser projetada para conectar a linha de fonte (SL) do transistor de acesso em uma célula de bit MTJ, de forma que a linha de fonte (SL) possa ser posicionada diretamente no topo ou acima (por exemplo, em sobreposição e paralela) da linha de bits (BL) sem causar curtos ou interconexões da linha de fonte (SL) (por exemplo, M7) com a linha de bits (BL), desse modo reduzindo a área média da célula de bit.
Assim sendo, uma modalidade da invenção pode ser uma célula de bit de uma Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin, (STT-MRAM) incluindo uma linha de fonte (SL) formada em um primeiro plano, e uma linha de bits (BL) formada em um segundo plano, e possuindo um eixo longitudinal, que é paralelo a um eixo longitudinal da linha de fonte (SL), em que a linha de fonte (SL) sobrepõe pelo menos uma parte da linha de bits (BL) . Em uma modalidade, a linha de fonte (SL) pode se sobrepor substancialmente à linha de bits (BL) .
Em uma modalidade, a linha de fonte (SL) inclui uma primeira extensão lateral 910, que estende no primeiro plano e em uma direção perpendicular ao eixo longitudinal da linha de fonte (SL) , de tal forma que uma parte da primeira extensão lateral 910 não se sobreponha à linha de bits (BL).
Em outra modalidade, a linha de fonte é uma primeira camada de metal (por exemplo, M7 (SL)), e a linha de bits é uma segunda camada de metal (por exemplo, BL). A célula de bit pode também incluir uma terceira camada de metal (por exemplo, M5) formada em um terceiro plano e possuindo um eixo longitudinal, que é paralelo ao eixo longitudinal da primeira camada de metal (por exemplo, M7), em que a segunda camada de metal (por exemplo, BL) interpõe a primeira camada de metal (por exemplo, M7) e a terceira camada de metal (por exemplo, M5) . A primeira camada de metal (por exemplo, M7) e/ou a segunda camada de metal (por exemplo, BL) podem sobrepor pelo menos uma parte da terceira camada de metal (por exemplo, M5). A terceira camada de metal (por exemplo, M5) pode incluir uma segunda extensão lateral 920, que estende no terceiro plano e em uma direção perpendicular ao eixo longitudinal da terceira camada de metal (por exemplo, M5). A primeira extensão lateral 910 pode sobrepor à segunda extensão lateral 920 e pode estar eletricamente conectada à segunda extensão lateral 920.
Em uma modalidade, pelo menos uma interconexão de vias (por exemplo, V5, V6, etc.) conecta a primeira extensão lateral 910 à segunda extensão lateral 920. Em outra modalidade, uma quarta camada de metal (por exemplo, M6) interpõe a primeira extensão lateral 910 e a segunda extensão lateral 920. Uma primeira interconexão de vias (por exemplo, V6) conecta a primeira extensão lateral 910 à quarta camada de metal (por exemplo, M6) , e uma segunda interconexão de vias (por exemplo, V5) conecta a quarta camada de metal (por exemplo, M6) à segunda extensão lateral 920. Em uma modalidade, a quarta camada de metal (por exemplo, M6) é formada no segundo plano e pode estar eletricamente isolada da segunda camada de metal (por exemplo, BL).
Em outras modalidades, a célula de bit STT-MRAM pode incluir uma linha de palavra, um elemento de armazenamento, e um transistor de linha de palavra acoplado ao elemento de armazenamento. 0 elemento de armazenamento pode ser uma junção de túnel magnética (MTJ), como ilustrado, por exemplo, na Figura 9, e o transistor de linha de palavra pode estar acoplado em série com a MTJ.
Em outra modalidade, uma célula de bit de uma Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) pode incluir uma primeira camada de metal (por exemplo, M7) formando uma linha de fonte que possua um eixo longitudinal em um primeiro plano, e uma segunda camada de metal (por exemplo, BL) formando uma linha de bits que possua um eixo longitudinal em um segundo plano, em que o eixo longitudinal da primeira camada de metal (por exemplo, M7) é paralelo ao eixo longitudinal da segunda camada de metal (por exemplo, BL) , e em que a primeira camada de metal (por exemplo, M7) sobrepõe pelo menos uma parte da segunda camada de metal (por exemplo, BL).
Em outra modalidade, um arranjo de células de bit de uma Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM) inclui uma pluralidade de células de bit. Cada célula de bit inclui uma linha de fonte formada em um primeiro plano, e uma linha de bits formada em um segundo plano, e possui um eixo longitudinal, que é paralelo a um eixo longitudinal da linha de fonte, em que a linha de fonte sobrepõe (por exemplo, no topo ou abaixo) pelo menos uma parte da linha de bits. As modalidades exemplares de um arranjo de células de bit STT-MRAM podem reduzir o tamanho médio da célula de bit ao posicionar a linha de fonte (SL) sobrepondo, e de um modo geral em paralelo, à linha de bits (BL) para reduzir a área usada em configurações convencionais de interconexões de metal e vias. As modalidades dos arranjos de células de bit MRAM podem reduzir os tamanhos das células de bit ao adicionar interconexões de vias à linha de fonte (SL) e ao adicionar uma camada de metal fina de topo (por exemplo, M7) , tal que a linha de bits (BL) é configurada para estar diretamente no topo ou acima da linha de bits (BL) , para superar as limitações convencionais das regras de esquemas de metal e vias, desse modo economizando espaço.
Enquanto a descrição acima apresenta modalidades ilustrativas da invenção, deve ser observado, que várias mudanças e modificações poderíam ser feitas aqui sem sair do escopo da invenção como definido pelas reivindicações apensas. As funções, etapas e/ou ações das reivindicações de método de acordo com as modalidades da invenção descritas aqui não necessitam ser realizadas em qualquer ordem particular. Em adição, embora elementos da invenção possam ser descritos ou reivindicados no singular, o plural é contemplado a menos que uma limitação ao singular seja explicitamente indicada.
REIVINDICAÇÕES

Claims (8)

1. Célula de bit de Memória de Acesso Aleatório Magneto-resistiva de Transferência de Torque por Spin (STT-MRAM), caracterizada por compreender: uma linha de fonte formada em um primeiro plano, incluindo uma primeira extensão lateral (910) que estende a linha de fonte no primeiro plano em uma direção perpendicular ao eixo longitudinal da linha de fonte de modo que uma porção da primeira extensão lateral (910) não esteja se sobrepondo com uma segunda camada de metal, a qual forma uma linha de bits; e a segunda camada de metal formada em um segundo plano e possuindo um eixo longitudinal que é paralelo ao eixo longitudinal da primeira camada de metal, em que a primeira camada de metal se sobrepõe a pelo menos uma porção da segunda camada de metal, a célula de bit compreendendo ainda: uma terceira camada de metal formada em um terceiro plano e possuindo um eixo longitudinal que é paralelo ao eixo longitudinal da primeira camada de metal, a terceira camada de metal incluindo uma segunda extensão lateral que se estende no terceiro plano e em uma direção perpendicular ao eixo longitudinal da terceira camada de metal, em que a segunda camada de metal interpõe a primeira camada de metal e a terceira camada de metal, em que a primeira extensão lateral (910) sobrepõe a segunda extensão lateral e é conectada eletricamente à segunda extensão lateral, por pelo menos uma interconexão de vias, em uma fonte (900) da célula de bit, compreendendo ainda: uma interconexão de vias adicional entre a segunda camada de metal e a terceira camada de metal em um dreno (800) da célula de bit; e um elemento de armazenamento eletricamente conectado à linha de bits e à terceira camada de metal pela dita interconexão de vias; em que a linha de fonte é eletricamente conectada à uma fonte de um transistor e a linha de bits é eletricamente conectada a um dreno do transistor.
2. Célula de bit STT-MRAM, de acordo com a reivindicação 1, caracterizada pela primeira camada de metal e/ou a segunda camada de metal sobreporem pelo menos uma parte da terceira camada de metal.
3. Célula de bit STT-MRAM, de acordo com a reivindicação 1, caracterizada por compreender também: uma quarta camada de metal interpondo a primeira extensão lateral e a segunda extensão lateral; uma primeira interconexão de vias que conecta a primeira extensão lateral a quarta camada de metal; e uma segunda interconexão de vias que conecta a quarta camada de metal a segunda extensão lateral.
4. Célula de bit STT-MRAM, de acordo com a reivindicação 3, caracterizada pela quarta camada de metal ser formada no segundo plano e estar eletricamente isolada da segunda camada de metal.
5. Célula de bit STT-MRAM, de acordo com a reivindicação 1, caracterizada pela linha de fonte sobrepor substancialmente a linha de bits.
6. Célula de bit STT-MRAM, de acordo com a reivindicação 1, caracterizada por compreender também: uma linha de palavras; um elemento de armazenamento; e um transistor de linha de palavras acoplado ao elemento de armazenamento.
7. Célula de bit STT-MRAM, de acordo com a reivindicação 6, caracterizada pelo elemento de armazenamento ser uma junção de túnel magnética (MTJ) e em que o transistor de linha de palavra está acoplado em série com a MTJ.
8. Arranjo de célula de bit STT-MRAM caracterizada por compreender: uma pluralidade de células de bit conforme definidas na reivindicação 1.
BRPI0911090 2008-04-04 2009-03-23 design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram) BRPI0911090B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/098,017 US8159870B2 (en) 2008-04-04 2008-04-04 Array structural design of magnetoresistive random access memory (MRAM) bit cells
PCT/US2009/037935 WO2009123874A1 (en) 2008-04-04 2009-03-23 Array structural design of magnetoresistive random access memory (mram) bit cells

Publications (2)

Publication Number Publication Date
BRPI0911090A2 BRPI0911090A2 (pt) 2018-03-20
BRPI0911090B1 true BRPI0911090B1 (pt) 2019-12-10

Family

ID=40940420

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI0911090 BRPI0911090B1 (pt) 2008-04-04 2009-03-23 design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram)

Country Status (12)

Country Link
US (2) US8159870B2 (pt)
EP (1) EP2269192B1 (pt)
JP (1) JP5575745B2 (pt)
KR (1) KR101227675B1 (pt)
CN (2) CN102017004B (pt)
BR (1) BRPI0911090B1 (pt)
CA (1) CA2719700C (pt)
ES (1) ES2401142T3 (pt)
MX (1) MX2010010909A (pt)
RU (1) RU2464654C2 (pt)
TW (1) TWI409814B (pt)
WO (1) WO2009123874A1 (pt)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088465B2 (ja) * 2006-07-12 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8710602B2 (en) * 2011-12-20 2014-04-29 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
WO2014204492A1 (en) * 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array
KR102074943B1 (ko) 2013-08-30 2020-02-07 삼성전자 주식회사 자기 메모리 소자
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
WO2016048317A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Strain assisted spin torque switching spin transfer torque memory
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
US9721634B2 (en) 2015-04-27 2017-08-01 Qualcomm Incorporated Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
WO2017052561A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Memory with high overlay tolerance
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
WO2017052586A1 (en) * 2015-09-25 2017-03-30 Intel Corporation High density memory array with self-aligned via
US10340445B2 (en) 2015-09-25 2019-07-02 Intel Corporation PSTTM device with bottom electrode interface material
WO2017052622A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Spin hall effect mram with thin-film selector
CN108028313B (zh) 2015-09-25 2022-04-15 英特尔公司 具有多层过滤器堆叠体的psttm器件
KR20170064052A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 스위칭 소자 및 반도체 메모리를 포함하는 전자 장치
US9715916B1 (en) 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
KR102379706B1 (ko) 2017-10-25 2022-03-28 삼성전자주식회사 가변 저항 메모리 소자
KR20190122421A (ko) * 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
US11151296B2 (en) * 2018-05-18 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array circuit
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
JP2020035976A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11244983B2 (en) 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
CN112837723A (zh) * 2019-11-22 2021-05-25 上海磁宇信息科技有限公司 错层式金属位线走线的磁性随机存储器存储阵列
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117169A (ja) * 1988-10-27 1990-05-01 Sony Corp メモリ装置
JPH04125962A (ja) * 1990-09-18 1992-04-27 Sony Corp メモリ装置
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
JP4731041B2 (ja) 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3527230B2 (ja) * 2001-06-19 2004-05-17 松下電器産業株式会社 磁気メモリの駆動方法
EP1321941B1 (en) * 2001-12-21 2005-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
JP3887272B2 (ja) * 2001-12-21 2007-02-28 株式会社東芝 磁気ランダムアクセスメモリの読み出し方法
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
RU2310928C2 (ru) 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
JP2007081161A (ja) * 2005-09-14 2007-03-29 Fujitsu Ltd 磁気抵抗素子メモリとその製造方法
JP4799218B2 (ja) * 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells

Also Published As

Publication number Publication date
CN103956180B (zh) 2017-09-12
CA2719700C (en) 2014-01-28
US20090251949A1 (en) 2009-10-08
BRPI0911090A2 (pt) 2018-03-20
TWI409814B (zh) 2013-09-21
CN102017004A (zh) 2011-04-13
KR101227675B1 (ko) 2013-01-29
WO2009123874A1 (en) 2009-10-08
RU2464654C2 (ru) 2012-10-20
TW201003652A (en) 2010-01-16
EP2269192A1 (en) 2011-01-05
CA2719700A1 (en) 2009-10-08
RU2010145133A (ru) 2012-05-20
US20130100732A1 (en) 2013-04-25
MX2010010909A (es) 2010-11-04
CN102017004B (zh) 2014-06-25
JP2011519476A (ja) 2011-07-07
EP2269192B1 (en) 2013-02-13
ES2401142T3 (es) 2013-04-17
KR20100125478A (ko) 2010-11-30
JP5575745B2 (ja) 2014-08-20
US8159870B2 (en) 2012-04-17
US8625341B2 (en) 2014-01-07
CN103956180A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
BRPI0911090B1 (pt) design estrutural de arranjo de células de bit de memória magnetoresistiva de acesso aleatório (mram)
KR100514958B1 (ko) 안정된 데이터 판독 및 기록이 실행 가능한 박막 자성체기억 장치
US7742328B2 (en) Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
KR101263241B1 (ko) 대칭적 ｓｔｔ­ｍｒａｍ 비트 셀 설계
JP2003347518A (ja) マグネティックラム
US10797224B2 (en) Magnetoresistive device and method of fabricating same
JP2005191523A (ja) マグネチックラム
JP2004119897A (ja) 半導体記憶装置
JP5300959B2 (ja) 薄膜磁性体記憶装置
JP4068337B2 (ja) 磁気ランダムアクセスメモリ
JP2009054698A (ja) 磁気記憶装置
JP2008085349A (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06T Formal requirements before examination [chapter 6.20 patent gazette]
B15K Others concerning applications: alteration of classification

Free format text: A CLASSIFICACAO ANTERIOR ERA: G11C 11/16

Ipc: G11C 11/16 (1968.09), G11C 5/06 (1968.09), H01L 29

B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 10 (DEZ) ANOS CONTADOS A PARTIR DE 10/12/2019, OBSERVADAS AS CONDICOES LEGAIS. (CO) 10 (DEZ) ANOS CONTADOS A PARTIR DE 10/12/2019, OBSERVADAS AS CONDICOES LEGAIS