ES2401142T3 - Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM) - Google Patents

Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM) Download PDF

Info

Publication number
ES2401142T3
ES2401142T3 ES09727965T ES09727965T ES2401142T3 ES 2401142 T3 ES2401142 T3 ES 2401142T3 ES 09727965 T ES09727965 T ES 09727965T ES 09727965 T ES09727965 T ES 09727965T ES 2401142 T3 ES2401142 T3 ES 2401142T3
Authority
ES
Spain
Prior art keywords
metal layer
mram
binary cell
lateral extension
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09727965T
Other languages
English (en)
Inventor
William H. Xia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2401142T3 publication Critical patent/ES2401142T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

Una célula binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STTMRAM)que comprende: una primera capa de metal que forma una línea de fuente en un primer plano, que incluye una primeraextensión (910) lateral que extiende la línea de fuente en el primer plano y en una dirección perpendicular a uneje longitudinal de la línea de fuente, de manera que una porción de la primera extensión (910) lateral no sesolapa con una segunda capa de metal, que forma una línea de bit; y una segunda capa de metal formada enun segundo plano y que tiene un eje longitudinal que es paralelo al eje longitudinal de la primera capa de metal,en la que la primera capa de metal se solapa al menos con una porción de la segunda capa demetalcomprendiendo la célula binaria adicionalmente: una tercera capa de metal formada en un tercer plano y que tiene un eje longitudinal que es paralelo al ejelongitudinal de la primera capa de metal, incluyendo la tercera capa de metal una segunda extensiónlateral se extiende en el tercer plano y en una dirección perpendicular al eje longitudinal de la tercera capade metal, en la que la segunda capa de metal interpone la primera capa de metal y la tercera capa de metal, en laque la primera extensión (910) lateral solapa con la segunda extensión lateral y se conecta eléctricamentecon la segunda extensión lateral, mediante al menos una interconexión transversal, en una fuente (900)de la célula binaria, que comprende adicionalmente: una interconexión transversal adicional entre la segunda capa de metal y la tercera capa de metal en undrenador (800) de la célula binaria; y un elemento de almacenamiento conectado eléctricamente a la línea de bit y a la tercera capa de metalmediante dicha interconexión transversal adicional; en la que la línea de fuente está eléctricamente conectada a una fuente de un transistor y la línea de bitestá eléctricamente conectada a un drenador del transistor.

Description

Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM)
Campo de la divulgación
Las realizaciones ejemplares de la invención se refieren a diseños estructurales de series de células binarias de Memoria de Acceso Aleatorio Magnetoresistiva (MRAM). Más particularmente, las realizaciones de la invención se refieren a diseños estructurales de series de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM).
Antecedentes
La Memoria de Acceso Aleatorio Magnetoresistiva (MRAM) es una tecnología de memoria no volátil que usa elementos magnéticos. Por ejemplo, la Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) usa electrones que se hacen polarizados en giro como los electrones que pasan a través de una película fina (filtro de giro). Se conoce también la STT-MRAM como RAM de Transferencia de Par de Giro (STT-RAM), RAM de Conmutación de Magnetización de Transferencia de Par de Giro (Spin-RAM) y Transferencia de Momento de Giro (SMT-RAM).
Con referencia a la Figura 1, se ilustra un diagrama de una célula 100 STT-MRAM convencional. La celda 100 binaria STT-MRAM incluye el elemento 105 de almacenamiento de unión de túnel magnético (MTJ), transistor 110, línea 120 de bit y línea 130 de palabra. El elemento de almacenamiento MTJ se forma, por ejemplo, a partir de una capa fijada y una capa libre, cada una de las cuales puede mantener un campo magnético, separado por una capa de aislante (barrera de túnel) como se ilustra en la Figura 1. La célula 100 binaria STT-MRAM también incluye una línea 140 de fuente, amplificador 150 de sentido, circuitería 160 de lectura / escritura y referencia 170 de línea de bit. Los expertos en la materia apreciarán que la operación y construcción de la célula 100 de memoria es conocida en la técnica. Se proporcionan detalles adicionales, por ejemplo, en M. Hosomi, y col., A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM, proceedings of IEDM conference (2005).
Con referencia a la Figura 2, en diseños convencionales, se disponen las líneas de fuente (SL) de las series de célula binaria de unión de túnel magnético (MTJ) para que sean paralelas a la línea de bit (BL) o la línea de palabra. Sin embargo, en diseños convencionales no hay solapamiento directo y paralelo entre la línea de fuente (SL) y la línea de bit (BL) debido a las reglas de espaciado de medios y metales . Por lo tanto, no se pude reducir o minimizar el tamaño mínimo de célula binaria como un resultado de las reglas de espaciado de metales y medios.
La Figura 3 es una vista de exploración de arriba a abajo de una serie de célula binaria de unión de túnel magnético (MTJ) convencionales que tienen líneas de fuente (SL) dispuestas paralelas a las líneas de bits (BL). Como se muestra en la Figura 3, las líneas de fuente (SL) no solapan las líneas de bits (BL), y por lo tanto, se limita el tamaño de célula binaria mediante las reglas de espaciado entre las líneas de fuente (SL) y las líneas de bits (BL). Se considera que la técnica anterior más reciente es el documento EP 1 321 941, que muestra un esquema de conexión de línea de fuente convencional de una célula binaria.
Sumario
Las realizaciones ejemplares de la invención se refieren a diseños estructurales de series de células binarias de Memoria de Acceso Aleatorio Magnetoresistiva (MRAM). Más particularmente, las realizaciones de la invención se refieren a diseños estructurales de series de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (SST-MRAM). Por consiguiente, una realización ejemplar de la invención puede incluir una celda binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) como se describe en la reivindicación 1.
Breve descripción de los dibujos
Se presentan los dibujos adjuntos se presentan para ayudar en la descripción de realizaciones de la invención y se proporcionan únicamente para ilustración de las realizaciones y no como limitación de las mismas.
La Figura 1 ilustra una célula de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) convencional.
La Figura 2 es una ilustración de una serie de célula binaria MRAM convencional.
La Figura 3 es una vista de exploración de arriba a abajo de una serie de célula binaria MRAM convencional.
La Figura 4 es un esquema de una realización de una serie de célula binaria MRAM.
La Figura 5 es una ilustración de arriba a abajo de una realización de una serie de célula binaria MRAM.
La Figura 6 es una vista de exploración de arriba a abajo de una realización de una serie de célula binaria MRAM.
La Figura 7 es otra vista de exploración de arriba a abajo de una realización de una serie de célula binaria MRAM.
La Figura 8 es una ilustración de sección transversal de la realización de la serie de célula binaria MRAM de la Figura 5 a lo largo de A8-A8.
La Figura 9 es una ilustración de sección transversal de la realización de la serie de célula binaria MRAM de la Figura 5 a lo largo de A9-A9.
La Figura 10 es una ilustración en perspectiva de una realización de una serie de célula binaria MRAM.
Descripción detallada
Se desvelan aspectos de la invención en la siguiente descripción y los dibujos relacionados se refieren a realizaciones específicas de la invención. Se pueden establecer realizaciones alternativas sin alejarse del alcance de la invención. Adicionalmente, no se describirán en detalle elementos de la invención bien conocidos o se omitirán para no oscurecer los detalles relevantes de la invención.
La palabra “ejemplar” se usa en el presente documento con el significado de “servir como un ejemplo, caso o ilustración”. Cualquier realización descrita en el presente documento como “ejemplar” no se debe interpretar necesariamente como preferida o ventajosa sobre otras realizaciones. De manera similar, la expresión “realizaciones de la invención” no requiere que todas las realizaciones de la invención incluyan la característica, ventaja o modo de operación analizados.
La terminología usada en el presente documento es para el fin de describir realizaciones particulares únicamente y no pretende ser limitante de realizaciones de la invención. Como se usa en el presente documento, las formas singulares “un”, “una” y “el”, “la” pretenden incluir las formas plurales asimismo, a menos que el contexto claramente indique de otra manera. Se entenderá adicionalmente que los términos “comprende”, “que comprende”, “incluye” y/o “que incluye”, cuando se usan en el presente documento, especifican la presencia de las características establecidas, enteros, etapas, operaciones, elementos y/o componentes, pero no impide la presencia o adición de una o más otras características, enteros, etapas, operaciones, elementos, componentes y/o grupos de los mismos.
Las realizaciones de la invención pueden proporcionar una serie de célula binaria MRAM que puede reducir el tamaño de célula binaria. Por ejemplo, una realización de una serie de célula binaria STT-MRAM puede reducir el tamaño de célula binaria promedio colocando al menos una porción de la línea de fuente (SL) en la parte superior de la línea de bit (BL) de modo que puede superar las limitaciones impuestas por el metal convencional y mediante reglas de espaciado de interconexión.
Las realizaciones pueden solucionar los problemas de las series de célula binaria MRAM convencionales. Las realizaciones pueden reducir los tamaños de célula binaria MTJ añadiendo mediante interconexiones a la línea de fuente (SL) y añadiendo una capa de metal fina en la parte superior (por ejemplo, M7) de manera que se configura la línea de fuente (SL) para que esté directamente en la parte superior de o por encima de (por ejemplo, solapando y paralela a) la línea de bit (BL) para superar el metal principal convencional y mediante limitaciones de regla de diseño, ahorrando de esta manera espacio de silicio.
Con referencia a las Figuras 4-10, las realizaciones de la invención pueden proporcionar una matriz de célula binaria MRAM que reduce o minimiza el tamaño de célula binaria. Por ejemplo, la Figura 4 ilustra esquemáticamente una realización de una matriz de célula binaria MRAM. Una realización de la matriz de célula binaria STT-MRAM puede reducir el tamaño de célula binaria promedio colocando la línea de fuente (SL) solapando y paralela a (por ejemplo, por encima) de la línea de bit (BL) para resolver o superar limitaciones que dan como resultado del metal convencional y mediante reglas de espaciado de interconexión. Como se muestra en la Figura 5, una célula 500 binaria STT-MRAM ejemplar incluye una línea de fuente (SL) formada en un primer plano y una línea de bit (BL) formada en un segundo plano. La línea de bit (BL) tiene un eje longitudinal que es paralelo a un eje longitudinal de la línea de fuente (SL). De acuerdo con las realizaciones ejemplares, la línea de fuente (SL) solapa al menos con una porción de la anchura de la línea binaria (BL), reduciendo de esta manera el tamaño de célula binaria. En una realización, la línea de fuente (SL) puede solapar sustancialmente la anchura de la línea de bit (BL), reduciendo adicionalmente de esta manera el tamaño de célula binaria. Como otro ejemplo, como se muestra en la realización ejemplar de la Figura 5, la línea de fuente (SL) puede solapar completamente la línea de bit (BL), reduciendo adicionalmente de esta manera el tamaño de célula binaria.
En la realización ejemplar ilustrada en la Figura 5, se reduce el tamaño de célula binaria MTJ añadiendo una capa de metal fina en la parte superior (M7) para formar la línea de fuente (SL) directamente en la parte superior de o por encima (por ejemplo, solapando y paralela a) la línea de bit (BL). Las capas de metal M5 y M7 se extienden en una dirección perpendicular al eje longitudinal de la línea de fuente (SL) y a la línea de bit (BL) y en el mismo plano al igual que las capas de metal respectivas M5 y M7 de manera que al menos una porción de las capas de metal M5 y M7 no se solapa con la línea de bit (BL). Una interconexión transversal conecta (por ejemplo, conecta eléctricamente) las porciones de las capas de metal M5 y M7, que no se solapan con la línea de bit (BL), entre sí.
Por ejemplo, en una realización, una porción de las capas de metal M5 y M7 se extiende en una dirección perpendicular al eje longitudinal de la línea de fuente (SL) y a la línea de bit (BL) y en el mismo plano al igual que las capas de metal M5 y M7 respectivas para formar extensiones laterales (por ejemplo, primera y segunda extensiones laterales). Una interconexión transversal conecta (por ejemplo, conecta eléctricamente) las extensiones laterales entre sí.
En una realización, se forma una capa de metal M6 en el área de las extensiones laterales entre las capas de metal M5 y M7. La realización ilustrativa mostrada en la Figura 5 incluye una interconexión transversal V5 para conectar la extensión lateral de la capa de metal M5 a la capa de metal M6 y una interconexión transversal V6 para conectar la capa de metal M6 a la extensión lateral de la capa de metal M7. Por lo tanto, la realización puede evitar cortar o interconectar la línea de fuente (por ejemplo, M7) a la línea de bit (BL) que, por lo demás, sería el resultado del solapamiento paralelo de la línea de fuente (SL) y la línea de bit (BL). Se describen a continuación ilustraciones de sección transversal de la realización de la matriz de célula binaria MRAM de la Figura 5 con referencia a las Figuras 8 y 9.
En otra realización ejemplar; se puede mover la célula MTJ una capa de metal hacia abajo, de manera que se puede usar el metal fino de la parte superior existente (por ejemplo, M6) como la línea de fuente (SL). Por consiguiente, en esta realización ilustrativa, no se incluye una capa de metal adicional (por ejemplo, M7) en la célula binaria.
La Figura 6 es una vista de exploración de arriba a abajo de una realización de una matriz 600 de célula binaria MRAM, que generalmente corresponde a la realización ilustrada en la Figura 5, con elementos similares que se etiquetan igual. La Figura 7 es otra vista de exploración de arriba a abajo de una realización de una matriz 700 de célula binaria MRAM que ilustra una mayor integración de escala de las células binaria.
La Figura 8 es una ilustración de sección transversal de la realización de un drenador 800 de la matriz de célula binaria MRAM de la Figura 5 a lo largo de A8-A8. Como se muestra en la Figura 8, se conectan las capas de metal M1, M2, M3, M4, M5 y M6 (BL) entre sí mediante interconexiones transversales V1, V2, V3, V4 y V5, respectivamente. Se configura la línea de fuente M7 para que sea paralela a y que solape con la capa de metal M6 (BL) pero no se interconecte.
La Figura 9 es una ilustración de sección transversal de la realización de una fuente 900 de la matriz de célula binaria MRAM de la Figura 5 a lo largo de A9-A9. Como se muestra en la Figura 9, se conectan las capas de metal M1, M2, M3, M4 y M5 entre sí mediante interconexiones transversales V1, V2, V3 y V4, respectivamente. Se extienden las capas de metal M5 y M7 en una dirección perpendicular al eje longitudinal de la línea de fuente (SL) y a la línea de bits (BL) y en el mismo plano que las capas de metal M5 y M7 respectivas para formar extensiones laterales (por ejemplo, primera extensión 910 lateral y una segunda extensión 920 lateral). Se forma una capa de metal (por ejemplo, M6 en la Figura 9) en el área de las extensiones laterales entre las capas de metal M5 y M7. Por ejemplo, como se muestra en la realización de la Figura 9, se puede formar la capa de metal (por ejemplo, M6) en el mismo plano que la línea de bit (BL), pero aislada eléctricamente de la línea de bit (BL). La realización incluye interconexiones transversales V5 y V6 para conectar la extensión 920 lateral de la capa de metal M5 a la capa de metal M6 y la capa de metal M6 a la extensión 910 lateral de la capa M7 de metal, respectivamente.
Como se muestra en la Figura 10, que es una ilustración en perspectiva de una realización de una fuente 900 de una matrizde célula binaria MRAM, se configura la línea de fuente (SL) (por ejemplo, M7) para que sea paralela a y que solape con la línea de bit (BL) pero no se interconecte (por ejemplo, no se interconecte eléctricamente). Por lo tanto, las realizaciones ejemplares pueden evitar cortar la línea de fuente (SL) (por ejemplo, M7) a la línea de bit (BL) que, por lo demás, sería el resultado del solapamiento paralelo de la línea de fuente (SL) y la línea de bit (BL), mientras que minimiza o reduce el tamaño de célula binaria promedio comparado con el diseño de célula binaria convencional.
De acuerdo con una realización, se pueden diseñar una o más interconexiones transversales (por ejemplo, V5 y V6) y una capa de metal fina en la parte superior (M7) para conectar la línea de fuente (SL) del transistor de acceso en una célula binaria MTJ de modo que se puede colocar la línea de fuente (SL) directamente en la parte superior de o por encima (por ejemplo, solapando y paralela a) de la línea de bit (BL) sin cortar o interconectar la línea de fuente (SL) (por ejemplo, M7) a la línea de bit (BL), reduciendo de esta manera el área de célula binarias promedio.
Por consiguiente, una realización de la invención puede ser una célula binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) que incluye una línea de fuente (SL) formada en un primer plano, y una línea de bits (BL) formada en un segundo plano y que tiene un eje longitudinal que es paralelo a un eje longitudinal de la línea de fuente (SL), en el que la línea de fuente (SL) solapa al menos una porción de la línea de bit (BL). En una realización, la línea de fuente (SL) puede solapar sustancialmente la línea de bit (BL).
En una realización, la línea de fuente (SL) incluye una primera extensión 910 lateral que se extiende en el primer plano y en una dirección perpendicular al eje longitudinal de la línea de fuente (SL) de manera que una porción de la primera extensión 910 lateral no se solapa con la línea de bit (BL).
En otra realización, la línea de fuente es una primera capa de metal (por ejemplo, M7 (SL)) y la línea de bit es una segunda capa de metal (por ejemplo, BL). La célula binaria también puede incluir una tercera capa de metal (por
ejemplo, M5) formada en un tercer plano y que tiene un eje longitudinal que es paralelo al eje longitudinal de la primera capa de metal (por ejemplo, M7), en el que la segunda capa de metal (por ejemplo, BL) interpone la primera capa de metal (por ejemplo, M7) y la tercera capa de metal (por ejemplo, M5). La primera capa de metal (por ejemplo, M7) y/o la segunda capa de metal (por ejemplo, BL) pueden solapar al menos con una porción de la tercera capa de metal (por ejemplo, M5).
La tercera capa de metal (por ejemplo, M5) puede incluir una segunda extensión 920 lateral que se extiende en el tercer plano y en una dirección perpendicular al eje longitudinal de la tercera capa de metal (por ejemplo, M5). La primera extensión 910 lateral puede solapar con la segunda extensión 920 lateral y se puede conectar eléctricamente a la segunda extensión 920 lateral.
En una realización, al menos una interconexión transversal (por ejemplo, V5, V6, etc.) conecta la primera extensión 910 lateral con la segunda extensión 920 lateral. En otra realización, una cuarta capa de metal (por ejemplo, M6) interpone la primera extensión 910 lateral y la segunda extensión 920 lateral. Una primera interconexión transversal (por ejemplo, V6) conecta la primera extensión 910 lateral con la cuarta capa de metal (por ejemplo, M6), y una segunda interconexión transversal (por ejemplo, V5) conecta la cuarta capa de metal (por ejemplo, M6) con la segunda extensión 920 lateral. En una realización, se forma la cuarta capa de metal (por ejemplo, M6) en el segundo plano y se puede aislar eléctricamente de la segunda capa de metal (por ejemplo, BL).
En otras realizaciones, la célula binaria STT-MRAM puede incluir una línea de palabra, un elemento de almacenamiento y un transistor de línea de palabra acoplado al elemento de almacenamiento. El elemento de almacenamiento puede ser una unión de túnel magnético (MTJ), como se ilustra por ejemplo en la Figura 9, y se puede acoplar el transistor de línea de palabra en serie con la MTJ.
En otra realización, una célula binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) puede incluir una primera capa de metal (por ejemplo, M7) que forma una línea de fuente que tiene un eje longitudinal en un primer plano, y una segunda capa de metal (por ejemplo, BL) que forma una línea binaria que tiene un eje longitudinal en un segundo plano, en el que el eje longitudinal de la primera capa de metal (por ejemplo, M7) es paralelo al eje longitudinal de la segunda capa de metal (por ejemplo, BL), y en el que la primera capa de metal (por ejemplo, M7) solapa al menos una porción de la segunda capa de metal (por ejemplo, BL).
En otra realización, la matrizde célula binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) incluye una pluralidad de células binaria. Cada bit incluye una línea de fuente formada en un primer plano, y una línea de bit formada en un segundo plano y que tiene un eje longitudinal que es paralelo a un eje longitudinal de la línea de fuente, en el que la línea de fuente solapa (por ejemplo, en la parte superior o inferior) con al menos una porción de la línea de bit. Las realizaciones ejemplares de una matriz de célula binaria STT-MRAM pueden reducir el tamaño de célula binaria promedio colocando la línea de fuente (SL) solapando y generalmente paralela a la línea de bit (BL) para reducir el área usada en configuraciones de interconexión de metales y medios convencionales. Las realizaciones de las matrice de células binarias MRAM pueden reducir los tamaños de célula binaria añadiendo interconexiones transversales a la línea de fuente (SL) y añadiendo una capa de metal fina en la parte superior (por ejemplo, M7) de manera que se configura la línea de fuente (SL) para que esté directamente en la parte superior de o por encima de la línea de bit (BL) para superar las principales limitaciones de la regla de diseño de metales y medios convencionales, ahorrando espacio de esta manera.
Aunque la divulgación anterior muestra realizaciones ilustrativas de la invención, debe observarse que se podrían realizar diversos cambios y modificaciones en el presente documento sin alejarse del alcance de la invención como se define mediante las reivindicaciones adjuntas. No es necesario realizar las funciones, etapas y/o acciones de las reivindicaciones del procedimiento de acuerdo con las realizaciones de la invención descritas en el presente documento en ningún orden particular. Adicionalmente, aunque se pueden describir o reivindicar los elementos de la invención en el singular, se contempla el plural a menos que se establezca explícitamente limitación al singular.

Claims (8)

  1. REIVINDICACIONES
    1. Una célula binaria de Memoria de Acceso Aleatorio Magnetoresistiva de Transferencia de Par de Giro (STT-MRAM) que comprende:
    una primera capa de metal que forma una línea de fuente en un primer plano, que incluye una primera extensión (910) lateral que extiende la línea de fuente en el primer plano y en una dirección perpendicular a un eje longitudinal de la línea de fuente, de manera que una porción de la primera extensión (910) lateral no se solapa con una segunda capa de metal, que forma una línea de bit; y una segunda capa de metal formada en un segundo plano y que tiene un eje longitudinal que es paralelo al eje longitudinal de la primera capa de metal, en la que la primera capa de metal se solapa al menos con una porción de la segunda capa de metalcomprendiendo la célula binaria adicionalmente:
    una tercera capa de metal formada en un tercer plano y que tiene un eje longitudinal que es paralelo al eje longitudinal de la primera capa de metal, incluyendo la tercera capa de metal una segunda extensión lateral se extiende en el tercer plano y en una dirección perpendicular al eje longitudinal de la tercera capa de metal, en la que la segunda capa de metal interpone la primera capa de metal y la tercera capa de metal, en la que la primera extensión (910) lateral solapa con la segunda extensión lateral y se conecta eléctricamente con la segunda extensión lateral, mediante al menos una interconexión transversal, en una fuente (900) de la célula binaria,
    que comprende adicionalmente:
    una interconexión transversal adicional entre la segunda capa de metal y la tercera capa de metal en un drenador (800) de la célula binaria; y un elemento de almacenamiento conectado eléctricamente a la línea de bit y a la tercera capa de metal mediante dicha interconexión transversal adicional; en la que la línea de fuente está eléctricamente conectada a una fuente de un transistor y la línea de bit está eléctricamente conectada a un drenador del transistor.
  2. 2.
    La célula binaria STT-MRAM de la reivindicación 1, en la que la primera capa de metal y/o la segunda capa de mental se solapan con al menos una porción de la tercera capa de metal.
  3. 3.
    La célula binaria STT-MRAM de la reivindicación 1, que comprende adicionalmente:
    una cuarta capa de metal que interpone la primera extensión lateral y la segunda extensión lateral; una primera interconexión transversal que conecta la primera extensión lateral con la cuarta capa de metal; y una segunda interconexión transversal que conecta la cuarta capa de metal con la segunda extensión lateral.
  4. 4.
    La célula binaria STT-MRAM de la reivindicación 3, en la que la cuarta capa de metal está formada en el segundo plano y estáeléctricamente aislada de la segunda capa de metal.
  5. 5.
    La célula binaria STT-MRAM de la reivindicación 1, en la que la línea de fuente se solapa sustancialmente con la línea de bit.
  6. 6.
    La célula binaria STT-MRAM de la reivindicación 1, que comprende adicionalmente:
    una línea de palabra; un elemento de almacenamiento; y un transistor de línea de palabra acoplado al elemento de almacenamiento.
  7. 7.
    La célula binaria STT-MRAM de la reivindicación 6, en la que el elemento de almacenamiento es una unión de túnel magnético (MTJ) y en la que el transistor de línea de palabra está acoplada en serie con la MTJ.
  8. 8.
    Una matriz de célula binaria STT-MRAM que comprende:
    una pluralidad de celdas binarias de la reivindicación 1.
ES09727965T 2008-04-04 2009-03-23 Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM) Active ES2401142T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US98017 1993-07-26
US12/098,017 US8159870B2 (en) 2008-04-04 2008-04-04 Array structural design of magnetoresistive random access memory (MRAM) bit cells
PCT/US2009/037935 WO2009123874A1 (en) 2008-04-04 2009-03-23 Array structural design of magnetoresistive random access memory (mram) bit cells

Publications (1)

Publication Number Publication Date
ES2401142T3 true ES2401142T3 (es) 2013-04-17

Family

ID=40940420

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09727965T Active ES2401142T3 (es) 2008-04-04 2009-03-23 Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM)

Country Status (12)

Country Link
US (2) US8159870B2 (es)
EP (1) EP2269192B1 (es)
JP (1) JP5575745B2 (es)
KR (1) KR101227675B1 (es)
CN (2) CN103956180B (es)
BR (1) BRPI0911090B1 (es)
CA (1) CA2719700C (es)
ES (1) ES2401142T3 (es)
MX (1) MX2010010909A (es)
RU (1) RU2464654C2 (es)
TW (1) TWI409814B (es)
WO (1) WO2009123874A1 (es)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088465B2 (ja) * 2006-07-12 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 不揮発性半導体メモリ
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8710602B2 (en) * 2011-12-20 2014-04-29 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
KR20160022809A (ko) * 2013-06-21 2016-03-02 인텔 코포레이션 Mtj 스핀 홀 mram 비트-셀 및 어레이
KR102074943B1 (ko) 2013-08-30 2020-02-07 삼성전자 주식회사 자기 메모리 소자
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
US10263036B2 (en) * 2014-09-25 2019-04-16 Intel Corporation Strain assisted spin torque switching spin transfer torque memory
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
US9721634B2 (en) 2015-04-27 2017-08-01 Qualcomm Incorporated Decoupling of source line layout from access transistor contact placement in a magnetic tunnel junction (MTJ) memory bit cell to facilitate reduced contact resistance
US10043852B2 (en) * 2015-08-11 2018-08-07 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
WO2017052561A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Memory with high overlay tolerance
WO2017052586A1 (en) * 2015-09-25 2017-03-30 Intel Corporation High density memory array with self-aligned via
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
EP3353826A4 (en) 2015-09-25 2019-07-03 INTEL Corporation PSTTM DEVICE WITH FLOOR ELECTRODE LIMIT MATERIAL
WO2017052622A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Spin hall effect mram with thin-film selector
WO2017052631A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Psttm device with multi-layered filter stack
KR20170064052A (ko) 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 스위칭 소자 및 반도체 메모리를 포함하는 전자 장치
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
KR102379706B1 (ko) 2017-10-25 2022-03-28 삼성전자주식회사 가변 저항 메모리 소자
KR20190122421A (ko) * 2018-04-20 2019-10-30 삼성전자주식회사 반도체 소자
US11151296B2 (en) * 2018-05-18 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell array circuit
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
JP2020035976A (ja) * 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11244983B2 (en) 2019-06-25 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM memory cell layout for minimizing bitcell area
CN112837723A (zh) * 2019-11-22 2021-05-25 上海磁宇信息科技有限公司 错层式金属位线走线的磁性随机存储器存储阵列
CN113782077A (zh) * 2020-06-09 2021-12-10 上海磁宇信息科技有限公司 磁性随机存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02117169A (ja) * 1988-10-27 1990-05-01 Sony Corp メモリ装置
JPH04125962A (ja) * 1990-09-18 1992-04-27 Sony Corp メモリ装置
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP3527230B2 (ja) * 2001-06-19 2004-05-17 松下電器産業株式会社 磁気メモリの駆動方法
DE60205569T2 (de) 2001-12-21 2006-05-18 Kabushiki Kaisha Toshiba MRAM mit gestapelten Speicherzellen
JP3887272B2 (ja) * 2001-12-21 2007-02-28 株式会社東芝 磁気ランダムアクセスメモリの読み出し方法
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
RU2310928C2 (ru) 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
JP2007081161A (ja) * 2005-09-14 2007-03-29 Fujitsu Ltd 磁気抵抗素子メモリとその製造方法
JP4799218B2 (ja) * 2006-03-03 2011-10-26 株式会社東芝 スピン注入書き込み型磁気記憶装置
EP1852874B1 (en) * 2006-05-04 2010-04-28 Hitachi Ltd. Magnetic memory device
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8159870B2 (en) 2008-04-04 2012-04-17 Qualcomm Incorporated Array structural design of magnetoresistive random access memory (MRAM) bit cells

Also Published As

Publication number Publication date
MX2010010909A (es) 2010-11-04
BRPI0911090B1 (pt) 2019-12-10
CA2719700A1 (en) 2009-10-08
CN102017004A (zh) 2011-04-13
KR101227675B1 (ko) 2013-01-29
JP5575745B2 (ja) 2014-08-20
KR20100125478A (ko) 2010-11-30
CN102017004B (zh) 2014-06-25
RU2010145133A (ru) 2012-05-20
US20090251949A1 (en) 2009-10-08
BRPI0911090A2 (pt) 2018-03-20
EP2269192B1 (en) 2013-02-13
CA2719700C (en) 2014-01-28
WO2009123874A1 (en) 2009-10-08
US8625341B2 (en) 2014-01-07
CN103956180A (zh) 2014-07-30
CN103956180B (zh) 2017-09-12
US20130100732A1 (en) 2013-04-25
TWI409814B (zh) 2013-09-21
US8159870B2 (en) 2012-04-17
EP2269192A1 (en) 2011-01-05
JP2011519476A (ja) 2011-07-07
TW201003652A (en) 2010-01-16
RU2464654C2 (ru) 2012-10-20

Similar Documents

Publication Publication Date Title
ES2401142T3 (es) Diseño estructural de matriz de células binarias de memoria de acceso aleatorio magnetoresistiva (MRAM)
CN110224058B (zh) 磁性器件以及对磁性器件的磁性结进行写入的方法
EP2332145B1 (en) Symmetric stt-mram bit cell design
US20020140000A1 (en) Magnetic random access memory
US7173841B2 (en) Magnetic memory array
US8830715B2 (en) Semiconductor memory device including vertical channel transistors
US20090290406A1 (en) Low loading pad design for STT MRAM or other short pulse signal transmission
US20210090627A1 (en) Twisted wordline structures
US9135959B2 (en) Magnetic ramdom access memory
JP2005191523A (ja) マグネチックラム
JP3906067B2 (ja) 磁気ランダムアクセスメモリ
JP2008085349A (ja) 磁気ランダムアクセスメモリ